include/configs/PM856.h

   1 /*
   2  * Copyright 2004 Freescale Semiconductor.
   3  * (C) Copyright 2002,2003 Motorola,Inc.
   4  * Xianghua Xiao <X.Xiao@motorola.com>
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 /*
  26  * MicroSys PM856 board configuration file
  27  *
  28  * Please refer to doc/README.mpc85xx for more info.
  29  *
  30  * Make sure you change the MAC address and other network params first,
  31  * search for CONFIG_ETHADDR, CONFIG_SERVERIP, etc in this file.
  32  */
  33
  34 #ifndef __CONFIG_H
  35 #define __CONFIG_H
  36
  37 /* High Level Configuration Options */
  38 #define CONFIG_BOOKE            1       /* BOOKE */
  39 #define CONFIG_E500             1       /* BOOKE e500 family */
  40 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560 */
  41 #define CONFIG_MPC8560          1       /* MPC8560 specific */
  42 #define CONFIG_CPM2             1       /* Has a CPM2 */
  43 #define CONFIG_PM856            1       /* PM856 board specific */
  44
  45 #define CONFIG_PCI
  46 #define CONFIG_TSEC_ENET                /* tsec ethernet support */
  47 #define CONFIG_ENV_OVERWRITE
  48 #undef  CONFIG_SPD_EEPROM               /* do not use SPD EEPROM for DDR setup*/
  49 #define CONFIG_DDR_ECC                  /* only for ECC DDR module */
  50 #define CONFIG_DDR_DLL                  /* possible DLL fix needed */
  51 #define CONFIG_DDR_2T_TIMING            /* Sets the 2T timing bit */
  52 #define CONFIG_MEM_INIT_VALUE           0xDEADBEEF
  53
  54 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
  55
  56 /*
  57  * sysclk for MPC85xx
  58  *
  59  * Two valid values are:
  60  *    33000000
  61  *    66000000
  62  *
  63  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
  64  * is likely the desired value here, so that is now the default.
  65  * The board, however, can run at 66MHz.  In any event, this value
  66  * must match the settings of some switches.  Details can be found
  67  * in the README.mpc85xxads.
  68  */
  69
  70 #ifndef CONFIG_SYS_CLK_FREQ
  71 #define CONFIG_SYS_CLK_FREQ     66000000
  72 #endif
  73
  74
  75 /*
  76  * These can be toggled for performance analysis, otherwise use default.
  77  */
  78 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
  79 #define CONFIG_BTB                      /* toggle branch predition */
  80 #define CONFIG_ADDR_STREAMING           /* toggle addr streaming */
  81
  82 #define CONFIG_BOARD_EARLY_INIT_F       1       /* Call board_pre_init */
  83
  84 #define CFG_INIT_DBCR DBCR_IDM          /* Enable Debug Exceptions */
  85
  86 #undef  CFG_DRAM_TEST                   /* memory test, takes time */
  87 #define CFG_MEMTEST_START       0x00200000      /* memtest region */
  88 #define CFG_MEMTEST_END         0x00400000
  89
  90
  91 /*
  92  * Base addresses -- Note these are effective addresses where the
  93  * actual resources get mapped (not physical addresses)
  94  */
  95 #define CFG_CCSRBAR_DEFAULT     0xff700000      /* CCSRBAR Default */
  96 #define CFG_CCSRBAR             0xe0000000      /* relocated CCSRBAR */
  97 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR */
  98
  99
 100 /*
 101  * DDR Setup
 102  */
 103 #define CFG_DDR_SDRAM_BASE      0x00000000      /* DDR is system memory*/
 104 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
 105
 106 #if defined(CONFIG_SPD_EEPROM)
 107     /*
 108      * Determine DDR configuration from I2C interface.
 109      */
 110     #define SPD_EEPROM_ADDRESS  0x58            /* DDR DIMM */
 111
 112 #else
 113     /*
 114      * Manually set up DDR parameters
 115      */
 116     #define CFG_SDRAM_SIZE      256             /* DDR is 256 MB */
 117     #define CFG_DDR_CS0_BNDS    0x0000000f      /* 0-256MB */
 118     #define CFG_DDR_CS0_CONFIG  0x80000102
 119     #define CFG_DDR_TIMING_1    0x47444321
 120     #define CFG_DDR_TIMING_2    0x00000800      /* P9-45,may need tuning */
 121     #define CFG_DDR_CONTROL     0xc2008000      /* unbuffered,no DYN_PWR */
 122     #define CFG_DDR_MODE        0x00000062      /* DLL,normal,seq,4/2.5 */
 123     #define CFG_DDR_INTERVAL    0x045b0100      /* autocharge,no open page */
 124 #endif
 125
 126
 127 /*
 128  * SDRAM on the Local Bus
 129  */
 130 #define CFG_LBC_SDRAM_BASE      0xf0000000      /* Localbus SDRAM */
 131 #define CFG_LBC_SDRAM_SIZE      0               /* LBC SDRAM is 0 MB */
 132
 133 #define CFG_FLASH_BASE          0xfe000000      /* start of FLASH 32M */
 134 #define CFG_BR0_PRELIM          0xfe001801      /* port size 32bit */
 135
 136 #define CFG_OR0_PRELIM          0xfe006f67      /* 32MB Flash */
 137 #define CFG_MAX_FLASH_BANKS     1               /* number of banks */
 138 #define CFG_MAX_FLASH_SECT      128             /* sectors per device */
 139 #undef  CFG_FLASH_CHECKSUM
 140 #define CFG_FLASH_ERASE_TOUT    60000   /* Flash Erase Timeout (ms) */
 141 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (ms) */
 142
 143 #define CFG_MONITOR_BASE        TEXT_BASE       /* start of monitor */
 144
 145 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 146 #define CFG_RAMBOOT
 147 #else
 148 #undef  CFG_RAMBOOT
 149 #endif
 150
 151 #define CFG_FLASH_CFI_DRIVER
 152 #define CFG_FLASH_CFI
 153 #define CFG_FLASH_EMPTY_INFO
 154
 155 #undef CONFIG_CLOCKS_IN_MHZ
 156
 157
 158 /*
 159  * Local Bus Definitions
 160  */
 161
 162 #define CFG_LBC_LCRR            0x00030004    /* LB clock ratio reg */
 163 #define CFG_LBC_LBCR            0x00000000    /* LB config reg */
 164 #define CFG_LBC_LSRT            0x20000000    /* LB sdram refresh timer */
 165 #define CFG_LBC_MRTPR           0x20000000    /* LB refresh timer prescal*/
 166
 167
 168 #define CONFIG_L1_INIT_RAM
 169 #define CFG_INIT_RAM_LOCK       1
 170 #define CFG_INIT_RAM_ADDR       0xe4010000      /* Initial RAM address */
 171 #define CFG_INIT_RAM_END        0x4000          /* End of used area in RAM */
 172
 173 #define CFG_GBL_DATA_SIZE       128             /* num bytes initial data */
 174 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 175 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 176
 177 #define CFG_MONITOR_LEN         (512 * 1024)    /* Reserve 512 kB for Mon */
 178 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserved for malloc */
 179
 180 /* Serial Port */
 181 #define CONFIG_CONS_ON_SCC      /* define if console on SCC */
 182 #undef  CONFIG_CONS_NONE        /* define if console on something else */
 183 #define CONFIG_CONS_INDEX       1  /* which serial channel for console */
 184
 185 #define CFG_BAUDRATE_TABLE  \
 186         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
 187
 188 /* Use the HUSH parser */
 189 #define CFG_HUSH_PARSER
 190 #ifdef  CFG_HUSH_PARSER
 191 #define CFG_PROMPT_HUSH_PS2 "> "
 192 #endif
 193
 194 /*
 195  * I2C
 196  */
 197 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
 198 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
 199 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
 200 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address */
 201 #define CFG_I2C_SLAVE           0x7F
 202 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs */
 203 #define CFG_I2C_OFFSET          0x3000
 204
 205 /*
 206  * EEPROM configuration
 207  */
 208 #define CFG_I2C_EEPROM_ADDR             0x58
 209 #define CFG_I2C_EEPROM_ADDR_LEN         1
 210 #define CFG_EEPROM_PAGE_WRITE_BITS      4
 211 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  10
 212
 213 /*
 214  * RTC configuration
 215  */
 216 #define CONFIG_RTC_PCF8563
 217 #define CFG_I2C_RTC_ADDR                0x51
 218
 219 /* RapidIO MMU */
 220 #define CFG_RIO_MEM_BASE        0xc0000000      /* base address */
 221 #define CFG_RIO_MEM_PHYS        CFG_RIO_MEM_BASE
 222 #define CFG_RIO_MEM_SIZE        0x20000000      /* 128M */
 223
 224 /*
 225  * General PCI
 226  * Addresses are mapped 1-1.
 227  */
 228 #define CFG_PCI1_MEM_BASE       0x80000000
 229 #define CFG_PCI1_MEM_PHYS       CFG_PCI1_MEM_BASE
 230 #define CFG_PCI1_MEM_SIZE       0x20000000      /* 512M */
 231 #define CFG_PCI1_IO_BASE        0xe2000000
 232 #define CFG_PCI1_IO_PHYS        CFG_PCI1_IO_BASE
 233 #define CFG_PCI1_IO_SIZE        0x1000000       /* 16M */
 234
 235 #if defined(CONFIG_PCI)
 236
 237 #define CONFIG_NET_MULTI
 238 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
 239
 240 #undef CONFIG_EEPRO100
 241 #undef CONFIG_TULIP
 242
 243 #if !defined(CONFIG_PCI_PNP)
 244     #define PCI_ENET0_IOADDR    0xe0000000
 245     #define PCI_ENET0_MEMADDR   0xe0000000
 246     #define PCI_IDSEL_NUMBER    0x0c    /* slot0->3(IDSEL)=12->15 */
 247 #endif
 248
 249 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup */
 250 #define CFG_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
 251
 252 #endif  /* CONFIG_PCI */
 253
 254
 255 #if defined(CONFIG_TSEC_ENET)
 256
 257 #ifndef CONFIG_NET_MULTI
 258 #define CONFIG_NET_MULTI        1
 259 #endif
 260
 261 #define CONFIG_MII              1       /* MII PHY management */
 262 #define CONFIG_TSEC1    1
 263 #define CONFIG_TSEC1_NAME       "TSEC0"
 264 #define CONFIG_TSEC2    1
 265 #define CONFIG_TSEC2_NAME       "TSEC1"
 266 #define TSEC1_PHY_ADDR          0
 267 #define TSEC2_PHY_ADDR          1
 268 #define TSEC1_PHYIDX            0
 269 #define TSEC2_PHYIDX            0
 270 #define TSEC1_FLAGS             TSEC_GIGABIT
 271 #define TSEC2_FLAGS             TSEC_GIGABIT
 272
 273 #endif  /* CONFIG_TSEC_ENET */
 274
 275 #define CONFIG_ETHPRIME         "TSEC0"
 276
 277 #define CONFIG_ETHER_ON_FCC     /* define if ether on FCC   */
 278 #undef  CONFIG_ETHER_NONE       /* define if ether on something else */
 279
 280
 281 /*
 282    * - Rx-CLK is CLK15
 283    * - Tx-CLK is CLK14
 284    * - Select bus for bd/buffers
 285    * - Full duplex
 286  */
 287 #define CONFIG_ETHER_ON_FCC3
 288 #define CFG_CMXFCR_MASK3        (CMXFCR_FC3 | CMXFCR_RF3CS_MSK | CMXFCR_TF3CS_MSK)
 289 #define CFG_CMXFCR_VALUE3       (CMXFCR_RF3CS_CLK15 | CMXFCR_TF3CS_CLK14)
 290 #define CFG_CPMFCR_RAMTYPE      0
 291 #define CFG_FCC_PSMR            (FCC_PSMR_FDE)
 292
 293 /*
 294  * Environment
 295  */
 296 #ifndef CFG_RAMBOOT
 297   #define CFG_ENV_IS_IN_FLASH   1
 298   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x80000)
 299   #define CFG_ENV_SECT_SIZE     0x40000 /* 256K(one sector) for env */
 300   #define CFG_ENV_SIZE          0x2000
 301 #else
 302   #define CFG_NO_FLASH          1       /* Flash is not usable now */
 303   #define CFG_ENV_IS_NOWHERE    1       /* Store ENV in memory only */
 304   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x1000)
 305   #define CFG_ENV_SIZE          0x2000
 306 #endif
 307
 308 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
 309 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change */
 310
 311
 312 /*
 313  * BOOTP options
 314  */
 315 #define CONFIG_BOOTP_BOOTFILESIZE
 316 #define CONFIG_BOOTP_BOOTPATH
 317 #define CONFIG_BOOTP_GATEWAY
 318 #define CONFIG_BOOTP_HOSTNAME
 319
 320
 321 /*
 322  * Command line configuration.
 323  */
 324 #include <config_cmd_default.h>
 325
 326 #define CONFIG_CMD_PING
 327 #define CONFIG_CMD_I2C
 328 #define CONFIG_CMD_DATE
 329 #define CONFIG_CMD_EEPROM
 330
 331 #if defined(CONFIG_PCI)
 332     #define CONFIG_CMD_PCI
 333 #endif
 334
 335 #if defined(CFG_RAMBOOT)
 336     #undef CONFIG_CMD_ENV
 337     #undef CONFIG_CMD_LOADS
 338 #endif
 339
 340
 341 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
 342
 343 /*
 344  * Miscellaneous configurable options
 345  */
 346 #define CFG_LONGHELP                    /* undef to save memory */
 347 #define CFG_LOAD_ADDR   0x1000000       /* default load address */
 348 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt */
 349
 350 #if defined(CONFIG_CMD_KGDB)
 351     #define CFG_CBSIZE  1024            /* Console I/O Buffer Size */
 352 #else
 353     #define CFG_CBSIZE  256             /* Console I/O Buffer Size */
 354 #endif
 355
 356 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 357 #define CFG_MAXARGS     16              /* max number of command args */
 358 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size */
 359 #define CFG_HZ          1000            /* decrementer freq: 1ms ticks */
 360 #define CONFIG_LOOPW
 361
 362 /*
 363  * For booting Linux, the board info and command line data
 364  * have to be in the first 8 MB of memory, since this is
 365  * the maximum mapped by the Linux kernel during initialization.
 366  */
 367 #define CFG_BOOTMAPSZ   (8 << 20)       /* Initial Memory map for Linux*/
 368
 369 /*
 370  * Internal Definitions
 371  *
 372  * Boot Flags
 373  */
 374 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
 375 #define BOOTFLAG_WARM   0x02            /* Software reboot */
 376
 377 #if defined(CONFIG_CMD_KGDB)
 378 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 379 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 380 #endif
 381
 382
 383 /*
 384  * Environment Configuration
 385  */
 386
 387 /* The mac addresses for all ethernet interface */
 388 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
 389 #define CONFIG_HAS_ETH0
 390 #define CONFIG_ETHADDR   00:40:42:01:00:00
 391 #define CONFIG_HAS_ETH1
 392 #define CONFIG_ETH1ADDR  00:40:42:01:00:01
 393 #define CONFIG_HAS_ETH2
 394 #define CONFIG_ETH2ADDR  00:40:42:01:00:02
 395 #endif
 396
 397
 398 #define CONFIG_ROOTPATH         /opt/eldk/ppc_85xx
 399 #define CONFIG_BOOTFILE         pm856/uImage
 400
 401 #define CONFIG_HOSTNAME         pm856
 402 #define CONFIG_IPADDR    192.168.0.103
 403 #define CONFIG_SERVERIP  192.168.0.64
 404 #define CONFIG_GATEWAYIP 192.168.0.1
 405 #define CONFIG_NETMASK   255.255.255.0
 406
 407 #define CONFIG_LOADADDR  200000 /* default location for tftp and bootm */
 408
 409 #define CONFIG_BOOTDELAY 5      /* -1 disables auto-boot */
 410 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs */
 411
 412 #define CONFIG_BAUDRATE 9600
 413
 414 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 415    "netdev=eth0\0"                                                      \
 416    "consoledev=ttyS0\0"                                                 \
 417    "ramdiskaddr=400000\0"                                               \
 418    "ramdiskfile=pm856/uRamdisk\0"
 419
 420 #define CONFIG_NFSBOOTCOMMAND                                           \
 421    "setenv bootargs root=/dev/nfs rw "                                  \
 422       "nfsroot=$serverip:$rootpath "                                    \
 423       "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
 424       "console=$consoledev,$baudrate $othbootargs;"                     \
 425    "tftp $loadaddr $bootfile;"                                          \
 426    "bootm $loadaddr"
 427
 428 #define CONFIG_RAMBOOTCOMMAND \
 429    "setenv bootargs root=/dev/ram rw "                                  \
 430       "console=$consoledev,$baudrate $othbootargs;"                     \
 431    "tftp $ramdiskaddr $ramdiskfile;"                                    \
 432    "tftp $loadaddr $bootfile;"                                          \
 433    "bootm $loadaddr $ramdiskaddr"
 434
 435 #define CONFIG_BOOTCOMMAND  CONFIG_NFSBOOTCOMMAND
 436
 437 #endif  /* __CONFIG_H */