Merge branch 'master' of git://www.denx.de/git/u-boot-avr32
[platform/kernel/u-boot.git] / include / configs / PM854.h
1 /*
2  * Copyright 2004 Freescale Semiconductor.
3  * (C) Copyright 2002,2003 Motorola,Inc.
4  * Xianghua Xiao <X.Xiao@motorola.com>
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 /*
26  * pm854 board configuration file
27  *
28  * Please refer to doc/README.mpc85xx for more info.
29  *
30  * Make sure you change the MAC address and other network params first,
31  * search for CONFIG_ETHADDR, CONFIG_SERVERIP, etc in this file.
32  */
33
34 #ifndef __CONFIG_H
35 #define __CONFIG_H
36
37 /* High Level Configuration Options */
38 #define CONFIG_BOOKE            1       /* BOOKE */
39 #define CONFIG_E500             1       /* BOOKE e500 family */
40 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560 */
41 #define CONFIG_MPC8540          1       /* MPC8540 specific */
42 #define CONFIG_PM854            1       /* PM854 board specific */
43
44 #define CONFIG_PCI
45 #define CONFIG_TSEC_ENET                /* tsec ethernet support */
46 #define CONFIG_ENV_OVERWRITE
47 #undef  CONFIG_SPD_EEPROM               /* do not use SPD EEPROM for DDR setup*/
48 #define CONFIG_DDR_DLL                  /* possible DLL fix needed */
49 #define CONFIG_DDR_2T_TIMING            /* Sets the 2T timing bit */
50
51 #define CONFIG_DDR_ECC                  /* only for ECC DDR module */
52 #define CONFIG_MEM_INIT_VALUE           0xDEADBEEF
53
54 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
55
56 /*
57  * sysclk for MPC85xx
58  *
59  * Two valid values are:
60  *    33000000
61  *    66000000
62  *
63  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
64  * is likely the desired value here, so that is now the default.
65  * The board, however, can run at 66MHz.  In any event, this value
66  * must match the settings of some switches.  Details can be found
67  * in the README.mpc85xxads.
68  */
69
70 #ifndef CONFIG_SYS_CLK_FREQ
71 #define CONFIG_SYS_CLK_FREQ     66000000
72 #endif
73
74
75 /*
76  * These can be toggled for performance analysis, otherwise use default.
77  */
78 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
79 #define CONFIG_BTB                      /* toggle branch predition */
80 #define CONFIG_ADDR_STREAMING           /* toggle addr streaming */
81
82 #define CONFIG_BOARD_EARLY_INIT_F       1       /* Call board_pre_init */
83
84 #undef  CFG_DRAM_TEST                   /* memory test, takes time */
85 #define CFG_MEMTEST_START       0x00200000      /* memtest region */
86 #define CFG_MEMTEST_END         0x00400000
87
88
89 /*
90  * Base addresses -- Note these are effective addresses where the
91  * actual resources get mapped (not physical addresses)
92  */
93 #define CFG_CCSRBAR_DEFAULT     0xff700000      /* CCSRBAR Default */
94 #define CFG_CCSRBAR             0xe0000000      /* relocated CCSRBAR */
95 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR */
96
97
98 /*
99  * DDR Setup
100  */
101 #define CFG_DDR_SDRAM_BASE      0x00000000      /* DDR is system memory*/
102 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
103
104 #if defined(CONFIG_SPD_EEPROM)
105     /*
106      * Determine DDR configuration from I2C interface.
107      */
108     #define SPD_EEPROM_ADDRESS  0x58            /* DDR DIMM */
109
110 #else
111     /*
112      * Manually set up DDR parameters
113      */
114     #define CFG_SDRAM_SIZE      256             /* DDR is 256 MB */
115     #define CFG_DDR_CS0_BNDS    0x0000000f      /* 0-256MB */
116     #define CFG_DDR_CS0_CONFIG  0x80000102
117     #define CFG_DDR_TIMING_1    0x47444321
118     #define CFG_DDR_TIMING_2    0x00000800      /* P9-45,may need tuning */
119     #define CFG_DDR_CONTROL     0xc2008000      /* unbuffered,no DYN_PWR */
120     #define CFG_DDR_MODE        0x00000062      /* DLL,normal,seq,4/2.5 */
121     #define CFG_DDR_INTERVAL    0x045b0100      /* autocharge,no open page */
122 #endif
123
124
125 /*
126  * SDRAM on the Local Bus
127  */
128 #define CFG_LBC_SDRAM_BASE      0xf0000000      /* Localbus SDRAM */
129 #define CFG_LBC_SDRAM_SIZE      0               /* LBC SDRAM is 0 MB */
130
131 #define CFG_FLASH_BASE          0xfe000000      /* start of 32 MB FLASH */
132 #define CFG_BR0_PRELIM          0xfe001801      /* port size 32bit */
133
134 #define CFG_OR0_PRELIM          0xfe006f67      /* 32 MB Flash */
135 #define CFG_MAX_FLASH_BANKS     1               /* number of banks */
136 #define CFG_MAX_FLASH_SECT      128             /* sectors per device */
137 #undef  CFG_FLASH_CHECKSUM
138 #define CFG_FLASH_ERASE_TOUT    60000   /* Flash Erase Timeout (ms) */
139 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (ms) */
140
141 #define CFG_MONITOR_BASE        TEXT_BASE       /* start of monitor */
142
143
144 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
145 #define CFG_RAMBOOT
146 #else
147 #undef  CFG_RAMBOOT
148 #endif
149
150 #define CFG_FLASH_CFI_DRIVER
151 #define CFG_FLASH_CFI
152 #define CFG_FLASH_EMPTY_INFO
153
154 #undef CONFIG_CLOCKS_IN_MHZ
155
156 /*
157  * Local Bus Definitions
158  */
159 #define CFG_LBC_LCRR            0x00030004    /* LB clock ratio reg */
160 #define CFG_LBC_LBCR            0x00000000    /* LB config reg */
161 #define CFG_LBC_LSRT            0x20000000    /* LB sdram refresh timer */
162 #define CFG_LBC_MRTPR           0x20000000    /* LB refresh timer prescal*/
163
164
165 #define CONFIG_L1_INIT_RAM
166 #define CFG_INIT_RAM_LOCK       1
167 #define CFG_INIT_RAM_ADDR       0xe4010000      /* Initial RAM address */
168 #define CFG_INIT_RAM_END        0x4000          /* End of used area in RAM */
169
170 #define CFG_GBL_DATA_SIZE       128             /* num bytes initial data */
171 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
172 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
173
174 #define CFG_MONITOR_LEN         (512 * 1024)    /* Reserve 512 kB for Mon */
175 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserved for malloc */
176
177 /* Serial Port */
178 #define CONFIG_CONS_INDEX     1
179 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
180 #define CFG_NS16550
181 #define CFG_NS16550_SERIAL
182 #define CFG_NS16550_REG_SIZE    1
183 #define CFG_NS16550_CLK         get_bus_freq(0)
184
185 #define CFG_BAUDRATE_TABLE  \
186         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
187
188 #define CFG_NS16550_COM1        (CFG_CCSRBAR+0x4500)
189 #define CFG_NS16550_COM2        (CFG_CCSRBAR+0x4600)
190
191 /* Use the HUSH parser */
192 #define CFG_HUSH_PARSER
193 #ifdef  CFG_HUSH_PARSER
194 #define CFG_PROMPT_HUSH_PS2 "> "
195 #endif
196
197 /*
198  * I2C
199  */
200 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
201 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
202 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
203 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address */
204 #define CFG_I2C_SLAVE           0x7F
205 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs */
206 #define CFG_I2C_OFFSET          0x3000
207
208 /*
209  * EEPROM configuration
210  */
211 #define CFG_I2C_EEPROM_ADDR             0x58
212 #define CFG_I2C_EEPROM_ADDR_LEN         1
213 #define CFG_EEPROM_PAGE_WRITE_BITS      4
214 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  10
215
216 /*
217  * RTC configuration
218  */
219 #define CONFIG_RTC_PCF8563
220 #define CFG_I2C_RTC_ADDR                0x51
221
222 /* RapidIO MMU */
223 #define CFG_RIO_MEM_BASE        0xc0000000      /* base address */
224 #define CFG_RIO_MEM_PHYS        CFG_RIO_MEM_BASE
225 #define CFG_RIO_MEM_SIZE        0x20000000      /* 128M */
226
227 /*
228  * General PCI
229  * Addresses are mapped 1-1.
230  */
231 #define CFG_PCI1_MEM_BASE       0x80000000
232 #define CFG_PCI1_MEM_PHYS       CFG_PCI1_MEM_BASE
233 #define CFG_PCI1_MEM_SIZE       0x20000000      /* 512M */
234 #define CFG_PCI1_IO_BASE        0xe2000000
235 #define CFG_PCI1_IO_PHYS        CFG_PCI1_IO_BASE
236 #define CFG_PCI1_IO_SIZE        0x1000000       /* 16M */
237
238 #if defined(CONFIG_PCI)
239
240 #define CONFIG_NET_MULTI
241 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
242
243 #define CONFIG_EEPRO100
244 #define CONFIG_E1000
245 #undef  CONFIG_TULIP
246
247 #if !defined(CONFIG_PCI_PNP)
248     #define PCI_ENET0_IOADDR    0xe0000000
249     #define PCI_ENET0_MEMADDR   0xe0000000
250     #define PCI_IDSEL_NUMBER    0x0c    /* slot0->3(IDSEL)=12->15 */
251 #endif
252
253 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup */
254 #define CFG_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
255
256 #endif  /* CONFIG_PCI */
257
258
259 #if defined(CONFIG_TSEC_ENET)
260
261 #ifndef CONFIG_NET_MULTI
262 #define CONFIG_NET_MULTI        1
263 #endif
264
265 #define CONFIG_MII              1       /* MII PHY management */
266 #define CONFIG_TSEC1    1
267 #define CONFIG_TSEC1_NAME       "TSEC0"
268 #define CONFIG_TSEC2    1
269 #define CONFIG_TSEC2_NAME       "TSEC1"
270 #define TSEC1_PHY_ADDR          0
271 #define TSEC2_PHY_ADDR          1
272 #define TSEC1_PHYIDX            0
273 #define TSEC2_PHYIDX            0
274 #define TSEC1_FLAGS             TSEC_GIGABIT
275 #define TSEC2_FLAGS             TSEC_GIGABIT
276
277 #define CONFIG_MPC85XX_FEC      1
278 #define CONFIG_MPC85XX_FEC_NAME         "FEC"
279 #define FEC_PHY_ADDR            3
280 #define FEC_PHYIDX              0
281 #define FEC_FLAGS               0
282
283 /* Options are: TSEC[0-1] */
284 #define CONFIG_ETHPRIME         "TSEC0"
285
286 #define CONFIG_HAS_ETH0
287 #define CONFIG_HAS_ETH1         1
288 #define CONFIG_HAS_ETH2         1
289
290 #endif  /* CONFIG_TSEC_ENET */
291
292
293 /*
294  * Environment
295  */
296 #ifndef CFG_RAMBOOT
297   #define CFG_ENV_IS_IN_FLASH   1
298   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x80000)
299   #define CFG_ENV_SECT_SIZE     0x40000 /* 256K(one sector) for env */
300   #define CFG_ENV_SIZE          0x2000
301 #else
302   #define CFG_NO_FLASH          1       /* Flash is not usable now */
303   #define CFG_ENV_IS_NOWHERE    1       /* Store ENV in memory only */
304   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE - 0x1000)
305   #define CFG_ENV_SIZE          0x2000
306 #endif
307
308 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
309 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change */
310
311
312 /*
313  * BOOTP options
314  */
315 #define CONFIG_BOOTP_BOOTFILESIZE
316 #define CONFIG_BOOTP_BOOTPATH
317 #define CONFIG_BOOTP_GATEWAY
318 #define CONFIG_BOOTP_HOSTNAME
319
320
321 /*
322  * Command line configuration.
323  */
324 #include <config_cmd_default.h>
325
326 #define CONFIG_CMD_PING
327 #define CONFIG_CMD_I2C
328 #define CONFIG_CMD_MII
329 #define CONFIG_CMD_DATE
330 #define CONFIG_CMD_EEPROM
331
332 #if defined(CONFIG_PCI)
333     #define CONFIG_CMD_PCI
334 #endif
335
336 #if defined(CFG_RAMBOOT)
337     #undef CONFIG_CMD_ENV
338     #undef CONFIG_CMD_LOADS
339 #endif
340
341
342 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
343
344 /*
345  * Miscellaneous configurable options
346  */
347 #define CFG_LONGHELP                    /* undef to save memory */
348 #define CFG_LOAD_ADDR   0x2000000       /* default load address */
349 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt */
350
351 #if defined(CONFIG_CMD_KGDB)
352     #define CFG_CBSIZE  1024            /* Console I/O Buffer Size */
353 #else
354     #define CFG_CBSIZE  256             /* Console I/O Buffer Size */
355 #endif
356
357 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
358 #define CFG_MAXARGS     16              /* max number of command args */
359 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size */
360 #define CFG_HZ          1000            /* decrementer freq: 1ms ticks */
361 #define CONFIG_LOOPW
362
363 /*
364  * For booting Linux, the board info and command line data
365  * have to be in the first 8 MB of memory, since this is
366  * the maximum mapped by the Linux kernel during initialization.
367  */
368 #define CFG_BOOTMAPSZ   (8 << 20)       /* Initial Memory map for Linux*/
369
370 /*
371  * Internal Definitions
372  *
373  * Boot Flags
374  */
375 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
376 #define BOOTFLAG_WARM   0x02            /* Software reboot */
377
378 #if defined(CONFIG_CMD_KGDB)
379 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
380 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
381 #endif
382
383
384 /*
385  * Environment Configuration
386  */
387
388 /* The mac addresses for all ethernet interface */
389 #if defined(CONFIG_TSEC_ENET)
390 #define CONFIG_ETHADDR   00:40:42:01:00:00
391 #define CONFIG_ETH1ADDR  00:40:42:01:00:01
392 #define CONFIG_ETH2ADDR  00:40:42:01:00:02
393 #endif
394
395
396 #define CONFIG_ROOTPATH         /opt/eldk/ppc_85xx
397 #define CONFIG_BOOTFILE         pm854/uImage
398
399 #define CONFIG_HOSTNAME         pm854
400 #define CONFIG_IPADDR    192.168.0.103
401 #define CONFIG_SERVERIP  192.168.0.64
402 #define CONFIG_GATEWAYIP 192.168.0.1
403 #define CONFIG_NETMASK   255.255.255.0
404
405 #define CONFIG_LOADADDR  200000 /* default location for tftp and bootm */
406
407 #define CONFIG_BOOTDELAY 5      /* -1 disables auto-boot */
408 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs */
409
410 #define CONFIG_BAUDRATE 9600
411
412 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
413    "netdev=eth0\0"                                                      \
414    "consoledev=ttyS0\0"                                                 \
415    "ramdiskaddr=400000\0"                                               \
416    "ramdiskfile=pm854/uRamdisk\0"
417
418 #define CONFIG_NFSBOOTCOMMAND                                           \
419    "setenv bootargs root=/dev/nfs rw "                                  \
420       "nfsroot=$serverip:$rootpath "                                    \
421       "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
422       "console=$consoledev,$baudrate $othbootargs;"                     \
423    "tftp $loadaddr $bootfile;"                                          \
424    "bootm $loadaddr"
425
426 #define CONFIG_RAMBOOTCOMMAND \
427    "setenv bootargs root=/dev/ram rw "                                  \
428       "console=$consoledev,$baudrate $othbootargs;"                     \
429    "tftp $ramdiskaddr $ramdiskfile;"                                    \
430    "tftp $loadaddr $bootfile;"                                          \
431    "bootm $loadaddr $ramdiskaddr"
432
433 #define CONFIG_BOOTCOMMAND  CONFIG_NFSBOOTCOMMAND
434
435 #endif  /* __CONFIG_H */