include/configs/P1_P2_RDB.h

   1 /*
   2  * Copyright 2009-2011 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 /*
  24  * P1 P2 RDB board configuration file
  25  * This file is intended to address a set of Low End and Ultra Low End
  26  * Freescale SOCs of QorIQ series(RDB platforms).
  27  * Currently only P2020RDB
  28  */
  29
  30 #ifndef __CONFIG_H
  31 #define __CONFIG_H
  32
  33 #ifdef CONFIG_P1011RDB
  34 #define CONFIG_P1011
  35 #endif
  36 #ifdef CONFIG_P1020RDB
  37 #define CONFIG_P1020
  38 #endif
  39 #ifdef CONFIG_P2010RDB
  40 #define CONFIG_P2010
  41 #endif
  42 #ifdef CONFIG_P2020RDB
  43 #define CONFIG_P2020
  44 #endif
  45
  46 #ifdef CONFIG_NAND
  47 #define CONFIG_NAND_U_BOOT              1
  48 #define CONFIG_RAMBOOT_NAND             1
  49 #ifdef CONFIG_NAND_SPL
  50 #define CONFIG_SYS_TEXT_BASE_SPL 0xfff00000
  51 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE_SPL /* start of monitor */
  52 #else
  53 #define CONFIG_SYS_LDSCRIPT $(TOPDIR)/$(CPUDIR)/u-boot-nand.lds
  54 #define CONFIG_SYS_TEXT_BASE            0xf8f82000
  55 #endif /* CONFIG_NAND_SPL */
  56 #endif
  57
  58 #ifdef CONFIG_SDCARD
  59 #define CONFIG_RAMBOOT_SDCARD           1
  60 #define CONFIG_SYS_TEXT_BASE            0xf8f80000
  61 #define CONFIG_RESET_VECTOR_ADDRESS     0xf8fffffc
  62 #endif
  63
  64 #ifdef CONFIG_SPIFLASH
  65 #define CONFIG_RAMBOOT_SPIFLASH         1
  66 #define CONFIG_SYS_TEXT_BASE            0xf8f80000
  67 #define CONFIG_RESET_VECTOR_ADDRESS     0xf8fffffc
  68 #endif
  69
  70 #ifndef CONFIG_SYS_TEXT_BASE
  71 #define CONFIG_SYS_TEXT_BASE            0xeff80000
  72 #endif
  73
  74 #ifndef CONFIG_RESET_VECTOR_ADDRESS
  75 #define CONFIG_RESET_VECTOR_ADDRESS     0xeffffffc
  76 #endif
  77
  78 #ifndef CONFIG_SYS_MONITOR_BASE
  79 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor */
  80 #endif
  81
  82 /* High Level Configuration Options */
  83 #define CONFIG_BOOKE            1       /* BOOKE */
  84 #define CONFIG_E500             1       /* BOOKE e500 family */
  85 #define CONFIG_MPC85xx          1       /* MPC8540/60/55/41/48/P1020/P2020,etc*/
  86 #define CONFIG_FSL_ELBC         1       /* Enable eLBC Support */
  87
  88 #define CONFIG_PCI              1       /* Enable PCI/PCIE */
  89 #if defined(CONFIG_PCI)
  90 #define CONFIG_PCIE1            1       /* PCIE controler 1 (slot 1) */
  91 #define CONFIG_PCIE2            1       /* PCIE controler 2 (slot 2) */
  92 #define CONFIG_FSL_PCI_INIT     1       /* Use common FSL init code */
  93 #define CONFIG_FSL_PCIE_RESET   1       /* need PCIe reset errata */
  94 #define CONFIG_SYS_PCI_64BIT    1       /* enable 64-bit PCI resources */
  95 #endif /* #if defined(CONFIG_PCI) */
  96 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
  97 #define CONFIG_TSEC_ENET                /* tsec ethernet support */
  98 #define CONFIG_ENV_OVERWRITE
  99
 100 #if defined(CONFIG_PCI)
 101 #define CONFIG_E1000            1       /*  E1000 pci Ethernet card*/
 102 #endif
 103
 104 #ifndef __ASSEMBLY__
 105 extern unsigned long get_board_sys_clk(unsigned long dummy);
 106 #endif
 107 #define CONFIG_DDR_CLK_FREQ     66666666 /* DDRCLK on P1_P2 RDB */
 108 #define CONFIG_SYS_CLK_FREQ     get_board_sys_clk(0) /*sysclk for P1_P2 RDB */
 109
 110 #if defined(CONFIG_P2020) || defined(CONFIG_P1020)
 111 #define CONFIG_MP
 112 #endif
 113
 114 #define CONFIG_HWCONFIG
 115
 116 /*
 117  * These can be toggled for performance analysis, otherwise use default.
 118  */
 119 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
 120 #define CONFIG_BTB                      /* toggle branch predition */
 121
 122 #define CONFIG_ADDR_STREAMING           /* toggle addr streaming */
 123
 124 #define CONFIG_ENABLE_36BIT_PHYS        1
 125
 126 #define CONFIG_SYS_MEMTEST_START        0x00000000      /* memtest works on */
 127 #define CONFIG_SYS_MEMTEST_END          0x1fffffff
 128 #define CONFIG_PANIC_HANG       /* do not reset board on panic */
 129
 130  /*
 131   * Config the L2 Cache as L2 SRAM
 132   */
 133 #define CONFIG_SYS_INIT_L2_ADDR         0xf8f80000
 134 #ifdef CONFIG_PHYS_64BIT
 135 #define CONFIG_SYS_INIT_L2_ADDR_PHYS    0xff8f80000ull
 136 #else
 137 #define CONFIG_SYS_INIT_L2_ADDR_PHYS    CONFIG_SYS_INIT_L2_ADDR
 138 #endif
 139 #define CONFIG_SYS_L2_SIZE              (512 << 10)
 140 #define CONFIG_SYS_INIT_L2_END          (CONFIG_SYS_INIT_L2_ADDR + CONFIG_SYS_L2_SIZE)
 141
 142 /*
 143  * Base addresses -- Note these are effective addresses where the
 144  * actual resources get mapped (not physical addresses)
 145  */
 146 #define CONFIG_SYS_CCSRBAR              0xffe00000      /* relocated CCSRBAR */
 147 #define CONFIG_SYS_CCSRBAR_PHYS CONFIG_SYS_CCSRBAR      /* physical addr of */
 148                                                         /* CCSRBAR */
 149 #define CONFIG_SYS_IMMR         CONFIG_SYS_CCSRBAR      /* PQII uses */
 150                                                         /* CONFIG_SYS_IMMR */
 151
 152 #if defined(CONFIG_RAMBOOT_NAND) && !defined(CONFIG_NAND_SPL)
 153 #define CONFIG_SYS_CCSRBAR_DEFAULT      CONFIG_SYS_CCSRBAR
 154 #else
 155 #define CONFIG_SYS_CCSRBAR_DEFAULT      0xff700000      /* CCSRBAR Default */
 156 #endif
 157
 158 /* DDR Setup */
 159 #define CONFIG_FSL_DDR2
 160 #undef CONFIG_FSL_DDR_INTERACTIVE
 161 #undef CONFIG_SPD_EEPROM                /* Use SPD EEPROM for DDR setup */
 162
 163 #define CONFIG_MEM_INIT_VALUE   0xDeadBeef
 164
 165 #define CONFIG_SYS_SDRAM_SIZE   1024    /* DDR size on P1_P2 RDBs */
 166 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000
 167 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
 168
 169 #define CONFIG_NUM_DDR_CONTROLLERS      1
 170 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
 171 #define CONFIG_CHIP_SELECTS_PER_CTRL    1
 172
 173 #define CONFIG_SYS_DDR_ERR_INT_EN       0x0000000d
 174 #define CONFIG_SYS_DDR_ERR_DIS          0x00000000
 175 #define CONFIG_SYS_DDR_SBE              0x00FF0000
 176
 177 /*
 178  * Memory map
 179  *
 180  * 0x0000_0000  0x3fff_ffff     DDR                     1G cacheablen
 181  * 0x8000_0000  0xbfff_ffff     PCI Express Mem         1G non-cacheable
 182  * 0xffc0_0000  0xffc3_ffff     PCI IO range            256k non-cacheable
 183  *
 184  * Localbus cacheable (TBD)
 185  * 0xXXXX_XXXX  0xXXXX_XXXX     SRAM                    YZ M Cacheable
 186  *
 187  * Localbus non-cacheable
 188  * 0xef00_0000  0xefff_ffff     FLASH                   16M non-cacheable
 189  * 0xffa0_0000  0xffaf_ffff     NAND                    1M non-cacheable
 190  * 0xffb0_0000  0xffbf_ffff     VSC7385 switch          1M non-cacheable
 191  * 0xffd0_0000  0xffd0_3fff     L1 for stack            16K Cacheable TLB0
 192  * 0xffe0_0000  0xffef_ffff     CCSR                    1M non-cacheable
 193  */
 194
 195 /*
 196  * Local Bus Definitions
 197  */
 198 #define CONFIG_SYS_FLASH_BASE           0xef000000      /* start of FLASH 16M */
 199
 200 #define CONFIG_SYS_FLASH_BASE_PHYS      CONFIG_SYS_FLASH_BASE
 201
 202 #define CONFIG_FLASH_BR_PRELIM  (BR_PHYS_ADDR(CONFIG_SYS_FLASH_BASE_PHYS) | \
 203                                         BR_PS_16 | BR_V)
 204 #define CONFIG_FLASH_OR_PRELIM          0xff000ff7
 205
 206 #define CONFIG_SYS_FLASH_BANKS_LIST     {CONFIG_SYS_FLASH_BASE}
 207 #define CONFIG_SYS_FLASH_QUIET_TEST
 208 #define CONFIG_FLASH_SHOW_PROGRESS 45 /* count down from 45/5: 9..1 */
 209
 210 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* number of banks */
 211 #define CONFIG_SYS_MAX_FLASH_SECT       128     /* sectors per device */
 212 #undef  CONFIG_SYS_FLASH_CHECKSUM
 213 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Flash Erase Timeout (ms) */
 214 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (ms) */
 215
 216 #if defined(CONFIG_RAMBOOT_NAND) || defined(CONFIG_RAMBOOT_SDCARD) || \
 217     defined(CONFIG_RAMBOOT_SPIFLASH)
 218 #define CONFIG_SYS_RAMBOOT
 219 #define CONFIG_SYS_EXTRA_ENV_RELOC
 220 #else
 221 #undef CONFIG_SYS_RAMBOOT
 222 #endif
 223
 224 #define CONFIG_FLASH_CFI_DRIVER
 225 #define CONFIG_SYS_FLASH_CFI
 226 #define CONFIG_SYS_FLASH_EMPTY_INFO
 227 #define CONFIG_SYS_FLASH_AMD_CHECK_DQ7
 228
 229 #define CONFIG_BOARD_EARLY_INIT_R       /* call board_early_init_r function */
 230 #define CONFIG_HWCONFIG
 231
 232 #define CONFIG_SYS_INIT_RAM_LOCK        1
 233 #define CONFIG_SYS_INIT_RAM_ADDR      0xffd00000        /* stack in RAM */
 234 #define CONFIG_SYS_INIT_RAM_SIZE        0x00004000      /* Size of used area in RAM */
 235
 236 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE \
 237                                                 - GENERATED_GBL_DATA_SIZE)
 238 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 239
 240 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024) /* Reserve 256 kB for Mon*/
 241 #define CONFIG_SYS_MALLOC_LEN           (1024 * 1024)   /* Reserved for malloc*/
 242
 243 #ifndef CONFIG_NAND_SPL
 244 #define CONFIG_SYS_NAND_BASE            0xffa00000
 245 #else
 246 #define CONFIG_SYS_NAND_BASE            0xfff00000
 247 #endif
 248 #define CONFIG_SYS_NAND_BASE_PHYS       CONFIG_SYS_NAND_BASE
 249 #define CONFIG_SYS_NAND_BASE_LIST       {CONFIG_SYS_NAND_BASE}
 250 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 251 #define NAND_MAX_CHIPS                  1
 252 #define CONFIG_MTD_NAND_VERIFY_WRITE
 253 #define CONFIG_CMD_NAND                 1
 254 #define CONFIG_NAND_FSL_ELBC            1
 255 #define CONFIG_SYS_NAND_BLOCK_SIZE      (16 * 1024)
 256
 257 /* NAND boot: 4K NAND loader config */
 258 #define CONFIG_SYS_NAND_SPL_SIZE        0x1000
 259 #define CONFIG_SYS_NAND_U_BOOT_SIZE     ((512 << 10) - 0x2000)
 260 #define CONFIG_SYS_NAND_U_BOOT_DST      (CONFIG_SYS_INIT_L2_ADDR)
 261 #define CONFIG_SYS_NAND_U_BOOT_START    (CONFIG_SYS_INIT_L2_ADDR + CONFIG_SYS_NAND_SPL_SIZE)
 262 #define CONFIG_SYS_NAND_U_BOOT_OFFS     (0)
 263 #define CONFIG_SYS_NAND_U_BOOT_RELOC    (CONFIG_SYS_INIT_L2_END - 0x2000)
 264 #define CONFIG_SYS_NAND_U_BOOT_RELOC_SP         ((CONFIG_SYS_INIT_L2_END - 1) & ~0xF)
 265
 266 /* NAND flash config */
 267 #define CONFIG_NAND_BR_PRELIM   (BR_PHYS_ADDR(CONFIG_SYS_NAND_BASE_PHYS) \
 268                                 | (2<<BR_DECC_SHIFT)    /* Use HW ECC */ \
 269                                 | BR_PS_8       /* Port Size = 8 bit */ \
 270                                 | BR_MS_FCM             /* MSEL = FCM */ \
 271                                 | BR_V)                 /* valid */
 272
 273 #define CONFIG_NAND_OR_PRELIM   (0xFFF80000             /* length 32K */ \
 274                                 | OR_FCM_CSCT \
 275                                 | OR_FCM_CST \
 276                                 | OR_FCM_CHT \
 277                                 | OR_FCM_SCY_1 \
 278                                 | OR_FCM_TRLX \
 279                                 | OR_FCM_EHTR)
 280
 281 #ifdef CONFIG_RAMBOOT_NAND
 282 #define CONFIG_SYS_BR0_PRELIM  CONFIG_NAND_BR_PRELIM  /* NAND Base Address */
 283 #define CONFIG_SYS_OR0_PRELIM  CONFIG_NAND_OR_PRELIM  /* NAND Options */
 284 #define CONFIG_SYS_BR1_PRELIM  CONFIG_FLASH_BR_PRELIM  /* NOR Base Address */
 285 #define CONFIG_SYS_OR1_PRELIM  CONFIG_FLASH_OR_PRELIM  /* NOR Options */
 286 #else
 287 #define CONFIG_SYS_BR0_PRELIM  CONFIG_FLASH_BR_PRELIM  /* NOR Base Address */
 288 #define CONFIG_SYS_OR0_PRELIM  CONFIG_FLASH_OR_PRELIM  /* NOR Options */
 289 #define CONFIG_SYS_BR1_PRELIM  CONFIG_NAND_BR_PRELIM  /* NAND Base Address */
 290 #define CONFIG_SYS_OR1_PRELIM  CONFIG_NAND_OR_PRELIM  /* NAND Options */
 291 #endif
 292
 293 #define CONFIG_SYS_VSC7385_BASE 0xffb00000
 294
 295 #define CONFIG_SYS_VSC7385_BASE_PHYS    CONFIG_SYS_VSC7385_BASE
 296
 297 #define CONFIG_SYS_BR2_PRELIM   (BR_PHYS_ADDR(CONFIG_SYS_VSC7385_BASE) \
 298                                                         | BR_PS_8 | BR_V)
 299 #define CONFIG_SYS_OR2_PRELIM   (OR_AM_128KB | OR_GPCM_CSNT | OR_GPCM_XACS | \
 300                                 OR_GPCM_SCY_15 | OR_GPCM_SETA | OR_GPCM_TRLX | \
 301                                 OR_GPCM_EHTR | OR_GPCM_EAD)
 302
 303 /* Serial Port - controlled on board with jumper J8
 304  * open - index 2
 305  * shorted - index 1
 306  */
 307 #define CONFIG_CONS_INDEX       1
 308 #define CONFIG_SYS_NS16550
 309 #define CONFIG_SYS_NS16550_SERIAL
 310 #define CONFIG_SYS_NS16550_REG_SIZE     1
 311 #define CONFIG_SYS_NS16550_CLK          get_bus_freq(0)
 312 #ifdef CONFIG_NAND_SPL
 313 #define CONFIG_NS16550_MIN_FUNCTIONS
 314 #endif
 315
 316 #define CONFIG_SERIAL_MULTI     1 /* Enable both serial ports */
 317 #define CONFIG_SYS_CONSOLE_IS_IN_ENV    /* determine from environment */
 318
 319 #define CONFIG_SYS_BAUDRATE_TABLE       \
 320         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
 321
 322 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_CCSRBAR+0x4500)
 323 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_CCSRBAR+0x4600)
 324
 325 /* Use the HUSH parser */
 326 #define CONFIG_SYS_HUSH_PARSER
 327 #ifdef  CONFIG_SYS_HUSH_PARSER
 328 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
 329 #endif
 330
 331 /*
 332  * Pass open firmware flat tree
 333  */
 334 #define CONFIG_OF_LIBFDT                1
 335 #define CONFIG_OF_BOARD_SETUP           1
 336 #define CONFIG_OF_STDOUT_VIA_ALIAS      1
 337
 338 /* new uImage format support */
 339 #define CONFIG_FIT              1
 340 #define CONFIG_FIT_VERBOSE      1 /* enable fit_format_{error,warning}() */
 341
 342 /* I2C */
 343 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
 344 #define CONFIG_HARD_I2C         /* I2C with hardware support */
 345 #undef  CONFIG_SOFT_I2C         /* I2C bit-banged */
 346 #define CONFIG_I2C_MULTI_BUS
 347 #define CONFIG_I2C_CMD_TREE
 348 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address*/
 349 #define CONFIG_SYS_I2C_SLAVE            0x7F
 350 #define CONFIG_SYS_I2C_NOPROBES {{0,0x29}}      /* Don't probe these addrs */
 351 #define CONFIG_SYS_I2C_OFFSET           0x3000
 352 #define CONFIG_SYS_I2C2_OFFSET          0x3100
 353
 354 /*
 355  * I2C2 EEPROM
 356  */
 357 #define CONFIG_ID_EEPROM
 358 #ifdef CONFIG_ID_EEPROM
 359 #define CONFIG_SYS_I2C_EEPROM_NXID
 360 #endif
 361 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x52
 362 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1
 363 #define CONFIG_SYS_EEPROM_BUS_NUM       1
 364
 365 #define CONFIG_RTC_DS1337
 366 #define CONFIG_SYS_RTC_DS1337_NOOSC
 367 #define CONFIG_SYS_I2C_RTC_ADDR                0x68
 368 /*
 369  * General PCI
 370  * Memory space is mapped 1-1, but I/O space must start from 0.
 371  */
 372
 373 #if defined(CONFIG_PCI)
 374 /* controller 2, Slot 2, tgtid 2, Base address 9000 */
 375 #define CONFIG_SYS_PCIE2_NAME           "Slot 1"
 376 #define CONFIG_SYS_PCIE2_MEM_VIRT       0xa0000000
 377 #define CONFIG_SYS_PCIE2_MEM_BUS        0xa0000000
 378 #define CONFIG_SYS_PCIE2_MEM_PHYS       0xa0000000
 379 #define CONFIG_SYS_PCIE2_MEM_SIZE       0x20000000      /* 512M */
 380 #define CONFIG_SYS_PCIE2_IO_VIRT        0xffc10000
 381 #define CONFIG_SYS_PCIE2_IO_BUS         0x00000000
 382 #define CONFIG_SYS_PCIE2_IO_PHYS        0xffc10000
 383 #define CONFIG_SYS_PCIE2_IO_SIZE        0x00010000      /* 64k */
 384
 385 /* controller 1, Slot 1, tgtid 1, Base address a000 */
 386 #define CONFIG_SYS_PCIE1_NAME           "Slot 2"
 387 #define CONFIG_SYS_PCIE1_MEM_VIRT       0x80000000
 388 #define CONFIG_SYS_PCIE1_MEM_BUS        0x80000000
 389 #define CONFIG_SYS_PCIE1_MEM_PHYS       0x80000000
 390 #define CONFIG_SYS_PCIE1_MEM_SIZE       0x20000000      /* 512M */
 391 #define CONFIG_SYS_PCIE1_IO_VIRT        0xffc00000
 392 #define CONFIG_SYS_PCIE1_IO_BUS         0x00000000
 393 #define CONFIG_SYS_PCIE1_IO_PHYS        0xffc00000
 394 #define CONFIG_SYS_PCIE1_IO_SIZE        0x00010000      /* 64k */
 395
 396 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
 397
 398 #undef CONFIG_EEPRO100
 399 #undef CONFIG_TULIP
 400 #undef CONFIG_RTL8139
 401
 402 #ifdef CONFIG_RTL8139
 403 /* This macro is used by RTL8139 but not defined in PPC architecture */
 404 #define KSEG1ADDR(x)            (x)
 405 #define _IO_BASE        0x00000000
 406 #endif
 407
 408
 409 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup */
 410 #define CONFIG_DOS_PARTITION
 411
 412 #endif  /* CONFIG_PCI */
 413
 414 #define CONFIG_NET_MULTI        1
 415
 416 #if defined(CONFIG_TSEC_ENET)
 417 #define CONFIG_MII              1       /* MII PHY management */
 418 #define CONFIG_MII_DEFAULT_TSEC 1       /* Allow unregistered phys */
 419 #define CONFIG_TSEC1    1
 420 #define CONFIG_TSEC1_NAME       "eTSEC1"
 421 #define CONFIG_TSEC2    1
 422 #define CONFIG_TSEC2_NAME       "eTSEC2"
 423 #define CONFIG_TSEC3    1
 424 #define CONFIG_TSEC3_NAME       "eTSEC3"
 425
 426 #define TSEC1_PHY_ADDR          2
 427 #define TSEC2_PHY_ADDR          0
 428 #define TSEC3_PHY_ADDR          1
 429
 430 #define CONFIG_VSC7385_ENET
 431
 432 #define TSEC1_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
 433 #define TSEC2_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
 434 #define TSEC3_FLAGS             (TSEC_GIGABIT | TSEC_REDUCED)
 435
 436 #define TSEC1_PHYIDX            0
 437 #define TSEC2_PHYIDX            0
 438 #define TSEC3_PHYIDX            0
 439
 440 /* Vitesse 7385 */
 441
 442 #ifdef CONFIG_VSC7385_ENET
 443 /* The size of the VSC7385 firmware image */
 444 #define CONFIG_VSC7385_IMAGE_SIZE       8192
 445 #endif
 446
 447 #define CONFIG_ETHPRIME         "eTSEC1"
 448
 449 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
 450
 451 #endif  /* CONFIG_TSEC_ENET */
 452
 453 /*
 454  * Environment
 455  */
 456 #if defined(CONFIG_SYS_RAMBOOT)
 457 #if defined(CONFIG_RAMBOOT_NAND)
 458         #define CONFIG_ENV_IS_IN_NAND   1
 459         #define CONFIG_ENV_SIZE         CONFIG_SYS_NAND_BLOCK_SIZE
 460         #define CONFIG_ENV_OFFSET       ((512 * 1024) + CONFIG_SYS_NAND_BLOCK_SIZE)
 461 #elif defined(CONFIG_RAMBOOT_SDCARD) || defined(CONFIG_RAMBOOT_SPIFLASH)
 462         #define CONFIG_ENV_IS_NOWHERE   1       /* Store ENV in memory only */
 463         #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - 0x1000)
 464         #define CONFIG_ENV_SIZE         0x2000
 465 #endif
 466 #else
 467         #define CONFIG_ENV_IS_IN_FLASH  1
 468         #if CONFIG_SYS_MONITOR_BASE > 0xfff80000
 469         #define CONFIG_ENV_ADDR         0xfff80000
 470         #else
 471         #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
 472         #endif
 473         #define CONFIG_ENV_SIZE         0x2000
 474         #define CONFIG_ENV_SECT_SIZE    0x20000 /* 128K (one sector) */
 475 #endif
 476
 477 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
 478 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
 479
 480 /*
 481  * Command line configuration.
 482  */
 483 #include <config_cmd_default.h>
 484
 485 #define CONFIG_CMD_DATE
 486 #define CONFIG_CMD_ELF
 487 #define CONFIG_CMD_I2C
 488 #define CONFIG_CMD_IRQ
 489 #define CONFIG_CMD_MII
 490 #define CONFIG_CMD_PING
 491 #define CONFIG_CMD_SETEXPR
 492 #define CONFIG_CMD_REGINFO
 493
 494 #if defined(CONFIG_PCI)
 495 #define CONFIG_CMD_NET
 496 #define CONFIG_CMD_PCI
 497 #endif
 498
 499 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
 500
 501 #define CONFIG_MMC      1
 502
 503 #ifdef CONFIG_MMC
 504 #define CONFIG_BOARD_EARLY_INIT_F       1       /* Call board_pre_init */
 505 #define CONFIG_CMD_MMC
 506 #define CONFIG_DOS_PARTITION
 507 #define CONFIG_FSL_ESDHC
 508 #define CONFIG_GENERIC_MMC
 509 #define CONFIG_SYS_FSL_ESDHC_ADDR       CONFIG_SYS_MPC85xx_ESDHC_ADDR
 510 #ifdef CONFIG_P2020
 511 #define CONFIG_SYS_FSL_ESDHC_USE_PIO /* P2020 eSDHC DMA is not functional*/
 512 #endif
 513 #endif
 514
 515 #define CONFIG_USB_EHCI
 516
 517 #ifdef CONFIG_USB_EHCI
 518 #define CONFIG_CMD_USB
 519 #define CONFIG_EHCI_HCD_INIT_AFTER_RESET
 520 #define CONFIG_USB_EHCI_FSL
 521 #define CONFIG_USB_STORAGE
 522 #endif
 523
 524 #if defined(CONFIG_MMC) || defined(CONFIG_USB_EHCI)
 525 #define CONFIG_CMD_EXT2
 526 #define CONFIG_CMD_FAT
 527 #define CONFIG_DOS_PARTITION
 528 #endif
 529
 530 /*
 531  * Miscellaneous configurable options
 532  */
 533 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
 534 #define CONFIG_CMDLINE_EDITING                  /* Command-line editing */
 535 #define CONFIG_AUTO_COMPLETE                    /* add autocompletion support */
 536 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address */
 537 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
 538 #if defined(CONFIG_CMD_KGDB)
 539 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size */
 540 #else
 541 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size */
 542 #endif
 543 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)
 544                                                 /* Print Buffer Size */
 545 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
 546 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE/* Boot Argument Buffer Size */
 547 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1ms ticks */
 548
 549 /*
 550  * For booting Linux, the board info and command line data
 551  * have to be in the first 16 MB of memory, since this is
 552  * the maximum mapped by the Linux kernel during initialization.
 553  */
 554 #define CONFIG_SYS_BOOTMAPSZ    (16 << 20)/* Initial Memory map for Linux*/
 555 #define CONFIG_SYS_BOOTM_LEN    (16 << 20)      /* Increase max gunzip size */
 556
 557 #if defined(CONFIG_CMD_KGDB)
 558 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 559 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 560 #endif
 561
 562 /*
 563  * Environment Configuration
 564  */
 565
 566 #if defined(CONFIG_TSEC_ENET)
 567 #define CONFIG_HAS_ETH0
 568 #define CONFIG_HAS_ETH1
 569 #define CONFIG_HAS_ETH2
 570 #endif
 571
 572 #define CONFIG_HOSTNAME         P2020RDB
 573 #define CONFIG_ROOTPATH         /opt/nfsroot
 574 #define CONFIG_BOOTFILE         uImage
 575 #define CONFIG_UBOOTPATH        u-boot.bin/* U-Boot image on TFTP server */
 576
 577 /* default location for tftp and bootm */
 578 #define CONFIG_LOADADDR         1000000
 579
 580 #define CONFIG_BOOTDELAY 10     /* -1 disables auto-boot */
 581 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs */
 582
 583 #define CONFIG_BAUDRATE 115200
 584
 585 #define CONFIG_EXTRA_ENV_SETTINGS                               \
 586         "netdev=eth0\0"                                         \
 587         "uboot=" MK_STR(CONFIG_UBOOTPATH) "\0"                          \
 588         "loadaddr=1000000\0"                    \
 589         "tftpflash=tftpboot $loadaddr $uboot; "                 \
 590                 "protect off " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "     \
 591                 "erase " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "           \
 592                 "cp.b $loadaddr " MK_STR(CONFIG_SYS_TEXT_BASE) " $filesize; "   \
 593                 "protect on " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "              \
 594                 "cmp.b $loadaddr " MK_STR(CONFIG_SYS_TEXT_BASE) " $filesize\0"  \
 595         "consoledev=ttyS0\0"                            \
 596         "ramdiskaddr=2000000\0"                 \
 597         "ramdiskfile=rootfs.ext2.gz.uboot\0"            \
 598         "fdtaddr=c00000\0"                              \
 599         "fdtfile=p2020rdb.dtb\0"                \
 600         "bdev=sda1\0"   \
 601         "jffs2nor=mtdblock3\0"  \
 602         "norbootaddr=ef080000\0"        \
 603         "norfdtaddr=ef040000\0" \
 604         "jffs2nand=mtdblock9\0" \
 605         "nandbootaddr=100000\0" \
 606         "nandfdtaddr=80000\0"           \
 607         "nandimgsize=400000\0"          \
 608         "nandfdtsize=80000\0"           \
 609         "usb_phy_type=ulpi\0"           \
 610         "vscfw_addr=ef000000\0" \
 611         "othbootargs=ramdisk_size=600000\0" \
 612         "usbfatboot=setenv bootargs root=/dev/ram rw "  \
 613         "console=$consoledev,$baudrate $othbootargs; "  \
 614         "usb start;"                    \
 615         "fatload usb 0:2 $loadaddr $bootfile;"          \
 616         "fatload usb 0:2 $fdtaddr $fdtfile;"    \
 617         "fatload usb 0:2 $ramdiskaddr $ramdiskfile;"    \
 618         "bootm $loadaddr $ramdiskaddr $fdtaddr\0"               \
 619         "usbext2boot=setenv bootargs root=/dev/ram rw " \
 620         "console=$consoledev,$baudrate $othbootargs; "  \
 621         "usb start;"                    \
 622         "ext2load usb 0:4 $loadaddr $bootfile;"         \
 623         "ext2load usb 0:4 $fdtaddr $fdtfile;"   \
 624         "ext2load usb 0:4 $ramdiskaddr $ramdiskfile;"   \
 625         "bootm $loadaddr $ramdiskaddr $fdtaddr\0"               \
 626         "norboot=setenv bootargs root=/dev/$jffs2nor rw "       \
 627         "console=$consoledev,$baudrate rootfstype=jffs2 $othbootargs;"  \
 628         "bootm $norbootaddr - $norfdtaddr\0"            \
 629         "nandboot=setenv bootargs root=/dev/$jffs2nand rw rootfstype=jffs2 " \
 630         "console=$consoledev,$baudrate $othbootargs;"   \
 631         "nand read 2000000 $nandbootaddr $nandimgsize;" \
 632         "nand read 3000000 $nandfdtaddr $nandfdtsize;"  \
 633         "bootm 2000000 - 3000000;\0"
 634
 635 #define CONFIG_NFSBOOTCOMMAND           \
 636         "setenv bootargs root=/dev/nfs rw "     \
 637         "nfsroot=$serverip:$rootpath "          \
 638         "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
 639         "console=$consoledev,$baudrate $othbootargs;"   \
 640         "tftp $loadaddr $bootfile;"             \
 641         "tftp $fdtaddr $fdtfile;"               \
 642         "bootm $loadaddr - $fdtaddr"
 643
 644 #define CONFIG_HDBOOT                   \
 645         "setenv bootargs root=/dev/$bdev rw rootdelay=30 "      \
 646         "console=$consoledev,$baudrate $othbootargs;"   \
 647         "usb start;"                    \
 648         "ext2load usb 0:1 $loadaddr /boot/$bootfile;"           \
 649         "ext2load usb 0:1 $fdtaddr /boot/$fdtfile;"     \
 650         "bootm $loadaddr - $fdtaddr"
 651
 652 #define CONFIG_RAMBOOTCOMMAND           \
 653         "setenv bootargs root=/dev/ram rw "     \
 654         "console=$consoledev,$baudrate $othbootargs; "  \
 655         "tftp $ramdiskaddr $ramdiskfile;"       \
 656         "tftp $loadaddr $bootfile;"             \
 657         "tftp $fdtaddr $fdtfile;"               \
 658         "bootm $loadaddr $ramdiskaddr $fdtaddr"
 659
 660 #define CONFIG_BOOTCOMMAND              CONFIG_HDBOOT
 661
 662 #endif  /* __CONFIG_H */