include/configs/MPC8540EVAL.h

   1 /*
   2  * (C) Copyright 2002,2003 Motorola,Inc.
   3  * Modified by Lunsheng Wang, lunsheng@sohu.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /* mpc8540eval board configuration file */
  25 /* please refer to doc/README.mpc85xxads for more info */
  26 /* make sure you change the MAC address and other network params first,
  27  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
  28  */
  29
  30 #ifndef __CONFIG_H
  31 #define __CONFIG_H
  32 /* High Level Configuration Options */
  33 #define CONFIG_BOOKE            1           /* BOOKE                    */
  34 #define CONFIG_E500             1           /* BOOKE e500 family        */
  35 #define CONFIG_MPC85xx          1           /* MPC8540/MPC8560          */
  36 #define CONFIG_MPC8540          1           /* MPC8540 specific         */
  37 #define CONFIG_MPC8540EVAL      1           /* MPC8540EVAL board specific */
  38
  39 #undef  CONFIG_PCI                          /* pci ethernet support     */
  40 #define CONFIG_TSEC_ENET                    /* tsec ethernet support  */
  41 #define CONFIG_ENV_OVERWRITE
  42 #define CONFIG_SPD_EEPROM                   /* Use SPD EEPROM for DDR setup */
  43 #undef  CONFIG_DDR_ECC                      /* only for ECC DDR module */
  44 #define CONFIG_DDR_DLL                      /* possible DLL fix needed */
  45
  46 /* Using Localbus SDRAM to emulate flash before we can program the flash,
  47  * normally you only need a flash-boot image(u-boot.bin),if unsure undef this.
  48  * Not availabe for EVAL board
  49  */
  50 #undef CONFIG_RAM_AS_FLASH
  51
  52 /* sysclk for MPC8540EVAL */
  53 #if defined(CONFIG_SYSCLK_66M)
  54 #define CONFIG_SYS_CLK_FREQ   66000000    /* the oscillator on board is 66Mhz   */
  55                                             /* can also get 66M clock from external PCI */
  56 #else
  57   #define CONFIG_SYS_CLK_FREQ   33000000   /* most pci cards are 33Mhz */
  58 #endif
  59
  60 /* below can be toggled for performance analysis. otherwise use default */
  61 #define CONFIG_L2_CACHE                     /* toggle L2 cache  */
  62 #undef  CONFIG_BTB                          /* toggle branch predition */
  63 #undef  CONFIG_ADDR_STREAMING               /* toggle addr streaming   */
  64
  65 #define CONFIG_BOARD_PRE_INIT   1           /* Call board_pre_init      */
  66
  67 #undef  CFG_DRAM_TEST                       /* memory test, takes time  */
  68 #define CFG_MEMTEST_START       0x00200000      /* memtest works on     */
  69 #define CFG_MEMTEST_END         0x00400000
  70
  71 #if defined(CONFIG_PCI) && defined(CONFIG_TSEC_ENET)
  72 #error "You can only use either PCI Ethernet Card or TSEC Ethernet, not both."
  73 #endif
  74
  75 /*
  76  * Base addresses -- Note these are effective addresses where the
  77  * actual resources get mapped (not physical addresses)
  78  */
  79 #define CFG_CCSRBAR_DEFAULT     0xff700000      /* CCSRBAR Default      */
  80 #define CFG_CCSRBAR             0xe0000000      /* relocated CCSRBAR    */
  81 #define CFG_IMMR                CFG_CCSRBAR     /* PQII uses CFG_IMMR   */
  82
  83 #define CFG_DDR_SDRAM_BASE      0x00000000      /* DDR is system memory  */
  84 #define CFG_SDRAM_BASE          CFG_DDR_SDRAM_BASE
  85 #define CFG_SDRAM_SIZE          256             /* DDR is now 256MB     */
  86
  87 #if defined(CONFIG_RAM_AS_FLASH)
  88 #define CFG_LBC_SDRAM_BASE      0xfc000000      /* Localbus SDRAM */
  89 #else
  90 #define CFG_LBC_SDRAM_BASE      0xf0000000      /* Localbus SDRAM */
  91 #endif
  92 #define CFG_LBC_SDRAM_SIZE      64              /* LBC SDRAM is 0MB     */
  93
  94 #if defined(CONFIG_RAM_AS_FLASH)
  95 #define CFG_FLASH_BASE          0xf8000000      /* start of FLASH  16M  */
  96 #define CFG_BR0_PRELIM          0xf8001801      /* port size 32bit */
  97 #else /* Boot from real Flash */
  98 #define CFG_FLASH_BASE          0xff800000      /* start of FLASH 8M    */
  99 #define CFG_BR0_PRELIM          0xff801001      /* port size 16bit      */
 100 #endif
 101
 102 #define CFG_OR0_PRELIM          0xff806f67      /* 8MB Flash            */
 103 #define CFG_MAX_FLASH_BANKS     1               /* number of banks      */
 104 #define CFG_MAX_FLASH_SECT      64              /* sectors per device   */
 105 #undef  CFG_FLASH_CHECKSUM
 106 #define CFG_FLASH_ERASE_TOUT    60000   /* Timeout for Flash Erase (in ms)*/
 107 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)*/
 108 #define CFG_FLASH_CFI           1
 109
 110 #define CFG_MONITOR_BASE        TEXT_BASE       /* start of monitor */
 111
 112 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 113 #define CFG_RAMBOOT
 114 #else
 115 #undef  CFG_RAMBOOT
 116 #endif
 117
 118 #define SPD_EEPROM_ADDRESS      0x51            /* DDR DIMM */
 119
 120 /* Here some DDR setting should be added */
 121
 122
 123 #undef CONFIG_CLOCKS_IN_MHZ
 124
 125 /* local bus definitions */
 126 #define CFG_BR2_PRELIM          0xf0001861      /* 64MB localbus SDRAM  */
 127 #define CFG_OR2_PRELIM          0xfc006901
 128 #define CFG_LBC_LCRR            0x00030004      /* local bus freq divider*/
 129 #define CFG_LBC_LBCR            0x00000000
 130 #define CFG_LBC_LSRT            0x20000000
 131 #define CFG_LBC_MRTPR           0x20000000
 132 #define CFG_LBC_LSDMR_1         0x2861b723
 133 #define CFG_LBC_LSDMR_2         0x0861b723
 134 #define CFG_LBC_LSDMR_3         0x0861b723
 135 #define CFG_LBC_LSDMR_4         0x1861b723
 136 #define CFG_LBC_LSDMR_5         0x4061b723
 137
 138 #if defined(CONFIG_RAM_AS_FLASH)
 139 #define CFG_BR4_PRELIM          0xf8000801      /* 32KB, 8-bit wide for ADS config reg */
 140 #else
 141 #define CFG_BR4_PRELIM          0xf8000801      /* 32KB, 8-bit wide for ADS config reg */
 142 #endif
 143 #define CFG_OR4_PRELIM          0xffffe1f1
 144 #define CFG_BCSR                (CFG_BR4_PRELIM & 0xffff8000)
 145
 146 #define CONFIG_L1_INIT_RAM
 147 #define CFG_INIT_RAM_LOCK       1
 148 #define CFG_INIT_RAM_ADDR       0x40000000      /* Initial RAM address  */
 149 #define CFG_INIT_RAM_END        0x4000          /* End of used area in RAM */
 150
 151 #define CFG_GBL_DATA_SIZE       128             /* num bytes initial data */
 152 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 153 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 154
 155 #define CFG_MONITOR_LEN         (256 * 1024)    /* Reserve 256 kB for Mon */
 156 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserved for malloc */
 157
 158 /* Serial Port */
 159 #define CONFIG_CONS_INDEX     1
 160 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
 161 #define CFG_NS16550
 162 #define CFG_NS16550_SERIAL
 163 #define CFG_NS16550_REG_SIZE    1
 164 #define CFG_NS16550_CLK         get_bus_freq(0)
 165 #define CONFIG_BAUDRATE         115200
 166
 167 #define CFG_BAUDRATE_TABLE  \
 168         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
 169
 170 #define CFG_NS16550_COM1        (CFG_CCSRBAR+0x4500)
 171 #define CFG_NS16550_COM2        (CFG_CCSRBAR+0x4600)
 172
 173 /* Use the HUSH parser */
 174 #define CFG_HUSH_PARSER
 175 #ifdef  CFG_HUSH_PARSER
 176 #define CFG_PROMPT_HUSH_PS2 "> "
 177 #endif
 178
 179 /* I2C */
 180 #define  CONFIG_HARD_I2C                /* I2C with hardware support*/
 181 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
 182 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
 183 #define CFG_I2C_SLAVE           0x7F
 184 #define CFG_I2C_NOPROBES        {0x69}  /* Don't probe these addrs */
 185
 186 /* General PCI */
 187 #define CFG_PCI_MEM_BASE        0x80000000
 188 #define CFG_PCI_MEM_PHYS        0x80000000
 189 #define CFG_PCI_MEM_SIZE        0x20000000
 190 #define CFG_PCI_IO_BASE         0xe2000000
 191
 192 #if defined(CONFIG_PCI)
 193 #define CONFIG_NET_MULTI
 194 #undef CONFIG_EEPRO100
 195 #define CONFIG_TULIP
 196 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
 197   #if !defined(CONFIG_PCI_PNP)
 198   #define PCI_ENET0_IOADDR      0xe0000000
 199   #define PCI_ENET0_MEMADDR     0xe0000000
 200   #define PCI_IDSEL_NUMBER      0x0c    /*slot0->3(IDSEL)=12->15*/
 201   #endif
 202 #define CONFIG_PCI_SCAN_SHOW    1       /* show pci devices on startup  */
 203 #define CFG_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
 204 #define CFG_PCI_SUBSYS_DEVICEID 0x0008
 205 #elif defined(CONFIG_TSEC_ENET)
 206 #define CONFIG_NET_MULTI        1
 207 #define CONFIG_MII              1       /* MII PHY management   */
 208 #define CONFIG_MPC85XX_TSEC1    1
 209 #define CONFIG_MPC85XX_TSEC1_NAME      "TSEC0"
 210 #define CONFIG_MPC85XX_TSEC2    1
 211 #define CONFIG_MPC85XX_TSEC2_NAME      "TSEC1"
 212 #define CONFIG_MPC85XX_FEC      1
 213 #define CONFIG_MPC85XX_FEC_NAME                "FEC"
 214 #define TSEC1_PHY_ADDR          7
 215 #define TSEC2_PHY_ADDR          4
 216 #define FEC_PHY_ADDR            2
 217 #define TSEC1_PHYIDX            0
 218 #define TSEC2_PHYIDX            0
 219 #define FEC_PHYIDX              0
 220 /* Options are: TSEC[0-1], FEC */
 221 #define CONFIG_ETHPRIME                "TSEC0"
 222
 223 #define CONFIG_PHY_M88E1011     1       /* GigaBit Ether PHY    */
 224 #define INTEL_LXT971_PHY        1       /* on EVAL board. It is Davicom 9161 on ADS. */
 225 #endif
 226
 227 #undef DEBUG
 228
 229 /* Environment */
 230 #ifndef CFG_RAMBOOT
 231   #if defined(CONFIG_RAM_AS_FLASH)
 232   #define CFG_ENV_IS_NOWHERE
 233   #define CFG_ENV_ADDR          (CFG_FLASH_BASE + 0x100000)
 234   #define CFG_ENV_SIZE          0x2000
 235   #else
 236   #define CFG_ENV_IS_IN_FLASH   1
 237   #define CFG_ENV_ADDR          (CFG_MONITOR_BASE + 0x40000)
 238   #define CFG_ENV_SECT_SIZE     0x40000 /* 256K(one sector) for env */
 239   #endif
 240   #define CFG_ENV_SIZE          0x2000
 241 #else
 242 /* #define CFG_NO_FLASH         1 */    /* Flash is not usable now      */
 243 #define CFG_ENV_IS_NOWHERE      1       /* Store ENV in memory only     */
 244 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE - 0x1000)
 245 #define CFG_ENV_SIZE            0x2000
 246 #endif
 247
 248 /*#define CONFIG_BOOTARGS       "root=/dev/nfs rw nfsroot=192.168.1.10:/tftproot/192.168.1.11 ip=192.168.1.11:192.168.1.10:192.168.1.0:255.255.255.0:mpc8540ads-003:eth0:off console=ttyS0,115200"*/
 249 #define CONFIG_BOOTARGS "root=/dev/ram rw console=ttyS0,115200"
 250 #define CONFIG_BOOTCOMMAND      "bootm 0xff800000 0xffa00000"
 251 #define CONFIG_BOOTDELAY        3       /* -1 disable autoboot */
 252
 253 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 254 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
 255
 256 #if defined(CFG_RAMBOOT) || defined(CONFIG_RAM_AS_FLASH)
 257   #if defined(CONFIG_PCI)
 258   #define  CONFIG_COMMANDS      ((CONFIG_CMD_DFL | CFG_CMD_PING | CFG_CMD_PCI | CFG_CMD_I2C ) & \
 259                                  ~(CFG_CMD_ENV | CFG_CMD_LOADS ))
 260   #else
 261   #define  CONFIG_COMMANDS      ((CONFIG_CMD_DFL | CFG_CMD_PING | CFG_CMD_I2C ) & \
 262                                  ~(CFG_CMD_ENV | \
 263                                   CFG_CMD_LOADS ))
 264   #endif
 265 #else
 266   #if defined(CONFIG_PCI)
 267   #define  CONFIG_COMMANDS      (CONFIG_CMD_DFL | CFG_CMD_PCI | CFG_CMD_PING | CFG_CMD_I2C )
 268   #else
 269   #define  CONFIG_COMMANDS      (CONFIG_CMD_DFL | CFG_CMD_PING | CFG_CMD_I2C )
 270   #endif
 271 #endif
 272 #include <cmd_confdefs.h>
 273
 274 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 275
 276 /*
 277  * Miscellaneous configurable options
 278  */
 279 #define CFG_LONGHELP                    /* undef to save memory         */
 280 #define CFG_LOAD_ADDR   0x2000000       /* default load address */
 281 #define CFG_PROMPT      "MPC8540EVAL=> "/* Monitor Command Prompt       */
 282 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 283 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
 284 #else
 285 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
 286 #endif
 287 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 288 #define CFG_MAXARGS     16              /* max number of command args   */
 289 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
 290 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
 291
 292 /*
 293  * For booting Linux, the board info and command line data
 294  * have to be in the first 8 MB of memory, since this is
 295  * the maximum mapped by the Linux kernel during initialization.
 296  */
 297 #define CFG_BOOTMAPSZ   (8 << 20)       /* Initial Memory map for Linux */
 298
 299 /* Cache Configuration */
 300 #define CFG_DCACHE_SIZE 32768
 301 #define CFG_CACHELINE_SIZE      32
 302 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 303 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value */
 304 #endif
 305
 306 /*
 307  * Internal Definitions
 308  *
 309  * Boot Flags
 310  */
 311 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
 312 #define BOOTFLAG_WARM   0x02            /* Software reboot              */
 313
 314 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 315 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 316 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 317 #endif
 318
 319 /*****************************/
 320 /* Environment Configuration */
 321 /*****************************/
 322 /* The mac addresses for all ethernet interface */
 323 /* NOTE: change below for your network setting!!! */
 324 #if defined(CONFIG_TSEC_ENET)
 325 #define CONFIG_ETHADDR  00:01:af:07:9b:8a
 326 #define CONFIG_ETH1ADDR  00:01:af:07:9b:8b
 327 #define CONFIG_ETH2ADDR  00:01:af:07:9b:8c
 328 #endif
 329
 330 #define CONFIG_ROOTPATH  /nfsroot
 331 #define CONFIG_BOOTFILE  your.uImage
 332
 333 #define CONFIG_SERVERIP         192.168.101.1
 334 #define CONFIG_IPADDR           192.168.101.11
 335 #define CONFIG_GATEWAYIP        192.168.101.0
 336 #define CONFIG_NETMASK          255.255.255.0
 337
 338 #define CONFIG_LOADADDR  200000   /* default location for tftp and bootm */
 339
 340 #define CONFIG_HOSTNAME         MPC8540EVAL
 341
 342 #endif  /* __CONFIG_H */