include/configs/MBX.h

   1 /*
   2  * (C) Copyright 2000
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * Configuation settings for the MBX8xx board.
   7  *
   8  * -----------------------------------------------------------------
   9  * SPDX-License-Identifier:     GPL-2.0+
  10  */
  11 /*
  12  * Changed 2002-10-01
  13  * Added PCMCIA defines mostly taken from other U-Boot boards that
  14  * have PCMCIA already working.  If you find any bugs, incorrect assumptions
  15  * feel free to fix them yourself and submit a patch.
  16  * Rod Boyce <rod_boyce@stratexnet.com.
  17  */
  18 /*
  19  * board/config.h - configuration options, board specific
  20  */
  21
  22 #ifndef __CONFIG_H
  23 #define __CONFIG_H
  24
  25 /*
  26  * High Level Configuration Options
  27  * (easy to change)
  28  */
  29
  30 #define CONFIG_MPC860           1       /* This is a MPC860 CPU         */
  31 #define CONFIG_MBX              1       /* ...on an MBX module          */
  32
  33 #define CONFIG_SYS_TEXT_BASE    0xfe000000
  34
  35 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
  36 #undef  CONFIG_8xx_CONS_SMC2
  37 #undef  CONFIG_8xx_CONS_NONE
  38 #define CONFIG_BAUDRATE         9600
  39 /* Define this to use the PCI bus */
  40 #undef CONFIG_USE_PCI
  41
  42 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
  43 #define CONFIG_8xx_GCLK_FREQ    (50000000UL)
  44 #if 1
  45 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
  46 #else
  47 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  48 #endif
  49 #define CONFIG_BOOTCOMMAND      "bootm 20000" /* autoboot command       */
  50
  51 #define CONFIG_BOOTARGS         "root=/dev/nfs rw "                     \
  52                                 "nfsroot=10.0.0.2:/opt/eldk/ppc_8xx "   \
  53                                 "nfsaddrs=10.0.0.99:10.0.0.2"
  54
  55 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
  56 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE   /* don't allow baudrate change   */
  57
  58 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
  59
  60
  61 /*
  62  * BOOTP options
  63  */
  64 #define CONFIG_BOOTP_BOOTFILESIZE
  65 #define CONFIG_BOOTP_BOOTPATH
  66 #define CONFIG_BOOTP_GATEWAY
  67 #define CONFIG_BOOTP_HOSTNAME
  68
  69
  70 /*
  71  * Command line configuration.
  72  */
  73 #define CONFIG_CMD_NET
  74 #define CONFIG_CMD_SDRAM
  75 #define CONFIG_CMD_PCMCIA
  76 #define CONFIG_CMD_IDE
  77
  78
  79 #define CONFIG_DOS_PARTITION
  80
  81 /*
  82  * Miscellaneous configurable options
  83  */
  84 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
  85 #undef  CONFIG_SYS_HUSH_PARSER                  /* Hush parse for U-Boot        */
  86 #if defined(CONFIG_CMD_KGDB)
  87 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
  88 #else
  89 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
  90 #endif
  91 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
  92 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
  93 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
  94
  95 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
  96 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
  97
  98 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
  99
 100 /*
 101  * Low Level Configuration Settings
 102  * (address mappings, register initial values, etc.)
 103  * You should know what you are doing if you make changes here.
 104  */
 105
 106 /*-----------------------------------------------------------------------
 107  * Physical memory map as defined by the MBX PGM
 108  */
 109 #define CONFIG_SYS_IMMR         0xFA200000 /* Internal Memory Mapped Register*/
 110 #define CONFIG_SYS_NVRAM_BASE           0xFA000000 /* NVRAM                          */
 111 #define CONFIG_SYS_NVRAM_OR             0xffe00000 /* w/o speed dependent flags!!    */
 112 #define CONFIG_SYS_CSR_BASE             0xFA100000 /* Control/Status Registers       */
 113 #define CONFIG_SYS_PCIMEM_BASE          0x80000000 /* PCI I/O and Memory Spaces      */
 114 #define CONFIG_SYS_PCIMEM_OR            0xA0000108
 115 #define CONFIG_SYS_PCIBRIDGE_BASE       0xFA210000 /* PCI-Bus Bridge Registers       */
 116 #define CONFIG_SYS_PCIBRIDGE_OR 0xFFFF0108
 117
 118 /*-----------------------------------------------------------------------
 119  * Definitions for initial stack pointer and data area (in DPRAM)
 120  */
 121 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
 122 #define CONFIG_SYS_INIT_RAM_SIZE        0x2f00  /* Size of used area in DPRAM   */
 123 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 124 #define CONFIG_SYS_INIT_VPD_SIZE        256 /* size in bytes reserved for vpd buffer */
 125 #define CONFIG_SYS_INIT_VPD_OFFSET      (CONFIG_SYS_GBL_DATA_OFFSET - CONFIG_SYS_INIT_VPD_SIZE)
 126 #define CONFIG_SYS_INIT_SP_OFFSET       (CONFIG_SYS_INIT_VPD_OFFSET-8)
 127
 128 /*-----------------------------------------------------------------------
 129  * Offset in DPMEM where we keep the VPD data
 130  */
 131 #define CONFIG_SYS_DPRAMVPD             (CONFIG_SYS_INIT_VPD_OFFSET - 0x2000)
 132
 133 /*-----------------------------------------------------------------------
 134  * Start addresses for the final memory configuration
 135  * (Set up by the startup code)
 136  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 137  */
 138 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 139 #define CONFIG_SYS_FLASH_BASE           0xfe000000
 140 #ifdef  DEBUG
 141 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
 142 #else
 143 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
 144 #endif
 145 #undef  CONFIG_SYS_MONITOR_BASE /* 0x200000        to run U-Boot from RAM */
 146 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 147 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
 148
 149 /*
 150  * For booting Linux, the board info and command line data
 151  * have to be in the first 8 MB of memory, since this is
 152  * the maximum mapped by the Linux kernel during initialization.
 153  */
 154 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 155
 156 /*-----------------------------------------------------------------------
 157  * FLASH organization
 158  */
 159 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
 160 #define CONFIG_SYS_MAX_FLASH_SECT       16      /* max number of sectors on one chip    */
 161
 162 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 163 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 164
 165 /*-----------------------------------------------------------------------
 166  * NVRAM Configuration
 167  *
 168  * Note: the MBX is special because there is already a firmware on this
 169  * board: EPPC-Bug from Motorola. To avoid collisions in NVRAM Usage, we
 170  * access the NVRAM at the offset 0x1000.
 171  */
 172 #define CONFIG_ENV_IS_IN_NVRAM  1       /* turn on NVRAM env feature */
 173 #define CONFIG_ENV_ADDR         (CONFIG_SYS_NVRAM_BASE + 0x1000)
 174 #define CONFIG_ENV_SIZE         0x1000
 175
 176 /*-----------------------------------------------------------------------
 177  * Cache Configuration
 178  */
 179 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
 180 #if defined(CONFIG_CMD_KGDB)
 181 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value        */
 182 #endif
 183
 184 /*-----------------------------------------------------------------------
 185  * SYPCR - System Protection Control                            11-9
 186  * SYPCR can only be written once after reset!
 187  *-----------------------------------------------------------------------
 188  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 189  */
 190 #if defined(CONFIG_WATCHDOG)
 191 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
 192                          SYPCR_SWE  | SYPCR_SWRI| SYPCR_SWP)
 193 #else
 194 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF)
 195 #endif
 196
 197 /*-----------------------------------------------------------------------
 198  * SIUMCR - SIU Module Configuration                            11-6
 199  *-----------------------------------------------------------------------
 200  * PCMCIA config., multi-function pin tri-state
 201  */
 202 /* #define CONFIG_SYS_SIUMCR    (SIUMCR_DBGC11 | SIUMCR_DPC | SIUMCR_MLRC10 | SIUMCR_SEME) */
 203 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC11 | SIUMCR_DPC | SIUMCR_MLRC11 | SIUMCR_SEME | SIUMCR_BSC )
 204
 205 /*-----------------------------------------------------------------------
 206  * TBSCR - Time Base Status and Control                         11-26
 207  *-----------------------------------------------------------------------
 208  * Clear Reference Interrupt Status, Timebase freezing enabled
 209  */
 210 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 211
 212 /*-----------------------------------------------------------------------
 213  * PISCR - Periodic Interrupt Status and Control                11-31
 214  *-----------------------------------------------------------------------
 215  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 216  */
 217 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF | PISCR_PTE)
 218
 219 /*-----------------------------------------------------------------------
 220  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
 221  *-----------------------------------------------------------------------
 222  * Reset PLL lock status sticky bit, timer expired status bit and timer
 223  * interrupt status bit - leave PLL multiplication factor unchanged !
 224  */
 225 #define CONFIG_SYS_PLPRCR       (PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
 226
 227 /*-----------------------------------------------------------------------
 228  * SCCR - System Clock and reset Control Register               15-27
 229  *-----------------------------------------------------------------------
 230  * Set clock output, timebase and RTC source and divider,
 231  * power management and some other internal clocks
 232  */
 233 #define SCCR_MASK       (SCCR_RTDIV | SCCR_RTSEL)
 234 #define CONFIG_SYS_SCCR SCCR_TBS
 235
 236 /*-----------------------------------------------------------------------
 237  * PCMCIA stuff
 238  *-----------------------------------------------------------------------
 239  *
 240  */
 241 #define CONFIG_SYS_PCMCIA_MEM_ADDR      (0xE0000000)
 242 #define CONFIG_SYS_PCMCIA_MEM_SIZE      ( 64 << 20 )
 243 #define CONFIG_SYS_PCMCIA_DMA_ADDR      (0xE4000000)
 244 #define CONFIG_SYS_PCMCIA_DMA_SIZE      ( 64 << 20 )
 245 #define CONFIG_SYS_PCMCIA_ATTRB_ADDR    (0xE8000000)
 246 #define CONFIG_SYS_PCMCIA_ATTRB_SIZE    ( 64 << 20 )
 247 #define CONFIG_SYS_PCMCIA_IO_ADDR       (0xEC000000)
 248 #define CONFIG_SYS_PCMCIA_IO_SIZE       ( 64 << 20 )
 249
 250 #define CONFIG_SYS_PCMCIA_INTERRUPT     SIU_LEVEL6
 251
 252 #define CONFIG_PCMCIA_SLOT_A    1
 253
 254
 255 /*-----------------------------------------------------------------------
 256  * IDE/ATA stuff (Supports IDE harddisk on PCMCIA Adapter)
 257  *-----------------------------------------------------------------------
 258  */
 259
 260 #define CONFIG_IDE_PREINIT      1       /* Use preinit IDE hook */
 261 #define CONFIG_IDE_8xx_PCCARD   1       /* Use IDE with PC Card Adapter */
 262
 263 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 264 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 265 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
 266
 267 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
 268 #define CONFIG_SYS_IDE_MAXDEVICE        1       /* max. 1 drive per IDE bus     */
 269
 270 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
 271
 272 #define CONFIG_SYS_ATA_BASE_ADDR        CONFIG_SYS_PCMCIA_MEM_ADDR
 273
 274 /* Offset for data I/O */
 275 #define CONFIG_SYS_ATA_DATA_OFFSET      (CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
 276
 277 /* Offset for normal register accesses */
 278 #define CONFIG_SYS_ATA_REG_OFFSET       (2 * CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
 279
 280 /* Offset for alternate registers */
 281 #define CONFIG_SYS_ATA_ALT_OFFSET       0x0100
 282
 283 /*-----------------------------------------------------------------------
 284  * Debug Entry Mode
 285  *-----------------------------------------------------------------------
 286  *
 287  */
 288 #define CONFIG_SYS_DER 0
 289
 290 #endif  /* __CONFIG_H */