Merge branch 'master' of /home/wd/git/u-boot/custodians
[platform/kernel/u-boot.git] / include / configs / M54455EVB.h
1 /*
2  * Configuation settings for the Freescale MCF54455 EVB board.
3  *
4  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
5  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 /*
27  * board/config.h - configuration options, board specific
28  */
29
30 #ifndef _M54455EVB_H
31 #define _M54455EVB_H
32
33 /*
34  * High Level Configuration Options
35  * (easy to change)
36  */
37 #define CONFIG_MCF5445x         /* define processor family */
38 #define CONFIG_M54455           /* define processor type */
39 #define CONFIG_M54455EVB        /* M54455EVB board */
40
41 #define CONFIG_MCFUART
42 #define CONFIG_SYS_UART_PORT            (0)
43 #define CONFIG_BAUDRATE         115200
44 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600 , 19200 , 38400 , 57600, 115200 }
45
46 #undef CONFIG_WATCHDOG
47
48 #define CONFIG_TIMESTAMP        /* Print image info with timestamp */
49
50 /*
51  * BOOTP options
52  */
53 #define CONFIG_BOOTP_BOOTFILESIZE
54 #define CONFIG_BOOTP_BOOTPATH
55 #define CONFIG_BOOTP_GATEWAY
56 #define CONFIG_BOOTP_HOSTNAME
57
58 /* Command line configuration */
59 #include <config_cmd_default.h>
60
61 #define CONFIG_CMD_BOOTD
62 #define CONFIG_CMD_CACHE
63 #define CONFIG_CMD_DATE
64 #define CONFIG_CMD_DHCP
65 #define CONFIG_CMD_ELF
66 #define CONFIG_CMD_EXT2
67 #define CONFIG_CMD_FAT
68 #define CONFIG_CMD_FLASH
69 #define CONFIG_CMD_I2C
70 #define CONFIG_CMD_IDE
71 #define CONFIG_CMD_JFFS2
72 #define CONFIG_CMD_MEMORY
73 #define CONFIG_CMD_MISC
74 #define CONFIG_CMD_MII
75 #define CONFIG_CMD_NET
76 #undef CONFIG_CMD_PCI
77 #define CONFIG_CMD_PING
78 #define CONFIG_CMD_REGINFO
79 #define CONFIG_CMD_SPI
80 #define CONFIG_CMD_SF
81
82 #undef CONFIG_CMD_LOADB
83 #undef CONFIG_CMD_LOADS
84
85 /* Network configuration */
86 #define CONFIG_MCFFEC
87 #ifdef CONFIG_MCFFEC
88 #       define CONFIG_NET_MULTI         1
89 #       define CONFIG_MII               1
90 #       define CONFIG_MII_INIT          1
91 #       define CONFIG_SYS_DISCOVER_PHY
92 #       define CONFIG_SYS_RX_ETH_BUFFER 8
93 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
94
95 #       define CONFIG_SYS_FEC0_PINMUX   0
96 #       define CONFIG_SYS_FEC1_PINMUX   0
97 #       define CONFIG_SYS_FEC0_MIIBASE  CONFIG_SYS_FEC0_IOBASE
98 #       define CONFIG_SYS_FEC1_MIIBASE  CONFIG_SYS_FEC0_IOBASE
99 #       define MCFFEC_TOUT_LOOP 50000
100 #       define CONFIG_HAS_ETH1
101
102 #       define CONFIG_BOOTDELAY 1       /* autoboot after 5 seconds */
103 #       define CONFIG_BOOTARGS          "root=/dev/mtdblock1 rw rootfstype=jffs2 ip=none mtdparts=physmap-flash.0:5M(kernel)ro,-(jffs2)"
104 #       define CONFIG_ETHADDR           00:e0:0c:bc:e5:60
105 #       define CONFIG_ETH1ADDR          00:e0:0c:bc:e5:61
106 #       define CONFIG_ETHPRIME          "FEC0"
107 #       define CONFIG_IPADDR            192.162.1.2
108 #       define CONFIG_NETMASK           255.255.255.0
109 #       define CONFIG_SERVERIP          192.162.1.1
110 #       define CONFIG_GATEWAYIP         192.162.1.1
111 #       define CONFIG_OVERWRITE_ETHADDR_ONCE
112
113 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
114 #       ifndef CONFIG_SYS_DISCOVER_PHY
115 #               define FECDUPLEX        FULL
116 #               define FECSPEED         _100BASET
117 #       else
118 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
119 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
120 #               endif
121 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
122 #endif
123
124 #define CONFIG_HOSTNAME         M54455EVB
125 #ifdef CONFIG_SYS_STMICRO_BOOT
126 /* ST Micro serial flash */
127 #define CONFIG_SYS_LOAD_ADDR2           0x40010013
128 #define CONFIG_EXTRA_ENV_SETTINGS               \
129         "netdev=eth0\0"                         \
130         "inpclk=" MK_STR(CONFIG_SYS_INPUT_CLKSRC) "\0"  \
131         "loadaddr=0x40010000\0"                 \
132         "sbfhdr=sbfhdr.bin\0"                   \
133         "uboot=u-boot.bin\0"                    \
134         "load=tftp ${loadaddr} ${sbfhdr};"      \
135         "tftp " MK_STR(CONFIG_SYS_LOAD_ADDR2) " ${uboot} \0"    \
136         "upd=run load; run prog\0"              \
137         "prog=sf probe 0:1 10000 1;"            \
138         "sf erase 0 30000;"                     \
139         "sf write ${loadaddr} 0 0x30000;"       \
140         "save\0"                                \
141         ""
142 #else
143 /* Atmel and Intel */
144 #ifdef CONFIG_SYS_ATMEL_BOOT
145 #       define CONFIG_SYS_UBOOT_END     0x0403FFFF
146 #elif defined(CONFIG_SYS_INTEL_BOOT)
147 #       define CONFIG_SYS_UBOOT_END     0x3FFFF
148 #endif
149 #define CONFIG_EXTRA_ENV_SETTINGS               \
150         "netdev=eth0\0"                         \
151         "inpclk=" MK_STR(CONFIG_SYS_INPUT_CLKSRC) "\0"  \
152         "loadaddr=0x40010000\0"                 \
153         "uboot=u-boot.bin\0"                    \
154         "load=tftp ${loadaddr} ${uboot}\0"      \
155         "upd=run load; run prog\0"              \
156         "prog=prot off " MK_STR(CONFIG_SYS_FLASH_BASE)  \
157         " " MK_STR(CONFIG_SYS_UBOOT_END) ";"            \
158         "era " MK_STR(CONFIG_SYS_FLASH_BASE) " "        \
159         MK_STR(CONFIG_SYS_UBOOT_END) ";"                \
160         "cp.b ${loadaddr} " MK_STR(CONFIG_SYS_FLASH_BASE)       \
161         " ${filesize}; save\0"                  \
162         ""
163 #endif
164
165 /* ATA configuration */
166 #define CONFIG_ISO_PARTITION
167 #define CONFIG_DOS_PARTITION
168 #define CONFIG_IDE_RESET        1
169 #define CONFIG_IDE_PREINIT      1
170 #define CONFIG_ATAPI
171 #undef CONFIG_LBA48
172
173 #define CONFIG_SYS_IDE_MAXBUS           1
174 #define CONFIG_SYS_IDE_MAXDEVICE        2
175
176 #define CONFIG_SYS_ATA_BASE_ADDR        0x90000000
177 #define CONFIG_SYS_ATA_IDE0_OFFSET      0
178
179 #define CONFIG_SYS_ATA_DATA_OFFSET      0xA0    /* Offset for data I/O                            */
180 #define CONFIG_SYS_ATA_REG_OFFSET       0xA0    /* Offset for normal register accesses */
181 #define CONFIG_SYS_ATA_ALT_OFFSET       0xC0    /* Offset for alternate registers           */
182 #define CONFIG_SYS_ATA_STRIDE           4       /* Interval between registers                 */
183
184 /* Realtime clock */
185 #define CONFIG_MCFRTC
186 #undef RTC_DEBUG
187 #define CONFIG_SYS_RTC_OSCILLATOR       (32 * CONFIG_SYS_HZ)
188
189 /* Timer */
190 #define CONFIG_MCFTMR
191 #undef CONFIG_MCFPIT
192
193 /* I2c */
194 #define CONFIG_FSL_I2C
195 #define CONFIG_HARD_I2C         /* I2C with hardware support */
196 #undef  CONFIG_SOFT_I2C         /* I2C bit-banged               */
197 #define CONFIG_SYS_I2C_SPEED            80000   /* I2C speed and slave address  */
198 #define CONFIG_SYS_I2C_SLAVE            0x7F
199 #define CONFIG_SYS_I2C_OFFSET           0x58000
200 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
201
202 /* DSPI and Serial Flash */
203 #define CONFIG_CF_DSPI
204 #define CONFIG_HARD_SPI
205 #define CONFIG_SYS_SER_FLASH_BASE       0x01000000
206 #define CONFIG_SYS_SBFHDR_SIZE          0x13
207 #ifdef CONFIG_CMD_SPI
208 #       define CONFIG_SPI_FLASH
209 #       define CONFIG_SPI_FLASH_STMICRO
210
211 #       define CONFIG_SYS_DSPI_DCTAR0           (DSPI_DCTAR_TRSZ(7) | \
212                                          DSPI_DCTAR_CPOL | \
213                                          DSPI_DCTAR_CPHA | \
214                                          DSPI_DCTAR_PCSSCK_1CLK | \
215                                          DSPI_DCTAR_PASC(0) | \
216                                          DSPI_DCTAR_PDT(0) | \
217                                          DSPI_DCTAR_CSSCK(0) | \
218                                          DSPI_DCTAR_ASC(0) | \
219                                          DSPI_DCTAR_PBR(0) | \
220                                          DSPI_DCTAR_DT(1) | \
221                                          DSPI_DCTAR_BR(1))
222 #endif
223
224 /* PCI */
225 #ifdef CONFIG_CMD_PCI
226 #define CONFIG_PCI              1
227 #define CONFIG_PCI_PNP          1
228 #define CONFIG_PCIAUTO_SKIP_HOST_BRIDGE 1
229
230 #define CONFIG_SYS_PCI_CACHE_LINE_SIZE  4
231
232 #define CONFIG_SYS_PCI_MEM_BUS          0xA0000000
233 #define CONFIG_SYS_PCI_MEM_PHYS CONFIG_SYS_PCI_MEM_BUS
234 #define CONFIG_SYS_PCI_MEM_SIZE 0x10000000
235
236 #define CONFIG_SYS_PCI_IO_BUS           0xB1000000
237 #define CONFIG_SYS_PCI_IO_PHYS          CONFIG_SYS_PCI_IO_BUS
238 #define CONFIG_SYS_PCI_IO_SIZE          0x01000000
239
240 #define CONFIG_SYS_PCI_CFG_BUS          0xB0000000
241 #define CONFIG_SYS_PCI_CFG_PHYS CONFIG_SYS_PCI_CFG_BUS
242 #define CONFIG_SYS_PCI_CFG_SIZE 0x01000000
243 #endif
244
245 /* FPGA - Spartan 2 */
246 /* experiment
247 #define CONFIG_FPGA             CONFIG_SYS_SPARTAN3
248 #define CONFIG_FPGA_COUNT       1
249 #define CONFIG_SYS_FPGA_PROG_FEEDBACK
250 #define CONFIG_SYS_FPGA_CHECK_CTRLC
251 */
252
253 /* Input, PCI, Flexbus, and VCO */
254 #define CONFIG_EXTRA_CLOCK
255
256 #define CONFIG_PRAM             2048    /* 2048 KB */
257
258 #define CONFIG_SYS_PROMPT               "-> "
259 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
260
261 #if defined(CONFIG_CMD_KGDB)
262 #define CONFIG_SYS_CBSIZE                       1024    /* Console I/O Buffer Size */
263 #else
264 #define CONFIG_SYS_CBSIZE                       256     /* Console I/O Buffer Size */
265 #endif
266 #define CONFIG_SYS_PBSIZE               (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)        /* Print Buffer Size */
267 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
268 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
269
270 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x10000)
271
272 #define CONFIG_SYS_HZ                   1000
273
274 #define CONFIG_SYS_MBAR         0xFC000000
275
276 /*
277  * Low Level Configuration Settings
278  * (address mappings, register initial values, etc.)
279  * You should know what you are doing if you make changes here.
280  */
281
282 /*-----------------------------------------------------------------------
283  * Definitions for initial stack pointer and data area (in DPRAM)
284  */
285 #define CONFIG_SYS_INIT_RAM_ADDR        0x80000000
286 #define CONFIG_SYS_INIT_RAM_END 0x8000  /* End of used area in internal SRAM */
287 #define CONFIG_SYS_INIT_RAM_CTRL        0x221
288 #define CONFIG_SYS_GBL_DATA_SIZE        128     /* size in bytes reserved for initial data */
289 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE) - 32)
290 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
291 #define CONFIG_SYS_SBFHDR_DATA_OFFSET   (CONFIG_SYS_INIT_RAM_END - 32)
292
293 /*-----------------------------------------------------------------------
294  * Start addresses for the final memory configuration
295  * (Set up by the startup code)
296  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
297  */
298 #define CONFIG_SYS_SDRAM_BASE           0x40000000
299 #define CONFIG_SYS_SDRAM_BASE1          0x48000000
300 #define CONFIG_SYS_SDRAM_SIZE           256     /* SDRAM size in MB */
301 #define CONFIG_SYS_SDRAM_CFG1           0x65311610
302 #define CONFIG_SYS_SDRAM_CFG2           0x59670000
303 #define CONFIG_SYS_SDRAM_CTRL           0xEA0B2000
304 #define CONFIG_SYS_SDRAM_EMOD           0x40010000
305 #define CONFIG_SYS_SDRAM_MODE           0x00010033
306 #define CONFIG_SYS_SDRAM_DRV_STRENGTH   0xAA
307
308 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE + 0x400
309 #define CONFIG_SYS_MEMTEST_END          ((CONFIG_SYS_SDRAM_SIZE - 3) << 20)
310
311 #ifdef CONFIG_CF_SBF
312 #       define CONFIG_SYS_MONITOR_BASE  (TEXT_BASE + 0x400)
313 #else
314 #       define CONFIG_SYS_MONITOR_BASE  (CONFIG_SYS_FLASH_BASE + 0x400)
315 #endif
316 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
317 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
318 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
319
320 /*
321  * For booting Linux, the board info and command line data
322  * have to be in the first 8 MB of memory, since this is
323  * the maximum mapped by the Linux kernel during initialization ??
324  */
325 /* Initial Memory map for Linux */
326 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
327
328 /*
329  * Configuration for environment
330  * Environment is embedded in u-boot in the second sector of the flash
331  */
332 #ifdef CONFIG_CF_SBF
333 #       define CONFIG_ENV_IS_IN_SPI_FLASH
334 #       define CONFIG_ENV_SPI_CS                1
335 #else
336 #       define CONFIG_ENV_IS_IN_FLASH   1
337 #endif
338 #undef CONFIG_ENV_OVERWRITE
339 #undef CONFIG_ENV_IS_EMBEDDED
340
341 /*-----------------------------------------------------------------------
342  * FLASH organization
343  */
344 #ifdef CONFIG_SYS_STMICRO_BOOT
345 #       define CONFIG_SYS_FLASH_BASE            CONFIG_SYS_SER_FLASH_BASE
346 #       define CONFIG_SYS_FLASH0_BASE           CONFIG_SYS_SER_FLASH_BASE
347 #       define CONFIG_SYS_FLASH1_BASE           CONFIG_SYS_CS0_BASE
348 #       define CONFIG_SYS_FLASH2_BASE           CONFIG_SYS_CS1_BASE
349 #       define CONFIG_ENV_OFFSET                0x30000
350 #       define CONFIG_ENV_SIZE          0x2000
351 #       define CONFIG_ENV_SECT_SIZE     0x10000
352 #endif
353 #ifdef CONFIG_SYS_ATMEL_BOOT
354 #       define CONFIG_SYS_FLASH_BASE            CONFIG_SYS_CS0_BASE
355 #       define CONFIG_SYS_FLASH0_BASE           CONFIG_SYS_CS0_BASE
356 #       define CONFIG_SYS_FLASH1_BASE           CONFIG_SYS_CS1_BASE
357 #       define CONFIG_ENV_ADDR          (CONFIG_SYS_FLASH_BASE + 0x4000)
358 #       define CONFIG_ENV_SECT_SIZE     0x2000
359 #endif
360 #ifdef CONFIG_SYS_INTEL_BOOT
361 #       define CONFIG_SYS_FLASH_BASE            CONFIG_SYS_CS0_BASE
362 #       define CONFIG_SYS_FLASH0_BASE           CONFIG_SYS_CS0_BASE
363 #       define CONFIG_SYS_FLASH1_BASE           CONFIG_SYS_CS1_BASE
364 #       define CONFIG_ENV_ADDR          (CONFIG_SYS_FLASH_BASE + 0x40000)
365 #       define CONFIG_ENV_SIZE          0x2000
366 #       define CONFIG_ENV_SECT_SIZE     0x20000
367 #endif
368
369 #define CONFIG_SYS_FLASH_CFI
370 #ifdef CONFIG_SYS_FLASH_CFI
371
372 #       define CONFIG_FLASH_CFI_DRIVER  1
373 #       define CONFIG_SYS_FLASH_SIZE            0x1000000       /* Max size that the board might have */
374 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_8BIT
375 #       define CONFIG_SYS_MAX_FLASH_BANKS       2       /* max number of memory banks */
376 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
377 #       define CONFIG_SYS_FLASH_PROTECTION      /* "Real" (hardware) sectors protection */
378 #       define CONFIG_SYS_FLASH_CHECKSUM
379 #       define CONFIG_SYS_FLASH_BANKS_LIST      { CONFIG_SYS_CS0_BASE, CONFIG_SYS_CS1_BASE }
380 #       define CONFIG_FLASH_CFI_LEGACY
381
382 #ifdef CONFIG_FLASH_CFI_LEGACY
383 #       define CONFIG_SYS_ATMEL_REGION          4
384 #       define CONFIG_SYS_ATMEL_TOTALSECT       11
385 #       define CONFIG_SYS_ATMEL_SECT            {1, 2, 1, 7}
386 #       define CONFIG_SYS_ATMEL_SECTSZ          {0x4000, 0x2000, 0x8000, 0x10000}
387 #endif
388 #endif
389
390 /*
391  * This is setting for JFFS2 support in u-boot.
392  * NOTE: Enable CONFIG_CMD_JFFS2 for JFFS2 support.
393  */
394 #ifdef CONFIG_CMD_JFFS2
395 #ifdef CF_STMICRO_BOOT
396 #       define CONFIG_JFFS2_DEV         "nor1"
397 #       define CONFIG_JFFS2_PART_SIZE   0x01000000
398 #       define CONFIG_JFFS2_PART_OFFSET (CONFIG_SYS_FLASH2_BASE + 0x500000)
399 #endif
400 #ifdef CONFIG_SYS_ATMEL_BOOT
401 #       define CONFIG_JFFS2_DEV         "nor1"
402 #       define CONFIG_JFFS2_PART_SIZE   0x01000000
403 #       define CONFIG_JFFS2_PART_OFFSET (CONFIG_SYS_FLASH1_BASE + 0x500000)
404 #endif
405 #ifdef CONFIG_SYS_INTEL_BOOT
406 #       define CONFIG_JFFS2_DEV         "nor0"
407 #       define CONFIG_JFFS2_PART_SIZE   (0x01000000 - 0x500000)
408 #       define CONFIG_JFFS2_PART_OFFSET (CONFIG_SYS_FLASH0_BASE + 0x500000)
409 #endif
410 #endif
411
412 /*-----------------------------------------------------------------------
413  * Cache Configuration
414  */
415 #define CONFIG_SYS_CACHELINE_SIZE               16
416
417 /*-----------------------------------------------------------------------
418  * Memory bank definitions
419  */
420 /*
421  * CS0 - NOR Flash 1, 2, 4, or 8MB
422  * CS1 - CompactFlash and registers
423  * CS2 - CPLD
424  * CS3 - FPGA
425  * CS4 - Available
426  * CS5 - Available
427  */
428
429 #if defined(CONFIG_SYS_ATMEL_BOOT) || defined(CONFIG_SYS_STMICRO_BOOT)
430  /* Atmel Flash */
431 #define CONFIG_SYS_CS0_BASE             0x04000000
432 #define CONFIG_SYS_CS0_MASK             0x00070001
433 #define CONFIG_SYS_CS0_CTRL             0x00001140
434 /* Intel Flash */
435 #define CONFIG_SYS_CS1_BASE             0x00000000
436 #define CONFIG_SYS_CS1_MASK             0x01FF0001
437 #define CONFIG_SYS_CS1_CTRL             0x00000D60
438
439 #define CONFIG_SYS_ATMEL_BASE           CONFIG_SYS_CS0_BASE
440 #else
441 /* Intel Flash */
442 #define CONFIG_SYS_CS0_BASE             0x00000000
443 #define CONFIG_SYS_CS0_MASK             0x01FF0001
444 #define CONFIG_SYS_CS0_CTRL             0x00000D60
445  /* Atmel Flash */
446 #define CONFIG_SYS_CS1_BASE             0x04000000
447 #define CONFIG_SYS_CS1_MASK             0x00070001
448 #define CONFIG_SYS_CS1_CTRL             0x00001140
449
450 #define CONFIG_SYS_ATMEL_BASE           CONFIG_SYS_CS1_BASE
451 #endif
452
453 /* CPLD */
454 #define CONFIG_SYS_CS2_BASE             0x08000000
455 #define CONFIG_SYS_CS2_MASK             0x00070001
456 #define CONFIG_SYS_CS2_CTRL             0x003f1140
457
458 /* FPGA */
459 #define CONFIG_SYS_CS3_BASE             0x09000000
460 #define CONFIG_SYS_CS3_MASK             0x00070001
461 #define CONFIG_SYS_CS3_CTRL             0x00000020
462
463 #endif                          /* _M54455EVB_H */