Merge tag 'video-next-20211228' of https://source.denx.de/u-boot/custodians/u-boot...
[platform/kernel/u-boot.git] / include / configs / M5373EVB.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Configuation settings for the Freescale MCF5373 FireEngine board.
4  *
5  * Copyright (C) 2004-2007, 2012 Freescale Semiconductor, Inc.
6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
7  */
8
9 /*
10  * board/config.h - configuration options, board specific
11  */
12
13 #ifndef _M5373EVB_H
14 #define _M5373EVB_H
15
16 #include <linux/stringify.h>
17
18 /*
19  * High Level Configuration Options
20  * (easy to change)
21  */
22
23 #define CONFIG_SYS_UART_PORT            (0)
24
25 #define CONFIG_WATCHDOG_TIMEOUT 3360    /* timeout in ms, max is 3.36 sec */
26
27 #define CONFIG_SYS_UNIFY_CACHE
28
29 #ifdef CONFIG_MCFFEC
30 #       define CONFIG_MII_INIT          1
31 #       define CONFIG_SYS_DISCOVER_PHY
32 #       define CONFIG_SYS_RX_ETH_BUFFER 8
33 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
34 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
35 #       ifndef CONFIG_SYS_DISCOVER_PHY
36 #               define FECDUPLEX        FULL
37 #               define FECSPEED         _100BASET
38 #       else
39 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
40 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
41 #               endif
42 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
43 #endif
44
45 #define CONFIG_MCFRTC
46 #undef RTC_DEBUG
47
48 /* Timer */
49 #define CONFIG_MCFTMR
50
51 /* I2C */
52
53 #define CONFIG_UDP_CHECKSUM
54
55 #ifdef CONFIG_MCFFEC
56 #       define CONFIG_IPADDR    192.162.1.2
57 #       define CONFIG_NETMASK   255.255.255.0
58 #       define CONFIG_SERVERIP  192.162.1.1
59 #       define CONFIG_GATEWAYIP 192.162.1.1
60 #endif                          /* FEC_ENET */
61
62 #define CONFIG_HOSTNAME         "M5373EVB"
63 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
64         "netdev=eth0\0"                 \
65         "loadaddr=" __stringify(CONFIG_SYS_LOAD_ADDR) "\0"      \
66         "u-boot=u-boot.bin\0"   \
67         "load=tftp ${loadaddr) ${u-boot}\0"     \
68         "upd=run load; run prog\0"      \
69         "prog=prot off 0 3ffff;"        \
70         "era 0 3ffff;"  \
71         "cp.b ${loadaddr} 0 ${filesize};"       \
72         "save\0"        \
73         ""
74
75 #define CONFIG_PRAM             512     /* 512 KB */
76
77 #define CONFIG_SYS_CLK                  80000000
78 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 3
79
80 #define CONFIG_SYS_MBAR         0xFC000000
81
82 #define CONFIG_SYS_LATCH_ADDR           (CONFIG_SYS_CS1_BASE + 0x80000)
83
84 /*
85  * Low Level Configuration Settings
86  * (address mappings, register initial values, etc.)
87  * You should know what you are doing if you make changes here.
88  */
89 /*-----------------------------------------------------------------------
90  * Definitions for initial stack pointer and data area (in DPRAM)
91  */
92 #define CONFIG_SYS_INIT_RAM_ADDR        0x80000000
93 #define CONFIG_SYS_INIT_RAM_SIZE        0x8000  /* Size of used area in internal SRAM */
94 #define CONFIG_SYS_INIT_RAM_CTRL        0x221
95 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE) - 0x10)
96 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
97
98 /*-----------------------------------------------------------------------
99  * Start addresses for the final memory configuration
100  * (Set up by the startup code)
101  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
102  */
103 #define CONFIG_SYS_SDRAM_BASE           0x40000000
104 #define CONFIG_SYS_SDRAM_SIZE           32      /* SDRAM size in MB */
105 #define CONFIG_SYS_SDRAM_CFG1           0x53722730
106 #define CONFIG_SYS_SDRAM_CFG2           0x56670000
107 #define CONFIG_SYS_SDRAM_CTRL           0xE1092000
108 #define CONFIG_SYS_SDRAM_EMOD           0x40010000
109 #define CONFIG_SYS_SDRAM_MODE           0x018D0000
110
111 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
112 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
113
114 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
115
116 /*
117  * For booting Linux, the board info and command line data
118  * have to be in the first 8 MB of memory, since this is
119  * the maximum mapped by the Linux kernel during initialization ??
120  */
121 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
122 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
123
124 /*-----------------------------------------------------------------------
125  * FLASH organization
126  */
127 #ifdef CONFIG_SYS_FLASH_CFI
128 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
129 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
130 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
131 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
132 #endif
133
134 #ifdef CONFIG_NANDFLASH_SIZE
135 #       define CONFIG_SYS_MAX_NAND_DEVICE       1
136 #       define CONFIG_SYS_NAND_BASE             CONFIG_SYS_CS2_BASE
137 #       define CONFIG_SYS_NAND_SIZE             1
138 #       define CONFIG_SYS_NAND_BASE_LIST        { CONFIG_SYS_NAND_BASE }
139 #       define NAND_ALLOW_ERASE_ALL     1
140 #endif
141
142 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_CS0_BASE
143
144 /* Configuration for environment
145  * Environment is embedded in u-boot in the second sector of the flash
146  */
147
148 #define LDS_BOARD_TEXT \
149         . = DEFINED(env_offset) ? env_offset : .; \
150         env/embedded.o(.text*);
151
152 /*-----------------------------------------------------------------------
153  * Cache Configuration
154  */
155
156 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
157                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
158 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
159                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
160 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINVA)
161 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
162                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
163                                          CF_ACR_EN | CF_ACR_SM_ALL)
164 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_EC | CF_CACR_CINVA | \
165                                          CF_CACR_DCM_P)
166
167 /*-----------------------------------------------------------------------
168  * Chipselect bank definitions
169  */
170 /*
171  * CS0 - NOR Flash 1, 2, 4, or 8MB
172  * CS1 - CompactFlash and registers
173  * CS2 - NAND Flash 16, 32, or 64MB
174  * CS3 - Available
175  * CS4 - Available
176  * CS5 - Available
177  */
178 #define CONFIG_SYS_CS0_BASE             0
179 #define CONFIG_SYS_CS0_MASK             0x007f0001
180 #define CONFIG_SYS_CS0_CTRL             0x00001fa0
181
182 #define CONFIG_SYS_CS1_BASE             0x10000000
183 #define CONFIG_SYS_CS1_MASK             0x001f0001
184 #define CONFIG_SYS_CS1_CTRL             0x002A3780
185
186 #ifdef CONFIG_NANDFLASH_SIZE
187 #define CONFIG_SYS_CS2_BASE             0x20000000
188 #define CONFIG_SYS_CS2_MASK             ((CONFIG_NANDFLASH_SIZE << 20) | 1)
189 #define CONFIG_SYS_CS2_CTRL             0x00001f60
190 #endif
191
192 #endif                          /* _M5373EVB_H */