Merge branch 'master' of git://git.denx.de/u-boot-mmc
[platform/kernel/u-boot.git] / include / configs / M5373EVB.h
1 /*
2  * Configuation settings for the Freescale MCF5373 FireEngine board.
3  *
4  * Copyright (C) 2004-2007, 2012 Freescale Semiconductor, Inc.
5  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
6  *
7  * SPDX-License-Identifier:     GPL-2.0+
8  */
9
10 /*
11  * board/config.h - configuration options, board specific
12  */
13
14 #ifndef _M5373EVB_H
15 #define _M5373EVB_H
16
17 /*
18  * High Level Configuration Options
19  * (easy to change)
20  */
21
22 #define CONFIG_MCFUART
23 #define CONFIG_SYS_UART_PORT            (0)
24 #define CONFIG_BAUDRATE         115200
25
26 #undef CONFIG_WATCHDOG
27 #define CONFIG_WATCHDOG_TIMEOUT 3360    /* timeout in ms, max is 3.36 sec */
28
29 /* Command line configuration */
30 #define CONFIG_CMD_CACHE
31 #define CONFIG_CMD_DATE
32 #define CONFIG_CMD_ELF
33 #define CONFIG_CMD_I2C
34 #define CONFIG_CMD_MII
35 #define CONFIG_CMD_PING
36 #define CONFIG_CMD_REGINFO
37
38 #ifdef CONFIG_NANDFLASH_SIZE
39 #      define CONFIG_CMD_NAND
40 #endif
41
42 #define CONFIG_SYS_UNIFY_CACHE
43
44 #define CONFIG_MCFFEC
45 #ifdef CONFIG_MCFFEC
46 #       define CONFIG_MII               1
47 #       define CONFIG_MII_INIT          1
48 #       define CONFIG_SYS_DISCOVER_PHY
49 #       define CONFIG_SYS_RX_ETH_BUFFER 8
50 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
51
52 #       define CONFIG_SYS_FEC0_PINMUX           0
53 #       define CONFIG_SYS_FEC0_MIIBASE          CONFIG_SYS_FEC0_IOBASE
54 #       define MCFFEC_TOUT_LOOP         50000
55 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
56 #       ifndef CONFIG_SYS_DISCOVER_PHY
57 #               define FECDUPLEX        FULL
58 #               define FECSPEED         _100BASET
59 #       else
60 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
61 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
62 #               endif
63 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
64 #endif
65
66 #define CONFIG_MCFRTC
67 #undef RTC_DEBUG
68
69 /* Timer */
70 #define CONFIG_MCFTMR
71 #undef CONFIG_MCFPIT
72
73 /* I2C */
74 #define CONFIG_SYS_I2C
75 #define CONFIG_SYS_I2C_FSL
76 #define CONFIG_SYS_FSL_I2C_SPEED        80000
77 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
78 #define CONFIG_SYS_FSL_I2C_OFFSET       0x58000
79 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
80
81 #define CONFIG_BOOTDELAY        1       /* autoboot after 5 seconds */
82 #define CONFIG_UDP_CHECKSUM
83
84 #ifdef CONFIG_MCFFEC
85 #       define CONFIG_IPADDR    192.162.1.2
86 #       define CONFIG_NETMASK   255.255.255.0
87 #       define CONFIG_SERVERIP  192.162.1.1
88 #       define CONFIG_GATEWAYIP 192.162.1.1
89 #endif                          /* FEC_ENET */
90
91 #define CONFIG_HOSTNAME         M5373EVB
92 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
93         "netdev=eth0\0"                 \
94         "loadaddr=" __stringify(CONFIG_SYS_LOAD_ADDR) "\0"      \
95         "u-boot=u-boot.bin\0"   \
96         "load=tftp ${loadaddr) ${u-boot}\0"     \
97         "upd=run load; run prog\0"      \
98         "prog=prot off 0 3ffff;"        \
99         "era 0 3ffff;"  \
100         "cp.b ${loadaddr} 0 ${filesize};"       \
101         "save\0"        \
102         ""
103
104 #define CONFIG_PRAM             512     /* 512 KB */
105 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
106
107 #ifdef CONFIG_CMD_KGDB
108 #       define CONFIG_SYS_CBSIZE        1024    /* Console I/O Buffer Size */
109 #else
110 #       define CONFIG_SYS_CBSIZE        256     /* Console I/O Buffer Size */
111 #endif
112
113 #define CONFIG_SYS_PBSIZE                       (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)        /* Print Buffer Size */
114 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
115 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
116 #define CONFIG_SYS_LOAD_ADDR            0x40010000
117
118 #define CONFIG_SYS_CLK                  80000000
119 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 3
120
121 #define CONFIG_SYS_MBAR         0xFC000000
122
123 #define CONFIG_SYS_LATCH_ADDR           (CONFIG_SYS_CS1_BASE + 0x80000)
124
125 /*
126  * Low Level Configuration Settings
127  * (address mappings, register initial values, etc.)
128  * You should know what you are doing if you make changes here.
129  */
130 /*-----------------------------------------------------------------------
131  * Definitions for initial stack pointer and data area (in DPRAM)
132  */
133 #define CONFIG_SYS_INIT_RAM_ADDR        0x80000000
134 #define CONFIG_SYS_INIT_RAM_SIZE        0x8000  /* Size of used area in internal SRAM */
135 #define CONFIG_SYS_INIT_RAM_CTRL        0x221
136 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE) - 0x10)
137 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
138
139 /*-----------------------------------------------------------------------
140  * Start addresses for the final memory configuration
141  * (Set up by the startup code)
142  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
143  */
144 #define CONFIG_SYS_SDRAM_BASE           0x40000000
145 #define CONFIG_SYS_SDRAM_SIZE           32      /* SDRAM size in MB */
146 #define CONFIG_SYS_SDRAM_CFG1           0x53722730
147 #define CONFIG_SYS_SDRAM_CFG2           0x56670000
148 #define CONFIG_SYS_SDRAM_CTRL           0xE1092000
149 #define CONFIG_SYS_SDRAM_EMOD           0x40010000
150 #define CONFIG_SYS_SDRAM_MODE           0x018D0000
151
152 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE + 0x400
153 #define CONFIG_SYS_MEMTEST_END          ((CONFIG_SYS_SDRAM_SIZE - 3) << 20)
154
155 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
156 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
157
158 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
159 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
160
161 /*
162  * For booting Linux, the board info and command line data
163  * have to be in the first 8 MB of memory, since this is
164  * the maximum mapped by the Linux kernel during initialization ??
165  */
166 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
167 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
168
169 /*-----------------------------------------------------------------------
170  * FLASH organization
171  */
172 #define CONFIG_SYS_FLASH_CFI
173 #ifdef CONFIG_SYS_FLASH_CFI
174 #       define CONFIG_FLASH_CFI_DRIVER  1
175 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
176 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
177 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
178 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
179 #       define CONFIG_SYS_FLASH_PROTECTION      /* "Real" (hardware) sectors protection */
180 #endif
181
182 #ifdef CONFIG_NANDFLASH_SIZE
183 #       define CONFIG_SYS_MAX_NAND_DEVICE       1
184 #       define CONFIG_SYS_NAND_BASE             CONFIG_SYS_CS2_BASE
185 #       define CONFIG_SYS_NAND_SIZE             1
186 #       define CONFIG_SYS_NAND_BASE_LIST        { CONFIG_SYS_NAND_BASE }
187 #       define NAND_ALLOW_ERASE_ALL     1
188 #       define CONFIG_JFFS2_NAND        1
189 #       define CONFIG_JFFS2_DEV         "nand0"
190 #       define CONFIG_JFFS2_PART_SIZE   (CONFIG_SYS_CS2_MASK & ~1)
191 #       define CONFIG_JFFS2_PART_OFFSET 0x00000000
192 #endif
193
194 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_CS0_BASE
195
196 /* Configuration for environment
197  * Environment is embedded in u-boot in the second sector of the flash
198  */
199 #define CONFIG_ENV_OFFSET               0x4000
200 #define CONFIG_ENV_SECT_SIZE    0x2000
201 #define CONFIG_ENV_IS_IN_FLASH  1
202
203 #define LDS_BOARD_TEXT \
204         . = DEFINED(env_offset) ? env_offset : .; \
205         common/env_embedded.o (.text*);
206
207 /*-----------------------------------------------------------------------
208  * Cache Configuration
209  */
210 #define CONFIG_SYS_CACHELINE_SIZE       16
211
212 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
213                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
214 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
215                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
216 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINVA)
217 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
218                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
219                                          CF_ACR_EN | CF_ACR_SM_ALL)
220 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_EC | CF_CACR_CINVA | \
221                                          CF_CACR_DCM_P)
222
223 /*-----------------------------------------------------------------------
224  * Chipselect bank definitions
225  */
226 /*
227  * CS0 - NOR Flash 1, 2, 4, or 8MB
228  * CS1 - CompactFlash and registers
229  * CS2 - NAND Flash 16, 32, or 64MB
230  * CS3 - Available
231  * CS4 - Available
232  * CS5 - Available
233  */
234 #define CONFIG_SYS_CS0_BASE             0
235 #define CONFIG_SYS_CS0_MASK             0x007f0001
236 #define CONFIG_SYS_CS0_CTRL             0x00001fa0
237
238 #define CONFIG_SYS_CS1_BASE             0x10000000
239 #define CONFIG_SYS_CS1_MASK             0x001f0001
240 #define CONFIG_SYS_CS1_CTRL             0x002A3780
241
242 #ifdef CONFIG_NANDFLASH_SIZE
243 #define CONFIG_SYS_CS2_BASE             0x20000000
244 #define CONFIG_SYS_CS2_MASK             ((CONFIG_NANDFLASH_SIZE << 20) | 1)
245 #define CONFIG_SYS_CS2_CTRL             0x00001f60
246 #endif
247
248 #endif                          /* _M5373EVB_H */