Merge remote branch 'u-boot-ppc4xx/master'
[platform/kernel/u-boot.git] / include / configs / M5282EVB.h
1 /*
2  * Configuation settings for the Motorola MC5282EVB board.
3  *
4  * (C) Copyright 2003 Josef Baumgartner <josef.baumgartner@telex.de>
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 /*
26  * board/config.h - configuration options, board specific
27  */
28
29 #ifndef _CONFIG_M5282EVB_H
30 #define _CONFIG_M5282EVB_H
31
32 /*
33  * High Level Configuration Options
34  * (easy to change)
35  */
36 #define CONFIG_MCF52x2          /* define processor family */
37 #define CONFIG_M5282            /* define processor type */
38
39 #define CONFIG_MCFTMR
40
41 #define CONFIG_MCFUART
42 #define CFG_UART_PORT           (0)
43 #define CONFIG_BAUDRATE 19200
44 #define CFG_BAUDRATE_TABLE { 9600 , 19200 , 38400 , 57600, 115200 }
45
46 #undef  CONFIG_MONITOR_IS_IN_RAM        /* define if monitor is started from a pre-loader */
47
48 /* Configuration for environment
49  * Environment is embedded in u-boot in the second sector of the flash
50  */
51 #define CFG_ENV_ADDR            0xffe04000
52 #define CFG_ENV_SIZE            0x2000
53 #define CFG_ENV_IS_IN_FLASH     1
54
55 /*
56  * BOOTP options
57  */
58 #define CONFIG_BOOTP_BOOTFILESIZE
59 #define CONFIG_BOOTP_BOOTPATH
60 #define CONFIG_BOOTP_GATEWAY
61 #define CONFIG_BOOTP_HOSTNAME
62
63 /*
64  * Command line configuration.
65  */
66 #include <config_cmd_default.h>
67 #define CONFIG_CMD_NET
68 #define CONFIG_CMD_PING
69 #define CONFIG_CMD_MII
70
71 #undef CONFIG_CMD_LOADS
72 #undef CONFIG_CMD_LOADB
73
74 #define CONFIG_MCFFEC
75 #ifdef CONFIG_MCFFEC
76 #       define CONFIG_NET_MULTI         1
77 #       define CONFIG_MII               1
78 #       define CONFIG_MII_INIT          1
79 #       define CFG_DISCOVER_PHY
80 #       define CFG_RX_ETH_BUFFER        8
81 #       define CFG_FAULT_ECHO_LINK_DOWN
82
83 #       define CFG_FEC0_PINMUX          0
84 #       define CFG_FEC0_MIIBASE         CFG_FEC0_IOBASE
85 #       define MCFFEC_TOUT_LOOP         50000
86 /* If CFG_DISCOVER_PHY is not defined - hardcoded */
87 #       ifndef CFG_DISCOVER_PHY
88 #               define FECDUPLEX        FULL
89 #               define FECSPEED         _100BASET
90 #       else
91 #               ifndef CFG_FAULT_ECHO_LINK_DOWN
92 #                       define CFG_FAULT_ECHO_LINK_DOWN
93 #               endif
94 #       endif                   /* CFG_DISCOVER_PHY */
95 #endif
96
97 #define CONFIG_BOOTDELAY        5
98 #ifdef CONFIG_MCFFEC
99 #       define CONFIG_ETHADDR   00:e0:0c:bc:e5:60
100 #       define CONFIG_IPADDR    192.162.1.2
101 #       define CONFIG_NETMASK   255.255.255.0
102 #       define CONFIG_SERVERIP  192.162.1.1
103 #       define CONFIG_GATEWAYIP 192.162.1.1
104 #       define CONFIG_OVERWRITE_ETHADDR_ONCE
105 #endif                          /* CONFIG_MCFFEC */
106
107 #define CONFIG_HOSTNAME         M5272C3
108 #define CONFIG_EXTRA_ENV_SETTINGS               \
109         "netdev=eth0\0"                         \
110         "loadaddr=10000\0"                      \
111         "u-boot=u-boot.bin\0"                   \
112         "load=tftp ${loadaddr) ${u-boot}\0"     \
113         "upd=run load; run prog\0"              \
114         "prog=prot off ffe00000 ffe3ffff;"      \
115         "era ffe00000 ffe3ffff;"                \
116         "cp.b ${loadaddr} ffe00000 ${filesize};"\
117         "save\0"                                \
118         ""
119
120 #define CFG_PROMPT              "-> "
121 #define CFG_LONGHELP            /* undef to save memory         */
122
123 #if defined(CONFIG_CMD_KGDB)
124 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
125 #else
126 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
127 #endif
128 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size */
129 #define CFG_MAXARGS             16      /* max number of command args   */
130 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
131
132 #define CFG_LOAD_ADDR           0x20000
133
134 #define CFG_MEMTEST_START       0x400
135 #define CFG_MEMTEST_END         0x380000
136
137 #define CFG_HZ                  1000000
138 #define CFG_CLK                 64000000
139
140 /* PLL Configuration: Ext Clock * 6 (see table 9-4 of MCF user manual) */
141
142 #define CFG_MFD                 0x02    /* PLL Multiplication Factor Devider */
143 #define CFG_RFD                 0x00    /* PLL Reduce Frecuency Devider */
144
145 /*
146  * Low Level Configuration Settings
147  * (address mappings, register initial values, etc.)
148  * You should know what you are doing if you make changes here.
149  */
150 #define CFG_MBAR                0x40000000
151
152 /*-----------------------------------------------------------------------
153  * Definitions for initial stack pointer and data area (in DPRAM)
154  */
155 #define CFG_INIT_RAM_ADDR       0x20000000
156 #define CFG_INIT_RAM_END        0x10000 /* End of used area in internal SRAM    */
157 #define CFG_GBL_DATA_SIZE       64      /* size in bytes reserved for initial data */
158 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
159 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
160
161 /*-----------------------------------------------------------------------
162  * Start addresses for the final memory configuration
163  * (Set up by the startup code)
164  * Please note that CFG_SDRAM_BASE _must_ start at 0
165  */
166 #define CFG_SDRAM_BASE          0x00000000
167 #define CFG_SDRAM_SIZE          16      /* SDRAM size in MB */
168 #define CFG_FLASH_BASE          0xffe00000
169 #define CFG_INT_FLASH_BASE      0xf0000000
170 #define CFG_INT_FLASH_ENABLE    0x21
171
172 /* If M5282 port is fully implemented the monitor base will be behind
173  * the vector table. */
174 #if (TEXT_BASE != CFG_INT_FLASH_BASE)
175 #define CFG_MONITOR_BASE        (CFG_FLASH_BASE + 0x400)
176 #else
177 #define CFG_MONITOR_BASE        (TEXT_BASE + 0x418)     /* 24 Byte for CFM-Config */
178 #endif
179
180 #define CFG_MONITOR_LEN         0x20000
181 #define CFG_MALLOC_LEN          (256 << 10)
182 #define CFG_BOOTPARAMS_LEN      64*1024
183
184 /*
185  * For booting Linux, the board info and command line data
186  * have to be in the first 8 MB of memory, since this is
187  * the maximum mapped by the Linux kernel during initialization ??
188  */
189 #define CFG_BOOTMAPSZ           (CFG_SDRAM_BASE + (CFG_SDRAM_SIZE << 20))
190
191 /*-----------------------------------------------------------------------
192  * FLASH organization
193  */
194 #define CFG_FLASH_CFI
195 #ifdef CFG_FLASH_CFI
196
197 #       define CFG_FLASH_CFI_DRIVER     1
198 #       define CFG_FLASH_SIZE           0x1000000       /* Max size that the board might have */
199 #       define CFG_FLASH_CFI_WIDTH      FLASH_CFI_16BIT
200 #       define CFG_MAX_FLASH_BANKS      1       /* max number of memory banks */
201 #       define CFG_MAX_FLASH_SECT       137     /* max number of sectors on one chip */
202 #       define CFG_FLASH_PROTECTION     /* "Real" (hardware) sectors protection */
203 #       define CFG_FLASH_CHECKSUM
204 #       define CFG_FLASH_BANKS_LIST     { CFG_FLASH_BASE }
205 #endif
206
207 /*-----------------------------------------------------------------------
208  * Cache Configuration
209  */
210 #define CFG_CACHELINE_SIZE      16
211
212 /*-----------------------------------------------------------------------
213  * Memory bank definitions
214  */
215 #define CFG_CS0_BASE            CFG_FLASH_BASE
216 #define CFG_CS0_SIZE            2*1024*1024
217 #define CFG_CS0_WIDTH           16
218 #define CFG_CS0_RO              0
219 #define CFG_CS0_WS              6
220 /*
221 #define CFG_CS3_BASE            0xE0000000
222 #define CFG_CS3_SIZE            1*1024*1024
223 #define CFG_CS3_WIDTH           16
224 #define CFG_CS3_RO              0
225 #define CFG_CS3_WS              6
226 */
227 /*-----------------------------------------------------------------------
228  * Port configuration
229  */
230 #define CFG_PACNT               0x0000000       /* Port A D[31:24] */
231 #define CFG_PADDR               0x0000000
232 #define CFG_PADAT               0x0000000
233
234 #define CFG_PBCNT               0x0000000       /* Port B D[23:16] */
235 #define CFG_PBDDR               0x0000000
236 #define CFG_PBDAT               0x0000000
237
238 #define CFG_PCCNT               0x0000000       /* Port C D[15:08] */
239 #define CFG_PCDDR               0x0000000
240 #define CFG_PCDAT               0x0000000
241
242 #define CFG_PDCNT               0x0000000       /* Port D D[07:00] */
243 #define CFG_PCDDR               0x0000000
244 #define CFG_PCDAT               0x0000000
245
246 #define CFG_PEHLPAR             0xC0
247 #define CFG_PUAPAR              0x0F    /* UA0..UA3 = Uart 0 +1 */
248 #define CFG_DDRUA               0x05
249 #define CFG_PJPAR               0xFF;
250
251 #endif                          /* _CONFIG_M5282EVB_H */