Merge https://source.denx.de/u-boot/custodians/u-boot-spi
[platform/kernel/u-boot.git] / include / configs / M5235EVB.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Configuation settings for the Freescale MCF5329 FireEngine board.
4  *
5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
7  */
8
9 /*
10  * board/config.h - configuration options, board specific
11  */
12
13 #ifndef _M5235EVB_H
14 #define _M5235EVB_H
15
16 /*
17  * High Level Configuration Options
18  * (easy to change)
19  */
20
21 #define CONFIG_MCFUART
22 #define CONFIG_SYS_UART_PORT            (0)
23
24 #undef CONFIG_WATCHDOG
25 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
26
27 /*
28  * BOOTP options
29  */
30 #define CONFIG_BOOTP_BOOTFILESIZE
31
32 #ifdef CONFIG_MCFFEC
33 #       define CONFIG_MII_INIT          1
34 #       define CONFIG_SYS_DISCOVER_PHY
35 #       define CONFIG_SYS_RX_ETH_BUFFER 8
36 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
37 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
38 #       ifndef CONFIG_SYS_DISCOVER_PHY
39 #               define FECDUPLEX        FULL
40 #               define FECSPEED         _100BASET
41 #       else
42 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
43 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
44 #               endif
45 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
46 #endif
47
48 /* Timer */
49 #define CONFIG_MCFTMR
50
51 /* I2C */
52 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
53 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
54 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
55 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
56
57 /* this must be included AFTER the definition of CONFIG COMMANDS (if any) */
58 #define CONFIG_BOOTFILE         "u-boot.bin"
59 #ifdef CONFIG_MCFFEC
60 #       define CONFIG_IPADDR    192.162.1.2
61 #       define CONFIG_NETMASK   255.255.255.0
62 #       define CONFIG_SERVERIP  192.162.1.1
63 #       define CONFIG_GATEWAYIP 192.162.1.1
64 #endif                          /* FEC_ENET */
65
66 #define CONFIG_HOSTNAME         "M5235EVB"
67 #define CONFIG_EXTRA_ENV_SETTINGS               \
68         "netdev=eth0\0"                         \
69         "loadaddr=10000\0"                      \
70         "u-boot=u-boot.bin\0"                   \
71         "load=tftp ${loadaddr) ${u-boot}\0"     \
72         "upd=run load; run prog\0"              \
73         "prog=prot off ffe00000 ffe3ffff;"      \
74         "era ffe00000 ffe3ffff;"                \
75         "cp.b ${loadaddr} ffe00000 ${filesize};"\
76         "save\0"                                \
77         ""
78
79 #define CONFIG_PRAM             512     /* 512 KB */
80
81 #define CONFIG_SYS_CLK                  75000000
82 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
83
84 #define CONFIG_SYS_MBAR         0x40000000
85
86 /*
87  * Low Level Configuration Settings
88  * (address mappings, register initial values, etc.)
89  * You should know what you are doing if you make changes here.
90  */
91 /*-----------------------------------------------------------------------
92  * Definitions for initial stack pointer and data area (in DPRAM)
93  */
94 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
95 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
96 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
97 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
98 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
99
100 /*-----------------------------------------------------------------------
101  * Start addresses for the final memory configuration
102  * (Set up by the startup code)
103  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
104  */
105 #define CONFIG_SYS_SDRAM_BASE           0x00000000
106 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
107
108 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
109 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
110
111 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
112
113 /*
114  * For booting Linux, the board info and command line data
115  * have to be in the first 8 MB of memory, since this is
116  * the maximum mapped by the Linux kernel during initialization ??
117  */
118 /* Initial Memory map for Linux */
119 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
120 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
121
122 /*-----------------------------------------------------------------------
123  * FLASH organization
124  */
125 #ifdef CONFIG_SYS_FLASH_CFI
126 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
127 #ifdef NORFLASH_PS32BIT
128 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
129 #else
130 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
131 #endif
132 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
133 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
134 #endif
135
136 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
137
138 /* Configuration for environment
139  * Environment is embedded in u-boot in the second sector of the flash
140  */
141
142 #define LDS_BOARD_TEXT \
143         . = DEFINED(env_offset) ? env_offset : .; \
144         env/embedded.o(.text);
145
146 /*-----------------------------------------------------------------------
147  * Cache Configuration
148  */
149
150 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
151                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
152 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
153                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
154 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
155 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
156                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
157                                          CF_ACR_EN | CF_ACR_SM_ALL)
158 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
159                                          CF_CACR_CEIB | CF_CACR_DCM | \
160                                          CF_CACR_EUSP)
161
162 /*-----------------------------------------------------------------------
163  * Chipselect bank definitions
164  */
165 /*
166  * CS0 - NOR Flash 1, 2, 4, or 8MB
167  * CS1 - Available
168  * CS2 - Available
169  * CS3 - Available
170  * CS4 - Available
171  * CS5 - Available
172  * CS6 - Available
173  * CS7 - Available
174  */
175 #ifdef NORFLASH_PS32BIT
176 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
177 #       define CONFIG_SYS_CS0_MASK      0x003f0001
178 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
179 #else
180 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
181 #       define CONFIG_SYS_CS0_MASK      0x001f0001
182 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
183 #endif
184
185 #endif                          /* _M5329EVB_H */