include/configs/M5235EVB.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Configuation settings for the Freescale MCF5329 FireEngine board.
   4  *
   5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
   6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   7  */
   8
   9 /*
  10  * board/config.h - configuration options, board specific
  11  */
  12
  13 #ifndef _M5235EVB_H
  14 #define _M5235EVB_H
  15
  16 /*
  17  * High Level Configuration Options
  18  * (easy to change)
  19  */
  20
  21 #define CONFIG_SYS_UART_PORT            (0)
  22
  23 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
  24
  25 #ifdef CONFIG_MCFFEC
  26 #       define CONFIG_SYS_DISCOVER_PHY
  27 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
  28 #       ifndef CONFIG_SYS_DISCOVER_PHY
  29 #               define FECDUPLEX        FULL
  30 #               define FECSPEED         _100BASET
  31 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
  32 #endif
  33
  34 /* I2C */
  35 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
  36 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
  37 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
  38
  39 /* this must be included AFTER the definition of CONFIG COMMANDS (if any) */
  40 #ifdef CONFIG_MCFFEC
  41 #       define CONFIG_IPADDR    192.162.1.2
  42 #       define CONFIG_NETMASK   255.255.255.0
  43 #       define CONFIG_SERVERIP  192.162.1.1
  44 #       define CONFIG_GATEWAYIP 192.162.1.1
  45 #endif                          /* FEC_ENET */
  46
  47 #define CONFIG_HOSTNAME         "M5235EVB"
  48 #define CONFIG_EXTRA_ENV_SETTINGS               \
  49         "netdev=eth0\0"                         \
  50         "loadaddr=10000\0"                      \
  51         "u-boot=u-boot.bin\0"                   \
  52         "load=tftp ${loadaddr) ${u-boot}\0"     \
  53         "upd=run load; run prog\0"              \
  54         "prog=prot off ffe00000 ffe3ffff;"      \
  55         "era ffe00000 ffe3ffff;"                \
  56         "cp.b ${loadaddr} ffe00000 ${filesize};"\
  57         "save\0"                                \
  58         ""
  59
  60 #define CONFIG_PRAM             512     /* 512 KB */
  61
  62 #define CONFIG_SYS_CLK                  75000000
  63 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
  64
  65 #define CONFIG_SYS_MBAR         0x40000000
  66
  67 /*
  68  * Low Level Configuration Settings
  69  * (address mappings, register initial values, etc.)
  70  * You should know what you are doing if you make changes here.
  71  */
  72 /*-----------------------------------------------------------------------
  73  * Definitions for initial stack pointer and data area (in DPRAM)
  74  */
  75 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
  76 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
  77 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
  78 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
  79 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
  80
  81 /*-----------------------------------------------------------------------
  82  * Start addresses for the final memory configuration
  83  * (Set up by the startup code)
  84  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
  85  */
  86 #define CONFIG_SYS_SDRAM_BASE           0x00000000
  87 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
  88
  89 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
  90 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
  91
  92 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
  93
  94 /*
  95  * For booting Linux, the board info and command line data
  96  * have to be in the first 8 MB of memory, since this is
  97  * the maximum mapped by the Linux kernel during initialization ??
  98  */
  99 /* Initial Memory map for Linux */
 100 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
 101 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
 102
 103 /*-----------------------------------------------------------------------
 104  * FLASH organization
 105  */
 106 #ifdef CONFIG_SYS_FLASH_CFI
 107 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
 108 #ifdef NORFLASH_PS32BIT
 109 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
 110 #else
 111 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
 112 #endif
 113 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
 114 #endif
 115
 116 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
 117
 118 /* Configuration for environment
 119  * Environment is embedded in u-boot in the second sector of the flash
 120  */
 121
 122 #define LDS_BOARD_TEXT \
 123         . = DEFINED(env_offset) ? env_offset : .; \
 124         env/embedded.o(.text);
 125
 126 /*-----------------------------------------------------------------------
 127  * Cache Configuration
 128  */
 129
 130 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 131                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
 132 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
 133                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
 134 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
 135 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
 136                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
 137                                          CF_ACR_EN | CF_ACR_SM_ALL)
 138 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
 139                                          CF_CACR_CEIB | CF_CACR_DCM | \
 140                                          CF_CACR_EUSP)
 141
 142 /*-----------------------------------------------------------------------
 143  * Chipselect bank definitions
 144  */
 145 /*
 146  * CS0 - NOR Flash 1, 2, 4, or 8MB
 147  * CS1 - Available
 148  * CS2 - Available
 149  * CS3 - Available
 150  * CS4 - Available
 151  * CS5 - Available
 152  * CS6 - Available
 153  * CS7 - Available
 154  */
 155 #ifdef NORFLASH_PS32BIT
 156 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
 157 #       define CONFIG_SYS_CS0_MASK      0x003f0001
 158 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
 159 #else
 160 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
 161 #       define CONFIG_SYS_CS0_MASK      0x001f0001
 162 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
 163 #endif
 164
 165 #endif                          /* _M5329EVB_H */