include/configs/KAREF.h

   1 /*
   2  * (C) Copyright 2004 Sandburst Corporation
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 /************************************************************************
  24  * KAMINOREFDES.h - configuration for the Sandburst Kamino Reference
  25  *                  design.
  26  ***********************************************************************/
  27
  28 /*
  29  * $Id: KAREF.h,v 1.6 2005/06/03 15:05:25 tsawyer Exp $
  30  *
  31  */
  32
  33 #ifndef __CONFIG_H
  34 #define __CONFIG_H
  35
  36 /*-----------------------------------------------------------------------
  37  * High Level Configuration Options
  38  *----------------------------------------------------------------------*/
  39 #define CONFIG_KAREF         1          /* Board is Kamino Ref Variant */
  40 #define CONFIG_440GX              1          /* Specifc GX support      */
  41 #define CONFIG_4xx                1          /* ... PPC4xx family       */
  42 #define CONFIG_BOARD_EARLY_INIT_F 1          /* Call board_pre_init     */
  43 #define CONFIG_MISC_INIT_F        1          /* Call board misc_init_f  */
  44 #define CONFIG_MISC_INIT_R        1          /* Call board misc_init_r  */
  45 #undef  CFG_DRAM_TEST                        /* Disable-takes long time!*/
  46 #define CONFIG_SYS_CLK_FREQ       66666666   /* external freq to pll    */
  47
  48 #define CONFIG_VERY_BIG_RAM 1
  49 #define CONFIG_VERSION_VARIABLE
  50
  51 #define CONFIG_IDENT_STRING " Sandburst Kamino Reference Design"
  52
  53 /*-----------------------------------------------------------------------
  54  * Base addresses -- Note these are effective addresses where the
  55  * actual resources get mapped (not physical addresses)
  56  *----------------------------------------------------------------------*/
  57 #define CFG_SDRAM_BASE         0x00000000    /* _must_ be 0             */
  58 #define CFG_FLASH_BASE         0xfff80000    /* start of FLASH          */
  59 #define CFG_MONITOR_BASE       0xfff80000    /* start of monitor        */
  60 #define CFG_PCI_MEMBASE        0x80000000    /* mapped pci memory       */
  61 #define CFG_PERIPHERAL_BASE    0xe0000000    /* internal peripherals    */
  62 #define CFG_ISRAM_BASE         0xc0000000    /* internal SRAM           */
  63 #define CFG_PCI_BASE           0xd0000000    /* internal PCI regs       */
  64
  65 #define CFG_NVRAM_BASE_ADDR   (CFG_PERIPHERAL_BASE + 0x08000000)
  66 #define CFG_KAREF_FPGA_BASE   (CFG_PERIPHERAL_BASE + 0x08200000)
  67 #define CFG_OFEM_FPGA_BASE    (CFG_PERIPHERAL_BASE + 0x08400000)
  68 #define CFG_BME32_BASE        (CFG_PERIPHERAL_BASE + 0x08500000)
  69 #define CFG_GPIO_BASE         (CFG_PERIPHERAL_BASE + 0x00000700)
  70
  71 /* Here for completeness */
  72 #define CFG_OFEMAC_BASE       (CFG_PERIPHERAL_BASE + 0x08600000)
  73
  74 /*-----------------------------------------------------------------------
  75  * Initial RAM & stack pointer (placed in internal SRAM)
  76  *----------------------------------------------------------------------*/
  77 #define CFG_TEMP_STACK_OCM    1
  78 #define CFG_OCM_DATA_ADDR     CFG_ISRAM_BASE
  79 #define CFG_INIT_RAM_ADDR     CFG_ISRAM_BASE /* Initial RAM address     */
  80 #define CFG_INIT_RAM_END      0x2000         /* End of used area in RAM */
  81 #define CFG_GBL_DATA_SIZE     128            /* num bytes initial data  */
  82
  83 #define CFG_GBL_DATA_OFFSET   (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
  84 #define CFG_POST_WORD_ADDR    (CFG_GBL_DATA_OFFSET - 0x4)
  85 #define CFG_INIT_SP_OFFSET    CFG_POST_WORD_ADDR
  86
  87 #define CFG_MONITOR_LEN       (256 * 1024)   /* Rsrv 256kB for Mon      */
  88 #define CFG_MALLOC_LEN        (128 * 1024)   /* Rsrv 128kB for malloc   */
  89
  90 /*-----------------------------------------------------------------------
  91  * Serial Port
  92  *----------------------------------------------------------------------*/
  93 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
  94 #define CONFIG_SERIAL_MULTI   1
  95 #define CONFIG_BAUDRATE       9600
  96
  97 #define CFG_BAUDRATE_TABLE  \
  98     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
  99
 100 /*-----------------------------------------------------------------------
 101  * NVRAM/RTC
 102  *
 103  * NOTE: Upper 8 bytes of NVRAM is where the RTC registers are located.
 104  * The DS1743 code assumes this condition (i.e. -- it assumes the base
 105  * address for the RTC registers is:
 106  *
 107  *      CFG_NVRAM_BASE_ADDR + CFG_NVRAM_SIZE
 108  *
 109  *----------------------------------------------------------------------*/
 110 #define CFG_NVRAM_SIZE        (0x2000 - 8)   /* NVRAM size(8k)- RTC regs*/
 111 #define CONFIG_RTC_DS174x     1              /* DS1743 RTC              */
 112
 113 /*-----------------------------------------------------------------------
 114  * FLASH related
 115  *----------------------------------------------------------------------*/
 116 #define CFG_MAX_FLASH_BANKS   1              /* number of banks         */
 117 #define CFG_MAX_FLASH_SECT    8              /* sectors per device      */
 118
 119 #undef  CFG_FLASH_CHECKSUM
 120 #define CFG_FLASH_ERASE_TOUT  120000         /* Flash Erase TO (in ms)   */
 121 #define CFG_FLASH_WRITE_TOUT  500            /* Flash Write TO(in ms)    */
 122
 123 /*-----------------------------------------------------------------------
 124  * DDR SDRAM
 125  *----------------------------------------------------------------------*/
 126 #define CONFIG_SPD_EEPROM     1              /* Use SPD EEPROM for setup*/
 127 #define SPD_EEPROM_ADDRESS    {0x53}         /* SPD i2c spd addresses   */
 128
 129 /*-----------------------------------------------------------------------
 130  * I2C
 131  *----------------------------------------------------------------------*/
 132 #define CONFIG_HARD_I2C       1              /* I2C hardware support    */
 133 #undef  CONFIG_SOFT_I2C                      /* I2C !bit-banged         */
 134 #define CFG_I2C_SPEED         400000         /* I2C speed 400kHz        */
 135 #define CFG_I2C_SLAVE         0x7F           /* I2C slave address       */
 136 #define CFG_I2C_NOPROBES      {0x69}         /* Don't probe these addrs */
 137 #define CONFIG_I2C_BUS1       1              /* Include i2c bus 1 supp  */
 138
 139
 140 /*-----------------------------------------------------------------------
 141  * Environment
 142  *----------------------------------------------------------------------*/
 143 #define CFG_ENV_IS_IN_NVRAM   1              /* Environment uses NVRAM  */
 144 #undef  CFG_ENV_IS_IN_FLASH                  /* ... not in flash        */
 145 #undef  CFG_ENV_IS_IN_EEPROM                 /* ... not in EEPROM       */
 146 #define CONFIG_ENV_OVERWRITE  1              /* allow env overwrite     */
 147
 148 #define CFG_ENV_SIZE          0x1000         /* Size of Env vars        */
 149 #define CFG_ENV_ADDR          (CFG_NVRAM_BASE_ADDR)
 150
 151 #define CONFIG_BOOTDELAY      5             /* 5 second autoboot */
 152
 153 #define CONFIG_LOADS_ECHO     1              /* echo on for serial dnld */
 154 #define CFG_LOADS_BAUD_CHANGE 1              /* allow baudrate change   */
 155
 156 /*-----------------------------------------------------------------------
 157  * Networking
 158  *----------------------------------------------------------------------*/
 159 #define CONFIG_MII            1              /* MII PHY management      */
 160 #define CONFIG_NET_MULTI      1
 161 #define CONFIG_PHY_ADDR       0xff           /* no phy on EMAC0         */
 162 #define CONFIG_PHY1_ADDR      0xff           /* no phy on EMAC1         */
 163 #define CONFIG_PHY2_ADDR      0x08           /* PHY addr, MGMT, EMAC2   */
 164 #define CONFIG_PHY3_ADDR      0x18           /* PHY addr, LCL, EMAC3    */
 165 #define CONFIG_HAS_ETH0
 166 #define CONFIG_HAS_ETH1
 167 #define CONFIG_HAS_ETH2
 168 #define CONFIG_HAS_ETH3
 169 #define CONFIG_PHY_RESET      1              /* reset phy upon startup  */
 170 #define CONFIG_CIS8201_PHY    1              /* RGMII mode for Cicada   */
 171 #define CONFIG_CIS8201_SHORT_ETCH 1          /* Use short etch mode     */
 172 #define CONFIG_PHY_GIGE       1              /* GbE speed/duplex detect */
 173 #define CONFIG_PHY_RESET_DELAY 1000
 174 #define CONFIG_NETMASK        255.255.0.0
 175 #define CONFIG_ETHADDR        00:00:00:00:00:00 /* No EMAC 0 support    */
 176 #define CONFIG_ETH1ADDR       00:00:00:00:00:00 /* No EMAC 1 support    */
 177 #define CFG_RX_ETH_BUFFER     32             /* #eth rx buff & descrs   */
 178
 179
 180 /*-----------------------------------------------------------------------
 181  * Console/Commands/Parser
 182  *----------------------------------------------------------------------*/
 183 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
 184                                 CFG_CMD_PCI     | \
 185                                 CFG_CMD_IRQ     | \
 186                                 CFG_CMD_I2C     | \
 187                                 CFG_CMD_DHCP    | \
 188                                 CFG_CMD_DATE    | \
 189                                 CFG_CMD_BEDBUG  | \
 190                                 CFG_CMD_PING    | \
 191                                 CFG_CMD_DIAG    | \
 192                                 CFG_CMD_MII     | \
 193                                 CFG_CMD_NET     | \
 194                                 CFG_CMD_ELF     | \
 195                                 CFG_CMD_IDE     | \
 196                                 CFG_CMD_FAT)
 197
 198 /* Include NetConsole support */
 199 #define CONFIG_NETCONSOLE
 200
 201 /* Include auto complete with tabs */
 202 #define CONFIG_AUTO_COMPLETE 1
 203 #define CFG_ALT_MEMTEST      1       /* use real memory test     */
 204
 205
 206 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 207 #include <cmd_confdefs.h>
 208
 209 #define CFG_LONGHELP                         /* undef to save memory    */
 210 #define CFG_PROMPT            "KaRefDes=> "  /* Monitor Command Prompt  */
 211
 212 #define CFG_HUSH_PARSER        1             /* HUSH for ext'd cli      */
 213 #define CFG_PROMPT_HUSH_PS2    "> "
 214
 215
 216 /*-----------------------------------------------------------------------
 217  * Console Buffer
 218  *----------------------------------------------------------------------*/
 219 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 220 #define CFG_CBSIZE            1024           /* Console I/O Buffer Size */
 221 #else
 222 #define CFG_CBSIZE            256            /* Console I/O Buffer Size */
 223 #endif
 224 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)
 225                                              /* Print Buffer Size       */
 226 #define CFG_MAXARGS           16             /* max number of cmd args  */
 227 #define CFG_BARGSIZE          CFG_CBSIZE     /* Boot Arg Buffer Size    */
 228
 229 /*-----------------------------------------------------------------------
 230  * Memory Test
 231  *----------------------------------------------------------------------*/
 232 #define CFG_MEMTEST_START     0x0400000      /* memtest works on        */
 233 #define CFG_MEMTEST_END       0x0C00000      /* 4 ... 12 MB in DRAM     */
 234
 235 /*-----------------------------------------------------------------------
 236  * Compact Flash (in true IDE mode)
 237  *----------------------------------------------------------------------*/
 238 #undef  CONFIG_IDE_8xx_DIRECT           /* no pcmcia interface required */
 239 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 240
 241 #define CONFIG_IDE_RESET                /* reset for ide supported      */
 242 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE busses    */
 243 #define CFG_IDE_MAXDEVICE       (CFG_IDE_MAXBUS*1) /* max. 1 drives per IDE bus */
 244
 245 #define CFG_ATA_BASE_ADDR       0xF0000000
 246 #define CFG_ATA_IDE0_OFFSET     0x0000
 247 #define CFG_ATA_DATA_OFFSET     0x0000   /* Offset for data I/O */
 248 #define CFG_ATA_REG_OFFSET      0x0000   /* Offset for normal register accesses*/
 249 #define CFG_ATA_ALT_OFFSET      0x100000 /* Offset for alternate registers */
 250
 251 #define CFG_ATA_STRIDE          2        /* Directly connected CF, needs a stride
 252                                             to get to the correct offset */
 253 #define CONFIG_DOS_PARTITION  1              /* Include dos partition   */
 254
 255 /*-----------------------------------------------------------------------
 256  * PCI
 257  *----------------------------------------------------------------------*/
 258 /* General PCI */
 259 #define CONFIG_PCI                           /* include pci support     */
 260 #define CONFIG_PCI_PNP                       /* do pci plug-and-play    */
 261 #define CONFIG_PCI_SCAN_SHOW                 /* show pci devices        */
 262 #define CFG_PCI_TARGBASE      (CFG_PCI_MEMBASE)
 263
 264 /* Board-specific PCI */
 265 #define CFG_PCI_PRE_INIT                     /* enable board pci_pre_init*/
 266 #define CFG_PCI_TARGET_INIT                  /* let board init pci target*/
 267
 268 #define CFG_PCI_SUBSYS_VENDORID 0x17BA       /* Sandburst */
 269 #define CFG_PCI_SUBSYS_DEVICEID 0xcafe       /* Whatever */
 270
 271 /*
 272  * For booting Linux, the board info and command line data
 273  * have to be in the first 8 MB of memory, since this is
 274  * the maximum mapped by the Linux kernel during initialization.
 275  */
 276 #define CFG_BOOTMAPSZ           (8 << 20) /* Initial Memory map for Linux */
 277 /*-----------------------------------------------------------------------
 278  * Cache Configuration
 279  */
 280 #define CFG_DCACHE_SIZE       8192           /* For AMCC 405 CPUs       */
 281 #define CFG_CACHELINE_SIZE    32
 282 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 283 #define CFG_CACHELINE_SHIFT   5              /* log base 2 of the above */
 284 #endif
 285
 286 /*
 287  * Internal Definitions
 288  *
 289  * Boot Flags
 290  */
 291 #define BOOTFLAG_COLD         0x01           /* Normal PowerOn: Boot from FLASH */
 292 #define BOOTFLAG_WARM         0x02           /* Software reboot */
 293
 294 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 295 #define CONFIG_KGDB_BAUDRATE  230400         /* kgdb serial port baud   */
 296 #define CONFIG_KGDB_SER_INDEX 2              /* kgdb serial port        */
 297 #endif
 298
 299 /*-----------------------------------------------------------------------
 300  * Miscellaneous configurable options
 301  *----------------------------------------------------------------------*/
 302 #undef CONFIG_WATCHDOG                       /* watchdog disabled       */
 303 #define CFG_LOAD_ADDR         0x8000000      /* default load address    */
 304 #define CFG_EXTBDINFO         1              /* use extended board_info */
 305
 306 #define CFG_HZ                100            /* decr freq: 1 ms ticks   */
 307
 308
 309 #endif  /* __CONFIG_H */