Merge branch 'master' of git://git.denx.de/u-boot-i2c
[platform/kernel/u-boot.git] / include / configs / IPHASE4539.h
1 /*
2  * (C) Copyright 2002 Wolfgang Grandegger <wg@denx.de>
3  *
4  * This file is based on similar values for other boards found in
5  * other U-Boot config files, mainly tqm8260.h and mpc8260ads.h.
6  *
7  * SPDX-License-Identifier:     GPL-2.0+
8  */
9
10 /*
11  * Config header file for a Interphase 4539 PMC, 64 MB SDRAM, 4MB Flash.
12  */
13
14 #ifndef __CONFIG_H
15 #define __CONFIG_H
16
17 /*-----------------------------------------------------------------------
18  * High Level Configuration Options
19  * (easy to change)
20  */
21
22 #define CONFIG_MPC8260          1       /* This is an MPC8260 CPU   */
23 #define CONFIG_IPHASE4539       1       /* ...on a Interphase 4539 PMC */
24
25 #define CONFIG_SYS_TEXT_BASE    0xffb00000
26
27 #define CONFIG_CPM2             1       /* Has a CPM2 */
28
29 /*-----------------------------------------------------------------------
30  * select serial console configuration
31  *
32  * if either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
33  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
34  * for SCC).
35  *
36  * if CONFIG_CONS_NONE is defined, then the serial console routines must
37  * defined elsewhere (for example, on the cogent platform, there are serial
38  * ports on the motherboard which are used for the serial console - see
39  * cogent/cma101/serial.[ch]).
40  */
41 #define CONFIG_CONS_ON_SMC              /* define if console on SMC */
42 #undef  CONFIG_CONS_ON_SCC              /* define if console on SCC */
43 #undef  CONFIG_CONS_NONE                /* define if console on something else */
44 #define CONFIG_CONS_INDEX       1       /* which serial channel for console */
45
46 /*-----------------------------------------------------------------------
47  * select ethernet configuration
48  *
49  * if either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected, then
50  * CONFIG_ETHER_INDEX must be set to the channel number (1-4 for SCC, 1-3
51  * for FCC)
52  *
53  * if CONFIG_ETHER_NONE is defined, then either the ethernet routines must be
54  * defined elsewhere (as for the console), or CONFIG_CMD_NET must be unset.
55  */
56 #undef  CONFIG_ETHER_ON_SCC             /* define if ether on SCC   */
57 #define CONFIG_ETHER_ON_FCC             /* define if ether on FCC   */
58 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
59 #define CONFIG_ETHER_INDEX      3       /* which channel for ether  */
60
61 #if defined(CONFIG_ETHER_ON_FCC) && (CONFIG_ETHER_INDEX == 3)
62
63 /*-----------------------------------------------------------------------
64  * - Rx-CLK is CLK14
65  * - Tx-CLK is CLK16
66  * - Select bus for bd/buffers (see 28-13)
67  * - Half duplex
68  */
69 # define CONFIG_SYS_CMXFCR_MASK3        (CMXFCR_FC3 | CMXFCR_RF3CS_MSK | CMXFCR_TF3CS_MSK)
70 # define CONFIG_SYS_CMXFCR_VALUE3       (CMXFCR_RF3CS_CLK14 | CMXFCR_TF3CS_CLK16)
71 # define CONFIG_SYS_CPMFCR_RAMTYPE      0
72 # define CONFIG_SYS_FCC_PSMR            (FCC_PSMR_FDE|FCC_PSMR_LPB)
73
74 #endif  /* CONFIG_ETHER_ON_FCC, CONFIG_ETHER_INDEX */
75
76 /* other options */
77
78 #define CONFIG_8260_CLKIN       66666666        /* in Hz */
79 #define CONFIG_BAUDRATE         19200
80
81 /*
82  * BOOTP options
83  */
84 #define CONFIG_BOOTP_SUBNETMASK
85 #define CONFIG_BOOTP_GATEWAY
86 #define CONFIG_BOOTP_HOSTNAME
87 #define CONFIG_BOOTP_BOOTPATH
88 #define CONFIG_BOOTP_BOOTFILESIZE
89
90 /*
91  * select i2c support configuration
92  *
93  * Supported configurations are {none, software, hardware} drivers.
94  * If the software driver is chosen, there are some additional
95  * configuration items that the driver uses to drive the port pins.
96  */
97 #define CONFIG_SYS_I2C
98 #define CONFIG_SYS_I2C_SOFT             /* I2C bit-banged */
99 #define CONFIG_SYS_I2C_SOFT_SPEED       400000
100 #define CONFIG_SYS_I2C_SOFT_SLAVE       0x7F
101 /*
102  * Software (bit-bang) I2C driver configuration
103  */
104 #define I2C_PORT        3               /* Port A=0, B=1, C=2, D=3 */
105 #define I2C_ACTIVE      (iop->pdir |=  0x00010000)
106 #define I2C_TRISTATE    (iop->pdir &= ~0x00010000)
107 #define I2C_READ        ((iop->pdat & 0x00010000) != 0)
108 #define I2C_SDA(bit)    if(bit) iop->pdat |=  0x00010000; \
109                         else    iop->pdat &= ~0x00010000
110 #define I2C_SCL(bit)    if(bit) iop->pdat |=  0x00020000; \
111                         else    iop->pdat &= ~0x00020000
112 #define I2C_DELAY       udelay(5)       /* 1/4 I2C clock duration */
113
114
115 /*
116  * Command line configuration.
117  */
118 #include <config_cmd_default.h>
119
120
121 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
122 #define CONFIG_BOOTCOMMAND      "bootm 100000"  /* autoboot command */
123 #define CONFIG_BOOTARGS         "root=/dev/ram rw"
124
125 #if defined(CONFIG_CMD_KGDB)
126 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
127 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
128 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
129 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
130 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
131 #endif
132
133 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
134
135 /*-----------------------------------------------------------------------
136  * Miscellaneous configurable options
137  */
138 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
139 #if defined(CONFIG_CMD_KGDB)
140 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
141 #else
142 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
143 #endif
144 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)  /* Print Buffer Size */
145 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
146 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
147
148 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on     */
149 #define CONFIG_SYS_MEMTEST_END          0x00F00000      /* 1 ... 15 MB in DRAM  */
150
151 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passed to Linux in MHz */
152                                         /* for versions < 2.4.5-pre5     */
153
154 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
155
156 #define CONFIG_SYS_RESET_ADDRESS        0x04400000
157
158 #define CONFIG_MISC_INIT_R      1       /* We need misc_init_r()        */
159
160 /*-----------------------------------------------------------------------
161  * For booting Linux, the board info and command line data
162  * have to be in the first 8 MB of memory, since this is
163  * the maximum mapped by the Linux kernel during initialization.
164  */
165 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20) /* Initial Memory map for Linux */
166
167 /*-----------------------------------------------------------------------
168  * Start addresses for the final memory configuration (Setup by the
169  * startup code). Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0.
170  */
171 #define CONFIG_SYS_SDRAM_BASE           0x00000000
172 #define CONFIG_SYS_FLASH_BASE           0xFF800000
173
174 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
175 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor  */
176 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
177
178 /*-----------------------------------------------------------------------
179  * FLASH organization
180  */
181 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of memory banks      */
182 #define CONFIG_SYS_MAX_FLASH_SECT       64      /* max num of sects on one chip */
183 #define CONFIG_SYS_MAX_FLASH_SIZE       (CONFIG_SYS_MAX_FLASH_SECT * 0x10000)   /* 4 MB */
184
185 #define CONFIG_SYS_FLASH_ERASE_TOUT     2400000 /* Flash Erase Timeout (in ms)  */
186 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (in ms)  */
187
188 /* Environment in FLASH, there is little space left in Serial EEPROM */
189 #define CONFIG_ENV_IS_IN_FLASH  1
190 #define CONFIG_ENV_SECT_SIZE    0x10000 /* We use one complete sector   */
191 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + 0x10000) /* 2. sector */
192
193
194 /*-----------------------------------------------------------------------
195  * Hard Reset Configuration Words
196  *
197  * if you change bits in the HRCW, you must also change the CONFIG_SYS_*
198  * defines for the various registers affected by the HRCW e.g. changing
199  * HRCW_DPPCxx requires you to also change CONFIG_SYS_SIUMCR.
200  */
201 #define CONFIG_SYS_HRCW_MASTER ( ( HRCW_BPS01 | HRCW_EBM )              |\
202                           ( HRCW_L2CPC10 | HRCW_ISB110 )        |\
203                           ( HRCW_MMR11 | HRCW_APPC10 )          |\
204                           ( HRCW_CS10PC01 | HRCW_MODCK_H0101 )   \
205                         ) /* 0x14863245 */
206
207 /* no slaves */
208 #define CONFIG_SYS_HRCW_SLAVE1 0
209 #define CONFIG_SYS_HRCW_SLAVE2 0
210 #define CONFIG_SYS_HRCW_SLAVE3 0
211 #define CONFIG_SYS_HRCW_SLAVE4 0
212 #define CONFIG_SYS_HRCW_SLAVE5 0
213 #define CONFIG_SYS_HRCW_SLAVE6 0
214 #define CONFIG_SYS_HRCW_SLAVE7 0
215
216 /*-----------------------------------------------------------------------
217  * Internal Memory Mapped Register
218  */
219 #define CONFIG_SYS_IMMR         0xFF000000 /* We keep original value */
220
221 /*-----------------------------------------------------------------------
222  * Definitions for initial stack pointer and data area (in DPRAM)
223  */
224 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
225 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000  /* Size of used area in DPRAM   */
226 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
227 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
228
229 /*-----------------------------------------------------------------------
230  * Cache Configuration
231  */
232 #define CONFIG_SYS_CACHELINE_SIZE       32     /* For MPC8260 CPU               */
233 #if defined(CONFIG_CMD_KGDB)
234 # define CONFIG_SYS_CACHELINE_SHIFT     5      /* log base 2 of the above value */
235 #endif
236
237 /*-----------------------------------------------------------------------
238  * HIDx - Hardware Implementation-dependent Registers           2-11
239  *-----------------------------------------------------------------------
240  * HID0 also contains cache control.
241  *
242  * HID1 has only read-only information - nothing to set.
243  */
244 #define CONFIG_SYS_HID0_INIT    (HID0_ICE|HID0_DCE|HID0_ICFI|HID0_DCI|\
245                          HID0_IFEM|HID0_ABE)
246 #define CONFIG_SYS_HID0_FINAL   (HID0_IFEM|HID0_ABE)
247 #define CONFIG_SYS_HID2 0
248
249 /*-----------------------------------------------------------------------
250  * RMR - Reset Mode Register                                     5-5
251  *-----------------------------------------------------------------------
252  * turn on Checkstop Reset Enable
253  */
254 #define CONFIG_SYS_RMR          RMR_CSRE
255
256 /*-----------------------------------------------------------------------
257  * BCR - Bus Configuration                                       4-25
258  *-----------------------------------------------------------------------
259  */
260 #define CONFIG_SYS_BCR          0xA01C0000
261
262 /*-----------------------------------------------------------------------
263  * SIUMCR - SIU Module Configuration                             4-31
264  *-----------------------------------------------------------------------
265  */
266 #define CONFIG_SYS_SIUMCR       0X4205C000
267
268 /*-----------------------------------------------------------------------
269  * SYPCR - System Protection Control                             4-35
270  * SYPCR can only be written once after reset!
271  *-----------------------------------------------------------------------
272  * Watchdog & Bus Monitor Timer max, 60x Bus Monitor enable
273  */
274 #if defined (CONFIG_WATCHDOG)
275 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC|SYPCR_BMT|SYPCR_PBME|SYPCR_LBME|\
276                          SYPCR_SWRI|SYPCR_SWP|SYPCR_SWE)
277 #else
278 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC|SYPCR_BMT|SYPCR_PBME|SYPCR_LBME|\
279                          SYPCR_SWRI|SYPCR_SWP)
280 #endif /* CONFIG_WATCHDOG */
281
282 /*-----------------------------------------------------------------------
283  * TMCNTSC - Time Counter Status and Control                     4-40
284  * Clear once per Second and Alarm Interrupt Status, Set 32KHz timersclk,
285  * and enable Time Counter
286  *-----------------------------------------------------------------------
287  */
288 #define CONFIG_SYS_TMCNTSC      (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
289
290 /*-----------------------------------------------------------------------
291  * PISCR - Periodic Interrupt Status and Control                 4-42
292  *-----------------------------------------------------------------------
293  * Clear Periodic Interrupt Status, Set 32KHz timersclk, and enable
294  * Periodic timer
295  */
296 #define CONFIG_SYS_PISCR        (PISCR_PS|PISCR_PTF|PISCR_PTE)
297
298 /*-----------------------------------------------------------------------
299  * SCCR - System Clock Control                                   9-8
300  *-----------------------------------------------------------------------
301  * Ensure DFBRG is Divide by 16
302  */
303 #define CONFIG_SYS_SCCR 0
304
305 /*-----------------------------------------------------------------------
306  * RCCR - RISC Controller Configuration                         13-7
307  *-----------------------------------------------------------------------
308  */
309 #define CONFIG_SYS_RCCR 0
310
311 /*-----------------------------------------------------------------------
312  * Init Memory Controller:
313  *
314  * Bank Bus     Machine PortSz  Device
315  * ---- ---     ------- ------  ------
316  *  0   60x     GPCM    64 bit  FLASH
317  *  1   60x     SDRAM   64 bit  SDRAM
318  */
319
320 #define CONFIG_SYS_BR0_PRELIM   ((CONFIG_SYS_FLASH_BASE & BRx_BA_MSK) | 0x0801)
321 #define CONFIG_SYS_OR0_PRELIM   0xFF800882
322 #define CONFIG_SYS_BR1_PRELIM   ((CONFIG_SYS_SDRAM_BASE & BRx_BA_MSK) | 0x0041)
323 #define CONFIG_SYS_OR1_PRELIM   0xF8002CD0
324
325 #define CONFIG_SYS_PSDMR        0x404A241A
326 #define CONFIG_SYS_MPTPR        0x00007400
327 #define CONFIG_SYS_PSRT 0x00000007
328
329 #endif /* __CONFIG_H */