include/configs/HMI10.h

   1 /*
   2  * (C) Copyright 2000-2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * board/config.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_HMI10
  37 #define CONFIG_MPC823           1       /* This is a MPC823 CPU         */
  38 #define CONFIG_TQM823L          1       /* ...on a TQM8xxL module       */
  39
  40 #define CONFIG_LCD
  41 #define CONFIG_NEC_NL6448BC33_54        /* NEC NL6448BC33_54 display    */
  42
  43 #ifdef  CONFIG_LCD                      /* with LCD controller ?        */
  44 #define CONFIG_SPLASH_SCREEN            /* ... with splashscreen support*/
  45 #endif
  46
  47 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
  48 #undef  CONFIG_8xx_CONS_SMC2
  49 #undef  CONFIG_8xx_CONS_NONE
  50 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115kbps   */
  51
  52 #define CONFIG_PS2KBD                   /* AT-PS/2 Keyboard             */
  53 #define CONFIG_PS2MULT                  /* .. on PS/2 Multiplexer       */
  54 #define CONFIG_PS2SERIAL        2       /* .. on COM3                   */
  55 #define CONFIG_PS2MULT_DELAY    (CFG_HZ/2)      /* Initial delay        */
  56
  57 #define CONFIG_BOOTCOUNT_LIMIT
  58
  59 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  60
  61 #define CONFIG_BOARD_TYPES      1       /* support board types          */
  62
  63 #define CONFIG_PREBOOT  "echo;echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;echo"
  64
  65 #undef  CONFIG_BOOTARGS
  66
  67 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  68         "netdev=eth0\0"                                                 \
  69         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  70                 "nfsroot=${serverip}:${rootpath}\0"                     \
  71         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
  72         "addip=setenv bootargs ${bootargs} "                            \
  73                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
  74                 ":${hostname}:${netdev}:off panic=1\0"                  \
  75         "flash_nfs=run nfsargs addip;"                                  \
  76                 "bootm ${kernel_addr}\0"                                \
  77         "flash_self=run ramargs addip;"                                 \
  78                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
  79         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
  80         "rootpath=/opt/eldk/ppc_8xx\0"                                  \
  81         "bootfile=/tftpboot/HMI10/uImage\0"                             \
  82         "kernel_addr=40040000\0"                                        \
  83         "ramdisk_addr=40100000\0"                                       \
  84         ""
  85 #define CONFIG_BOOTCOMMAND      "run flash_self"
  86
  87 #define CONFIG_BOARD_EARLY_INIT_R 1
  88 #define CONFIG_MISC_INIT_R        1
  89
  90 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
  91 #undef  CFG_LOADS_BAUD_CHANGE           /* don't allow baudrate change  */
  92
  93 /* enable I2C and select the hardware/software driver */
  94 #undef  CONFIG_HARD_I2C                 /* I2C with hardware support    */
  95 #define CONFIG_SOFT_I2C         1       /* I2C bit-banged               */
  96
  97 #define CFG_I2C_SPEED           40000   /* 40 kHz is supposed to work   */
  98 #define CFG_I2C_SLAVE           0xFE
  99
 100 /* Software (bit-bang) I2C driver configuration */
 101 #define PB_SCL          0x00000020      /* PB 26 */
 102 #define PB_SDA          0x00000010      /* PB 27 */
 103
 104 #define I2C_INIT        (immr->im_cpm.cp_pbdir |=  PB_SCL)
 105 #define I2C_ACTIVE      (immr->im_cpm.cp_pbdir |=  PB_SDA)
 106 #define I2C_TRISTATE    (immr->im_cpm.cp_pbdir &= ~PB_SDA)
 107 #define I2C_READ        ((immr->im_cpm.cp_pbdat & PB_SDA) != 0)
 108 #define I2C_SDA(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SDA; \
 109                         else    immr->im_cpm.cp_pbdat &= ~PB_SDA
 110 #define I2C_SCL(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SCL; \
 111                         else    immr->im_cpm.cp_pbdat &= ~PB_SCL
 112 #define I2C_DELAY       udelay(5)       /* 1/4 I2C clock duration */
 113
 114 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
 115
 116 #define CONFIG_STATUS_LED       1       /* Status LED enabled           */
 117
 118 #define CONFIG_CAN_DRIVER       1       /* CAN Driver support enabled   */
 119
 120 /*
 121  * BOOTP options
 122  */
 123 #define CONFIG_BOOTP_SUBNETMASK
 124 #define CONFIG_BOOTP_GATEWAY
 125 #define CONFIG_BOOTP_HOSTNAME
 126 #define CONFIG_BOOTP_BOOTPATH
 127 #define CONFIG_BOOTP_BOOTFILESIZE
 128
 129
 130 #define CONFIG_MAC_PARTITION
 131 #define CONFIG_DOS_PARTITION
 132
 133 #define CONFIG_RTC_DS1337               /* Use ds1337 rtc via i2c       */
 134 #define CFG_I2C_RTC_ADDR 0x68           /* at address 0x68              */
 135
 136
 137 /*
 138  * Command line configuration.
 139  */
 140 #include <config_cmd_default.h>
 141
 142 #define CONFIG_CMD_ASKENV
 143 #define CONFIG_CMD_DATE
 144 #define CONFIG_CMD_DHCP
 145 #define CONFIG_CMD_FAT
 146 #define CONFIG_CMD_I2C
 147 #define CONFIG_CMD_IDE
 148 #define CONFIG_CMD_NFS
 149 #define CONFIG_CMD_SNTP
 150
 151 #ifdef  CONFIG_SPLASH_SCREEN
 152     #define CONFIG_CMD_BMP
 153 #endif
 154
 155
 156 /*
 157  * Miscellaneous configurable options
 158  */
 159 #define CFG_LONGHELP                    /* undef to save memory         */
 160 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
 161
 162 #if 0
 163 #define CFG_HUSH_PARSER         1       /* use "hush" command parser    */
 164 #endif
 165 #ifdef  CFG_HUSH_PARSER
 166 #define CFG_PROMPT_HUSH_PS2     "> "
 167 #endif
 168
 169 #if defined(CONFIG_CMD_KGDB)
 170 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
 171 #else
 172 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
 173 #endif
 174 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 175 #define CFG_MAXARGS             16      /* max number of command args   */
 176 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
 177
 178 #define CFG_MEMTEST_START       0x0400000       /* memtest works on     */
 179 #define CFG_MEMTEST_END         0x0C00000       /* 4 ... 12 MB in DRAM  */
 180
 181 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 182
 183 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 184
 185 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 186
 187 /*
 188  * Low Level Configuration Settings
 189  * (address mappings, register initial values, etc.)
 190  * You should know what you are doing if you make changes here.
 191  */
 192 /*-----------------------------------------------------------------------
 193  * Internal Memory Mapped Register
 194  */
 195 #define CFG_IMMR                0xFFF00000
 196
 197 /*-----------------------------------------------------------------------
 198  * Definitions for initial stack pointer and data area (in DPRAM)
 199  */
 200 #define CFG_INIT_RAM_ADDR       CFG_IMMR
 201 #define CFG_INIT_RAM_END        0x2F00  /* End of used area in DPRAM    */
 202 #define CFG_GBL_DATA_SIZE       64  /* size in bytes reserved for initial data */
 203 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 204 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 205
 206 /*-----------------------------------------------------------------------
 207  * Start addresses for the final memory configuration
 208  * (Set up by the startup code)
 209  * Please note that CFG_SDRAM_BASE _must_ start at 0
 210  */
 211 #define CFG_SDRAM_BASE          0x00000000
 212 #define CFG_FLASH_BASE          0x40000000
 213 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 214 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
 215 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 216
 217 /*
 218  * For booting Linux, the board info and command line data
 219  * have to be in the first 8 MB of memory, since this is
 220  * the maximum mapped by the Linux kernel during initialization.
 221  */
 222 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 223
 224 /*-----------------------------------------------------------------------
 225  * FLASH organization
 226  */
 227
 228 /* use CFI flash driver */
 229 #define CFG_FLASH_CFI           1       /* Flash is CFI conformant */
 230 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver */
 231 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH_BASE }
 232 #define CFG_FLASH_EMPTY_INFO
 233 #define CFG_FLASH_USE_BUFFER_WRITE      1
 234 #define CFG_MAX_FLASH_BANKS     2       /* max number of memory banks */
 235 #define CFG_MAX_FLASH_SECT      71      /* max number of sectors on one chip */
 236
 237 #define CFG_ENV_IS_IN_FLASH     1
 238 #define CFG_ENV_OFFSET          0x8000  /*   Offset   of Environment Sector     */
 239 #define CFG_ENV_SIZE            0x4000  /* Total Size of Environment Sector     */
 240
 241 /* Address and size of Redundant Environment Sector     */
 242 #define CFG_ENV_OFFSET_REDUND   (CFG_ENV_OFFSET+CFG_ENV_SIZE)
 243 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 244
 245 /*-----------------------------------------------------------------------
 246  * Hardware Information Block
 247  */
 248 #define CFG_HWINFO_OFFSET       0x0003FFC0      /* offset of HW Info block */
 249 #define CFG_HWINFO_SIZE         0x00000040      /* size   of HW Info block */
 250 #define CFG_HWINFO_MAGIC        0x54514D38      /* 'TQM8' */
 251
 252 /*-----------------------------------------------------------------------
 253  * Cache Configuration
 254  */
 255 #define CFG_CACHELINE_SIZE      16      /* For all MPC8xx CPUs                  */
 256 #if defined(CONFIG_CMD_KGDB)
 257 #define CFG_CACHELINE_SHIFT     4       /* log base 2 of the above value        */
 258 #endif
 259
 260 /*-----------------------------------------------------------------------
 261  * SYPCR - System Protection Control                            11-9
 262  * SYPCR can only be written once after reset!
 263  *-----------------------------------------------------------------------
 264  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
 265  */
 266 #if defined(CONFIG_WATCHDOG)
 267 #define CFG_SYPCR       (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
 268                          SYPCR_SWE  | SYPCR_SWRI| SYPCR_SWP)
 269 #else
 270 #define CFG_SYPCR       (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
 271 #endif
 272
 273 /*-----------------------------------------------------------------------
 274  * SIUMCR - SIU Module Configuration                            11-6
 275  *-----------------------------------------------------------------------
 276  * PCMCIA config., multi-function pin tri-state
 277  */
 278 #ifndef CONFIG_CAN_DRIVER
 279 #define CFG_SIUMCR      (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC01)
 280 #else   /* we must activate GPL5 in the SIUMCR for CAN */
 281 #define CFG_SIUMCR      (SIUMCR_DBGC11 | SIUMCR_DBPC00 | SIUMCR_MLRC01)
 282 #endif  /* CONFIG_CAN_DRIVER */
 283
 284 /*-----------------------------------------------------------------------
 285  * TBSCR - Time Base Status and Control                         11-26
 286  *-----------------------------------------------------------------------
 287  * Clear Reference Interrupt Status, Timebase freezing enabled
 288  */
 289 #define CFG_TBSCR       (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 290
 291 /*-----------------------------------------------------------------------
 292  * RTCSC - Real-Time Clock Status and Control Register          11-27
 293  *-----------------------------------------------------------------------
 294  */
 295 #define CFG_RTCSC       (RTCSC_SEC | RTCSC_ALR | RTCSC_RTF| RTCSC_RTE)
 296
 297 /*-----------------------------------------------------------------------
 298  * PISCR - Periodic Interrupt Status and Control                11-31
 299  *-----------------------------------------------------------------------
 300  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 301  */
 302 #define CFG_PISCR       (PISCR_PS | PISCR_PITF)
 303
 304 /*-----------------------------------------------------------------------
 305  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
 306  *-----------------------------------------------------------------------
 307  * Reset PLL lock status sticky bit, timer expired status bit and timer
 308  * interrupt status bit
 309  *
 310  * If this is a 80 MHz CPU, set PLL multiplication factor to 5 (5*16=80)!
 311  */
 312 #define CFG_PLPRCR      (PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
 313
 314 /*-----------------------------------------------------------------------
 315  * SCCR - System Clock and reset Control Register               15-27
 316  *-----------------------------------------------------------------------
 317  * Set clock output, timebase and RTC source and divider,
 318  * power management and some other internal clocks
 319  */
 320 #define SCCR_MASK       SCCR_EBDF11
 321 #define CFG_SCCR        (SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
 322                          SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
 323                          SCCR_DFALCD00)
 324
 325 /*-----------------------------------------------------------------------
 326  * PCMCIA stuff
 327  *-----------------------------------------------------------------------
 328  *
 329  */
 330 #define CFG_PCMCIA_MEM_ADDR     (0xE0100000)
 331 #define CFG_PCMCIA_MEM_SIZE     ( 64 << 20 )
 332 #define CFG_PCMCIA_DMA_ADDR     (0xE4100000)
 333 #define CFG_PCMCIA_DMA_SIZE     ( 64 << 20 )
 334 #define CFG_PCMCIA_ATTRB_ADDR   (0xE8100000)
 335 #define CFG_PCMCIA_ATTRB_SIZE   ( 64 << 20 )
 336 #define CFG_PCMCIA_IO_ADDR      (0xEC100000)
 337 #define CFG_PCMCIA_IO_SIZE      ( 64 << 20 )
 338 #define PCMCIA_MEM_WIN_NO       5
 339 #define NSCU_OE_INV             1               /* PCMCIA_GCRX_CXOE is inverted */
 340
 341 /*-----------------------------------------------------------------------
 342  * IDE/ATA stuff (Supports IDE harddisk on PCMCIA Adapter)
 343  *-----------------------------------------------------------------------
 344  */
 345
 346 #define CONFIG_IDE_8xx_PCCARD   1       /* Use IDE with PC Card Adapter */
 347
 348 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
 349 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
 350 #ifndef CONFIG_STATUS_LED               /* Status and IDE LED's are mutually exclusive */
 351 #define CONFIG_IDE_LED          1       /* LED   for ide supported      */
 352 #endif
 353
 354 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 355 #define CFG_IDE_MAXDEVICE       1       /* max. 1 drive per IDE bus     */
 356
 357 #define CFG_ATA_IDE0_OFFSET     0x0000
 358
 359 #define CFG_ATA_BASE_ADDR       CFG_PCMCIA_MEM_ADDR
 360
 361 /* Offset for data I/O                  */
 362 #define CFG_ATA_DATA_OFFSET     (CFG_PCMCIA_MEM_SIZE + 0x320)
 363
 364 /* Offset for normal register accesses  */
 365 #define CFG_ATA_REG_OFFSET      (2 * CFG_PCMCIA_MEM_SIZE + 0x320)
 366
 367 /* Offset for alternate registers       */
 368 #define CFG_ATA_ALT_OFFSET      0x0100
 369
 370 /*-----------------------------------------------------------------------
 371  *
 372  *-----------------------------------------------------------------------
 373  *
 374  */
 375 #define CFG_DER 0
 376
 377 /*
 378  * Init Memory Controller:
 379  *
 380  * BR0/1 and OR0/1 (FLASH)
 381  */
 382
 383 #define FLASH_BASE0_PRELIM      0x40000000      /* FLASH bank #0        */
 384 #define FLASH_BASE1_PRELIM      0x60000000      /* FLASH bank #0        */
 385
 386 /* used to re-map FLASH both when starting from SRAM or FLASH:
 387  * restrict access enough to keep SRAM working (if any)
 388  * but not too much to meddle with FLASH accesses
 389  */
 390 #define CFG_REMAP_OR_AM         0x80000000      /* OR addr mask */
 391 #define CFG_PRELIM_OR_AM        0xE0000000      /* OR addr mask */
 392
 393 /*
 394  * FLASH timing:
 395  */
 396 #define CFG_OR_TIMING_FLASH     (OR_ACS_DIV1  | OR_TRLX | OR_CSNT_SAM | \
 397                                  OR_SCY_3_CLK | OR_EHTR | OR_BI)
 398
 399 #define CFG_OR0_REMAP   (CFG_REMAP_OR_AM  | CFG_OR_TIMING_FLASH)
 400 #define CFG_OR0_PRELIM  (CFG_PRELIM_OR_AM | CFG_OR_TIMING_FLASH)
 401 #define CFG_BR0_PRELIM  ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_V )
 402
 403 #define CFG_OR1_REMAP   CFG_OR0_REMAP
 404 #define CFG_OR1_PRELIM  CFG_OR0_PRELIM
 405 #define CFG_BR1_PRELIM  ((FLASH_BASE1_PRELIM & BR_BA_MSK) | BR_V )
 406
 407 /*
 408  * BR2/3 and OR2/3 (SDRAM)
 409  *
 410  */
 411 #define SDRAM_BASE2_PRELIM      0x00000000      /* SDRAM bank #0        */
 412 #define SDRAM_BASE3_PRELIM      0x20000000      /* SDRAM bank #1        */
 413 #define SDRAM_MAX_SIZE          0x04000000      /* max 64 MB per bank   */
 414
 415 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
 416 #define CFG_OR_TIMING_SDRAM     0x00000A00
 417
 418 #define CFG_OR2_PRELIM  (CFG_PRELIM_OR_AM | CFG_OR_TIMING_SDRAM )
 419 #define CFG_BR2_PRELIM  ((SDRAM_BASE2_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
 420
 421 #ifndef CONFIG_CAN_DRIVER
 422 #define CFG_OR3_PRELIM  CFG_OR2_PRELIM
 423 #define CFG_BR3_PRELIM  ((SDRAM_BASE3_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
 424 #else   /* CAN uses CS3#, so we can have only one SDRAM bank anyway */
 425 #define CFG_CAN_BASE            0xC0000000      /* CAN mapped at 0xC0000000     */
 426 #define CFG_CAN_OR_AM           0xFFFF8000      /* 32 kB address mask           */
 427 #define CFG_OR3_CAN             (CFG_CAN_OR_AM | OR_G5LA | OR_BI)
 428 #define CFG_BR3_CAN             ((CFG_CAN_BASE & BR_BA_MSK) | \
 429                                         BR_PS_8 | BR_MS_UPMB | BR_V )
 430 #endif  /* CONFIG_CAN_DRIVER */
 431
 432 /*
 433  * Memory Periodic Timer Prescaler
 434  *
 435  * The Divider for PTA (refresh timer) configuration is based on an
 436  * example SDRAM configuration (64 MBit, one bank). The adjustment to
 437  * the number of chip selects (NCS) and the actually needed refresh
 438  * rate is done by setting MPTPR.
 439  *
 440  * PTA is calculated from
 441  *      PTA = (gclk * Trefresh) / ((2 ^ (2 * DFBRG)) * PTP * NCS)
 442  *
 443  *      gclk      CPU clock (not bus clock!)
 444  *      Trefresh  Refresh cycle * 4 (four word bursts used)
 445  *
 446  * 4096  Rows from SDRAM example configuration
 447  * 1000  factor s -> ms
 448  *   32  PTP (pre-divider from MPTPR) from SDRAM example configuration
 449  *    4  Number of refresh cycles per period
 450  *   64  Refresh cycle in ms per number of rows
 451  * --------------------------------------------
 452  * Divider = 4096 * 32 * 1000 / (4 * 64) = 512000
 453  *
 454  * 50 MHz => 50.000.000 / Divider =  98
 455  * 66 Mhz => 66.000.000 / Divider = 129
 456  * 80 Mhz => 80.000.000 / Divider = 156
 457  */
 458
 459 #define CFG_PTA_PER_CLK ((4096 * 32 * 1000) / (4 * 64))
 460 #define CFG_MAMR_PTA    98
 461
 462 /*
 463  * For 16 MBit, refresh rates could be 31.3 us
 464  * (= 64 ms / 2K = 125 / quad bursts).
 465  * For a simpler initialization, 15.6 us is used instead.
 466  *
 467  * #define CFG_MPTPR_2BK_2K     MPTPR_PTP_DIV32         for 2 banks
 468  * #define CFG_MPTPR_1BK_2K     MPTPR_PTP_DIV64         for 1 bank
 469  */
 470 #define CFG_MPTPR_2BK_4K        MPTPR_PTP_DIV16         /* setting for 2 banks  */
 471 #define CFG_MPTPR_1BK_4K        MPTPR_PTP_DIV32         /* setting for 1 bank   */
 472
 473 /* refresh rate 7.8 us (= 64 ms / 8K = 31.2 / quad bursts) for 256 MBit         */
 474 #define CFG_MPTPR_2BK_8K        MPTPR_PTP_DIV8          /* setting for 2 banks  */
 475 #define CFG_MPTPR_1BK_8K        MPTPR_PTP_DIV16         /* setting for 1 bank   */
 476
 477 /*
 478  * MAMR settings for SDRAM
 479  */
 480
 481 /* 8 column SDRAM */
 482 #define CFG_MAMR_8COL   ((CFG_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE      |   \
 483                          MAMR_AMA_TYPE_0 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A11 |   \
 484                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
 485 /* 9 column SDRAM */
 486 #define CFG_MAMR_9COL   ((CFG_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE      |   \
 487                          MAMR_AMA_TYPE_1 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A10 |   \
 488                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
 489
 490
 491 /*
 492  * Internal Definitions
 493  *
 494  * Boot Flags
 495  */
 496 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 497 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 498
 499 #endif  /* __CONFIG_H */