Merge branch 'master' of /home/wd/git/u-boot/custodians
[platform/kernel/u-boot.git] / include / configs / FADS850SAR.h
1  /*
2   * A collection of structures, addresses, and values associated with
3   * the Motorola 860T FADS board.  Copied from the MBX stuff.
4   * Magnus Damm added defines for 8xxrom and extended bd_info.
5   * Helmut Buchsbaum added bitvalues for BCSRx
6   *
7   * Copyright (c) 1998 Dan Malek (dmalek@jlc.net)
8   */
9
10 /*
11  * 1999-nov-26: The FADS is using the following physical memorymap:
12  *
13  * ff020000 -> ff02ffff : pcmcia
14  * ff010000 -> ff01ffff : BCSR       connected to CS1, setup by 8xxrom
15  * ff000000 -> ff00ffff : IMAP       internal in the cpu
16  * fe000000 -> ffnnnnnn : flash      connected to CS0, setup by 8xxrom
17  * 00000000 -> nnnnnnnn : sdram/dram setup by 8xxrom
18  */
19
20 /* ------------------------------------------------------------------------- */
21
22 /*
23  * board/config.h - configuration options, board specific
24  */
25
26 #ifndef __CONFIG_H
27 #define __CONFIG_H
28
29 /*
30  * High Level Configuration Options
31  * (easy to change)
32  */
33 #define CONFIG_MPC850           1
34 #define CONFIG_MPC850SAR        1
35 #define CONFIG_FADS                     1
36
37 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
38 #undef  CONFIG_8xx_CONS_SMC2
39 #undef  CONFIG_8xx_CONS_NONE
40 #define CONFIG_BAUDRATE         9600
41
42 #if 0
43 #define MPC8XX_FACT     10                              /* Multiply by 10               */
44 #define MPC8XX_XIN      50000000                /* 50 MHz in    */
45 #else
46 #define MPC8XX_FACT     12                              /* Multiply by 12 */
47 #define MPC8XX_XIN      4000000                 /* 4 MHz in */
48 #endif
49 #define MPC8XX_HZ ((MPC8XX_XIN) * (MPC8XX_FACT))
50
51 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
52
53 #if 1
54 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
55 #else
56 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
57 #endif
58
59 #define CONFIG_BOOTCOMMAND      "bootm 02880000"        /* autoboot command */
60 #define CONFIG_BOOTARGS         " "
61
62 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
63
64
65 /*
66  * BOOTP options
67  */
68 #define CONFIG_BOOTP_BOOTFILESIZE
69 #define CONFIG_BOOTP_BOOTPATH
70 #define CONFIG_BOOTP_GATEWAY
71 #define CONFIG_BOOTP_HOSTNAME
72
73
74 /*
75  * Command line configuration.
76  */
77 #include <config_cmd_default.h>
78
79
80 /*
81  * Miscellaneous configurable options
82  */
83 #undef  CFG_LONGHELP                    /* undef to save memory         */
84 #define CFG_PROMPT              ":>"            /* Monitor Command Prompt       */
85 #if defined(CONFIG_CMD_KGDB)
86 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
87 #else
88 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
89 #endif
90 #define CFG_PBSIZE      (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
91 #define CFG_MAXARGS     16              /* max number of command args   */
92 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
93
94 #define CFG_MEMTEST_START       0x00004000      /* memtest works on     */
95 #define CFG_MEMTEST_END         0x00800000      /* 0 ... 8 MB in DRAM   */
96
97 #define CFG_LOAD_ADDR           0x00100000      /* default load address */
98
99 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
100
101 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
102
103 /*
104  * Low Level Configuration Settings
105  * (address mappings, register initial values, etc.)
106  * You should know what you are doing if you make changes here.
107  */
108 /*-----------------------------------------------------------------------
109  * Internal Memory Mapped Register
110  */
111 #define CFG_IMMR                        0xFF000000
112 #define CFG_IMMR_SIZE           ((uint)(64 * 1024))
113
114 /*-----------------------------------------------------------------------
115  * Definitions for initial stack pointer and data area (in DPRAM)
116  */
117 #define CFG_INIT_RAM_ADDR       CFG_IMMR
118 #define CFG_INIT_RAM_END        0x2F00  /* End of used area in DPRAM    */
119 #define CFG_GBL_DATA_SIZE       64  /* size in bytes reserved for initial data */
120 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
121 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
122
123 /*-----------------------------------------------------------------------
124  * Start addresses for the final memory configuration
125  * (Set up by the startup code)
126  * Please note that CFG_SDRAM_BASE _must_ start at 0
127  * Also NOTE that it doesn't mean SDRAM - it means MEMORY.
128  */
129 #define CFG_SDRAM_BASE          0x00000000
130 #define CFG_SDRAM_SIZE          (4<<20) /* standard FADS has 4M */
131 #define CFG_FLASH_BASE          0x02800000
132 #define CFG_FLASH_SIZE          ((uint)(8 * 1024 * 1024))       /* max 8Mbyte */
133 #if 0
134 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 128 kB for Monitor   */
135 #else
136 #define CFG_MONITOR_LEN         (512 << 10)     /* Reserve 512 kB for Monitor   */
137 #endif
138 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
139 #define CFG_MALLOC_LEN          (256 << 10)     /* Reserve 128 kB for malloc()  */
140
141 /*
142  * For booting Linux, the board info and command line data
143  * have to be in the first 8 MB of memory, since this is
144  * the maximum mapped by the Linux kernel during initialization.
145  */
146 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
147 /*-----------------------------------------------------------------------
148  * FLASH organization
149  */
150 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
151 #define CFG_MAX_FLASH_SECT      8       /* max number of sectors on one chip    */
152
153 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
154 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
155
156 #define CFG_ENV_IS_IN_FLASH     1
157 #define CFG_ENV_OFFSET          0x00040000      /* Offset of Environment Sector */
158 #define CFG_ENV_SIZE            0x40000 /* Total Size of Environment Sector     */
159 #define CFG_USE_PPCENV                  /* Environment embedded in sect .ppcenv */
160
161 /*-----------------------------------------------------------------------
162  * Cache Configuration
163  */
164 #define CFG_CACHELINE_SIZE      16      /* For all MPC8xx CPUs                  */
165 #if defined(CONFIG_CMD_KGDB)
166 #define CFG_CACHELINE_SHIFT     4       /* log base 2 of the above value        */
167 #endif
168
169 /*-----------------------------------------------------------------------
170  * SYPCR - System Protection Control                                    11-9
171  * SYPCR can only be written once after reset!
172  *-----------------------------------------------------------------------
173  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
174  */
175 #if defined(CONFIG_WATCHDOG)
176 #define CFG_SYPCR       (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
177                          SYPCR_SWE  | SYPCR_SWRI| SYPCR_SWP)
178 #else
179 #define CFG_SYPCR       (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
180 #endif
181
182 /*-----------------------------------------------------------------------
183  * SIUMCR - SIU Module Configuration                                            11-6
184  *-----------------------------------------------------------------------
185  * PCMCIA config., multi-function pin tri-state
186  */
187 #define CFG_SIUMCR      (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC01)
188
189 /*-----------------------------------------------------------------------
190  * TBSCR - Time Base Status and Control                                 11-26
191  *-----------------------------------------------------------------------
192  * Clear Reference Interrupt Status, Timebase freezing enabled
193  */
194 #define CFG_TBSCR       (TBSCR_REFA | TBSCR_REFB | TBSCR_TBE)
195
196 /*-----------------------------------------------------------------------
197  * PISCR - Periodic Interrupt Status and Control                11-31
198  *-----------------------------------------------------------------------
199  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
200  */
201 #define CFG_PISCR       (PISCR_PS | PISCR_PITF)
202
203 /*-----------------------------------------------------------------------
204  * PLPRCR - PLL, Low-Power, and Reset Control Register  15-30
205  *-----------------------------------------------------------------------
206  * Reset PLL lock status sticky bit, timer expired status bit and timer  *
207  * interrupt status bit - leave PLL multiplication factor unchanged !
208  */
209 #define CFG_PLPRCR      (((MPC8XX_FACT-1) << 20) | \
210                                 PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
211
212 /*-----------------------------------------------------------------------
213  * SCCR - System Clock and reset Control Register               15-27
214  *-----------------------------------------------------------------------
215  * Set clock output, timebase and RTC source and divider,
216  * power management and some other internal clocks
217  */
218 #define SCCR_MASK       SCCR_EBDF11
219 #define CFG_SCCR       (SCCR_TBS     | \
220                                 SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
221                                 SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
222                                 SCCR_DFALCD00)
223
224  /*-----------------------------------------------------------------------
225  *
226  *-----------------------------------------------------------------------
227  *
228  */
229 #define CFG_DER         0
230
231 /* Because of the way the 860 starts up and assigns CS0 the
232 * entire address space, we have to set the memory controller
233 * differently.  Normally, you write the option register
234 * first, and then enable the chip select by writing the
235 * base register.  For CS0, you must write the base register
236 * first, followed by the option register.
237 */
238
239 /*
240  * Init Memory Controller:
241  *
242  * BR0/1 and OR0/1 (FLASH)
243  */
244 /* the other CS:s are determined by looking at parameters in BCSRx */
245
246
247 #define BCSR_ADDR               ((uint) 0x02100000)
248 #define BCSR_SIZE               ((uint)(64 * 1024))
249
250 #define FLASH_BASE0_PRELIM      0x02800000      /* FLASH bank #0        */
251 #define FLASH_BASE1_PRELIM      0x00000000      /* FLASH bank #1        */
252
253 #define CFG_REMAP_OR_AM         0x80000000      /* OR addr mask */
254 #define CFG_PRELIM_OR_AM        0xFFE00000      /* OR addr mask */
255
256 /* FLASH timing: ACS = 10, TRLX = 1, CSNT = 1, SCY = 3, EHTR = 0        */
257 #define CFG_OR_TIMING_FLASH     (OR_CSNT_SAM  | OR_ACS_DIV4 | OR_BI | OR_SCY_3_CLK | OR_TRLX)
258
259 #define CFG_OR0_REMAP   (CFG_REMAP_OR_AM  | CFG_OR_TIMING_FLASH)
260 #define CFG_OR0_PRELIM  (CFG_PRELIM_OR_AM | CFG_OR_TIMING_FLASH)   /* 1 Mbyte until detected and only 1 Mbyte is needed*/
261 #define CFG_BR0_PRELIM  ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_V )
262
263 /* BCSRx - Board Control and Status Registers */
264 #define CFG_OR1_REMAP   CFG_OR0_REMAP
265 #define CFG_OR1_PRELIM  0xffff8110                                                                      /* 64Kbyte address space */
266 #define CFG_BR1_PRELIM  ((BCSR_ADDR) | BR_V )
267
268
269 /*
270  * Memory Periodic Timer Prescaler
271  */
272
273 /* periodic timer for refresh */
274 #define CFG_MAMR_PTA            97              /* start with divider for 100 MHz       */
275
276 /* refresh rate 15.6 us (= 64 ms / 4K = 62.4 / quad bursts) for <= 128 MBit     */
277 #define CFG_MPTPR_2BK_4K        MPTPR_PTP_DIV16         /* setting for 2 banks  */
278 #define CFG_MPTPR_1BK_4K        MPTPR_PTP_DIV32         /* setting for 1 bank   */
279
280 /* refresh rate 7.8 us (= 64 ms / 8K = 31.2 / quad bursts) for 256 MBit         */
281 #define CFG_MPTPR_2BK_8K        MPTPR_PTP_DIV8          /* setting for 2 banks  */
282 #define CFG_MPTPR_1BK_8K        MPTPR_PTP_DIV16         /* setting for 1 bank   */
283
284 /*
285  * MAMR settings for SDRAM
286  */
287
288 /* 8 column SDRAM */
289 #define CFG_MAMR_8COL   ((CFG_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE      |   \
290                          MAMR_AMA_TYPE_0 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A11 |   \
291                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
292 /* 9 column SDRAM */
293 #define CFG_MAMR_9COL   ((CFG_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE      |   \
294                          MAMR_AMA_TYPE_1 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A10 |   \
295                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
296
297 #define CFG_MAMR                0x13a01114
298 /*
299  * Internal Definitions
300  *
301  * Boot Flags
302  */
303 #define BOOTFLAG_COLD                   0x01            /* Normal Power-On: Boot from FLASH     */
304 #define BOOTFLAG_WARM                   0x02            /* Software reboot                      */
305
306
307 /* values according to the manual */
308
309
310 #define PCMCIA_MEM_ADDR         ((uint)0xff020000)
311 #define PCMCIA_MEM_SIZE         ((uint)(64 * 1024))
312
313 #define BCSR0                   ((uint) (BCSR_ADDR + 00))
314 #define BCSR1                   ((uint) (BCSR_ADDR + 0x04))
315 #define BCSR2                   ((uint) (BCSR_ADDR + 0x08))
316 #define BCSR3                   ((uint) (BCSR_ADDR + 0x0c))
317 #define BCSR4                   ((uint) (BCSR_ADDR + 0x10))
318
319 /* FADS bitvalues by Helmut Buchsbaum
320  * see MPC8xxADS User's Manual for a proper description
321  * of the following structures
322  */
323
324 #define BCSR0_ERB       ((uint)0x80000000)
325 #define BCSR0_IP        ((uint)0x40000000)
326 #define BCSR0_BDIS      ((uint)0x10000000)
327 #define BCSR0_BPS_MASK  ((uint)0x0C000000)
328 #define BCSR0_ISB_MASK  ((uint)0x01800000)
329 #define BCSR0_DBGC_MASK ((uint)0x00600000)
330 #define BCSR0_DBPC_MASK ((uint)0x00180000)
331 #define BCSR0_EBDF_MASK ((uint)0x00060000)
332
333 #define BCSR1_FLASH_EN           ((uint)0x80000000)
334 #define BCSR1_DRAM_EN            ((uint)0x40000000)
335 #define BCSR1_ETHEN              ((uint)0x20000000)
336 #define BCSR1_IRDEN              ((uint)0x10000000)
337 #define BCSR1_FLASH_CFG_EN       ((uint)0x08000000)
338 #define BCSR1_CNT_REG_EN_PROTECT ((uint)0x04000000)
339 #define BCSR1_BCSR_EN            ((uint)0x02000000)
340 #define BCSR1_RS232EN_1          ((uint)0x01000000)
341 #define BCSR1_PCCEN              ((uint)0x00800000)
342 #define BCSR1_PCCVCC0            ((uint)0x00400000)
343 #define BCSR1_PCCVPP_MASK        ((uint)0x00300000)
344 #define BCSR1_DRAM_HALF_WORD     ((uint)0x00080000)
345 #define BCSR1_RS232EN_2          ((uint)0x00040000)
346 #define BCSR1_SDRAM_EN           ((uint)0x00020000)
347 #define BCSR1_PCCVCC1            ((uint)0x00010000)
348
349 #define BCSR2_FLASH_PD_MASK      ((uint)0xF0000000)
350 #define BCSR2_FLASH_PD_SHIFT     28
351 #define BCSR2_DRAM_PD_MASK       ((uint)0x07800000)
352 #define BCSR2_DRAM_PD_SHIFT      23
353 #define BCSR2_EXTTOLI_MASK       ((uint)0x00780000)
354 #define BCSR2_DBREVNR_MASK       ((uint)0x00030000)
355
356 #define BCSR3_DBID_MASK          ((ushort)0x3800)
357 #define BCSR3_CNT_REG_EN_PROTECT ((ushort)0x0400)
358 #define BCSR3_BREVNR0            ((ushort)0x0080)
359 #define BCSR3_FLASH_PD_MASK      ((ushort)0x0070)
360 #define BCSR3_BREVN1             ((ushort)0x0008)
361 #define BCSR3_BREVN2_MASK        ((ushort)0x0003)
362
363 #define BCSR4_ETHLOOP            ((uint)0x80000000)
364 #define BCSR4_TFPLDL             ((uint)0x40000000)
365 #define BCSR4_TPSQEL             ((uint)0x20000000)
366 #define BCSR4_SIGNAL_LAMP        ((uint)0x10000000)
367 #ifdef CONFIG_MPC823
368 #define BCSR4_USB_EN             ((uint)0x08000000)
369 #endif /* CONFIG_MPC823 */
370 #ifdef CONFIG_MPC860SAR
371 #define BCSR4_UTOPIA_EN          ((uint)0x08000000)
372 #endif /* CONFIG_MPC860SAR */
373 #ifdef CONFIG_MPC860T
374 #define BCSR4_FETH_EN            ((uint)0x08000000)
375 #endif /* CONFIG_MPC860T */
376 #ifdef CONFIG_MPC823
377 #define BCSR4_USB_SPEED          ((uint)0x04000000)
378 #endif /* CONFIG_MPC823 */
379 #ifdef CONFIG_MPC860T
380 #define BCSR4_FETHCFG0           ((uint)0x04000000)
381 #endif /* CONFIG_MPC860T */
382 #ifdef CONFIG_MPC823
383 #define BCSR4_VCCO               ((uint)0x02000000)
384 #endif /* CONFIG_MPC823 */
385 #ifdef CONFIG_MPC860T
386 #define BCSR4_FETHFDE            ((uint)0x02000000)
387 #endif /* CONFIG_MPC860T */
388 #ifdef CONFIG_MPC823
389 #define BCSR4_VIDEO_ON           ((uint)0x00800000)
390 #endif /* CONFIG_MPC823 */
391 #ifdef CONFIG_MPC823
392 #define BCSR4_VDO_EKT_CLK_EN     ((uint)0x00400000)
393 #endif /* CONFIG_MPC823 */
394 #ifdef CONFIG_MPC860T
395 #define BCSR4_FETHCFG1           ((uint)0x00400000)
396 #endif /* CONFIG_MPC860T */
397 #ifdef CONFIG_MPC823
398 #define BCSR4_VIDEO_RST          ((uint)0x00200000)
399 #endif /* CONFIG_MPC823 */
400 #ifdef CONFIG_MPC860T
401 #define BCSR4_FETHRST            ((uint)0x00200000)
402 #endif /* CONFIG_MPC860T */
403 #define BCSR4_MODEM_EN           ((uint)0x00100000)
404 #define BCSR4_DATA_VOICE         ((uint)0x00080000)
405
406 #define CONFIG_DRAM_50MHZ               1
407 #define CONFIG_SDRAM_50MHZ
408
409 /* We don't use the 8259.
410 */
411 #define NR_8259_INTS    0
412
413 #define CONFIG_DISK_SPINUP_TIME 1000000
414
415
416 /* PCMCIA configuration */
417
418 #define PCMCIA_MAX_SLOTS    2
419
420 #ifdef CONFIG_MPC860
421 #define PCMCIA_SLOT_A 1
422 #endif
423
424 #define CFG_DAUGHTERBOARD
425
426 #endif  /* __CONFIG_H */