Makefile: move all Power Architecture boards into boards.cfg
[platform/kernel/u-boot.git] / include / configs / ESTEEM192E.h
1 /*
2  * (C) Copyright 2000
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_MPC850           1       /* This is a MPC850 CPU         */
37 #define CONFIG_ESTEEM192E       1       /* ...on a EST ESTEEM192E       */
38
39 #define CONFIG_SYS_TEXT_BASE    0x40000000
40
41 #define CONFIG_FLASH_16BIT      1       /* Rom 16 bit data bus          */
42
43 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
44 #undef  CONFIG_8xx_CONS_SMC2
45 #undef  CONFIG_8xx_CONS_NONE
46
47 #define MPC8XX_FACT     10              /* Multiply by 10               */
48 #define MPC8XX_XIN      4915200 /* 4.915200 MHz in      - ??? - XXX     */
49 #define CONFIG_SYS_PLPRCR_MF    ((MPC8XX_FACT-1) << 20)
50 #define MPC8XX_HZ ((MPC8XX_XIN) * (MPC8XX_FACT)) /* 49,152,000 Hz       */
51
52 #define CONFIG_8xx_GCLK_FREQ    MPC8XX_HZ       /* Force it - dont measure it */
53
54 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
55
56 #define CONFIG_BAUDRATE         9600
57 #if 0
58 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
59 #else
60 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
61 #endif
62 #define CONFIG_BOOTCOMMAND      "bootm 40030000" /* autoboot command    */
63
64 #define CONFIG_BOOTARGS         "root=/dev/ram rw ramdisk=8192 "                        \
65                                 "ip=100.100.100.21:100.100.100.14:100.100.100.1:255.0.0.0 "
66 /*
67  * Miscellaneous configurable options
68  */
69
70 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
71 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE            /* don't allow baudrate change  */
72
73 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
74
75 /*
76  * BOOTP options
77  */
78 #define CONFIG_BOOTP_SUBNETMASK
79 #define CONFIG_BOOTP_GATEWAY
80 #define CONFIG_BOOTP_HOSTNAME
81 #define CONFIG_BOOTP_BOOTPATH
82 #define CONFIG_BOOTP_BOOTFILESIZE
83
84
85 /*
86  * Command line configuration.
87  */
88 #include <config_cmd_default.h>
89
90
91 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
92 #define CONFIG_SYS_PROMPT       "BOOT: "        /* Monitor Command Prompt       */
93 #define CONFIG_SYS_CBSIZE       256                     /* Console I/O Buffer Size      */
94 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
95 #define CONFIG_SYS_MAXARGS      8                       /* max number of command args   */
96 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
97
98 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
99 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
100
101 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
102
103 #define CONFIG_SYS_HZ                   1000            /* decrementer freq: 1 ms ticks */
104
105
106 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
107
108
109 /*
110  * Low Level Configuration Settings
111  * (address mappings, register initial values, etc.)
112  * You should know what you are doing if you make changes here.
113  */
114 /*-----------------------------------------------------------------------
115  * Internal Memory Mapped Register
116  */
117 #define CONFIG_SYS_IMMR         0xFF000000
118
119   /*-----------------------------------------------------------------------
120  * Definitions for initial stack pointer and data area (in DPRAM)
121  */
122 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
123 #define CONFIG_SYS_INIT_RAM_END 0x2F00  /* End of used area in DPRAM    */
124 #define CONFIG_SYS_GBL_DATA_SIZE        64  /* size in bytes reserved for initial data */
125 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
126 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
127
128
129 /*-----------------------------------------------------------------------
130  * Start addresses for the final memory configuration
131  * (Set up by the startup code)
132  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
133  */
134 #define CONFIG_SYS_SDRAM_BASE           0x00000000
135 #define CONFIG_SYS_FLASH_BASE           0x40000000
136 #ifdef  DEBUG
137 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
138 #else
139 #define CONFIG_SYS_MONITOR_LEN          (128 << 10)     /* Reserve 128 kB for Monitor   */
140 #endif
141 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
142 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
143
144 /*
145  * For booting Linux, the board info and command line data
146  * have to be in the first 8 MB of memory, since this is
147  * the maximum mapped by the Linux kernel during initialization.
148  */
149 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
150 /*-----------------------------------------------------------------------
151  * FLASH organization
152  */
153 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks           */
154 #define CONFIG_SYS_MAX_FLASH_SECT       71      /* max number of sectors on one chip    */
155
156 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
157 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
158
159 #define CONFIG_ENV_IS_IN_FLASH  1
160 #define CONFIG_ENV_OFFSET               0x8000  /*   Offset   of Environment Sector     */
161 #define CONFIG_ENV_SIZE         0x2000  /* Total Size of Environment Sector     */
162 /*-----------------------------------------------------------------------
163  * Cache Configuration
164  */
165 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
166
167 /*-----------------------------------------------------------------------
168  * SYPCR - System Protection Control                            11-9
169  * SYPCR can only be written once after reset!
170  *-----------------------------------------------------------------------
171  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
172  */
173 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
174
175 /*-----------------------------------------------------------------------
176  * SUMCR - SIU Module Configuration                             11-6
177  *-----------------------------------------------------------------------
178  * PCMCIA config., multi-function pin tri-state
179  */
180 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC01) /* DBGC00 */
181
182 /*-----------------------------------------------------------------------
183  * TBSCR - Time Base Status and Control                         11-26
184  *-----------------------------------------------------------------------
185  * Clear Reference Interrupt Status, Timebase freezing enabled
186  */
187 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF | TBSCR_TBE)
188
189 /* (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF) */
190
191
192 /*-----------------------------------------------------------------------
193  * PISCR - Periodic Interrupt Status and Control                11-31
194  *-----------------------------------------------------------------------
195  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
196  */
197 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
198
199 /*-----------------------------------------------------------------------
200  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
201  *-----------------------------------------------------------------------
202  * Reset PLL lock status sticky bit, timer expired status bit and timer
203  * interrupt status bit - leave PLL multiplication factor unchanged !
204  */
205 #define CONFIG_SYS_PLPRCR       (CONFIG_SYS_PLPRCR_MF | PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
206
207 /*-----------------------------------------------------------------------
208  * SCCR - System Clock and reset Control Register               15-27
209  *-----------------------------------------------------------------------
210  * Set clock output, timebase and RTC source and divider,
211  * power management and some other internal clocks
212  */
213 #define SCCR_MASK       SCCR_EBDF11
214 #define CONFIG_SYS_SCCR (SCCR_TBS     | \
215                          SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
216                          SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
217                          SCCR_DFALCD00)
218
219 /*-----------------------------------------------------------------------
220  * PCMCIA stuff
221  *-----------------------------------------------------------------------
222  *
223  */
224 #define CONFIG_SYS_PCMCIA_MEM_ADDR      (0xE0000000)
225 #define CONFIG_SYS_PCMCIA_MEM_SIZE      ( 64 << 20 )
226 #define CONFIG_SYS_PCMCIA_DMA_ADDR      (0xE4000000)
227 #define CONFIG_SYS_PCMCIA_DMA_SIZE      ( 64 << 20 )
228 #define CONFIG_SYS_PCMCIA_ATTRB_ADDR    (0xE8000000)
229 #define CONFIG_SYS_PCMCIA_ATTRB_SIZE    ( 64 << 20 )
230 #define CONFIG_SYS_PCMCIA_IO_ADDR       (0xEC000000)
231 #define CONFIG_SYS_PCMCIA_IO_SIZE       ( 64 << 20 )
232
233 #define CONFIG_SYS_PCMCIA_INTERRUPT     SIU_LEVEL6
234
235 /*-----------------------------------------------------------------------
236  *
237  *-----------------------------------------------------------------------
238  *
239  */
240 /*#define       CONFIG_SYS_DER  0x2002000F*/
241 #define CONFIG_SYS_DER  0
242 /*#define CONFIG_SYS_DER        0x02002000 */
243
244
245 /*
246  * Init Memory Controller:
247  *
248  * BR0/1 and OR0/1 (FLASH)
249  */
250
251 #define FLASH_BASE0_PRELIM      0x40000000      /* FLASH bank #0        */
252 #define FLASH_BASE1_PRELIM      0x60000000      /* FLASH bank #0        */
253
254 /* used to re-map FLASH both when starting from SRAM or FLASH:
255  * restrict access enough to keep SRAM working (if any)
256  * but not too much to meddle with FLASH accesses
257  */
258 #define CONFIG_SYS_REMAP_OR_AM          0x80000000      /* OR addr mask */
259 #define CONFIG_SYS_PRELIM_OR_AM 0xE0000000      /* OR addr mask */
260
261 /* FLASH timing: ACS = 11, TRLX = 0, CSNT = 1, SCY = 5, EHTR = 1        */
262 #define CONFIG_SYS_OR_TIMING_FLASH      0x00000160
263                                 /*(OR_CSNT_SAM  | OR_ACS_DIV2 | OR_BI | \
264                                  OR_SCY_5_CLK | OR_EHTR) */
265
266 #define CONFIG_SYS_OR0_REMAP    0x80000160     /*(CONFIG_SYS_REMAP_OR_AM  | CONFIG_SYS_OR_TIMING_FLASH)*/
267 #define CONFIG_SYS_OR0_PRELIM   (CONFIG_SYS_PRELIM_OR_AM | CONFIG_SYS_OR_TIMING_FLASH)
268 #define CONFIG_SYS_BR0_PRELIM   ( FLASH_BASE0_PRELIM | 0x00000801 )
269
270 #define CONFIG_SYS_OR1_REMAP    CONFIG_SYS_OR0_REMAP
271 #define CONFIG_SYS_OR1_PRELIM   CONFIG_SYS_OR0_PRELIM
272 #define CONFIG_SYS_BR1_PRELIM   ( FLASH_BASE1_PRELIM | 0x00000801 )
273
274 /*
275  * BR2/3 and OR2/3 (SDRAM)
276  *
277  */
278 #define SDRAM_BASE2_PRELIM      0x00000000      /* SDRAM bank #0        */
279 #define SDRAM_BASE3_PRELIM      0x04000000      /* SDRAM bank #1        */
280 #define SDRAM_MAX_SIZE          0x02000000      /* max 32 MB per bank   */
281
282 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
283 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000A00
284
285 #define CONFIG_SYS_OR2_PRELIM   0xFC000E00
286 #define CONFIG_SYS_BR2_PRELIM   (SDRAM_BASE2_PRELIM | 0x00000081)
287
288 #define CONFIG_SYS_OR3_PRELIM   CONFIG_SYS_OR2_PRELIM
289 #define CONFIG_SYS_BR3_PRELIM   (SDRAM_BASE3_PRELIM | 0x00000081)
290
291
292 /*
293  * Memory Periodic Timer Prescaler
294  */
295
296 /* periodic timer for refresh */
297 #define CONFIG_SYS_MAMR_PTA     97              /* start with divider for 100 MHz       */
298
299 /* refresh rate 15.6 us (= 64 ms / 4K = 62.4 / quad bursts) for <= 128 MBit     */
300 #define CONFIG_SYS_MPTPR_2BK_4K MPTPR_PTP_DIV16         /* setting for 2 banks  */
301 #define CONFIG_SYS_MPTPR_1BK_4K MPTPR_PTP_DIV32         /* setting for 1 bank   */
302
303 /* refresh rate 7.8 us (= 64 ms / 8K = 31.2 / quad bursts) for 256 MBit         */
304 #define CONFIG_SYS_MPTPR_2BK_8K MPTPR_PTP_DIV8          /* setting for 2 banks  */
305 #define CONFIG_SYS_MPTPR_1BK_8K MPTPR_PTP_DIV16         /* setting for 1 bank   */
306
307 /*
308  * MAMR settings for SDRAM
309  */
310
311 /* 8 column SDRAM */
312 #define CONFIG_SYS_MAMR_8COL    0x18803112
313 #define CONFIG_SYS_MAMR_9COL    0x18803112      /* same as 8 column because its just easier to port with*/
314
315
316 /*
317  * Internal Definitions
318  *
319  * Boot Flags
320  */
321
322 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
323 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
324
325 /*
326  * Internal Definitions
327  *
328  * Boot Flags
329  */
330 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
331 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
332
333 #endif  /* __CONFIG_H */