Merge branch 'iu-boot/master' into 'u-boot-arm/master'
[platform/kernel/u-boot.git] / include / configs / CPCI405DT.h
1 /*
2  * (C) Copyright 2001-2004
3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 /*
9  * board/config.h - configuration options, board specific
10  */
11
12 #ifndef __CONFIG_H
13 #define __CONFIG_H
14
15 /*
16  * High Level Configuration Options
17  * (easy to change)
18  */
19
20 #define CONFIG_405GP            1       /* This is a PPC405 CPU         */
21 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
22 #define CONFIG_CPCI405          1       /* ...on a CPCI405 board        */
23 #define CONFIG_CPCI405_VER2     1       /* ...version 2                 */
24
25 #define CONFIG_SYS_TEXT_BASE    0xFFFC0000
26
27 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
28 #define CONFIG_MISC_INIT_R       1      /* call misc_init_r()           */
29
30 #define CONFIG_SYS_CLK_FREQ     33330000 /* external frequency to pll   */
31
32 #define CONFIG_BAUDRATE         9600
33 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
34
35 #undef  CONFIG_BOOTARGS
36 #undef  CONFIG_BOOTCOMMAND
37
38 #define CONFIG_PREBOOT                  /* enable preboot variable      */
39
40 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
41 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
42
43 #define CONFIG_PPC4xx_EMAC
44 #define CONFIG_MII              1       /* MII PHY management           */
45 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
46 #define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
47 #define CONFIG_RESET_PHY_R      1       /* use reset_phy() to disable phy sleep mode */
48
49 #undef  CONFIG_HAS_ETH1
50
51 #define CONFIG_RTC_M48T35A      1               /* ST Electronics M48 timekeeper */
52
53 /*
54  * BOOTP options
55  */
56 #define CONFIG_BOOTP_SUBNETMASK
57 #define CONFIG_BOOTP_GATEWAY
58 #define CONFIG_BOOTP_HOSTNAME
59 #define CONFIG_BOOTP_BOOTPATH
60 #define CONFIG_BOOTP_DNS
61 #define CONFIG_BOOTP_DNS2
62 #define CONFIG_BOOTP_SEND_HOSTNAME
63
64
65 /*
66  * Command line configuration.
67  */
68 #include <config_cmd_default.h>
69
70 #define CONFIG_CMD_DHCP
71 #define CONFIG_CMD_PCI
72 #define CONFIG_CMD_IRQ
73 #define CONFIG_CMD_IDE
74 #define CONFIG_CMD_FAT
75 #define CONFIG_CMD_ELF
76 #define CONFIG_CMD_DATE
77 #define CONFIG_CMD_I2C
78 #define CONFIG_CMD_MII
79 #define CONFIG_CMD_PING
80 #define CONFIG_CMD_BSP
81 #define CONFIG_CMD_EEPROM
82
83 #define CONFIG_MAC_PARTITION
84 #define CONFIG_DOS_PARTITION
85
86 #define CONFIG_SUPPORT_VFAT
87
88 #undef  CONFIG_AUTO_UPDATE              /* autoupdate via compactflash  */
89
90 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
91
92 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
93
94 /*
95  * Miscellaneous configurable options
96  */
97 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
98
99 #undef  CONFIG_SYS_HUSH_PARSER                  /* use "hush" command parser    */
100
101 #if defined(CONFIG_CMD_KGDB)
102 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
103 #else
104 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
105 #endif
106 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
107 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
108 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
109
110 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
111
112 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
113
114 #define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support   */
115
116 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
117 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
118
119 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
120 #define CONFIG_SYS_NS16550
121 #define CONFIG_SYS_NS16550_SERIAL
122 #define CONFIG_SYS_NS16550_REG_SIZE     1
123 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
124
125 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK            /* no external serial clock used */
126 #define CONFIG_SYS_BASE_BAUD        691200
127
128 /* The following table includes the supported baudrates */
129 #define CONFIG_SYS_BAUDRATE_TABLE       \
130         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
131          57600, 115200, 230400, 460800, 921600 }
132
133 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
134 #define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
135
136 #define CONFIG_LOOPW            1       /* enable loopw command         */
137
138 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
139
140 /* Only interrupt boot if special string is typed */
141 #define CONFIG_AUTOBOOT_KEYED   1
142 #define CONFIG_AUTOBOOT_PROMPT  \
143         "Autobooting in %d seconds\n", bootdelay
144 #undef  CONFIG_AUTOBOOT_DELAY_STR
145 #undef  CONFIG_AUTOBOOT_STOP_STR        /* defined via environment var  */
146 #define CONFIG_AUTOBOOT_STOP_STR2 "esdesd" /* esd special for esd access*/
147
148 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
149
150 #define CONFIG_SYS_RX_ETH_BUFFER        16      /* use 16 rx buffer on 405 emac */
151
152 /*-----------------------------------------------------------------------
153  * PCI stuff
154  *-----------------------------------------------------------------------
155  */
156 #define PCI_HOST_ADAPTER 0              /* configure as pci adapter     */
157 #define PCI_HOST_FORCE  1               /* configure as pci host        */
158 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
159
160 #define CONFIG_PCI                      /* include pci support          */
161 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
162 #define CONFIG_PCI_HOST PCI_HOST_AUTO   /* select pci host function     */
163 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
164                                         /* resource configuration       */
165
166 #define CONFIG_PCI_SCAN_SHOW            /* print pci devices @ startup  */
167
168 #define CONFIG_PCI_CONFIG_HOST_BRIDGE 1 /* don't skip host bridge config*/
169
170 #define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable*/
171
172 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x12FE  /* PCI Vendor ID: esd gmbh      */
173 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0405  /* PCI Device ID: CPCI-405      */
174 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID2 0x0406 /* PCI Device ID: CPCI-405-A    */
175 #define CONFIG_SYS_PCI_CLASSCODE       0x0b20  /* PCI Class Code: Processor/PPC*/
176 #define CONFIG_SYS_PCI_PTM1LA  (bd->bi_memstart) /* point to sdram               */
177 #define CONFIG_SYS_PCI_PTM1MS  (~(bd->bi_memsize - 1) | 1) /* memsize, enable hard-wired to 1 */
178 #define CONFIG_SYS_PCI_PTM1PCI 0x00000000      /* Host: use this pci address   */
179 #define CONFIG_SYS_PCI_PTM2LA  0xffc00000      /* point to flash               */
180 #define CONFIG_SYS_PCI_PTM2MS  0xffc00001      /* 4MB, enable                  */
181 #define CONFIG_SYS_PCI_PTM2PCI (bd->bi_memsize) /* host use this pci address */
182
183 #define CONFIG_PCI_4xx_PTM_OVERWRITE    1 /* overwrite PTMx settings by env */
184
185 /*-----------------------------------------------------------------------
186  * IDE/ATA stuff
187  *-----------------------------------------------------------------------
188  */
189 #undef  CONFIG_IDE_8xx_DIRECT               /* no pcmcia interface required */
190 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
191 #define CONFIG_IDE_RESET        1       /* reset for ide supported      */
192
193 #define CONFIG_SYS_IDE_MAXBUS           1               /* max. 1 IDE busses    */
194 #define CONFIG_SYS_IDE_MAXDEVICE        (CONFIG_SYS_IDE_MAXBUS*1) /* max. 1 drives per IDE bus */
195
196 #define CONFIG_SYS_ATA_BASE_ADDR        0xF0100000
197 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
198
199 #define CONFIG_SYS_ATA_DATA_OFFSET      0x0000  /* Offset for data I/O                  */
200 #define CONFIG_SYS_ATA_REG_OFFSET       0x0000  /* Offset for normal register accesses  */
201 #define CONFIG_SYS_ATA_ALT_OFFSET       0x0000  /* Offset for alternate registers       */
202
203 /*-----------------------------------------------------------------------
204  * Start addresses for the final memory configuration
205  * (Set up by the startup code)
206  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
207  */
208 #define CONFIG_SYS_SDRAM_BASE           0x00000000
209 #define CONFIG_SYS_FLASH_BASE           0xFFFC0000
210 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
211 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Monitor   */
212 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
213
214 /*
215  * For booting Linux, the board info and command line data
216  * have to be in the first 8 MB of memory, since this is
217  * the maximum mapped by the Linux kernel during initialization.
218  */
219 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
220 /*-----------------------------------------------------------------------
221  * FLASH organization
222  */
223 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks           */
224 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
225
226 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
227 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
228
229 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
230 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
231 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
232 /*
233  * The following defines are added for buggy IOP480 byte interface.
234  * All other boards should use the standard values (CPCI405 etc.)
235  */
236 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
237 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
238 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
239
240 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
241
242 #if 0 /* Use NVRAM for environment variables */
243 /*-----------------------------------------------------------------------
244  * NVRAM organization
245  */
246 #define CONFIG_ENV_IS_IN_NVRAM  1       /* use NVRAM for environment vars       */
247 #define CONFIG_ENV_SIZE         0x0ff8          /* Size of Environment vars     */
248 #define CONFIG_ENV_ADDR         \
249         (CONFIG_SYS_NVRAM_BASE_ADDR+CONFIG_SYS_NVRAM_SIZE-(CONFIG_ENV_SIZE+8))  /* Env  */
250
251 #else /* Use EEPROM for environment variables */
252
253 #define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
254 #define CONFIG_ENV_OFFSET               0x000   /* environment starts at the beginning of the EEPROM */
255 #define CONFIG_ENV_SIZE         0x800   /* 2048 bytes may be used for env vars*/
256                                    /* total size of a CAT24WC16 is 2048 bytes */
257 #endif
258
259 #define CONFIG_SYS_NVRAM_BASE_ADDR      0xf0200000              /* NVRAM base address   */
260 #define CONFIG_SYS_NVRAM_SIZE           (32*1024)               /* NVRAM size           */
261 #define CONFIG_SYS_VXWORKS_MAC_PTR     (CONFIG_SYS_NVRAM_BASE_ADDR+0x6900) /* VxWorks eth-addr*/
262
263 /*-----------------------------------------------------------------------
264  * I2C EEPROM (CAT24WC16) for environment
265  */
266 #define CONFIG_SYS_I2C
267 #define CONFIG_SYS_I2C_PPC4XX
268 #define CONFIG_SYS_I2C_PPC4XX_CH0
269 #define CONFIG_SYS_I2C_PPC4XX_SPEED_0           400000
270 #define CONFIG_SYS_I2C_PPC4XX_SLAVE_0           0x7F
271
272 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
273 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
274 /* mask of address bits that overflow into the "EEPROM chip address"    */
275 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
276 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
277                                         /* 16 byte page write mode using*/
278                                         /* last 4 bits of the address   */
279 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10   /* and takes up to 10 msec */
280
281 /*
282  * Init Memory Controller:
283  *
284  * BR0/1 and OR0/1 (FLASH)
285  */
286
287 #define FLASH_BASE0_PRELIM      0xFF800000      /* FLASH bank #0        */
288 #define FLASH_BASE1_PRELIM      0xFFC00000      /* FLASH bank #1        */
289
290 /*-----------------------------------------------------------------------
291  * External Bus Controller (EBC) Setup
292  */
293
294 /* Memory Bank 0 (Flash Bank 0) initialization                                  */
295 #define CONFIG_SYS_EBC_PB0AP            0x92015480
296 #define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
297
298 /* Memory Bank 1 (Flash Bank 1) initialization                                  */
299 #define CONFIG_SYS_EBC_PB1AP            0x92015480
300 #define CONFIG_SYS_EBC_PB1CR            0xFF85A000  /* BAS=0xFF8,BS=4MB,BU=R/W,BW=16bit */
301
302 /* Memory Bank 2 (CAN0, 1) initialization                                       */
303 #define CONFIG_SYS_EBC_PB2AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
304 #define CONFIG_SYS_EBC_PB2CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
305 #define CONFIG_SYS_LED_ADDR             0xF0000380
306
307 /* Memory Bank 3 (CompactFlash IDE) initialization                              */
308 #define CONFIG_SYS_EBC_PB3AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
309 #define CONFIG_SYS_EBC_PB3CR            0xF011A000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=16bit */
310
311 /* Memory Bank 4 (NVRAM/RTC) initialization                                     */
312 /*#define CONFIG_SYS_EBC_PB4AP            0x01805280  / * TWT=3,WBN=1,WBF=1,TH=1,SOR=1     */
313 #define CONFIG_SYS_EBC_PB4AP            0x01805680  /* TWT=3,WBN=1,WBF=1,TH=3,SOR=1     */
314 #define CONFIG_SYS_EBC_PB4CR            0xF0218000  /* BAS=0xF02,BS=1MB,BU=R/W,BW=8bit  */
315
316 /* Memory Bank 5 (optional Quart) initialization                                */
317 #define CONFIG_SYS_EBC_PB5AP            0x04005B80  /* TWT=8,WBN=1,WBF=1,TH=5,RE=1,SOR=1*/
318 #define CONFIG_SYS_EBC_PB5CR            0xF0318000  /* BAS=0xF03,BS=1MB,BU=R/W,BW=8bit  */
319
320 /* Memory Bank 6 (FPGA internal) initialization                                 */
321 #define CONFIG_SYS_EBC_PB6AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
322 #define CONFIG_SYS_EBC_PB6CR            0xF041A000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=16bit */
323 #define CONFIG_SYS_FPGA_BASE_ADDR       0xF0400000
324
325 /*-----------------------------------------------------------------------
326  * FPGA stuff
327  */
328 /* FPGA internal regs */
329 #define CONFIG_SYS_FPGA_MODE            0x00
330 #define CONFIG_SYS_FPGA_STATUS          0x02
331 #define CONFIG_SYS_FPGA_TS              0x04
332 #define CONFIG_SYS_FPGA_TS_LOW          0x06
333 #define CONFIG_SYS_FPGA_TS_CAP0 0x10
334 #define CONFIG_SYS_FPGA_TS_CAP0_LOW     0x12
335 #define CONFIG_SYS_FPGA_TS_CAP1 0x14
336 #define CONFIG_SYS_FPGA_TS_CAP1_LOW     0x16
337 #define CONFIG_SYS_FPGA_TS_CAP2 0x18
338 #define CONFIG_SYS_FPGA_TS_CAP2_LOW     0x1a
339 #define CONFIG_SYS_FPGA_TS_CAP3 0x1c
340 #define CONFIG_SYS_FPGA_TS_CAP3_LOW     0x1e
341
342 /* FPGA Mode Reg */
343 #define CONFIG_SYS_FPGA_MODE_CF_RESET       0x0001
344 #define CONFIG_SYS_FPGA_MODE_DUART_RESET   0x0002
345 #define CONFIG_SYS_FPGA_MODE_ENABLE_OUTPUT 0x0004     /* only set on CPCI-405 Ver 3 */
346 #define CONFIG_SYS_FPGA_MODE_TS_IRQ_ENABLE 0x0100
347 #define CONFIG_SYS_FPGA_MODE_TS_IRQ_CLEAR  0x1000
348 #define CONFIG_SYS_FPGA_MODE_TS_CLEAR       0x2000
349
350 /* FPGA Status Reg */
351 #define CONFIG_SYS_FPGA_STATUS_DIP0     0x0001
352 #define CONFIG_SYS_FPGA_STATUS_DIP1     0x0002
353 #define CONFIG_SYS_FPGA_STATUS_DIP2     0x0004
354 #define CONFIG_SYS_FPGA_STATUS_FLASH    0x0008
355 #define CONFIG_SYS_FPGA_STATUS_TS_IRQ   0x1000
356
357 #define CONFIG_SYS_FPGA_SPARTAN2        1           /* using Xilinx Spartan 2 now    */
358 #define CONFIG_SYS_FPGA_MAX_SIZE        32*1024     /* 32kByte is enough for XC2S15  */
359
360 /* FPGA program pin configuration */
361 #define CONFIG_SYS_FPGA_PRG             0x04000000  /* FPGA program pin (ppc output) */
362 #define CONFIG_SYS_FPGA_CLK             0x02000000  /* FPGA clk pin (ppc output)     */
363 #define CONFIG_SYS_FPGA_DATA            0x01000000  /* FPGA data pin (ppc output)    */
364 #define CONFIG_SYS_FPGA_INIT            0x00010000  /* FPGA init pin (ppc input)     */
365 #define CONFIG_SYS_FPGA_DONE            0x00008000  /* FPGA done pin (ppc input)     */
366
367 /*-----------------------------------------------------------------------
368  * Definitions for initial stack pointer and data area (in data cache)
369  */
370 #define CONFIG_SYS_INIT_DCACHE_CS       7       /* use cs # 7 for data cache memory    */
371
372 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000  /* use data cache                  */
373 #define CONFIG_SYS_INIT_RAM_SIZE        0x2000  /* Size of used area in RAM            */
374 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
375 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
376
377 #endif  /* __CONFIG_H */