Change all '$(...)' variable references into '${...}'
[platform/kernel/u-boot.git] / include / configs / AR405.h
1 /*
2  * (C) Copyright 2001-2004
3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405GP            1       /* This is a PPC405GP CPU       */
37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
38 #define CONFIG_AR405            1       /* ...on a AR405 board          */
39
40 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
41
42 #define CONFIG_SYS_CLK_FREQ     33000000 /* external frequency to pll   */
43
44 #define CONFIG_BOARD_TYPES      1       /* support board types          */
45
46 #define CONFIG_BAUDRATE         9600
47 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
48
49 #if 1
50 #define CONFIG_BOOTCOMMAND      "bootm fff00000" /* autoboot command    */
51 #else
52 #define CONFIG_BOOTCOMMAND      "bootp" /* autoboot command             */
53 #endif
54
55 #if 0
56 #define CONFIG_BOOTARGS         "root=/dev/nfs "                        \
57     "ip=192.168.2.176:192.168.2.190:192.168.2.79:255.255.255.0 "        \
58     "nfsroot=192.168.2.190:/home/stefan/cpci405/target_ftest4"
59 #else
60 #define CONFIG_BOOTARGS         "root=/dev/hda1 "                       \
61     "ip=192.168.2.176:192.168.2.190:192.168.2.79:255.255.255.0"
62
63 #endif
64
65 #define CONFIG_PREBOOT                  /* enable preboot variable      */
66
67 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
68 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
69
70 #define CONFIG_MII              1       /* MII PHY management           */
71 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
72 #define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
73
74 #define CONFIG_COMMANDS       ( CONFIG_CMD_DFL  | \
75                                 CFG_CMD_DHCP    | \
76                                 CFG_CMD_PCI     | \
77                                 CFG_CMD_IRQ     | \
78                                 CFG_CMD_ELF     | \
79                                 CFG_CMD_MII     | \
80                                 CFG_CMD_PING    | \
81                                 CFG_CMD_BSP     )
82
83 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
84 #include <cmd_confdefs.h>
85
86 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
87
88 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
89
90 /*
91  * Miscellaneous configurable options
92  */
93 #define CFG_LONGHELP                    /* undef to save memory         */
94 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
95 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
96 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
97 #else
98 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
99 #endif
100 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
101 #define CFG_MAXARGS     16              /* max number of command args   */
102 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
103
104 #define CFG_DEVICE_NULLDEV      1       /* include nulldev device       */
105
106 #define CFG_CONSOLE_INFO_QUIET  1       /* don't print console @ startup*/
107
108 #define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support   */
109 #define CONFIG_LOOPW            1       /* enable loopw command         */
110 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
111
112 #define CFG_MEMTEST_START       0x0400000       /* memtest works on     */
113 #define CFG_MEMTEST_END         0x0C00000       /* 4 ... 12 MB in DRAM  */
114
115 #define CFG_EXT_SERIAL_CLOCK    14745600 /* use external serial clock   */
116
117 /* The following table includes the supported baudrates */
118 #define CFG_BAUDRATE_TABLE      \
119         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
120          57600, 115200, 230400, 460800, 921600 }
121
122 #define CFG_LOAD_ADDR   0x100000        /* default load address */
123 #define CFG_EXTBDINFO   1               /* To use extended board_into (bd_t) */
124
125 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
126
127 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
128
129 /*-----------------------------------------------------------------------
130  * PCI stuff
131  *-----------------------------------------------------------------------
132  */
133 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
134 #define PCI_HOST_FORCE  1               /* configure as pci host        */
135 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
136
137 #define CONFIG_PCI                      /* include pci support          */
138 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function     */
139 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
140                                         /* resource configuration       */
141
142 #define CONFIG_PCI_SCAN_SHOW            /* print pci devices @ startup  */
143
144 #define CONFIG_PCI_CONFIG_HOST_BRIDGE 1 /* don't skip host bridge config*/
145
146 #define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable*/
147
148 #define CFG_PCI_SUBSYS_VENDORID 0x12FE  /* PCI Vendor ID: esd gmbh      */
149 #define CFG_PCI_SUBSYS_DEVICEID 0x0403  /* PCI Device ID: ARISTO405     */
150 #define CFG_PCI_PTM1LA  0x00000000      /* point to sdram               */
151 #define CFG_PCI_PTM1MS  0x80000001      /* 2GB, enable hard-wired to 1  */
152 #define CFG_PCI_PTM1PCI 0x00000000      /* Host: use this pci address   */
153 #define CFG_PCI_PTM2LA  0xfff00000      /* point to flash               */
154 #define CFG_PCI_PTM2MS  0xfff00001      /* 1MB, enable                  */
155 #define CFG_PCI_PTM2PCI 0x04000000      /* Host: use this pci address   */
156
157 /*-----------------------------------------------------------------------
158  * Start addresses for the final memory configuration
159  * (Set up by the startup code)
160  * Please note that CFG_SDRAM_BASE _must_ start at 0
161  */
162 #define CFG_SDRAM_BASE          0x00000000
163 #define CFG_FLASH_BASE          0xFFFC0000
164 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
165 #define CFG_MONITOR_LEN         (256 * 1024)    /* Reserve 256 kB for Monitor   */
166 #define CFG_MALLOC_LEN          (128 * 1024)    /* Reserve 128 kB for malloc()  */
167
168 /*
169  * For booting Linux, the board info and command line data
170  * have to be in the first 8 MB of memory, since this is
171  * the maximum mapped by the Linux kernel during initialization.
172  */
173 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
174 /*-----------------------------------------------------------------------
175  * FLASH organization
176  */
177 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
178 #define CFG_MAX_FLASH_SECT      256     /* max number of sectors on one chip    */
179
180 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
181 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
182
183 #define CFG_FLASH_WORD_SIZE     unsigned short  /* flash word size (width)      */
184 #define CFG_FLASH_ADDR0         0x5555  /* 1st address for flash config cycles  */
185 #define CFG_FLASH_ADDR1         0x2AAA  /* 2nd address for flash config cycles  */
186 /*
187  * The following defines are added for buggy IOP480 byte interface.
188  * All other boards should use the standard values (CPCI405 etc.)
189  */
190 #define CFG_FLASH_READ0         0x0000  /* 0 is standard                        */
191 #define CFG_FLASH_READ1         0x0001  /* 1 is standard                        */
192 #define CFG_FLASH_READ2         0x0002  /* 2 is standard                        */
193
194 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector on flinfo */
195
196 #define CFG_ENV_IS_IN_FLASH     1
197 #define CFG_ENV_ADDR            0xFFFB0000      /* Address of Environment Sector*/
198 #define CFG_ENV_SECT_SIZE       0x10000 /* see README - env sector total size   */
199 #define CFG_ENV_SIZE            0x04000         /* Size of Environment          */
200
201 #define CFG_ENV_ADDR_REDUND     0xFFFA0000
202 #define CFG_ENV_SIZE_REDUND     CFG_ENV_SIZE
203
204 /*-----------------------------------------------------------------------
205  * Cache Configuration
206  */
207 #define CFG_DCACHE_SIZE         16384   /* For AMCC 405 CPUs, older 405 ppc's   */
208                                         /* have only 8kB, 16kB is save here     */
209 #define CFG_CACHELINE_SIZE      32      /* ...                  */
210 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
211 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
212 #endif
213
214 /*
215  * Init Memory Controller:
216  *
217  * BR0/1 and OR0/1 (FLASH)
218  */
219
220 #define FLASH_BASE0_PRELIM      0xFFC00000      /* FLASH bank #0        */
221
222 /*-----------------------------------------------------------------------
223  * External Bus Controller (EBC) Setup
224  */
225
226 /* Memory Bank 0 (Flash Bank 0) initialization                                  */
227 #define CFG_EBC_PB0AP           0x92015480
228 #define CFG_EBC_PB0CR           0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
229
230 /* Memory Bank 1 (CAN0, 1, 2, 3) initialization                                 */
231 #define CFG_EBC_PB1AP           0x01000380  /* enable Ready, BEM=0              */
232 #define CFG_EBC_PB1CR           0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
233
234 /* Memory Bank 2 (Expension Bus) initialization                                 */
235 #define CFG_EBC_PB2AP           0x01000280  /* disable Ready, BEM=0             */
236 #define CFG_EBC_PB2CR           0xF0118000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=8bit  */
237
238 /* Memory Bank 3 (16552) initialization                                         */
239 #define CFG_EBC_PB3AP           0x01000380  /* enable Ready, BEM=0              */
240 #define CFG_EBC_PB3CR           0xF0218000  /* BAS=0xF02,BS=1MB,BU=R/W,BW=8bit  */
241
242 /* Memory Bank 4 (FPGA regs) initialization                                     */
243 #define CFG_EBC_PB4AP           0x01005380  /* enable Ready, BEM=0              */
244 #define CFG_EBC_PB4CR           0xF031C000  /* BAS=0xF03,BS=1MB,BU=R/W,BW=32bit */
245
246 /* Memory Bank 5 (Flash Bank 1/DUMMY) initialization                            */
247 #define CFG_EBC_PB5AP           0x92015480
248 #define CFG_EBC_PB5CR           0xFF85A000  /* BAS=0xFF8,BS=4MB,BU=R/W,BW=16bit */
249
250 /*-----------------------------------------------------------------------
251  * Definitions for initial stack pointer and data area (in data cache)
252  */
253 #define CFG_INIT_DCACHE_CS      7       /* use cs # 7 for data cache memory    */
254
255 #define CFG_INIT_RAM_ADDR       0x40000000  /* use data cache                  */
256 #define CFG_INIT_RAM_END        0x2000  /* End of used area in RAM             */
257 #define CFG_GBL_DATA_SIZE      128  /* size in bytes reserved for initial data */
258 #define CFG_GBL_DATA_OFFSET    (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
259 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
260
261 /*
262  * Internal Definitions
263  *
264  * Boot Flags
265  */
266 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
267 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
268
269 #endif  /* __CONFIG_H */