include/asm-arm/arch-at91/gpio.h

   1 /*
   2  * [origin: Linux kernel include/asm-arm/arch-at91/gpio.h]
   3  *
   4  *  Copyright (C) 2005 HP Labs
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  */
  12
  13 #ifndef __ASM_ARCH_AT91_GPIO_H
  14 #define __ASM_ARCH_AT91_GPIO_H
  15
  16 #include <asm/io.h>
  17 #include <asm/errno.h>
  18 #include <asm/arch/at91_pio.h>
  19
  20 #define PIN_BASE                32
  21
  22 #define MAX_GPIO_BANKS          5
  23
  24 /* these pin numbers double as IRQ numbers, like AT91xxx_ID_* values */
  25
  26 #define AT91_PIN_PA0    (PIN_BASE + 0x00 + 0)
  27 #define AT91_PIN_PA1    (PIN_BASE + 0x00 + 1)
  28 #define AT91_PIN_PA2    (PIN_BASE + 0x00 + 2)
  29 #define AT91_PIN_PA3    (PIN_BASE + 0x00 + 3)
  30 #define AT91_PIN_PA4    (PIN_BASE + 0x00 + 4)
  31 #define AT91_PIN_PA5    (PIN_BASE + 0x00 + 5)
  32 #define AT91_PIN_PA6    (PIN_BASE + 0x00 + 6)
  33 #define AT91_PIN_PA7    (PIN_BASE + 0x00 + 7)
  34 #define AT91_PIN_PA8    (PIN_BASE + 0x00 + 8)
  35 #define AT91_PIN_PA9    (PIN_BASE + 0x00 + 9)
  36 #define AT91_PIN_PA10   (PIN_BASE + 0x00 + 10)
  37 #define AT91_PIN_PA11   (PIN_BASE + 0x00 + 11)
  38 #define AT91_PIN_PA12   (PIN_BASE + 0x00 + 12)
  39 #define AT91_PIN_PA13   (PIN_BASE + 0x00 + 13)
  40 #define AT91_PIN_PA14   (PIN_BASE + 0x00 + 14)
  41 #define AT91_PIN_PA15   (PIN_BASE + 0x00 + 15)
  42 #define AT91_PIN_PA16   (PIN_BASE + 0x00 + 16)
  43 #define AT91_PIN_PA17   (PIN_BASE + 0x00 + 17)
  44 #define AT91_PIN_PA18   (PIN_BASE + 0x00 + 18)
  45 #define AT91_PIN_PA19   (PIN_BASE + 0x00 + 19)
  46 #define AT91_PIN_PA20   (PIN_BASE + 0x00 + 20)
  47 #define AT91_PIN_PA21   (PIN_BASE + 0x00 + 21)
  48 #define AT91_PIN_PA22   (PIN_BASE + 0x00 + 22)
  49 #define AT91_PIN_PA23   (PIN_BASE + 0x00 + 23)
  50 #define AT91_PIN_PA24   (PIN_BASE + 0x00 + 24)
  51 #define AT91_PIN_PA25   (PIN_BASE + 0x00 + 25)
  52 #define AT91_PIN_PA26   (PIN_BASE + 0x00 + 26)
  53 #define AT91_PIN_PA27   (PIN_BASE + 0x00 + 27)
  54 #define AT91_PIN_PA28   (PIN_BASE + 0x00 + 28)
  55 #define AT91_PIN_PA29   (PIN_BASE + 0x00 + 29)
  56 #define AT91_PIN_PA30   (PIN_BASE + 0x00 + 30)
  57 #define AT91_PIN_PA31   (PIN_BASE + 0x00 + 31)
  58
  59 #define AT91_PIN_PB0    (PIN_BASE + 0x20 + 0)
  60 #define AT91_PIN_PB1    (PIN_BASE + 0x20 + 1)
  61 #define AT91_PIN_PB2    (PIN_BASE + 0x20 + 2)
  62 #define AT91_PIN_PB3    (PIN_BASE + 0x20 + 3)
  63 #define AT91_PIN_PB4    (PIN_BASE + 0x20 + 4)
  64 #define AT91_PIN_PB5    (PIN_BASE + 0x20 + 5)
  65 #define AT91_PIN_PB6    (PIN_BASE + 0x20 + 6)
  66 #define AT91_PIN_PB7    (PIN_BASE + 0x20 + 7)
  67 #define AT91_PIN_PB8    (PIN_BASE + 0x20 + 8)
  68 #define AT91_PIN_PB9    (PIN_BASE + 0x20 + 9)
  69 #define AT91_PIN_PB10   (PIN_BASE + 0x20 + 10)
  70 #define AT91_PIN_PB11   (PIN_BASE + 0x20 + 11)
  71 #define AT91_PIN_PB12   (PIN_BASE + 0x20 + 12)
  72 #define AT91_PIN_PB13   (PIN_BASE + 0x20 + 13)
  73 #define AT91_PIN_PB14   (PIN_BASE + 0x20 + 14)
  74 #define AT91_PIN_PB15   (PIN_BASE + 0x20 + 15)
  75 #define AT91_PIN_PB16   (PIN_BASE + 0x20 + 16)
  76 #define AT91_PIN_PB17   (PIN_BASE + 0x20 + 17)
  77 #define AT91_PIN_PB18   (PIN_BASE + 0x20 + 18)
  78 #define AT91_PIN_PB19   (PIN_BASE + 0x20 + 19)
  79 #define AT91_PIN_PB20   (PIN_BASE + 0x20 + 20)
  80 #define AT91_PIN_PB21   (PIN_BASE + 0x20 + 21)
  81 #define AT91_PIN_PB22   (PIN_BASE + 0x20 + 22)
  82 #define AT91_PIN_PB23   (PIN_BASE + 0x20 + 23)
  83 #define AT91_PIN_PB24   (PIN_BASE + 0x20 + 24)
  84 #define AT91_PIN_PB25   (PIN_BASE + 0x20 + 25)
  85 #define AT91_PIN_PB26   (PIN_BASE + 0x20 + 26)
  86 #define AT91_PIN_PB27   (PIN_BASE + 0x20 + 27)
  87 #define AT91_PIN_PB28   (PIN_BASE + 0x20 + 28)
  88 #define AT91_PIN_PB29   (PIN_BASE + 0x20 + 29)
  89 #define AT91_PIN_PB30   (PIN_BASE + 0x20 + 30)
  90 #define AT91_PIN_PB31   (PIN_BASE + 0x20 + 31)
  91
  92 #define AT91_PIN_PC0    (PIN_BASE + 0x40 + 0)
  93 #define AT91_PIN_PC1    (PIN_BASE + 0x40 + 1)
  94 #define AT91_PIN_PC2    (PIN_BASE + 0x40 + 2)
  95 #define AT91_PIN_PC3    (PIN_BASE + 0x40 + 3)
  96 #define AT91_PIN_PC4    (PIN_BASE + 0x40 + 4)
  97 #define AT91_PIN_PC5    (PIN_BASE + 0x40 + 5)
  98 #define AT91_PIN_PC6    (PIN_BASE + 0x40 + 6)
  99 #define AT91_PIN_PC7    (PIN_BASE + 0x40 + 7)
 100 #define AT91_PIN_PC8    (PIN_BASE + 0x40 + 8)
 101 #define AT91_PIN_PC9    (PIN_BASE + 0x40 + 9)
 102 #define AT91_PIN_PC10   (PIN_BASE + 0x40 + 10)
 103 #define AT91_PIN_PC11   (PIN_BASE + 0x40 + 11)
 104 #define AT91_PIN_PC12   (PIN_BASE + 0x40 + 12)
 105 #define AT91_PIN_PC13   (PIN_BASE + 0x40 + 13)
 106 #define AT91_PIN_PC14   (PIN_BASE + 0x40 + 14)
 107 #define AT91_PIN_PC15   (PIN_BASE + 0x40 + 15)
 108 #define AT91_PIN_PC16   (PIN_BASE + 0x40 + 16)
 109 #define AT91_PIN_PC17   (PIN_BASE + 0x40 + 17)
 110 #define AT91_PIN_PC18   (PIN_BASE + 0x40 + 18)
 111 #define AT91_PIN_PC19   (PIN_BASE + 0x40 + 19)
 112 #define AT91_PIN_PC20   (PIN_BASE + 0x40 + 20)
 113 #define AT91_PIN_PC21   (PIN_BASE + 0x40 + 21)
 114 #define AT91_PIN_PC22   (PIN_BASE + 0x40 + 22)
 115 #define AT91_PIN_PC23   (PIN_BASE + 0x40 + 23)
 116 #define AT91_PIN_PC24   (PIN_BASE + 0x40 + 24)
 117 #define AT91_PIN_PC25   (PIN_BASE + 0x40 + 25)
 118 #define AT91_PIN_PC26   (PIN_BASE + 0x40 + 26)
 119 #define AT91_PIN_PC27   (PIN_BASE + 0x40 + 27)
 120 #define AT91_PIN_PC28   (PIN_BASE + 0x40 + 28)
 121 #define AT91_PIN_PC29   (PIN_BASE + 0x40 + 29)
 122 #define AT91_PIN_PC30   (PIN_BASE + 0x40 + 30)
 123 #define AT91_PIN_PC31   (PIN_BASE + 0x40 + 31)
 124
 125 #define AT91_PIN_PD0    (PIN_BASE + 0x60 + 0)
 126 #define AT91_PIN_PD1    (PIN_BASE + 0x60 + 1)
 127 #define AT91_PIN_PD2    (PIN_BASE + 0x60 + 2)
 128 #define AT91_PIN_PD3    (PIN_BASE + 0x60 + 3)
 129 #define AT91_PIN_PD4    (PIN_BASE + 0x60 + 4)
 130 #define AT91_PIN_PD5    (PIN_BASE + 0x60 + 5)
 131 #define AT91_PIN_PD6    (PIN_BASE + 0x60 + 6)
 132 #define AT91_PIN_PD7    (PIN_BASE + 0x60 + 7)
 133 #define AT91_PIN_PD8    (PIN_BASE + 0x60 + 8)
 134 #define AT91_PIN_PD9    (PIN_BASE + 0x60 + 9)
 135 #define AT91_PIN_PD10   (PIN_BASE + 0x60 + 10)
 136 #define AT91_PIN_PD11   (PIN_BASE + 0x60 + 11)
 137 #define AT91_PIN_PD12   (PIN_BASE + 0x60 + 12)
 138 #define AT91_PIN_PD13   (PIN_BASE + 0x60 + 13)
 139 #define AT91_PIN_PD14   (PIN_BASE + 0x60 + 14)
 140 #define AT91_PIN_PD15   (PIN_BASE + 0x60 + 15)
 141 #define AT91_PIN_PD16   (PIN_BASE + 0x60 + 16)
 142 #define AT91_PIN_PD17   (PIN_BASE + 0x60 + 17)
 143 #define AT91_PIN_PD18   (PIN_BASE + 0x60 + 18)
 144 #define AT91_PIN_PD19   (PIN_BASE + 0x60 + 19)
 145 #define AT91_PIN_PD20   (PIN_BASE + 0x60 + 20)
 146 #define AT91_PIN_PD21   (PIN_BASE + 0x60 + 21)
 147 #define AT91_PIN_PD22   (PIN_BASE + 0x60 + 22)
 148 #define AT91_PIN_PD23   (PIN_BASE + 0x60 + 23)
 149 #define AT91_PIN_PD24   (PIN_BASE + 0x60 + 24)
 150 #define AT91_PIN_PD25   (PIN_BASE + 0x60 + 25)
 151 #define AT91_PIN_PD26   (PIN_BASE + 0x60 + 26)
 152 #define AT91_PIN_PD27   (PIN_BASE + 0x60 + 27)
 153 #define AT91_PIN_PD28   (PIN_BASE + 0x60 + 28)
 154 #define AT91_PIN_PD29   (PIN_BASE + 0x60 + 29)
 155 #define AT91_PIN_PD30   (PIN_BASE + 0x60 + 30)
 156 #define AT91_PIN_PD31   (PIN_BASE + 0x60 + 31)
 157
 158 #define AT91_PIN_PE0    (PIN_BASE + 0x80 + 0)
 159 #define AT91_PIN_PE1    (PIN_BASE + 0x80 + 1)
 160 #define AT91_PIN_PE2    (PIN_BASE + 0x80 + 2)
 161 #define AT91_PIN_PE3    (PIN_BASE + 0x80 + 3)
 162 #define AT91_PIN_PE4    (PIN_BASE + 0x80 + 4)
 163 #define AT91_PIN_PE5    (PIN_BASE + 0x80 + 5)
 164 #define AT91_PIN_PE6    (PIN_BASE + 0x80 + 6)
 165 #define AT91_PIN_PE7    (PIN_BASE + 0x80 + 7)
 166 #define AT91_PIN_PE8    (PIN_BASE + 0x80 + 8)
 167 #define AT91_PIN_PE9    (PIN_BASE + 0x80 + 9)
 168 #define AT91_PIN_PE10   (PIN_BASE + 0x80 + 10)
 169 #define AT91_PIN_PE11   (PIN_BASE + 0x80 + 11)
 170 #define AT91_PIN_PE12   (PIN_BASE + 0x80 + 12)
 171 #define AT91_PIN_PE13   (PIN_BASE + 0x80 + 13)
 172 #define AT91_PIN_PE14   (PIN_BASE + 0x80 + 14)
 173 #define AT91_PIN_PE15   (PIN_BASE + 0x80 + 15)
 174 #define AT91_PIN_PE16   (PIN_BASE + 0x80 + 16)
 175 #define AT91_PIN_PE17   (PIN_BASE + 0x80 + 17)
 176 #define AT91_PIN_PE18   (PIN_BASE + 0x80 + 18)
 177 #define AT91_PIN_PE19   (PIN_BASE + 0x80 + 19)
 178 #define AT91_PIN_PE20   (PIN_BASE + 0x80 + 20)
 179 #define AT91_PIN_PE21   (PIN_BASE + 0x80 + 21)
 180 #define AT91_PIN_PE22   (PIN_BASE + 0x80 + 22)
 181 #define AT91_PIN_PE23   (PIN_BASE + 0x80 + 23)
 182 #define AT91_PIN_PE24   (PIN_BASE + 0x80 + 24)
 183 #define AT91_PIN_PE25   (PIN_BASE + 0x80 + 25)
 184 #define AT91_PIN_PE26   (PIN_BASE + 0x80 + 26)
 185 #define AT91_PIN_PE27   (PIN_BASE + 0x80 + 27)
 186 #define AT91_PIN_PE28   (PIN_BASE + 0x80 + 28)
 187 #define AT91_PIN_PE29   (PIN_BASE + 0x80 + 29)
 188 #define AT91_PIN_PE30   (PIN_BASE + 0x80 + 30)
 189 #define AT91_PIN_PE31   (PIN_BASE + 0x80 + 31)
 190
 191 static unsigned long at91_pios[] = {
 192         AT91_PIOA,
 193         AT91_PIOB,
 194         AT91_PIOC,
 195 #ifdef AT91_PIOD
 196         AT91_PIOD,
 197 #ifdef AT91_PIOE
 198         AT91_PIOE
 199 #endif
 200 #endif
 201 };
 202
 203 static inline void *pin_to_controller(unsigned pin)
 204 {
 205         pin -= PIN_BASE;
 206         pin /= 32;
 207         return (void *)(AT91_BASE_SYS + at91_pios[pin]);
 208 }
 209
 210 static inline unsigned pin_to_mask(unsigned pin)
 211 {
 212         pin -= PIN_BASE;
 213         return 1 << (pin % 32);
 214 }
 215
 216 /*
 217  * mux the pin to the "GPIO" peripheral role.
 218  */
 219 static inline int at91_set_GPIO_periph(unsigned pin, int use_pullup)
 220 {
 221         void            *pio = pin_to_controller(pin);
 222         unsigned        mask = pin_to_mask(pin);
 223
 224         __raw_writel(mask, pio + PIO_IDR);
 225         __raw_writel(mask, pio + (use_pullup ? PIO_PUER : PIO_PUDR));
 226         __raw_writel(mask, pio + PIO_PER);
 227         return 0;
 228 }
 229
 230 /*
 231  * mux the pin to the "A" internal peripheral role.
 232  */
 233 static inline int at91_set_A_periph(unsigned pin, int use_pullup)
 234 {
 235         void            *pio = pin_to_controller(pin);
 236         unsigned        mask = pin_to_mask(pin);
 237
 238         __raw_writel(mask, pio + PIO_IDR);
 239         __raw_writel(mask, pio + (use_pullup ? PIO_PUER : PIO_PUDR));
 240         __raw_writel(mask, pio + PIO_ASR);
 241         __raw_writel(mask, pio + PIO_PDR);
 242         return 0;
 243 }
 244
 245 /*
 246  * mux the pin to the "B" internal peripheral role.
 247  */
 248 static inline int at91_set_B_periph(unsigned pin, int use_pullup)
 249 {
 250         void            *pio = pin_to_controller(pin);
 251         unsigned        mask = pin_to_mask(pin);
 252
 253         __raw_writel(mask, pio + PIO_IDR);
 254         __raw_writel(mask, pio + (use_pullup ? PIO_PUER : PIO_PUDR));
 255         __raw_writel(mask, pio + PIO_BSR);
 256         __raw_writel(mask, pio + PIO_PDR);
 257         return 0;
 258 }
 259
 260 /*
 261  * mux the pin to the gpio controller (instead of "A" or "B" peripheral), and
 262  * configure it for an input.
 263  */
 264 static inline int at91_set_gpio_input(unsigned pin, int use_pullup)
 265 {
 266         void            *pio = pin_to_controller(pin);
 267         unsigned        mask = pin_to_mask(pin);
 268
 269         __raw_writel(mask, pio + PIO_IDR);
 270         __raw_writel(mask, pio + (use_pullup ? PIO_PUER : PIO_PUDR));
 271         __raw_writel(mask, pio + PIO_ODR);
 272         __raw_writel(mask, pio + PIO_PER);
 273         return 0;
 274 }
 275
 276 /*
 277  * mux the pin to the gpio controller (instead of "A" or "B" peripheral),
 278  * and configure it for an output.
 279  */
 280 static inline int at91_set_gpio_output(unsigned pin, int value)
 281 {
 282         void            *pio = pin_to_controller(pin);
 283         unsigned        mask = pin_to_mask(pin);
 284
 285         __raw_writel(mask, pio + PIO_IDR);
 286         __raw_writel(mask, pio + PIO_PUDR);
 287         __raw_writel(mask, pio + (value ? PIO_SODR : PIO_CODR));
 288         __raw_writel(mask, pio + PIO_OER);
 289         __raw_writel(mask, pio + PIO_PER);
 290         return 0;
 291 }
 292
 293 /*
 294  * enable/disable the glitch filter; mostly used with IRQ handling.
 295  */
 296 static inline int at91_set_deglitch(unsigned pin, int is_on)
 297 {
 298         void            *pio = pin_to_controller(pin);
 299         unsigned        mask = pin_to_mask(pin);
 300
 301         __raw_writel(mask, pio + (is_on ? PIO_IFER : PIO_IFDR));
 302         return 0;
 303 }
 304
 305 /*
 306  * enable/disable the multi-driver; This is only valid for output and
 307  * allows the output pin to run as an open collector output.
 308  */
 309 static inline int at91_set_multi_drive(unsigned pin, int is_on)
 310 {
 311         void            *pio = pin_to_controller(pin);
 312         unsigned        mask = pin_to_mask(pin);
 313
 314         __raw_writel(mask, pio + (is_on ? PIO_MDER : PIO_MDDR));
 315         return 0;
 316 }
 317
 318 static inline int gpio_direction_input(unsigned pin)
 319 {
 320         void            *pio = pin_to_controller(pin);
 321         unsigned        mask = pin_to_mask(pin);
 322
 323         if (!(__raw_readl(pio + PIO_PSR) & mask))
 324                 return -EINVAL;
 325         __raw_writel(mask, pio + PIO_ODR);
 326         return 0;
 327 }
 328
 329 static inline int gpio_direction_output(unsigned pin, int value)
 330 {
 331         void            *pio = pin_to_controller(pin);
 332         unsigned        mask = pin_to_mask(pin);
 333
 334         if (!(__raw_readl(pio + PIO_PSR) & mask))
 335                 return -EINVAL;
 336         __raw_writel(mask, pio + (value ? PIO_SODR : PIO_CODR));
 337         __raw_writel(mask, pio + PIO_OER);
 338         return 0;
 339 }
 340
 341 /*
 342  * assuming the pin is muxed as a gpio output, set its value.
 343  */
 344 static inline int at91_set_gpio_value(unsigned pin, int value)
 345 {
 346         void            *pio = pin_to_controller(pin);
 347         unsigned        mask = pin_to_mask(pin);
 348
 349         __raw_writel(mask, pio + (value ? PIO_SODR : PIO_CODR));
 350         return 0;
 351 }
 352
 353 /*
 354  * read the pin's value (works even if it's not muxed as a gpio).
 355  */
 356 static inline int at91_get_gpio_value(unsigned pin)
 357 {
 358         void            *pio = pin_to_controller(pin);
 359         unsigned        mask = pin_to_mask(pin);
 360         u32             pdsr;
 361
 362         pdsr = __raw_readl(pio + PIO_PDSR);
 363         return (pdsr & mask) != 0;
 364 }
 365
 366 #endif