Merge branch 'master' of /home/stefan/git/u-boot/u-boot
[platform/kernel/u-boot.git] / include / 4xx_i2c.h
1 /*
2  * (C) Copyright 2007
3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 #ifndef _4xx_i2c_h_
25 #define _4xx_i2c_h_
26
27 #define IIC_OK          0
28 #define IIC_NOK         1
29 #define IIC_NOK_LA      2               /* Lost arbitration */
30 #define IIC_NOK_ICT     3               /* Incomplete transfer */
31 #define IIC_NOK_XFRA    4               /* Transfer aborted */
32 #define IIC_NOK_DATA    5               /* No data in buffer */
33 #define IIC_NOK_TOUT    6               /* Transfer timeout */
34
35 #define IIC_TIMEOUT     1               /* 1 second */
36
37 #if defined(CONFIG_I2C_MULTI_BUS)
38 #define I2C_BUS_OFFS    (i2c_bus_num * 0x100)
39 #else
40 #define I2C_BUS_OFFS    (0x000)
41 #endif /* CONFIG_I2C_MULTI_BUS */
42
43 #if defined(CONFIG_440EP) || defined(CONFIG_440GR) || \
44     defined(CONFIG_440EPX) || defined(CONFIG_440GRX)
45 #define I2C_BASE_ADDR   (CFG_PERIPHERAL_BASE + 0x00000700 + I2C_BUS_OFFS)
46 #elif defined(CONFIG_440) || defined(CONFIG_405EX)
47 /* all remaining 440 variants */
48 #define I2C_BASE_ADDR   (CFG_PERIPHERAL_BASE + 0x00000400 + I2C_BUS_OFFS)
49 #else
50 /* all 405 variants */
51 #define I2C_BASE_ADDR   (0xEF600500 + I2C_BUS_OFFS)
52 #endif
53
54 #define I2C_REGISTERS_BASE_ADDRESS I2C_BASE_ADDR
55 #define IIC_MDBUF       (I2C_REGISTERS_BASE_ADDRESS+IICMDBUF)
56 #define IIC_SDBUF       (I2C_REGISTERS_BASE_ADDRESS+IICSDBUF)
57 #define IIC_LMADR       (I2C_REGISTERS_BASE_ADDRESS+IICLMADR)
58 #define IIC_HMADR       (I2C_REGISTERS_BASE_ADDRESS+IICHMADR)
59 #define IIC_CNTL        (I2C_REGISTERS_BASE_ADDRESS+IICCNTL)
60 #define IIC_MDCNTL      (I2C_REGISTERS_BASE_ADDRESS+IICMDCNTL)
61 #define IIC_STS         (I2C_REGISTERS_BASE_ADDRESS+IICSTS)
62 #define IIC_EXTSTS      (I2C_REGISTERS_BASE_ADDRESS+IICEXTSTS)
63 #define IIC_LSADR       (I2C_REGISTERS_BASE_ADDRESS+IICLSADR)
64 #define IIC_HSADR       (I2C_REGISTERS_BASE_ADDRESS+IICHSADR)
65 #define IIC_CLKDIV      (I2C_REGISTERS_BASE_ADDRESS+IICCLKDIV)
66 #define IIC_INTRMSK     (I2C_REGISTERS_BASE_ADDRESS+IICINTRMSK)
67 #define IIC_XFRCNT      (I2C_REGISTERS_BASE_ADDRESS+IICXFRCNT)
68 #define IIC_XTCNTLSS    (I2C_REGISTERS_BASE_ADDRESS+IICXTCNTLSS)
69 #define IIC_DIRECTCNTL  (I2C_REGISTERS_BASE_ADDRESS+IICDIRECTCNTL)
70
71 /* MDCNTL Register Bit definition */
72 #define IIC_MDCNTL_HSCL         0x01
73 #define IIC_MDCNTL_EUBS         0x02
74 #define IIC_MDCNTL_EINT         0x04
75 #define IIC_MDCNTL_ESM          0x08
76 #define IIC_MDCNTL_FSM          0x10
77 #define IIC_MDCNTL_EGC          0x20
78 #define IIC_MDCNTL_FMDB         0x40
79 #define IIC_MDCNTL_FSDB         0x80
80
81 /* CNTL Register Bit definition */
82 #define IIC_CNTL_PT             0x01
83 #define IIC_CNTL_READ           0x02
84 #define IIC_CNTL_CHT            0x04
85 #define IIC_CNTL_RPST           0x08
86 /* bit 2/3 for Transfer count*/
87 #define IIC_CNTL_AMD            0x40
88 #define IIC_CNTL_HMT            0x80
89
90 /* STS Register Bit definition */
91 #define IIC_STS_PT              0x01
92 #define IIC_STS_IRQA            0x02
93 #define IIC_STS_ERR             0x04
94 #define IIC_STS_SCMP            0x08
95 #define IIC_STS_MDBF            0x10
96 #define IIC_STS_MDBS            0x20
97 #define IIC_STS_SLPR            0x40
98 #define IIC_STS_SSS             0x80
99
100 /* EXTSTS Register Bit definition */
101 #define IIC_EXTSTS_XFRA         0x01
102 #define IIC_EXTSTS_ICT          0x02
103 #define IIC_EXTSTS_LA           0x04
104
105 /* XTCNTLSS Register Bit definition */
106 #define IIC_XTCNTLSS_SRST       0x01
107 #define IIC_XTCNTLSS_EPI        0x02
108 #define IIC_XTCNTLSS_SDBF       0x04
109 #define IIC_XTCNTLSS_SBDD       0x08
110 #define IIC_XTCNTLSS_SWS        0x10
111 #define IIC_XTCNTLSS_SWC        0x20
112 #define IIC_XTCNTLSS_SRS        0x40
113 #define IIC_XTCNTLSS_SRC        0x80
114
115 /* IICx_DIRECTCNTL register */
116 #define IIC_DIRCNTL_SDAC        0x08
117 #define IIC_DIRCNTL_SCC         0x04
118 #define IIC_DIRCNTL_MSDA        0x02
119 #define IIC_DIRCNTL_MSC         0x01
120
121 #define DIRCTNL_FREE(v)         (((v) & 0x0f) == 0x0f)
122 #endif