hw/pc.c

   1 /*
   2  * QEMU PC System Emulator
   3  *
   4  * Copyright (c) 2003-2004 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "hw.h"
  25 #include "pc.h"
  26 #include "apic.h"
  27 #include "fdc.h"
  28 #include "ide.h"
  29 #include "pci.h"
  30 #include "vmware_vga.h"
  31 #include "monitor.h"
  32 #include "fw_cfg.h"
  33 #include "hpet_emul.h"
  34 #include "smbios.h"
  35 #include "loader.h"
  36 #include "elf.h"
  37 #include "multiboot.h"
  38 #include "mc146818rtc.h"
  39 #include "i8254.h"
  40 #include "pcspk.h"
  41 #include "msi.h"
  42 #include "sysbus.h"
  43 #include "sysemu.h"
  44 #include "kvm.h"
  45 #include "kvm_i386.h"
  46 #include "xen.h"
  47 #include "blockdev.h"
  48 #include "hw/block-common.h"
  49 #include "ui/qemu-spice.h"
  50 #include "memory.h"
  51 #include "exec-memory.h"
  52 #include "arch_init.h"
  53 #include "bitmap.h"
  54 #include "vga-pci.h"
  55
  56 #ifdef CONFIG_MARU
  57 #include "../tizen/src/hw/maru_overlay.h"
  58 #include "../tizen/src/hw/maru_brightness.h"
  59 #include "../tizen/src/maru_err_table.h"
  60 #endif
  61
  62 /* output Bochs bios info messages */
  63 //#define DEBUG_BIOS
  64
  65 /* debug PC/ISA interrupts */
  66 //#define DEBUG_IRQ
  67
  68 #ifdef DEBUG_IRQ
  69 #define DPRINTF(fmt, ...)                                       \
  70     do { printf("CPUIRQ: " fmt , ## __VA_ARGS__); } while (0)
  71 #else
  72 #define DPRINTF(fmt, ...)
  73 #endif
  74
  75 /* Leave a chunk of memory at the top of RAM for the BIOS ACPI tables.  */
  76 #define ACPI_DATA_SIZE       0x10000
  77 #define BIOS_CFG_IOPORT 0x510
  78 #define FW_CFG_ACPI_TABLES (FW_CFG_ARCH_LOCAL + 0)
  79 #define FW_CFG_SMBIOS_ENTRIES (FW_CFG_ARCH_LOCAL + 1)
  80 #define FW_CFG_IRQ0_OVERRIDE (FW_CFG_ARCH_LOCAL + 2)
  81 #define FW_CFG_E820_TABLE (FW_CFG_ARCH_LOCAL + 3)
  82 #define FW_CFG_HPET (FW_CFG_ARCH_LOCAL + 4)
  83
  84 #define MSI_ADDR_BASE 0xfee00000
  85
  86 #define E820_NR_ENTRIES         16
  87
  88 struct e820_entry {
  89     uint64_t address;
  90     uint64_t length;
  91     uint32_t type;
  92 } QEMU_PACKED __attribute((__aligned__(4)));
  93
  94 struct e820_table {
  95     uint32_t count;
  96     struct e820_entry entry[E820_NR_ENTRIES];
  97 } QEMU_PACKED __attribute((__aligned__(4)));
  98
  99 static struct e820_table e820_table;
 100 struct hpet_fw_config hpet_cfg = {.count = UINT8_MAX};
 101
 102 void gsi_handler(void *opaque, int n, int level)
 103 {
 104     GSIState *s = opaque;
 105
 106     DPRINTF("pc: %s GSI %d\n", level ? "raising" : "lowering", n);
 107     if (n < ISA_NUM_IRQS) {
 108         qemu_set_irq(s->i8259_irq[n], level);
 109     }
 110     qemu_set_irq(s->ioapic_irq[n], level);
 111 }
 112
 113 static void ioport80_write(void *opaque, uint32_t addr, uint32_t data)
 114 {
 115 }
 116
 117 /* MSDOS compatibility mode FPU exception support */
 118 static qemu_irq ferr_irq;
 119
 120 void pc_register_ferr_irq(qemu_irq irq)
 121 {
 122     ferr_irq = irq;
 123 }
 124
 125 /* XXX: add IGNNE support */
 126 void cpu_set_ferr(CPUX86State *s)
 127 {
 128     qemu_irq_raise(ferr_irq);
 129 }
 130
 131 static void ioportF0_write(void *opaque, uint32_t addr, uint32_t data)
 132 {
 133     qemu_irq_lower(ferr_irq);
 134 }
 135
 136 /* TSC handling */
 137 uint64_t cpu_get_tsc(CPUX86State *env)
 138 {
 139     return cpu_get_ticks();
 140 }
 141
 142 /* SMM support */
 143
 144 static cpu_set_smm_t smm_set;
 145 static void *smm_arg;
 146
 147 void cpu_smm_register(cpu_set_smm_t callback, void *arg)
 148 {
 149     assert(smm_set == NULL);
 150     assert(smm_arg == NULL);
 151     smm_set = callback;
 152     smm_arg = arg;
 153 }
 154
 155 void cpu_smm_update(CPUX86State *env)
 156 {
 157     if (smm_set && smm_arg && env == first_cpu)
 158         smm_set(!!(env->hflags & HF_SMM_MASK), smm_arg);
 159 }
 160
 161
 162 /* IRQ handling */
 163 int cpu_get_pic_interrupt(CPUX86State *env)
 164 {
 165     int intno;
 166
 167     intno = apic_get_interrupt(env->apic_state);
 168     if (intno >= 0) {
 169         return intno;
 170     }
 171     /* read the irq from the PIC */
 172     if (!apic_accept_pic_intr(env->apic_state)) {
 173         return -1;
 174     }
 175
 176     intno = pic_read_irq(isa_pic);
 177     return intno;
 178 }
 179
 180 static void pic_irq_request(void *opaque, int irq, int level)
 181 {
 182     CPUX86State *env = first_cpu;
 183
 184     DPRINTF("pic_irqs: %s irq %d\n", level? "raise" : "lower", irq);
 185     if (env->apic_state) {
 186         while (env) {
 187             if (apic_accept_pic_intr(env->apic_state)) {
 188                 apic_deliver_pic_intr(env->apic_state, level);
 189             }
 190             env = env->next_cpu;
 191         }
 192     } else {
 193         if (level)
 194             cpu_interrupt(env, CPU_INTERRUPT_HARD);
 195         else
 196             cpu_reset_interrupt(env, CPU_INTERRUPT_HARD);
 197     }
 198 }
 199
 200 /* PC cmos mappings */
 201
 202 #define REG_EQUIPMENT_BYTE          0x14
 203
 204 static int cmos_get_fd_drive_type(FDriveType fd0)
 205 {
 206     int val;
 207
 208     switch (fd0) {
 209     case FDRIVE_DRV_144:
 210         /* 1.44 Mb 3"5 drive */
 211         val = 4;
 212         break;
 213     case FDRIVE_DRV_288:
 214         /* 2.88 Mb 3"5 drive */
 215         val = 5;
 216         break;
 217     case FDRIVE_DRV_120:
 218         /* 1.2 Mb 5"5 drive */
 219         val = 2;
 220         break;
 221     case FDRIVE_DRV_NONE:
 222     default:
 223         val = 0;
 224         break;
 225     }
 226     return val;
 227 }
 228
 229 static void cmos_init_hd(ISADevice *s, int type_ofs, int info_ofs,
 230                          int16_t cylinders, int8_t heads, int8_t sectors)
 231 {
 232     rtc_set_memory(s, type_ofs, 47);
 233     rtc_set_memory(s, info_ofs, cylinders);
 234     rtc_set_memory(s, info_ofs + 1, cylinders >> 8);
 235     rtc_set_memory(s, info_ofs + 2, heads);
 236     rtc_set_memory(s, info_ofs + 3, 0xff);
 237     rtc_set_memory(s, info_ofs + 4, 0xff);
 238     rtc_set_memory(s, info_ofs + 5, 0xc0 | ((heads > 8) << 3));
 239     rtc_set_memory(s, info_ofs + 6, cylinders);
 240     rtc_set_memory(s, info_ofs + 7, cylinders >> 8);
 241     rtc_set_memory(s, info_ofs + 8, sectors);
 242 }
 243
 244 /* convert boot_device letter to something recognizable by the bios */
 245 static int boot_device2nibble(char boot_device)
 246 {
 247     switch(boot_device) {
 248     case 'a':
 249     case 'b':
 250         return 0x01; /* floppy boot */
 251     case 'c':
 252         return 0x02; /* hard drive boot */
 253     case 'd':
 254         return 0x03; /* CD-ROM boot */
 255     case 'n':
 256         return 0x04; /* Network boot */
 257     }
 258     return 0;
 259 }
 260
 261 static int set_boot_dev(ISADevice *s, const char *boot_device, int fd_bootchk)
 262 {
 263 #define PC_MAX_BOOT_DEVICES 3
 264     int nbds, bds[3] = { 0, };
 265     int i;
 266
 267     nbds = strlen(boot_device);
 268     if (nbds > PC_MAX_BOOT_DEVICES) {
 269         error_report("Too many boot devices for PC");
 270         return(1);
 271     }
 272     for (i = 0; i < nbds; i++) {
 273         bds[i] = boot_device2nibble(boot_device[i]);
 274         if (bds[i] == 0) {
 275             error_report("Invalid boot device for PC: '%c'",
 276                          boot_device[i]);
 277             return(1);
 278         }
 279     }
 280     rtc_set_memory(s, 0x3d, (bds[1] << 4) | bds[0]);
 281     rtc_set_memory(s, 0x38, (bds[2] << 4) | (fd_bootchk ? 0x0 : 0x1));
 282     return(0);
 283 }
 284
 285 static int pc_boot_set(void *opaque, const char *boot_device)
 286 {
 287     return set_boot_dev(opaque, boot_device, 0);
 288 }
 289
 290 typedef struct pc_cmos_init_late_arg {
 291     ISADevice *rtc_state;
 292     BusState *idebus[2];
 293 } pc_cmos_init_late_arg;
 294
 295 static void pc_cmos_init_late(void *opaque)
 296 {
 297     pc_cmos_init_late_arg *arg = opaque;
 298     ISADevice *s = arg->rtc_state;
 299     int16_t cylinders;
 300     int8_t heads, sectors;
 301     int val;
 302     int i, trans;
 303
 304     val = 0;
 305     if (ide_get_geometry(arg->idebus[0], 0,
 306                          &cylinders, &heads, &sectors) >= 0) {
 307         cmos_init_hd(s, 0x19, 0x1b, cylinders, heads, sectors);
 308         val |= 0xf0;
 309     }
 310     if (ide_get_geometry(arg->idebus[0], 1,
 311                          &cylinders, &heads, &sectors) >= 0) {
 312         cmos_init_hd(s, 0x1a, 0x24, cylinders, heads, sectors);
 313         val |= 0x0f;
 314     }
 315     rtc_set_memory(s, 0x12, val);
 316
 317     val = 0;
 318     for (i = 0; i < 4; i++) {
 319         /* NOTE: ide_get_geometry() returns the physical
 320            geometry.  It is always such that: 1 <= sects <= 63, 1
 321            <= heads <= 16, 1 <= cylinders <= 16383. The BIOS
 322            geometry can be different if a translation is done. */
 323         if (ide_get_geometry(arg->idebus[i / 2], i % 2,
 324                              &cylinders, &heads, &sectors) >= 0) {
 325             trans = ide_get_bios_chs_trans(arg->idebus[i / 2], i % 2) - 1;
 326             assert((trans & ~3) == 0);
 327             val |= trans << (i * 2);
 328         }
 329     }
 330     rtc_set_memory(s, 0x39, val);
 331
 332     qemu_unregister_reset(pc_cmos_init_late, opaque);
 333 }
 334
 335 void pc_cmos_init(ram_addr_t ram_size, ram_addr_t above_4g_mem_size,
 336                   const char *boot_device,
 337                   ISADevice *floppy, BusState *idebus0, BusState *idebus1,
 338                   ISADevice *s)
 339 {
 340     int val, nb, i;
 341     FDriveType fd_type[2] = { FDRIVE_DRV_NONE, FDRIVE_DRV_NONE };
 342     static pc_cmos_init_late_arg arg;
 343
 344     /* various important CMOS locations needed by PC/Bochs bios */
 345
 346     /* memory size */
 347     /* base memory (first MiB) */
 348     val = MIN(ram_size / 1024, 640);
 349     rtc_set_memory(s, 0x15, val);
 350     rtc_set_memory(s, 0x16, val >> 8);
 351     /* extended memory (next 64MiB) */
 352     if (ram_size > 1024 * 1024) {
 353         val = (ram_size - 1024 * 1024) / 1024;
 354     } else {
 355         val = 0;
 356     }
 357     if (val > 65535)
 358         val = 65535;
 359     rtc_set_memory(s, 0x17, val);
 360     rtc_set_memory(s, 0x18, val >> 8);
 361     rtc_set_memory(s, 0x30, val);
 362     rtc_set_memory(s, 0x31, val >> 8);
 363     /* memory between 16MiB and 4GiB */
 364     if (ram_size > 16 * 1024 * 1024) {
 365         val = (ram_size - 16 * 1024 * 1024) / 65536;
 366     } else {
 367         val = 0;
 368     }
 369     if (val > 65535)
 370         val = 65535;
 371     rtc_set_memory(s, 0x34, val);
 372     rtc_set_memory(s, 0x35, val >> 8);
 373     /* memory above 4GiB */
 374     val = above_4g_mem_size / 65536;
 375     rtc_set_memory(s, 0x5b, val);
 376     rtc_set_memory(s, 0x5c, val >> 8);
 377     rtc_set_memory(s, 0x5d, val >> 16);
 378
 379     /* set the number of CPU */
 380     rtc_set_memory(s, 0x5f, smp_cpus - 1);
 381
 382     /* set boot devices, and disable floppy signature check if requested */
 383     if (set_boot_dev(s, boot_device, fd_bootchk)) {
 384         exit(1);
 385     }
 386
 387     /* floppy type */
 388     if (floppy) {
 389         for (i = 0; i < 2; i++) {
 390             fd_type[i] = isa_fdc_get_drive_type(floppy, i);
 391         }
 392     }
 393     val = (cmos_get_fd_drive_type(fd_type[0]) << 4) |
 394         cmos_get_fd_drive_type(fd_type[1]);
 395     rtc_set_memory(s, 0x10, val);
 396
 397     val = 0;
 398     nb = 0;
 399     if (fd_type[0] < FDRIVE_DRV_NONE) {
 400         nb++;
 401     }
 402     if (fd_type[1] < FDRIVE_DRV_NONE) {
 403         nb++;
 404     }
 405     switch (nb) {
 406     case 0:
 407         break;
 408     case 1:
 409         val |= 0x01; /* 1 drive, ready for boot */
 410         break;
 411     case 2:
 412         val |= 0x41; /* 2 drives, ready for boot */
 413         break;
 414     }
 415     val |= 0x02; /* FPU is there */
 416     val |= 0x04; /* PS/2 mouse installed */
 417     rtc_set_memory(s, REG_EQUIPMENT_BYTE, val);
 418
 419     /* hard drives */
 420     arg.rtc_state = s;
 421     arg.idebus[0] = idebus0;
 422     arg.idebus[1] = idebus1;
 423     qemu_register_reset(pc_cmos_init_late, &arg);
 424 }
 425
 426 /* port 92 stuff: could be split off */
 427 typedef struct Port92State {
 428     ISADevice dev;
 429     MemoryRegion io;
 430     uint8_t outport;
 431     qemu_irq *a20_out;
 432 } Port92State;
 433
 434 static void port92_write(void *opaque, uint32_t addr, uint32_t val)
 435 {
 436     Port92State *s = opaque;
 437
 438     DPRINTF("port92: write 0x%02x\n", val);
 439     s->outport = val;
 440     qemu_set_irq(*s->a20_out, (val >> 1) & 1);
 441     if (val & 1) {
 442         qemu_system_reset_request();
 443     }
 444 }
 445
 446 static uint32_t port92_read(void *opaque, uint32_t addr)
 447 {
 448     Port92State *s = opaque;
 449     uint32_t ret;
 450
 451     ret = s->outport;
 452     DPRINTF("port92: read 0x%02x\n", ret);
 453     return ret;
 454 }
 455
 456 static void port92_init(ISADevice *dev, qemu_irq *a20_out)
 457 {
 458     Port92State *s = DO_UPCAST(Port92State, dev, dev);
 459
 460     s->a20_out = a20_out;
 461 }
 462
 463 static const VMStateDescription vmstate_port92_isa = {
 464     .name = "port92",
 465     .version_id = 1,
 466     .minimum_version_id = 1,
 467     .minimum_version_id_old = 1,
 468     .fields      = (VMStateField []) {
 469         VMSTATE_UINT8(outport, Port92State),
 470         VMSTATE_END_OF_LIST()
 471     }
 472 };
 473
 474 static void port92_reset(DeviceState *d)
 475 {
 476     Port92State *s = container_of(d, Port92State, dev.qdev);
 477
 478     s->outport &= ~1;
 479 }
 480
 481 static const MemoryRegionPortio port92_portio[] = {
 482     { 0, 1, 1, .read = port92_read, .write = port92_write },
 483     PORTIO_END_OF_LIST(),
 484 };
 485
 486 static const MemoryRegionOps port92_ops = {
 487     .old_portio = port92_portio
 488 };
 489
 490 static int port92_initfn(ISADevice *dev)
 491 {
 492     Port92State *s = DO_UPCAST(Port92State, dev, dev);
 493
 494     memory_region_init_io(&s->io, &port92_ops, s, "port92", 1);
 495     isa_register_ioport(dev, &s->io, 0x92);
 496
 497     s->outport = 0;
 498     return 0;
 499 }
 500
 501 static void port92_class_initfn(ObjectClass *klass, void *data)
 502 {
 503     DeviceClass *dc = DEVICE_CLASS(klass);
 504     ISADeviceClass *ic = ISA_DEVICE_CLASS(klass);
 505     ic->init = port92_initfn;
 506     dc->no_user = 1;
 507     dc->reset = port92_reset;
 508     dc->vmsd = &vmstate_port92_isa;
 509 }
 510
 511 static TypeInfo port92_info = {
 512     .name          = "port92",
 513     .parent        = TYPE_ISA_DEVICE,
 514     .instance_size = sizeof(Port92State),
 515     .class_init    = port92_class_initfn,
 516 };
 517
 518 static void port92_register_types(void)
 519 {
 520     type_register_static(&port92_info);
 521 }
 522
 523 type_init(port92_register_types)
 524
 525 static void handle_a20_line_change(void *opaque, int irq, int level)
 526 {
 527     CPUX86State *cpu = opaque;
 528
 529     /* XXX: send to all CPUs ? */
 530     /* XXX: add logic to handle multiple A20 line sources */
 531     cpu_x86_set_a20(cpu, level);
 532 }
 533
 534 /***********************************************************/
 535 /* Bochs BIOS debug ports */
 536
 537 static void bochs_bios_write(void *opaque, uint32_t addr, uint32_t val)
 538 {
 539     static const char shutdown_str[8] = "Shutdown";
 540     static int shutdown_index = 0;
 541
 542     switch(addr) {
 543         /* Bochs BIOS messages */
 544     case 0x400:
 545     case 0x401:
 546         /* used to be panic, now unused */
 547         break;
 548     case 0x402:
 549     case 0x403:
 550 #ifdef DEBUG_BIOS
 551         fprintf(stderr, "%c", val);
 552 #endif
 553         break;
 554     case 0x8900:
 555         /* same as Bochs power off */
 556         if (val == shutdown_str[shutdown_index]) {
 557             shutdown_index++;
 558             if (shutdown_index == 8) {
 559                 shutdown_index = 0;
 560                 qemu_system_shutdown_request();
 561             }
 562         } else {
 563             shutdown_index = 0;
 564         }
 565         break;
 566
 567         /* LGPL'ed VGA BIOS messages */
 568     case 0x501:
 569     case 0x502:
 570         exit((val << 1) | 1);
 571     case 0x500:
 572     case 0x503:
 573 #ifdef DEBUG_BIOS
 574         fprintf(stderr, "%c", val);
 575 #endif
 576         break;
 577     }
 578 }
 579
 580 int e820_add_entry(uint64_t address, uint64_t length, uint32_t type)
 581 {
 582     int index = le32_to_cpu(e820_table.count);
 583     struct e820_entry *entry;
 584
 585     if (index >= E820_NR_ENTRIES)
 586         return -EBUSY;
 587     entry = &e820_table.entry[index++];
 588
 589     entry->address = cpu_to_le64(address);
 590     entry->length = cpu_to_le64(length);
 591     entry->type = cpu_to_le32(type);
 592
 593     e820_table.count = cpu_to_le32(index);
 594     return index;
 595 }
 596
 597 static void *bochs_bios_init(void)
 598 {
 599     void *fw_cfg;
 600     uint8_t *smbios_table;
 601     size_t smbios_len;
 602     uint64_t *numa_fw_cfg;
 603     int i, j;
 604
 605     register_ioport_write(0x400, 1, 2, bochs_bios_write, NULL);
 606     register_ioport_write(0x401, 1, 2, bochs_bios_write, NULL);
 607     register_ioport_write(0x402, 1, 1, bochs_bios_write, NULL);
 608     register_ioport_write(0x403, 1, 1, bochs_bios_write, NULL);
 609     register_ioport_write(0x8900, 1, 1, bochs_bios_write, NULL);
 610
 611     register_ioport_write(0x501, 1, 1, bochs_bios_write, NULL);
 612     register_ioport_write(0x501, 1, 2, bochs_bios_write, NULL);
 613     register_ioport_write(0x502, 1, 2, bochs_bios_write, NULL);
 614     register_ioport_write(0x500, 1, 1, bochs_bios_write, NULL);
 615     register_ioport_write(0x503, 1, 1, bochs_bios_write, NULL);
 616
 617     fw_cfg = fw_cfg_init(BIOS_CFG_IOPORT, BIOS_CFG_IOPORT + 1, 0, 0);
 618
 619     fw_cfg_add_i32(fw_cfg, FW_CFG_ID, 1);
 620     fw_cfg_add_i64(fw_cfg, FW_CFG_RAM_SIZE, (uint64_t)ram_size);
 621     fw_cfg_add_bytes(fw_cfg, FW_CFG_ACPI_TABLES, (uint8_t *)acpi_tables,
 622                      acpi_tables_len);
 623     fw_cfg_add_i32(fw_cfg, FW_CFG_IRQ0_OVERRIDE, kvm_allows_irq0_override());
 624
 625     smbios_table = smbios_get_table(&smbios_len);
 626     if (smbios_table)
 627         fw_cfg_add_bytes(fw_cfg, FW_CFG_SMBIOS_ENTRIES,
 628                          smbios_table, smbios_len);
 629     fw_cfg_add_bytes(fw_cfg, FW_CFG_E820_TABLE, (uint8_t *)&e820_table,
 630                      sizeof(struct e820_table));
 631
 632     fw_cfg_add_bytes(fw_cfg, FW_CFG_HPET, (uint8_t *)&hpet_cfg,
 633                      sizeof(struct hpet_fw_config));
 634     /* allocate memory for the NUMA channel: one (64bit) word for the number
 635      * of nodes, one word for each VCPU->node and one word for each node to
 636      * hold the amount of memory.
 637      */
 638     numa_fw_cfg = g_malloc0((1 + max_cpus + nb_numa_nodes) * 8);
 639     numa_fw_cfg[0] = cpu_to_le64(nb_numa_nodes);
 640     for (i = 0; i < max_cpus; i++) {
 641         for (j = 0; j < nb_numa_nodes; j++) {
 642             if (test_bit(i, node_cpumask[j])) {
 643                 numa_fw_cfg[i + 1] = cpu_to_le64(j);
 644                 break;
 645             }
 646         }
 647     }
 648     for (i = 0; i < nb_numa_nodes; i++) {
 649         numa_fw_cfg[max_cpus + 1 + i] = cpu_to_le64(node_mem[i]);
 650     }
 651     fw_cfg_add_bytes(fw_cfg, FW_CFG_NUMA, (uint8_t *)numa_fw_cfg,
 652                      (1 + max_cpus + nb_numa_nodes) * 8);
 653
 654     return fw_cfg;
 655 }
 656
 657 static long get_file_size(FILE *f)
 658 {
 659     long where, size;
 660
 661     /* XXX: on Unix systems, using fstat() probably makes more sense */
 662
 663     where = ftell(f);
 664     fseek(f, 0, SEEK_END);
 665     size = ftell(f);
 666     fseek(f, where, SEEK_SET);
 667
 668     return size;
 669 }
 670
 671 static void load_linux(void *fw_cfg,
 672                        const char *kernel_filename,
 673                        const char *initrd_filename,
 674                        const char *kernel_cmdline,
 675                        target_phys_addr_t max_ram_size)
 676 {
 677     uint16_t protocol;
 678     int setup_size, kernel_size, initrd_size = 0, cmdline_size;
 679     uint32_t initrd_max;
 680     uint8_t header[8192], *setup, *kernel, *initrd_data;
 681     target_phys_addr_t real_addr, prot_addr, cmdline_addr, initrd_addr = 0;
 682     FILE *f;
 683     char *vmode;
 684
 685     /* Align to 16 bytes as a paranoia measure */
 686     cmdline_size = (strlen(kernel_cmdline)+16) & ~15;
 687
 688     /* load the kernel header */
 689     f = fopen(kernel_filename, "rb");
 690     if (!f || !(kernel_size = get_file_size(f)) ||
 691         fread(header, 1, MIN(ARRAY_SIZE(header), kernel_size), f) !=
 692         MIN(ARRAY_SIZE(header), kernel_size)) {
 693         fprintf(stderr, "qemu: could not load kernel '%s': %s\n",
 694                 kernel_filename, strerror(errno));
 695
 696 #ifdef CONFIG_MARU
 697         char *error_msg = NULL;
 698
 699         error_msg = maru_convert_path(error_msg, kernel_filename);
 700     maru_register_exit_msg(MARU_EXIT_KERNEL_FILE_EXCEPTION, error_msg);
 701         if (error_msg) {
 702             g_free(error_msg);
 703         }
 704 #endif
 705
 706         exit(1);
 707     }
 708
 709     /* kernel protocol version */
 710 #if 0
 711     fprintf(stderr, "header magic: %#x\n", ldl_p(header+0x202));
 712 #endif
 713     if (ldl_p(header+0x202) == 0x53726448)
 714         protocol = lduw_p(header+0x206);
 715     else {
 716         /* This looks like a multiboot kernel. If it is, let's stop
 717            treating it like a Linux kernel. */
 718         if (load_multiboot(fw_cfg, f, kernel_filename, initrd_filename,
 719                            kernel_cmdline, kernel_size, header))
 720             return;
 721         protocol = 0;
 722     }
 723
 724     if (protocol < 0x200 || !(header[0x211] & 0x01)) {
 725         /* Low kernel */
 726         real_addr    = 0x90000;
 727         cmdline_addr = 0x9a000 - cmdline_size;
 728         prot_addr    = 0x10000;
 729     } else if (protocol < 0x202) {
 730         /* High but ancient kernel */
 731         real_addr    = 0x90000;
 732         cmdline_addr = 0x9a000 - cmdline_size;
 733         prot_addr    = 0x100000;
 734     } else {
 735         /* High and recent kernel */
 736         real_addr    = 0x10000;
 737         cmdline_addr = 0x20000;
 738         prot_addr    = 0x100000;
 739     }
 740
 741 #if 0
 742     fprintf(stderr,
 743             "qemu: real_addr     = 0x" TARGET_FMT_plx "\n"
 744             "qemu: cmdline_addr  = 0x" TARGET_FMT_plx "\n"
 745             "qemu: prot_addr     = 0x" TARGET_FMT_plx "\n",
 746             real_addr,
 747             cmdline_addr,
 748             prot_addr);
 749 #endif
 750
 751     /* highest address for loading the initrd */
 752     if (protocol >= 0x203)
 753         initrd_max = ldl_p(header+0x22c);
 754     else
 755         initrd_max = 0x37ffffff;
 756
 757     if (initrd_max >= max_ram_size-ACPI_DATA_SIZE)
 758         initrd_max = max_ram_size-ACPI_DATA_SIZE-1;
 759
 760     fw_cfg_add_i32(fw_cfg, FW_CFG_CMDLINE_ADDR, cmdline_addr);
 761     fw_cfg_add_i32(fw_cfg, FW_CFG_CMDLINE_SIZE, strlen(kernel_cmdline)+1);
 762     fw_cfg_add_bytes(fw_cfg, FW_CFG_CMDLINE_DATA,
 763                      (uint8_t*)strdup(kernel_cmdline),
 764                      strlen(kernel_cmdline)+1);
 765
 766     if (protocol >= 0x202) {
 767         stl_p(header+0x228, cmdline_addr);
 768     } else {
 769         stw_p(header+0x20, 0xA33F);
 770         stw_p(header+0x22, cmdline_addr-real_addr);
 771     }
 772
 773     /* handle vga= parameter */
 774     vmode = strstr(kernel_cmdline, "vga=");
 775     if (vmode) {
 776         unsigned int video_mode;
 777         /* skip "vga=" */
 778         vmode += 4;
 779         if (!strncmp(vmode, "normal", 6)) {
 780             video_mode = 0xffff;
 781         } else if (!strncmp(vmode, "ext", 3)) {
 782             video_mode = 0xfffe;
 783         } else if (!strncmp(vmode, "ask", 3)) {
 784             video_mode = 0xfffd;
 785         } else {
 786             video_mode = strtol(vmode, NULL, 0);
 787         }
 788         stw_p(header+0x1fa, video_mode);
 789     }
 790
 791     /* loader type */
 792     /* High nybble = B reserved for QEMU; low nybble is revision number.
 793        If this code is substantially changed, you may want to consider
 794        incrementing the revision. */
 795     if (protocol >= 0x200)
 796         header[0x210] = 0xB0;
 797
 798     /* heap */
 799     if (protocol >= 0x201) {
 800         header[0x211] |= 0x80;  /* CAN_USE_HEAP */
 801         stw_p(header+0x224, cmdline_addr-real_addr-0x200);
 802     }
 803
 804     /* load initrd */
 805     if (initrd_filename) {
 806         if (protocol < 0x200) {
 807             fprintf(stderr, "qemu: linux kernel too old to load a ram disk\n");
 808             exit(1);
 809         }
 810
 811         initrd_size = get_image_size(initrd_filename);
 812         if (initrd_size < 0) {
 813             fprintf(stderr, "qemu: error reading initrd %s\n",
 814                     initrd_filename);
 815             exit(1);
 816         }
 817
 818         initrd_addr = (initrd_max-initrd_size) & ~4095;
 819
 820         initrd_data = g_malloc(initrd_size);
 821         load_image(initrd_filename, initrd_data);
 822
 823         fw_cfg_add_i32(fw_cfg, FW_CFG_INITRD_ADDR, initrd_addr);
 824         fw_cfg_add_i32(fw_cfg, FW_CFG_INITRD_SIZE, initrd_size);
 825         fw_cfg_add_bytes(fw_cfg, FW_CFG_INITRD_DATA, initrd_data, initrd_size);
 826
 827         stl_p(header+0x218, initrd_addr);
 828         stl_p(header+0x21c, initrd_size);
 829     }
 830
 831     /* load kernel and setup */
 832     setup_size = header[0x1f1];
 833     if (setup_size == 0)
 834         setup_size = 4;
 835     setup_size = (setup_size+1)*512;
 836     kernel_size -= setup_size;
 837
 838     setup  = g_malloc(setup_size);
 839     kernel = g_malloc(kernel_size);
 840     fseek(f, 0, SEEK_SET);
 841     if (fread(setup, 1, setup_size, f) != setup_size) {
 842         fprintf(stderr, "fread() failed\n");
 843         exit(1);
 844     }
 845     if (fread(kernel, 1, kernel_size, f) != kernel_size) {
 846         fprintf(stderr, "fread() failed\n");
 847         exit(1);
 848     }
 849     fclose(f);
 850     memcpy(setup, header, MIN(sizeof(header), setup_size));
 851
 852     fw_cfg_add_i32(fw_cfg, FW_CFG_KERNEL_ADDR, prot_addr);
 853     fw_cfg_add_i32(fw_cfg, FW_CFG_KERNEL_SIZE, kernel_size);
 854     fw_cfg_add_bytes(fw_cfg, FW_CFG_KERNEL_DATA, kernel, kernel_size);
 855
 856     fw_cfg_add_i32(fw_cfg, FW_CFG_SETUP_ADDR, real_addr);
 857     fw_cfg_add_i32(fw_cfg, FW_CFG_SETUP_SIZE, setup_size);
 858     fw_cfg_add_bytes(fw_cfg, FW_CFG_SETUP_DATA, setup, setup_size);
 859
 860     option_rom[nb_option_roms].name = "linuxboot.bin";
 861     option_rom[nb_option_roms].bootindex = 0;
 862     nb_option_roms++;
 863 }
 864
 865 #define NE2000_NB_MAX 6
 866
 867 static const int ne2000_io[NE2000_NB_MAX] = { 0x300, 0x320, 0x340, 0x360,
 868                                               0x280, 0x380 };
 869 static const int ne2000_irq[NE2000_NB_MAX] = { 9, 10, 11, 3, 4, 5 };
 870
 871 static const int parallel_io[MAX_PARALLEL_PORTS] = { 0x378, 0x278, 0x3bc };
 872 static const int parallel_irq[MAX_PARALLEL_PORTS] = { 7, 7, 7 };
 873
 874 void pc_init_ne2k_isa(ISABus *bus, NICInfo *nd)
 875 {
 876     static int nb_ne2k = 0;
 877
 878     if (nb_ne2k == NE2000_NB_MAX)
 879         return;
 880     isa_ne2000_init(bus, ne2000_io[nb_ne2k],
 881                     ne2000_irq[nb_ne2k], nd);
 882     nb_ne2k++;
 883 }
 884
 885 DeviceState *cpu_get_current_apic(void)
 886 {
 887     if (cpu_single_env) {
 888         return cpu_single_env->apic_state;
 889     } else {
 890         return NULL;
 891     }
 892 }
 893
 894 static DeviceState *apic_init(void *env, uint8_t apic_id)
 895 {
 896     DeviceState *dev;
 897     static int apic_mapped;
 898
 899     if (kvm_irqchip_in_kernel()) {
 900         dev = qdev_create(NULL, "kvm-apic");
 901     } else if (xen_enabled()) {
 902         dev = qdev_create(NULL, "xen-apic");
 903     } else {
 904         dev = qdev_create(NULL, "apic");
 905     }
 906
 907     qdev_prop_set_uint8(dev, "id", apic_id);
 908     qdev_prop_set_ptr(dev, "cpu_env", env);
 909     qdev_init_nofail(dev);
 910
 911     /* XXX: mapping more APICs at the same memory location */
 912     if (apic_mapped == 0) {
 913         /* NOTE: the APIC is directly connected to the CPU - it is not
 914            on the global memory bus. */
 915         /* XXX: what if the base changes? */
 916         sysbus_mmio_map(sysbus_from_qdev(dev), 0, MSI_ADDR_BASE);
 917         apic_mapped = 1;
 918     }
 919
 920     return dev;
 921 }
 922
 923 void pc_acpi_smi_interrupt(void *opaque, int irq, int level)
 924 {
 925     CPUX86State *s = opaque;
 926
 927     if (level) {
 928         cpu_interrupt(s, CPU_INTERRUPT_SMI);
 929     }
 930 }
 931
 932 static X86CPU *pc_new_cpu(const char *cpu_model)
 933 {
 934     X86CPU *cpu;
 935     CPUX86State *env;
 936
 937     cpu = cpu_x86_init(cpu_model);
 938     if (cpu == NULL) {
 939         fprintf(stderr, "Unable to find x86 CPU definition\n");
 940         exit(1);
 941     }
 942     env = &cpu->env;
 943     if ((env->cpuid_features & CPUID_APIC) || smp_cpus > 1) {
 944         env->apic_state = apic_init(env, env->cpuid_apic_id);
 945     }
 946     cpu_reset(CPU(cpu));
 947     return cpu;
 948 }
 949
 950 void pc_cpus_init(const char *cpu_model)
 951 {
 952     int i;
 953
 954     /* init CPUs */
 955     if (cpu_model == NULL) {
 956 #ifdef TARGET_X86_64
 957         cpu_model = "qemu64";
 958 #else
 959         cpu_model = "qemu32";
 960 #endif
 961     }
 962
 963     for(i = 0; i < smp_cpus; i++) {
 964         pc_new_cpu(cpu_model);
 965     }
 966 }
 967
 968 void *pc_memory_init(MemoryRegion *system_memory,
 969                     const char *kernel_filename,
 970                     const char *kernel_cmdline,
 971                     const char *initrd_filename,
 972                     ram_addr_t below_4g_mem_size,
 973                     ram_addr_t above_4g_mem_size,
 974                     MemoryRegion *rom_memory,
 975                     MemoryRegion **ram_memory)
 976 {
 977     int linux_boot, i;
 978     MemoryRegion *ram, *option_rom_mr;
 979     MemoryRegion *ram_below_4g, *ram_above_4g;
 980     void *fw_cfg;
 981
 982     linux_boot = (kernel_filename != NULL);
 983
 984     /* Allocate RAM.  We allocate it as a single memory region and use
 985      * aliases to address portions of it, mostly for backwards compatibility
 986      * with older qemus that used qemu_ram_alloc().
 987      */
 988     ram = g_malloc(sizeof(*ram));
 989     memory_region_init_ram(ram, "pc.ram",
 990                            below_4g_mem_size + above_4g_mem_size);
 991     vmstate_register_ram_global(ram);
 992     *ram_memory = ram;
 993     ram_below_4g = g_malloc(sizeof(*ram_below_4g));
 994     memory_region_init_alias(ram_below_4g, "ram-below-4g", ram,
 995                              0, below_4g_mem_size);
 996     memory_region_add_subregion(system_memory, 0, ram_below_4g);
 997     if (above_4g_mem_size > 0) {
 998         ram_above_4g = g_malloc(sizeof(*ram_above_4g));
 999         memory_region_init_alias(ram_above_4g, "ram-above-4g", ram,
1000                                  below_4g_mem_size, above_4g_mem_size);
1001         memory_region_add_subregion(system_memory, 0x100000000ULL,
1002                                     ram_above_4g);
1003     }
1004
1005
1006     /* Initialize PC system firmware */
1007     pc_system_firmware_init(rom_memory);
1008
1009     option_rom_mr = g_malloc(sizeof(*option_rom_mr));
1010     memory_region_init_ram(option_rom_mr, "pc.rom", PC_ROM_SIZE);
1011     vmstate_register_ram_global(option_rom_mr);
1012     memory_region_add_subregion_overlap(rom_memory,
1013                                         PC_ROM_MIN_VGA,
1014                                         option_rom_mr,
1015                                         1);
1016
1017     fw_cfg = bochs_bios_init();
1018     rom_set_fw(fw_cfg);
1019
1020     if (linux_boot) {
1021         load_linux(fw_cfg, kernel_filename, initrd_filename, kernel_cmdline, below_4g_mem_size);
1022     }
1023
1024     for (i = 0; i < nb_option_roms; i++) {
1025         rom_add_option(option_rom[i].name, option_rom[i].bootindex);
1026     }
1027     return fw_cfg;
1028 }
1029
1030 qemu_irq *pc_allocate_cpu_irq(void)
1031 {
1032     return qemu_allocate_irqs(pic_irq_request, NULL, 1);
1033 }
1034
1035 DeviceState *pc_vga_init(ISABus *isa_bus, PCIBus *pci_bus)
1036 {
1037     DeviceState *dev = NULL;
1038
1039     if (cirrus_vga_enabled) {
1040         if (pci_bus) {
1041             dev = pci_cirrus_vga_init(pci_bus);
1042         } else {
1043             dev = &isa_create_simple(isa_bus, "isa-cirrus-vga")->qdev;
1044         }
1045     } else if (vmsvga_enabled) {
1046         if (pci_bus) {
1047             dev = pci_vmsvga_init(pci_bus);
1048         } else {
1049             fprintf(stderr, "%s: vmware_vga: no PCI bus\n", __FUNCTION__);
1050         }
1051 #ifdef CONFIG_SPICE
1052     } else if (qxl_enabled) {
1053         if (pci_bus) {
1054             dev = &pci_create_simple(pci_bus, -1, "qxl-vga")->qdev;
1055         } else {
1056             fprintf(stderr, "%s: qxl: no PCI bus\n", __FUNCTION__);
1057         }
1058 #endif
1059     } else if (std_vga_enabled) {
1060         if (pci_bus) {
1061             dev = pci_vga_init(pci_bus);
1062         } else {
1063             dev = isa_vga_init(isa_bus);
1064         }
1065 #ifdef CONFIG_MARU
1066     } else if (maru_vga_enabled) {
1067         if (pci_bus) {
1068             dev = pci_maru_vga_init(pci_bus);
1069             pci_maru_overlay_init(pci_bus);
1070             pci_maru_brightness_init(pci_bus);
1071         } else {
1072             dev = isa_vga_init(isa_bus);
1073         }
1074     }
1075 #else
1076     }
1077 #endif
1078     return dev;
1079
1080 }
1081
1082 static void cpu_request_exit(void *opaque, int irq, int level)
1083 {
1084     CPUX86State *env = cpu_single_env;
1085
1086     if (env && level) {
1087         cpu_exit(env);
1088     }
1089 }
1090
1091 void pc_basic_device_init(ISABus *isa_bus, qemu_irq *gsi,
1092                           ISADevice **rtc_state,
1093                           ISADevice **floppy,
1094                           bool no_vmport)
1095 {
1096     int i;
1097     DriveInfo *fd[MAX_FD];
1098     DeviceState *hpet = NULL;
1099     int pit_isa_irq = 0;
1100     qemu_irq pit_alt_irq = NULL;
1101     qemu_irq rtc_irq = NULL;
1102     qemu_irq *a20_line;
1103     ISADevice *i8042, *port92, *vmmouse, *pit = NULL;
1104     qemu_irq *cpu_exit_irq;
1105
1106     register_ioport_write(0x80, 1, 1, ioport80_write, NULL);
1107
1108     register_ioport_write(0xf0, 1, 1, ioportF0_write, NULL);
1109
1110     /*
1111      * Check if an HPET shall be created.
1112      *
1113      * Without KVM_CAP_PIT_STATE2, we cannot switch off the in-kernel PIT
1114      * when the HPET wants to take over. Thus we have to disable the latter.
1115      */
1116     if (!no_hpet && (!kvm_irqchip_in_kernel() || kvm_has_pit_state2())) {
1117         hpet = sysbus_try_create_simple("hpet", HPET_BASE, NULL);
1118
1119         if (hpet) {
1120             for (i = 0; i < GSI_NUM_PINS; i++) {
1121                 sysbus_connect_irq(sysbus_from_qdev(hpet), i, gsi[i]);
1122             }
1123             pit_isa_irq = -1;
1124             pit_alt_irq = qdev_get_gpio_in(hpet, HPET_LEGACY_PIT_INT);
1125             rtc_irq = qdev_get_gpio_in(hpet, HPET_LEGACY_RTC_INT);
1126         }
1127     }
1128     *rtc_state = rtc_init(isa_bus, 2000, rtc_irq);
1129
1130     qemu_register_boot_set(pc_boot_set, *rtc_state);
1131
1132     if (!xen_enabled()) {
1133         if (kvm_irqchip_in_kernel()) {
1134             pit = kvm_pit_init(isa_bus, 0x40);
1135         } else {
1136             pit = pit_init(isa_bus, 0x40, pit_isa_irq, pit_alt_irq);
1137         }
1138         if (hpet) {
1139             /* connect PIT to output control line of the HPET */
1140             qdev_connect_gpio_out(hpet, 0, qdev_get_gpio_in(&pit->qdev, 0));
1141         }
1142         pcspk_init(isa_bus, pit);
1143     }
1144
1145     for(i = 0; i < MAX_SERIAL_PORTS; i++) {
1146         if (serial_hds[i]) {
1147             serial_isa_init(isa_bus, i, serial_hds[i]);
1148         }
1149     }
1150
1151     for(i = 0; i < MAX_PARALLEL_PORTS; i++) {
1152         if (parallel_hds[i]) {
1153             parallel_init(isa_bus, i, parallel_hds[i]);
1154         }
1155     }
1156
1157     a20_line = qemu_allocate_irqs(handle_a20_line_change, first_cpu, 2);
1158     i8042 = isa_create_simple(isa_bus, "i8042");
1159     i8042_setup_a20_line(i8042, &a20_line[0]);
1160     if (!no_vmport) {
1161         vmport_init(isa_bus);
1162         vmmouse = isa_try_create(isa_bus, "vmmouse");
1163     } else {
1164         vmmouse = NULL;
1165     }
1166     if (vmmouse) {
1167         qdev_prop_set_ptr(&vmmouse->qdev, "ps2_mouse", i8042);
1168         qdev_init_nofail(&vmmouse->qdev);
1169     }
1170     port92 = isa_create_simple(isa_bus, "port92");
1171     port92_init(port92, &a20_line[1]);
1172
1173     cpu_exit_irq = qemu_allocate_irqs(cpu_request_exit, NULL, 1);
1174     DMA_init(0, cpu_exit_irq);
1175
1176     for(i = 0; i < MAX_FD; i++) {
1177         fd[i] = drive_get(IF_FLOPPY, 0, i);
1178     }
1179     *floppy = fdctrl_init_isa(isa_bus, fd);
1180 }
1181
1182 void pc_pci_device_init(PCIBus *pci_bus)
1183 {
1184     int max_bus;
1185     int bus;
1186
1187     max_bus = drive_get_max_bus(IF_SCSI);
1188     for (bus = 0; bus <= max_bus; bus++) {
1189         pci_create_simple(pci_bus, -1, "lsi53c895a");
1190     }
1191 }