hw/i386/pc.c

   1 /*
   2  * QEMU PC System Emulator
   3  *
   4  * Copyright (c) 2003-2004 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "qemu/osdep.h"
  25 #include "hw/hw.h"
  26 #include "hw/i386/pc.h"
  27 #include "hw/char/serial.h"
  28 #include "hw/i386/apic.h"
  29 #include "hw/i386/topology.h"
  30 #include "sysemu/cpus.h"
  31 #include "hw/block/fdc.h"
  32 #include "hw/ide.h"
  33 #include "hw/pci/pci.h"
  34 #include "hw/pci/pci_bus.h"
  35 #include "hw/nvram/fw_cfg.h"
  36 #include "hw/timer/hpet.h"
  37 #include "hw/smbios/smbios.h"
  38 #include "hw/loader.h"
  39 #include "elf.h"
  40 #include "multiboot.h"
  41 #include "hw/timer/mc146818rtc.h"
  42 #include "hw/timer/i8254.h"
  43 #include "hw/audio/pcspk.h"
  44 #include "hw/pci/msi.h"
  45 #include "hw/sysbus.h"
  46 #include "sysemu/sysemu.h"
  47 #include "sysemu/numa.h"
  48 #include "sysemu/kvm.h"
  49 #include "sysemu/qtest.h"
  50 #include "kvm_i386.h"
  51 #include "hw/xen/xen.h"
  52 #include "sysemu/block-backend.h"
  53 #include "hw/block/block.h"
  54 #include "ui/qemu-spice.h"
  55 #include "exec/memory.h"
  56 #include "exec/address-spaces.h"
  57 #include "sysemu/arch_init.h"
  58 #include "qemu/bitmap.h"
  59 #include "qemu/config-file.h"
  60 #include "qemu/error-report.h"
  61 #include "hw/acpi/acpi.h"
  62 #include "hw/acpi/cpu_hotplug.h"
  63 #include "hw/boards.h"
  64 #include "hw/pci/pci_host.h"
  65 #include "acpi-build.h"
  66 #include "hw/mem/pc-dimm.h"
  67 #include "qapi/visitor.h"
  68 #include "qapi-visit.h"
  69 #include "qom/cpu.h"
  70 #include "hw/nmi.h"
  71
  72 #include "sysemu/hax.h"
  73
  74 /* debug PC/ISA interrupts */
  75 //#define DEBUG_IRQ
  76
  77 #ifdef DEBUG_IRQ
  78 #define DPRINTF(fmt, ...)                                       \
  79     do { printf("CPUIRQ: " fmt , ## __VA_ARGS__); } while (0)
  80 #else
  81 #define DPRINTF(fmt, ...)
  82 #endif
  83
  84 #define FW_CFG_ACPI_TABLES (FW_CFG_ARCH_LOCAL + 0)
  85 #define FW_CFG_SMBIOS_ENTRIES (FW_CFG_ARCH_LOCAL + 1)
  86 #define FW_CFG_IRQ0_OVERRIDE (FW_CFG_ARCH_LOCAL + 2)
  87 #define FW_CFG_E820_TABLE (FW_CFG_ARCH_LOCAL + 3)
  88 #define FW_CFG_HPET (FW_CFG_ARCH_LOCAL + 4)
  89
  90 #define E820_NR_ENTRIES         16
  91
  92 struct e820_entry {
  93     uint64_t address;
  94     uint64_t length;
  95     uint32_t type;
  96 } QEMU_PACKED __attribute((__aligned__(4)));
  97
  98 struct e820_table {
  99     uint32_t count;
 100     struct e820_entry entry[E820_NR_ENTRIES];
 101 } QEMU_PACKED __attribute((__aligned__(4)));
 102
 103 static struct e820_table e820_reserve;
 104 static struct e820_entry *e820_table;
 105 static unsigned e820_entries;
 106 struct hpet_fw_config hpet_cfg = {.count = UINT8_MAX};
 107
 108 void gsi_handler(void *opaque, int n, int level)
 109 {
 110     GSIState *s = opaque;
 111
 112     DPRINTF("pc: %s GSI %d\n", level ? "raising" : "lowering", n);
 113     if (n < ISA_NUM_IRQS) {
 114         qemu_set_irq(s->i8259_irq[n], level);
 115     }
 116     qemu_set_irq(s->ioapic_irq[n], level);
 117 }
 118
 119 static void ioport80_write(void *opaque, hwaddr addr, uint64_t data,
 120                            unsigned size)
 121 {
 122 }
 123
 124 static uint64_t ioport80_read(void *opaque, hwaddr addr, unsigned size)
 125 {
 126     return 0xffffffffffffffffULL;
 127 }
 128
 129 /* MSDOS compatibility mode FPU exception support */
 130 static qemu_irq ferr_irq;
 131
 132 void pc_register_ferr_irq(qemu_irq irq)
 133 {
 134     ferr_irq = irq;
 135 }
 136
 137 /* XXX: add IGNNE support */
 138 void cpu_set_ferr(CPUX86State *s)
 139 {
 140     qemu_irq_raise(ferr_irq);
 141 }
 142
 143 static void ioportF0_write(void *opaque, hwaddr addr, uint64_t data,
 144                            unsigned size)
 145 {
 146     qemu_irq_lower(ferr_irq);
 147 }
 148
 149 static uint64_t ioportF0_read(void *opaque, hwaddr addr, unsigned size)
 150 {
 151     return 0xffffffffffffffffULL;
 152 }
 153
 154 /* TSC handling */
 155 uint64_t cpu_get_tsc(CPUX86State *env)
 156 {
 157     return cpu_get_ticks();
 158 }
 159
 160 /* IRQ handling */
 161 int cpu_get_pic_interrupt(CPUX86State *env)
 162 {
 163     X86CPU *cpu = x86_env_get_cpu(env);
 164     int intno;
 165
 166     intno = apic_get_interrupt(cpu->apic_state);
 167     if (intno >= 0) {
 168         return intno;
 169     }
 170     /* read the irq from the PIC */
 171     if (!apic_accept_pic_intr(cpu->apic_state)) {
 172         return -1;
 173     }
 174
 175     intno = pic_read_irq(isa_pic);
 176     return intno;
 177 }
 178
 179 static void pic_irq_request(void *opaque, int irq, int level)
 180 {
 181     CPUState *cs = first_cpu;
 182     X86CPU *cpu = X86_CPU(cs);
 183
 184     DPRINTF("pic_irqs: %s irq %d\n", level? "raise" : "lower", irq);
 185     if (cpu->apic_state) {
 186         CPU_FOREACH(cs) {
 187             cpu = X86_CPU(cs);
 188             if (apic_accept_pic_intr(cpu->apic_state)) {
 189                 apic_deliver_pic_intr(cpu->apic_state, level);
 190             }
 191         }
 192     } else {
 193         if (level) {
 194             cpu_interrupt(cs, CPU_INTERRUPT_HARD);
 195         } else {
 196             cpu_reset_interrupt(cs, CPU_INTERRUPT_HARD);
 197         }
 198     }
 199 }
 200
 201 /* PC cmos mappings */
 202
 203 #define REG_EQUIPMENT_BYTE          0x14
 204
 205 int cmos_get_fd_drive_type(FloppyDriveType fd0)
 206 {
 207     int val;
 208
 209     switch (fd0) {
 210     case FLOPPY_DRIVE_TYPE_144:
 211         /* 1.44 Mb 3"5 drive */
 212         val = 4;
 213         break;
 214     case FLOPPY_DRIVE_TYPE_288:
 215         /* 2.88 Mb 3"5 drive */
 216         val = 5;
 217         break;
 218     case FLOPPY_DRIVE_TYPE_120:
 219         /* 1.2 Mb 5"5 drive */
 220         val = 2;
 221         break;
 222     case FLOPPY_DRIVE_TYPE_NONE:
 223     default:
 224         val = 0;
 225         break;
 226     }
 227     return val;
 228 }
 229
 230 static void cmos_init_hd(ISADevice *s, int type_ofs, int info_ofs,
 231                          int16_t cylinders, int8_t heads, int8_t sectors)
 232 {
 233     rtc_set_memory(s, type_ofs, 47);
 234     rtc_set_memory(s, info_ofs, cylinders);
 235     rtc_set_memory(s, info_ofs + 1, cylinders >> 8);
 236     rtc_set_memory(s, info_ofs + 2, heads);
 237     rtc_set_memory(s, info_ofs + 3, 0xff);
 238     rtc_set_memory(s, info_ofs + 4, 0xff);
 239     rtc_set_memory(s, info_ofs + 5, 0xc0 | ((heads > 8) << 3));
 240     rtc_set_memory(s, info_ofs + 6, cylinders);
 241     rtc_set_memory(s, info_ofs + 7, cylinders >> 8);
 242     rtc_set_memory(s, info_ofs + 8, sectors);
 243 }
 244
 245 /* convert boot_device letter to something recognizable by the bios */
 246 static int boot_device2nibble(char boot_device)
 247 {
 248     switch(boot_device) {
 249     case 'a':
 250     case 'b':
 251         return 0x01; /* floppy boot */
 252     case 'c':
 253         return 0x02; /* hard drive boot */
 254     case 'd':
 255         return 0x03; /* CD-ROM boot */
 256     case 'n':
 257         return 0x04; /* Network boot */
 258     }
 259     return 0;
 260 }
 261
 262 static void set_boot_dev(ISADevice *s, const char *boot_device, Error **errp)
 263 {
 264 #define PC_MAX_BOOT_DEVICES 3
 265     int nbds, bds[3] = { 0, };
 266     int i;
 267
 268     nbds = strlen(boot_device);
 269     if (nbds > PC_MAX_BOOT_DEVICES) {
 270         error_setg(errp, "Too many boot devices for PC");
 271         return;
 272     }
 273     for (i = 0; i < nbds; i++) {
 274         bds[i] = boot_device2nibble(boot_device[i]);
 275         if (bds[i] == 0) {
 276             error_setg(errp, "Invalid boot device for PC: '%c'",
 277                        boot_device[i]);
 278             return;
 279         }
 280     }
 281     rtc_set_memory(s, 0x3d, (bds[1] << 4) | bds[0]);
 282     rtc_set_memory(s, 0x38, (bds[2] << 4) | (fd_bootchk ? 0x0 : 0x1));
 283 }
 284
 285 static void pc_boot_set(void *opaque, const char *boot_device, Error **errp)
 286 {
 287     set_boot_dev(opaque, boot_device, errp);
 288 }
 289
 290 static void pc_cmos_init_floppy(ISADevice *rtc_state, ISADevice *floppy)
 291 {
 292     int val, nb, i;
 293     FloppyDriveType fd_type[2] = { FLOPPY_DRIVE_TYPE_NONE,
 294                                    FLOPPY_DRIVE_TYPE_NONE };
 295
 296     /* floppy type */
 297     if (floppy) {
 298         for (i = 0; i < 2; i++) {
 299             fd_type[i] = isa_fdc_get_drive_type(floppy, i);
 300         }
 301     }
 302     val = (cmos_get_fd_drive_type(fd_type[0]) << 4) |
 303         cmos_get_fd_drive_type(fd_type[1]);
 304     rtc_set_memory(rtc_state, 0x10, val);
 305
 306     val = rtc_get_memory(rtc_state, REG_EQUIPMENT_BYTE);
 307     nb = 0;
 308     if (fd_type[0] != FLOPPY_DRIVE_TYPE_NONE) {
 309         nb++;
 310     }
 311     if (fd_type[1] != FLOPPY_DRIVE_TYPE_NONE) {
 312         nb++;
 313     }
 314     switch (nb) {
 315     case 0:
 316         break;
 317     case 1:
 318         val |= 0x01; /* 1 drive, ready for boot */
 319         break;
 320     case 2:
 321         val |= 0x41; /* 2 drives, ready for boot */
 322         break;
 323     }
 324     rtc_set_memory(rtc_state, REG_EQUIPMENT_BYTE, val);
 325 }
 326
 327 typedef struct pc_cmos_init_late_arg {
 328     ISADevice *rtc_state;
 329     BusState *idebus[2];
 330 } pc_cmos_init_late_arg;
 331
 332 typedef struct check_fdc_state {
 333     ISADevice *floppy;
 334     bool multiple;
 335 } CheckFdcState;
 336
 337 static int check_fdc(Object *obj, void *opaque)
 338 {
 339     CheckFdcState *state = opaque;
 340     Object *fdc;
 341     uint32_t iobase;
 342     Error *local_err = NULL;
 343
 344     fdc = object_dynamic_cast(obj, TYPE_ISA_FDC);
 345     if (!fdc) {
 346         return 0;
 347     }
 348
 349     iobase = object_property_get_int(obj, "iobase", &local_err);
 350     if (local_err || iobase != 0x3f0) {
 351         error_free(local_err);
 352         return 0;
 353     }
 354
 355     if (state->floppy) {
 356         state->multiple = true;
 357     } else {
 358         state->floppy = ISA_DEVICE(obj);
 359     }
 360     return 0;
 361 }
 362
 363 static const char * const fdc_container_path[] = {
 364     "/unattached", "/peripheral", "/peripheral-anon"
 365 };
 366
 367 /*
 368  * Locate the FDC at IO address 0x3f0, in order to configure the CMOS registers
 369  * and ACPI objects.
 370  */
 371 ISADevice *pc_find_fdc0(void)
 372 {
 373     int i;
 374     Object *container;
 375     CheckFdcState state = { 0 };
 376
 377     for (i = 0; i < ARRAY_SIZE(fdc_container_path); i++) {
 378         container = container_get(qdev_get_machine(), fdc_container_path[i]);
 379         object_child_foreach(container, check_fdc, &state);
 380     }
 381
 382     if (state.multiple) {
 383         error_report("warning: multiple floppy disk controllers with "
 384                      "iobase=0x3f0 have been found");
 385         error_printf("the one being picked for CMOS setup might not reflect "
 386                      "your intent\n");
 387     }
 388
 389     return state.floppy;
 390 }
 391
 392 static void pc_cmos_init_late(void *opaque)
 393 {
 394     pc_cmos_init_late_arg *arg = opaque;
 395     ISADevice *s = arg->rtc_state;
 396     int16_t cylinders;
 397     int8_t heads, sectors;
 398     int val;
 399     int i, trans;
 400
 401     val = 0;
 402     if (ide_get_geometry(arg->idebus[0], 0,
 403                          &cylinders, &heads, &sectors) >= 0) {
 404         cmos_init_hd(s, 0x19, 0x1b, cylinders, heads, sectors);
 405         val |= 0xf0;
 406     }
 407     if (ide_get_geometry(arg->idebus[0], 1,
 408                          &cylinders, &heads, &sectors) >= 0) {
 409         cmos_init_hd(s, 0x1a, 0x24, cylinders, heads, sectors);
 410         val |= 0x0f;
 411     }
 412     rtc_set_memory(s, 0x12, val);
 413
 414     val = 0;
 415     for (i = 0; i < 4; i++) {
 416         /* NOTE: ide_get_geometry() returns the physical
 417            geometry.  It is always such that: 1 <= sects <= 63, 1
 418            <= heads <= 16, 1 <= cylinders <= 16383. The BIOS
 419            geometry can be different if a translation is done. */
 420         if (ide_get_geometry(arg->idebus[i / 2], i % 2,
 421                              &cylinders, &heads, &sectors) >= 0) {
 422             trans = ide_get_bios_chs_trans(arg->idebus[i / 2], i % 2) - 1;
 423             assert((trans & ~3) == 0);
 424             val |= trans << (i * 2);
 425         }
 426     }
 427     rtc_set_memory(s, 0x39, val);
 428
 429     pc_cmos_init_floppy(s, pc_find_fdc0());
 430
 431     qemu_unregister_reset(pc_cmos_init_late, opaque);
 432 }
 433
 434 void pc_cmos_init(PCMachineState *pcms,
 435                   BusState *idebus0, BusState *idebus1,
 436                   ISADevice *s)
 437 {
 438     int val;
 439     static pc_cmos_init_late_arg arg;
 440
 441     /* various important CMOS locations needed by PC/Bochs bios */
 442
 443     /* memory size */
 444     /* base memory (first MiB) */
 445     val = MIN(pcms->below_4g_mem_size / 1024, 640);
 446     rtc_set_memory(s, 0x15, val);
 447     rtc_set_memory(s, 0x16, val >> 8);
 448     /* extended memory (next 64MiB) */
 449     if (pcms->below_4g_mem_size > 1024 * 1024) {
 450         val = (pcms->below_4g_mem_size - 1024 * 1024) / 1024;
 451     } else {
 452         val = 0;
 453     }
 454     if (val > 65535)
 455         val = 65535;
 456     rtc_set_memory(s, 0x17, val);
 457     rtc_set_memory(s, 0x18, val >> 8);
 458     rtc_set_memory(s, 0x30, val);
 459     rtc_set_memory(s, 0x31, val >> 8);
 460     /* memory between 16MiB and 4GiB */
 461     if (pcms->below_4g_mem_size > 16 * 1024 * 1024) {
 462         val = (pcms->below_4g_mem_size - 16 * 1024 * 1024) / 65536;
 463     } else {
 464         val = 0;
 465     }
 466     if (val > 65535)
 467         val = 65535;
 468     rtc_set_memory(s, 0x34, val);
 469     rtc_set_memory(s, 0x35, val >> 8);
 470     /* memory above 4GiB */
 471     val = pcms->above_4g_mem_size / 65536;
 472     rtc_set_memory(s, 0x5b, val);
 473     rtc_set_memory(s, 0x5c, val >> 8);
 474     rtc_set_memory(s, 0x5d, val >> 16);
 475
 476     object_property_add_link(OBJECT(pcms), "rtc_state",
 477                              TYPE_ISA_DEVICE,
 478                              (Object **)&pcms->rtc,
 479                              object_property_allow_set_link,
 480                              OBJ_PROP_LINK_UNREF_ON_RELEASE, &error_abort);
 481     object_property_set_link(OBJECT(pcms), OBJECT(s),
 482                              "rtc_state", &error_abort);
 483
 484     set_boot_dev(s, MACHINE(pcms)->boot_order, &error_fatal);
 485
 486     val = 0;
 487     val |= 0x02; /* FPU is there */
 488     val |= 0x04; /* PS/2 mouse installed */
 489     rtc_set_memory(s, REG_EQUIPMENT_BYTE, val);
 490
 491     /* hard drives and FDC */
 492     arg.rtc_state = s;
 493     arg.idebus[0] = idebus0;
 494     arg.idebus[1] = idebus1;
 495     qemu_register_reset(pc_cmos_init_late, &arg);
 496 }
 497
 498 #define TYPE_PORT92 "port92"
 499 #define PORT92(obj) OBJECT_CHECK(Port92State, (obj), TYPE_PORT92)
 500
 501 /* port 92 stuff: could be split off */
 502 typedef struct Port92State {
 503     ISADevice parent_obj;
 504
 505     MemoryRegion io;
 506     uint8_t outport;
 507     qemu_irq a20_out;
 508 } Port92State;
 509
 510 static void port92_write(void *opaque, hwaddr addr, uint64_t val,
 511                          unsigned size)
 512 {
 513     Port92State *s = opaque;
 514     int oldval = s->outport;
 515
 516     DPRINTF("port92: write 0x%02" PRIx64 "\n", val);
 517     s->outport = val;
 518     qemu_set_irq(s->a20_out, (val >> 1) & 1);
 519     if ((val & 1) && !(oldval & 1)) {
 520         qemu_system_reset_request();
 521     }
 522 }
 523
 524 static uint64_t port92_read(void *opaque, hwaddr addr,
 525                             unsigned size)
 526 {
 527     Port92State *s = opaque;
 528     uint32_t ret;
 529
 530     ret = s->outport;
 531     DPRINTF("port92: read 0x%02x\n", ret);
 532     return ret;
 533 }
 534
 535 static void port92_init(ISADevice *dev, qemu_irq *a20_out)
 536 {
 537     qdev_connect_gpio_out_named(DEVICE(dev), PORT92_A20_LINE, 0, *a20_out);
 538 }
 539
 540 static const VMStateDescription vmstate_port92_isa = {
 541     .name = "port92",
 542     .version_id = 1,
 543     .minimum_version_id = 1,
 544     .fields = (VMStateField[]) {
 545         VMSTATE_UINT8(outport, Port92State),
 546         VMSTATE_END_OF_LIST()
 547     }
 548 };
 549
 550 static void port92_reset(DeviceState *d)
 551 {
 552     Port92State *s = PORT92(d);
 553
 554     s->outport &= ~1;
 555 }
 556
 557 static const MemoryRegionOps port92_ops = {
 558     .read = port92_read,
 559     .write = port92_write,
 560     .impl = {
 561         .min_access_size = 1,
 562         .max_access_size = 1,
 563     },
 564     .endianness = DEVICE_LITTLE_ENDIAN,
 565 };
 566
 567 static void port92_initfn(Object *obj)
 568 {
 569     Port92State *s = PORT92(obj);
 570
 571     memory_region_init_io(&s->io, OBJECT(s), &port92_ops, s, "port92", 1);
 572
 573     s->outport = 0;
 574
 575     qdev_init_gpio_out_named(DEVICE(obj), &s->a20_out, PORT92_A20_LINE, 1);
 576 }
 577
 578 static void port92_realizefn(DeviceState *dev, Error **errp)
 579 {
 580     ISADevice *isadev = ISA_DEVICE(dev);
 581     Port92State *s = PORT92(dev);
 582
 583     isa_register_ioport(isadev, &s->io, 0x92);
 584 }
 585
 586 static void port92_class_initfn(ObjectClass *klass, void *data)
 587 {
 588     DeviceClass *dc = DEVICE_CLASS(klass);
 589
 590     dc->realize = port92_realizefn;
 591     dc->reset = port92_reset;
 592     dc->vmsd = &vmstate_port92_isa;
 593     /*
 594      * Reason: unlike ordinary ISA devices, this one needs additional
 595      * wiring: its A20 output line needs to be wired up by
 596      * port92_init().
 597      */
 598     dc->cannot_instantiate_with_device_add_yet = true;
 599 }
 600
 601 static const TypeInfo port92_info = {
 602     .name          = TYPE_PORT92,
 603     .parent        = TYPE_ISA_DEVICE,
 604     .instance_size = sizeof(Port92State),
 605     .instance_init = port92_initfn,
 606     .class_init    = port92_class_initfn,
 607 };
 608
 609 static void port92_register_types(void)
 610 {
 611     type_register_static(&port92_info);
 612 }
 613
 614 type_init(port92_register_types)
 615
 616 static void handle_a20_line_change(void *opaque, int irq, int level)
 617 {
 618     X86CPU *cpu = opaque;
 619
 620     /* XXX: send to all CPUs ? */
 621     /* XXX: add logic to handle multiple A20 line sources */
 622     x86_cpu_set_a20(cpu, level);
 623 }
 624
 625 int e820_add_entry(uint64_t address, uint64_t length, uint32_t type)
 626 {
 627     int index = le32_to_cpu(e820_reserve.count);
 628     struct e820_entry *entry;
 629
 630     if (type != E820_RAM) {
 631         /* old FW_CFG_E820_TABLE entry -- reservations only */
 632         if (index >= E820_NR_ENTRIES) {
 633             return -EBUSY;
 634         }
 635         entry = &e820_reserve.entry[index++];
 636
 637         entry->address = cpu_to_le64(address);
 638         entry->length = cpu_to_le64(length);
 639         entry->type = cpu_to_le32(type);
 640
 641         e820_reserve.count = cpu_to_le32(index);
 642     }
 643
 644     /* new "etc/e820" file -- include ram too */
 645     e820_table = g_renew(struct e820_entry, e820_table, e820_entries + 1);
 646     e820_table[e820_entries].address = cpu_to_le64(address);
 647     e820_table[e820_entries].length = cpu_to_le64(length);
 648     e820_table[e820_entries].type = cpu_to_le32(type);
 649     e820_entries++;
 650
 651     return e820_entries;
 652 }
 653
 654 int e820_get_num_entries(void)
 655 {
 656     return e820_entries;
 657 }
 658
 659 bool e820_get_entry(int idx, uint32_t type, uint64_t *address, uint64_t *length)
 660 {
 661     if (idx < e820_entries && e820_table[idx].type == cpu_to_le32(type)) {
 662         *address = le64_to_cpu(e820_table[idx].address);
 663         *length = le64_to_cpu(e820_table[idx].length);
 664         return true;
 665     }
 666     return false;
 667 }
 668
 669 /* Enables contiguous-apic-ID mode, for compatibility */
 670 static bool compat_apic_id_mode;
 671
 672 void enable_compat_apic_id_mode(void)
 673 {
 674     compat_apic_id_mode = true;
 675 }
 676
 677 /* Calculates initial APIC ID for a specific CPU index
 678  *
 679  * Currently we need to be able to calculate the APIC ID from the CPU index
 680  * alone (without requiring a CPU object), as the QEMU<->Seabios interfaces have
 681  * no concept of "CPU index", and the NUMA tables on fw_cfg need the APIC ID of
 682  * all CPUs up to max_cpus.
 683  */
 684 static uint32_t x86_cpu_apic_id_from_index(unsigned int cpu_index)
 685 {
 686     uint32_t correct_id;
 687     static bool warned;
 688
 689     correct_id = x86_apicid_from_cpu_idx(smp_cores, smp_threads, cpu_index);
 690     if (compat_apic_id_mode) {
 691         if (cpu_index != correct_id && !warned && !qtest_enabled()) {
 692             error_report("APIC IDs set in compatibility mode, "
 693                          "CPU topology won't match the configuration");
 694             warned = true;
 695         }
 696         return cpu_index;
 697     } else {
 698         return correct_id;
 699     }
 700 }
 701
 702 static void pc_build_smbios(FWCfgState *fw_cfg)
 703 {
 704     uint8_t *smbios_tables, *smbios_anchor;
 705     size_t smbios_tables_len, smbios_anchor_len;
 706     struct smbios_phys_mem_area *mem_array;
 707     unsigned i, array_count;
 708
 709     smbios_tables = smbios_get_table_legacy(&smbios_tables_len);
 710     if (smbios_tables) {
 711         fw_cfg_add_bytes(fw_cfg, FW_CFG_SMBIOS_ENTRIES,
 712                          smbios_tables, smbios_tables_len);
 713     }
 714
 715     /* build the array of physical mem area from e820 table */
 716     mem_array = g_malloc0(sizeof(*mem_array) * e820_get_num_entries());
 717     for (i = 0, array_count = 0; i < e820_get_num_entries(); i++) {
 718         uint64_t addr, len;
 719
 720         if (e820_get_entry(i, E820_RAM, &addr, &len)) {
 721             mem_array[array_count].address = addr;
 722             mem_array[array_count].length = len;
 723             array_count++;
 724         }
 725     }
 726     smbios_get_tables(mem_array, array_count,
 727                       &smbios_tables, &smbios_tables_len,
 728                       &smbios_anchor, &smbios_anchor_len);
 729     g_free(mem_array);
 730
 731     if (smbios_anchor) {
 732         fw_cfg_add_file(fw_cfg, "etc/smbios/smbios-tables",
 733                         smbios_tables, smbios_tables_len);
 734         fw_cfg_add_file(fw_cfg, "etc/smbios/smbios-anchor",
 735                         smbios_anchor, smbios_anchor_len);
 736     }
 737 }
 738
 739 static FWCfgState *bochs_bios_init(AddressSpace *as, PCMachineState *pcms)
 740 {
 741     FWCfgState *fw_cfg;
 742     uint64_t *numa_fw_cfg;
 743     int i, j;
 744
 745     fw_cfg = fw_cfg_init_io_dma(FW_CFG_IO_BASE, FW_CFG_IO_BASE + 4, as);
 746
 747     /* FW_CFG_MAX_CPUS is a bit confusing/problematic on x86:
 748      *
 749      * SeaBIOS needs FW_CFG_MAX_CPUS for CPU hotplug, but the CPU hotplug
 750      * QEMU<->SeaBIOS interface is not based on the "CPU index", but on the APIC
 751      * ID of hotplugged CPUs[1]. This means that FW_CFG_MAX_CPUS is not the
 752      * "maximum number of CPUs", but the "limit to the APIC ID values SeaBIOS
 753      * may see".
 754      *
 755      * So, this means we must not use max_cpus, here, but the maximum possible
 756      * APIC ID value, plus one.
 757      *
 758      * [1] The only kind of "CPU identifier" used between SeaBIOS and QEMU is
 759      *     the APIC ID, not the "CPU index"
 760      */
 761     fw_cfg_add_i16(fw_cfg, FW_CFG_MAX_CPUS, (uint16_t)pcms->apic_id_limit);
 762     fw_cfg_add_i64(fw_cfg, FW_CFG_RAM_SIZE, (uint64_t)ram_size);
 763     fw_cfg_add_bytes(fw_cfg, FW_CFG_ACPI_TABLES,
 764                      acpi_tables, acpi_tables_len);
 765     fw_cfg_add_i32(fw_cfg, FW_CFG_IRQ0_OVERRIDE, kvm_allows_irq0_override());
 766
 767     fw_cfg_add_bytes(fw_cfg, FW_CFG_E820_TABLE,
 768                      &e820_reserve, sizeof(e820_reserve));
 769     fw_cfg_add_file(fw_cfg, "etc/e820", e820_table,
 770                     sizeof(struct e820_entry) * e820_entries);
 771
 772     fw_cfg_add_bytes(fw_cfg, FW_CFG_HPET, &hpet_cfg, sizeof(hpet_cfg));
 773     /* allocate memory for the NUMA channel: one (64bit) word for the number
 774      * of nodes, one word for each VCPU->node and one word for each node to
 775      * hold the amount of memory.
 776      */
 777     numa_fw_cfg = g_new0(uint64_t, 1 + pcms->apic_id_limit + nb_numa_nodes);
 778     numa_fw_cfg[0] = cpu_to_le64(nb_numa_nodes);
 779     for (i = 0; i < max_cpus; i++) {
 780         unsigned int apic_id = x86_cpu_apic_id_from_index(i);
 781         assert(apic_id < pcms->apic_id_limit);
 782         for (j = 0; j < nb_numa_nodes; j++) {
 783             if (test_bit(i, numa_info[j].node_cpu)) {
 784                 numa_fw_cfg[apic_id + 1] = cpu_to_le64(j);
 785                 break;
 786             }
 787         }
 788     }
 789     for (i = 0; i < nb_numa_nodes; i++) {
 790         numa_fw_cfg[pcms->apic_id_limit + 1 + i] =
 791             cpu_to_le64(numa_info[i].node_mem);
 792     }
 793     fw_cfg_add_bytes(fw_cfg, FW_CFG_NUMA, numa_fw_cfg,
 794                      (1 + pcms->apic_id_limit + nb_numa_nodes) *
 795                      sizeof(*numa_fw_cfg));
 796
 797     return fw_cfg;
 798 }
 799
 800 static long get_file_size(FILE *f)
 801 {
 802     long where, size;
 803
 804     /* XXX: on Unix systems, using fstat() probably makes more sense */
 805
 806     where = ftell(f);
 807     fseek(f, 0, SEEK_END);
 808     size = ftell(f);
 809     fseek(f, where, SEEK_SET);
 810
 811     return size;
 812 }
 813
 814 /* setup_data types */
 815 #define SETUP_NONE     0
 816 #define SETUP_E820_EXT 1
 817 #define SETUP_DTB      2
 818 #define SETUP_PCI      3
 819 #define SETUP_EFI      4
 820
 821 struct setup_data {
 822     uint64_t next;
 823     uint32_t type;
 824     uint32_t len;
 825     uint8_t data[0];
 826 } __attribute__((packed));
 827
 828 static void load_linux(PCMachineState *pcms,
 829                        FWCfgState *fw_cfg)
 830 {
 831     uint16_t protocol;
 832     int setup_size, kernel_size, initrd_size = 0, cmdline_size;
 833     int dtb_size, setup_data_offset;
 834     uint32_t initrd_max;
 835     uint8_t header[8192], *setup, *kernel, *initrd_data;
 836     hwaddr real_addr, prot_addr, cmdline_addr, initrd_addr = 0;
 837     FILE *f;
 838     char *vmode;
 839     MachineState *machine = MACHINE(pcms);
 840     PCMachineClass *pcmc = PC_MACHINE_GET_CLASS(pcms);
 841     struct setup_data *setup_data;
 842     const char *kernel_filename = machine->kernel_filename;
 843     const char *initrd_filename = machine->initrd_filename;
 844     const char *dtb_filename = machine->dtb;
 845     const char *kernel_cmdline = machine->kernel_cmdline;
 846
 847     /* Align to 16 bytes as a paranoia measure */
 848     cmdline_size = (strlen(kernel_cmdline)+16) & ~15;
 849
 850     /* load the kernel header */
 851     f = fopen(kernel_filename, "rb");
 852     if (!f || !(kernel_size = get_file_size(f)) ||
 853         fread(header, 1, MIN(ARRAY_SIZE(header), kernel_size), f) !=
 854         MIN(ARRAY_SIZE(header), kernel_size)) {
 855 // CONFIG_MARU MODIFICATION
 856 //      fprintf(stderr, "qemu: could not load kernel '%s': %s\n",
 857 //              kernel_filename, strerror(errno));
 858         error_report("qemu: could not load kernel '%s': %s\n",
 859                 kernel_filename, strerror(errno));
 860
 861         exit(1);
 862     }
 863
 864     /* kernel protocol version */
 865 #if 0
 866     fprintf(stderr, "header magic: %#x\n", ldl_p(header+0x202));
 867 #endif
 868     if (ldl_p(header+0x202) == 0x53726448) {
 869         protocol = lduw_p(header+0x206);
 870     } else {
 871         /* This looks like a multiboot kernel. If it is, let's stop
 872            treating it like a Linux kernel. */
 873         if (load_multiboot(fw_cfg, f, kernel_filename, initrd_filename,
 874                            kernel_cmdline, kernel_size, header)) {
 875             return;
 876         }
 877         protocol = 0;
 878     }
 879
 880     if (protocol < 0x200 || !(header[0x211] & 0x01)) {
 881         /* Low kernel */
 882         real_addr    = 0x90000;
 883         cmdline_addr = 0x9a000 - cmdline_size;
 884         prot_addr    = 0x10000;
 885     } else if (protocol < 0x202) {
 886         /* High but ancient kernel */
 887         real_addr    = 0x90000;
 888         cmdline_addr = 0x9a000 - cmdline_size;
 889         prot_addr    = 0x100000;
 890     } else {
 891         /* High and recent kernel */
 892         real_addr    = 0x10000;
 893         cmdline_addr = 0x20000;
 894         prot_addr    = 0x100000;
 895     }
 896
 897 #if 0
 898     fprintf(stderr,
 899             "qemu: real_addr     = 0x" TARGET_FMT_plx "\n"
 900             "qemu: cmdline_addr  = 0x" TARGET_FMT_plx "\n"
 901             "qemu: prot_addr     = 0x" TARGET_FMT_plx "\n",
 902             real_addr,
 903             cmdline_addr,
 904             prot_addr);
 905 #endif
 906
 907     /* highest address for loading the initrd */
 908     if (protocol >= 0x203) {
 909         initrd_max = ldl_p(header+0x22c);
 910     } else {
 911         initrd_max = 0x37ffffff;
 912     }
 913
 914     if (initrd_max >= pcms->below_4g_mem_size - pcmc->acpi_data_size) {
 915         initrd_max = pcms->below_4g_mem_size - pcmc->acpi_data_size - 1;
 916     }
 917
 918     fw_cfg_add_i32(fw_cfg, FW_CFG_CMDLINE_ADDR, cmdline_addr);
 919     fw_cfg_add_i32(fw_cfg, FW_CFG_CMDLINE_SIZE, strlen(kernel_cmdline)+1);
 920     fw_cfg_add_string(fw_cfg, FW_CFG_CMDLINE_DATA, kernel_cmdline);
 921
 922     if (protocol >= 0x202) {
 923         stl_p(header+0x228, cmdline_addr);
 924     } else {
 925         stw_p(header+0x20, 0xA33F);
 926         stw_p(header+0x22, cmdline_addr-real_addr);
 927     }
 928
 929     /* handle vga= parameter */
 930     vmode = strstr(kernel_cmdline, "vga=");
 931     if (vmode) {
 932         unsigned int video_mode;
 933         /* skip "vga=" */
 934         vmode += 4;
 935         if (!strncmp(vmode, "normal", 6)) {
 936             video_mode = 0xffff;
 937         } else if (!strncmp(vmode, "ext", 3)) {
 938             video_mode = 0xfffe;
 939         } else if (!strncmp(vmode, "ask", 3)) {
 940             video_mode = 0xfffd;
 941         } else {
 942             video_mode = strtol(vmode, NULL, 0);
 943         }
 944         stw_p(header+0x1fa, video_mode);
 945     }
 946
 947     /* loader type */
 948     /* High nybble = B reserved for QEMU; low nybble is revision number.
 949        If this code is substantially changed, you may want to consider
 950        incrementing the revision. */
 951     if (protocol >= 0x200) {
 952         header[0x210] = 0xB0;
 953     }
 954     /* heap */
 955     if (protocol >= 0x201) {
 956         header[0x211] |= 0x80;  /* CAN_USE_HEAP */
 957         stw_p(header+0x224, cmdline_addr-real_addr-0x200);
 958     }
 959
 960     /* load initrd */
 961     if (initrd_filename) {
 962         if (protocol < 0x200) {
 963             fprintf(stderr, "qemu: linux kernel too old to load a ram disk\n");
 964             exit(1);
 965         }
 966
 967         initrd_size = get_image_size(initrd_filename);
 968         if (initrd_size < 0) {
 969             fprintf(stderr, "qemu: error reading initrd %s: %s\n",
 970                     initrd_filename, strerror(errno));
 971             exit(1);
 972         }
 973
 974         initrd_addr = (initrd_max-initrd_size) & ~4095;
 975
 976         initrd_data = g_malloc(initrd_size);
 977         load_image(initrd_filename, initrd_data);
 978
 979         fw_cfg_add_i32(fw_cfg, FW_CFG_INITRD_ADDR, initrd_addr);
 980         fw_cfg_add_i32(fw_cfg, FW_CFG_INITRD_SIZE, initrd_size);
 981         fw_cfg_add_bytes(fw_cfg, FW_CFG_INITRD_DATA, initrd_data, initrd_size);
 982
 983         stl_p(header+0x218, initrd_addr);
 984         stl_p(header+0x21c, initrd_size);
 985     }
 986
 987     /* load kernel and setup */
 988     setup_size = header[0x1f1];
 989     if (setup_size == 0) {
 990         setup_size = 4;
 991     }
 992     setup_size = (setup_size+1)*512;
 993     if (setup_size > kernel_size) {
 994         fprintf(stderr, "qemu: invalid kernel header\n");
 995         exit(1);
 996     }
 997     kernel_size -= setup_size;
 998
 999     setup  = g_malloc(setup_size);
1000     kernel = g_malloc(kernel_size);
1001     fseek(f, 0, SEEK_SET);
1002     if (fread(setup, 1, setup_size, f) != setup_size) {
1003         fprintf(stderr, "fread() failed\n");
1004         exit(1);
1005     }
1006     if (fread(kernel, 1, kernel_size, f) != kernel_size) {
1007         fprintf(stderr, "fread() failed\n");
1008         exit(1);
1009     }
1010     fclose(f);
1011
1012     /* append dtb to kernel */
1013     if (dtb_filename) {
1014         if (protocol < 0x209) {
1015             fprintf(stderr, "qemu: Linux kernel too old to load a dtb\n");
1016             exit(1);
1017         }
1018
1019         dtb_size = get_image_size(dtb_filename);
1020         if (dtb_size <= 0) {
1021             fprintf(stderr, "qemu: error reading dtb %s: %s\n",
1022                     dtb_filename, strerror(errno));
1023             exit(1);
1024         }
1025
1026         setup_data_offset = QEMU_ALIGN_UP(kernel_size, 16);
1027         kernel_size = setup_data_offset + sizeof(struct setup_data) + dtb_size;
1028         kernel = g_realloc(kernel, kernel_size);
1029
1030         stq_p(header+0x250, prot_addr + setup_data_offset);
1031
1032         setup_data = (struct setup_data *)(kernel + setup_data_offset);
1033         setup_data->next = 0;
1034         setup_data->type = cpu_to_le32(SETUP_DTB);
1035         setup_data->len = cpu_to_le32(dtb_size);
1036
1037         load_image_size(dtb_filename, setup_data->data, dtb_size);
1038     }
1039
1040     memcpy(setup, header, MIN(sizeof(header), setup_size));
1041
1042     fw_cfg_add_i32(fw_cfg, FW_CFG_KERNEL_ADDR, prot_addr);
1043     fw_cfg_add_i32(fw_cfg, FW_CFG_KERNEL_SIZE, kernel_size);
1044     fw_cfg_add_bytes(fw_cfg, FW_CFG_KERNEL_DATA, kernel, kernel_size);
1045
1046     fw_cfg_add_i32(fw_cfg, FW_CFG_SETUP_ADDR, real_addr);
1047     fw_cfg_add_i32(fw_cfg, FW_CFG_SETUP_SIZE, setup_size);
1048     fw_cfg_add_bytes(fw_cfg, FW_CFG_SETUP_DATA, setup, setup_size);
1049
1050     if (fw_cfg_dma_enabled(fw_cfg)) {
1051         option_rom[nb_option_roms].name = "linuxboot_dma.bin";
1052         option_rom[nb_option_roms].bootindex = 0;
1053     } else {
1054         option_rom[nb_option_roms].name = "linuxboot.bin";
1055         option_rom[nb_option_roms].bootindex = 0;
1056     }
1057     nb_option_roms++;
1058 }
1059
1060 #define NE2000_NB_MAX 6
1061
1062 static const int ne2000_io[NE2000_NB_MAX] = { 0x300, 0x320, 0x340, 0x360,
1063                                               0x280, 0x380 };
1064 static const int ne2000_irq[NE2000_NB_MAX] = { 9, 10, 11, 3, 4, 5 };
1065
1066 void pc_init_ne2k_isa(ISABus *bus, NICInfo *nd)
1067 {
1068     static int nb_ne2k = 0;
1069
1070     if (nb_ne2k == NE2000_NB_MAX)
1071         return;
1072     isa_ne2000_init(bus, ne2000_io[nb_ne2k],
1073                     ne2000_irq[nb_ne2k], nd);
1074     nb_ne2k++;
1075 }
1076
1077 DeviceState *cpu_get_current_apic(void)
1078 {
1079     if (current_cpu) {
1080         X86CPU *cpu = X86_CPU(current_cpu);
1081         return cpu->apic_state;
1082     } else {
1083         return NULL;
1084     }
1085 }
1086
1087 void pc_acpi_smi_interrupt(void *opaque, int irq, int level)
1088 {
1089     X86CPU *cpu = opaque;
1090
1091     if (level) {
1092         cpu_interrupt(CPU(cpu), CPU_INTERRUPT_SMI);
1093     }
1094 }
1095
1096 static int pc_present_cpus_count(PCMachineState *pcms)
1097 {
1098     int i, boot_cpus = 0;
1099     for (i = 0; i < pcms->possible_cpus->len; i++) {
1100         if (pcms->possible_cpus->cpus[i].cpu) {
1101             boot_cpus++;
1102         }
1103     }
1104     return boot_cpus;
1105 }
1106
1107 static X86CPU *pc_new_cpu(const char *typename, int64_t apic_id,
1108                           Error **errp)
1109 {
1110     X86CPU *cpu = NULL;
1111     Error *local_err = NULL;
1112
1113     cpu = X86_CPU(object_new(typename));
1114
1115     object_property_set_int(OBJECT(cpu), apic_id, "apic-id", &local_err);
1116     object_property_set_bool(OBJECT(cpu), true, "realized", &local_err);
1117
1118     if (local_err) {
1119         error_propagate(errp, local_err);
1120         object_unref(OBJECT(cpu));
1121         cpu = NULL;
1122     }
1123     return cpu;
1124 }
1125
1126 void pc_hot_add_cpu(const int64_t id, Error **errp)
1127 {
1128     X86CPU *cpu;
1129     ObjectClass *oc;
1130     PCMachineState *pcms = PC_MACHINE(qdev_get_machine());
1131     int64_t apic_id = x86_cpu_apic_id_from_index(id);
1132     Error *local_err = NULL;
1133
1134     if (id < 0) {
1135         error_setg(errp, "Invalid CPU id: %" PRIi64, id);
1136         return;
1137     }
1138
1139     if (apic_id >= ACPI_CPU_HOTPLUG_ID_LIMIT) {
1140         error_setg(errp, "Unable to add CPU: %" PRIi64
1141                    ", resulting APIC ID (%" PRIi64 ") is too large",
1142                    id, apic_id);
1143         return;
1144     }
1145
1146     assert(pcms->possible_cpus->cpus[0].cpu); /* BSP is always present */
1147     oc = OBJECT_CLASS(CPU_GET_CLASS(pcms->possible_cpus->cpus[0].cpu));
1148     cpu = pc_new_cpu(object_class_get_name(oc), apic_id, &local_err);
1149     if (local_err) {
1150         error_propagate(errp, local_err);
1151         return;
1152     }
1153     object_unref(OBJECT(cpu));
1154 }
1155
1156 void pc_cpus_init(PCMachineState *pcms)
1157 {
1158     int i;
1159     CPUClass *cc;
1160     ObjectClass *oc;
1161     const char *typename;
1162     gchar **model_pieces;
1163     X86CPU *cpu = NULL;
1164     MachineState *machine = MACHINE(pcms);
1165
1166     /* init CPUs */
1167     if (machine->cpu_model == NULL) {
1168 #ifdef TARGET_X86_64
1169         machine->cpu_model = "qemu64";
1170 #else
1171         machine->cpu_model = "qemu32";
1172 #endif
1173     }
1174
1175     model_pieces = g_strsplit(machine->cpu_model, ",", 2);
1176     if (!model_pieces[0]) {
1177         error_report("Invalid/empty CPU model name");
1178         exit(1);
1179     }
1180
1181     oc = cpu_class_by_name(TYPE_X86_CPU, model_pieces[0]);
1182     if (oc == NULL) {
1183         error_report("Unable to find CPU definition: %s", model_pieces[0]);
1184         exit(1);
1185     }
1186     typename = object_class_get_name(oc);
1187     cc = CPU_CLASS(oc);
1188     cc->parse_features(typename, model_pieces[1], &error_fatal);
1189     g_strfreev(model_pieces);
1190
1191     /* Calculates the limit to CPU APIC ID values
1192      *
1193      * Limit for the APIC ID value, so that all
1194      * CPU APIC IDs are < pcms->apic_id_limit.
1195      *
1196      * This is used for FW_CFG_MAX_CPUS. See comments on bochs_bios_init().
1197      */
1198     pcms->apic_id_limit = x86_cpu_apic_id_from_index(max_cpus - 1) + 1;
1199     if (pcms->apic_id_limit > ACPI_CPU_HOTPLUG_ID_LIMIT) {
1200         error_report("max_cpus is too large. APIC ID of last CPU is %u",
1201                      pcms->apic_id_limit - 1);
1202         exit(1);
1203     }
1204
1205     pcms->possible_cpus = g_malloc0(sizeof(CPUArchIdList) +
1206                                     sizeof(CPUArchId) * max_cpus);
1207     for (i = 0; i < max_cpus; i++) {
1208         pcms->possible_cpus->cpus[i].arch_id = x86_cpu_apic_id_from_index(i);
1209         pcms->possible_cpus->len++;
1210         if (i < smp_cpus) {
1211             cpu = pc_new_cpu(typename, x86_cpu_apic_id_from_index(i),
1212                              &error_fatal);
1213             object_unref(OBJECT(cpu));
1214         }
1215     }
1216
1217     /* tell smbios about cpuid version and features */
1218     smbios_set_cpuid(cpu->env.cpuid_version, cpu->env.features[FEAT_1_EDX]);
1219 }
1220
1221 static void pc_build_feature_control_file(PCMachineState *pcms)
1222 {
1223     X86CPU *cpu = X86_CPU(pcms->possible_cpus->cpus[0].cpu);
1224     CPUX86State *env = &cpu->env;
1225     uint32_t unused, ecx, edx;
1226     uint64_t feature_control_bits = 0;
1227     uint64_t *val;
1228
1229     cpu_x86_cpuid(env, 1, 0, &unused, &unused, &ecx, &edx);
1230     if (ecx & CPUID_EXT_VMX) {
1231         feature_control_bits |= FEATURE_CONTROL_VMXON_ENABLED_OUTSIDE_SMX;
1232     }
1233
1234     if ((edx & (CPUID_EXT2_MCE | CPUID_EXT2_MCA)) ==
1235         (CPUID_EXT2_MCE | CPUID_EXT2_MCA) &&
1236         (env->mcg_cap & MCG_LMCE_P)) {
1237         feature_control_bits |= FEATURE_CONTROL_LMCE;
1238     }
1239
1240     if (!feature_control_bits) {
1241         return;
1242     }
1243
1244     val = g_malloc(sizeof(*val));
1245     *val = cpu_to_le64(feature_control_bits | FEATURE_CONTROL_LOCKED);
1246     fw_cfg_add_file(pcms->fw_cfg, "etc/msr_feature_control", val, sizeof(*val));
1247 }
1248
1249 static
1250 void pc_machine_done(Notifier *notifier, void *data)
1251 {
1252     PCMachineState *pcms = container_of(notifier,
1253                                         PCMachineState, machine_done);
1254     PCIBus *bus = pcms->bus;
1255
1256     /* set the number of CPUs */
1257     rtc_set_memory(pcms->rtc, 0x5f, pc_present_cpus_count(pcms) - 1);
1258
1259     if (bus) {
1260         int extra_hosts = 0;
1261
1262         QLIST_FOREACH(bus, &bus->child, sibling) {
1263             /* look for expander root buses */
1264             if (pci_bus_is_root(bus)) {
1265                 extra_hosts++;
1266             }
1267         }
1268         if (extra_hosts && pcms->fw_cfg) {
1269             uint64_t *val = g_malloc(sizeof(*val));
1270             *val = cpu_to_le64(extra_hosts);
1271             fw_cfg_add_file(pcms->fw_cfg,
1272                     "etc/extra-pci-roots", val, sizeof(*val));
1273         }
1274     }
1275
1276     acpi_setup();
1277     if (pcms->fw_cfg) {
1278         pc_build_smbios(pcms->fw_cfg);
1279         pc_build_feature_control_file(pcms);
1280     }
1281 }
1282
1283 void pc_guest_info_init(PCMachineState *pcms)
1284 {
1285     int i;
1286
1287     pcms->apic_xrupt_override = kvm_allows_irq0_override();
1288     pcms->numa_nodes = nb_numa_nodes;
1289     pcms->node_mem = g_malloc0(pcms->numa_nodes *
1290                                     sizeof *pcms->node_mem);
1291     for (i = 0; i < nb_numa_nodes; i++) {
1292         pcms->node_mem[i] = numa_info[i].node_mem;
1293     }
1294
1295     pcms->machine_done.notify = pc_machine_done;
1296     qemu_add_machine_init_done_notifier(&pcms->machine_done);
1297 }
1298
1299 /* setup pci memory address space mapping into system address space */
1300 void pc_pci_as_mapping_init(Object *owner, MemoryRegion *system_memory,
1301                             MemoryRegion *pci_address_space)
1302 {
1303     /* Set to lower priority than RAM */
1304     memory_region_add_subregion_overlap(system_memory, 0x0,
1305                                         pci_address_space, -1);
1306 }
1307
1308 void pc_acpi_init(const char *default_dsdt)
1309 {
1310     char *filename;
1311
1312     if (acpi_tables != NULL) {
1313         /* manually set via -acpitable, leave it alone */
1314         return;
1315     }
1316
1317     filename = qemu_find_file(QEMU_FILE_TYPE_BIOS, default_dsdt);
1318     if (filename == NULL) {
1319         fprintf(stderr, "WARNING: failed to find %s\n", default_dsdt);
1320     } else {
1321         QemuOpts *opts = qemu_opts_create(qemu_find_opts("acpi"), NULL, 0,
1322                                           &error_abort);
1323         Error *err = NULL;
1324
1325         qemu_opt_set(opts, "file", filename, &error_abort);
1326
1327         acpi_table_add_builtin(opts, &err);
1328         if (err) {
1329             error_reportf_err(err, "WARNING: failed to load %s: ",
1330                               filename);
1331         }
1332         g_free(filename);
1333     }
1334 }
1335
1336 void xen_load_linux(PCMachineState *pcms)
1337 {
1338     int i;
1339     FWCfgState *fw_cfg;
1340
1341     assert(MACHINE(pcms)->kernel_filename != NULL);
1342
1343     fw_cfg = fw_cfg_init_io(FW_CFG_IO_BASE);
1344     rom_set_fw(fw_cfg);
1345
1346     load_linux(pcms, fw_cfg);
1347     for (i = 0; i < nb_option_roms; i++) {
1348         assert(!strcmp(option_rom[i].name, "linuxboot.bin") ||
1349                !strcmp(option_rom[i].name, "linuxboot_dma.bin") ||
1350                !strcmp(option_rom[i].name, "multiboot.bin"));
1351         rom_add_option(option_rom[i].name, option_rom[i].bootindex);
1352     }
1353     pcms->fw_cfg = fw_cfg;
1354 }
1355
1356 void pc_memory_init(PCMachineState *pcms,
1357                     MemoryRegion *system_memory,
1358                     MemoryRegion *rom_memory,
1359                     MemoryRegion **ram_memory)
1360 {
1361     int linux_boot, i;
1362     MemoryRegion *ram, *option_rom_mr;
1363     MemoryRegion *ram_below_4g, *ram_above_4g;
1364     FWCfgState *fw_cfg;
1365     MachineState *machine = MACHINE(pcms);
1366     PCMachineClass *pcmc = PC_MACHINE_GET_CLASS(pcms);
1367
1368     assert(machine->ram_size == pcms->below_4g_mem_size +
1369                                 pcms->above_4g_mem_size);
1370
1371     linux_boot = (machine->kernel_filename != NULL);
1372
1373     /* Allocate RAM.  We allocate it as a single memory region and use
1374      * aliases to address portions of it, mostly for backwards compatibility
1375      * with older qemus that used qemu_ram_alloc().
1376      */
1377     ram = g_malloc(sizeof(*ram));
1378     memory_region_allocate_system_memory(ram, NULL, "pc.ram",
1379                                          machine->ram_size);
1380     *ram_memory = ram;
1381     ram_below_4g = g_malloc(sizeof(*ram_below_4g));
1382     memory_region_init_alias(ram_below_4g, NULL, "ram-below-4g", ram,
1383                              0, pcms->below_4g_mem_size);
1384     memory_region_add_subregion(system_memory, 0, ram_below_4g);
1385     e820_add_entry(0, pcms->below_4g_mem_size, E820_RAM);
1386     if (pcms->above_4g_mem_size > 0) {
1387         ram_above_4g = g_malloc(sizeof(*ram_above_4g));
1388         memory_region_init_alias(ram_above_4g, NULL, "ram-above-4g", ram,
1389                                  pcms->below_4g_mem_size,
1390                                  pcms->above_4g_mem_size);
1391         memory_region_add_subregion(system_memory, 0x100000000ULL,
1392                                     ram_above_4g);
1393         e820_add_entry(0x100000000ULL, pcms->above_4g_mem_size, E820_RAM);
1394     }
1395
1396     if (!pcmc->has_reserved_memory &&
1397         (machine->ram_slots ||
1398          (machine->maxram_size > machine->ram_size))) {
1399         MachineClass *mc = MACHINE_GET_CLASS(machine);
1400
1401         error_report("\"-memory 'slots|maxmem'\" is not supported by: %s",
1402                      mc->name);
1403         exit(EXIT_FAILURE);
1404     }
1405
1406     /* initialize hotplug memory address space */
1407     if (pcmc->has_reserved_memory &&
1408         (machine->ram_size < machine->maxram_size)) {
1409         ram_addr_t hotplug_mem_size =
1410             machine->maxram_size - machine->ram_size;
1411
1412         if (machine->ram_slots > ACPI_MAX_RAM_SLOTS) {
1413             error_report("unsupported amount of memory slots: %"PRIu64,
1414                          machine->ram_slots);
1415             exit(EXIT_FAILURE);
1416         }
1417
1418         if (QEMU_ALIGN_UP(machine->maxram_size,
1419                           TARGET_PAGE_SIZE) != machine->maxram_size) {
1420             error_report("maximum memory size must by aligned to multiple of "
1421                          "%d bytes", TARGET_PAGE_SIZE);
1422             exit(EXIT_FAILURE);
1423         }
1424
1425         pcms->hotplug_memory.base =
1426             ROUND_UP(0x100000000ULL + pcms->above_4g_mem_size, 1ULL << 30);
1427
1428         if (pcmc->enforce_aligned_dimm) {
1429             /* size hotplug region assuming 1G page max alignment per slot */
1430             hotplug_mem_size += (1ULL << 30) * machine->ram_slots;
1431         }
1432
1433         if ((pcms->hotplug_memory.base + hotplug_mem_size) <
1434             hotplug_mem_size) {
1435             error_report("unsupported amount of maximum memory: " RAM_ADDR_FMT,
1436                          machine->maxram_size);
1437             exit(EXIT_FAILURE);
1438         }
1439
1440         memory_region_init(&pcms->hotplug_memory.mr, OBJECT(pcms),
1441                            "hotplug-memory", hotplug_mem_size);
1442         memory_region_add_subregion(system_memory, pcms->hotplug_memory.base,
1443                                     &pcms->hotplug_memory.mr);
1444     }
1445
1446     /* Initialize PC system firmware */
1447     pc_system_firmware_init(rom_memory, !pcmc->pci_enabled);
1448
1449     option_rom_mr = g_malloc(sizeof(*option_rom_mr));
1450     memory_region_init_ram(option_rom_mr, NULL, "pc.rom", PC_ROM_SIZE,
1451                            &error_fatal);
1452     vmstate_register_ram_global(option_rom_mr);
1453     memory_region_add_subregion_overlap(rom_memory,
1454                                         PC_ROM_MIN_VGA,
1455                                         option_rom_mr,
1456                                         1);
1457
1458     fw_cfg = bochs_bios_init(&address_space_memory, pcms);
1459
1460     rom_set_fw(fw_cfg);
1461
1462     if (pcmc->has_reserved_memory && pcms->hotplug_memory.base) {
1463         uint64_t *val = g_malloc(sizeof(*val));
1464         PCMachineClass *pcmc = PC_MACHINE_GET_CLASS(pcms);
1465         uint64_t res_mem_end = pcms->hotplug_memory.base;
1466
1467         if (!pcmc->broken_reserved_end) {
1468             res_mem_end += memory_region_size(&pcms->hotplug_memory.mr);
1469         }
1470         *val = cpu_to_le64(ROUND_UP(res_mem_end, 0x1ULL << 30));
1471         fw_cfg_add_file(fw_cfg, "etc/reserved-memory-end", val, sizeof(*val));
1472     }
1473
1474     if (linux_boot) {
1475         load_linux(pcms, fw_cfg);
1476     }
1477
1478     for (i = 0; i < nb_option_roms; i++) {
1479         rom_add_option(option_rom[i].name, option_rom[i].bootindex);
1480     }
1481     pcms->fw_cfg = fw_cfg;
1482
1483     /* Init default IOAPIC address space */
1484     pcms->ioapic_as = &address_space_memory;
1485 }
1486
1487 qemu_irq pc_allocate_cpu_irq(void)
1488 {
1489     return qemu_allocate_irq(pic_irq_request, NULL, 0);
1490 }
1491
1492 DeviceState *pc_vga_init(ISABus *isa_bus, PCIBus *pci_bus)
1493 {
1494     DeviceState *dev = NULL;
1495
1496     rom_set_order_override(FW_CFG_ORDER_OVERRIDE_VGA);
1497     if (pci_bus) {
1498         PCIDevice *pcidev = pci_vga_init(pci_bus);
1499         dev = pcidev ? &pcidev->qdev : NULL;
1500     } else if (isa_bus) {
1501         ISADevice *isadev = isa_vga_init(isa_bus);
1502         dev = isadev ? DEVICE(isadev) : NULL;
1503     }
1504     rom_reset_order_override();
1505     return dev;
1506 }
1507
1508 static const MemoryRegionOps ioport80_io_ops = {
1509     .write = ioport80_write,
1510     .read = ioport80_read,
1511     .endianness = DEVICE_NATIVE_ENDIAN,
1512     .impl = {
1513         .min_access_size = 1,
1514         .max_access_size = 1,
1515     },
1516 };
1517
1518 static const MemoryRegionOps ioportF0_io_ops = {
1519     .write = ioportF0_write,
1520     .read = ioportF0_read,
1521     .endianness = DEVICE_NATIVE_ENDIAN,
1522     .impl = {
1523         .min_access_size = 1,
1524         .max_access_size = 1,
1525     },
1526 };
1527
1528 void pc_basic_device_init(ISABus *isa_bus, qemu_irq *gsi,
1529                           ISADevice **rtc_state,
1530                           bool create_fdctrl,
1531                           bool no_vmport,
1532                           uint32_t hpet_irqs)
1533 {
1534     int i;
1535     DriveInfo *fd[MAX_FD];
1536     DeviceState *hpet = NULL;
1537     int pit_isa_irq = 0;
1538     qemu_irq pit_alt_irq = NULL;
1539     qemu_irq rtc_irq = NULL;
1540     qemu_irq *a20_line;
1541     ISADevice *i8042, *port92, *vmmouse, *pit = NULL;
1542     MemoryRegion *ioport80_io = g_new(MemoryRegion, 1);
1543     MemoryRegion *ioportF0_io = g_new(MemoryRegion, 1);
1544
1545     memory_region_init_io(ioport80_io, NULL, &ioport80_io_ops, NULL, "ioport80", 1);
1546     memory_region_add_subregion(isa_bus->address_space_io, 0x80, ioport80_io);
1547
1548     memory_region_init_io(ioportF0_io, NULL, &ioportF0_io_ops, NULL, "ioportF0", 1);
1549     memory_region_add_subregion(isa_bus->address_space_io, 0xf0, ioportF0_io);
1550
1551     /*
1552      * Check if an HPET shall be created.
1553      *
1554      * Without KVM_CAP_PIT_STATE2, we cannot switch off the in-kernel PIT
1555      * when the HPET wants to take over. Thus we have to disable the latter.
1556      */
1557     if (!no_hpet && (!kvm_irqchip_in_kernel() || kvm_has_pit_state2())) {
1558         /* In order to set property, here not using sysbus_try_create_simple */
1559         hpet = qdev_try_create(NULL, TYPE_HPET);
1560         if (hpet) {
1561             /* For pc-piix-*, hpet's intcap is always IRQ2. For pc-q35-1.7
1562              * and earlier, use IRQ2 for compat. Otherwise, use IRQ16~23,
1563              * IRQ8 and IRQ2.
1564              */
1565             uint8_t compat = object_property_get_int(OBJECT(hpet),
1566                     HPET_INTCAP, NULL);
1567             if (!compat) {
1568                 qdev_prop_set_uint32(hpet, HPET_INTCAP, hpet_irqs);
1569             }
1570             qdev_init_nofail(hpet);
1571             sysbus_mmio_map(SYS_BUS_DEVICE(hpet), 0, HPET_BASE);
1572
1573             for (i = 0; i < GSI_NUM_PINS; i++) {
1574                 sysbus_connect_irq(SYS_BUS_DEVICE(hpet), i, gsi[i]);
1575             }
1576             pit_isa_irq = -1;
1577             pit_alt_irq = qdev_get_gpio_in(hpet, HPET_LEGACY_PIT_INT);
1578             rtc_irq = qdev_get_gpio_in(hpet, HPET_LEGACY_RTC_INT);
1579         }
1580     }
1581     *rtc_state = rtc_init(isa_bus, 2000, rtc_irq);
1582
1583     qemu_register_boot_set(pc_boot_set, *rtc_state);
1584
1585     if (!xen_enabled()) {
1586         if (kvm_pit_in_kernel()) {
1587             pit = kvm_pit_init(isa_bus, 0x40);
1588         } else {
1589             pit = pit_init(isa_bus, 0x40, pit_isa_irq, pit_alt_irq);
1590         }
1591         if (hpet) {
1592             /* connect PIT to output control line of the HPET */
1593             qdev_connect_gpio_out(hpet, 0, qdev_get_gpio_in(DEVICE(pit), 0));
1594         }
1595         pcspk_init(isa_bus, pit);
1596     }
1597
1598     serial_hds_isa_init(isa_bus, MAX_SERIAL_PORTS);
1599     parallel_hds_isa_init(isa_bus, MAX_PARALLEL_PORTS);
1600
1601     a20_line = qemu_allocate_irqs(handle_a20_line_change, first_cpu, 2);
1602     i8042 = isa_create_simple(isa_bus, "i8042");
1603     i8042_setup_a20_line(i8042, &a20_line[0]);
1604     if (!no_vmport) {
1605         vmport_init(isa_bus);
1606         vmmouse = isa_try_create(isa_bus, "vmmouse");
1607     } else {
1608         vmmouse = NULL;
1609     }
1610     if (vmmouse) {
1611         DeviceState *dev = DEVICE(vmmouse);
1612         qdev_prop_set_ptr(dev, "ps2_mouse", i8042);
1613         qdev_init_nofail(dev);
1614     }
1615     port92 = isa_create_simple(isa_bus, "port92");
1616     port92_init(port92, &a20_line[1]);
1617
1618     DMA_init(isa_bus, 0);
1619
1620     for(i = 0; i < MAX_FD; i++) {
1621         fd[i] = drive_get(IF_FLOPPY, 0, i);
1622         create_fdctrl |= !!fd[i];
1623     }
1624     if (create_fdctrl) {
1625         fdctrl_init_isa(isa_bus, fd);
1626     }
1627 }
1628
1629 void pc_nic_init(ISABus *isa_bus, PCIBus *pci_bus)
1630 {
1631     int i;
1632
1633     rom_set_order_override(FW_CFG_ORDER_OVERRIDE_NIC);
1634     for (i = 0; i < nb_nics; i++) {
1635         NICInfo *nd = &nd_table[i];
1636
1637         if (!pci_bus || (nd->model && strcmp(nd->model, "ne2k_isa") == 0)) {
1638             pc_init_ne2k_isa(isa_bus, nd);
1639         } else {
1640             pci_nic_init_nofail(nd, pci_bus, "e1000", NULL);
1641         }
1642     }
1643     rom_reset_order_override();
1644 }
1645
1646 void pc_pci_device_init(PCIBus *pci_bus)
1647 {
1648     int max_bus;
1649     int bus;
1650
1651     max_bus = drive_get_max_bus(IF_SCSI);
1652     for (bus = 0; bus <= max_bus; bus++) {
1653         pci_create_simple(pci_bus, -1, "lsi53c895a");
1654     }
1655 }
1656
1657 void ioapic_init_gsi(GSIState *gsi_state, const char *parent_name)
1658 {
1659     DeviceState *dev;
1660     SysBusDevice *d;
1661     unsigned int i;
1662
1663     if (kvm_ioapic_in_kernel()) {
1664         dev = qdev_create(NULL, "kvm-ioapic");
1665     } else {
1666         dev = qdev_create(NULL, "ioapic");
1667     }
1668     if (parent_name) {
1669         object_property_add_child(object_resolve_path(parent_name, NULL),
1670                                   "ioapic", OBJECT(dev), NULL);
1671     }
1672     qdev_init_nofail(dev);
1673     d = SYS_BUS_DEVICE(dev);
1674     sysbus_mmio_map(d, 0, IO_APIC_DEFAULT_ADDRESS);
1675
1676     for (i = 0; i < IOAPIC_NUM_PINS; i++) {
1677         gsi_state->ioapic_irq[i] = qdev_get_gpio_in(dev, i);
1678     }
1679 }
1680
1681 static void pc_dimm_plug(HotplugHandler *hotplug_dev,
1682                          DeviceState *dev, Error **errp)
1683 {
1684     HotplugHandlerClass *hhc;
1685     Error *local_err = NULL;
1686     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1687     PCMachineClass *pcmc = PC_MACHINE_GET_CLASS(pcms);
1688     PCDIMMDevice *dimm = PC_DIMM(dev);
1689     PCDIMMDeviceClass *ddc = PC_DIMM_GET_CLASS(dimm);
1690     MemoryRegion *mr = ddc->get_memory_region(dimm);
1691     uint64_t align = TARGET_PAGE_SIZE;
1692
1693     if (memory_region_get_alignment(mr) && pcmc->enforce_aligned_dimm) {
1694         align = memory_region_get_alignment(mr);
1695     }
1696
1697     if (!pcms->acpi_dev) {
1698         error_setg(&local_err,
1699                    "memory hotplug is not enabled: missing acpi device");
1700         goto out;
1701     }
1702
1703     pc_dimm_memory_plug(dev, &pcms->hotplug_memory, mr, align, &local_err);
1704     if (local_err) {
1705         goto out;
1706     }
1707
1708     hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1709     hhc->plug(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &error_abort);
1710 out:
1711     error_propagate(errp, local_err);
1712 }
1713
1714 static void pc_dimm_unplug_request(HotplugHandler *hotplug_dev,
1715                                    DeviceState *dev, Error **errp)
1716 {
1717     HotplugHandlerClass *hhc;
1718     Error *local_err = NULL;
1719     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1720
1721     if (!pcms->acpi_dev) {
1722         error_setg(&local_err,
1723                    "memory hotplug is not enabled: missing acpi device");
1724         goto out;
1725     }
1726
1727     hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1728     hhc->unplug_request(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &local_err);
1729
1730 out:
1731     error_propagate(errp, local_err);
1732 }
1733
1734 static void pc_dimm_unplug(HotplugHandler *hotplug_dev,
1735                            DeviceState *dev, Error **errp)
1736 {
1737     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1738     PCDIMMDevice *dimm = PC_DIMM(dev);
1739     PCDIMMDeviceClass *ddc = PC_DIMM_GET_CLASS(dimm);
1740     MemoryRegion *mr = ddc->get_memory_region(dimm);
1741     HotplugHandlerClass *hhc;
1742     Error *local_err = NULL;
1743
1744     hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1745     hhc->unplug(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &local_err);
1746
1747     if (local_err) {
1748         goto out;
1749     }
1750
1751     pc_dimm_memory_unplug(dev, &pcms->hotplug_memory, mr);
1752     object_unparent(OBJECT(dev));
1753
1754  out:
1755     error_propagate(errp, local_err);
1756 }
1757
1758 static int pc_apic_cmp(const void *a, const void *b)
1759 {
1760    CPUArchId *apic_a = (CPUArchId *)a;
1761    CPUArchId *apic_b = (CPUArchId *)b;
1762
1763    return apic_a->arch_id - apic_b->arch_id;
1764 }
1765
1766 /* returns pointer to CPUArchId descriptor that matches CPU's apic_id
1767  * in pcms->possible_cpus->cpus, if pcms->possible_cpus->cpus has no
1768  * entry correponding to CPU's apic_id returns NULL.
1769  */
1770 static CPUArchId *pc_find_cpu_slot(PCMachineState *pcms, CPUState *cpu,
1771                                    int *idx)
1772 {
1773     CPUClass *cc = CPU_GET_CLASS(cpu);
1774     CPUArchId apic_id, *found_cpu;
1775
1776     apic_id.arch_id = cc->get_arch_id(CPU(cpu));
1777     found_cpu = bsearch(&apic_id, pcms->possible_cpus->cpus,
1778         pcms->possible_cpus->len, sizeof(*pcms->possible_cpus->cpus),
1779         pc_apic_cmp);
1780     if (found_cpu && idx) {
1781         *idx = found_cpu - pcms->possible_cpus->cpus;
1782     }
1783     return found_cpu;
1784 }
1785
1786 static void pc_cpu_plug(HotplugHandler *hotplug_dev,
1787                         DeviceState *dev, Error **errp)
1788 {
1789     CPUArchId *found_cpu;
1790     HotplugHandlerClass *hhc;
1791     Error *local_err = NULL;
1792     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1793
1794     if (pcms->acpi_dev) {
1795         hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1796         hhc->plug(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &local_err);
1797         if (local_err) {
1798             goto out;
1799         }
1800     }
1801
1802     if (dev->hotplugged) {
1803         /* increment the number of CPUs */
1804         rtc_set_memory(pcms->rtc, 0x5f, rtc_get_memory(pcms->rtc, 0x5f) + 1);
1805     }
1806
1807     found_cpu = pc_find_cpu_slot(pcms, CPU(dev), NULL);
1808     found_cpu->cpu = CPU(dev);
1809 out:
1810     error_propagate(errp, local_err);
1811 }
1812 static void pc_cpu_unplug_request_cb(HotplugHandler *hotplug_dev,
1813                                      DeviceState *dev, Error **errp)
1814 {
1815     int idx = -1;
1816     HotplugHandlerClass *hhc;
1817     Error *local_err = NULL;
1818     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1819
1820     pc_find_cpu_slot(pcms, CPU(dev), &idx);
1821     assert(idx != -1);
1822     if (idx == 0) {
1823         error_setg(&local_err, "Boot CPU is unpluggable");
1824         goto out;
1825     }
1826
1827     hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1828     hhc->unplug_request(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &local_err);
1829
1830     if (local_err) {
1831         goto out;
1832     }
1833
1834  out:
1835     error_propagate(errp, local_err);
1836
1837 }
1838
1839 static void pc_cpu_unplug_cb(HotplugHandler *hotplug_dev,
1840                              DeviceState *dev, Error **errp)
1841 {
1842     CPUArchId *found_cpu;
1843     HotplugHandlerClass *hhc;
1844     Error *local_err = NULL;
1845     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1846
1847     hhc = HOTPLUG_HANDLER_GET_CLASS(pcms->acpi_dev);
1848     hhc->unplug(HOTPLUG_HANDLER(pcms->acpi_dev), dev, &local_err);
1849
1850     if (local_err) {
1851         goto out;
1852     }
1853
1854     found_cpu = pc_find_cpu_slot(pcms, CPU(dev), NULL);
1855     found_cpu->cpu = NULL;
1856     object_unparent(OBJECT(dev));
1857
1858     rtc_set_memory(pcms->rtc, 0x5f, rtc_get_memory(pcms->rtc, 0x5f) - 1);
1859  out:
1860     error_propagate(errp, local_err);
1861 }
1862
1863 static void pc_cpu_pre_plug(HotplugHandler *hotplug_dev,
1864                             DeviceState *dev, Error **errp)
1865 {
1866     int idx;
1867     CPUState *cs;
1868     CPUArchId *cpu_slot;
1869     X86CPUTopoInfo topo;
1870     X86CPU *cpu = X86_CPU(dev);
1871     PCMachineState *pcms = PC_MACHINE(hotplug_dev);
1872
1873     /* if APIC ID is not set, set it based on socket/core/thread properties */
1874     if (cpu->apic_id == UNASSIGNED_APIC_ID) {
1875         int max_socket = (max_cpus - 1) / smp_threads / smp_cores;
1876
1877         if (cpu->socket_id < 0) {
1878             error_setg(errp, "CPU socket-id is not set");
1879             return;
1880         } else if (cpu->socket_id > max_socket) {
1881             error_setg(errp, "Invalid CPU socket-id: %u must be in range 0:%u",
1882                        cpu->socket_id, max_socket);
1883             return;
1884         }
1885         if (cpu->core_id < 0) {
1886             error_setg(errp, "CPU core-id is not set");
1887             return;
1888         } else if (cpu->core_id > (smp_cores - 1)) {
1889             error_setg(errp, "Invalid CPU core-id: %u must be in range 0:%u",
1890                        cpu->core_id, smp_cores - 1);
1891             return;
1892         }
1893         if (cpu->thread_id < 0) {
1894             error_setg(errp, "CPU thread-id is not set");
1895             return;
1896         } else if (cpu->thread_id > (smp_threads - 1)) {
1897             error_setg(errp, "Invalid CPU thread-id: %u must be in range 0:%u",
1898                        cpu->thread_id, smp_threads - 1);
1899             return;
1900         }
1901
1902         topo.pkg_id = cpu->socket_id;
1903         topo.core_id = cpu->core_id;
1904         topo.smt_id = cpu->thread_id;
1905         cpu->apic_id = apicid_from_topo_ids(smp_cores, smp_threads, &topo);
1906     }
1907
1908     cpu_slot = pc_find_cpu_slot(pcms, CPU(dev), &idx);
1909     if (!cpu_slot) {
1910         x86_topo_ids_from_apicid(cpu->apic_id, smp_cores, smp_threads, &topo);
1911         error_setg(errp, "Invalid CPU [socket: %u, core: %u, thread: %u] with"
1912                   " APIC ID %" PRIu32 ", valid index range 0:%d",
1913                    topo.pkg_id, topo.core_id, topo.smt_id, cpu->apic_id,
1914                    pcms->possible_cpus->len - 1);
1915         return;
1916     }
1917
1918     if (cpu_slot->cpu) {
1919         error_setg(errp, "CPU[%d] with APIC ID %" PRIu32 " exists",
1920                    idx, cpu->apic_id);
1921         return;
1922     }
1923
1924     /* if 'address' properties socket-id/core-id/thread-id are not set, set them
1925      * so that query_hotpluggable_cpus would show correct values
1926      */
1927     /* TODO: move socket_id/core_id/thread_id checks into x86_cpu_realizefn()
1928      * once -smp refactoring is complete and there will be CPU private
1929      * CPUState::nr_cores and CPUState::nr_threads fields instead of globals */
1930     x86_topo_ids_from_apicid(cpu->apic_id, smp_cores, smp_threads, &topo);
1931     if (cpu->socket_id != -1 && cpu->socket_id != topo.pkg_id) {
1932         error_setg(errp, "property socket-id: %u doesn't match set apic-id:"
1933             " 0x%x (socket-id: %u)", cpu->socket_id, cpu->apic_id, topo.pkg_id);
1934         return;
1935     }
1936     cpu->socket_id = topo.pkg_id;
1937
1938     if (cpu->core_id != -1 && cpu->core_id != topo.core_id) {
1939         error_setg(errp, "property core-id: %u doesn't match set apic-id:"
1940             " 0x%x (core-id: %u)", cpu->core_id, cpu->apic_id, topo.core_id);
1941         return;
1942     }
1943     cpu->core_id = topo.core_id;
1944
1945     if (cpu->thread_id != -1 && cpu->thread_id != topo.smt_id) {
1946         error_setg(errp, "property thread-id: %u doesn't match set apic-id:"
1947             " 0x%x (thread-id: %u)", cpu->thread_id, cpu->apic_id, topo.smt_id);
1948         return;
1949     }
1950     cpu->thread_id = topo.smt_id;
1951
1952     cs = CPU(cpu);
1953     cs->cpu_index = idx;
1954 }
1955
1956 static void pc_machine_device_pre_plug_cb(HotplugHandler *hotplug_dev,
1957                                           DeviceState *dev, Error **errp)
1958 {
1959     if (object_dynamic_cast(OBJECT(dev), TYPE_CPU)) {
1960         pc_cpu_pre_plug(hotplug_dev, dev, errp);
1961     }
1962 }
1963
1964 static void pc_machine_device_plug_cb(HotplugHandler *hotplug_dev,
1965                                       DeviceState *dev, Error **errp)
1966 {
1967     if (object_dynamic_cast(OBJECT(dev), TYPE_PC_DIMM)) {
1968         pc_dimm_plug(hotplug_dev, dev, errp);
1969     } else if (object_dynamic_cast(OBJECT(dev), TYPE_CPU)) {
1970         pc_cpu_plug(hotplug_dev, dev, errp);
1971     }
1972 }
1973
1974 static void pc_machine_device_unplug_request_cb(HotplugHandler *hotplug_dev,
1975                                                 DeviceState *dev, Error **errp)
1976 {
1977     if (object_dynamic_cast(OBJECT(dev), TYPE_PC_DIMM)) {
1978         pc_dimm_unplug_request(hotplug_dev, dev, errp);
1979     } else if (object_dynamic_cast(OBJECT(dev), TYPE_CPU)) {
1980         pc_cpu_unplug_request_cb(hotplug_dev, dev, errp);
1981     } else {
1982         error_setg(errp, "acpi: device unplug request for not supported device"
1983                    " type: %s", object_get_typename(OBJECT(dev)));
1984     }
1985 }
1986
1987 static void pc_machine_device_unplug_cb(HotplugHandler *hotplug_dev,
1988                                         DeviceState *dev, Error **errp)
1989 {
1990     if (object_dynamic_cast(OBJECT(dev), TYPE_PC_DIMM)) {
1991         pc_dimm_unplug(hotplug_dev, dev, errp);
1992     } else if (object_dynamic_cast(OBJECT(dev), TYPE_CPU)) {
1993         pc_cpu_unplug_cb(hotplug_dev, dev, errp);
1994     } else {
1995         error_setg(errp, "acpi: device unplug for not supported device"
1996                    " type: %s", object_get_typename(OBJECT(dev)));
1997     }
1998 }
1999
2000 static HotplugHandler *pc_get_hotpug_handler(MachineState *machine,
2001                                              DeviceState *dev)
2002 {
2003     PCMachineClass *pcmc = PC_MACHINE_GET_CLASS(machine);
2004
2005     if (object_dynamic_cast(OBJECT(dev), TYPE_PC_DIMM) ||
2006         object_dynamic_cast(OBJECT(dev), TYPE_CPU)) {
2007         return HOTPLUG_HANDLER(machine);
2008     }
2009
2010     return pcmc->get_hotplug_handler ?
2011         pcmc->get_hotplug_handler(machine, dev) : NULL;
2012 }
2013
2014 static void
2015 pc_machine_get_hotplug_memory_region_size(Object *obj, Visitor *v,
2016                                           const char *name, void *opaque,
2017                                           Error **errp)
2018 {
2019     PCMachineState *pcms = PC_MACHINE(obj);
2020     int64_t value = memory_region_size(&pcms->hotplug_memory.mr);
2021
2022     visit_type_int(v, name, &value, errp);
2023 }
2024
2025 static void pc_machine_get_max_ram_below_4g(Object *obj, Visitor *v,
2026                                             const char *name, void *opaque,
2027                                             Error **errp)
2028 {
2029     PCMachineState *pcms = PC_MACHINE(obj);
2030     uint64_t value = pcms->max_ram_below_4g;
2031
2032     visit_type_size(v, name, &value, errp);
2033 }
2034
2035 static void pc_machine_set_max_ram_below_4g(Object *obj, Visitor *v,
2036                                             const char *name, void *opaque,
2037                                             Error **errp)
2038 {
2039     PCMachineState *pcms = PC_MACHINE(obj);
2040     Error *error = NULL;
2041     uint64_t value;
2042
2043     visit_type_size(v, name, &value, &error);
2044     if (error) {
2045         error_propagate(errp, error);
2046         return;
2047     }
2048     if (value > (1ULL << 32)) {
2049         error_setg(&error,
2050                    "Machine option 'max-ram-below-4g=%"PRIu64
2051                    "' expects size less than or equal to 4G", value);
2052         error_propagate(errp, error);
2053         return;
2054     }
2055
2056     if (value < (1ULL << 20)) {
2057         error_report("Warning: small max_ram_below_4g(%"PRIu64
2058                      ") less than 1M.  BIOS may not work..",
2059                      value);
2060     }
2061
2062     pcms->max_ram_below_4g = value;
2063 }
2064
2065 static void pc_machine_get_vmport(Object *obj, Visitor *v, const char *name,
2066                                   void *opaque, Error **errp)
2067 {
2068     PCMachineState *pcms = PC_MACHINE(obj);
2069     OnOffAuto vmport = pcms->vmport;
2070
2071     visit_type_OnOffAuto(v, name, &vmport, errp);
2072 }
2073
2074 static void pc_machine_set_vmport(Object *obj, Visitor *v, const char *name,
2075                                   void *opaque, Error **errp)
2076 {
2077     PCMachineState *pcms = PC_MACHINE(obj);
2078
2079     visit_type_OnOffAuto(v, name, &pcms->vmport, errp);
2080 }
2081
2082 bool pc_machine_is_smm_enabled(PCMachineState *pcms)
2083 {
2084     bool smm_available = false;
2085
2086     if (pcms->smm == ON_OFF_AUTO_OFF) {
2087         return false;
2088     }
2089
2090     if (tcg_enabled() || qtest_enabled()) {
2091         smm_available = true;
2092     } else if (kvm_enabled()) {
2093         smm_available = kvm_has_smm();
2094     } else if (hax_enabled()) {
2095         smm_available = false;
2096     }
2097
2098     if (smm_available) {
2099         return true;
2100     }
2101
2102     if (pcms->smm == ON_OFF_AUTO_ON) {
2103         error_report("System Management Mode not supported by this hypervisor.");
2104         exit(1);
2105     }
2106     return false;
2107 }
2108
2109 static void pc_machine_get_smm(Object *obj, Visitor *v, const char *name,
2110                                void *opaque, Error **errp)
2111 {
2112     PCMachineState *pcms = PC_MACHINE(obj);
2113     OnOffAuto smm = pcms->smm;
2114
2115     visit_type_OnOffAuto(v, name, &smm, errp);
2116 }
2117
2118 static void pc_machine_set_smm(Object *obj, Visitor *v, const char *name,
2119                                void *opaque, Error **errp)
2120 {
2121     PCMachineState *pcms = PC_MACHINE(obj);
2122
2123     visit_type_OnOffAuto(v, name, &pcms->smm, errp);
2124 }
2125
2126 static bool pc_machine_get_nvdimm(Object *obj, Error **errp)
2127 {
2128     PCMachineState *pcms = PC_MACHINE(obj);
2129
2130     return pcms->acpi_nvdimm_state.is_enabled;
2131 }
2132
2133 static void pc_machine_set_nvdimm(Object *obj, bool value, Error **errp)
2134 {
2135     PCMachineState *pcms = PC_MACHINE(obj);
2136
2137     pcms->acpi_nvdimm_state.is_enabled = value;
2138 }
2139
2140 static void pc_machine_initfn(Object *obj)
2141 {
2142     PCMachineState *pcms = PC_MACHINE(obj);
2143
2144     object_property_add(obj, PC_MACHINE_MEMHP_REGION_SIZE, "int",
2145                         pc_machine_get_hotplug_memory_region_size,
2146                         NULL, NULL, NULL, &error_abort);
2147
2148     pcms->max_ram_below_4g = 0; /* use default */
2149     object_property_add(obj, PC_MACHINE_MAX_RAM_BELOW_4G, "size",
2150                         pc_machine_get_max_ram_below_4g,
2151                         pc_machine_set_max_ram_below_4g,
2152                         NULL, NULL, &error_abort);
2153     object_property_set_description(obj, PC_MACHINE_MAX_RAM_BELOW_4G,
2154                                     "Maximum ram below the 4G boundary (32bit boundary)",
2155                                     &error_abort);
2156
2157     pcms->smm = ON_OFF_AUTO_AUTO;
2158     object_property_add(obj, PC_MACHINE_SMM, "OnOffAuto",
2159                         pc_machine_get_smm,
2160                         pc_machine_set_smm,
2161                         NULL, NULL, &error_abort);
2162     object_property_set_description(obj, PC_MACHINE_SMM,
2163                                     "Enable SMM (pc & q35)",
2164                                     &error_abort);
2165
2166     pcms->vmport = ON_OFF_AUTO_AUTO;
2167     object_property_add(obj, PC_MACHINE_VMPORT, "OnOffAuto",
2168                         pc_machine_get_vmport,
2169                         pc_machine_set_vmport,
2170                         NULL, NULL, &error_abort);
2171     object_property_set_description(obj, PC_MACHINE_VMPORT,
2172                                     "Enable vmport (pc & q35)",
2173                                     &error_abort);
2174
2175     /* nvdimm is disabled on default. */
2176     pcms->acpi_nvdimm_state.is_enabled = false;
2177     object_property_add_bool(obj, PC_MACHINE_NVDIMM, pc_machine_get_nvdimm,
2178                              pc_machine_set_nvdimm, &error_abort);
2179 }
2180
2181 static void pc_machine_reset(void)
2182 {
2183     CPUState *cs;
2184     X86CPU *cpu;
2185
2186     qemu_devices_reset();
2187
2188     /* Reset APIC after devices have been reset to cancel
2189      * any changes that qemu_devices_reset() might have done.
2190      */
2191     CPU_FOREACH(cs) {
2192         cpu = X86_CPU(cs);
2193
2194         if (cpu->apic_state) {
2195             device_reset(cpu->apic_state);
2196         }
2197     }
2198 }
2199
2200 static unsigned pc_cpu_index_to_socket_id(unsigned cpu_index)
2201 {
2202     X86CPUTopoInfo topo;
2203     x86_topo_ids_from_idx(smp_cores, smp_threads, cpu_index,
2204                           &topo);
2205     return topo.pkg_id;
2206 }
2207
2208 static CPUArchIdList *pc_possible_cpu_arch_ids(MachineState *machine)
2209 {
2210     PCMachineState *pcms = PC_MACHINE(machine);
2211     int len = sizeof(CPUArchIdList) +
2212               sizeof(CPUArchId) * (pcms->possible_cpus->len);
2213     CPUArchIdList *list = g_malloc(len);
2214
2215     memcpy(list, pcms->possible_cpus, len);
2216     return list;
2217 }
2218
2219 static HotpluggableCPUList *pc_query_hotpluggable_cpus(MachineState *machine)
2220 {
2221     int i;
2222     CPUState *cpu;
2223     HotpluggableCPUList *head = NULL;
2224     PCMachineState *pcms = PC_MACHINE(machine);
2225     const char *cpu_type;
2226
2227     cpu = pcms->possible_cpus->cpus[0].cpu;
2228     assert(cpu); /* BSP is always present */
2229     cpu_type = object_class_get_name(OBJECT_CLASS(CPU_GET_CLASS(cpu)));
2230
2231     for (i = 0; i < pcms->possible_cpus->len; i++) {
2232         X86CPUTopoInfo topo;
2233         HotpluggableCPUList *list_item = g_new0(typeof(*list_item), 1);
2234         HotpluggableCPU *cpu_item = g_new0(typeof(*cpu_item), 1);
2235         CpuInstanceProperties *cpu_props = g_new0(typeof(*cpu_props), 1);
2236         const uint32_t apic_id = pcms->possible_cpus->cpus[i].arch_id;
2237
2238         x86_topo_ids_from_apicid(apic_id, smp_cores, smp_threads, &topo);
2239
2240         cpu_item->type = g_strdup(cpu_type);
2241         cpu_item->vcpus_count = 1;
2242         cpu_props->has_socket_id = true;
2243         cpu_props->socket_id = topo.pkg_id;
2244         cpu_props->has_core_id = true;
2245         cpu_props->core_id = topo.core_id;
2246         cpu_props->has_thread_id = true;
2247         cpu_props->thread_id = topo.smt_id;
2248         cpu_item->props = cpu_props;
2249
2250         cpu = pcms->possible_cpus->cpus[i].cpu;
2251         if (cpu) {
2252             cpu_item->has_qom_path = true;
2253             cpu_item->qom_path = object_get_canonical_path(OBJECT(cpu));
2254         }
2255
2256         list_item->value = cpu_item;
2257         list_item->next = head;
2258         head = list_item;
2259     }
2260     return head;
2261 }
2262
2263 static void x86_nmi(NMIState *n, int cpu_index, Error **errp)
2264 {
2265     /* cpu index isn't used */
2266     CPUState *cs;
2267
2268     CPU_FOREACH(cs) {
2269         X86CPU *cpu = X86_CPU(cs);
2270
2271         if (!cpu->apic_state) {
2272             cpu_interrupt(cs, CPU_INTERRUPT_NMI);
2273         } else {
2274             apic_deliver_nmi(cpu->apic_state);
2275         }
2276     }
2277 }
2278
2279 static void pc_machine_class_init(ObjectClass *oc, void *data)
2280 {
2281     MachineClass *mc = MACHINE_CLASS(oc);
2282     PCMachineClass *pcmc = PC_MACHINE_CLASS(oc);
2283     HotplugHandlerClass *hc = HOTPLUG_HANDLER_CLASS(oc);
2284     NMIClass *nc = NMI_CLASS(oc);
2285
2286     pcmc->get_hotplug_handler = mc->get_hotplug_handler;
2287     pcmc->pci_enabled = true;
2288     pcmc->has_acpi_build = true;
2289     pcmc->rsdp_in_ram = true;
2290     pcmc->smbios_defaults = true;
2291     pcmc->smbios_uuid_encoded = true;
2292     pcmc->gigabyte_align = true;
2293     pcmc->has_reserved_memory = true;
2294     pcmc->kvmclock_enabled = true;
2295     pcmc->enforce_aligned_dimm = true;
2296     /* BIOS ACPI tables: 128K. Other BIOS datastructures: less than 4K reported
2297      * to be used at the moment, 32K should be enough for a while.  */
2298     pcmc->acpi_data_size = 0x20000 + 0x8000;
2299     pcmc->save_tsc_khz = true;
2300     mc->get_hotplug_handler = pc_get_hotpug_handler;
2301     mc->cpu_index_to_socket_id = pc_cpu_index_to_socket_id;
2302     mc->possible_cpu_arch_ids = pc_possible_cpu_arch_ids;
2303     mc->query_hotpluggable_cpus = pc_query_hotpluggable_cpus;
2304     mc->default_boot_order = "cad";
2305     mc->hot_add_cpu = pc_hot_add_cpu;
2306     mc->max_cpus = 255;
2307     mc->reset = pc_machine_reset;
2308     hc->pre_plug = pc_machine_device_pre_plug_cb;
2309     hc->plug = pc_machine_device_plug_cb;
2310     hc->unplug_request = pc_machine_device_unplug_request_cb;
2311     hc->unplug = pc_machine_device_unplug_cb;
2312     nc->nmi_monitor_handler = x86_nmi;
2313 }
2314
2315 static const TypeInfo pc_machine_info = {
2316     .name = TYPE_PC_MACHINE,
2317     .parent = TYPE_MACHINE,
2318     .abstract = true,
2319     .instance_size = sizeof(PCMachineState),
2320     .instance_init = pc_machine_initfn,
2321     .class_size = sizeof(PCMachineClass),
2322     .class_init = pc_machine_class_init,
2323     .interfaces = (InterfaceInfo[]) {
2324          { TYPE_HOTPLUG_HANDLER },
2325          { TYPE_NMI },
2326          { }
2327     },
2328 };
2329
2330 static void pc_machine_register_types(void)
2331 {
2332     type_register_static(&pc_machine_info);
2333 }
2334
2335 type_init(pc_machine_register_types)