gdb/i386-tdep.c

   1 /* Intel 386 target-dependent stuff.
   2
   3    Copyright (C) 1988-2019 Free Software Foundation, Inc.
   4
   5    This file is part of GDB.
   6
   7    This program is free software; you can redistribute it and/or modify
   8    it under the terms of the GNU General Public License as published by
   9    the Free Software Foundation; either version 3 of the License, or
  10    (at your option) any later version.
  11
  12    This program is distributed in the hope that it will be useful,
  13    but WITHOUT ANY WARRANTY; without even the implied warranty of
  14    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15    GNU General Public License for more details.
  16
  17    You should have received a copy of the GNU General Public License
  18    along with this program.  If not, see <http://www.gnu.org/licenses/>.  */
  19
  20 #include "defs.h"
  21 #include "opcode/i386.h"
  22 #include "arch-utils.h"
  23 #include "command.h"
  24 #include "dummy-frame.h"
  25 #include "dwarf2-frame.h"
  26 #include "frame.h"
  27 #include "frame-base.h"
  28 #include "frame-unwind.h"
  29 #include "inferior.h"
  30 #include "infrun.h"
  31 #include "gdbcmd.h"
  32 #include "gdbcore.h"
  33 #include "gdbtypes.h"
  34 #include "objfiles.h"
  35 #include "osabi.h"
  36 #include "regcache.h"
  37 #include "reggroups.h"
  38 #include "regset.h"
  39 #include "symfile.h"
  40 #include "symtab.h"
  41 #include "target.h"
  42 #include "target-float.h"
  43 #include "value.h"
  44 #include "dis-asm.h"
  45 #include "disasm.h"
  46 #include "remote.h"
  47 #include "i386-tdep.h"
  48 #include "i387-tdep.h"
  49 #include "common/x86-xstate.h"
  50 #include "x86-tdep.h"
  51
  52 #include "record.h"
  53 #include "record-full.h"
  54 #include "target-descriptions.h"
  55 #include "arch/i386.h"
  56
  57 #include "ax.h"
  58 #include "ax-gdb.h"
  59
  60 #include "stap-probe.h"
  61 #include "user-regs.h"
  62 #include "cli/cli-utils.h"
  63 #include "expression.h"
  64 #include "parser-defs.h"
  65 #include <ctype.h>
  66 #include <algorithm>
  67 #include <unordered_set>
  68
  69 /* Register names.  */
  70
  71 static const char *i386_register_names[] =
  72 {
  73   "eax",   "ecx",    "edx",   "ebx",
  74   "esp",   "ebp",    "esi",   "edi",
  75   "eip",   "eflags", "cs",    "ss",
  76   "ds",    "es",     "fs",    "gs",
  77   "st0",   "st1",    "st2",   "st3",
  78   "st4",   "st5",    "st6",   "st7",
  79   "fctrl", "fstat",  "ftag",  "fiseg",
  80   "fioff", "foseg",  "fooff", "fop",
  81   "xmm0",  "xmm1",   "xmm2",  "xmm3",
  82   "xmm4",  "xmm5",   "xmm6",  "xmm7",
  83   "mxcsr"
  84 };
  85
  86 static const char *i386_zmm_names[] =
  87 {
  88   "zmm0",  "zmm1",   "zmm2",  "zmm3",
  89   "zmm4",  "zmm5",   "zmm6",  "zmm7"
  90 };
  91
  92 static const char *i386_zmmh_names[] =
  93 {
  94   "zmm0h",  "zmm1h",   "zmm2h",  "zmm3h",
  95   "zmm4h",  "zmm5h",   "zmm6h",  "zmm7h"
  96 };
  97
  98 static const char *i386_k_names[] =
  99 {
 100   "k0",  "k1",   "k2",  "k3",
 101   "k4",  "k5",   "k6",  "k7"
 102 };
 103
 104 static const char *i386_ymm_names[] =
 105 {
 106   "ymm0",  "ymm1",   "ymm2",  "ymm3",
 107   "ymm4",  "ymm5",   "ymm6",  "ymm7",
 108 };
 109
 110 static const char *i386_ymmh_names[] =
 111 {
 112   "ymm0h",  "ymm1h",   "ymm2h",  "ymm3h",
 113   "ymm4h",  "ymm5h",   "ymm6h",  "ymm7h",
 114 };
 115
 116 static const char *i386_mpx_names[] =
 117 {
 118   "bnd0raw", "bnd1raw", "bnd2raw", "bnd3raw", "bndcfgu", "bndstatus"
 119 };
 120
 121 static const char* i386_pkeys_names[] =
 122 {
 123   "pkru"
 124 };
 125
 126 /* Register names for MPX pseudo-registers.  */
 127
 128 static const char *i386_bnd_names[] =
 129 {
 130   "bnd0", "bnd1", "bnd2", "bnd3"
 131 };
 132
 133 /* Register names for MMX pseudo-registers.  */
 134
 135 static const char *i386_mmx_names[] =
 136 {
 137   "mm0", "mm1", "mm2", "mm3",
 138   "mm4", "mm5", "mm6", "mm7"
 139 };
 140
 141 /* Register names for byte pseudo-registers.  */
 142
 143 static const char *i386_byte_names[] =
 144 {
 145   "al", "cl", "dl", "bl",
 146   "ah", "ch", "dh", "bh"
 147 };
 148
 149 /* Register names for word pseudo-registers.  */
 150
 151 static const char *i386_word_names[] =
 152 {
 153   "ax", "cx", "dx", "bx",
 154   "", "bp", "si", "di"
 155 };
 156
 157 /* Constant used for reading/writing pseudo registers.  In 64-bit mode, we have
 158    16 lower ZMM regs that extend corresponding xmm/ymm registers.  In addition,
 159    we have 16 upper ZMM regs that have to be handled differently.  */
 160
 161 const int num_lower_zmm_regs = 16;
 162
 163 /* MMX register?  */
 164
 165 static int
 166 i386_mmx_regnum_p (struct gdbarch *gdbarch, int regnum)
 167 {
 168   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 169   int mm0_regnum = tdep->mm0_regnum;
 170
 171   if (mm0_regnum < 0)
 172     return 0;
 173
 174   regnum -= mm0_regnum;
 175   return regnum >= 0 && regnum < tdep->num_mmx_regs;
 176 }
 177
 178 /* Byte register?  */
 179
 180 int
 181 i386_byte_regnum_p (struct gdbarch *gdbarch, int regnum)
 182 {
 183   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 184
 185   regnum -= tdep->al_regnum;
 186   return regnum >= 0 && regnum < tdep->num_byte_regs;
 187 }
 188
 189 /* Word register?  */
 190
 191 int
 192 i386_word_regnum_p (struct gdbarch *gdbarch, int regnum)
 193 {
 194   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 195
 196   regnum -= tdep->ax_regnum;
 197   return regnum >= 0 && regnum < tdep->num_word_regs;
 198 }
 199
 200 /* Dword register?  */
 201
 202 int
 203 i386_dword_regnum_p (struct gdbarch *gdbarch, int regnum)
 204 {
 205   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 206   int eax_regnum = tdep->eax_regnum;
 207
 208   if (eax_regnum < 0)
 209     return 0;
 210
 211   regnum -= eax_regnum;
 212   return regnum >= 0 && regnum < tdep->num_dword_regs;
 213 }
 214
 215 /* AVX512 register?  */
 216
 217 int
 218 i386_zmmh_regnum_p (struct gdbarch *gdbarch, int regnum)
 219 {
 220   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 221   int zmm0h_regnum = tdep->zmm0h_regnum;
 222
 223   if (zmm0h_regnum < 0)
 224     return 0;
 225
 226   regnum -= zmm0h_regnum;
 227   return regnum >= 0 && regnum < tdep->num_zmm_regs;
 228 }
 229
 230 int
 231 i386_zmm_regnum_p (struct gdbarch *gdbarch, int regnum)
 232 {
 233   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 234   int zmm0_regnum = tdep->zmm0_regnum;
 235
 236   if (zmm0_regnum < 0)
 237     return 0;
 238
 239   regnum -= zmm0_regnum;
 240   return regnum >= 0 && regnum < tdep->num_zmm_regs;
 241 }
 242
 243 int
 244 i386_k_regnum_p (struct gdbarch *gdbarch, int regnum)
 245 {
 246   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 247   int k0_regnum = tdep->k0_regnum;
 248
 249   if (k0_regnum < 0)
 250     return 0;
 251
 252   regnum -= k0_regnum;
 253   return regnum >= 0 && regnum < I387_NUM_K_REGS;
 254 }
 255
 256 static int
 257 i386_ymmh_regnum_p (struct gdbarch *gdbarch, int regnum)
 258 {
 259   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 260   int ymm0h_regnum = tdep->ymm0h_regnum;
 261
 262   if (ymm0h_regnum < 0)
 263     return 0;
 264
 265   regnum -= ymm0h_regnum;
 266   return regnum >= 0 && regnum < tdep->num_ymm_regs;
 267 }
 268
 269 /* AVX register?  */
 270
 271 int
 272 i386_ymm_regnum_p (struct gdbarch *gdbarch, int regnum)
 273 {
 274   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 275   int ymm0_regnum = tdep->ymm0_regnum;
 276
 277   if (ymm0_regnum < 0)
 278     return 0;
 279
 280   regnum -= ymm0_regnum;
 281   return regnum >= 0 && regnum < tdep->num_ymm_regs;
 282 }
 283
 284 static int
 285 i386_ymmh_avx512_regnum_p (struct gdbarch *gdbarch, int regnum)
 286 {
 287   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 288   int ymm16h_regnum = tdep->ymm16h_regnum;
 289
 290   if (ymm16h_regnum < 0)
 291     return 0;
 292
 293   regnum -= ymm16h_regnum;
 294   return regnum >= 0 && regnum < tdep->num_ymm_avx512_regs;
 295 }
 296
 297 int
 298 i386_ymm_avx512_regnum_p (struct gdbarch *gdbarch, int regnum)
 299 {
 300   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 301   int ymm16_regnum = tdep->ymm16_regnum;
 302
 303   if (ymm16_regnum < 0)
 304     return 0;
 305
 306   regnum -= ymm16_regnum;
 307   return regnum >= 0 && regnum < tdep->num_ymm_avx512_regs;
 308 }
 309
 310 /* BND register?  */
 311
 312 int
 313 i386_bnd_regnum_p (struct gdbarch *gdbarch, int regnum)
 314 {
 315   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 316   int bnd0_regnum = tdep->bnd0_regnum;
 317
 318   if (bnd0_regnum < 0)
 319     return 0;
 320
 321   regnum -= bnd0_regnum;
 322   return regnum >= 0 && regnum < I387_NUM_BND_REGS;
 323 }
 324
 325 /* SSE register?  */
 326
 327 int
 328 i386_xmm_regnum_p (struct gdbarch *gdbarch, int regnum)
 329 {
 330   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 331   int num_xmm_regs = I387_NUM_XMM_REGS (tdep);
 332
 333   if (num_xmm_regs == 0)
 334     return 0;
 335
 336   regnum -= I387_XMM0_REGNUM (tdep);
 337   return regnum >= 0 && regnum < num_xmm_regs;
 338 }
 339
 340 /* XMM_512 register?  */
 341
 342 int
 343 i386_xmm_avx512_regnum_p (struct gdbarch *gdbarch, int regnum)
 344 {
 345   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 346   int num_xmm_avx512_regs = I387_NUM_XMM_AVX512_REGS (tdep);
 347
 348   if (num_xmm_avx512_regs == 0)
 349     return 0;
 350
 351   regnum -= I387_XMM16_REGNUM (tdep);
 352   return regnum >= 0 && regnum < num_xmm_avx512_regs;
 353 }
 354
 355 static int
 356 i386_mxcsr_regnum_p (struct gdbarch *gdbarch, int regnum)
 357 {
 358   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 359
 360   if (I387_NUM_XMM_REGS (tdep) == 0)
 361     return 0;
 362
 363   return (regnum == I387_MXCSR_REGNUM (tdep));
 364 }
 365
 366 /* FP register?  */
 367
 368 int
 369 i386_fp_regnum_p (struct gdbarch *gdbarch, int regnum)
 370 {
 371   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 372
 373   if (I387_ST0_REGNUM (tdep) < 0)
 374     return 0;
 375
 376   return (I387_ST0_REGNUM (tdep) <= regnum
 377           && regnum < I387_FCTRL_REGNUM (tdep));
 378 }
 379
 380 int
 381 i386_fpc_regnum_p (struct gdbarch *gdbarch, int regnum)
 382 {
 383   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 384
 385   if (I387_ST0_REGNUM (tdep) < 0)
 386     return 0;
 387
 388   return (I387_FCTRL_REGNUM (tdep) <= regnum
 389           && regnum < I387_XMM0_REGNUM (tdep));
 390 }
 391
 392 /* BNDr (raw) register?  */
 393
 394 static int
 395 i386_bndr_regnum_p (struct gdbarch *gdbarch, int regnum)
 396 {
 397   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 398
 399    if (I387_BND0R_REGNUM (tdep) < 0)
 400      return 0;
 401
 402   regnum -= tdep->bnd0r_regnum;
 403   return regnum >= 0 && regnum < I387_NUM_BND_REGS;
 404 }
 405
 406 /* BND control register?  */
 407
 408 static int
 409 i386_mpx_ctrl_regnum_p (struct gdbarch *gdbarch, int regnum)
 410 {
 411   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 412
 413    if (I387_BNDCFGU_REGNUM (tdep) < 0)
 414      return 0;
 415
 416   regnum -= I387_BNDCFGU_REGNUM (tdep);
 417   return regnum >= 0 && regnum < I387_NUM_MPX_CTRL_REGS;
 418 }
 419
 420 /* PKRU register?  */
 421
 422 bool
 423 i386_pkru_regnum_p (struct gdbarch *gdbarch, int regnum)
 424 {
 425   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 426   int pkru_regnum = tdep->pkru_regnum;
 427
 428   if (pkru_regnum < 0)
 429     return false;
 430
 431   regnum -= pkru_regnum;
 432   return regnum >= 0 && regnum < I387_NUM_PKEYS_REGS;
 433 }
 434
 435 /* Return the name of register REGNUM, or the empty string if it is
 436    an anonymous register.  */
 437
 438 static const char *
 439 i386_register_name (struct gdbarch *gdbarch, int regnum)
 440 {
 441   /* Hide the upper YMM registers.  */
 442   if (i386_ymmh_regnum_p (gdbarch, regnum))
 443     return "";
 444
 445   /* Hide the upper YMM16-31 registers.  */
 446   if (i386_ymmh_avx512_regnum_p (gdbarch, regnum))
 447     return "";
 448
 449   /* Hide the upper ZMM registers.  */
 450   if (i386_zmmh_regnum_p (gdbarch, regnum))
 451     return "";
 452
 453   return tdesc_register_name (gdbarch, regnum);
 454 }
 455
 456 /* Return the name of register REGNUM.  */
 457
 458 const char *
 459 i386_pseudo_register_name (struct gdbarch *gdbarch, int regnum)
 460 {
 461   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 462   if (i386_bnd_regnum_p (gdbarch, regnum))
 463     return i386_bnd_names[regnum - tdep->bnd0_regnum];
 464   if (i386_mmx_regnum_p (gdbarch, regnum))
 465     return i386_mmx_names[regnum - I387_MM0_REGNUM (tdep)];
 466   else if (i386_ymm_regnum_p (gdbarch, regnum))
 467     return i386_ymm_names[regnum - tdep->ymm0_regnum];
 468   else if (i386_zmm_regnum_p (gdbarch, regnum))
 469     return i386_zmm_names[regnum - tdep->zmm0_regnum];
 470   else if (i386_byte_regnum_p (gdbarch, regnum))
 471     return i386_byte_names[regnum - tdep->al_regnum];
 472   else if (i386_word_regnum_p (gdbarch, regnum))
 473     return i386_word_names[regnum - tdep->ax_regnum];
 474
 475   internal_error (__FILE__, __LINE__, _("invalid regnum"));
 476 }
 477
 478 /* Convert a dbx register number REG to the appropriate register
 479    number used by GDB.  */
 480
 481 static int
 482 i386_dbx_reg_to_regnum (struct gdbarch *gdbarch, int reg)
 483 {
 484   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 485
 486   /* This implements what GCC calls the "default" register map
 487      (dbx_register_map[]).  */
 488
 489   if (reg >= 0 && reg <= 7)
 490     {
 491       /* General-purpose registers.  The debug info calls %ebp
 492          register 4, and %esp register 5.  */
 493       if (reg == 4)
 494         return 5;
 495       else if (reg == 5)
 496         return 4;
 497       else return reg;
 498     }
 499   else if (reg >= 12 && reg <= 19)
 500     {
 501       /* Floating-point registers.  */
 502       return reg - 12 + I387_ST0_REGNUM (tdep);
 503     }
 504   else if (reg >= 21 && reg <= 28)
 505     {
 506       /* SSE registers.  */
 507       int ymm0_regnum = tdep->ymm0_regnum;
 508
 509       if (ymm0_regnum >= 0
 510           && i386_xmm_regnum_p (gdbarch, reg))
 511         return reg - 21 + ymm0_regnum;
 512       else
 513         return reg - 21 + I387_XMM0_REGNUM (tdep);
 514     }
 515   else if (reg >= 29 && reg <= 36)
 516     {
 517       /* MMX registers.  */
 518       return reg - 29 + I387_MM0_REGNUM (tdep);
 519     }
 520
 521   /* This will hopefully provoke a warning.  */
 522   return gdbarch_num_cooked_regs (gdbarch);
 523 }
 524
 525 /* Convert SVR4 DWARF register number REG to the appropriate register number
 526    used by GDB.  */
 527
 528 static int
 529 i386_svr4_dwarf_reg_to_regnum (struct gdbarch *gdbarch, int reg)
 530 {
 531   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
 532
 533   /* This implements the GCC register map that tries to be compatible
 534      with the SVR4 C compiler for DWARF (svr4_dbx_register_map[]).  */
 535
 536   /* The SVR4 register numbering includes %eip and %eflags, and
 537      numbers the floating point registers differently.  */
 538   if (reg >= 0 && reg <= 9)
 539     {
 540       /* General-purpose registers.  */
 541       return reg;
 542     }
 543   else if (reg >= 11 && reg <= 18)
 544     {
 545       /* Floating-point registers.  */
 546       return reg - 11 + I387_ST0_REGNUM (tdep);
 547     }
 548   else if (reg >= 21 && reg <= 36)
 549     {
 550       /* The SSE and MMX registers have the same numbers as with dbx.  */
 551       return i386_dbx_reg_to_regnum (gdbarch, reg);
 552     }
 553
 554   switch (reg)
 555     {
 556     case 37: return I387_FCTRL_REGNUM (tdep);
 557     case 38: return I387_FSTAT_REGNUM (tdep);
 558     case 39: return I387_MXCSR_REGNUM (tdep);
 559     case 40: return I386_ES_REGNUM;
 560     case 41: return I386_CS_REGNUM;
 561     case 42: return I386_SS_REGNUM;
 562     case 43: return I386_DS_REGNUM;
 563     case 44: return I386_FS_REGNUM;
 564     case 45: return I386_GS_REGNUM;
 565     }
 566
 567   return -1;
 568 }
 569
 570 /* Wrapper on i386_svr4_dwarf_reg_to_regnum to return
 571    num_regs + num_pseudo_regs for other debug formats.  */
 572
 573 int
 574 i386_svr4_reg_to_regnum (struct gdbarch *gdbarch, int reg)
 575 {
 576   int regnum = i386_svr4_dwarf_reg_to_regnum (gdbarch, reg);
 577
 578   if (regnum == -1)
 579     return gdbarch_num_cooked_regs (gdbarch);
 580   return regnum;
 581 }
 582
 583 \f
 584
 585 /* This is the variable that is set with "set disassembly-flavor", and
 586    its legitimate values.  */
 587 static const char att_flavor[] = "att";
 588 static const char intel_flavor[] = "intel";
 589 static const char *const valid_flavors[] =
 590 {
 591   att_flavor,
 592   intel_flavor,
 593   NULL
 594 };
 595 static const char *disassembly_flavor = att_flavor;
 596 \f
 597
 598 /* Use the program counter to determine the contents and size of a
 599    breakpoint instruction.  Return a pointer to a string of bytes that
 600    encode a breakpoint instruction, store the length of the string in
 601    *LEN and optionally adjust *PC to point to the correct memory
 602    location for inserting the breakpoint.
 603
 604    On the i386 we have a single breakpoint that fits in a single byte
 605    and can be inserted anywhere.
 606
 607    This function is 64-bit safe.  */
 608
 609 constexpr gdb_byte i386_break_insn[] = { 0xcc }; /* int 3 */
 610
 611 typedef BP_MANIPULATION (i386_break_insn) i386_breakpoint;
 612
 613 \f
 614 /* Displaced instruction handling.  */
 615
 616 /* Skip the legacy instruction prefixes in INSN.
 617    Not all prefixes are valid for any particular insn
 618    but we needn't care, the insn will fault if it's invalid.
 619    The result is a pointer to the first opcode byte,
 620    or NULL if we run off the end of the buffer.  */
 621
 622 static gdb_byte *
 623 i386_skip_prefixes (gdb_byte *insn, size_t max_len)
 624 {
 625   gdb_byte *end = insn + max_len;
 626
 627   while (insn < end)
 628     {
 629       switch (*insn)
 630         {
 631         case DATA_PREFIX_OPCODE:
 632         case ADDR_PREFIX_OPCODE:
 633         case CS_PREFIX_OPCODE:
 634         case DS_PREFIX_OPCODE:
 635         case ES_PREFIX_OPCODE:
 636         case FS_PREFIX_OPCODE:
 637         case GS_PREFIX_OPCODE:
 638         case SS_PREFIX_OPCODE:
 639         case LOCK_PREFIX_OPCODE:
 640         case REPE_PREFIX_OPCODE:
 641         case REPNE_PREFIX_OPCODE:
 642           ++insn;
 643           continue;
 644         default:
 645           return insn;
 646         }
 647     }
 648
 649   return NULL;
 650 }
 651
 652 static int
 653 i386_absolute_jmp_p (const gdb_byte *insn)
 654 {
 655   /* jmp far (absolute address in operand).  */
 656   if (insn[0] == 0xea)
 657     return 1;
 658
 659   if (insn[0] == 0xff)
 660     {
 661       /* jump near, absolute indirect (/4).  */
 662       if ((insn[1] & 0x38) == 0x20)
 663         return 1;
 664
 665       /* jump far, absolute indirect (/5).  */
 666       if ((insn[1] & 0x38) == 0x28)
 667         return 1;
 668     }
 669
 670   return 0;
 671 }
 672
 673 /* Return non-zero if INSN is a jump, zero otherwise.  */
 674
 675 static int
 676 i386_jmp_p (const gdb_byte *insn)
 677 {
 678   /* jump short, relative.  */
 679   if (insn[0] == 0xeb)
 680     return 1;
 681
 682   /* jump near, relative.  */
 683   if (insn[0] == 0xe9)
 684     return 1;
 685
 686   return i386_absolute_jmp_p (insn);
 687 }
 688
 689 static int
 690 i386_absolute_call_p (const gdb_byte *insn)
 691 {
 692   /* call far, absolute.  */
 693   if (insn[0] == 0x9a)
 694     return 1;
 695
 696   if (insn[0] == 0xff)
 697     {
 698       /* Call near, absolute indirect (/2).  */
 699       if ((insn[1] & 0x38) == 0x10)
 700         return 1;
 701
 702       /* Call far, absolute indirect (/3).  */
 703       if ((insn[1] & 0x38) == 0x18)
 704         return 1;
 705     }
 706
 707   return 0;
 708 }
 709
 710 static int
 711 i386_ret_p (const gdb_byte *insn)
 712 {
 713   switch (insn[0])
 714     {
 715     case 0xc2: /* ret near, pop N bytes.  */
 716     case 0xc3: /* ret near */
 717     case 0xca: /* ret far, pop N bytes.  */
 718     case 0xcb: /* ret far */
 719     case 0xcf: /* iret */
 720       return 1;
 721
 722     default:
 723       return 0;
 724     }
 725 }
 726
 727 static int
 728 i386_call_p (const gdb_byte *insn)
 729 {
 730   if (i386_absolute_call_p (insn))
 731     return 1;
 732
 733   /* call near, relative.  */
 734   if (insn[0] == 0xe8)
 735     return 1;
 736
 737   return 0;
 738 }
 739
 740 /* Return non-zero if INSN is a system call, and set *LENGTHP to its
 741    length in bytes.  Otherwise, return zero.  */
 742
 743 static int
 744 i386_syscall_p (const gdb_byte *insn, int *lengthp)
 745 {
 746   /* Is it 'int $0x80'?  */
 747   if ((insn[0] == 0xcd && insn[1] == 0x80)
 748       /* Or is it 'sysenter'?  */
 749       || (insn[0] == 0x0f && insn[1] == 0x34)
 750       /* Or is it 'syscall'?  */
 751       || (insn[0] == 0x0f && insn[1] == 0x05))
 752     {
 753       *lengthp = 2;
 754       return 1;
 755     }
 756
 757   return 0;
 758 }
 759
 760 /* The gdbarch insn_is_call method.  */
 761
 762 static int
 763 i386_insn_is_call (struct gdbarch *gdbarch, CORE_ADDR addr)
 764 {
 765   gdb_byte buf[I386_MAX_INSN_LEN], *insn;
 766
 767   read_code (addr, buf, I386_MAX_INSN_LEN);
 768   insn = i386_skip_prefixes (buf, I386_MAX_INSN_LEN);
 769
 770   return i386_call_p (insn);
 771 }
 772
 773 /* The gdbarch insn_is_ret method.  */
 774
 775 static int
 776 i386_insn_is_ret (struct gdbarch *gdbarch, CORE_ADDR addr)
 777 {
 778   gdb_byte buf[I386_MAX_INSN_LEN], *insn;
 779
 780   read_code (addr, buf, I386_MAX_INSN_LEN);
 781   insn = i386_skip_prefixes (buf, I386_MAX_INSN_LEN);
 782
 783   return i386_ret_p (insn);
 784 }
 785
 786 /* The gdbarch insn_is_jump method.  */
 787
 788 static int
 789 i386_insn_is_jump (struct gdbarch *gdbarch, CORE_ADDR addr)
 790 {
 791   gdb_byte buf[I386_MAX_INSN_LEN], *insn;
 792
 793   read_code (addr, buf, I386_MAX_INSN_LEN);
 794   insn = i386_skip_prefixes (buf, I386_MAX_INSN_LEN);
 795
 796   return i386_jmp_p (insn);
 797 }
 798
 799 /* Some kernels may run one past a syscall insn, so we have to cope.  */
 800
 801 struct displaced_step_closure *
 802 i386_displaced_step_copy_insn (struct gdbarch *gdbarch,
 803                                CORE_ADDR from, CORE_ADDR to,
 804                                struct regcache *regs)
 805 {
 806   size_t len = gdbarch_max_insn_length (gdbarch);
 807   i386_displaced_step_closure *closure = new i386_displaced_step_closure (len);
 808   gdb_byte *buf = closure->buf.data ();
 809
 810   read_memory (from, buf, len);
 811
 812   /* GDB may get control back after the insn after the syscall.
 813      Presumably this is a kernel bug.
 814      If this is a syscall, make sure there's a nop afterwards.  */
 815   {
 816     int syscall_length;
 817     gdb_byte *insn;
 818
 819     insn = i386_skip_prefixes (buf, len);
 820     if (insn != NULL && i386_syscall_p (insn, &syscall_length))
 821       insn[syscall_length] = NOP_OPCODE;
 822   }
 823
 824   write_memory (to, buf, len);
 825
 826   if (debug_displaced)
 827     {
 828       fprintf_unfiltered (gdb_stdlog, "displaced: copy %s->%s: ",
 829                           paddress (gdbarch, from), paddress (gdbarch, to));
 830       displaced_step_dump_bytes (gdb_stdlog, buf, len);
 831     }
 832
 833   return closure;
 834 }
 835
 836 /* Fix up the state of registers and memory after having single-stepped
 837    a displaced instruction.  */
 838
 839 void
 840 i386_displaced_step_fixup (struct gdbarch *gdbarch,
 841                            struct displaced_step_closure *closure_,
 842                            CORE_ADDR from, CORE_ADDR to,
 843                            struct regcache *regs)
 844 {
 845   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
 846
 847   /* The offset we applied to the instruction's address.
 848      This could well be negative (when viewed as a signed 32-bit
 849      value), but ULONGEST won't reflect that, so take care when
 850      applying it.  */
 851   ULONGEST insn_offset = to - from;
 852
 853   i386_displaced_step_closure *closure
 854     = (i386_displaced_step_closure *) closure_;
 855   gdb_byte *insn = closure->buf.data ();
 856   /* The start of the insn, needed in case we see some prefixes.  */
 857   gdb_byte *insn_start = insn;
 858
 859   if (debug_displaced)
 860     fprintf_unfiltered (gdb_stdlog,
 861                         "displaced: fixup (%s, %s), "
 862                         "insn = 0x%02x 0x%02x ...\n",
 863                         paddress (gdbarch, from), paddress (gdbarch, to),
 864                         insn[0], insn[1]);
 865
 866   /* The list of issues to contend with here is taken from
 867      resume_execution in arch/i386/kernel/kprobes.c, Linux 2.6.20.
 868      Yay for Free Software!  */
 869
 870   /* Relocate the %eip, if necessary.  */
 871
 872   /* The instruction recognizers we use assume any leading prefixes
 873      have been skipped.  */
 874   {
 875     /* This is the size of the buffer in closure.  */
 876     size_t max_insn_len = gdbarch_max_insn_length (gdbarch);
 877     gdb_byte *opcode = i386_skip_prefixes (insn, max_insn_len);
 878     /* If there are too many prefixes, just ignore the insn.
 879        It will fault when run.  */
 880     if (opcode != NULL)
 881       insn = opcode;
 882   }
 883
 884   /* Except in the case of absolute or indirect jump or call
 885      instructions, or a return instruction, the new eip is relative to
 886      the displaced instruction; make it relative.  Well, signal
 887      handler returns don't need relocation either, but we use the
 888      value of %eip to recognize those; see below.  */
 889   if (! i386_absolute_jmp_p (insn)
 890       && ! i386_absolute_call_p (insn)
 891       && ! i386_ret_p (insn))
 892     {
 893       ULONGEST orig_eip;
 894       int insn_len;
 895
 896       regcache_cooked_read_unsigned (regs, I386_EIP_REGNUM, &orig_eip);
 897
 898       /* A signal trampoline system call changes the %eip, resuming
 899          execution of the main program after the signal handler has
 900          returned.  That makes them like 'return' instructions; we
 901          shouldn't relocate %eip.
 902
 903          But most system calls don't, and we do need to relocate %eip.
 904
 905          Our heuristic for distinguishing these cases: if stepping
 906          over the system call instruction left control directly after
 907          the instruction, the we relocate --- control almost certainly
 908          doesn't belong in the displaced copy.  Otherwise, we assume
 909          the instruction has put control where it belongs, and leave
 910          it unrelocated.  Goodness help us if there are PC-relative
 911          system calls.  */
 912       if (i386_syscall_p (insn, &insn_len)
 913           && orig_eip != to + (insn - insn_start) + insn_len
 914           /* GDB can get control back after the insn after the syscall.
 915              Presumably this is a kernel bug.
 916              i386_displaced_step_copy_insn ensures its a nop,
 917              we add one to the length for it.  */
 918           && orig_eip != to + (insn - insn_start) + insn_len + 1)
 919         {
 920           if (debug_displaced)
 921             fprintf_unfiltered (gdb_stdlog,
 922                                 "displaced: syscall changed %%eip; "
 923                                 "not relocating\n");
 924         }
 925       else
 926         {
 927           ULONGEST eip = (orig_eip - insn_offset) & 0xffffffffUL;
 928
 929           /* If we just stepped over a breakpoint insn, we don't backup
 930              the pc on purpose; this is to match behaviour without
 931              stepping.  */
 932
 933           regcache_cooked_write_unsigned (regs, I386_EIP_REGNUM, eip);
 934
 935           if (debug_displaced)
 936             fprintf_unfiltered (gdb_stdlog,
 937                                 "displaced: "
 938                                 "relocated %%eip from %s to %s\n",
 939                                 paddress (gdbarch, orig_eip),
 940                                 paddress (gdbarch, eip));
 941         }
 942     }
 943
 944   /* If the instruction was PUSHFL, then the TF bit will be set in the
 945      pushed value, and should be cleared.  We'll leave this for later,
 946      since GDB already messes up the TF flag when stepping over a
 947      pushfl.  */
 948
 949   /* If the instruction was a call, the return address now atop the
 950      stack is the address following the copied instruction.  We need
 951      to make it the address following the original instruction.  */
 952   if (i386_call_p (insn))
 953     {
 954       ULONGEST esp;
 955       ULONGEST retaddr;
 956       const ULONGEST retaddr_len = 4;
 957
 958       regcache_cooked_read_unsigned (regs, I386_ESP_REGNUM, &esp);
 959       retaddr = read_memory_unsigned_integer (esp, retaddr_len, byte_order);
 960       retaddr = (retaddr - insn_offset) & 0xffffffffUL;
 961       write_memory_unsigned_integer (esp, retaddr_len, byte_order, retaddr);
 962
 963       if (debug_displaced)
 964         fprintf_unfiltered (gdb_stdlog,
 965                             "displaced: relocated return addr at %s to %s\n",
 966                             paddress (gdbarch, esp),
 967                             paddress (gdbarch, retaddr));
 968     }
 969 }
 970
 971 static void
 972 append_insns (CORE_ADDR *to, ULONGEST len, const gdb_byte *buf)
 973 {
 974   target_write_memory (*to, buf, len);
 975   *to += len;
 976 }
 977
 978 static void
 979 i386_relocate_instruction (struct gdbarch *gdbarch,
 980                            CORE_ADDR *to, CORE_ADDR oldloc)
 981 {
 982   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
 983   gdb_byte buf[I386_MAX_INSN_LEN];
 984   int offset = 0, rel32, newrel;
 985   int insn_length;
 986   gdb_byte *insn = buf;
 987
 988   read_memory (oldloc, buf, I386_MAX_INSN_LEN);
 989
 990   insn_length = gdb_buffered_insn_length (gdbarch, insn,
 991                                           I386_MAX_INSN_LEN, oldloc);
 992
 993   /* Get past the prefixes.  */
 994   insn = i386_skip_prefixes (insn, I386_MAX_INSN_LEN);
 995
 996   /* Adjust calls with 32-bit relative addresses as push/jump, with
 997      the address pushed being the location where the original call in
 998      the user program would return to.  */
 999   if (insn[0] == 0xe8)
1000     {
1001       gdb_byte push_buf[16];
1002       unsigned int ret_addr;
1003
1004       /* Where "ret" in the original code will return to.  */
1005       ret_addr = oldloc + insn_length;
1006       push_buf[0] = 0x68; /* pushq $...  */
1007       store_unsigned_integer (&push_buf[1], 4, byte_order, ret_addr);
1008       /* Push the push.  */
1009       append_insns (to, 5, push_buf);
1010
1011       /* Convert the relative call to a relative jump.  */
1012       insn[0] = 0xe9;
1013
1014       /* Adjust the destination offset.  */
1015       rel32 = extract_signed_integer (insn + 1, 4, byte_order);
1016       newrel = (oldloc - *to) + rel32;
1017       store_signed_integer (insn + 1, 4, byte_order, newrel);
1018
1019       if (debug_displaced)
1020         fprintf_unfiltered (gdb_stdlog,
1021                             "Adjusted insn rel32=%s at %s to"
1022                             " rel32=%s at %s\n",
1023                             hex_string (rel32), paddress (gdbarch, oldloc),
1024                             hex_string (newrel), paddress (gdbarch, *to));
1025
1026       /* Write the adjusted jump into its displaced location.  */
1027       append_insns (to, 5, insn);
1028       return;
1029     }
1030
1031   /* Adjust jumps with 32-bit relative addresses.  Calls are already
1032      handled above.  */
1033   if (insn[0] == 0xe9)
1034     offset = 1;
1035   /* Adjust conditional jumps.  */
1036   else if (insn[0] == 0x0f && (insn[1] & 0xf0) == 0x80)
1037     offset = 2;
1038
1039   if (offset)
1040     {
1041       rel32 = extract_signed_integer (insn + offset, 4, byte_order);
1042       newrel = (oldloc - *to) + rel32;
1043       store_signed_integer (insn + offset, 4, byte_order, newrel);
1044       if (debug_displaced)
1045         fprintf_unfiltered (gdb_stdlog,
1046                             "Adjusted insn rel32=%s at %s to"
1047                             " rel32=%s at %s\n",
1048                             hex_string (rel32), paddress (gdbarch, oldloc),
1049                             hex_string (newrel), paddress (gdbarch, *to));
1050     }
1051
1052   /* Write the adjusted instructions into their displaced
1053      location.  */
1054   append_insns (to, insn_length, buf);
1055 }
1056
1057 \f
1058 #ifdef I386_REGNO_TO_SYMMETRY
1059 #error "The Sequent Symmetry is no longer supported."
1060 #endif
1061
1062 /* According to the System V ABI, the registers %ebp, %ebx, %edi, %esi
1063    and %esp "belong" to the calling function.  Therefore these
1064    registers should be saved if they're going to be modified.  */
1065
1066 /* The maximum number of saved registers.  This should include all
1067    registers mentioned above, and %eip.  */
1068 #define I386_NUM_SAVED_REGS     I386_NUM_GREGS
1069
1070 struct i386_frame_cache
1071 {
1072   /* Base address.  */
1073   CORE_ADDR base;
1074   int base_p;
1075   LONGEST sp_offset;
1076   CORE_ADDR pc;
1077
1078   /* Saved registers.  */
1079   CORE_ADDR saved_regs[I386_NUM_SAVED_REGS];
1080   CORE_ADDR saved_sp;
1081   int saved_sp_reg;
1082   int pc_in_eax;
1083
1084   /* Stack space reserved for local variables.  */
1085   long locals;
1086 };
1087
1088 /* Allocate and initialize a frame cache.  */
1089
1090 static struct i386_frame_cache *
1091 i386_alloc_frame_cache (void)
1092 {
1093   struct i386_frame_cache *cache;
1094   int i;
1095
1096   cache = FRAME_OBSTACK_ZALLOC (struct i386_frame_cache);
1097
1098   /* Base address.  */
1099   cache->base_p = 0;
1100   cache->base = 0;
1101   cache->sp_offset = -4;
1102   cache->pc = 0;
1103
1104   /* Saved registers.  We initialize these to -1 since zero is a valid
1105      offset (that's where %ebp is supposed to be stored).  */
1106   for (i = 0; i < I386_NUM_SAVED_REGS; i++)
1107     cache->saved_regs[i] = -1;
1108   cache->saved_sp = 0;
1109   cache->saved_sp_reg = -1;
1110   cache->pc_in_eax = 0;
1111
1112   /* Frameless until proven otherwise.  */
1113   cache->locals = -1;
1114
1115   return cache;
1116 }
1117
1118 /* If the instruction at PC is a jump, return the address of its
1119    target.  Otherwise, return PC.  */
1120
1121 static CORE_ADDR
1122 i386_follow_jump (struct gdbarch *gdbarch, CORE_ADDR pc)
1123 {
1124   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1125   gdb_byte op;
1126   long delta = 0;
1127   int data16 = 0;
1128
1129   if (target_read_code (pc, &op, 1))
1130     return pc;
1131
1132   if (op == 0x66)
1133     {
1134       data16 = 1;
1135
1136       op = read_code_unsigned_integer (pc + 1, 1, byte_order);
1137     }
1138
1139   switch (op)
1140     {
1141     case 0xe9:
1142       /* Relative jump: if data16 == 0, disp32, else disp16.  */
1143       if (data16)
1144         {
1145           delta = read_memory_integer (pc + 2, 2, byte_order);
1146
1147           /* Include the size of the jmp instruction (including the
1148              0x66 prefix).  */
1149           delta += 4;
1150         }
1151       else
1152         {
1153           delta = read_memory_integer (pc + 1, 4, byte_order);
1154
1155           /* Include the size of the jmp instruction.  */
1156           delta += 5;
1157         }
1158       break;
1159     case 0xeb:
1160       /* Relative jump, disp8 (ignore data16).  */
1161       delta = read_memory_integer (pc + data16 + 1, 1, byte_order);
1162
1163       delta += data16 + 2;
1164       break;
1165     }
1166
1167   return pc + delta;
1168 }
1169
1170 /* Check whether PC points at a prologue for a function returning a
1171    structure or union.  If so, it updates CACHE and returns the
1172    address of the first instruction after the code sequence that
1173    removes the "hidden" argument from the stack or CURRENT_PC,
1174    whichever is smaller.  Otherwise, return PC.  */
1175
1176 static CORE_ADDR
1177 i386_analyze_struct_return (CORE_ADDR pc, CORE_ADDR current_pc,
1178                             struct i386_frame_cache *cache)
1179 {
1180   /* Functions that return a structure or union start with:
1181
1182         popl %eax             0x58
1183         xchgl %eax, (%esp)    0x87 0x04 0x24
1184      or xchgl %eax, 0(%esp)   0x87 0x44 0x24 0x00
1185
1186      (the System V compiler puts out the second `xchg' instruction,
1187      and the assembler doesn't try to optimize it, so the 'sib' form
1188      gets generated).  This sequence is used to get the address of the
1189      return buffer for a function that returns a structure.  */
1190   static gdb_byte proto1[3] = { 0x87, 0x04, 0x24 };
1191   static gdb_byte proto2[4] = { 0x87, 0x44, 0x24, 0x00 };
1192   gdb_byte buf[4];
1193   gdb_byte op;
1194
1195   if (current_pc <= pc)
1196     return pc;
1197
1198   if (target_read_code (pc, &op, 1))
1199     return pc;
1200
1201   if (op != 0x58)               /* popl %eax */
1202     return pc;
1203
1204   if (target_read_code (pc + 1, buf, 4))
1205     return pc;
1206
1207   if (memcmp (buf, proto1, 3) != 0 && memcmp (buf, proto2, 4) != 0)
1208     return pc;
1209
1210   if (current_pc == pc)
1211     {
1212       cache->sp_offset += 4;
1213       return current_pc;
1214     }
1215
1216   if (current_pc == pc + 1)
1217     {
1218       cache->pc_in_eax = 1;
1219       return current_pc;
1220     }
1221
1222   if (buf[1] == proto1[1])
1223     return pc + 4;
1224   else
1225     return pc + 5;
1226 }
1227
1228 static CORE_ADDR
1229 i386_skip_probe (CORE_ADDR pc)
1230 {
1231   /* A function may start with
1232
1233         pushl constant
1234         call _probe
1235         addl $4, %esp
1236
1237      followed by
1238
1239         pushl %ebp
1240
1241      etc.  */
1242   gdb_byte buf[8];
1243   gdb_byte op;
1244
1245   if (target_read_code (pc, &op, 1))
1246     return pc;
1247
1248   if (op == 0x68 || op == 0x6a)
1249     {
1250       int delta;
1251
1252       /* Skip past the `pushl' instruction; it has either a one-byte or a
1253          four-byte operand, depending on the opcode.  */
1254       if (op == 0x68)
1255         delta = 5;
1256       else
1257         delta = 2;
1258
1259       /* Read the following 8 bytes, which should be `call _probe' (6
1260          bytes) followed by `addl $4,%esp' (2 bytes).  */
1261       read_memory (pc + delta, buf, sizeof (buf));
1262       if (buf[0] == 0xe8 && buf[6] == 0xc4 && buf[7] == 0x4)
1263         pc += delta + sizeof (buf);
1264     }
1265
1266   return pc;
1267 }
1268
1269 /* GCC 4.1 and later, can put code in the prologue to realign the
1270    stack pointer.  Check whether PC points to such code, and update
1271    CACHE accordingly.  Return the first instruction after the code
1272    sequence or CURRENT_PC, whichever is smaller.  If we don't
1273    recognize the code, return PC.  */
1274
1275 static CORE_ADDR
1276 i386_analyze_stack_align (CORE_ADDR pc, CORE_ADDR current_pc,
1277                           struct i386_frame_cache *cache)
1278 {
1279   /* There are 2 code sequences to re-align stack before the frame
1280      gets set up:
1281
1282         1. Use a caller-saved saved register:
1283
1284                 leal  4(%esp), %reg
1285                 andl  $-XXX, %esp
1286                 pushl -4(%reg)
1287
1288         2. Use a callee-saved saved register:
1289
1290                 pushl %reg
1291                 leal  8(%esp), %reg
1292                 andl  $-XXX, %esp
1293                 pushl -4(%reg)
1294
1295      "andl $-XXX, %esp" can be either 3 bytes or 6 bytes:
1296
1297         0x83 0xe4 0xf0                  andl $-16, %esp
1298         0x81 0xe4 0x00 0xff 0xff 0xff   andl $-256, %esp
1299    */
1300
1301   gdb_byte buf[14];
1302   int reg;
1303   int offset, offset_and;
1304   static int regnums[8] = {
1305     I386_EAX_REGNUM,            /* %eax */
1306     I386_ECX_REGNUM,            /* %ecx */
1307     I386_EDX_REGNUM,            /* %edx */
1308     I386_EBX_REGNUM,            /* %ebx */
1309     I386_ESP_REGNUM,            /* %esp */
1310     I386_EBP_REGNUM,            /* %ebp */
1311     I386_ESI_REGNUM,            /* %esi */
1312     I386_EDI_REGNUM             /* %edi */
1313   };
1314
1315   if (target_read_code (pc, buf, sizeof buf))
1316     return pc;
1317
1318   /* Check caller-saved saved register.  The first instruction has
1319      to be "leal 4(%esp), %reg".  */
1320   if (buf[0] == 0x8d && buf[2] == 0x24 && buf[3] == 0x4)
1321     {
1322       /* MOD must be binary 10 and R/M must be binary 100.  */
1323       if ((buf[1] & 0xc7) != 0x44)
1324         return pc;
1325
1326       /* REG has register number.  */
1327       reg = (buf[1] >> 3) & 7;
1328       offset = 4;
1329     }
1330   else
1331     {
1332       /* Check callee-saved saved register.  The first instruction
1333          has to be "pushl %reg".  */
1334       if ((buf[0] & 0xf8) != 0x50)
1335         return pc;
1336
1337       /* Get register.  */
1338       reg = buf[0] & 0x7;
1339
1340       /* The next instruction has to be "leal 8(%esp), %reg".  */
1341       if (buf[1] != 0x8d || buf[3] != 0x24 || buf[4] != 0x8)
1342         return pc;
1343
1344       /* MOD must be binary 10 and R/M must be binary 100.  */
1345       if ((buf[2] & 0xc7) != 0x44)
1346         return pc;
1347
1348       /* REG has register number.  Registers in pushl and leal have to
1349          be the same.  */
1350       if (reg != ((buf[2] >> 3) & 7))
1351         return pc;
1352
1353       offset = 5;
1354     }
1355
1356   /* Rigister can't be %esp nor %ebp.  */
1357   if (reg == 4 || reg == 5)
1358     return pc;
1359
1360   /* The next instruction has to be "andl $-XXX, %esp".  */
1361   if (buf[offset + 1] != 0xe4
1362       || (buf[offset] != 0x81 && buf[offset] != 0x83))
1363     return pc;
1364
1365   offset_and = offset;
1366   offset += buf[offset] == 0x81 ? 6 : 3;
1367
1368   /* The next instruction has to be "pushl -4(%reg)".  8bit -4 is
1369      0xfc.  REG must be binary 110 and MOD must be binary 01.  */
1370   if (buf[offset] != 0xff
1371       || buf[offset + 2] != 0xfc
1372       || (buf[offset + 1] & 0xf8) != 0x70)
1373     return pc;
1374
1375   /* R/M has register.  Registers in leal and pushl have to be the
1376      same.  */
1377   if (reg != (buf[offset + 1] & 7))
1378     return pc;
1379
1380   if (current_pc > pc + offset_and)
1381     cache->saved_sp_reg = regnums[reg];
1382
1383   return std::min (pc + offset + 3, current_pc);
1384 }
1385
1386 /* Maximum instruction length we need to handle.  */
1387 #define I386_MAX_MATCHED_INSN_LEN       6
1388
1389 /* Instruction description.  */
1390 struct i386_insn
1391 {
1392   size_t len;
1393   gdb_byte insn[I386_MAX_MATCHED_INSN_LEN];
1394   gdb_byte mask[I386_MAX_MATCHED_INSN_LEN];
1395 };
1396
1397 /* Return whether instruction at PC matches PATTERN.  */
1398
1399 static int
1400 i386_match_pattern (CORE_ADDR pc, struct i386_insn pattern)
1401 {
1402   gdb_byte op;
1403
1404   if (target_read_code (pc, &op, 1))
1405     return 0;
1406
1407   if ((op & pattern.mask[0]) == pattern.insn[0])
1408     {
1409       gdb_byte buf[I386_MAX_MATCHED_INSN_LEN - 1];
1410       int insn_matched = 1;
1411       size_t i;
1412
1413       gdb_assert (pattern.len > 1);
1414       gdb_assert (pattern.len <= I386_MAX_MATCHED_INSN_LEN);
1415
1416       if (target_read_code (pc + 1, buf, pattern.len - 1))
1417         return 0;
1418
1419       for (i = 1; i < pattern.len; i++)
1420         {
1421           if ((buf[i - 1] & pattern.mask[i]) != pattern.insn[i])
1422             insn_matched = 0;
1423         }
1424       return insn_matched;
1425     }
1426   return 0;
1427 }
1428
1429 /* Search for the instruction at PC in the list INSN_PATTERNS.  Return
1430    the first instruction description that matches.  Otherwise, return
1431    NULL.  */
1432
1433 static struct i386_insn *
1434 i386_match_insn (CORE_ADDR pc, struct i386_insn *insn_patterns)
1435 {
1436   struct i386_insn *pattern;
1437
1438   for (pattern = insn_patterns; pattern->len > 0; pattern++)
1439     {
1440       if (i386_match_pattern (pc, *pattern))
1441         return pattern;
1442     }
1443
1444   return NULL;
1445 }
1446
1447 /* Return whether PC points inside a sequence of instructions that
1448    matches INSN_PATTERNS.  */
1449
1450 static int
1451 i386_match_insn_block (CORE_ADDR pc, struct i386_insn *insn_patterns)
1452 {
1453   CORE_ADDR current_pc;
1454   int ix, i;
1455   struct i386_insn *insn;
1456
1457   insn = i386_match_insn (pc, insn_patterns);
1458   if (insn == NULL)
1459     return 0;
1460
1461   current_pc = pc;
1462   ix = insn - insn_patterns;
1463   for (i = ix - 1; i >= 0; i--)
1464     {
1465       current_pc -= insn_patterns[i].len;
1466
1467       if (!i386_match_pattern (current_pc, insn_patterns[i]))
1468         return 0;
1469     }
1470
1471   current_pc = pc + insn->len;
1472   for (insn = insn_patterns + ix + 1; insn->len > 0; insn++)
1473     {
1474       if (!i386_match_pattern (current_pc, *insn))
1475         return 0;
1476
1477       current_pc += insn->len;
1478     }
1479
1480   return 1;
1481 }
1482
1483 /* Some special instructions that might be migrated by GCC into the
1484    part of the prologue that sets up the new stack frame.  Because the
1485    stack frame hasn't been setup yet, no registers have been saved
1486    yet, and only the scratch registers %eax, %ecx and %edx can be
1487    touched.  */
1488
1489 struct i386_insn i386_frame_setup_skip_insns[] =
1490 {
1491   /* Check for `movb imm8, r' and `movl imm32, r'.
1492
1493      ??? Should we handle 16-bit operand-sizes here?  */
1494
1495   /* `movb imm8, %al' and `movb imm8, %ah' */
1496   /* `movb imm8, %cl' and `movb imm8, %ch' */
1497   { 2, { 0xb0, 0x00 }, { 0xfa, 0x00 } },
1498   /* `movb imm8, %dl' and `movb imm8, %dh' */
1499   { 2, { 0xb2, 0x00 }, { 0xfb, 0x00 } },
1500   /* `movl imm32, %eax' and `movl imm32, %ecx' */
1501   { 5, { 0xb8 }, { 0xfe } },
1502   /* `movl imm32, %edx' */
1503   { 5, { 0xba }, { 0xff } },
1504
1505   /* Check for `mov imm32, r32'.  Note that there is an alternative
1506      encoding for `mov m32, %eax'.
1507
1508      ??? Should we handle SIB adressing here?
1509      ??? Should we handle 16-bit operand-sizes here?  */
1510
1511   /* `movl m32, %eax' */
1512   { 5, { 0xa1 }, { 0xff } },
1513   /* `movl m32, %eax' and `mov; m32, %ecx' */
1514   { 6, { 0x89, 0x05 }, {0xff, 0xf7 } },
1515   /* `movl m32, %edx' */
1516   { 6, { 0x89, 0x15 }, {0xff, 0xff } },
1517
1518   /* Check for `xorl r32, r32' and the equivalent `subl r32, r32'.
1519      Because of the symmetry, there are actually two ways to encode
1520      these instructions; opcode bytes 0x29 and 0x2b for `subl' and
1521      opcode bytes 0x31 and 0x33 for `xorl'.  */
1522
1523   /* `subl %eax, %eax' */
1524   { 2, { 0x29, 0xc0 }, { 0xfd, 0xff } },
1525   /* `subl %ecx, %ecx' */
1526   { 2, { 0x29, 0xc9 }, { 0xfd, 0xff } },
1527   /* `subl %edx, %edx' */
1528   { 2, { 0x29, 0xd2 }, { 0xfd, 0xff } },
1529   /* `xorl %eax, %eax' */
1530   { 2, { 0x31, 0xc0 }, { 0xfd, 0xff } },
1531   /* `xorl %ecx, %ecx' */
1532   { 2, { 0x31, 0xc9 }, { 0xfd, 0xff } },
1533   /* `xorl %edx, %edx' */
1534   { 2, { 0x31, 0xd2 }, { 0xfd, 0xff } },
1535   { 0 }
1536 };
1537
1538
1539 /* Check whether PC points to a no-op instruction.  */
1540 static CORE_ADDR
1541 i386_skip_noop (CORE_ADDR pc)
1542 {
1543   gdb_byte op;
1544   int check = 1;
1545
1546   if (target_read_code (pc, &op, 1))
1547     return pc;
1548
1549   while (check)
1550     {
1551       check = 0;
1552       /* Ignore `nop' instruction.  */
1553       if (op == 0x90)
1554         {
1555           pc += 1;
1556           if (target_read_code (pc, &op, 1))
1557             return pc;
1558           check = 1;
1559         }
1560       /* Ignore no-op instruction `mov %edi, %edi'.
1561          Microsoft system dlls often start with
1562          a `mov %edi,%edi' instruction.
1563          The 5 bytes before the function start are
1564          filled with `nop' instructions.
1565          This pattern can be used for hot-patching:
1566          The `mov %edi, %edi' instruction can be replaced by a
1567          near jump to the location of the 5 `nop' instructions
1568          which can be replaced by a 32-bit jump to anywhere
1569          in the 32-bit address space.  */
1570
1571       else if (op == 0x8b)
1572         {
1573           if (target_read_code (pc + 1, &op, 1))
1574             return pc;
1575
1576           if (op == 0xff)
1577             {
1578               pc += 2;
1579               if (target_read_code (pc, &op, 1))
1580                 return pc;
1581
1582               check = 1;
1583             }
1584         }
1585     }
1586   return pc;
1587 }
1588
1589 /* Check whether PC points at a code that sets up a new stack frame.
1590    If so, it updates CACHE and returns the address of the first
1591    instruction after the sequence that sets up the frame or LIMIT,
1592    whichever is smaller.  If we don't recognize the code, return PC.  */
1593
1594 static CORE_ADDR
1595 i386_analyze_frame_setup (struct gdbarch *gdbarch,
1596                           CORE_ADDR pc, CORE_ADDR limit,
1597                           struct i386_frame_cache *cache)
1598 {
1599   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1600   struct i386_insn *insn;
1601   gdb_byte op;
1602   int skip = 0;
1603
1604   if (limit <= pc)
1605     return limit;
1606
1607   if (target_read_code (pc, &op, 1))
1608     return pc;
1609
1610   if (op == 0x55)               /* pushl %ebp */
1611     {
1612       /* Take into account that we've executed the `pushl %ebp' that
1613          starts this instruction sequence.  */
1614       cache->saved_regs[I386_EBP_REGNUM] = 0;
1615       cache->sp_offset += 4;
1616       pc++;
1617
1618       /* If that's all, return now.  */
1619       if (limit <= pc)
1620         return limit;
1621
1622       /* Check for some special instructions that might be migrated by
1623          GCC into the prologue and skip them.  At this point in the
1624          prologue, code should only touch the scratch registers %eax,
1625          %ecx and %edx, so while the number of posibilities is sheer,
1626          it is limited.
1627
1628          Make sure we only skip these instructions if we later see the
1629          `movl %esp, %ebp' that actually sets up the frame.  */
1630       while (pc + skip < limit)
1631         {
1632           insn = i386_match_insn (pc + skip, i386_frame_setup_skip_insns);
1633           if (insn == NULL)
1634             break;
1635
1636           skip += insn->len;
1637         }
1638
1639       /* If that's all, return now.  */
1640       if (limit <= pc + skip)
1641         return limit;
1642
1643       if (target_read_code (pc + skip, &op, 1))
1644         return pc + skip;
1645
1646       /* The i386 prologue looks like
1647
1648          push   %ebp
1649          mov    %esp,%ebp
1650          sub    $0x10,%esp
1651
1652          and a different prologue can be generated for atom.
1653
1654          push   %ebp
1655          lea    (%esp),%ebp
1656          lea    -0x10(%esp),%esp
1657
1658          We handle both of them here.  */
1659
1660       switch (op)
1661         {
1662           /* Check for `movl %esp, %ebp' -- can be written in two ways.  */
1663         case 0x8b:
1664           if (read_code_unsigned_integer (pc + skip + 1, 1, byte_order)
1665               != 0xec)
1666             return pc;
1667           pc += (skip + 2);
1668           break;
1669         case 0x89:
1670           if (read_code_unsigned_integer (pc + skip + 1, 1, byte_order)
1671               != 0xe5)
1672             return pc;
1673           pc += (skip + 2);
1674           break;
1675         case 0x8d: /* Check for 'lea (%ebp), %ebp'.  */
1676           if (read_code_unsigned_integer (pc + skip + 1, 2, byte_order)
1677               != 0x242c)
1678             return pc;
1679           pc += (skip + 3);
1680           break;
1681         default:
1682           return pc;
1683         }
1684
1685       /* OK, we actually have a frame.  We just don't know how large
1686          it is yet.  Set its size to zero.  We'll adjust it if
1687          necessary.  We also now commit to skipping the special
1688          instructions mentioned before.  */
1689       cache->locals = 0;
1690
1691       /* If that's all, return now.  */
1692       if (limit <= pc)
1693         return limit;
1694
1695       /* Check for stack adjustment
1696
1697             subl $XXX, %esp
1698          or
1699             lea -XXX(%esp),%esp
1700
1701          NOTE: You can't subtract a 16-bit immediate from a 32-bit
1702          reg, so we don't have to worry about a data16 prefix.  */
1703       if (target_read_code (pc, &op, 1))
1704         return pc;
1705       if (op == 0x83)
1706         {
1707           /* `subl' with 8-bit immediate.  */
1708           if (read_code_unsigned_integer (pc + 1, 1, byte_order) != 0xec)
1709             /* Some instruction starting with 0x83 other than `subl'.  */
1710             return pc;
1711
1712           /* `subl' with signed 8-bit immediate (though it wouldn't
1713              make sense to be negative).  */
1714           cache->locals = read_code_integer (pc + 2, 1, byte_order);
1715           return pc + 3;
1716         }
1717       else if (op == 0x81)
1718         {
1719           /* Maybe it is `subl' with a 32-bit immediate.  */
1720           if (read_code_unsigned_integer (pc + 1, 1, byte_order) != 0xec)
1721             /* Some instruction starting with 0x81 other than `subl'.  */
1722             return pc;
1723
1724           /* It is `subl' with a 32-bit immediate.  */
1725           cache->locals = read_code_integer (pc + 2, 4, byte_order);
1726           return pc + 6;
1727         }
1728       else if (op == 0x8d)
1729         {
1730           /* The ModR/M byte is 0x64.  */
1731           if (read_code_unsigned_integer (pc + 1, 1, byte_order) != 0x64)
1732             return pc;
1733           /* 'lea' with 8-bit displacement.  */
1734           cache->locals = -1 * read_code_integer (pc + 3, 1, byte_order);
1735           return pc + 4;
1736         }
1737       else
1738         {
1739           /* Some instruction other than `subl' nor 'lea'.  */
1740           return pc;
1741         }
1742     }
1743   else if (op == 0xc8)          /* enter */
1744     {
1745       cache->locals = read_code_unsigned_integer (pc + 1, 2, byte_order);
1746       return pc + 4;
1747     }
1748
1749   return pc;
1750 }
1751
1752 /* Check whether PC points at code that saves registers on the stack.
1753    If so, it updates CACHE and returns the address of the first
1754    instruction after the register saves or CURRENT_PC, whichever is
1755    smaller.  Otherwise, return PC.  */
1756
1757 static CORE_ADDR
1758 i386_analyze_register_saves (CORE_ADDR pc, CORE_ADDR current_pc,
1759                              struct i386_frame_cache *cache)
1760 {
1761   CORE_ADDR offset = 0;
1762   gdb_byte op;
1763   int i;
1764
1765   if (cache->locals > 0)
1766     offset -= cache->locals;
1767   for (i = 0; i < 8 && pc < current_pc; i++)
1768     {
1769       if (target_read_code (pc, &op, 1))
1770         return pc;
1771       if (op < 0x50 || op > 0x57)
1772         break;
1773
1774       offset -= 4;
1775       cache->saved_regs[op - 0x50] = offset;
1776       cache->sp_offset += 4;
1777       pc++;
1778     }
1779
1780   return pc;
1781 }
1782
1783 /* Do a full analysis of the prologue at PC and update CACHE
1784    accordingly.  Bail out early if CURRENT_PC is reached.  Return the
1785    address where the analysis stopped.
1786
1787    We handle these cases:
1788
1789    The startup sequence can be at the start of the function, or the
1790    function can start with a branch to startup code at the end.
1791
1792    %ebp can be set up with either the 'enter' instruction, or "pushl
1793    %ebp, movl %esp, %ebp" (`enter' is too slow to be useful, but was
1794    once used in the System V compiler).
1795
1796    Local space is allocated just below the saved %ebp by either the
1797    'enter' instruction, or by "subl $<size>, %esp".  'enter' has a
1798    16-bit unsigned argument for space to allocate, and the 'addl'
1799    instruction could have either a signed byte, or 32-bit immediate.
1800
1801    Next, the registers used by this function are pushed.  With the
1802    System V compiler they will always be in the order: %edi, %esi,
1803    %ebx (and sometimes a harmless bug causes it to also save but not
1804    restore %eax); however, the code below is willing to see the pushes
1805    in any order, and will handle up to 8 of them.
1806
1807    If the setup sequence is at the end of the function, then the next
1808    instruction will be a branch back to the start.  */
1809
1810 static CORE_ADDR
1811 i386_analyze_prologue (struct gdbarch *gdbarch,
1812                        CORE_ADDR pc, CORE_ADDR current_pc,
1813                        struct i386_frame_cache *cache)
1814 {
1815   pc = i386_skip_noop (pc);
1816   pc = i386_follow_jump (gdbarch, pc);
1817   pc = i386_analyze_struct_return (pc, current_pc, cache);
1818   pc = i386_skip_probe (pc);
1819   pc = i386_analyze_stack_align (pc, current_pc, cache);
1820   pc = i386_analyze_frame_setup (gdbarch, pc, current_pc, cache);
1821   return i386_analyze_register_saves (pc, current_pc, cache);
1822 }
1823
1824 /* Return PC of first real instruction.  */
1825
1826 static CORE_ADDR
1827 i386_skip_prologue (struct gdbarch *gdbarch, CORE_ADDR start_pc)
1828 {
1829   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1830
1831   static gdb_byte pic_pat[6] =
1832   {
1833     0xe8, 0, 0, 0, 0,           /* call 0x0 */
1834     0x5b,                       /* popl %ebx */
1835   };
1836   struct i386_frame_cache cache;
1837   CORE_ADDR pc;
1838   gdb_byte op;
1839   int i;
1840   CORE_ADDR func_addr;
1841
1842   if (find_pc_partial_function (start_pc, NULL, &func_addr, NULL))
1843     {
1844       CORE_ADDR post_prologue_pc
1845         = skip_prologue_using_sal (gdbarch, func_addr);
1846       struct compunit_symtab *cust = find_pc_compunit_symtab (func_addr);
1847
1848       /* Clang always emits a line note before the prologue and another
1849          one after.  We trust clang to emit usable line notes.  */
1850       if (post_prologue_pc
1851           && (cust != NULL
1852               && COMPUNIT_PRODUCER (cust) != NULL
1853               && startswith (COMPUNIT_PRODUCER (cust), "clang ")))
1854         return std::max (start_pc, post_prologue_pc);
1855     }
1856
1857   cache.locals = -1;
1858   pc = i386_analyze_prologue (gdbarch, start_pc, 0xffffffff, &cache);
1859   if (cache.locals < 0)
1860     return start_pc;
1861
1862   /* Found valid frame setup.  */
1863
1864   /* The native cc on SVR4 in -K PIC mode inserts the following code
1865      to get the address of the global offset table (GOT) into register
1866      %ebx:
1867
1868         call    0x0
1869         popl    %ebx
1870         movl    %ebx,x(%ebp)    (optional)
1871         addl    y,%ebx
1872
1873      This code is with the rest of the prologue (at the end of the
1874      function), so we have to skip it to get to the first real
1875      instruction at the start of the function.  */
1876
1877   for (i = 0; i < 6; i++)
1878     {
1879       if (target_read_code (pc + i, &op, 1))
1880         return pc;
1881
1882       if (pic_pat[i] != op)
1883         break;
1884     }
1885   if (i == 6)
1886     {
1887       int delta = 6;
1888
1889       if (target_read_code (pc + delta, &op, 1))
1890         return pc;
1891
1892       if (op == 0x89)           /* movl %ebx, x(%ebp) */
1893         {
1894           op = read_code_unsigned_integer (pc + delta + 1, 1, byte_order);
1895
1896           if (op == 0x5d)       /* One byte offset from %ebp.  */
1897             delta += 3;
1898           else if (op == 0x9d)  /* Four byte offset from %ebp.  */
1899             delta += 6;
1900           else                  /* Unexpected instruction.  */
1901             delta = 0;
1902
1903           if (target_read_code (pc + delta, &op, 1))
1904             return pc;
1905         }
1906
1907       /* addl y,%ebx */
1908       if (delta > 0 && op == 0x81
1909           && read_code_unsigned_integer (pc + delta + 1, 1, byte_order)
1910              == 0xc3)
1911         {
1912           pc += delta + 6;
1913         }
1914     }
1915
1916   /* If the function starts with a branch (to startup code at the end)
1917      the last instruction should bring us back to the first
1918      instruction of the real code.  */
1919   if (i386_follow_jump (gdbarch, start_pc) != start_pc)
1920     pc = i386_follow_jump (gdbarch, pc);
1921
1922   return pc;
1923 }
1924
1925 /* Check that the code pointed to by PC corresponds to a call to
1926    __main, skip it if so.  Return PC otherwise.  */
1927
1928 CORE_ADDR
1929 i386_skip_main_prologue (struct gdbarch *gdbarch, CORE_ADDR pc)
1930 {
1931   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1932   gdb_byte op;
1933
1934   if (target_read_code (pc, &op, 1))
1935     return pc;
1936   if (op == 0xe8)
1937     {
1938       gdb_byte buf[4];
1939
1940       if (target_read_code (pc + 1, buf, sizeof buf) == 0)
1941         {
1942           /* Make sure address is computed correctly as a 32bit
1943              integer even if CORE_ADDR is 64 bit wide.  */
1944           struct bound_minimal_symbol s;
1945           CORE_ADDR call_dest;
1946
1947           call_dest = pc + 5 + extract_signed_integer (buf, 4, byte_order);
1948           call_dest = call_dest & 0xffffffffU;
1949           s = lookup_minimal_symbol_by_pc (call_dest);
1950           if (s.minsym != NULL
1951               && MSYMBOL_LINKAGE_NAME (s.minsym) != NULL
1952               && strcmp (MSYMBOL_LINKAGE_NAME (s.minsym), "__main") == 0)
1953             pc += 5;
1954         }
1955     }
1956
1957   return pc;
1958 }
1959
1960 /* This function is 64-bit safe.  */
1961
1962 static CORE_ADDR
1963 i386_unwind_pc (struct gdbarch *gdbarch, struct frame_info *next_frame)
1964 {
1965   gdb_byte buf[8];
1966
1967   frame_unwind_register (next_frame, gdbarch_pc_regnum (gdbarch), buf);
1968   return extract_typed_address (buf, builtin_type (gdbarch)->builtin_func_ptr);
1969 }
1970 \f
1971
1972 /* Normal frames.  */
1973
1974 static void
1975 i386_frame_cache_1 (struct frame_info *this_frame,
1976                     struct i386_frame_cache *cache)
1977 {
1978   struct gdbarch *gdbarch = get_frame_arch (this_frame);
1979   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1980   gdb_byte buf[4];
1981   int i;
1982
1983   cache->pc = get_frame_func (this_frame);
1984
1985   /* In principle, for normal frames, %ebp holds the frame pointer,
1986      which holds the base address for the current stack frame.
1987      However, for functions that don't need it, the frame pointer is
1988      optional.  For these "frameless" functions the frame pointer is
1989      actually the frame pointer of the calling frame.  Signal
1990      trampolines are just a special case of a "frameless" function.
1991      They (usually) share their frame pointer with the frame that was
1992      in progress when the signal occurred.  */
1993
1994   get_frame_register (this_frame, I386_EBP_REGNUM, buf);
1995   cache->base = extract_unsigned_integer (buf, 4, byte_order);
1996   if (cache->base == 0)
1997     {
1998       cache->base_p = 1;
1999       return;
2000     }
2001
2002   /* For normal frames, %eip is stored at 4(%ebp).  */
2003   cache->saved_regs[I386_EIP_REGNUM] = 4;
2004
2005   if (cache->pc != 0)
2006     i386_analyze_prologue (gdbarch, cache->pc, get_frame_pc (this_frame),
2007                            cache);
2008
2009   if (cache->locals < 0)
2010     {
2011       /* We didn't find a valid frame, which means that CACHE->base
2012          currently holds the frame pointer for our calling frame.  If
2013          we're at the start of a function, or somewhere half-way its
2014          prologue, the function's frame probably hasn't been fully
2015          setup yet.  Try to reconstruct the base address for the stack
2016          frame by looking at the stack pointer.  For truly "frameless"
2017          functions this might work too.  */
2018
2019       if (cache->saved_sp_reg != -1)
2020         {
2021           /* Saved stack pointer has been saved.  */
2022           get_frame_register (this_frame, cache->saved_sp_reg, buf);
2023           cache->saved_sp = extract_unsigned_integer (buf, 4, byte_order);
2024
2025           /* We're halfway aligning the stack.  */
2026           cache->base = ((cache->saved_sp - 4) & 0xfffffff0) - 4;
2027           cache->saved_regs[I386_EIP_REGNUM] = cache->saved_sp - 4;
2028
2029           /* This will be added back below.  */
2030           cache->saved_regs[I386_EIP_REGNUM] -= cache->base;
2031         }
2032       else if (cache->pc != 0
2033                || target_read_code (get_frame_pc (this_frame), buf, 1))
2034         {
2035           /* We're in a known function, but did not find a frame
2036              setup.  Assume that the function does not use %ebp.
2037              Alternatively, we may have jumped to an invalid
2038              address; in that case there is definitely no new
2039              frame in %ebp.  */
2040           get_frame_register (this_frame, I386_ESP_REGNUM, buf);
2041           cache->base = extract_unsigned_integer (buf, 4, byte_order)
2042                         + cache->sp_offset;
2043         }
2044       else
2045         /* We're in an unknown function.  We could not find the start
2046            of the function to analyze the prologue; our best option is
2047            to assume a typical frame layout with the caller's %ebp
2048            saved.  */
2049         cache->saved_regs[I386_EBP_REGNUM] = 0;
2050     }
2051
2052   if (cache->saved_sp_reg != -1)
2053     {
2054       /* Saved stack pointer has been saved (but the SAVED_SP_REG
2055          register may be unavailable).  */
2056       if (cache->saved_sp == 0
2057           && deprecated_frame_register_read (this_frame,
2058                                              cache->saved_sp_reg, buf))
2059         cache->saved_sp = extract_unsigned_integer (buf, 4, byte_order);
2060     }
2061   /* Now that we have the base address for the stack frame we can
2062      calculate the value of %esp in the calling frame.  */
2063   else if (cache->saved_sp == 0)
2064     cache->saved_sp = cache->base + 8;
2065
2066   /* Adjust all the saved registers such that they contain addresses
2067      instead of offsets.  */
2068   for (i = 0; i < I386_NUM_SAVED_REGS; i++)
2069     if (cache->saved_regs[i] != -1)
2070       cache->saved_regs[i] += cache->base;
2071
2072   cache->base_p = 1;
2073 }
2074
2075 static struct i386_frame_cache *
2076 i386_frame_cache (struct frame_info *this_frame, void **this_cache)
2077 {
2078   struct i386_frame_cache *cache;
2079
2080   if (*this_cache)
2081     return (struct i386_frame_cache *) *this_cache;
2082
2083   cache = i386_alloc_frame_cache ();
2084   *this_cache = cache;
2085
2086   TRY
2087     {
2088       i386_frame_cache_1 (this_frame, cache);
2089     }
2090   CATCH (ex, RETURN_MASK_ERROR)
2091     {
2092       if (ex.error != NOT_AVAILABLE_ERROR)
2093         throw_exception (ex);
2094     }
2095   END_CATCH
2096
2097   return cache;
2098 }
2099
2100 static void
2101 i386_frame_this_id (struct frame_info *this_frame, void **this_cache,
2102                     struct frame_id *this_id)
2103 {
2104   struct i386_frame_cache *cache = i386_frame_cache (this_frame, this_cache);
2105
2106   if (!cache->base_p)
2107     (*this_id) = frame_id_build_unavailable_stack (cache->pc);
2108   else if (cache->base == 0)
2109     {
2110       /* This marks the outermost frame.  */
2111     }
2112   else
2113     {
2114       /* See the end of i386_push_dummy_call.  */
2115       (*this_id) = frame_id_build (cache->base + 8, cache->pc);
2116     }
2117 }
2118
2119 static enum unwind_stop_reason
2120 i386_frame_unwind_stop_reason (struct frame_info *this_frame,
2121                                void **this_cache)
2122 {
2123   struct i386_frame_cache *cache = i386_frame_cache (this_frame, this_cache);
2124
2125   if (!cache->base_p)
2126     return UNWIND_UNAVAILABLE;
2127
2128   /* This marks the outermost frame.  */
2129   if (cache->base == 0)
2130     return UNWIND_OUTERMOST;
2131
2132   return UNWIND_NO_REASON;
2133 }
2134
2135 static struct value *
2136 i386_frame_prev_register (struct frame_info *this_frame, void **this_cache,
2137                           int regnum)
2138 {
2139   struct i386_frame_cache *cache = i386_frame_cache (this_frame, this_cache);
2140
2141   gdb_assert (regnum >= 0);
2142
2143   /* The System V ABI says that:
2144
2145      "The flags register contains the system flags, such as the
2146      direction flag and the carry flag.  The direction flag must be
2147      set to the forward (that is, zero) direction before entry and
2148      upon exit from a function.  Other user flags have no specified
2149      role in the standard calling sequence and are not preserved."
2150
2151      To guarantee the "upon exit" part of that statement we fake a
2152      saved flags register that has its direction flag cleared.
2153
2154      Note that GCC doesn't seem to rely on the fact that the direction
2155      flag is cleared after a function return; it always explicitly
2156      clears the flag before operations where it matters.
2157
2158      FIXME: kettenis/20030316: I'm not quite sure whether this is the
2159      right thing to do.  The way we fake the flags register here makes
2160      it impossible to change it.  */
2161
2162   if (regnum == I386_EFLAGS_REGNUM)
2163     {
2164       ULONGEST val;
2165
2166       val = get_frame_register_unsigned (this_frame, regnum);
2167       val &= ~(1 << 10);
2168       return frame_unwind_got_constant (this_frame, regnum, val);
2169     }
2170
2171   if (regnum == I386_EIP_REGNUM && cache->pc_in_eax)
2172     return frame_unwind_got_register (this_frame, regnum, I386_EAX_REGNUM);
2173
2174   if (regnum == I386_ESP_REGNUM
2175       && (cache->saved_sp != 0 || cache->saved_sp_reg != -1))
2176     {
2177       /* If the SP has been saved, but we don't know where, then this
2178          means that SAVED_SP_REG register was found unavailable back
2179          when we built the cache.  */
2180       if (cache->saved_sp == 0)
2181         return frame_unwind_got_register (this_frame, regnum,
2182                                           cache->saved_sp_reg);
2183       else
2184         return frame_unwind_got_constant (this_frame, regnum,
2185                                           cache->saved_sp);
2186     }
2187
2188   if (regnum < I386_NUM_SAVED_REGS && cache->saved_regs[regnum] != -1)
2189     return frame_unwind_got_memory (this_frame, regnum,
2190                                     cache->saved_regs[regnum]);
2191
2192   return frame_unwind_got_register (this_frame, regnum, regnum);
2193 }
2194
2195 static const struct frame_unwind i386_frame_unwind =
2196 {
2197   NORMAL_FRAME,
2198   i386_frame_unwind_stop_reason,
2199   i386_frame_this_id,
2200   i386_frame_prev_register,
2201   NULL,
2202   default_frame_sniffer
2203 };
2204
2205 /* Normal frames, but in a function epilogue.  */
2206
2207 /* Implement the stack_frame_destroyed_p gdbarch method.
2208
2209    The epilogue is defined here as the 'ret' instruction, which will
2210    follow any instruction such as 'leave' or 'pop %ebp' that destroys
2211    the function's stack frame.  */
2212
2213 static int
2214 i386_stack_frame_destroyed_p (struct gdbarch *gdbarch, CORE_ADDR pc)
2215 {
2216   gdb_byte insn;
2217   struct compunit_symtab *cust;
2218
2219   cust = find_pc_compunit_symtab (pc);
2220   if (cust != NULL && COMPUNIT_EPILOGUE_UNWIND_VALID (cust))
2221     return 0;
2222
2223   if (target_read_memory (pc, &insn, 1))
2224     return 0;   /* Can't read memory at pc.  */
2225
2226   if (insn != 0xc3)     /* 'ret' instruction.  */
2227     return 0;
2228
2229   return 1;
2230 }
2231
2232 static int
2233 i386_epilogue_frame_sniffer (const struct frame_unwind *self,
2234                              struct frame_info *this_frame,
2235                              void **this_prologue_cache)
2236 {
2237   if (frame_relative_level (this_frame) == 0)
2238     return i386_stack_frame_destroyed_p (get_frame_arch (this_frame),
2239                                          get_frame_pc (this_frame));
2240   else
2241     return 0;
2242 }
2243
2244 static struct i386_frame_cache *
2245 i386_epilogue_frame_cache (struct frame_info *this_frame, void **this_cache)
2246 {
2247   struct i386_frame_cache *cache;
2248   CORE_ADDR sp;
2249
2250   if (*this_cache)
2251     return (struct i386_frame_cache *) *this_cache;
2252
2253   cache = i386_alloc_frame_cache ();
2254   *this_cache = cache;
2255
2256   TRY
2257     {
2258       cache->pc = get_frame_func (this_frame);
2259
2260       /* At this point the stack looks as if we just entered the
2261          function, with the return address at the top of the
2262          stack.  */
2263       sp = get_frame_register_unsigned (this_frame, I386_ESP_REGNUM);
2264       cache->base = sp + cache->sp_offset;
2265       cache->saved_sp = cache->base + 8;
2266       cache->saved_regs[I386_EIP_REGNUM] = cache->base + 4;
2267
2268       cache->base_p = 1;
2269     }
2270   CATCH (ex, RETURN_MASK_ERROR)
2271     {
2272       if (ex.error != NOT_AVAILABLE_ERROR)
2273         throw_exception (ex);
2274     }
2275   END_CATCH
2276
2277   return cache;
2278 }
2279
2280 static enum unwind_stop_reason
2281 i386_epilogue_frame_unwind_stop_reason (struct frame_info *this_frame,
2282                                         void **this_cache)
2283 {
2284   struct i386_frame_cache *cache =
2285     i386_epilogue_frame_cache (this_frame, this_cache);
2286
2287   if (!cache->base_p)
2288     return UNWIND_UNAVAILABLE;
2289
2290   return UNWIND_NO_REASON;
2291 }
2292
2293 static void
2294 i386_epilogue_frame_this_id (struct frame_info *this_frame,
2295                              void **this_cache,
2296                              struct frame_id *this_id)
2297 {
2298   struct i386_frame_cache *cache =
2299     i386_epilogue_frame_cache (this_frame, this_cache);
2300
2301   if (!cache->base_p)
2302     (*this_id) = frame_id_build_unavailable_stack (cache->pc);
2303   else
2304     (*this_id) = frame_id_build (cache->base + 8, cache->pc);
2305 }
2306
2307 static struct value *
2308 i386_epilogue_frame_prev_register (struct frame_info *this_frame,
2309                                    void **this_cache, int regnum)
2310 {
2311   /* Make sure we've initialized the cache.  */
2312   i386_epilogue_frame_cache (this_frame, this_cache);
2313
2314   return i386_frame_prev_register (this_frame, this_cache, regnum);
2315 }
2316
2317 static const struct frame_unwind i386_epilogue_frame_unwind =
2318 {
2319   NORMAL_FRAME,
2320   i386_epilogue_frame_unwind_stop_reason,
2321   i386_epilogue_frame_this_id,
2322   i386_epilogue_frame_prev_register,
2323   NULL,
2324   i386_epilogue_frame_sniffer
2325 };
2326 \f
2327
2328 /* Stack-based trampolines.  */
2329
2330 /* These trampolines are used on cross x86 targets, when taking the
2331    address of a nested function.  When executing these trampolines,
2332    no stack frame is set up, so we are in a similar situation as in
2333    epilogues and i386_epilogue_frame_this_id can be re-used.  */
2334
2335 /* Static chain passed in register.  */
2336
2337 struct i386_insn i386_tramp_chain_in_reg_insns[] =
2338 {
2339   /* `movl imm32, %eax' and `movl imm32, %ecx' */
2340   { 5, { 0xb8 }, { 0xfe } },
2341
2342   /* `jmp imm32' */
2343   { 5, { 0xe9 }, { 0xff } },
2344
2345   {0}
2346 };
2347
2348 /* Static chain passed on stack (when regparm=3).  */
2349
2350 struct i386_insn i386_tramp_chain_on_stack_insns[] =
2351 {
2352   /* `push imm32' */
2353   { 5, { 0x68 }, { 0xff } },
2354
2355   /* `jmp imm32' */
2356   { 5, { 0xe9 }, { 0xff } },
2357
2358   {0}
2359 };
2360
2361 /* Return whether PC points inside a stack trampoline.   */
2362
2363 static int
2364 i386_in_stack_tramp_p (CORE_ADDR pc)
2365 {
2366   gdb_byte insn;
2367   const char *name;
2368
2369   /* A stack trampoline is detected if no name is associated
2370     to the current pc and if it points inside a trampoline
2371     sequence.  */
2372
2373   find_pc_partial_function (pc, &name, NULL, NULL);
2374   if (name)
2375     return 0;
2376
2377   if (target_read_memory (pc, &insn, 1))
2378     return 0;
2379
2380   if (!i386_match_insn_block (pc, i386_tramp_chain_in_reg_insns)
2381       && !i386_match_insn_block (pc, i386_tramp_chain_on_stack_insns))
2382     return 0;
2383
2384   return 1;
2385 }
2386
2387 static int
2388 i386_stack_tramp_frame_sniffer (const struct frame_unwind *self,
2389                                 struct frame_info *this_frame,
2390                                 void **this_cache)
2391 {
2392   if (frame_relative_level (this_frame) == 0)
2393     return i386_in_stack_tramp_p (get_frame_pc (this_frame));
2394   else
2395     return 0;
2396 }
2397
2398 static const struct frame_unwind i386_stack_tramp_frame_unwind =
2399 {
2400   NORMAL_FRAME,
2401   i386_epilogue_frame_unwind_stop_reason,
2402   i386_epilogue_frame_this_id,
2403   i386_epilogue_frame_prev_register,
2404   NULL,
2405   i386_stack_tramp_frame_sniffer
2406 };
2407 \f
2408 /* Generate a bytecode expression to get the value of the saved PC.  */
2409
2410 static void
2411 i386_gen_return_address (struct gdbarch *gdbarch,
2412                          struct agent_expr *ax, struct axs_value *value,
2413                          CORE_ADDR scope)
2414 {
2415   /* The following sequence assumes the traditional use of the base
2416      register.  */
2417   ax_reg (ax, I386_EBP_REGNUM);
2418   ax_const_l (ax, 4);
2419   ax_simple (ax, aop_add);
2420   value->type = register_type (gdbarch, I386_EIP_REGNUM);
2421   value->kind = axs_lvalue_memory;
2422 }
2423 \f
2424
2425 /* Signal trampolines.  */
2426
2427 static struct i386_frame_cache *
2428 i386_sigtramp_frame_cache (struct frame_info *this_frame, void **this_cache)
2429 {
2430   struct gdbarch *gdbarch = get_frame_arch (this_frame);
2431   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2432   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2433   struct i386_frame_cache *cache;
2434   CORE_ADDR addr;
2435   gdb_byte buf[4];
2436
2437   if (*this_cache)
2438     return (struct i386_frame_cache *) *this_cache;
2439
2440   cache = i386_alloc_frame_cache ();
2441
2442   TRY
2443     {
2444       get_frame_register (this_frame, I386_ESP_REGNUM, buf);
2445       cache->base = extract_unsigned_integer (buf, 4, byte_order) - 4;
2446
2447       addr = tdep->sigcontext_addr (this_frame);
2448       if (tdep->sc_reg_offset)
2449         {
2450           int i;
2451
2452           gdb_assert (tdep->sc_num_regs <= I386_NUM_SAVED_REGS);
2453
2454           for (i = 0; i < tdep->sc_num_regs; i++)
2455             if (tdep->sc_reg_offset[i] != -1)
2456               cache->saved_regs[i] = addr + tdep->sc_reg_offset[i];
2457         }
2458       else
2459         {
2460           cache->saved_regs[I386_EIP_REGNUM] = addr + tdep->sc_pc_offset;
2461           cache->saved_regs[I386_ESP_REGNUM] = addr + tdep->sc_sp_offset;
2462         }
2463
2464       cache->base_p = 1;
2465     }
2466   CATCH (ex, RETURN_MASK_ERROR)
2467     {
2468       if (ex.error != NOT_AVAILABLE_ERROR)
2469         throw_exception (ex);
2470     }
2471   END_CATCH
2472
2473   *this_cache = cache;
2474   return cache;
2475 }
2476
2477 static enum unwind_stop_reason
2478 i386_sigtramp_frame_unwind_stop_reason (struct frame_info *this_frame,
2479                                         void **this_cache)
2480 {
2481   struct i386_frame_cache *cache =
2482     i386_sigtramp_frame_cache (this_frame, this_cache);
2483
2484   if (!cache->base_p)
2485     return UNWIND_UNAVAILABLE;
2486
2487   return UNWIND_NO_REASON;
2488 }
2489
2490 static void
2491 i386_sigtramp_frame_this_id (struct frame_info *this_frame, void **this_cache,
2492                              struct frame_id *this_id)
2493 {
2494   struct i386_frame_cache *cache =
2495     i386_sigtramp_frame_cache (this_frame, this_cache);
2496
2497   if (!cache->base_p)
2498     (*this_id) = frame_id_build_unavailable_stack (get_frame_pc (this_frame));
2499   else
2500     {
2501       /* See the end of i386_push_dummy_call.  */
2502       (*this_id) = frame_id_build (cache->base + 8, get_frame_pc (this_frame));
2503     }
2504 }
2505
2506 static struct value *
2507 i386_sigtramp_frame_prev_register (struct frame_info *this_frame,
2508                                    void **this_cache, int regnum)
2509 {
2510   /* Make sure we've initialized the cache.  */
2511   i386_sigtramp_frame_cache (this_frame, this_cache);
2512
2513   return i386_frame_prev_register (this_frame, this_cache, regnum);
2514 }
2515
2516 static int
2517 i386_sigtramp_frame_sniffer (const struct frame_unwind *self,
2518                              struct frame_info *this_frame,
2519                              void **this_prologue_cache)
2520 {
2521   struct gdbarch_tdep *tdep = gdbarch_tdep (get_frame_arch (this_frame));
2522
2523   /* We shouldn't even bother if we don't have a sigcontext_addr
2524      handler.  */
2525   if (tdep->sigcontext_addr == NULL)
2526     return 0;
2527
2528   if (tdep->sigtramp_p != NULL)
2529     {
2530       if (tdep->sigtramp_p (this_frame))
2531         return 1;
2532     }
2533
2534   if (tdep->sigtramp_start != 0)
2535     {
2536       CORE_ADDR pc = get_frame_pc (this_frame);
2537
2538       gdb_assert (tdep->sigtramp_end != 0);
2539       if (pc >= tdep->sigtramp_start && pc < tdep->sigtramp_end)
2540         return 1;
2541     }
2542
2543   return 0;
2544 }
2545
2546 static const struct frame_unwind i386_sigtramp_frame_unwind =
2547 {
2548   SIGTRAMP_FRAME,
2549   i386_sigtramp_frame_unwind_stop_reason,
2550   i386_sigtramp_frame_this_id,
2551   i386_sigtramp_frame_prev_register,
2552   NULL,
2553   i386_sigtramp_frame_sniffer
2554 };
2555 \f
2556
2557 static CORE_ADDR
2558 i386_frame_base_address (struct frame_info *this_frame, void **this_cache)
2559 {
2560   struct i386_frame_cache *cache = i386_frame_cache (this_frame, this_cache);
2561
2562   return cache->base;
2563 }
2564
2565 static const struct frame_base i386_frame_base =
2566 {
2567   &i386_frame_unwind,
2568   i386_frame_base_address,
2569   i386_frame_base_address,
2570   i386_frame_base_address
2571 };
2572
2573 static struct frame_id
2574 i386_dummy_id (struct gdbarch *gdbarch, struct frame_info *this_frame)
2575 {
2576   CORE_ADDR fp;
2577
2578   fp = get_frame_register_unsigned (this_frame, I386_EBP_REGNUM);
2579
2580   /* See the end of i386_push_dummy_call.  */
2581   return frame_id_build (fp + 8, get_frame_pc (this_frame));
2582 }
2583
2584 /* _Decimal128 function return values need 16-byte alignment on the
2585    stack.  */
2586
2587 static CORE_ADDR
2588 i386_frame_align (struct gdbarch *gdbarch, CORE_ADDR sp)
2589 {
2590   return sp & -(CORE_ADDR)16;
2591 }
2592 \f
2593
2594 /* Figure out where the longjmp will land.  Slurp the args out of the
2595    stack.  We expect the first arg to be a pointer to the jmp_buf
2596    structure from which we extract the address that we will land at.
2597    This address is copied into PC.  This routine returns non-zero on
2598    success.  */
2599
2600 static int
2601 i386_get_longjmp_target (struct frame_info *frame, CORE_ADDR *pc)
2602 {
2603   gdb_byte buf[4];
2604   CORE_ADDR sp, jb_addr;
2605   struct gdbarch *gdbarch = get_frame_arch (frame);
2606   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2607   int jb_pc_offset = gdbarch_tdep (gdbarch)->jb_pc_offset;
2608
2609   /* If JB_PC_OFFSET is -1, we have no way to find out where the
2610      longjmp will land.  */
2611   if (jb_pc_offset == -1)
2612     return 0;
2613
2614   get_frame_register (frame, I386_ESP_REGNUM, buf);
2615   sp = extract_unsigned_integer (buf, 4, byte_order);
2616   if (target_read_memory (sp + 4, buf, 4))
2617     return 0;
2618
2619   jb_addr = extract_unsigned_integer (buf, 4, byte_order);
2620   if (target_read_memory (jb_addr + jb_pc_offset, buf, 4))
2621     return 0;
2622
2623   *pc = extract_unsigned_integer (buf, 4, byte_order);
2624   return 1;
2625 }
2626 \f
2627
2628 /* Check whether TYPE must be 16-byte-aligned when passed as a
2629    function argument.  16-byte vectors, _Decimal128 and structures or
2630    unions containing such types must be 16-byte-aligned; other
2631    arguments are 4-byte-aligned.  */
2632
2633 static int
2634 i386_16_byte_align_p (struct type *type)
2635 {
2636   type = check_typedef (type);
2637   if ((TYPE_CODE (type) == TYPE_CODE_DECFLOAT
2638        || (TYPE_CODE (type) == TYPE_CODE_ARRAY && TYPE_VECTOR (type)))
2639       && TYPE_LENGTH (type) == 16)
2640     return 1;
2641   if (TYPE_CODE (type) == TYPE_CODE_ARRAY)
2642     return i386_16_byte_align_p (TYPE_TARGET_TYPE (type));
2643   if (TYPE_CODE (type) == TYPE_CODE_STRUCT
2644       || TYPE_CODE (type) == TYPE_CODE_UNION)
2645     {
2646       int i;
2647       for (i = 0; i < TYPE_NFIELDS (type); i++)
2648         {
2649           if (i386_16_byte_align_p (TYPE_FIELD_TYPE (type, i)))
2650             return 1;
2651         }
2652     }
2653   return 0;
2654 }
2655
2656 /* Implementation for set_gdbarch_push_dummy_code.  */
2657
2658 static CORE_ADDR
2659 i386_push_dummy_code (struct gdbarch *gdbarch, CORE_ADDR sp, CORE_ADDR funaddr,
2660                       struct value **args, int nargs, struct type *value_type,
2661                       CORE_ADDR *real_pc, CORE_ADDR *bp_addr,
2662                       struct regcache *regcache)
2663 {
2664   /* Use 0xcc breakpoint - 1 byte.  */
2665   *bp_addr = sp - 1;
2666   *real_pc = funaddr;
2667
2668   /* Keep the stack aligned.  */
2669   return sp - 16;
2670 }
2671
2672 static CORE_ADDR
2673 i386_push_dummy_call (struct gdbarch *gdbarch, struct value *function,
2674                       struct regcache *regcache, CORE_ADDR bp_addr, int nargs,
2675                       struct value **args, CORE_ADDR sp,
2676                       function_call_return_method return_method,
2677                       CORE_ADDR struct_addr)
2678 {
2679   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2680   gdb_byte buf[4];
2681   int i;
2682   int write_pass;
2683   int args_space = 0;
2684
2685   /* BND registers can be in arbitrary values at the moment of the
2686      inferior call.  This can cause boundary violations that are not
2687      due to a real bug or even desired by the user.  The best to be done
2688      is set the BND registers to allow access to the whole memory, INIT
2689      state, before pushing the inferior call.   */
2690   i387_reset_bnd_regs (gdbarch, regcache);
2691
2692   /* Determine the total space required for arguments and struct
2693      return address in a first pass (allowing for 16-byte-aligned
2694      arguments), then push arguments in a second pass.  */
2695
2696   for (write_pass = 0; write_pass < 2; write_pass++)
2697     {
2698       int args_space_used = 0;
2699
2700       if (return_method == return_method_struct)
2701         {
2702           if (write_pass)
2703             {
2704               /* Push value address.  */
2705               store_unsigned_integer (buf, 4, byte_order, struct_addr);
2706               write_memory (sp, buf, 4);
2707               args_space_used += 4;
2708             }
2709           else
2710             args_space += 4;
2711         }
2712
2713       for (i = 0; i < nargs; i++)
2714         {
2715           int len = TYPE_LENGTH (value_enclosing_type (args[i]));
2716
2717           if (write_pass)
2718             {
2719               if (i386_16_byte_align_p (value_enclosing_type (args[i])))
2720                 args_space_used = align_up (args_space_used, 16);
2721
2722               write_memory (sp + args_space_used,
2723                             value_contents_all (args[i]), len);
2724               /* The System V ABI says that:
2725
2726               "An argument's size is increased, if necessary, to make it a
2727               multiple of [32-bit] words.  This may require tail padding,
2728               depending on the size of the argument."
2729
2730               This makes sure the stack stays word-aligned.  */
2731               args_space_used += align_up (len, 4);
2732             }
2733           else
2734             {
2735               if (i386_16_byte_align_p (value_enclosing_type (args[i])))
2736                 args_space = align_up (args_space, 16);
2737               args_space += align_up (len, 4);
2738             }
2739         }
2740
2741       if (!write_pass)
2742         {
2743           sp -= args_space;
2744
2745           /* The original System V ABI only requires word alignment,
2746              but modern incarnations need 16-byte alignment in order
2747              to support SSE.  Since wasting a few bytes here isn't
2748              harmful we unconditionally enforce 16-byte alignment.  */
2749           sp &= ~0xf;
2750         }
2751     }
2752
2753   /* Store return address.  */
2754   sp -= 4;
2755   store_unsigned_integer (buf, 4, byte_order, bp_addr);
2756   write_memory (sp, buf, 4);
2757
2758   /* Finally, update the stack pointer...  */
2759   store_unsigned_integer (buf, 4, byte_order, sp);
2760   regcache->cooked_write (I386_ESP_REGNUM, buf);
2761
2762   /* ...and fake a frame pointer.  */
2763   regcache->cooked_write (I386_EBP_REGNUM, buf);
2764
2765   /* MarkK wrote: This "+ 8" is all over the place:
2766      (i386_frame_this_id, i386_sigtramp_frame_this_id,
2767      i386_dummy_id).  It's there, since all frame unwinders for
2768      a given target have to agree (within a certain margin) on the
2769      definition of the stack address of a frame.  Otherwise frame id
2770      comparison might not work correctly.  Since DWARF2/GCC uses the
2771      stack address *before* the function call as a frame's CFA.  On
2772      the i386, when %ebp is used as a frame pointer, the offset
2773      between the contents %ebp and the CFA as defined by GCC.  */
2774   return sp + 8;
2775 }
2776
2777 /* These registers are used for returning integers (and on some
2778    targets also for returning `struct' and `union' values when their
2779    size and alignment match an integer type).  */
2780 #define LOW_RETURN_REGNUM       I386_EAX_REGNUM /* %eax */
2781 #define HIGH_RETURN_REGNUM      I386_EDX_REGNUM /* %edx */
2782
2783 /* Read, for architecture GDBARCH, a function return value of TYPE
2784    from REGCACHE, and copy that into VALBUF.  */
2785
2786 static void
2787 i386_extract_return_value (struct gdbarch *gdbarch, struct type *type,
2788                            struct regcache *regcache, gdb_byte *valbuf)
2789 {
2790   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2791   int len = TYPE_LENGTH (type);
2792   gdb_byte buf[I386_MAX_REGISTER_SIZE];
2793
2794   if (TYPE_CODE (type) == TYPE_CODE_FLT)
2795     {
2796       if (tdep->st0_regnum < 0)
2797         {
2798           warning (_("Cannot find floating-point return value."));
2799           memset (valbuf, 0, len);
2800           return;
2801         }
2802
2803       /* Floating-point return values can be found in %st(0).  Convert
2804          its contents to the desired type.  This is probably not
2805          exactly how it would happen on the target itself, but it is
2806          the best we can do.  */
2807       regcache->raw_read (I386_ST0_REGNUM, buf);
2808       target_float_convert (buf, i387_ext_type (gdbarch), valbuf, type);
2809     }
2810   else
2811     {
2812       int low_size = register_size (gdbarch, LOW_RETURN_REGNUM);
2813       int high_size = register_size (gdbarch, HIGH_RETURN_REGNUM);
2814
2815       if (len <= low_size)
2816         {
2817           regcache->raw_read (LOW_RETURN_REGNUM, buf);
2818           memcpy (valbuf, buf, len);
2819         }
2820       else if (len <= (low_size + high_size))
2821         {
2822           regcache->raw_read (LOW_RETURN_REGNUM, buf);
2823           memcpy (valbuf, buf, low_size);
2824           regcache->raw_read (HIGH_RETURN_REGNUM, buf);
2825           memcpy (valbuf + low_size, buf, len - low_size);
2826         }
2827       else
2828         internal_error (__FILE__, __LINE__,
2829                         _("Cannot extract return value of %d bytes long."),
2830                         len);
2831     }
2832 }
2833
2834 /* Write, for architecture GDBARCH, a function return value of TYPE
2835    from VALBUF into REGCACHE.  */
2836
2837 static void
2838 i386_store_return_value (struct gdbarch *gdbarch, struct type *type,
2839                          struct regcache *regcache, const gdb_byte *valbuf)
2840 {
2841   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2842   int len = TYPE_LENGTH (type);
2843
2844   if (TYPE_CODE (type) == TYPE_CODE_FLT)
2845     {
2846       ULONGEST fstat;
2847       gdb_byte buf[I386_MAX_REGISTER_SIZE];
2848
2849       if (tdep->st0_regnum < 0)
2850         {
2851           warning (_("Cannot set floating-point return value."));
2852           return;
2853         }
2854
2855       /* Returning floating-point values is a bit tricky.  Apart from
2856          storing the return value in %st(0), we have to simulate the
2857          state of the FPU at function return point.  */
2858
2859       /* Convert the value found in VALBUF to the extended
2860          floating-point format used by the FPU.  This is probably
2861          not exactly how it would happen on the target itself, but
2862          it is the best we can do.  */
2863       target_float_convert (valbuf, type, buf, i387_ext_type (gdbarch));
2864       regcache->raw_write (I386_ST0_REGNUM, buf);
2865
2866       /* Set the top of the floating-point register stack to 7.  The
2867          actual value doesn't really matter, but 7 is what a normal
2868          function return would end up with if the program started out
2869          with a freshly initialized FPU.  */
2870       regcache_raw_read_unsigned (regcache, I387_FSTAT_REGNUM (tdep), &fstat);
2871       fstat |= (7 << 11);
2872       regcache_raw_write_unsigned (regcache, I387_FSTAT_REGNUM (tdep), fstat);
2873
2874       /* Mark %st(1) through %st(7) as empty.  Since we set the top of
2875          the floating-point register stack to 7, the appropriate value
2876          for the tag word is 0x3fff.  */
2877       regcache_raw_write_unsigned (regcache, I387_FTAG_REGNUM (tdep), 0x3fff);
2878     }
2879   else
2880     {
2881       int low_size = register_size (gdbarch, LOW_RETURN_REGNUM);
2882       int high_size = register_size (gdbarch, HIGH_RETURN_REGNUM);
2883
2884       if (len <= low_size)
2885         regcache->raw_write_part (LOW_RETURN_REGNUM, 0, len, valbuf);
2886       else if (len <= (low_size + high_size))
2887         {
2888           regcache->raw_write (LOW_RETURN_REGNUM, valbuf);
2889           regcache->raw_write_part (HIGH_RETURN_REGNUM, 0, len - low_size,
2890                                     valbuf + low_size);
2891         }
2892       else
2893         internal_error (__FILE__, __LINE__,
2894                         _("Cannot store return value of %d bytes long."), len);
2895     }
2896 }
2897 \f
2898
2899 /* This is the variable that is set with "set struct-convention", and
2900    its legitimate values.  */
2901 static const char default_struct_convention[] = "default";
2902 static const char pcc_struct_convention[] = "pcc";
2903 static const char reg_struct_convention[] = "reg";
2904 static const char *const valid_conventions[] =
2905 {
2906   default_struct_convention,
2907   pcc_struct_convention,
2908   reg_struct_convention,
2909   NULL
2910 };
2911 static const char *struct_convention = default_struct_convention;
2912
2913 /* Return non-zero if TYPE, which is assumed to be a structure,
2914    a union type, or an array type, should be returned in registers
2915    for architecture GDBARCH.  */
2916
2917 static int
2918 i386_reg_struct_return_p (struct gdbarch *gdbarch, struct type *type)
2919 {
2920   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2921   enum type_code code = TYPE_CODE (type);
2922   int len = TYPE_LENGTH (type);
2923
2924   gdb_assert (code == TYPE_CODE_STRUCT
2925               || code == TYPE_CODE_UNION
2926               || code == TYPE_CODE_ARRAY);
2927
2928   if (struct_convention == pcc_struct_convention
2929       || (struct_convention == default_struct_convention
2930           && tdep->struct_return == pcc_struct_return))
2931     return 0;
2932
2933   /* Structures consisting of a single `float', `double' or 'long
2934      double' member are returned in %st(0).  */
2935   if (code == TYPE_CODE_STRUCT && TYPE_NFIELDS (type) == 1)
2936     {
2937       type = check_typedef (TYPE_FIELD_TYPE (type, 0));
2938       if (TYPE_CODE (type) == TYPE_CODE_FLT)
2939         return (len == 4 || len == 8 || len == 12);
2940     }
2941
2942   return (len == 1 || len == 2 || len == 4 || len == 8);
2943 }
2944
2945 /* Determine, for architecture GDBARCH, how a return value of TYPE
2946    should be returned.  If it is supposed to be returned in registers,
2947    and READBUF is non-zero, read the appropriate value from REGCACHE,
2948    and copy it into READBUF.  If WRITEBUF is non-zero, write the value
2949    from WRITEBUF into REGCACHE.  */
2950
2951 static enum return_value_convention
2952 i386_return_value (struct gdbarch *gdbarch, struct value *function,
2953                    struct type *type, struct regcache *regcache,
2954                    gdb_byte *readbuf, const gdb_byte *writebuf)
2955 {
2956   enum type_code code = TYPE_CODE (type);
2957
2958   if (((code == TYPE_CODE_STRUCT
2959         || code == TYPE_CODE_UNION
2960         || code == TYPE_CODE_ARRAY)
2961        && !i386_reg_struct_return_p (gdbarch, type))
2962       /* Complex double and long double uses the struct return covention.  */
2963       || (code == TYPE_CODE_COMPLEX && TYPE_LENGTH (type) == 16)
2964       || (code == TYPE_CODE_COMPLEX && TYPE_LENGTH (type) == 24)
2965       /* 128-bit decimal float uses the struct return convention.  */
2966       || (code == TYPE_CODE_DECFLOAT && TYPE_LENGTH (type) == 16))
2967     {
2968       /* The System V ABI says that:
2969
2970          "A function that returns a structure or union also sets %eax
2971          to the value of the original address of the caller's area
2972          before it returns.  Thus when the caller receives control
2973          again, the address of the returned object resides in register
2974          %eax and can be used to access the object."
2975
2976          So the ABI guarantees that we can always find the return
2977          value just after the function has returned.  */
2978
2979       /* Note that the ABI doesn't mention functions returning arrays,
2980          which is something possible in certain languages such as Ada.
2981          In this case, the value is returned as if it was wrapped in
2982          a record, so the convention applied to records also applies
2983          to arrays.  */
2984
2985       if (readbuf)
2986         {
2987           ULONGEST addr;
2988
2989           regcache_raw_read_unsigned (regcache, I386_EAX_REGNUM, &addr);
2990           read_memory (addr, readbuf, TYPE_LENGTH (type));
2991         }
2992
2993       return RETURN_VALUE_ABI_RETURNS_ADDRESS;
2994     }
2995
2996   /* This special case is for structures consisting of a single
2997      `float', `double' or 'long double' member.  These structures are
2998      returned in %st(0).  For these structures, we call ourselves
2999      recursively, changing TYPE into the type of the first member of
3000      the structure.  Since that should work for all structures that
3001      have only one member, we don't bother to check the member's type
3002      here.  */
3003   if (code == TYPE_CODE_STRUCT && TYPE_NFIELDS (type) == 1)
3004     {
3005       type = check_typedef (TYPE_FIELD_TYPE (type, 0));
3006       return i386_return_value (gdbarch, function, type, regcache,
3007                                 readbuf, writebuf);
3008     }
3009
3010   if (readbuf)
3011     i386_extract_return_value (gdbarch, type, regcache, readbuf);
3012   if (writebuf)
3013     i386_store_return_value (gdbarch, type, regcache, writebuf);
3014
3015   return RETURN_VALUE_REGISTER_CONVENTION;
3016 }
3017 \f
3018
3019 struct type *
3020 i387_ext_type (struct gdbarch *gdbarch)
3021 {
3022   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3023
3024   if (!tdep->i387_ext_type)
3025     {
3026       tdep->i387_ext_type = tdesc_find_type (gdbarch, "i387_ext");
3027       gdb_assert (tdep->i387_ext_type != NULL);
3028     }
3029
3030   return tdep->i387_ext_type;
3031 }
3032
3033 /* Construct type for pseudo BND registers.  We can't use
3034    tdesc_find_type since a complement of one value has to be used
3035    to describe the upper bound.  */
3036
3037 static struct type *
3038 i386_bnd_type (struct gdbarch *gdbarch)
3039 {
3040   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3041
3042
3043   if (!tdep->i386_bnd_type)
3044     {
3045       struct type *t;
3046       const struct builtin_type *bt = builtin_type (gdbarch);
3047
3048       /* The type we're building is described bellow:  */
3049 #if 0
3050       struct __bound128
3051       {
3052         void *lbound;
3053         void *ubound;           /* One complement of raw ubound field.  */
3054       };
3055 #endif
3056
3057       t = arch_composite_type (gdbarch,
3058                                "__gdb_builtin_type_bound128", TYPE_CODE_STRUCT);
3059
3060       append_composite_type_field (t, "lbound", bt->builtin_data_ptr);
3061       append_composite_type_field (t, "ubound", bt->builtin_data_ptr);
3062
3063       TYPE_NAME (t) = "builtin_type_bound128";
3064       tdep->i386_bnd_type = t;
3065     }
3066
3067   return tdep->i386_bnd_type;
3068 }
3069
3070 /* Construct vector type for pseudo ZMM registers.  We can't use
3071    tdesc_find_type since ZMM isn't described in target description.  */
3072
3073 static struct type *
3074 i386_zmm_type (struct gdbarch *gdbarch)
3075 {
3076   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3077
3078   if (!tdep->i386_zmm_type)
3079     {
3080       const struct builtin_type *bt = builtin_type (gdbarch);
3081
3082       /* The type we're building is this:  */
3083 #if 0
3084       union __gdb_builtin_type_vec512i
3085       {
3086         int128_t uint128[4];
3087         int64_t v4_int64[8];
3088         int32_t v8_int32[16];
3089         int16_t v16_int16[32];
3090         int8_t v32_int8[64];
3091         double v4_double[8];
3092         float v8_float[16];
3093       };
3094 #endif
3095
3096       struct type *t;
3097
3098       t = arch_composite_type (gdbarch,
3099                                "__gdb_builtin_type_vec512i", TYPE_CODE_UNION);
3100       append_composite_type_field (t, "v16_float",
3101                                    init_vector_type (bt->builtin_float, 16));
3102       append_composite_type_field (t, "v8_double",
3103                                    init_vector_type (bt->builtin_double, 8));
3104       append_composite_type_field (t, "v64_int8",
3105                                    init_vector_type (bt->builtin_int8, 64));
3106       append_composite_type_field (t, "v32_int16",
3107                                    init_vector_type (bt->builtin_int16, 32));
3108       append_composite_type_field (t, "v16_int32",
3109                                    init_vector_type (bt->builtin_int32, 16));
3110       append_composite_type_field (t, "v8_int64",
3111                                    init_vector_type (bt->builtin_int64, 8));
3112       append_composite_type_field (t, "v4_int128",
3113                                    init_vector_type (bt->builtin_int128, 4));
3114
3115       TYPE_VECTOR (t) = 1;
3116       TYPE_NAME (t) = "builtin_type_vec512i";
3117       tdep->i386_zmm_type = t;
3118     }
3119
3120   return tdep->i386_zmm_type;
3121 }
3122
3123 /* Construct vector type for pseudo YMM registers.  We can't use
3124    tdesc_find_type since YMM isn't described in target description.  */
3125
3126 static struct type *
3127 i386_ymm_type (struct gdbarch *gdbarch)
3128 {
3129   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3130
3131   if (!tdep->i386_ymm_type)
3132     {
3133       const struct builtin_type *bt = builtin_type (gdbarch);
3134
3135       /* The type we're building is this: */
3136 #if 0
3137       union __gdb_builtin_type_vec256i
3138       {
3139         int128_t uint128[2];
3140         int64_t v2_int64[4];
3141         int32_t v4_int32[8];
3142         int16_t v8_int16[16];
3143         int8_t v16_int8[32];
3144         double v2_double[4];
3145         float v4_float[8];
3146       };
3147 #endif
3148
3149       struct type *t;
3150
3151       t = arch_composite_type (gdbarch,
3152                                "__gdb_builtin_type_vec256i", TYPE_CODE_UNION);
3153       append_composite_type_field (t, "v8_float",
3154                                    init_vector_type (bt->builtin_float, 8));
3155       append_composite_type_field (t, "v4_double",
3156                                    init_vector_type (bt->builtin_double, 4));
3157       append_composite_type_field (t, "v32_int8",
3158                                    init_vector_type (bt->builtin_int8, 32));
3159       append_composite_type_field (t, "v16_int16",
3160                                    init_vector_type (bt->builtin_int16, 16));
3161       append_composite_type_field (t, "v8_int32",
3162                                    init_vector_type (bt->builtin_int32, 8));
3163       append_composite_type_field (t, "v4_int64",
3164                                    init_vector_type (bt->builtin_int64, 4));
3165       append_composite_type_field (t, "v2_int128",
3166                                    init_vector_type (bt->builtin_int128, 2));
3167
3168       TYPE_VECTOR (t) = 1;
3169       TYPE_NAME (t) = "builtin_type_vec256i";
3170       tdep->i386_ymm_type = t;
3171     }
3172
3173   return tdep->i386_ymm_type;
3174 }
3175
3176 /* Construct vector type for MMX registers.  */
3177 static struct type *
3178 i386_mmx_type (struct gdbarch *gdbarch)
3179 {
3180   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3181
3182   if (!tdep->i386_mmx_type)
3183     {
3184       const struct builtin_type *bt = builtin_type (gdbarch);
3185
3186       /* The type we're building is this: */
3187 #if 0
3188       union __gdb_builtin_type_vec64i
3189       {
3190         int64_t uint64;
3191         int32_t v2_int32[2];
3192         int16_t v4_int16[4];
3193         int8_t v8_int8[8];
3194       };
3195 #endif
3196
3197       struct type *t;
3198
3199       t = arch_composite_type (gdbarch,
3200                                "__gdb_builtin_type_vec64i", TYPE_CODE_UNION);
3201
3202       append_composite_type_field (t, "uint64", bt->builtin_int64);
3203       append_composite_type_field (t, "v2_int32",
3204                                    init_vector_type (bt->builtin_int32, 2));
3205       append_composite_type_field (t, "v4_int16",
3206                                    init_vector_type (bt->builtin_int16, 4));
3207       append_composite_type_field (t, "v8_int8",
3208                                    init_vector_type (bt->builtin_int8, 8));
3209
3210       TYPE_VECTOR (t) = 1;
3211       TYPE_NAME (t) = "builtin_type_vec64i";
3212       tdep->i386_mmx_type = t;
3213     }
3214
3215   return tdep->i386_mmx_type;
3216 }
3217
3218 /* Return the GDB type object for the "standard" data type of data in
3219    register REGNUM.  */
3220
3221 struct type *
3222 i386_pseudo_register_type (struct gdbarch *gdbarch, int regnum)
3223 {
3224   if (i386_bnd_regnum_p (gdbarch, regnum))
3225     return i386_bnd_type (gdbarch);
3226   if (i386_mmx_regnum_p (gdbarch, regnum))
3227     return i386_mmx_type (gdbarch);
3228   else if (i386_ymm_regnum_p (gdbarch, regnum))
3229     return i386_ymm_type (gdbarch);
3230   else if (i386_ymm_avx512_regnum_p (gdbarch, regnum))
3231     return i386_ymm_type (gdbarch);
3232   else if (i386_zmm_regnum_p (gdbarch, regnum))
3233     return i386_zmm_type (gdbarch);
3234   else
3235     {
3236       const struct builtin_type *bt = builtin_type (gdbarch);
3237       if (i386_byte_regnum_p (gdbarch, regnum))
3238         return bt->builtin_int8;
3239       else if (i386_word_regnum_p (gdbarch, regnum))
3240         return bt->builtin_int16;
3241       else if (i386_dword_regnum_p (gdbarch, regnum))
3242         return bt->builtin_int32;
3243       else if (i386_k_regnum_p (gdbarch, regnum))
3244         return bt->builtin_int64;
3245     }
3246
3247   internal_error (__FILE__, __LINE__, _("invalid regnum"));
3248 }
3249
3250 /* Map a cooked register onto a raw register or memory.  For the i386,
3251    the MMX registers need to be mapped onto floating point registers.  */
3252
3253 static int
3254 i386_mmx_regnum_to_fp_regnum (readable_regcache *regcache, int regnum)
3255 {
3256   struct gdbarch_tdep *tdep = gdbarch_tdep (regcache->arch ());
3257   int mmxreg, fpreg;
3258   ULONGEST fstat;
3259   int tos;
3260
3261   mmxreg = regnum - tdep->mm0_regnum;
3262   regcache->raw_read (I387_FSTAT_REGNUM (tdep), &fstat);
3263   tos = (fstat >> 11) & 0x7;
3264   fpreg = (mmxreg + tos) % 8;
3265
3266   return (I387_ST0_REGNUM (tdep) + fpreg);
3267 }
3268
3269 /* A helper function for us by i386_pseudo_register_read_value and
3270    amd64_pseudo_register_read_value.  It does all the work but reads
3271    the data into an already-allocated value.  */
3272
3273 void
3274 i386_pseudo_register_read_into_value (struct gdbarch *gdbarch,
3275                                       readable_regcache *regcache,
3276                                       int regnum,
3277                                       struct value *result_value)
3278 {
3279   gdb_byte raw_buf[I386_MAX_REGISTER_SIZE];
3280   enum register_status status;
3281   gdb_byte *buf = value_contents_raw (result_value);
3282
3283   if (i386_mmx_regnum_p (gdbarch, regnum))
3284     {
3285       int fpnum = i386_mmx_regnum_to_fp_regnum (regcache, regnum);
3286
3287       /* Extract (always little endian).  */
3288       status = regcache->raw_read (fpnum, raw_buf);
3289       if (status != REG_VALID)
3290         mark_value_bytes_unavailable (result_value, 0,
3291                                       TYPE_LENGTH (value_type (result_value)));
3292       else
3293         memcpy (buf, raw_buf, register_size (gdbarch, regnum));
3294     }
3295   else
3296     {
3297       struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3298       if (i386_bnd_regnum_p (gdbarch, regnum))
3299         {
3300           regnum -= tdep->bnd0_regnum;
3301
3302           /* Extract (always little endian).  Read lower 128bits.  */
3303           status = regcache->raw_read (I387_BND0R_REGNUM (tdep) + regnum,
3304                                        raw_buf);
3305           if (status != REG_VALID)
3306             mark_value_bytes_unavailable (result_value, 0, 16);
3307           else
3308             {
3309               enum bfd_endian byte_order = gdbarch_byte_order (target_gdbarch ());
3310               LONGEST upper, lower;
3311               int size = TYPE_LENGTH (builtin_type (gdbarch)->builtin_data_ptr);
3312
3313               lower = extract_unsigned_integer (raw_buf, 8, byte_order);
3314               upper = extract_unsigned_integer (raw_buf + 8, 8, byte_order);
3315               upper = ~upper;
3316
3317               memcpy (buf, &lower, size);
3318               memcpy (buf + size, &upper, size);
3319             }
3320         }
3321       else if (i386_k_regnum_p (gdbarch, regnum))
3322         {
3323           regnum -= tdep->k0_regnum;
3324
3325           /* Extract (always little endian).  */
3326           status = regcache->raw_read (tdep->k0_regnum + regnum, raw_buf);
3327           if (status != REG_VALID)
3328             mark_value_bytes_unavailable (result_value, 0, 8);
3329           else
3330             memcpy (buf, raw_buf, 8);
3331         }
3332       else if (i386_zmm_regnum_p (gdbarch, regnum))
3333         {
3334           regnum -= tdep->zmm0_regnum;
3335
3336           if (regnum < num_lower_zmm_regs)
3337             {
3338               /* Extract (always little endian).  Read lower 128bits.  */
3339               status = regcache->raw_read (I387_XMM0_REGNUM (tdep) + regnum,
3340                                            raw_buf);
3341               if (status != REG_VALID)
3342                 mark_value_bytes_unavailable (result_value, 0, 16);
3343               else
3344                 memcpy (buf, raw_buf, 16);
3345
3346               /* Extract (always little endian).  Read upper 128bits.  */
3347               status = regcache->raw_read (tdep->ymm0h_regnum + regnum,
3348                                            raw_buf);
3349               if (status != REG_VALID)
3350                 mark_value_bytes_unavailable (result_value, 16, 16);
3351               else
3352                 memcpy (buf + 16, raw_buf, 16);
3353             }
3354           else
3355             {
3356               /* Extract (always little endian).  Read lower 128bits.  */
3357               status = regcache->raw_read (I387_XMM16_REGNUM (tdep) + regnum
3358                                            - num_lower_zmm_regs,
3359                                            raw_buf);
3360               if (status != REG_VALID)
3361                 mark_value_bytes_unavailable (result_value, 0, 16);
3362               else
3363                 memcpy (buf, raw_buf, 16);
3364
3365               /* Extract (always little endian).  Read upper 128bits.  */
3366               status = regcache->raw_read (I387_YMM16H_REGNUM (tdep) + regnum
3367                                            - num_lower_zmm_regs,
3368                                            raw_buf);
3369               if (status != REG_VALID)
3370                 mark_value_bytes_unavailable (result_value, 16, 16);
3371               else
3372                 memcpy (buf + 16, raw_buf, 16);
3373             }
3374
3375           /* Read upper 256bits.  */
3376           status = regcache->raw_read (tdep->zmm0h_regnum + regnum,
3377                                        raw_buf);
3378           if (status != REG_VALID)
3379             mark_value_bytes_unavailable (result_value, 32, 32);
3380           else
3381             memcpy (buf + 32, raw_buf, 32);
3382         }
3383       else if (i386_ymm_regnum_p (gdbarch, regnum))
3384         {
3385           regnum -= tdep->ymm0_regnum;
3386
3387           /* Extract (always little endian).  Read lower 128bits.  */
3388           status = regcache->raw_read (I387_XMM0_REGNUM (tdep) + regnum,
3389                                        raw_buf);
3390           if (status != REG_VALID)
3391             mark_value_bytes_unavailable (result_value, 0, 16);
3392           else
3393             memcpy (buf, raw_buf, 16);
3394           /* Read upper 128bits.  */
3395           status = regcache->raw_read (tdep->ymm0h_regnum + regnum,
3396                                        raw_buf);
3397           if (status != REG_VALID)
3398             mark_value_bytes_unavailable (result_value, 16, 32);
3399           else
3400             memcpy (buf + 16, raw_buf, 16);
3401         }
3402       else if (i386_ymm_avx512_regnum_p (gdbarch, regnum))
3403         {
3404           regnum -= tdep->ymm16_regnum;
3405           /* Extract (always little endian).  Read lower 128bits.  */
3406           status = regcache->raw_read (I387_XMM16_REGNUM (tdep) + regnum,
3407                                        raw_buf);
3408           if (status != REG_VALID)
3409             mark_value_bytes_unavailable (result_value, 0, 16);
3410           else
3411             memcpy (buf, raw_buf, 16);
3412           /* Read upper 128bits.  */
3413           status = regcache->raw_read (tdep->ymm16h_regnum + regnum,
3414                                        raw_buf);
3415           if (status != REG_VALID)
3416             mark_value_bytes_unavailable (result_value, 16, 16);
3417           else
3418             memcpy (buf + 16, raw_buf, 16);
3419         }
3420       else if (i386_word_regnum_p (gdbarch, regnum))
3421         {
3422           int gpnum = regnum - tdep->ax_regnum;
3423
3424           /* Extract (always little endian).  */
3425           status = regcache->raw_read (gpnum, raw_buf);
3426           if (status != REG_VALID)
3427             mark_value_bytes_unavailable (result_value, 0,
3428                                           TYPE_LENGTH (value_type (result_value)));
3429           else
3430             memcpy (buf, raw_buf, 2);
3431         }
3432       else if (i386_byte_regnum_p (gdbarch, regnum))
3433         {
3434           int gpnum = regnum - tdep->al_regnum;
3435
3436           /* Extract (always little endian).  We read both lower and
3437              upper registers.  */
3438           status = regcache->raw_read (gpnum % 4, raw_buf);
3439           if (status != REG_VALID)
3440             mark_value_bytes_unavailable (result_value, 0,
3441                                           TYPE_LENGTH (value_type (result_value)));
3442           else if (gpnum >= 4)
3443             memcpy (buf, raw_buf + 1, 1);
3444           else
3445             memcpy (buf, raw_buf, 1);
3446         }
3447       else
3448         internal_error (__FILE__, __LINE__, _("invalid regnum"));
3449     }
3450 }
3451
3452 static struct value *
3453 i386_pseudo_register_read_value (struct gdbarch *gdbarch,
3454                                  readable_regcache *regcache,
3455                                  int regnum)
3456 {
3457   struct value *result;
3458
3459   result = allocate_value (register_type (gdbarch, regnum));
3460   VALUE_LVAL (result) = lval_register;
3461   VALUE_REGNUM (result) = regnum;
3462
3463   i386_pseudo_register_read_into_value (gdbarch, regcache, regnum, result);
3464
3465   return result;
3466 }
3467
3468 void
3469 i386_pseudo_register_write (struct gdbarch *gdbarch, struct regcache *regcache,
3470                             int regnum, const gdb_byte *buf)
3471 {
3472   gdb_byte raw_buf[I386_MAX_REGISTER_SIZE];
3473
3474   if (i386_mmx_regnum_p (gdbarch, regnum))
3475     {
3476       int fpnum = i386_mmx_regnum_to_fp_regnum (regcache, regnum);
3477
3478       /* Read ...  */
3479       regcache->raw_read (fpnum, raw_buf);
3480       /* ... Modify ... (always little endian).  */
3481       memcpy (raw_buf, buf, register_size (gdbarch, regnum));
3482       /* ... Write.  */
3483       regcache->raw_write (fpnum, raw_buf);
3484     }
3485   else
3486     {
3487       struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3488
3489       if (i386_bnd_regnum_p (gdbarch, regnum))
3490         {
3491           ULONGEST upper, lower;
3492           int size = TYPE_LENGTH (builtin_type (gdbarch)->builtin_data_ptr);
3493           enum bfd_endian byte_order = gdbarch_byte_order (target_gdbarch ());
3494
3495           /* New values from input value.  */
3496           regnum -= tdep->bnd0_regnum;
3497           lower = extract_unsigned_integer (buf, size, byte_order);
3498           upper = extract_unsigned_integer (buf + size, size, byte_order);
3499
3500           /* Fetching register buffer.  */
3501           regcache->raw_read (I387_BND0R_REGNUM (tdep) + regnum,
3502                               raw_buf);
3503
3504           upper = ~upper;
3505
3506           /* Set register bits.  */
3507           memcpy (raw_buf, &lower, 8);
3508           memcpy (raw_buf + 8, &upper, 8);
3509
3510           regcache->raw_write (I387_BND0R_REGNUM (tdep) + regnum, raw_buf);
3511         }
3512       else if (i386_k_regnum_p (gdbarch, regnum))
3513         {
3514           regnum -= tdep->k0_regnum;
3515
3516           regcache->raw_write (tdep->k0_regnum + regnum, buf);
3517         }
3518       else if (i386_zmm_regnum_p (gdbarch, regnum))
3519         {
3520           regnum -= tdep->zmm0_regnum;
3521
3522           if (regnum < num_lower_zmm_regs)
3523             {
3524               /* Write lower 128bits.  */
3525               regcache->raw_write (I387_XMM0_REGNUM (tdep) + regnum, buf);
3526               /* Write upper 128bits.  */
3527               regcache->raw_write (I387_YMM0_REGNUM (tdep) + regnum, buf + 16);
3528             }
3529           else
3530             {
3531               /* Write lower 128bits.  */
3532               regcache->raw_write (I387_XMM16_REGNUM (tdep) + regnum
3533                                    - num_lower_zmm_regs, buf);
3534               /* Write upper 128bits.  */
3535               regcache->raw_write (I387_YMM16H_REGNUM (tdep) + regnum
3536                                    - num_lower_zmm_regs, buf + 16);
3537             }
3538           /* Write upper 256bits.  */
3539           regcache->raw_write (tdep->zmm0h_regnum + regnum, buf + 32);
3540         }
3541       else if (i386_ymm_regnum_p (gdbarch, regnum))
3542         {
3543           regnum -= tdep->ymm0_regnum;
3544
3545           /* ... Write lower 128bits.  */
3546           regcache->raw_write (I387_XMM0_REGNUM (tdep) + regnum, buf);
3547           /* ... Write upper 128bits.  */
3548           regcache->raw_write (tdep->ymm0h_regnum + regnum, buf + 16);
3549         }
3550       else if (i386_ymm_avx512_regnum_p (gdbarch, regnum))
3551         {
3552           regnum -= tdep->ymm16_regnum;
3553
3554           /* ... Write lower 128bits.  */
3555           regcache->raw_write (I387_XMM16_REGNUM (tdep) + regnum, buf);
3556           /* ... Write upper 128bits.  */
3557           regcache->raw_write (tdep->ymm16h_regnum + regnum, buf + 16);
3558         }
3559       else if (i386_word_regnum_p (gdbarch, regnum))
3560         {
3561           int gpnum = regnum - tdep->ax_regnum;
3562
3563           /* Read ...  */
3564           regcache->raw_read (gpnum, raw_buf);
3565           /* ... Modify ... (always little endian).  */
3566           memcpy (raw_buf, buf, 2);
3567           /* ... Write.  */
3568           regcache->raw_write (gpnum, raw_buf);
3569         }
3570       else if (i386_byte_regnum_p (gdbarch, regnum))
3571         {
3572           int gpnum = regnum - tdep->al_regnum;
3573
3574           /* Read ...  We read both lower and upper registers.  */
3575           regcache->raw_read (gpnum % 4, raw_buf);
3576           /* ... Modify ... (always little endian).  */
3577           if (gpnum >= 4)
3578             memcpy (raw_buf + 1, buf, 1);
3579           else
3580             memcpy (raw_buf, buf, 1);
3581           /* ... Write.  */
3582           regcache->raw_write (gpnum % 4, raw_buf);
3583         }
3584       else
3585         internal_error (__FILE__, __LINE__, _("invalid regnum"));
3586     }
3587 }
3588
3589 /* Implement the 'ax_pseudo_register_collect' gdbarch method.  */
3590
3591 int
3592 i386_ax_pseudo_register_collect (struct gdbarch *gdbarch,
3593                                  struct agent_expr *ax, int regnum)
3594 {
3595   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3596
3597   if (i386_mmx_regnum_p (gdbarch, regnum))
3598     {
3599       /* MMX to FPU register mapping depends on current TOS.  Let's just
3600          not care and collect everything...  */
3601       int i;
3602
3603       ax_reg_mask (ax, I387_FSTAT_REGNUM (tdep));
3604       for (i = 0; i < 8; i++)
3605         ax_reg_mask (ax, I387_ST0_REGNUM (tdep) + i);
3606       return 0;
3607     }
3608   else if (i386_bnd_regnum_p (gdbarch, regnum))
3609     {
3610       regnum -= tdep->bnd0_regnum;
3611       ax_reg_mask (ax, I387_BND0R_REGNUM (tdep) + regnum);
3612       return 0;
3613     }
3614   else if (i386_k_regnum_p (gdbarch, regnum))
3615     {
3616       regnum -= tdep->k0_regnum;
3617       ax_reg_mask (ax, tdep->k0_regnum + regnum);
3618       return 0;
3619     }
3620   else if (i386_zmm_regnum_p (gdbarch, regnum))
3621     {
3622       regnum -= tdep->zmm0_regnum;
3623       if (regnum < num_lower_zmm_regs)
3624         {
3625           ax_reg_mask (ax, I387_XMM0_REGNUM (tdep) + regnum);
3626           ax_reg_mask (ax, tdep->ymm0h_regnum + regnum);
3627         }
3628       else
3629         {
3630           ax_reg_mask (ax, I387_XMM16_REGNUM (tdep) + regnum
3631                            - num_lower_zmm_regs);
3632           ax_reg_mask (ax, I387_YMM16H_REGNUM (tdep) + regnum
3633                            - num_lower_zmm_regs);
3634         }
3635       ax_reg_mask (ax, tdep->zmm0h_regnum + regnum);
3636       return 0;
3637     }
3638   else if (i386_ymm_regnum_p (gdbarch, regnum))
3639     {
3640       regnum -= tdep->ymm0_regnum;
3641       ax_reg_mask (ax, I387_XMM0_REGNUM (tdep) + regnum);
3642       ax_reg_mask (ax, tdep->ymm0h_regnum + regnum);
3643       return 0;
3644     }
3645   else if (i386_ymm_avx512_regnum_p (gdbarch, regnum))
3646     {
3647       regnum -= tdep->ymm16_regnum;
3648       ax_reg_mask (ax, I387_XMM16_REGNUM (tdep) + regnum);
3649       ax_reg_mask (ax, tdep->ymm16h_regnum + regnum);
3650       return 0;
3651     }
3652   else if (i386_word_regnum_p (gdbarch, regnum))
3653     {
3654       int gpnum = regnum - tdep->ax_regnum;
3655
3656       ax_reg_mask (ax, gpnum);
3657       return 0;
3658     }
3659   else if (i386_byte_regnum_p (gdbarch, regnum))
3660     {
3661       int gpnum = regnum - tdep->al_regnum;
3662
3663       ax_reg_mask (ax, gpnum % 4);
3664       return 0;
3665     }
3666   else
3667     internal_error (__FILE__, __LINE__, _("invalid regnum"));
3668   return 1;
3669 }
3670 \f
3671
3672 /* Return the register number of the register allocated by GCC after
3673    REGNUM, or -1 if there is no such register.  */
3674
3675 static int
3676 i386_next_regnum (int regnum)
3677 {
3678   /* GCC allocates the registers in the order:
3679
3680      %eax, %edx, %ecx, %ebx, %esi, %edi, %ebp, %esp, ...
3681
3682      Since storing a variable in %esp doesn't make any sense we return
3683      -1 for %ebp and for %esp itself.  */
3684   static int next_regnum[] =
3685   {
3686     I386_EDX_REGNUM,            /* Slot for %eax.  */
3687     I386_EBX_REGNUM,            /* Slot for %ecx.  */
3688     I386_ECX_REGNUM,            /* Slot for %edx.  */
3689     I386_ESI_REGNUM,            /* Slot for %ebx.  */
3690     -1, -1,                     /* Slots for %esp and %ebp.  */
3691     I386_EDI_REGNUM,            /* Slot for %esi.  */
3692     I386_EBP_REGNUM             /* Slot for %edi.  */
3693   };
3694
3695   if (regnum >= 0 && regnum < sizeof (next_regnum) / sizeof (next_regnum[0]))
3696     return next_regnum[regnum];
3697
3698   return -1;
3699 }
3700
3701 /* Return nonzero if a value of type TYPE stored in register REGNUM
3702    needs any special handling.  */
3703
3704 static int
3705 i386_convert_register_p (struct gdbarch *gdbarch,
3706                          int regnum, struct type *type)
3707 {
3708   int len = TYPE_LENGTH (type);
3709
3710   /* Values may be spread across multiple registers.  Most debugging
3711      formats aren't expressive enough to specify the locations, so
3712      some heuristics is involved.  Right now we only handle types that
3713      have a length that is a multiple of the word size, since GCC
3714      doesn't seem to put any other types into registers.  */
3715   if (len > 4 && len % 4 == 0)
3716     {
3717       int last_regnum = regnum;
3718
3719       while (len > 4)
3720         {
3721           last_regnum = i386_next_regnum (last_regnum);
3722           len -= 4;
3723         }
3724
3725       if (last_regnum != -1)
3726         return 1;
3727     }
3728
3729   return i387_convert_register_p (gdbarch, regnum, type);
3730 }
3731
3732 /* Read a value of type TYPE from register REGNUM in frame FRAME, and
3733    return its contents in TO.  */
3734
3735 static int
3736 i386_register_to_value (struct frame_info *frame, int regnum,
3737                         struct type *type, gdb_byte *to,
3738                         int *optimizedp, int *unavailablep)
3739 {
3740   struct gdbarch *gdbarch = get_frame_arch (frame);
3741   int len = TYPE_LENGTH (type);
3742
3743   if (i386_fp_regnum_p (gdbarch, regnum))
3744     return i387_register_to_value (frame, regnum, type, to,
3745                                    optimizedp, unavailablep);
3746
3747   /* Read a value spread across multiple registers.  */
3748
3749   gdb_assert (len > 4 && len % 4 == 0);
3750
3751   while (len > 0)
3752     {
3753       gdb_assert (regnum != -1);
3754       gdb_assert (register_size (gdbarch, regnum) == 4);
3755
3756       if (!get_frame_register_bytes (frame, regnum, 0,
3757                                      register_size (gdbarch, regnum),
3758                                      to, optimizedp, unavailablep))
3759         return 0;
3760
3761       regnum = i386_next_regnum (regnum);
3762       len -= 4;
3763       to += 4;
3764     }
3765
3766   *optimizedp = *unavailablep = 0;
3767   return 1;
3768 }
3769
3770 /* Write the contents FROM of a value of type TYPE into register
3771    REGNUM in frame FRAME.  */
3772
3773 static void
3774 i386_value_to_register (struct frame_info *frame, int regnum,
3775                         struct type *type, const gdb_byte *from)
3776 {
3777   int len = TYPE_LENGTH (type);
3778
3779   if (i386_fp_regnum_p (get_frame_arch (frame), regnum))
3780     {
3781       i387_value_to_register (frame, regnum, type, from);
3782       return;
3783     }
3784
3785   /* Write a value spread across multiple registers.  */
3786
3787   gdb_assert (len > 4 && len % 4 == 0);
3788
3789   while (len > 0)
3790     {
3791       gdb_assert (regnum != -1);
3792       gdb_assert (register_size (get_frame_arch (frame), regnum) == 4);
3793
3794       put_frame_register (frame, regnum, from);
3795       regnum = i386_next_regnum (regnum);
3796       len -= 4;
3797       from += 4;
3798     }
3799 }
3800 \f
3801 /* Supply register REGNUM from the buffer specified by GREGS and LEN
3802    in the general-purpose register set REGSET to register cache
3803    REGCACHE.  If REGNUM is -1, do this for all registers in REGSET.  */
3804
3805 void
3806 i386_supply_gregset (const struct regset *regset, struct regcache *regcache,
3807                      int regnum, const void *gregs, size_t len)
3808 {
3809   struct gdbarch *gdbarch = regcache->arch ();
3810   const struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3811   const gdb_byte *regs = (const gdb_byte *) gregs;
3812   int i;
3813
3814   gdb_assert (len >= tdep->sizeof_gregset);
3815
3816   for (i = 0; i < tdep->gregset_num_regs; i++)
3817     {
3818       if ((regnum == i || regnum == -1)
3819           && tdep->gregset_reg_offset[i] != -1)
3820         regcache->raw_supply (i, regs + tdep->gregset_reg_offset[i]);
3821     }
3822 }
3823
3824 /* Collect register REGNUM from the register cache REGCACHE and store
3825    it in the buffer specified by GREGS and LEN as described by the
3826    general-purpose register set REGSET.  If REGNUM is -1, do this for
3827    all registers in REGSET.  */
3828
3829 static void
3830 i386_collect_gregset (const struct regset *regset,
3831                       const struct regcache *regcache,
3832                       int regnum, void *gregs, size_t len)
3833 {
3834   struct gdbarch *gdbarch = regcache->arch ();
3835   const struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3836   gdb_byte *regs = (gdb_byte *) gregs;
3837   int i;
3838
3839   gdb_assert (len >= tdep->sizeof_gregset);
3840
3841   for (i = 0; i < tdep->gregset_num_regs; i++)
3842     {
3843       if ((regnum == i || regnum == -1)
3844           && tdep->gregset_reg_offset[i] != -1)
3845         regcache->raw_collect (i, regs + tdep->gregset_reg_offset[i]);
3846     }
3847 }
3848
3849 /* Supply register REGNUM from the buffer specified by FPREGS and LEN
3850    in the floating-point register set REGSET to register cache
3851    REGCACHE.  If REGNUM is -1, do this for all registers in REGSET.  */
3852
3853 static void
3854 i386_supply_fpregset (const struct regset *regset, struct regcache *regcache,
3855                       int regnum, const void *fpregs, size_t len)
3856 {
3857   struct gdbarch *gdbarch = regcache->arch ();
3858   const struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3859
3860   if (len == I387_SIZEOF_FXSAVE)
3861     {
3862       i387_supply_fxsave (regcache, regnum, fpregs);
3863       return;
3864     }
3865
3866   gdb_assert (len >= tdep->sizeof_fpregset);
3867   i387_supply_fsave (regcache, regnum, fpregs);
3868 }
3869
3870 /* Collect register REGNUM from the register cache REGCACHE and store
3871    it in the buffer specified by FPREGS and LEN as described by the
3872    floating-point register set REGSET.  If REGNUM is -1, do this for
3873    all registers in REGSET.  */
3874
3875 static void
3876 i386_collect_fpregset (const struct regset *regset,
3877                        const struct regcache *regcache,
3878                        int regnum, void *fpregs, size_t len)
3879 {
3880   struct gdbarch *gdbarch = regcache->arch ();
3881   const struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3882
3883   if (len == I387_SIZEOF_FXSAVE)
3884     {
3885       i387_collect_fxsave (regcache, regnum, fpregs);
3886       return;
3887     }
3888
3889   gdb_assert (len >= tdep->sizeof_fpregset);
3890   i387_collect_fsave (regcache, regnum, fpregs);
3891 }
3892
3893 /* Register set definitions.  */
3894
3895 const struct regset i386_gregset =
3896   {
3897     NULL, i386_supply_gregset, i386_collect_gregset
3898   };
3899
3900 const struct regset i386_fpregset =
3901   {
3902     NULL, i386_supply_fpregset, i386_collect_fpregset
3903   };
3904
3905 /* Default iterator over core file register note sections.  */
3906
3907 void
3908 i386_iterate_over_regset_sections (struct gdbarch *gdbarch,
3909                                    iterate_over_regset_sections_cb *cb,
3910                                    void *cb_data,
3911                                    const struct regcache *regcache)
3912 {
3913   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
3914
3915   cb (".reg", tdep->sizeof_gregset, tdep->sizeof_gregset, &i386_gregset, NULL,
3916       cb_data);
3917   if (tdep->sizeof_fpregset)
3918     cb (".reg2", tdep->sizeof_fpregset, tdep->sizeof_fpregset, tdep->fpregset,
3919         NULL, cb_data);
3920 }
3921 \f
3922
3923 /* Stuff for WIN32 PE style DLL's but is pretty generic really.  */
3924
3925 CORE_ADDR
3926 i386_pe_skip_trampoline_code (struct frame_info *frame,
3927                               CORE_ADDR pc, char *name)
3928 {
3929   struct gdbarch *gdbarch = get_frame_arch (frame);
3930   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
3931
3932   /* jmp *(dest) */
3933   if (pc && read_memory_unsigned_integer (pc, 2, byte_order) == 0x25ff)
3934     {
3935       unsigned long indirect =
3936         read_memory_unsigned_integer (pc + 2, 4, byte_order);
3937       struct minimal_symbol *indsym =
3938         indirect ? lookup_minimal_symbol_by_pc (indirect).minsym : 0;
3939       const char *symname = indsym ? MSYMBOL_LINKAGE_NAME (indsym) : 0;
3940
3941       if (symname)
3942         {
3943           if (startswith (symname, "__imp_")
3944               || startswith (symname, "_imp_"))
3945             return name ? 1 :
3946                    read_memory_unsigned_integer (indirect, 4, byte_order);
3947         }
3948     }
3949   return 0;                     /* Not a trampoline.  */
3950 }
3951 \f
3952
3953 /* Return whether the THIS_FRAME corresponds to a sigtramp
3954    routine.  */
3955
3956 int
3957 i386_sigtramp_p (struct frame_info *this_frame)
3958 {
3959   CORE_ADDR pc = get_frame_pc (this_frame);
3960   const char *name;
3961
3962   find_pc_partial_function (pc, &name, NULL, NULL);
3963   return (name && strcmp ("_sigtramp", name) == 0);
3964 }
3965 \f
3966
3967 /* We have two flavours of disassembly.  The machinery on this page
3968    deals with switching between those.  */
3969
3970 static int
3971 i386_print_insn (bfd_vma pc, struct disassemble_info *info)
3972 {
3973   gdb_assert (disassembly_flavor == att_flavor
3974               || disassembly_flavor == intel_flavor);
3975
3976   info->disassembler_options = disassembly_flavor;
3977
3978   return default_print_insn (pc, info);
3979 }
3980 \f
3981
3982 /* There are a few i386 architecture variants that differ only
3983    slightly from the generic i386 target.  For now, we don't give them
3984    their own source file, but include them here.  As a consequence,
3985    they'll always be included.  */
3986
3987 /* System V Release 4 (SVR4).  */
3988
3989 /* Return whether THIS_FRAME corresponds to a SVR4 sigtramp
3990    routine.  */
3991
3992 static int
3993 i386_svr4_sigtramp_p (struct frame_info *this_frame)
3994 {
3995   CORE_ADDR pc = get_frame_pc (this_frame);
3996   const char *name;
3997
3998   /* The origin of these symbols is currently unknown.  */
3999   find_pc_partial_function (pc, &name, NULL, NULL);
4000   return (name && (strcmp ("_sigreturn", name) == 0
4001                    || strcmp ("sigvechandler", name) == 0));
4002 }
4003
4004 /* Assuming THIS_FRAME is for a SVR4 sigtramp routine, return the
4005    address of the associated sigcontext (ucontext) structure.  */
4006
4007 static CORE_ADDR
4008 i386_svr4_sigcontext_addr (struct frame_info *this_frame)
4009 {
4010   struct gdbarch *gdbarch = get_frame_arch (this_frame);
4011   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
4012   gdb_byte buf[4];
4013   CORE_ADDR sp;
4014
4015   get_frame_register (this_frame, I386_ESP_REGNUM, buf);
4016   sp = extract_unsigned_integer (buf, 4, byte_order);
4017
4018   return read_memory_unsigned_integer (sp + 8, 4, byte_order);
4019 }
4020
4021 \f
4022
4023 /* Implementation of `gdbarch_stap_is_single_operand', as defined in
4024    gdbarch.h.  */
4025
4026 int
4027 i386_stap_is_single_operand (struct gdbarch *gdbarch, const char *s)
4028 {
4029   return (*s == '$' /* Literal number.  */
4030           || (isdigit (*s) && s[1] == '(' && s[2] == '%') /* Displacement.  */
4031           || (*s == '(' && s[1] == '%') /* Register indirection.  */
4032           || (*s == '%' && isalpha (s[1]))); /* Register access.  */
4033 }
4034
4035 /* Helper function for i386_stap_parse_special_token.
4036
4037    This function parses operands of the form `-8+3+1(%rbp)', which
4038    must be interpreted as `*(-8 + 3 - 1 + (void *) $eax)'.
4039
4040    Return 1 if the operand was parsed successfully, zero
4041    otherwise.  */
4042
4043 static int
4044 i386_stap_parse_special_token_triplet (struct gdbarch *gdbarch,
4045                                        struct stap_parse_info *p)
4046 {
4047   const char *s = p->arg;
4048
4049   if (isdigit (*s) || *s == '-' || *s == '+')
4050     {
4051       int got_minus[3];
4052       int i;
4053       long displacements[3];
4054       const char *start;
4055       char *regname;
4056       int len;
4057       struct stoken str;
4058       char *endp;
4059
4060       got_minus[0] = 0;
4061       if (*s == '+')
4062         ++s;
4063       else if (*s == '-')
4064         {
4065           ++s;
4066           got_minus[0] = 1;
4067         }
4068
4069       if (!isdigit ((unsigned char) *s))
4070         return 0;
4071
4072       displacements[0] = strtol (s, &endp, 10);
4073       s = endp;
4074
4075       if (*s != '+' && *s != '-')
4076         {
4077           /* We are not dealing with a triplet.  */
4078           return 0;
4079         }
4080
4081       got_minus[1] = 0;
4082       if (*s == '+')
4083         ++s;
4084       else
4085         {
4086           ++s;
4087           got_minus[1] = 1;
4088         }
4089
4090       if (!isdigit ((unsigned char) *s))
4091         return 0;
4092
4093       displacements[1] = strtol (s, &endp, 10);
4094       s = endp;
4095
4096       if (*s != '+' && *s != '-')
4097         {
4098           /* We are not dealing with a triplet.  */
4099           return 0;
4100         }
4101
4102       got_minus[2] = 0;
4103       if (*s == '+')
4104         ++s;
4105       else
4106         {
4107           ++s;
4108           got_minus[2] = 1;
4109         }
4110
4111       if (!isdigit ((unsigned char) *s))
4112         return 0;
4113
4114       displacements[2] = strtol (s, &endp, 10);
4115       s = endp;
4116
4117       if (*s != '(' || s[1] != '%')
4118         return 0;
4119
4120       s += 2;
4121       start = s;
4122
4123       while (isalnum (*s))
4124         ++s;
4125
4126       if (*s++ != ')')
4127         return 0;
4128
4129       len = s - start - 1;
4130       regname = (char *) alloca (len + 1);
4131
4132       strncpy (regname, start, len);
4133       regname[len] = '\0';
4134
4135       if (user_reg_map_name_to_regnum (gdbarch, regname, len) == -1)
4136         error (_("Invalid register name `%s' on expression `%s'."),
4137                regname, p->saved_arg);
4138
4139       for (i = 0; i < 3; i++)
4140         {
4141           write_exp_elt_opcode (&p->pstate, OP_LONG);
4142           write_exp_elt_type
4143             (&p->pstate, builtin_type (gdbarch)->builtin_long);
4144           write_exp_elt_longcst (&p->pstate, displacements[i]);
4145           write_exp_elt_opcode (&p->pstate, OP_LONG);
4146           if (got_minus[i])
4147             write_exp_elt_opcode (&p->pstate, UNOP_NEG);
4148         }
4149
4150       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4151       str.ptr = regname;
4152       str.length = len;
4153       write_exp_string (&p->pstate, str);
4154       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4155
4156       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4157       write_exp_elt_type (&p->pstate,
4158                           builtin_type (gdbarch)->builtin_data_ptr);
4159       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4160
4161       write_exp_elt_opcode (&p->pstate, BINOP_ADD);
4162       write_exp_elt_opcode (&p->pstate, BINOP_ADD);
4163       write_exp_elt_opcode (&p->pstate, BINOP_ADD);
4164
4165       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4166       write_exp_elt_type (&p->pstate,
4167                           lookup_pointer_type (p->arg_type));
4168       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4169
4170       write_exp_elt_opcode (&p->pstate, UNOP_IND);
4171
4172       p->arg = s;
4173
4174       return 1;
4175     }
4176
4177   return 0;
4178 }
4179
4180 /* Helper function for i386_stap_parse_special_token.
4181
4182    This function parses operands of the form `register base +
4183    (register index * size) + offset', as represented in
4184    `(%rcx,%rax,8)', or `[OFFSET](BASE_REG,INDEX_REG[,SIZE])'.
4185
4186    Return 1 if the operand was parsed successfully, zero
4187    otherwise.  */
4188
4189 static int
4190 i386_stap_parse_special_token_three_arg_disp (struct gdbarch *gdbarch,
4191                                               struct stap_parse_info *p)
4192 {
4193   const char *s = p->arg;
4194
4195   if (isdigit (*s) || *s == '(' || *s == '-' || *s == '+')
4196     {
4197       int offset_minus = 0;
4198       long offset = 0;
4199       int size_minus = 0;
4200       long size = 0;
4201       const char *start;
4202       char *base;
4203       int len_base;
4204       char *index;
4205       int len_index;
4206       struct stoken base_token, index_token;
4207
4208       if (*s == '+')
4209         ++s;
4210       else if (*s == '-')
4211         {
4212           ++s;
4213           offset_minus = 1;
4214         }
4215
4216       if (offset_minus && !isdigit (*s))
4217         return 0;
4218
4219       if (isdigit (*s))
4220         {
4221           char *endp;
4222
4223           offset = strtol (s, &endp, 10);
4224           s = endp;
4225         }
4226
4227       if (*s != '(' || s[1] != '%')
4228         return 0;
4229
4230       s += 2;
4231       start = s;
4232
4233       while (isalnum (*s))
4234         ++s;
4235
4236       if (*s != ',' || s[1] != '%')
4237         return 0;
4238
4239       len_base = s - start;
4240       base = (char *) alloca (len_base + 1);
4241       strncpy (base, start, len_base);
4242       base[len_base] = '\0';
4243
4244       if (user_reg_map_name_to_regnum (gdbarch, base, len_base) == -1)
4245         error (_("Invalid register name `%s' on expression `%s'."),
4246                base, p->saved_arg);
4247
4248       s += 2;
4249       start = s;
4250
4251       while (isalnum (*s))
4252         ++s;
4253
4254       len_index = s - start;
4255       index = (char *) alloca (len_index + 1);
4256       strncpy (index, start, len_index);
4257       index[len_index] = '\0';
4258
4259       if (user_reg_map_name_to_regnum (gdbarch, index, len_index) == -1)
4260         error (_("Invalid register name `%s' on expression `%s'."),
4261                index, p->saved_arg);
4262
4263       if (*s != ',' && *s != ')')
4264         return 0;
4265
4266       if (*s == ',')
4267         {
4268           char *endp;
4269
4270           ++s;
4271           if (*s == '+')
4272             ++s;
4273           else if (*s == '-')
4274             {
4275               ++s;
4276               size_minus = 1;
4277             }
4278
4279           size = strtol (s, &endp, 10);
4280           s = endp;
4281
4282           if (*s != ')')
4283             return 0;
4284         }
4285
4286       ++s;
4287
4288       if (offset)
4289         {
4290           write_exp_elt_opcode (&p->pstate, OP_LONG);
4291           write_exp_elt_type (&p->pstate,
4292                               builtin_type (gdbarch)->builtin_long);
4293           write_exp_elt_longcst (&p->pstate, offset);
4294           write_exp_elt_opcode (&p->pstate, OP_LONG);
4295           if (offset_minus)
4296             write_exp_elt_opcode (&p->pstate, UNOP_NEG);
4297         }
4298
4299       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4300       base_token.ptr = base;
4301       base_token.length = len_base;
4302       write_exp_string (&p->pstate, base_token);
4303       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4304
4305       if (offset)
4306         write_exp_elt_opcode (&p->pstate, BINOP_ADD);
4307
4308       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4309       index_token.ptr = index;
4310       index_token.length = len_index;
4311       write_exp_string (&p->pstate, index_token);
4312       write_exp_elt_opcode (&p->pstate, OP_REGISTER);
4313
4314       if (size)
4315         {
4316           write_exp_elt_opcode (&p->pstate, OP_LONG);
4317           write_exp_elt_type (&p->pstate,
4318                               builtin_type (gdbarch)->builtin_long);
4319           write_exp_elt_longcst (&p->pstate, size);
4320           write_exp_elt_opcode (&p->pstate, OP_LONG);
4321           if (size_minus)
4322             write_exp_elt_opcode (&p->pstate, UNOP_NEG);
4323           write_exp_elt_opcode (&p->pstate, BINOP_MUL);
4324         }
4325
4326       write_exp_elt_opcode (&p->pstate, BINOP_ADD);
4327
4328       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4329       write_exp_elt_type (&p->pstate,
4330                           lookup_pointer_type (p->arg_type));
4331       write_exp_elt_opcode (&p->pstate, UNOP_CAST);
4332
4333       write_exp_elt_opcode (&p->pstate, UNOP_IND);
4334
4335       p->arg = s;
4336
4337       return 1;
4338     }
4339
4340   return 0;
4341 }
4342
4343 /* Implementation of `gdbarch_stap_parse_special_token', as defined in
4344    gdbarch.h.  */
4345
4346 int
4347 i386_stap_parse_special_token (struct gdbarch *gdbarch,
4348                                struct stap_parse_info *p)
4349 {
4350   /* In order to parse special tokens, we use a state-machine that go
4351      through every known token and try to get a match.  */
4352   enum
4353     {
4354       TRIPLET,
4355       THREE_ARG_DISPLACEMENT,
4356       DONE
4357     };
4358   int current_state;
4359
4360   current_state = TRIPLET;
4361
4362   /* The special tokens to be parsed here are:
4363
4364      - `register base + (register index * size) + offset', as represented
4365      in `(%rcx,%rax,8)', or `[OFFSET](BASE_REG,INDEX_REG[,SIZE])'.
4366
4367      - Operands of the form `-8+3+1(%rbp)', which must be interpreted as
4368      `*(-8 + 3 - 1 + (void *) $eax)'.  */
4369
4370   while (current_state != DONE)
4371     {
4372       switch (current_state)
4373         {
4374         case TRIPLET:
4375           if (i386_stap_parse_special_token_triplet (gdbarch, p))
4376             return 1;
4377           break;
4378
4379         case THREE_ARG_DISPLACEMENT:
4380           if (i386_stap_parse_special_token_three_arg_disp (gdbarch, p))
4381             return 1;
4382           break;
4383         }
4384
4385       /* Advancing to the next state.  */
4386       ++current_state;
4387     }
4388
4389   return 0;
4390 }
4391
4392 /* Implementation of 'gdbarch_stap_adjust_register', as defined in
4393    gdbarch.h.  */
4394
4395 static void
4396 i386_stap_adjust_register (struct gdbarch *gdbarch, struct stap_parse_info *p,
4397                            std::string &regname, int regnum)
4398 {
4399   static const std::unordered_set<std::string> reg_assoc
4400     = { "ax", "bx", "cx", "dx",
4401         "si", "di", "bp", "sp" };
4402
4403   if (register_size (gdbarch, regnum) >= TYPE_LENGTH (p->arg_type))
4404     {
4405       /* If we're dealing with a register whose size is greater or
4406          equal than the size specified by the "[-]N@" prefix, then we
4407          don't need to do anything.  */
4408       return;
4409     }
4410
4411   if (reg_assoc.find (regname) != reg_assoc.end ())
4412     {
4413       /* Use the extended version of the register.  */
4414       regname = "e" + regname;
4415     }
4416 }
4417
4418 \f
4419
4420 /* gdbarch gnu_triplet_regexp method.  Both arches are acceptable as GDB always
4421    also supplies -m64 or -m32 by gdbarch_gcc_target_options.  */
4422
4423 static const char *
4424 i386_gnu_triplet_regexp (struct gdbarch *gdbarch)
4425 {
4426   return "(x86_64|i.86)";
4427 }
4428
4429 \f
4430
4431 /* Implement the "in_indirect_branch_thunk" gdbarch function.  */
4432
4433 static bool
4434 i386_in_indirect_branch_thunk (struct gdbarch *gdbarch, CORE_ADDR pc)
4435 {
4436   return x86_in_indirect_branch_thunk (pc, i386_register_names,
4437                                        I386_EAX_REGNUM, I386_EIP_REGNUM);
4438 }
4439
4440 /* Generic ELF.  */
4441
4442 void
4443 i386_elf_init_abi (struct gdbarch_info info, struct gdbarch *gdbarch)
4444 {
4445   static const char *const stap_integer_prefixes[] = { "$", NULL };
4446   static const char *const stap_register_prefixes[] = { "%", NULL };
4447   static const char *const stap_register_indirection_prefixes[] = { "(",
4448                                                                     NULL };
4449   static const char *const stap_register_indirection_suffixes[] = { ")",
4450                                                                     NULL };
4451
4452   /* We typically use stabs-in-ELF with the SVR4 register numbering.  */
4453   set_gdbarch_stab_reg_to_regnum (gdbarch, i386_svr4_reg_to_regnum);
4454
4455   /* Registering SystemTap handlers.  */
4456   set_gdbarch_stap_integer_prefixes (gdbarch, stap_integer_prefixes);
4457   set_gdbarch_stap_register_prefixes (gdbarch, stap_register_prefixes);
4458   set_gdbarch_stap_register_indirection_prefixes (gdbarch,
4459                                           stap_register_indirection_prefixes);
4460   set_gdbarch_stap_register_indirection_suffixes (gdbarch,
4461                                           stap_register_indirection_suffixes);
4462   set_gdbarch_stap_is_single_operand (gdbarch,
4463                                       i386_stap_is_single_operand);
4464   set_gdbarch_stap_parse_special_token (gdbarch,
4465                                         i386_stap_parse_special_token);
4466   set_gdbarch_stap_adjust_register (gdbarch,
4467                                     i386_stap_adjust_register);
4468
4469   set_gdbarch_in_indirect_branch_thunk (gdbarch,
4470                                         i386_in_indirect_branch_thunk);
4471 }
4472
4473 /* System V Release 4 (SVR4).  */
4474
4475 void
4476 i386_svr4_init_abi (struct gdbarch_info info, struct gdbarch *gdbarch)
4477 {
4478   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
4479
4480   /* System V Release 4 uses ELF.  */
4481   i386_elf_init_abi (info, gdbarch);
4482
4483   /* System V Release 4 has shared libraries.  */
4484   set_gdbarch_skip_trampoline_code (gdbarch, find_solib_trampoline_target);
4485
4486   tdep->sigtramp_p = i386_svr4_sigtramp_p;
4487   tdep->sigcontext_addr = i386_svr4_sigcontext_addr;
4488   tdep->sc_pc_offset = 36 + 14 * 4;
4489   tdep->sc_sp_offset = 36 + 17 * 4;
4490
4491   tdep->jb_pc_offset = 20;
4492 }
4493
4494 \f
4495
4496 /* i386 register groups.  In addition to the normal groups, add "mmx"
4497    and "sse".  */
4498
4499 static struct reggroup *i386_sse_reggroup;
4500 static struct reggroup *i386_mmx_reggroup;
4501
4502 static void
4503 i386_init_reggroups (void)
4504 {
4505   i386_sse_reggroup = reggroup_new ("sse", USER_REGGROUP);
4506   i386_mmx_reggroup = reggroup_new ("mmx", USER_REGGROUP);
4507 }
4508
4509 static void
4510 i386_add_reggroups (struct gdbarch *gdbarch)
4511 {
4512   reggroup_add (gdbarch, i386_sse_reggroup);
4513   reggroup_add (gdbarch, i386_mmx_reggroup);
4514   reggroup_add (gdbarch, general_reggroup);
4515   reggroup_add (gdbarch, float_reggroup);
4516   reggroup_add (gdbarch, all_reggroup);
4517   reggroup_add (gdbarch, save_reggroup);
4518   reggroup_add (gdbarch, restore_reggroup);
4519   reggroup_add (gdbarch, vector_reggroup);
4520   reggroup_add (gdbarch, system_reggroup);
4521 }
4522
4523 int
4524 i386_register_reggroup_p (struct gdbarch *gdbarch, int regnum,
4525                           struct reggroup *group)
4526 {
4527   const struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
4528   int fp_regnum_p, mmx_regnum_p, xmm_regnum_p, mxcsr_regnum_p,
4529       ymm_regnum_p, ymmh_regnum_p, ymm_avx512_regnum_p, ymmh_avx512_regnum_p,
4530       bndr_regnum_p, bnd_regnum_p, zmm_regnum_p, zmmh_regnum_p,
4531       mpx_ctrl_regnum_p, xmm_avx512_regnum_p,
4532       avx512_p, avx_p, sse_p, pkru_regnum_p;
4533
4534   /* Don't include pseudo registers, except for MMX, in any register
4535      groups.  */
4536   if (i386_byte_regnum_p (gdbarch, regnum))
4537     return 0;
4538
4539   if (i386_word_regnum_p (gdbarch, regnum))
4540     return 0;
4541
4542   if (i386_dword_regnum_p (gdbarch, regnum))
4543     return 0;
4544
4545   mmx_regnum_p = i386_mmx_regnum_p (gdbarch, regnum);
4546   if (group == i386_mmx_reggroup)
4547     return mmx_regnum_p;
4548
4549   pkru_regnum_p = i386_pkru_regnum_p(gdbarch, regnum);
4550   xmm_regnum_p = i386_xmm_regnum_p (gdbarch, regnum);
4551   xmm_avx512_regnum_p = i386_xmm_avx512_regnum_p (gdbarch, regnum);
4552   mxcsr_regnum_p = i386_mxcsr_regnum_p (gdbarch, regnum);
4553   if (group == i386_sse_reggroup)
4554     return xmm_regnum_p || xmm_avx512_regnum_p || mxcsr_regnum_p;
4555
4556   ymm_regnum_p = i386_ymm_regnum_p (gdbarch, regnum);
4557   ymm_avx512_regnum_p = i386_ymm_avx512_regnum_p (gdbarch, regnum);
4558   zmm_regnum_p = i386_zmm_regnum_p (gdbarch, regnum);
4559
4560   avx512_p = ((tdep->xcr0 & X86_XSTATE_AVX_AVX512_MASK)
4561               == X86_XSTATE_AVX_AVX512_MASK);
4562   avx_p = ((tdep->xcr0 & X86_XSTATE_AVX_AVX512_MASK)
4563            == X86_XSTATE_AVX_MASK) && !avx512_p;
4564   sse_p = ((tdep->xcr0 & X86_XSTATE_AVX_AVX512_MASK)
4565            == X86_XSTATE_SSE_MASK) && !avx512_p && ! avx_p;
4566
4567   if (group == vector_reggroup)
4568     return (mmx_regnum_p
4569             || (zmm_regnum_p && avx512_p)
4570             || ((ymm_regnum_p || ymm_avx512_regnum_p) && avx_p)
4571             || ((xmm_regnum_p || xmm_avx512_regnum_p) && sse_p)
4572             || mxcsr_regnum_p);
4573
4574   fp_regnum_p = (i386_fp_regnum_p (gdbarch, regnum)
4575                  || i386_fpc_regnum_p (gdbarch, regnum));
4576   if (group == float_reggroup)
4577     return fp_regnum_p;
4578
4579   /* For "info reg all", don't include upper YMM registers nor XMM
4580      registers when AVX is supported.  */
4581   ymmh_regnum_p = i386_ymmh_regnum_p (gdbarch, regnum);
4582   ymmh_avx512_regnum_p = i386_ymmh_avx512_regnum_p (gdbarch, regnum);
4583   zmmh_regnum_p = i386_zmmh_regnum_p (gdbarch, regnum);
4584   if (group == all_reggroup
4585       && (((xmm_regnum_p || xmm_avx512_regnum_p) && !sse_p)
4586           || ((ymm_regnum_p || ymm_avx512_regnum_p) && !avx_p)
4587           || ymmh_regnum_p
4588           || ymmh_avx512_regnum_p
4589           || zmmh_regnum_p))
4590     return 0;
4591
4592   bnd_regnum_p = i386_bnd_regnum_p (gdbarch, regnum);
4593   if (group == all_reggroup
4594       && ((bnd_regnum_p && (tdep->xcr0 & X86_XSTATE_MPX_MASK))))
4595     return bnd_regnum_p;
4596
4597   bndr_regnum_p = i386_bndr_regnum_p (gdbarch, regnum);
4598   if (group == all_reggroup
4599       && ((bndr_regnum_p && (tdep->xcr0 & X86_XSTATE_MPX_MASK))))
4600     return 0;
4601
4602   mpx_ctrl_regnum_p = i386_mpx_ctrl_regnum_p (gdbarch, regnum);
4603   if (group == all_reggroup
4604       && ((mpx_ctrl_regnum_p && (tdep->xcr0 & X86_XSTATE_MPX_MASK))))
4605     return mpx_ctrl_regnum_p;
4606
4607   if (group == general_reggroup)
4608     return (!fp_regnum_p
4609             && !mmx_regnum_p
4610             && !mxcsr_regnum_p
4611             && !xmm_regnum_p
4612             && !xmm_avx512_regnum_p
4613             && !ymm_regnum_p
4614             && !ymmh_regnum_p
4615             && !ymm_avx512_regnum_p
4616             && !ymmh_avx512_regnum_p
4617             && !bndr_regnum_p
4618             && !bnd_regnum_p
4619             && !mpx_ctrl_regnum_p
4620             && !zmm_regnum_p
4621             && !zmmh_regnum_p
4622             && !pkru_regnum_p);
4623
4624   return default_register_reggroup_p (gdbarch, regnum, group);
4625 }
4626 \f
4627
4628 /* Get the ARGIth function argument for the current function.  */
4629
4630 static CORE_ADDR
4631 i386_fetch_pointer_argument (struct frame_info *frame, int argi,
4632                              struct type *type)
4633 {
4634   struct gdbarch *gdbarch = get_frame_arch (frame);
4635   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
4636   CORE_ADDR sp = get_frame_register_unsigned (frame, I386_ESP_REGNUM);
4637   return read_memory_unsigned_integer (sp + (4 * (argi + 1)), 4, byte_order);
4638 }
4639
4640 #define PREFIX_REPZ     0x01
4641 #define PREFIX_REPNZ    0x02
4642 #define PREFIX_LOCK     0x04
4643 #define PREFIX_DATA     0x08
4644 #define PREFIX_ADDR     0x10
4645
4646 /* operand size */
4647 enum
4648 {
4649   OT_BYTE = 0,
4650   OT_WORD,
4651   OT_LONG,
4652   OT_QUAD,
4653   OT_DQUAD,
4654 };
4655
4656 /* i386 arith/logic operations */
4657 enum
4658 {
4659   OP_ADDL,
4660   OP_ORL,
4661   OP_ADCL,
4662   OP_SBBL,
4663   OP_ANDL,
4664   OP_SUBL,
4665   OP_XORL,
4666   OP_CMPL,
4667 };
4668
4669 struct i386_record_s
4670 {
4671   struct gdbarch *gdbarch;
4672   struct regcache *regcache;
4673   CORE_ADDR orig_addr;
4674   CORE_ADDR addr;
4675   int aflag;
4676   int dflag;
4677   int override;
4678   uint8_t modrm;
4679   uint8_t mod, reg, rm;
4680   int ot;
4681   uint8_t rex_x;
4682   uint8_t rex_b;
4683   int rip_offset;
4684   int popl_esp_hack;
4685   const int *regmap;
4686 };
4687
4688 /* Parse the "modrm" part of the memory address irp->addr points at.
4689    Returns -1 if something goes wrong, 0 otherwise.  */
4690
4691 static int
4692 i386_record_modrm (struct i386_record_s *irp)
4693 {
4694   struct gdbarch *gdbarch = irp->gdbarch;
4695
4696   if (record_read_memory (gdbarch, irp->addr, &irp->modrm, 1))
4697     return -1;
4698
4699   irp->addr++;
4700   irp->mod = (irp->modrm >> 6) & 3;
4701   irp->reg = (irp->modrm >> 3) & 7;
4702   irp->rm = irp->modrm & 7;
4703
4704   return 0;
4705 }
4706
4707 /* Extract the memory address that the current instruction writes to,
4708    and return it in *ADDR.  Return -1 if something goes wrong.  */
4709
4710 static int
4711 i386_record_lea_modrm_addr (struct i386_record_s *irp, uint64_t *addr)
4712 {
4713   struct gdbarch *gdbarch = irp->gdbarch;
4714   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
4715   gdb_byte buf[4];
4716   ULONGEST offset64;
4717
4718   *addr = 0;
4719   if (irp->aflag || irp->regmap[X86_RECORD_R8_REGNUM])
4720     {
4721       /* 32/64 bits */
4722       int havesib = 0;
4723       uint8_t scale = 0;
4724       uint8_t byte;
4725       uint8_t index = 0;
4726       uint8_t base = irp->rm;
4727
4728       if (base == 4)
4729         {
4730           havesib = 1;
4731           if (record_read_memory (gdbarch, irp->addr, &byte, 1))
4732             return -1;
4733           irp->addr++;
4734           scale = (byte >> 6) & 3;
4735           index = ((byte >> 3) & 7) | irp->rex_x;
4736           base = (byte & 7);
4737         }
4738       base |= irp->rex_b;
4739
4740       switch (irp->mod)
4741         {
4742         case 0:
4743           if ((base & 7) == 5)
4744             {
4745               base = 0xff;
4746               if (record_read_memory (gdbarch, irp->addr, buf, 4))
4747                 return -1;
4748               irp->addr += 4;
4749               *addr = extract_signed_integer (buf, 4, byte_order);
4750               if (irp->regmap[X86_RECORD_R8_REGNUM] && !havesib)
4751                 *addr += irp->addr + irp->rip_offset;
4752             }
4753           break;
4754         case 1:
4755           if (record_read_memory (gdbarch, irp->addr, buf, 1))
4756             return -1;
4757           irp->addr++;
4758           *addr = (int8_t) buf[0];
4759           break;
4760         case 2:
4761           if (record_read_memory (gdbarch, irp->addr, buf, 4))
4762             return -1;
4763           *addr = extract_signed_integer (buf, 4, byte_order);
4764           irp->addr += 4;
4765           break;
4766         }
4767
4768       offset64 = 0;
4769       if (base != 0xff)
4770         {
4771           if (base == 4 && irp->popl_esp_hack)
4772             *addr += irp->popl_esp_hack;
4773           regcache_raw_read_unsigned (irp->regcache, irp->regmap[base],
4774                                       &offset64);
4775         }
4776       if (irp->aflag == 2)
4777         {
4778           *addr += offset64;
4779         }
4780       else
4781         *addr = (uint32_t) (offset64 + *addr);
4782
4783       if (havesib && (index != 4 || scale != 0))
4784         {
4785           regcache_raw_read_unsigned (irp->regcache, irp->regmap[index],
4786                                       &offset64);
4787           if (irp->aflag == 2)
4788             *addr += offset64 << scale;
4789           else
4790             *addr = (uint32_t) (*addr + (offset64 << scale));
4791         }
4792
4793       if (!irp->aflag)
4794         {
4795           /* Since we are in 64-bit mode with ADDR32 prefix, zero-extend
4796              address from 32-bit to 64-bit.  */
4797             *addr = (uint32_t) *addr;
4798         }
4799     }
4800   else
4801     {
4802       /* 16 bits */
4803       switch (irp->mod)
4804         {
4805         case 0:
4806           if (irp->rm == 6)
4807             {
4808               if (record_read_memory (gdbarch, irp->addr, buf, 2))
4809                 return -1;
4810               irp->addr += 2;
4811               *addr = extract_signed_integer (buf, 2, byte_order);
4812               irp->rm = 0;
4813               goto no_rm;
4814             }
4815           break;
4816         case 1:
4817           if (record_read_memory (gdbarch, irp->addr, buf, 1))
4818             return -1;
4819           irp->addr++;
4820           *addr = (int8_t) buf[0];
4821           break;
4822         case 2:
4823           if (record_read_memory (gdbarch, irp->addr, buf, 2))
4824             return -1;
4825           irp->addr += 2;
4826           *addr = extract_signed_integer (buf, 2, byte_order);
4827           break;
4828         }
4829
4830       switch (irp->rm)
4831         {
4832         case 0:
4833           regcache_raw_read_unsigned (irp->regcache,
4834                                       irp->regmap[X86_RECORD_REBX_REGNUM],
4835                                       &offset64);
4836           *addr = (uint32_t) (*addr + offset64);
4837           regcache_raw_read_unsigned (irp->regcache,
4838                                       irp->regmap[X86_RECORD_RESI_REGNUM],
4839                                       &offset64);
4840           *addr = (uint32_t) (*addr + offset64);
4841           break;
4842         case 1:
4843           regcache_raw_read_unsigned (irp->regcache,
4844                                       irp->regmap[X86_RECORD_REBX_REGNUM],
4845                                       &offset64);
4846           *addr = (uint32_t) (*addr + offset64);
4847           regcache_raw_read_unsigned (irp->regcache,
4848                                       irp->regmap[X86_RECORD_REDI_REGNUM],
4849                                       &offset64);
4850           *addr = (uint32_t) (*addr + offset64);
4851           break;
4852         case 2:
4853           regcache_raw_read_unsigned (irp->regcache,
4854                                       irp->regmap[X86_RECORD_REBP_REGNUM],
4855                                       &offset64);
4856           *addr = (uint32_t) (*addr + offset64);
4857           regcache_raw_read_unsigned (irp->regcache,
4858                                       irp->regmap[X86_RECORD_RESI_REGNUM],
4859                                       &offset64);
4860           *addr = (uint32_t) (*addr + offset64);
4861           break;
4862         case 3:
4863           regcache_raw_read_unsigned (irp->regcache,
4864                                       irp->regmap[X86_RECORD_REBP_REGNUM],
4865                                       &offset64);
4866           *addr = (uint32_t) (*addr + offset64);
4867           regcache_raw_read_unsigned (irp->regcache,
4868                                       irp->regmap[X86_RECORD_REDI_REGNUM],
4869                                       &offset64);
4870           *addr = (uint32_t) (*addr + offset64);
4871           break;
4872         case 4:
4873           regcache_raw_read_unsigned (irp->regcache,
4874                                       irp->regmap[X86_RECORD_RESI_REGNUM],
4875                                       &offset64);
4876           *addr = (uint32_t) (*addr + offset64);
4877           break;
4878         case 5:
4879           regcache_raw_read_unsigned (irp->regcache,
4880                                       irp->regmap[X86_RECORD_REDI_REGNUM],
4881                                       &offset64);
4882           *addr = (uint32_t) (*addr + offset64);
4883           break;
4884         case 6:
4885           regcache_raw_read_unsigned (irp->regcache,
4886                                       irp->regmap[X86_RECORD_REBP_REGNUM],
4887                                       &offset64);
4888           *addr = (uint32_t) (*addr + offset64);
4889           break;
4890         case 7:
4891           regcache_raw_read_unsigned (irp->regcache,
4892                                       irp->regmap[X86_RECORD_REBX_REGNUM],
4893                                       &offset64);
4894           *addr = (uint32_t) (*addr + offset64);
4895           break;
4896         }
4897       *addr &= 0xffff;
4898     }
4899
4900  no_rm:
4901   return 0;
4902 }
4903
4904 /* Record the address and contents of the memory that will be changed
4905    by the current instruction.  Return -1 if something goes wrong, 0
4906    otherwise.  */
4907
4908 static int
4909 i386_record_lea_modrm (struct i386_record_s *irp)
4910 {
4911   struct gdbarch *gdbarch = irp->gdbarch;
4912   uint64_t addr;
4913
4914   if (irp->override >= 0)
4915     {
4916       if (record_full_memory_query)
4917         {
4918           if (yquery (_("\
4919 Process record ignores the memory change of instruction at address %s\n\
4920 because it can't get the value of the segment register.\n\
4921 Do you want to stop the program?"),
4922                       paddress (gdbarch, irp->orig_addr)))
4923             return -1;
4924         }
4925
4926       return 0;
4927     }
4928
4929   if (i386_record_lea_modrm_addr (irp, &addr))
4930     return -1;
4931
4932   if (record_full_arch_list_add_mem (addr, 1 << irp->ot))
4933     return -1;
4934
4935   return 0;
4936 }
4937
4938 /* Record the effects of a push operation.  Return -1 if something
4939    goes wrong, 0 otherwise.  */
4940
4941 static int
4942 i386_record_push (struct i386_record_s *irp, int size)
4943 {
4944   ULONGEST addr;
4945
4946   if (record_full_arch_list_add_reg (irp->regcache,
4947                                      irp->regmap[X86_RECORD_RESP_REGNUM]))
4948     return -1;
4949   regcache_raw_read_unsigned (irp->regcache,
4950                               irp->regmap[X86_RECORD_RESP_REGNUM],
4951                               &addr);
4952   if (record_full_arch_list_add_mem ((CORE_ADDR) addr - size, size))
4953     return -1;
4954
4955   return 0;
4956 }
4957
4958
4959 /* Defines contents to record.  */
4960 #define I386_SAVE_FPU_REGS              0xfffd
4961 #define I386_SAVE_FPU_ENV               0xfffe
4962 #define I386_SAVE_FPU_ENV_REG_STACK     0xffff
4963
4964 /* Record the values of the floating point registers which will be
4965    changed by the current instruction.  Returns -1 if something is
4966    wrong, 0 otherwise.  */
4967
4968 static int i386_record_floats (struct gdbarch *gdbarch,
4969                                struct i386_record_s *ir,
4970                                uint32_t iregnum)
4971 {
4972   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
4973   int i;
4974
4975   /* Oza: Because of floating point insn push/pop of fpu stack is going to
4976      happen.  Currently we store st0-st7 registers, but we need not store all
4977      registers all the time, in future we use ftag register and record only
4978      those who are not marked as an empty.  */
4979
4980   if (I386_SAVE_FPU_REGS == iregnum)
4981     {
4982       for (i = I387_ST0_REGNUM (tdep); i <= I387_ST0_REGNUM (tdep) + 7; i++)
4983         {
4984           if (record_full_arch_list_add_reg (ir->regcache, i))
4985             return -1;
4986         }
4987     }
4988   else if (I386_SAVE_FPU_ENV == iregnum)
4989     {
4990       for (i = I387_FCTRL_REGNUM (tdep); i <= I387_FOP_REGNUM (tdep); i++)
4991               {
4992               if (record_full_arch_list_add_reg (ir->regcache, i))
4993                 return -1;
4994               }
4995     }
4996   else if (I386_SAVE_FPU_ENV_REG_STACK == iregnum)
4997     {
4998       for (i = I387_ST0_REGNUM (tdep); i <= I387_FOP_REGNUM (tdep); i++)
4999       {
5000         if (record_full_arch_list_add_reg (ir->regcache, i))
5001           return -1;
5002       }
5003     }
5004   else if ((iregnum >= I387_ST0_REGNUM (tdep)) &&
5005            (iregnum <= I387_FOP_REGNUM (tdep)))
5006     {
5007       if (record_full_arch_list_add_reg (ir->regcache,iregnum))
5008         return -1;
5009     }
5010   else
5011     {
5012       /* Parameter error.  */
5013       return -1;
5014     }
5015   if(I386_SAVE_FPU_ENV != iregnum)
5016     {
5017     for (i = I387_FCTRL_REGNUM (tdep); i <= I387_FOP_REGNUM (tdep); i++)
5018       {
5019       if (record_full_arch_list_add_reg (ir->regcache, i))
5020         return -1;
5021       }
5022     }
5023   return 0;
5024 }
5025
5026 /* Parse the current instruction, and record the values of the
5027    registers and memory that will be changed by the current
5028    instruction.  Returns -1 if something goes wrong, 0 otherwise.  */
5029
5030 #define I386_RECORD_FULL_ARCH_LIST_ADD_REG(regnum) \
5031     record_full_arch_list_add_reg (ir.regcache, ir.regmap[(regnum)])
5032
5033 int
5034 i386_process_record (struct gdbarch *gdbarch, struct regcache *regcache,
5035                      CORE_ADDR input_addr)
5036 {
5037   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
5038   int prefixes = 0;
5039   int regnum = 0;
5040   uint32_t opcode;
5041   uint8_t opcode8;
5042   ULONGEST addr;
5043   gdb_byte buf[I386_MAX_REGISTER_SIZE];
5044   struct i386_record_s ir;
5045   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
5046   uint8_t rex_w = -1;
5047   uint8_t rex_r = 0;
5048
5049   memset (&ir, 0, sizeof (struct i386_record_s));
5050   ir.regcache = regcache;
5051   ir.addr = input_addr;
5052   ir.orig_addr = input_addr;
5053   ir.aflag = 1;
5054   ir.dflag = 1;
5055   ir.override = -1;
5056   ir.popl_esp_hack = 0;
5057   ir.regmap = tdep->record_regmap;
5058   ir.gdbarch = gdbarch;
5059
5060   if (record_debug > 1)
5061     fprintf_unfiltered (gdb_stdlog, "Process record: i386_process_record "
5062                                     "addr = %s\n",
5063                         paddress (gdbarch, ir.addr));
5064
5065   /* prefixes */
5066   while (1)
5067     {
5068       if (record_read_memory (gdbarch, ir.addr, &opcode8, 1))
5069         return -1;
5070       ir.addr++;
5071       switch (opcode8)  /* Instruction prefixes */
5072         {
5073         case REPE_PREFIX_OPCODE:
5074           prefixes |= PREFIX_REPZ;
5075           break;
5076         case REPNE_PREFIX_OPCODE:
5077           prefixes |= PREFIX_REPNZ;
5078           break;
5079         case LOCK_PREFIX_OPCODE:
5080           prefixes |= PREFIX_LOCK;
5081           break;
5082         case CS_PREFIX_OPCODE:
5083           ir.override = X86_RECORD_CS_REGNUM;
5084           break;
5085         case SS_PREFIX_OPCODE:
5086           ir.override = X86_RECORD_SS_REGNUM;
5087           break;
5088         case DS_PREFIX_OPCODE:
5089           ir.override = X86_RECORD_DS_REGNUM;
5090           break;
5091         case ES_PREFIX_OPCODE:
5092           ir.override = X86_RECORD_ES_REGNUM;
5093           break;
5094         case FS_PREFIX_OPCODE:
5095           ir.override = X86_RECORD_FS_REGNUM;
5096           break;
5097         case GS_PREFIX_OPCODE:
5098           ir.override = X86_RECORD_GS_REGNUM;
5099           break;
5100         case DATA_PREFIX_OPCODE:
5101           prefixes |= PREFIX_DATA;
5102           break;
5103         case ADDR_PREFIX_OPCODE:
5104           prefixes |= PREFIX_ADDR;
5105           break;
5106         case 0x40:      /* i386 inc %eax */
5107         case 0x41:      /* i386 inc %ecx */
5108         case 0x42:      /* i386 inc %edx */
5109         case 0x43:      /* i386 inc %ebx */
5110         case 0x44:      /* i386 inc %esp */
5111         case 0x45:      /* i386 inc %ebp */
5112         case 0x46:      /* i386 inc %esi */
5113         case 0x47:      /* i386 inc %edi */
5114         case 0x48:      /* i386 dec %eax */
5115         case 0x49:      /* i386 dec %ecx */
5116         case 0x4a:      /* i386 dec %edx */
5117         case 0x4b:      /* i386 dec %ebx */
5118         case 0x4c:      /* i386 dec %esp */
5119         case 0x4d:      /* i386 dec %ebp */
5120         case 0x4e:      /* i386 dec %esi */
5121         case 0x4f:      /* i386 dec %edi */
5122           if (ir.regmap[X86_RECORD_R8_REGNUM])  /* 64 bit target */
5123             {
5124                /* REX */
5125                rex_w = (opcode8 >> 3) & 1;
5126                rex_r = (opcode8 & 0x4) << 1;
5127                ir.rex_x = (opcode8 & 0x2) << 2;
5128                ir.rex_b = (opcode8 & 0x1) << 3;
5129             }
5130           else                                  /* 32 bit target */
5131             goto out_prefixes;
5132           break;
5133         default:
5134           goto out_prefixes;
5135           break;
5136         }
5137     }
5138  out_prefixes:
5139   if (ir.regmap[X86_RECORD_R8_REGNUM] && rex_w == 1)
5140     {
5141       ir.dflag = 2;
5142     }
5143   else
5144     {
5145       if (prefixes & PREFIX_DATA)
5146         ir.dflag ^= 1;
5147     }
5148   if (prefixes & PREFIX_ADDR)
5149     ir.aflag ^= 1;
5150   else if (ir.regmap[X86_RECORD_R8_REGNUM])
5151     ir.aflag = 2;
5152
5153   /* Now check op code.  */
5154   opcode = (uint32_t) opcode8;
5155  reswitch:
5156   switch (opcode)
5157     {
5158     case 0x0f:
5159       if (record_read_memory (gdbarch, ir.addr, &opcode8, 1))
5160         return -1;
5161       ir.addr++;
5162       opcode = (uint32_t) opcode8 | 0x0f00;
5163       goto reswitch;
5164       break;
5165
5166     case 0x00:    /* arith & logic */
5167     case 0x01:
5168     case 0x02:
5169     case 0x03:
5170     case 0x04:
5171     case 0x05:
5172     case 0x08:
5173     case 0x09:
5174     case 0x0a:
5175     case 0x0b:
5176     case 0x0c:
5177     case 0x0d:
5178     case 0x10:
5179     case 0x11:
5180     case 0x12:
5181     case 0x13:
5182     case 0x14:
5183     case 0x15:
5184     case 0x18:
5185     case 0x19:
5186     case 0x1a:
5187     case 0x1b:
5188     case 0x1c:
5189     case 0x1d:
5190     case 0x20:
5191     case 0x21:
5192     case 0x22:
5193     case 0x23:
5194     case 0x24:
5195     case 0x25:
5196     case 0x28:
5197     case 0x29:
5198     case 0x2a:
5199     case 0x2b:
5200     case 0x2c:
5201     case 0x2d:
5202     case 0x30:
5203     case 0x31:
5204     case 0x32:
5205     case 0x33:
5206     case 0x34:
5207     case 0x35:
5208     case 0x38:
5209     case 0x39:
5210     case 0x3a:
5211     case 0x3b:
5212     case 0x3c:
5213     case 0x3d:
5214       if (((opcode >> 3) & 7) != OP_CMPL)
5215         {
5216           if ((opcode & 1) == 0)
5217             ir.ot = OT_BYTE;
5218           else
5219             ir.ot = ir.dflag + OT_WORD;
5220
5221           switch ((opcode >> 1) & 3)
5222             {
5223             case 0:    /* OP Ev, Gv */
5224               if (i386_record_modrm (&ir))
5225                 return -1;
5226               if (ir.mod != 3)
5227                 {
5228                   if (i386_record_lea_modrm (&ir))
5229                     return -1;
5230                 }
5231               else
5232                 {
5233                   ir.rm |= ir.rex_b;
5234                   if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5235                     ir.rm &= 0x3;
5236                   I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5237                 }
5238               break;
5239             case 1:    /* OP Gv, Ev */
5240               if (i386_record_modrm (&ir))
5241                 return -1;
5242               ir.reg |= rex_r;
5243               if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5244                 ir.reg &= 0x3;
5245               I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5246               break;
5247             case 2:    /* OP A, Iv */
5248               I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5249               break;
5250             }
5251         }
5252       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5253       break;
5254
5255     case 0x80:    /* GRP1 */
5256     case 0x81:
5257     case 0x82:
5258     case 0x83:
5259       if (i386_record_modrm (&ir))
5260         return -1;
5261
5262       if (ir.reg != OP_CMPL)
5263         {
5264           if ((opcode & 1) == 0)
5265             ir.ot = OT_BYTE;
5266           else
5267             ir.ot = ir.dflag + OT_WORD;
5268
5269           if (ir.mod != 3)
5270             {
5271               if (opcode == 0x83)
5272                 ir.rip_offset = 1;
5273               else
5274                 ir.rip_offset = (ir.ot > OT_LONG) ? 4 : (1 << ir.ot);
5275               if (i386_record_lea_modrm (&ir))
5276                 return -1;
5277             }
5278           else
5279             I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
5280         }
5281       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5282       break;
5283
5284     case 0x40:      /* inc */
5285     case 0x41:
5286     case 0x42:
5287     case 0x43:
5288     case 0x44:
5289     case 0x45:
5290     case 0x46:
5291     case 0x47:
5292
5293     case 0x48:      /* dec */
5294     case 0x49:
5295     case 0x4a:
5296     case 0x4b:
5297     case 0x4c:
5298     case 0x4d:
5299     case 0x4e:
5300     case 0x4f:
5301
5302       I386_RECORD_FULL_ARCH_LIST_ADD_REG (opcode & 7);
5303       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5304       break;
5305
5306     case 0xf6:    /* GRP3 */
5307     case 0xf7:
5308       if ((opcode & 1) == 0)
5309         ir.ot = OT_BYTE;
5310       else
5311         ir.ot = ir.dflag + OT_WORD;
5312       if (i386_record_modrm (&ir))
5313         return -1;
5314
5315       if (ir.mod != 3 && ir.reg == 0)
5316         ir.rip_offset = (ir.ot > OT_LONG) ? 4 : (1 << ir.ot);
5317
5318       switch (ir.reg)
5319         {
5320         case 0:    /* test */
5321           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5322           break;
5323         case 2:    /* not */
5324         case 3:    /* neg */
5325           if (ir.mod != 3)
5326             {
5327               if (i386_record_lea_modrm (&ir))
5328                 return -1;
5329             }
5330           else
5331             {
5332               ir.rm |= ir.rex_b;
5333               if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5334                 ir.rm &= 0x3;
5335               I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5336             }
5337           if (ir.reg == 3)  /* neg */
5338             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5339           break;
5340         case 4:    /* mul  */
5341         case 5:    /* imul */
5342         case 6:    /* div  */
5343         case 7:    /* idiv */
5344           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5345           if (ir.ot != OT_BYTE)
5346             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
5347           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5348           break;
5349         default:
5350           ir.addr -= 2;
5351           opcode = opcode << 8 | ir.modrm;
5352           goto no_support;
5353           break;
5354         }
5355       break;
5356
5357     case 0xfe:    /* GRP4 */
5358     case 0xff:    /* GRP5 */
5359       if (i386_record_modrm (&ir))
5360         return -1;
5361       if (ir.reg >= 2 && opcode == 0xfe)
5362         {
5363           ir.addr -= 2;
5364           opcode = opcode << 8 | ir.modrm;
5365           goto no_support;
5366         }
5367       switch (ir.reg)
5368         {
5369         case 0:    /* inc */
5370         case 1:    /* dec */
5371           if ((opcode & 1) == 0)
5372             ir.ot = OT_BYTE;
5373           else
5374             ir.ot = ir.dflag + OT_WORD;
5375           if (ir.mod != 3)
5376             {
5377               if (i386_record_lea_modrm (&ir))
5378                 return -1;
5379             }
5380           else
5381             {
5382               ir.rm |= ir.rex_b;
5383               if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5384                 ir.rm &= 0x3;
5385               I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5386             }
5387           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5388           break;
5389         case 2:    /* call */
5390           if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
5391             ir.dflag = 2;
5392           if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5393             return -1;
5394           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5395           break;
5396         case 3:    /* lcall */
5397           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_CS_REGNUM);
5398           if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5399             return -1;
5400           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5401           break;
5402         case 4:    /* jmp  */
5403         case 5:    /* ljmp */
5404           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5405           break;
5406         case 6:    /* push */
5407           if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
5408             ir.dflag = 2;
5409           if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5410             return -1;
5411           break;
5412         default:
5413           ir.addr -= 2;
5414           opcode = opcode << 8 | ir.modrm;
5415           goto no_support;
5416           break;
5417         }
5418       break;
5419
5420     case 0x84:    /* test */
5421     case 0x85:
5422     case 0xa8:
5423     case 0xa9:
5424       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5425       break;
5426
5427     case 0x98:    /* CWDE/CBW */
5428       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5429       break;
5430
5431     case 0x99:    /* CDQ/CWD */
5432       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5433       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
5434       break;
5435
5436     case 0x0faf:  /* imul */
5437     case 0x69:
5438     case 0x6b:
5439       ir.ot = ir.dflag + OT_WORD;
5440       if (i386_record_modrm (&ir))
5441         return -1;
5442       if (opcode == 0x69)
5443         ir.rip_offset = (ir.ot > OT_LONG) ? 4 : (1 << ir.ot);
5444       else if (opcode == 0x6b)
5445         ir.rip_offset = 1;
5446       ir.reg |= rex_r;
5447       if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5448         ir.reg &= 0x3;
5449       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5450       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5451       break;
5452
5453     case 0x0fc0:  /* xadd */
5454     case 0x0fc1:
5455       if ((opcode & 1) == 0)
5456         ir.ot = OT_BYTE;
5457       else
5458         ir.ot = ir.dflag + OT_WORD;
5459       if (i386_record_modrm (&ir))
5460         return -1;
5461       ir.reg |= rex_r;
5462       if (ir.mod == 3)
5463         {
5464           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5465             ir.reg &= 0x3;
5466           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5467           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5468             ir.rm &= 0x3;
5469           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5470         }
5471       else
5472         {
5473           if (i386_record_lea_modrm (&ir))
5474             return -1;
5475           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5476             ir.reg &= 0x3;
5477           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5478         }
5479       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5480       break;
5481
5482     case 0x0fb0:  /* cmpxchg */
5483     case 0x0fb1:
5484       if ((opcode & 1) == 0)
5485         ir.ot = OT_BYTE;
5486       else
5487         ir.ot = ir.dflag + OT_WORD;
5488       if (i386_record_modrm (&ir))
5489         return -1;
5490       if (ir.mod == 3)
5491         {
5492           ir.reg |= rex_r;
5493           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5494           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5495             ir.reg &= 0x3;
5496           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5497         }
5498       else
5499         {
5500           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5501           if (i386_record_lea_modrm (&ir))
5502             return -1;
5503         }
5504       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5505       break;
5506
5507     case 0x0fc7:    /* cmpxchg8b / rdrand / rdseed */
5508       if (i386_record_modrm (&ir))
5509         return -1;
5510       if (ir.mod == 3)
5511         {
5512           /* rdrand and rdseed use the 3 bits of the REG field of ModR/M as
5513              an extended opcode.  rdrand has bits 110 (/6) and rdseed
5514              has bits 111 (/7).  */
5515           if (ir.reg == 6 || ir.reg == 7)
5516             {
5517               /* The storage register is described by the 3 R/M bits, but the
5518                  REX.B prefix may be used to give access to registers
5519                  R8~R15.  In this case ir.rex_b + R/M will give us the register
5520                  in the range R8~R15.
5521
5522                  REX.W may also be used to access 64-bit registers, but we
5523                  already record entire registers and not just partial bits
5524                  of them.  */
5525               I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rex_b + ir.rm);
5526               /* These instructions also set conditional bits.  */
5527               I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5528               break;
5529             }
5530           else
5531             {
5532               /* We don't handle this particular instruction yet.  */
5533               ir.addr -= 2;
5534               opcode = opcode << 8 | ir.modrm;
5535               goto no_support;
5536             }
5537         }
5538       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5539       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
5540       if (i386_record_lea_modrm (&ir))
5541         return -1;
5542       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5543       break;
5544
5545     case 0x50:    /* push */
5546     case 0x51:
5547     case 0x52:
5548     case 0x53:
5549     case 0x54:
5550     case 0x55:
5551     case 0x56:
5552     case 0x57:
5553     case 0x68:
5554     case 0x6a:
5555       if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
5556         ir.dflag = 2;
5557       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5558         return -1;
5559       break;
5560
5561     case 0x06:    /* push es */
5562     case 0x0e:    /* push cs */
5563     case 0x16:    /* push ss */
5564     case 0x1e:    /* push ds */
5565       if (ir.regmap[X86_RECORD_R8_REGNUM])
5566         {
5567           ir.addr -= 1;
5568           goto no_support;
5569         }
5570       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5571         return -1;
5572       break;
5573
5574     case 0x0fa0:    /* push fs */
5575     case 0x0fa8:    /* push gs */
5576       if (ir.regmap[X86_RECORD_R8_REGNUM])
5577         {
5578           ir.addr -= 2;
5579           goto no_support;
5580         }
5581       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5582         return -1;
5583       break;
5584
5585     case 0x60:    /* pusha */
5586       if (ir.regmap[X86_RECORD_R8_REGNUM])
5587         {
5588           ir.addr -= 1;
5589           goto no_support;
5590         }
5591       if (i386_record_push (&ir, 1 << (ir.dflag + 4)))
5592         return -1;
5593       break;
5594
5595     case 0x58:    /* pop */
5596     case 0x59:
5597     case 0x5a:
5598     case 0x5b:
5599     case 0x5c:
5600     case 0x5d:
5601     case 0x5e:
5602     case 0x5f:
5603       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5604       I386_RECORD_FULL_ARCH_LIST_ADD_REG ((opcode & 0x7) | ir.rex_b);
5605       break;
5606
5607     case 0x61:    /* popa */
5608       if (ir.regmap[X86_RECORD_R8_REGNUM])
5609         {
5610           ir.addr -= 1;
5611           goto no_support;
5612         }
5613       for (regnum = X86_RECORD_REAX_REGNUM;
5614            regnum <= X86_RECORD_REDI_REGNUM;
5615            regnum++)
5616         I386_RECORD_FULL_ARCH_LIST_ADD_REG (regnum);
5617       break;
5618
5619     case 0x8f:    /* pop */
5620       if (ir.regmap[X86_RECORD_R8_REGNUM])
5621         ir.ot = ir.dflag ? OT_QUAD : OT_WORD;
5622       else
5623         ir.ot = ir.dflag + OT_WORD;
5624       if (i386_record_modrm (&ir))
5625         return -1;
5626       if (ir.mod == 3)
5627         I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
5628       else
5629         {
5630           ir.popl_esp_hack = 1 << ir.ot;
5631           if (i386_record_lea_modrm (&ir))
5632             return -1;
5633         }
5634       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5635       break;
5636
5637     case 0xc8:    /* enter */
5638       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REBP_REGNUM);
5639       if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
5640         ir.dflag = 2;
5641       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
5642         return -1;
5643       break;
5644
5645     case 0xc9:    /* leave */
5646       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5647       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REBP_REGNUM);
5648       break;
5649
5650     case 0x07:    /* pop es */
5651       if (ir.regmap[X86_RECORD_R8_REGNUM])
5652         {
5653           ir.addr -= 1;
5654           goto no_support;
5655         }
5656       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5657       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_ES_REGNUM);
5658       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5659       break;
5660
5661     case 0x17:    /* pop ss */
5662       if (ir.regmap[X86_RECORD_R8_REGNUM])
5663         {
5664           ir.addr -= 1;
5665           goto no_support;
5666         }
5667       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5668       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_SS_REGNUM);
5669       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5670       break;
5671
5672     case 0x1f:    /* pop ds */
5673       if (ir.regmap[X86_RECORD_R8_REGNUM])
5674         {
5675           ir.addr -= 1;
5676           goto no_support;
5677         }
5678       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5679       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_DS_REGNUM);
5680       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5681       break;
5682
5683     case 0x0fa1:    /* pop fs */
5684       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5685       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_FS_REGNUM);
5686       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5687       break;
5688
5689     case 0x0fa9:    /* pop gs */
5690       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
5691       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_GS_REGNUM);
5692       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5693       break;
5694
5695     case 0x88:    /* mov */
5696     case 0x89:
5697     case 0xc6:
5698     case 0xc7:
5699       if ((opcode & 1) == 0)
5700         ir.ot = OT_BYTE;
5701       else
5702         ir.ot = ir.dflag + OT_WORD;
5703
5704       if (i386_record_modrm (&ir))
5705         return -1;
5706
5707       if (ir.mod != 3)
5708         {
5709           if (opcode == 0xc6 || opcode == 0xc7)
5710             ir.rip_offset = (ir.ot > OT_LONG) ? 4 : (1 << ir.ot);
5711           if (i386_record_lea_modrm (&ir))
5712             return -1;
5713         }
5714       else
5715         {
5716           if (opcode == 0xc6 || opcode == 0xc7)
5717             ir.rm |= ir.rex_b;
5718           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5719             ir.rm &= 0x3;
5720           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5721         }
5722       break;
5723
5724     case 0x8a:    /* mov */
5725     case 0x8b:
5726       if ((opcode & 1) == 0)
5727         ir.ot = OT_BYTE;
5728       else
5729         ir.ot = ir.dflag + OT_WORD;
5730       if (i386_record_modrm (&ir))
5731         return -1;
5732       ir.reg |= rex_r;
5733       if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5734         ir.reg &= 0x3;
5735       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5736       break;
5737
5738     case 0x8c:    /* mov seg */
5739       if (i386_record_modrm (&ir))
5740         return -1;
5741       if (ir.reg > 5)
5742         {
5743           ir.addr -= 2;
5744           opcode = opcode << 8 | ir.modrm;
5745           goto no_support;
5746         }
5747
5748       if (ir.mod == 3)
5749         I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5750       else
5751         {
5752           ir.ot = OT_WORD;
5753           if (i386_record_lea_modrm (&ir))
5754             return -1;
5755         }
5756       break;
5757
5758     case 0x8e:    /* mov seg */
5759       if (i386_record_modrm (&ir))
5760         return -1;
5761       switch (ir.reg)
5762         {
5763         case 0:
5764           regnum = X86_RECORD_ES_REGNUM;
5765           break;
5766         case 2:
5767           regnum = X86_RECORD_SS_REGNUM;
5768           break;
5769         case 3:
5770           regnum = X86_RECORD_DS_REGNUM;
5771           break;
5772         case 4:
5773           regnum = X86_RECORD_FS_REGNUM;
5774           break;
5775         case 5:
5776           regnum = X86_RECORD_GS_REGNUM;
5777           break;
5778         default:
5779           ir.addr -= 2;
5780           opcode = opcode << 8 | ir.modrm;
5781           goto no_support;
5782           break;
5783         }
5784       I386_RECORD_FULL_ARCH_LIST_ADD_REG (regnum);
5785       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5786       break;
5787
5788     case 0x0fb6:    /* movzbS */
5789     case 0x0fb7:    /* movzwS */
5790     case 0x0fbe:    /* movsbS */
5791     case 0x0fbf:    /* movswS */
5792       if (i386_record_modrm (&ir))
5793         return -1;
5794       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg | rex_r);
5795       break;
5796
5797     case 0x8d:      /* lea */
5798       if (i386_record_modrm (&ir))
5799         return -1;
5800       if (ir.mod == 3)
5801         {
5802           ir.addr -= 2;
5803           opcode = opcode << 8 | ir.modrm;
5804           goto no_support;
5805         }
5806       ir.ot = ir.dflag;
5807       ir.reg |= rex_r;
5808       if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5809         ir.reg &= 0x3;
5810       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5811       break;
5812
5813     case 0xa0:    /* mov EAX */
5814     case 0xa1:
5815
5816     case 0xd7:    /* xlat */
5817       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5818       break;
5819
5820     case 0xa2:    /* mov EAX */
5821     case 0xa3:
5822       if (ir.override >= 0)
5823         {
5824           if (record_full_memory_query)
5825             {
5826               if (yquery (_("\
5827 Process record ignores the memory change of instruction at address %s\n\
5828 because it can't get the value of the segment register.\n\
5829 Do you want to stop the program?"),
5830                           paddress (gdbarch, ir.orig_addr)))
5831                 return -1;
5832             }
5833         }
5834       else
5835         {
5836           if ((opcode & 1) == 0)
5837             ir.ot = OT_BYTE;
5838           else
5839             ir.ot = ir.dflag + OT_WORD;
5840           if (ir.aflag == 2)
5841             {
5842               if (record_read_memory (gdbarch, ir.addr, buf, 8))
5843                 return -1;
5844               ir.addr += 8;
5845               addr = extract_unsigned_integer (buf, 8, byte_order);
5846             }
5847           else if (ir.aflag)
5848             {
5849               if (record_read_memory (gdbarch, ir.addr, buf, 4))
5850                 return -1;
5851               ir.addr += 4;
5852               addr = extract_unsigned_integer (buf, 4, byte_order);
5853             }
5854           else
5855             {
5856               if (record_read_memory (gdbarch, ir.addr, buf, 2))
5857                 return -1;
5858               ir.addr += 2;
5859               addr = extract_unsigned_integer (buf, 2, byte_order);
5860             }
5861           if (record_full_arch_list_add_mem (addr, 1 << ir.ot))
5862             return -1;
5863         }
5864       break;
5865
5866     case 0xb0:    /* mov R, Ib */
5867     case 0xb1:
5868     case 0xb2:
5869     case 0xb3:
5870     case 0xb4:
5871     case 0xb5:
5872     case 0xb6:
5873     case 0xb7:
5874       I386_RECORD_FULL_ARCH_LIST_ADD_REG ((ir.regmap[X86_RECORD_R8_REGNUM])
5875                                           ? ((opcode & 0x7) | ir.rex_b)
5876                                           : ((opcode & 0x7) & 0x3));
5877       break;
5878
5879     case 0xb8:    /* mov R, Iv */
5880     case 0xb9:
5881     case 0xba:
5882     case 0xbb:
5883     case 0xbc:
5884     case 0xbd:
5885     case 0xbe:
5886     case 0xbf:
5887       I386_RECORD_FULL_ARCH_LIST_ADD_REG ((opcode & 0x7) | ir.rex_b);
5888       break;
5889
5890     case 0x91:    /* xchg R, EAX */
5891     case 0x92:
5892     case 0x93:
5893     case 0x94:
5894     case 0x95:
5895     case 0x96:
5896     case 0x97:
5897       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
5898       I386_RECORD_FULL_ARCH_LIST_ADD_REG (opcode & 0x7);
5899       break;
5900
5901     case 0x86:    /* xchg Ev, Gv */
5902     case 0x87:
5903       if ((opcode & 1) == 0)
5904         ir.ot = OT_BYTE;
5905       else
5906         ir.ot = ir.dflag + OT_WORD;
5907       if (i386_record_modrm (&ir))
5908         return -1;
5909       if (ir.mod == 3)
5910         {
5911           ir.rm |= ir.rex_b;
5912           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5913             ir.rm &= 0x3;
5914           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5915         }
5916       else
5917         {
5918           if (i386_record_lea_modrm (&ir))
5919             return -1;
5920         }
5921       ir.reg |= rex_r;
5922       if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5923         ir.reg &= 0x3;
5924       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
5925       break;
5926
5927     case 0xc4:    /* les Gv */
5928     case 0xc5:    /* lds Gv */
5929       if (ir.regmap[X86_RECORD_R8_REGNUM])
5930         {
5931           ir.addr -= 1;
5932           goto no_support;
5933         }
5934       /* FALLTHROUGH */
5935     case 0x0fb2:    /* lss Gv */
5936     case 0x0fb4:    /* lfs Gv */
5937     case 0x0fb5:    /* lgs Gv */
5938       if (i386_record_modrm (&ir))
5939         return -1;
5940       if (ir.mod == 3)
5941         {
5942           if (opcode > 0xff)
5943             ir.addr -= 3;
5944           else
5945             ir.addr -= 2;
5946           opcode = opcode << 8 | ir.modrm;
5947           goto no_support;
5948         }
5949       switch (opcode)
5950         {
5951         case 0xc4:    /* les Gv */
5952           regnum = X86_RECORD_ES_REGNUM;
5953           break;
5954         case 0xc5:    /* lds Gv */
5955           regnum = X86_RECORD_DS_REGNUM;
5956           break;
5957         case 0x0fb2:  /* lss Gv */
5958           regnum = X86_RECORD_SS_REGNUM;
5959           break;
5960         case 0x0fb4:  /* lfs Gv */
5961           regnum = X86_RECORD_FS_REGNUM;
5962           break;
5963         case 0x0fb5:  /* lgs Gv */
5964           regnum = X86_RECORD_GS_REGNUM;
5965           break;
5966         }
5967       I386_RECORD_FULL_ARCH_LIST_ADD_REG (regnum);
5968       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg | rex_r);
5969       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5970       break;
5971
5972     case 0xc0:    /* shifts */
5973     case 0xc1:
5974     case 0xd0:
5975     case 0xd1:
5976     case 0xd2:
5977     case 0xd3:
5978       if ((opcode & 1) == 0)
5979         ir.ot = OT_BYTE;
5980       else
5981         ir.ot = ir.dflag + OT_WORD;
5982       if (i386_record_modrm (&ir))
5983         return -1;
5984       if (ir.mod != 3 && (opcode == 0xd2 || opcode == 0xd3))
5985         {
5986           if (i386_record_lea_modrm (&ir))
5987             return -1;
5988         }
5989       else
5990         {
5991           ir.rm |= ir.rex_b;
5992           if (ir.ot == OT_BYTE && !ir.regmap[X86_RECORD_R8_REGNUM])
5993             ir.rm &= 0x3;
5994           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm);
5995         }
5996       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
5997       break;
5998
5999     case 0x0fa4:
6000     case 0x0fa5:
6001     case 0x0fac:
6002     case 0x0fad:
6003       if (i386_record_modrm (&ir))
6004         return -1;
6005       if (ir.mod == 3)
6006         {
6007           if (record_full_arch_list_add_reg (ir.regcache, ir.rm))
6008             return -1;
6009         }
6010       else
6011         {
6012           if (i386_record_lea_modrm (&ir))
6013             return -1;
6014         }
6015       break;
6016
6017     case 0xd8:    /* Floats.  */
6018     case 0xd9:
6019     case 0xda:
6020     case 0xdb:
6021     case 0xdc:
6022     case 0xdd:
6023     case 0xde:
6024     case 0xdf:
6025       if (i386_record_modrm (&ir))
6026         return -1;
6027       ir.reg |= ((opcode & 7) << 3);
6028       if (ir.mod != 3)
6029         {
6030           /* Memory.  */
6031           uint64_t addr64;
6032
6033           if (i386_record_lea_modrm_addr (&ir, &addr64))
6034             return -1;
6035           switch (ir.reg)
6036             {
6037             case 0x02:
6038             case 0x12:
6039             case 0x22:
6040             case 0x32:
6041               /* For fcom, ficom nothing to do.  */
6042               break;
6043             case 0x03:
6044             case 0x13:
6045             case 0x23:
6046             case 0x33:
6047               /* For fcomp, ficomp pop FPU stack, store all.  */
6048               if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6049                 return -1;
6050               break;
6051             case 0x00:
6052             case 0x01:
6053             case 0x04:
6054             case 0x05:
6055             case 0x06:
6056             case 0x07:
6057             case 0x10:
6058             case 0x11:
6059             case 0x14:
6060             case 0x15:
6061             case 0x16:
6062             case 0x17:
6063             case 0x20:
6064             case 0x21:
6065             case 0x24:
6066             case 0x25:
6067             case 0x26:
6068             case 0x27:
6069             case 0x30:
6070             case 0x31:
6071             case 0x34:
6072             case 0x35:
6073             case 0x36:
6074             case 0x37:
6075               /* For fadd, fmul, fsub, fsubr, fdiv, fdivr, fiadd, fimul,
6076                  fisub, fisubr, fidiv, fidivr, modR/M.reg is an extension
6077                  of code,  always affects st(0) register.  */
6078               if (i386_record_floats (gdbarch, &ir, I387_ST0_REGNUM (tdep)))
6079                 return -1;
6080               break;
6081             case 0x08:
6082             case 0x0a:
6083             case 0x0b:
6084             case 0x18:
6085             case 0x19:
6086             case 0x1a:
6087             case 0x1b:
6088             case 0x1d:
6089             case 0x28:
6090             case 0x29:
6091             case 0x2a:
6092             case 0x2b:
6093             case 0x38:
6094             case 0x39:
6095             case 0x3a:
6096             case 0x3b:
6097             case 0x3c:
6098             case 0x3d:
6099               switch (ir.reg & 7)
6100                 {
6101                 case 0:
6102                   /* Handling fld, fild.  */
6103                   if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6104                     return -1;
6105                   break;
6106                 case 1:
6107                   switch (ir.reg >> 4)
6108                     {
6109                     case 0:
6110                       if (record_full_arch_list_add_mem (addr64, 4))
6111                         return -1;
6112                       break;
6113                     case 2:
6114                       if (record_full_arch_list_add_mem (addr64, 8))
6115                         return -1;
6116                       break;
6117                     case 3:
6118                       break;
6119                     default:
6120                       if (record_full_arch_list_add_mem (addr64, 2))
6121                         return -1;
6122                       break;
6123                     }
6124                   break;
6125                 default:
6126                   switch (ir.reg >> 4)
6127                     {
6128                     case 0:
6129                       if (record_full_arch_list_add_mem (addr64, 4))
6130                         return -1;
6131                       if (3 == (ir.reg & 7))
6132                         {
6133                           /* For fstp m32fp.  */
6134                           if (i386_record_floats (gdbarch, &ir,
6135                                                   I386_SAVE_FPU_REGS))
6136                             return -1;
6137                         }
6138                       break;
6139                     case 1:
6140                       if (record_full_arch_list_add_mem (addr64, 4))
6141                         return -1;
6142                       if ((3 == (ir.reg & 7))
6143                           || (5 == (ir.reg & 7))
6144                           || (7 == (ir.reg & 7)))
6145                         {
6146                           /* For fstp insn.  */
6147                           if (i386_record_floats (gdbarch, &ir,
6148                                                   I386_SAVE_FPU_REGS))
6149                             return -1;
6150                         }
6151                       break;
6152                     case 2:
6153                       if (record_full_arch_list_add_mem (addr64, 8))
6154                         return -1;
6155                       if (3 == (ir.reg & 7))
6156                         {
6157                           /* For fstp m64fp.  */
6158                           if (i386_record_floats (gdbarch, &ir,
6159                                                   I386_SAVE_FPU_REGS))
6160                             return -1;
6161                         }
6162                       break;
6163                     case 3:
6164                       if ((3 <= (ir.reg & 7)) && (6 <= (ir.reg & 7)))
6165                         {
6166                           /* For fistp, fbld, fild, fbstp.  */
6167                           if (i386_record_floats (gdbarch, &ir,
6168                                                   I386_SAVE_FPU_REGS))
6169                             return -1;
6170                         }
6171                       /* Fall through */
6172                     default:
6173                       if (record_full_arch_list_add_mem (addr64, 2))
6174                         return -1;
6175                       break;
6176                     }
6177                   break;
6178                 }
6179               break;
6180             case 0x0c:
6181               /* Insn fldenv.  */
6182               if (i386_record_floats (gdbarch, &ir,
6183                                       I386_SAVE_FPU_ENV_REG_STACK))
6184                 return -1;
6185               break;
6186             case 0x0d:
6187               /* Insn fldcw.  */
6188               if (i386_record_floats (gdbarch, &ir, I387_FCTRL_REGNUM (tdep)))
6189                 return -1;
6190               break;
6191             case 0x2c:
6192               /* Insn frstor.  */
6193               if (i386_record_floats (gdbarch, &ir,
6194                                       I386_SAVE_FPU_ENV_REG_STACK))
6195                 return -1;
6196               break;
6197             case 0x0e:
6198               if (ir.dflag)
6199                 {
6200                   if (record_full_arch_list_add_mem (addr64, 28))
6201                     return -1;
6202                 }
6203               else
6204                 {
6205                   if (record_full_arch_list_add_mem (addr64, 14))
6206                     return -1;
6207                 }
6208               break;
6209             case 0x0f:
6210             case 0x2f:
6211               if (record_full_arch_list_add_mem (addr64, 2))
6212                 return -1;
6213               /* Insn fstp, fbstp.  */
6214               if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6215                 return -1;
6216               break;
6217             case 0x1f:
6218             case 0x3e:
6219               if (record_full_arch_list_add_mem (addr64, 10))
6220                 return -1;
6221               break;
6222             case 0x2e:
6223               if (ir.dflag)
6224                 {
6225                   if (record_full_arch_list_add_mem (addr64, 28))
6226                     return -1;
6227                   addr64 += 28;
6228                 }
6229               else
6230                 {
6231                   if (record_full_arch_list_add_mem (addr64, 14))
6232                     return -1;
6233                   addr64 += 14;
6234                 }
6235               if (record_full_arch_list_add_mem (addr64, 80))
6236                 return -1;
6237               /* Insn fsave.  */
6238               if (i386_record_floats (gdbarch, &ir,
6239                                       I386_SAVE_FPU_ENV_REG_STACK))
6240                 return -1;
6241               break;
6242             case 0x3f:
6243               if (record_full_arch_list_add_mem (addr64, 8))
6244                 return -1;
6245               /* Insn fistp.  */
6246               if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6247                 return -1;
6248               break;
6249             default:
6250               ir.addr -= 2;
6251               opcode = opcode << 8 | ir.modrm;
6252               goto no_support;
6253               break;
6254             }
6255         }
6256       /* Opcode is an extension of modR/M byte.  */
6257       else
6258         {
6259           switch (opcode)
6260             {
6261             case 0xd8:
6262               if (i386_record_floats (gdbarch, &ir, I387_ST0_REGNUM (tdep)))
6263                 return -1;
6264               break;
6265             case 0xd9:
6266               if (0x0c == (ir.modrm >> 4))
6267                 {
6268                   if ((ir.modrm & 0x0f) <= 7)
6269                     {
6270                       if (i386_record_floats (gdbarch, &ir,
6271                                               I386_SAVE_FPU_REGS))
6272                         return -1;
6273                     }
6274                   else
6275                     {
6276                       if (i386_record_floats (gdbarch, &ir,
6277                                               I387_ST0_REGNUM (tdep)))
6278                         return -1;
6279                       /* If only st(0) is changing, then we have already
6280                          recorded.  */
6281                       if ((ir.modrm & 0x0f) - 0x08)
6282                         {
6283                           if (i386_record_floats (gdbarch, &ir,
6284                                                   I387_ST0_REGNUM (tdep) +
6285                                                   ((ir.modrm & 0x0f) - 0x08)))
6286                             return -1;
6287                         }
6288                     }
6289                 }
6290               else
6291                 {
6292                   switch (ir.modrm)
6293                     {
6294                     case 0xe0:
6295                     case 0xe1:
6296                     case 0xf0:
6297                     case 0xf5:
6298                     case 0xf8:
6299                     case 0xfa:
6300                     case 0xfc:
6301                     case 0xfe:
6302                     case 0xff:
6303                       if (i386_record_floats (gdbarch, &ir,
6304                                               I387_ST0_REGNUM (tdep)))
6305                         return -1;
6306                       break;
6307                     case 0xf1:
6308                     case 0xf2:
6309                     case 0xf3:
6310                     case 0xf4:
6311                     case 0xf6:
6312                     case 0xf7:
6313                     case 0xe8:
6314                     case 0xe9:
6315                     case 0xea:
6316                     case 0xeb:
6317                     case 0xec:
6318                     case 0xed:
6319                     case 0xee:
6320                     case 0xf9:
6321                     case 0xfb:
6322                       if (i386_record_floats (gdbarch, &ir,
6323                                               I386_SAVE_FPU_REGS))
6324                         return -1;
6325                       break;
6326                     case 0xfd:
6327                       if (i386_record_floats (gdbarch, &ir,
6328                                               I387_ST0_REGNUM (tdep)))
6329                         return -1;
6330                       if (i386_record_floats (gdbarch, &ir,
6331                                               I387_ST0_REGNUM (tdep) + 1))
6332                         return -1;
6333                       break;
6334                     }
6335                 }
6336               break;
6337             case 0xda:
6338               if (0xe9 == ir.modrm)
6339                 {
6340                   if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6341                     return -1;
6342                 }
6343               else if ((0x0c == ir.modrm >> 4) || (0x0d == ir.modrm >> 4))
6344                 {
6345                   if (i386_record_floats (gdbarch, &ir,
6346                                           I387_ST0_REGNUM (tdep)))
6347                     return -1;
6348                   if (((ir.modrm & 0x0f) > 0) && ((ir.modrm & 0x0f) <= 7))
6349                     {
6350                       if (i386_record_floats (gdbarch, &ir,
6351                                               I387_ST0_REGNUM (tdep) +
6352                                               (ir.modrm & 0x0f)))
6353                         return -1;
6354                     }
6355                   else if ((ir.modrm & 0x0f) - 0x08)
6356                     {
6357                       if (i386_record_floats (gdbarch, &ir,
6358                                               I387_ST0_REGNUM (tdep) +
6359                                               ((ir.modrm & 0x0f) - 0x08)))
6360                         return -1;
6361                     }
6362                 }
6363               break;
6364             case 0xdb:
6365               if (0xe3 == ir.modrm)
6366                 {
6367                   if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_ENV))
6368                     return -1;
6369                 }
6370               else if ((0x0c == ir.modrm >> 4) || (0x0d == ir.modrm >> 4))
6371                 {
6372                   if (i386_record_floats (gdbarch, &ir,
6373                                           I387_ST0_REGNUM (tdep)))
6374                     return -1;
6375                   if (((ir.modrm & 0x0f) > 0) && ((ir.modrm & 0x0f) <= 7))
6376                     {
6377                       if (i386_record_floats (gdbarch, &ir,
6378                                               I387_ST0_REGNUM (tdep) +
6379                                               (ir.modrm & 0x0f)))
6380                         return -1;
6381                     }
6382                   else if ((ir.modrm & 0x0f) - 0x08)
6383                     {
6384                       if (i386_record_floats (gdbarch, &ir,
6385                                               I387_ST0_REGNUM (tdep) +
6386                                               ((ir.modrm & 0x0f) - 0x08)))
6387                         return -1;
6388                     }
6389                 }
6390               break;
6391             case 0xdc:
6392               if ((0x0c == ir.modrm >> 4)
6393                   || (0x0d == ir.modrm >> 4)
6394                   || (0x0f == ir.modrm >> 4))
6395                 {
6396                   if ((ir.modrm & 0x0f) <= 7)
6397                     {
6398                       if (i386_record_floats (gdbarch, &ir,
6399                                               I387_ST0_REGNUM (tdep) +
6400                                               (ir.modrm & 0x0f)))
6401                         return -1;
6402                     }
6403                   else
6404                     {
6405                       if (i386_record_floats (gdbarch, &ir,
6406                                               I387_ST0_REGNUM (tdep) +
6407                                               ((ir.modrm & 0x0f) - 0x08)))
6408                         return -1;
6409                     }
6410                 }
6411               break;
6412             case 0xdd:
6413               if (0x0c == ir.modrm >> 4)
6414                 {
6415                   if (i386_record_floats (gdbarch, &ir,
6416                                           I387_FTAG_REGNUM (tdep)))
6417                     return -1;
6418                 }
6419               else if ((0x0d == ir.modrm >> 4) || (0x0e == ir.modrm >> 4))
6420                 {
6421                   if ((ir.modrm & 0x0f) <= 7)
6422                     {
6423                       if (i386_record_floats (gdbarch, &ir,
6424                                               I387_ST0_REGNUM (tdep) +
6425                                               (ir.modrm & 0x0f)))
6426                         return -1;
6427                     }
6428                   else
6429                     {
6430                       if (i386_record_floats (gdbarch, &ir,
6431                                               I386_SAVE_FPU_REGS))
6432                         return -1;
6433                     }
6434                 }
6435               break;
6436             case 0xde:
6437               if ((0x0c == ir.modrm >> 4)
6438                   || (0x0e == ir.modrm >> 4)
6439                   || (0x0f == ir.modrm >> 4)
6440                   || (0xd9 == ir.modrm))
6441                 {
6442                   if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6443                     return -1;
6444                 }
6445               break;
6446             case 0xdf:
6447               if (0xe0 == ir.modrm)
6448                 {
6449                   if (record_full_arch_list_add_reg (ir.regcache,
6450                                                      I386_EAX_REGNUM))
6451                     return -1;
6452                 }
6453               else if ((0x0f == ir.modrm >> 4) || (0x0e == ir.modrm >> 4))
6454                 {
6455                   if (i386_record_floats (gdbarch, &ir, I386_SAVE_FPU_REGS))
6456                     return -1;
6457                 }
6458               break;
6459             }
6460         }
6461       break;
6462       /* string ops */
6463     case 0xa4:    /* movsS */
6464     case 0xa5:
6465     case 0xaa:    /* stosS */
6466     case 0xab:
6467     case 0x6c:    /* insS */
6468     case 0x6d:
6469       regcache_raw_read_unsigned (ir.regcache,
6470                                   ir.regmap[X86_RECORD_RECX_REGNUM],
6471                                   &addr);
6472       if (addr)
6473         {
6474           ULONGEST es, ds;
6475
6476           if ((opcode & 1) == 0)
6477             ir.ot = OT_BYTE;
6478           else
6479             ir.ot = ir.dflag + OT_WORD;
6480           regcache_raw_read_unsigned (ir.regcache,
6481                                       ir.regmap[X86_RECORD_REDI_REGNUM],
6482                                       &addr);
6483
6484           regcache_raw_read_unsigned (ir.regcache,
6485                                       ir.regmap[X86_RECORD_ES_REGNUM],
6486                                       &es);
6487           regcache_raw_read_unsigned (ir.regcache,
6488                                       ir.regmap[X86_RECORD_DS_REGNUM],
6489                                       &ds);
6490           if (ir.aflag && (es != ds))
6491             {
6492               /* addr += ((uint32_t) read_register (I386_ES_REGNUM)) << 4; */
6493               if (record_full_memory_query)
6494                 {
6495                   if (yquery (_("\
6496 Process record ignores the memory change of instruction at address %s\n\
6497 because it can't get the value of the segment register.\n\
6498 Do you want to stop the program?"),
6499                               paddress (gdbarch, ir.orig_addr)))
6500                     return -1;
6501                 }
6502             }
6503           else
6504             {
6505               if (record_full_arch_list_add_mem (addr, 1 << ir.ot))
6506                 return -1;
6507             }
6508
6509           if (prefixes & (PREFIX_REPZ | PREFIX_REPNZ))
6510             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6511           if (opcode == 0xa4 || opcode == 0xa5)
6512             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESI_REGNUM);
6513           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDI_REGNUM);
6514           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6515         }
6516       break;
6517
6518     case 0xa6:    /* cmpsS */
6519     case 0xa7:
6520       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDI_REGNUM);
6521       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESI_REGNUM);
6522       if (prefixes & (PREFIX_REPZ | PREFIX_REPNZ))
6523         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6524       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6525       break;
6526
6527     case 0xac:    /* lodsS */
6528     case 0xad:
6529       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6530       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESI_REGNUM);
6531       if (prefixes & (PREFIX_REPZ | PREFIX_REPNZ))
6532         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6533       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6534       break;
6535
6536     case 0xae:    /* scasS */
6537     case 0xaf:
6538       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDI_REGNUM);
6539       if (prefixes & (PREFIX_REPZ | PREFIX_REPNZ))
6540         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6541       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6542       break;
6543
6544     case 0x6e:    /* outsS */
6545     case 0x6f:
6546       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESI_REGNUM);
6547       if (prefixes & (PREFIX_REPZ | PREFIX_REPNZ))
6548         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6549       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6550       break;
6551
6552     case 0xe4:    /* port I/O */
6553     case 0xe5:
6554     case 0xec:
6555     case 0xed:
6556       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6557       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6558       break;
6559
6560     case 0xe6:
6561     case 0xe7:
6562     case 0xee:
6563     case 0xef:
6564       break;
6565
6566       /* control */
6567     case 0xc2:    /* ret im */
6568     case 0xc3:    /* ret */
6569       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
6570       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6571       break;
6572
6573     case 0xca:    /* lret im */
6574     case 0xcb:    /* lret */
6575     case 0xcf:    /* iret */
6576       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_CS_REGNUM);
6577       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
6578       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6579       break;
6580
6581     case 0xe8:    /* call im */
6582       if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
6583         ir.dflag = 2;
6584       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
6585         return -1;
6586       break;
6587
6588     case 0x9a:    /* lcall im */
6589       if (ir.regmap[X86_RECORD_R8_REGNUM])
6590         {
6591           ir.addr -= 1;
6592           goto no_support;
6593         }
6594       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_CS_REGNUM);
6595       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
6596         return -1;
6597       break;
6598
6599     case 0xe9:    /* jmp im */
6600     case 0xea:    /* ljmp im */
6601     case 0xeb:    /* jmp Jb */
6602     case 0x70:    /* jcc Jb */
6603     case 0x71:
6604     case 0x72:
6605     case 0x73:
6606     case 0x74:
6607     case 0x75:
6608     case 0x76:
6609     case 0x77:
6610     case 0x78:
6611     case 0x79:
6612     case 0x7a:
6613     case 0x7b:
6614     case 0x7c:
6615     case 0x7d:
6616     case 0x7e:
6617     case 0x7f:
6618     case 0x0f80:  /* jcc Jv */
6619     case 0x0f81:
6620     case 0x0f82:
6621     case 0x0f83:
6622     case 0x0f84:
6623     case 0x0f85:
6624     case 0x0f86:
6625     case 0x0f87:
6626     case 0x0f88:
6627     case 0x0f89:
6628     case 0x0f8a:
6629     case 0x0f8b:
6630     case 0x0f8c:
6631     case 0x0f8d:
6632     case 0x0f8e:
6633     case 0x0f8f:
6634       break;
6635
6636     case 0x0f90:  /* setcc Gv */
6637     case 0x0f91:
6638     case 0x0f92:
6639     case 0x0f93:
6640     case 0x0f94:
6641     case 0x0f95:
6642     case 0x0f96:
6643     case 0x0f97:
6644     case 0x0f98:
6645     case 0x0f99:
6646     case 0x0f9a:
6647     case 0x0f9b:
6648     case 0x0f9c:
6649     case 0x0f9d:
6650     case 0x0f9e:
6651     case 0x0f9f:
6652       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6653       ir.ot = OT_BYTE;
6654       if (i386_record_modrm (&ir))
6655         return -1;
6656       if (ir.mod == 3)
6657         I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rex_b ? (ir.rm | ir.rex_b)
6658                                             : (ir.rm & 0x3));
6659       else
6660         {
6661           if (i386_record_lea_modrm (&ir))
6662             return -1;
6663         }
6664       break;
6665
6666     case 0x0f40:    /* cmov Gv, Ev */
6667     case 0x0f41:
6668     case 0x0f42:
6669     case 0x0f43:
6670     case 0x0f44:
6671     case 0x0f45:
6672     case 0x0f46:
6673     case 0x0f47:
6674     case 0x0f48:
6675     case 0x0f49:
6676     case 0x0f4a:
6677     case 0x0f4b:
6678     case 0x0f4c:
6679     case 0x0f4d:
6680     case 0x0f4e:
6681     case 0x0f4f:
6682       if (i386_record_modrm (&ir))
6683         return -1;
6684       ir.reg |= rex_r;
6685       if (ir.dflag == OT_BYTE)
6686         ir.reg &= 0x3;
6687       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
6688       break;
6689
6690       /* flags */
6691     case 0x9c:    /* pushf */
6692       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6693       if (ir.regmap[X86_RECORD_R8_REGNUM] && ir.dflag)
6694         ir.dflag = 2;
6695       if (i386_record_push (&ir, 1 << (ir.dflag + 1)))
6696         return -1;
6697       break;
6698
6699     case 0x9d:    /* popf */
6700       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
6701       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6702       break;
6703
6704     case 0x9e:    /* sahf */
6705       if (ir.regmap[X86_RECORD_R8_REGNUM])
6706         {
6707           ir.addr -= 1;
6708           goto no_support;
6709         }
6710       /* FALLTHROUGH */
6711     case 0xf5:    /* cmc */
6712     case 0xf8:    /* clc */
6713     case 0xf9:    /* stc */
6714     case 0xfc:    /* cld */
6715     case 0xfd:    /* std */
6716       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6717       break;
6718
6719     case 0x9f:    /* lahf */
6720       if (ir.regmap[X86_RECORD_R8_REGNUM])
6721         {
6722           ir.addr -= 1;
6723           goto no_support;
6724         }
6725       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6726       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6727       break;
6728
6729       /* bit operations */
6730     case 0x0fba:    /* bt/bts/btr/btc Gv, im */
6731       ir.ot = ir.dflag + OT_WORD;
6732       if (i386_record_modrm (&ir))
6733         return -1;
6734       if (ir.reg < 4)
6735         {
6736           ir.addr -= 2;
6737           opcode = opcode << 8 | ir.modrm;
6738           goto no_support;
6739         }
6740       if (ir.reg != 4)
6741         {
6742           if (ir.mod == 3)
6743             I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
6744           else
6745             {
6746               if (i386_record_lea_modrm (&ir))
6747                 return -1;
6748             }
6749         }
6750       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6751       break;
6752
6753     case 0x0fa3:    /* bt Gv, Ev */
6754       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6755       break;
6756
6757     case 0x0fab:    /* bts */
6758     case 0x0fb3:    /* btr */
6759     case 0x0fbb:    /* btc */
6760       ir.ot = ir.dflag + OT_WORD;
6761       if (i386_record_modrm (&ir))
6762         return -1;
6763       if (ir.mod == 3)
6764         I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
6765       else
6766         {
6767           uint64_t addr64;
6768           if (i386_record_lea_modrm_addr (&ir, &addr64))
6769             return -1;
6770           regcache_raw_read_unsigned (ir.regcache,
6771                                       ir.regmap[ir.reg | rex_r],
6772                                       &addr);
6773           switch (ir.dflag)
6774             {
6775             case 0:
6776               addr64 += ((int16_t) addr >> 4) << 4;
6777               break;
6778             case 1:
6779               addr64 += ((int32_t) addr >> 5) << 5;
6780               break;
6781             case 2:
6782               addr64 += ((int64_t) addr >> 6) << 6;
6783               break;
6784             }
6785           if (record_full_arch_list_add_mem (addr64, 1 << ir.ot))
6786             return -1;
6787           if (i386_record_lea_modrm (&ir))
6788             return -1;
6789         }
6790       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6791       break;
6792
6793     case 0x0fbc:    /* bsf */
6794     case 0x0fbd:    /* bsr */
6795       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg | rex_r);
6796       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6797       break;
6798
6799       /* bcd */
6800     case 0x27:    /* daa */
6801     case 0x2f:    /* das */
6802     case 0x37:    /* aaa */
6803     case 0x3f:    /* aas */
6804     case 0xd4:    /* aam */
6805     case 0xd5:    /* aad */
6806       if (ir.regmap[X86_RECORD_R8_REGNUM])
6807         {
6808           ir.addr -= 1;
6809           goto no_support;
6810         }
6811       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6812       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6813       break;
6814
6815       /* misc */
6816     case 0x90:    /* nop */
6817       if (prefixes & PREFIX_LOCK)
6818         {
6819           ir.addr -= 1;
6820           goto no_support;
6821         }
6822       break;
6823
6824     case 0x9b:    /* fwait */
6825       if (record_read_memory (gdbarch, ir.addr, &opcode8, 1))
6826         return -1;
6827       opcode = (uint32_t) opcode8;
6828       ir.addr++;
6829       goto reswitch;
6830       break;
6831
6832       /* XXX */
6833     case 0xcc:    /* int3 */
6834       printf_unfiltered (_("Process record does not support instruction "
6835                            "int3.\n"));
6836       ir.addr -= 1;
6837       goto no_support;
6838       break;
6839
6840       /* XXX */
6841     case 0xcd:    /* int */
6842       {
6843         int ret;
6844         uint8_t interrupt;
6845         if (record_read_memory (gdbarch, ir.addr, &interrupt, 1))
6846           return -1;
6847         ir.addr++;
6848         if (interrupt != 0x80
6849             || tdep->i386_intx80_record == NULL)
6850           {
6851             printf_unfiltered (_("Process record does not support "
6852                                  "instruction int 0x%02x.\n"),
6853                                interrupt);
6854             ir.addr -= 2;
6855             goto no_support;
6856           }
6857         ret = tdep->i386_intx80_record (ir.regcache);
6858         if (ret)
6859           return ret;
6860       }
6861       break;
6862
6863       /* XXX */
6864     case 0xce:    /* into */
6865       printf_unfiltered (_("Process record does not support "
6866                            "instruction into.\n"));
6867       ir.addr -= 1;
6868       goto no_support;
6869       break;
6870
6871     case 0xfa:    /* cli */
6872     case 0xfb:    /* sti */
6873       break;
6874
6875     case 0x62:    /* bound */
6876       printf_unfiltered (_("Process record does not support "
6877                            "instruction bound.\n"));
6878       ir.addr -= 1;
6879       goto no_support;
6880       break;
6881
6882     case 0x0fc8:    /* bswap reg */
6883     case 0x0fc9:
6884     case 0x0fca:
6885     case 0x0fcb:
6886     case 0x0fcc:
6887     case 0x0fcd:
6888     case 0x0fce:
6889     case 0x0fcf:
6890       I386_RECORD_FULL_ARCH_LIST_ADD_REG ((opcode & 7) | ir.rex_b);
6891       break;
6892
6893     case 0xd6:    /* salc */
6894       if (ir.regmap[X86_RECORD_R8_REGNUM])
6895         {
6896           ir.addr -= 1;
6897           goto no_support;
6898         }
6899       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6900       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6901       break;
6902
6903     case 0xe0:    /* loopnz */
6904     case 0xe1:    /* loopz */
6905     case 0xe2:    /* loop */
6906     case 0xe3:    /* jecxz */
6907       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6908       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
6909       break;
6910
6911     case 0x0f30:    /* wrmsr */
6912       printf_unfiltered (_("Process record does not support "
6913                            "instruction wrmsr.\n"));
6914       ir.addr -= 2;
6915       goto no_support;
6916       break;
6917
6918     case 0x0f32:    /* rdmsr */
6919       printf_unfiltered (_("Process record does not support "
6920                            "instruction rdmsr.\n"));
6921       ir.addr -= 2;
6922       goto no_support;
6923       break;
6924
6925     case 0x0f31:    /* rdtsc */
6926       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6927       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
6928       break;
6929
6930     case 0x0f34:    /* sysenter */
6931       {
6932         int ret;
6933         if (ir.regmap[X86_RECORD_R8_REGNUM])
6934           {
6935             ir.addr -= 2;
6936             goto no_support;
6937           }
6938         if (tdep->i386_sysenter_record == NULL)
6939           {
6940             printf_unfiltered (_("Process record does not support "
6941                                  "instruction sysenter.\n"));
6942             ir.addr -= 2;
6943             goto no_support;
6944           }
6945         ret = tdep->i386_sysenter_record (ir.regcache);
6946         if (ret)
6947           return ret;
6948       }
6949       break;
6950
6951     case 0x0f35:    /* sysexit */
6952       printf_unfiltered (_("Process record does not support "
6953                            "instruction sysexit.\n"));
6954       ir.addr -= 2;
6955       goto no_support;
6956       break;
6957
6958     case 0x0f05:    /* syscall */
6959       {
6960         int ret;
6961         if (tdep->i386_syscall_record == NULL)
6962           {
6963             printf_unfiltered (_("Process record does not support "
6964                                  "instruction syscall.\n"));
6965             ir.addr -= 2;
6966             goto no_support;
6967           }
6968         ret = tdep->i386_syscall_record (ir.regcache);
6969         if (ret)
6970           return ret;
6971       }
6972       break;
6973
6974     case 0x0f07:    /* sysret */
6975       printf_unfiltered (_("Process record does not support "
6976                            "instruction sysret.\n"));
6977       ir.addr -= 2;
6978       goto no_support;
6979       break;
6980
6981     case 0x0fa2:    /* cpuid */
6982       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
6983       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
6984       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
6985       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REBX_REGNUM);
6986       break;
6987
6988     case 0xf4:    /* hlt */
6989       printf_unfiltered (_("Process record does not support "
6990                            "instruction hlt.\n"));
6991       ir.addr -= 1;
6992       goto no_support;
6993       break;
6994
6995     case 0x0f00:
6996       if (i386_record_modrm (&ir))
6997         return -1;
6998       switch (ir.reg)
6999         {
7000         case 0:  /* sldt */
7001         case 1:  /* str  */
7002           if (ir.mod == 3)
7003             I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
7004           else
7005             {
7006               ir.ot = OT_WORD;
7007               if (i386_record_lea_modrm (&ir))
7008                 return -1;
7009             }
7010           break;
7011         case 2:  /* lldt */
7012         case 3:  /* ltr */
7013           break;
7014         case 4:  /* verr */
7015         case 5:  /* verw */
7016           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7017           break;
7018         default:
7019           ir.addr -= 3;
7020           opcode = opcode << 8 | ir.modrm;
7021           goto no_support;
7022           break;
7023         }
7024       break;
7025
7026     case 0x0f01:
7027       if (i386_record_modrm (&ir))
7028         return -1;
7029       switch (ir.reg)
7030         {
7031         case 0:  /* sgdt */
7032           {
7033             uint64_t addr64;
7034
7035             if (ir.mod == 3)
7036               {
7037                 ir.addr -= 3;
7038                 opcode = opcode << 8 | ir.modrm;
7039                 goto no_support;
7040               }
7041             if (ir.override >= 0)
7042               {
7043                 if (record_full_memory_query)
7044                   {
7045                     if (yquery (_("\
7046 Process record ignores the memory change of instruction at address %s\n\
7047 because it can't get the value of the segment register.\n\
7048 Do you want to stop the program?"),
7049                                 paddress (gdbarch, ir.orig_addr)))
7050                       return -1;
7051                   }
7052               }
7053             else
7054               {
7055                 if (i386_record_lea_modrm_addr (&ir, &addr64))
7056                   return -1;
7057                 if (record_full_arch_list_add_mem (addr64, 2))
7058                   return -1;
7059                 addr64 += 2;
7060                 if (ir.regmap[X86_RECORD_R8_REGNUM])
7061                   {
7062                     if (record_full_arch_list_add_mem (addr64, 8))
7063                       return -1;
7064                   }
7065                 else
7066                   {
7067                     if (record_full_arch_list_add_mem (addr64, 4))
7068                       return -1;
7069                   }
7070               }
7071           }
7072           break;
7073         case 1:
7074           if (ir.mod == 3)
7075             {
7076               switch (ir.rm)
7077                 {
7078                 case 0:  /* monitor */
7079                   break;
7080                 case 1:  /* mwait */
7081                   I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7082                   break;
7083                 default:
7084                   ir.addr -= 3;
7085                   opcode = opcode << 8 | ir.modrm;
7086                   goto no_support;
7087                   break;
7088                 }
7089             }
7090           else
7091             {
7092               /* sidt */
7093               if (ir.override >= 0)
7094                 {
7095                   if (record_full_memory_query)
7096                     {
7097                       if (yquery (_("\
7098 Process record ignores the memory change of instruction at address %s\n\
7099 because it can't get the value of the segment register.\n\
7100 Do you want to stop the program?"),
7101                                   paddress (gdbarch, ir.orig_addr)))
7102                         return -1;
7103                     }
7104                 }
7105               else
7106                 {
7107                   uint64_t addr64;
7108
7109                   if (i386_record_lea_modrm_addr (&ir, &addr64))
7110                     return -1;
7111                   if (record_full_arch_list_add_mem (addr64, 2))
7112                     return -1;
7113                   addr64 += 2;
7114                   if (ir.regmap[X86_RECORD_R8_REGNUM])
7115                     {
7116                       if (record_full_arch_list_add_mem (addr64, 8))
7117                         return -1;
7118                     }
7119                   else
7120                     {
7121                       if (record_full_arch_list_add_mem (addr64, 4))
7122                         return -1;
7123                     }
7124                 }
7125             }
7126           break;
7127         case 2:  /* lgdt */
7128           if (ir.mod == 3)
7129             {
7130               /* xgetbv */
7131               if (ir.rm == 0)
7132                 {
7133                   I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
7134                   I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
7135                   break;
7136                 }
7137               /* xsetbv */
7138               else if (ir.rm == 1)
7139                 break;
7140             }
7141           /* Fall through.  */
7142         case 3:  /* lidt */
7143           if (ir.mod == 3)
7144             {
7145               ir.addr -= 3;
7146               opcode = opcode << 8 | ir.modrm;
7147               goto no_support;
7148             }
7149           break;
7150         case 4:  /* smsw */
7151           if (ir.mod == 3)
7152             {
7153               if (record_full_arch_list_add_reg (ir.regcache, ir.rm | ir.rex_b))
7154                 return -1;
7155             }
7156           else
7157             {
7158               ir.ot = OT_WORD;
7159               if (i386_record_lea_modrm (&ir))
7160                 return -1;
7161             }
7162           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7163           break;
7164         case 6:  /* lmsw */
7165           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7166           break;
7167         case 7:  /* invlpg */
7168           if (ir.mod == 3)
7169             {
7170               if (ir.rm == 0 && ir.regmap[X86_RECORD_R8_REGNUM])
7171                 I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_GS_REGNUM);
7172               else
7173                 {
7174                   ir.addr -= 3;
7175                   opcode = opcode << 8 | ir.modrm;
7176                   goto no_support;
7177                 }
7178             }
7179           else
7180             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7181           break;
7182         default:
7183           ir.addr -= 3;
7184           opcode = opcode << 8 | ir.modrm;
7185           goto no_support;
7186           break;
7187         }
7188       break;
7189
7190     case 0x0f08:    /* invd */
7191     case 0x0f09:    /* wbinvd */
7192       break;
7193
7194     case 0x63:    /* arpl */
7195       if (i386_record_modrm (&ir))
7196         return -1;
7197       if (ir.mod == 3 || ir.regmap[X86_RECORD_R8_REGNUM])
7198         {
7199           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.regmap[X86_RECORD_R8_REGNUM]
7200                                               ? (ir.reg | rex_r) : ir.rm);
7201         }
7202       else
7203         {
7204           ir.ot = ir.dflag ? OT_LONG : OT_WORD;
7205           if (i386_record_lea_modrm (&ir))
7206             return -1;
7207         }
7208       if (!ir.regmap[X86_RECORD_R8_REGNUM])
7209         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7210       break;
7211
7212     case 0x0f02:    /* lar */
7213     case 0x0f03:    /* lsl */
7214       if (i386_record_modrm (&ir))
7215         return -1;
7216       I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg | rex_r);
7217       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7218       break;
7219
7220     case 0x0f18:
7221       if (i386_record_modrm (&ir))
7222         return -1;
7223       if (ir.mod == 3 && ir.reg == 3)
7224         {
7225           ir.addr -= 3;
7226           opcode = opcode << 8 | ir.modrm;
7227           goto no_support;
7228         }
7229       break;
7230
7231     case 0x0f19:
7232     case 0x0f1a:
7233     case 0x0f1b:
7234     case 0x0f1c:
7235     case 0x0f1d:
7236     case 0x0f1e:
7237     case 0x0f1f:
7238       /* nop (multi byte) */
7239       break;
7240
7241     case 0x0f20:    /* mov reg, crN */
7242     case 0x0f22:    /* mov crN, reg */
7243       if (i386_record_modrm (&ir))
7244         return -1;
7245       if ((ir.modrm & 0xc0) != 0xc0)
7246         {
7247           ir.addr -= 3;
7248           opcode = opcode << 8 | ir.modrm;
7249           goto no_support;
7250         }
7251       switch (ir.reg)
7252         {
7253         case 0:
7254         case 2:
7255         case 3:
7256         case 4:
7257         case 8:
7258           if (opcode & 2)
7259             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7260           else
7261             I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
7262           break;
7263         default:
7264           ir.addr -= 3;
7265           opcode = opcode << 8 | ir.modrm;
7266           goto no_support;
7267           break;
7268         }
7269       break;
7270
7271     case 0x0f21:    /* mov reg, drN */
7272     case 0x0f23:    /* mov drN, reg */
7273       if (i386_record_modrm (&ir))
7274         return -1;
7275       if ((ir.modrm & 0xc0) != 0xc0 || ir.reg == 4
7276           || ir.reg == 5 || ir.reg >= 8)
7277         {
7278           ir.addr -= 3;
7279           opcode = opcode << 8 | ir.modrm;
7280           goto no_support;
7281         }
7282       if (opcode & 2)
7283         I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7284       else
7285         I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
7286       break;
7287
7288     case 0x0f06:    /* clts */
7289       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7290       break;
7291
7292     /* MMX 3DNow! SSE SSE2 SSE3 SSSE3 SSE4 */
7293
7294     case 0x0f0d:    /* 3DNow! prefetch */
7295       break;
7296
7297     case 0x0f0e:    /* 3DNow! femms */
7298     case 0x0f77:    /* emms */
7299       if (i386_fpc_regnum_p (gdbarch, I387_FTAG_REGNUM(tdep)))
7300         goto no_support;
7301       record_full_arch_list_add_reg (ir.regcache, I387_FTAG_REGNUM(tdep));
7302       break;
7303
7304     case 0x0f0f:    /* 3DNow! data */
7305       if (i386_record_modrm (&ir))
7306         return -1;
7307       if (record_read_memory (gdbarch, ir.addr, &opcode8, 1))
7308         return -1;
7309       ir.addr++;
7310       switch (opcode8)
7311         {
7312         case 0x0c:    /* 3DNow! pi2fw */
7313         case 0x0d:    /* 3DNow! pi2fd */
7314         case 0x1c:    /* 3DNow! pf2iw */
7315         case 0x1d:    /* 3DNow! pf2id */
7316         case 0x8a:    /* 3DNow! pfnacc */
7317         case 0x8e:    /* 3DNow! pfpnacc */
7318         case 0x90:    /* 3DNow! pfcmpge */
7319         case 0x94:    /* 3DNow! pfmin */
7320         case 0x96:    /* 3DNow! pfrcp */
7321         case 0x97:    /* 3DNow! pfrsqrt */
7322         case 0x9a:    /* 3DNow! pfsub */
7323         case 0x9e:    /* 3DNow! pfadd */
7324         case 0xa0:    /* 3DNow! pfcmpgt */
7325         case 0xa4:    /* 3DNow! pfmax */
7326         case 0xa6:    /* 3DNow! pfrcpit1 */
7327         case 0xa7:    /* 3DNow! pfrsqit1 */
7328         case 0xaa:    /* 3DNow! pfsubr */
7329         case 0xae:    /* 3DNow! pfacc */
7330         case 0xb0:    /* 3DNow! pfcmpeq */
7331         case 0xb4:    /* 3DNow! pfmul */
7332         case 0xb6:    /* 3DNow! pfrcpit2 */
7333         case 0xb7:    /* 3DNow! pmulhrw */
7334         case 0xbb:    /* 3DNow! pswapd */
7335         case 0xbf:    /* 3DNow! pavgusb */
7336           if (!i386_mmx_regnum_p (gdbarch, I387_MM0_REGNUM (tdep) + ir.reg))
7337             goto no_support_3dnow_data;
7338           record_full_arch_list_add_reg (ir.regcache, ir.reg);
7339           break;
7340
7341         default:
7342 no_support_3dnow_data:
7343           opcode = (opcode << 8) | opcode8;
7344           goto no_support;
7345           break;
7346         }
7347       break;
7348
7349     case 0x0faa:    /* rsm */
7350       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7351       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REAX_REGNUM);
7352       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RECX_REGNUM);
7353       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDX_REGNUM);
7354       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REBX_REGNUM);
7355       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESP_REGNUM);
7356       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REBP_REGNUM);
7357       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_RESI_REGNUM);
7358       I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REDI_REGNUM);
7359       break;
7360
7361     case 0x0fae:
7362       if (i386_record_modrm (&ir))
7363         return -1;
7364       switch(ir.reg)
7365         {
7366         case 0:    /* fxsave */
7367           {
7368             uint64_t tmpu64;
7369
7370             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7371             if (i386_record_lea_modrm_addr (&ir, &tmpu64))
7372               return -1;
7373             if (record_full_arch_list_add_mem (tmpu64, 512))
7374               return -1;
7375           }
7376           break;
7377
7378         case 1:    /* fxrstor */
7379           {
7380             int i;
7381
7382             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7383
7384             for (i = I387_MM0_REGNUM (tdep);
7385                  i386_mmx_regnum_p (gdbarch, i); i++)
7386               record_full_arch_list_add_reg (ir.regcache, i);
7387
7388             for (i = I387_XMM0_REGNUM (tdep);
7389                  i386_xmm_regnum_p (gdbarch, i); i++)
7390               record_full_arch_list_add_reg (ir.regcache, i);
7391
7392             if (i386_mxcsr_regnum_p (gdbarch, I387_MXCSR_REGNUM(tdep)))
7393               record_full_arch_list_add_reg (ir.regcache,
7394                                              I387_MXCSR_REGNUM(tdep));
7395
7396             for (i = I387_ST0_REGNUM (tdep);
7397                  i386_fp_regnum_p (gdbarch, i); i++)
7398               record_full_arch_list_add_reg (ir.regcache, i);
7399
7400             for (i = I387_FCTRL_REGNUM (tdep);
7401                  i386_fpc_regnum_p (gdbarch, i); i++)
7402               record_full_arch_list_add_reg (ir.regcache, i);
7403           }
7404           break;
7405
7406         case 2:    /* ldmxcsr */
7407           if (!i386_mxcsr_regnum_p (gdbarch, I387_MXCSR_REGNUM(tdep)))
7408             goto no_support;
7409           record_full_arch_list_add_reg (ir.regcache, I387_MXCSR_REGNUM(tdep));
7410           break;
7411
7412         case 3:    /* stmxcsr */
7413           ir.ot = OT_LONG;
7414           if (i386_record_lea_modrm (&ir))
7415             return -1;
7416           break;
7417
7418         case 5:    /* lfence */
7419         case 6:    /* mfence */
7420         case 7:    /* sfence clflush */
7421           break;
7422
7423         default:
7424           opcode = (opcode << 8) | ir.modrm;
7425           goto no_support;
7426           break;
7427         }
7428       break;
7429
7430     case 0x0fc3:    /* movnti */
7431       ir.ot = (ir.dflag == 2) ? OT_QUAD : OT_LONG;
7432       if (i386_record_modrm (&ir))
7433         return -1;
7434       if (ir.mod == 3)
7435         goto no_support;
7436       ir.reg |= rex_r;
7437       if (i386_record_lea_modrm (&ir))
7438         return -1;
7439       break;
7440
7441     /* Add prefix to opcode.  */
7442     case 0x0f10:
7443     case 0x0f11:
7444     case 0x0f12:
7445     case 0x0f13:
7446     case 0x0f14:
7447     case 0x0f15:
7448     case 0x0f16:
7449     case 0x0f17:
7450     case 0x0f28:
7451     case 0x0f29:
7452     case 0x0f2a:
7453     case 0x0f2b:
7454     case 0x0f2c:
7455     case 0x0f2d:
7456     case 0x0f2e:
7457     case 0x0f2f:
7458     case 0x0f38:
7459     case 0x0f39:
7460     case 0x0f3a:
7461     case 0x0f50:
7462     case 0x0f51:
7463     case 0x0f52:
7464     case 0x0f53:
7465     case 0x0f54:
7466     case 0x0f55:
7467     case 0x0f56:
7468     case 0x0f57:
7469     case 0x0f58:
7470     case 0x0f59:
7471     case 0x0f5a:
7472     case 0x0f5b:
7473     case 0x0f5c:
7474     case 0x0f5d:
7475     case 0x0f5e:
7476     case 0x0f5f:
7477     case 0x0f60:
7478     case 0x0f61:
7479     case 0x0f62:
7480     case 0x0f63:
7481     case 0x0f64:
7482     case 0x0f65:
7483     case 0x0f66:
7484     case 0x0f67:
7485     case 0x0f68:
7486     case 0x0f69:
7487     case 0x0f6a:
7488     case 0x0f6b:
7489     case 0x0f6c:
7490     case 0x0f6d:
7491     case 0x0f6e:
7492     case 0x0f6f:
7493     case 0x0f70:
7494     case 0x0f71:
7495     case 0x0f72:
7496     case 0x0f73:
7497     case 0x0f74:
7498     case 0x0f75:
7499     case 0x0f76:
7500     case 0x0f7c:
7501     case 0x0f7d:
7502     case 0x0f7e:
7503     case 0x0f7f:
7504     case 0x0fb8:
7505     case 0x0fc2:
7506     case 0x0fc4:
7507     case 0x0fc5:
7508     case 0x0fc6:
7509     case 0x0fd0:
7510     case 0x0fd1:
7511     case 0x0fd2:
7512     case 0x0fd3:
7513     case 0x0fd4:
7514     case 0x0fd5:
7515     case 0x0fd6:
7516     case 0x0fd7:
7517     case 0x0fd8:
7518     case 0x0fd9:
7519     case 0x0fda:
7520     case 0x0fdb:
7521     case 0x0fdc:
7522     case 0x0fdd:
7523     case 0x0fde:
7524     case 0x0fdf:
7525     case 0x0fe0:
7526     case 0x0fe1:
7527     case 0x0fe2:
7528     case 0x0fe3:
7529     case 0x0fe4:
7530     case 0x0fe5:
7531     case 0x0fe6:
7532     case 0x0fe7:
7533     case 0x0fe8:
7534     case 0x0fe9:
7535     case 0x0fea:
7536     case 0x0feb:
7537     case 0x0fec:
7538     case 0x0fed:
7539     case 0x0fee:
7540     case 0x0fef:
7541     case 0x0ff0:
7542     case 0x0ff1:
7543     case 0x0ff2:
7544     case 0x0ff3:
7545     case 0x0ff4:
7546     case 0x0ff5:
7547     case 0x0ff6:
7548     case 0x0ff7:
7549     case 0x0ff8:
7550     case 0x0ff9:
7551     case 0x0ffa:
7552     case 0x0ffb:
7553     case 0x0ffc:
7554     case 0x0ffd:
7555     case 0x0ffe:
7556       /* Mask out PREFIX_ADDR.  */
7557       switch ((prefixes & ~PREFIX_ADDR))
7558         {
7559         case PREFIX_REPNZ:
7560           opcode |= 0xf20000;
7561           break;
7562         case PREFIX_DATA:
7563           opcode |= 0x660000;
7564           break;
7565         case PREFIX_REPZ:
7566           opcode |= 0xf30000;
7567           break;
7568         }
7569 reswitch_prefix_add:
7570       switch (opcode)
7571         {
7572         case 0x0f38:
7573         case 0x660f38:
7574         case 0xf20f38:
7575         case 0x0f3a:
7576         case 0x660f3a:
7577           if (record_read_memory (gdbarch, ir.addr, &opcode8, 1))
7578             return -1;
7579           ir.addr++;
7580           opcode = (uint32_t) opcode8 | opcode << 8;
7581           goto reswitch_prefix_add;
7582           break;
7583
7584         case 0x0f10:        /* movups */
7585         case 0x660f10:      /* movupd */
7586         case 0xf30f10:      /* movss */
7587         case 0xf20f10:      /* movsd */
7588         case 0x0f12:        /* movlps */
7589         case 0x660f12:      /* movlpd */
7590         case 0xf30f12:      /* movsldup */
7591         case 0xf20f12:      /* movddup */
7592         case 0x0f14:        /* unpcklps */
7593         case 0x660f14:      /* unpcklpd */
7594         case 0x0f15:        /* unpckhps */
7595         case 0x660f15:      /* unpckhpd */
7596         case 0x0f16:        /* movhps */
7597         case 0x660f16:      /* movhpd */
7598         case 0xf30f16:      /* movshdup */
7599         case 0x0f28:        /* movaps */
7600         case 0x660f28:      /* movapd */
7601         case 0x0f2a:        /* cvtpi2ps */
7602         case 0x660f2a:      /* cvtpi2pd */
7603         case 0xf30f2a:      /* cvtsi2ss */
7604         case 0xf20f2a:      /* cvtsi2sd */
7605         case 0x0f2c:        /* cvttps2pi */
7606         case 0x660f2c:      /* cvttpd2pi */
7607         case 0x0f2d:        /* cvtps2pi */
7608         case 0x660f2d:      /* cvtpd2pi */
7609         case 0x660f3800:    /* pshufb */
7610         case 0x660f3801:    /* phaddw */
7611         case 0x660f3802:    /* phaddd */
7612         case 0x660f3803:    /* phaddsw */
7613         case 0x660f3804:    /* pmaddubsw */
7614         case 0x660f3805:    /* phsubw */
7615         case 0x660f3806:    /* phsubd */
7616         case 0x660f3807:    /* phsubsw */
7617         case 0x660f3808:    /* psignb */
7618         case 0x660f3809:    /* psignw */
7619         case 0x660f380a:    /* psignd */
7620         case 0x660f380b:    /* pmulhrsw */
7621         case 0x660f3810:    /* pblendvb */
7622         case 0x660f3814:    /* blendvps */
7623         case 0x660f3815:    /* blendvpd */
7624         case 0x660f381c:    /* pabsb */
7625         case 0x660f381d:    /* pabsw */
7626         case 0x660f381e:    /* pabsd */
7627         case 0x660f3820:    /* pmovsxbw */
7628         case 0x660f3821:    /* pmovsxbd */
7629         case 0x660f3822:    /* pmovsxbq */
7630         case 0x660f3823:    /* pmovsxwd */
7631         case 0x660f3824:    /* pmovsxwq */
7632         case 0x660f3825:    /* pmovsxdq */
7633         case 0x660f3828:    /* pmuldq */
7634         case 0x660f3829:    /* pcmpeqq */
7635         case 0x660f382a:    /* movntdqa */
7636         case 0x660f3a08:    /* roundps */
7637         case 0x660f3a09:    /* roundpd */
7638         case 0x660f3a0a:    /* roundss */
7639         case 0x660f3a0b:    /* roundsd */
7640         case 0x660f3a0c:    /* blendps */
7641         case 0x660f3a0d:    /* blendpd */
7642         case 0x660f3a0e:    /* pblendw */
7643         case 0x660f3a0f:    /* palignr */
7644         case 0x660f3a20:    /* pinsrb */
7645         case 0x660f3a21:    /* insertps */
7646         case 0x660f3a22:    /* pinsrd pinsrq */
7647         case 0x660f3a40:    /* dpps */
7648         case 0x660f3a41:    /* dppd */
7649         case 0x660f3a42:    /* mpsadbw */
7650         case 0x660f3a60:    /* pcmpestrm */
7651         case 0x660f3a61:    /* pcmpestri */
7652         case 0x660f3a62:    /* pcmpistrm */
7653         case 0x660f3a63:    /* pcmpistri */
7654         case 0x0f51:        /* sqrtps */
7655         case 0x660f51:      /* sqrtpd */
7656         case 0xf20f51:      /* sqrtsd */
7657         case 0xf30f51:      /* sqrtss */
7658         case 0x0f52:        /* rsqrtps */
7659         case 0xf30f52:      /* rsqrtss */
7660         case 0x0f53:        /* rcpps */
7661         case 0xf30f53:      /* rcpss */
7662         case 0x0f54:        /* andps */
7663         case 0x660f54:      /* andpd */
7664         case 0x0f55:        /* andnps */
7665         case 0x660f55:      /* andnpd */
7666         case 0x0f56:        /* orps */
7667         case 0x660f56:      /* orpd */
7668         case 0x0f57:        /* xorps */
7669         case 0x660f57:      /* xorpd */
7670         case 0x0f58:        /* addps */
7671         case 0x660f58:      /* addpd */
7672         case 0xf20f58:      /* addsd */
7673         case 0xf30f58:      /* addss */
7674         case 0x0f59:        /* mulps */
7675         case 0x660f59:      /* mulpd */
7676         case 0xf20f59:      /* mulsd */
7677         case 0xf30f59:      /* mulss */
7678         case 0x0f5a:        /* cvtps2pd */
7679         case 0x660f5a:      /* cvtpd2ps */
7680         case 0xf20f5a:      /* cvtsd2ss */
7681         case 0xf30f5a:      /* cvtss2sd */
7682         case 0x0f5b:        /* cvtdq2ps */
7683         case 0x660f5b:      /* cvtps2dq */
7684         case 0xf30f5b:      /* cvttps2dq */
7685         case 0x0f5c:        /* subps */
7686         case 0x660f5c:      /* subpd */
7687         case 0xf20f5c:      /* subsd */
7688         case 0xf30f5c:      /* subss */
7689         case 0x0f5d:        /* minps */
7690         case 0x660f5d:      /* minpd */
7691         case 0xf20f5d:      /* minsd */
7692         case 0xf30f5d:      /* minss */
7693         case 0x0f5e:        /* divps */
7694         case 0x660f5e:      /* divpd */
7695         case 0xf20f5e:      /* divsd */
7696         case 0xf30f5e:      /* divss */
7697         case 0x0f5f:        /* maxps */
7698         case 0x660f5f:      /* maxpd */
7699         case 0xf20f5f:      /* maxsd */
7700         case 0xf30f5f:      /* maxss */
7701         case 0x660f60:      /* punpcklbw */
7702         case 0x660f61:      /* punpcklwd */
7703         case 0x660f62:      /* punpckldq */
7704         case 0x660f63:      /* packsswb */
7705         case 0x660f64:      /* pcmpgtb */
7706         case 0x660f65:      /* pcmpgtw */
7707         case 0x660f66:      /* pcmpgtd */
7708         case 0x660f67:      /* packuswb */
7709         case 0x660f68:      /* punpckhbw */
7710         case 0x660f69:      /* punpckhwd */
7711         case 0x660f6a:      /* punpckhdq */
7712         case 0x660f6b:      /* packssdw */
7713         case 0x660f6c:      /* punpcklqdq */
7714         case 0x660f6d:      /* punpckhqdq */
7715         case 0x660f6e:      /* movd */
7716         case 0x660f6f:      /* movdqa */
7717         case 0xf30f6f:      /* movdqu */
7718         case 0x660f70:      /* pshufd */
7719         case 0xf20f70:      /* pshuflw */
7720         case 0xf30f70:      /* pshufhw */
7721         case 0x660f74:      /* pcmpeqb */
7722         case 0x660f75:      /* pcmpeqw */
7723         case 0x660f76:      /* pcmpeqd */
7724         case 0x660f7c:      /* haddpd */
7725         case 0xf20f7c:      /* haddps */
7726         case 0x660f7d:      /* hsubpd */
7727         case 0xf20f7d:      /* hsubps */
7728         case 0xf30f7e:      /* movq */
7729         case 0x0fc2:        /* cmpps */
7730         case 0x660fc2:      /* cmppd */
7731         case 0xf20fc2:      /* cmpsd */
7732         case 0xf30fc2:      /* cmpss */
7733         case 0x660fc4:      /* pinsrw */
7734         case 0x0fc6:        /* shufps */
7735         case 0x660fc6:      /* shufpd */
7736         case 0x660fd0:      /* addsubpd */
7737         case 0xf20fd0:      /* addsubps */
7738         case 0x660fd1:      /* psrlw */
7739         case 0x660fd2:      /* psrld */
7740         case 0x660fd3:      /* psrlq */
7741         case 0x660fd4:      /* paddq */
7742         case 0x660fd5:      /* pmullw */
7743         case 0xf30fd6:      /* movq2dq */
7744         case 0x660fd8:      /* psubusb */
7745         case 0x660fd9:      /* psubusw */
7746         case 0x660fda:      /* pminub */
7747         case 0x660fdb:      /* pand */
7748         case 0x660fdc:      /* paddusb */
7749         case 0x660fdd:      /* paddusw */
7750         case 0x660fde:      /* pmaxub */
7751         case 0x660fdf:      /* pandn */
7752         case 0x660fe0:      /* pavgb */
7753         case 0x660fe1:      /* psraw */
7754         case 0x660fe2:      /* psrad */
7755         case 0x660fe3:      /* pavgw */
7756         case 0x660fe4:      /* pmulhuw */
7757         case 0x660fe5:      /* pmulhw */
7758         case 0x660fe6:      /* cvttpd2dq */
7759         case 0xf20fe6:      /* cvtpd2dq */
7760         case 0xf30fe6:      /* cvtdq2pd */
7761         case 0x660fe8:      /* psubsb */
7762         case 0x660fe9:      /* psubsw */
7763         case 0x660fea:      /* pminsw */
7764         case 0x660feb:      /* por */
7765         case 0x660fec:      /* paddsb */
7766         case 0x660fed:      /* paddsw */
7767         case 0x660fee:      /* pmaxsw */
7768         case 0x660fef:      /* pxor */
7769         case 0xf20ff0:      /* lddqu */
7770         case 0x660ff1:      /* psllw */
7771         case 0x660ff2:      /* pslld */
7772         case 0x660ff3:      /* psllq */
7773         case 0x660ff4:      /* pmuludq */
7774         case 0x660ff5:      /* pmaddwd */
7775         case 0x660ff6:      /* psadbw */
7776         case 0x660ff8:      /* psubb */
7777         case 0x660ff9:      /* psubw */
7778         case 0x660ffa:      /* psubd */
7779         case 0x660ffb:      /* psubq */
7780         case 0x660ffc:      /* paddb */
7781         case 0x660ffd:      /* paddw */
7782         case 0x660ffe:      /* paddd */
7783           if (i386_record_modrm (&ir))
7784             return -1;
7785           ir.reg |= rex_r;
7786           if (!i386_xmm_regnum_p (gdbarch, I387_XMM0_REGNUM (tdep) + ir.reg))
7787             goto no_support;
7788           record_full_arch_list_add_reg (ir.regcache,
7789                                          I387_XMM0_REGNUM (tdep) + ir.reg);
7790           if ((opcode & 0xfffffffc) == 0x660f3a60)
7791             I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
7792           break;
7793
7794         case 0x0f11:        /* movups */
7795         case 0x660f11:      /* movupd */
7796         case 0xf30f11:      /* movss */
7797         case 0xf20f11:      /* movsd */
7798         case 0x0f13:        /* movlps */
7799         case 0x660f13:      /* movlpd */
7800         case 0x0f17:        /* movhps */
7801         case 0x660f17:      /* movhpd */
7802         case 0x0f29:        /* movaps */
7803         case 0x660f29:      /* movapd */
7804         case 0x660f3a14:    /* pextrb */
7805         case 0x660f3a15:    /* pextrw */
7806         case 0x660f3a16:    /* pextrd pextrq */
7807         case 0x660f3a17:    /* extractps */
7808         case 0x660f7f:      /* movdqa */
7809         case 0xf30f7f:      /* movdqu */
7810           if (i386_record_modrm (&ir))
7811             return -1;
7812           if (ir.mod == 3)
7813             {
7814               if (opcode == 0x0f13 || opcode == 0x660f13
7815                   || opcode == 0x0f17 || opcode == 0x660f17)
7816                 goto no_support;
7817               ir.rm |= ir.rex_b;
7818               if (!i386_xmm_regnum_p (gdbarch,
7819                                       I387_XMM0_REGNUM (tdep) + ir.rm))
7820                 goto no_support;
7821               record_full_arch_list_add_reg (ir.regcache,
7822                                              I387_XMM0_REGNUM (tdep) + ir.rm);
7823             }
7824           else
7825             {
7826               switch (opcode)
7827                 {
7828                   case 0x660f3a14:
7829                     ir.ot = OT_BYTE;
7830                     break;
7831                   case 0x660f3a15:
7832                     ir.ot = OT_WORD;
7833                     break;
7834                   case 0x660f3a16:
7835                     ir.ot = OT_LONG;
7836                     break;
7837                   case 0x660f3a17:
7838                     ir.ot = OT_QUAD;
7839                     break;
7840                   default:
7841                     ir.ot = OT_DQUAD;
7842                     break;
7843                 }
7844               if (i386_record_lea_modrm (&ir))
7845                 return -1;
7846             }
7847           break;
7848
7849         case 0x0f2b:      /* movntps */
7850         case 0x660f2b:    /* movntpd */
7851         case 0x0fe7:      /* movntq */
7852         case 0x660fe7:    /* movntdq */
7853           if (ir.mod == 3)
7854             goto no_support;
7855           if (opcode == 0x0fe7)
7856             ir.ot = OT_QUAD;
7857           else
7858             ir.ot = OT_DQUAD;
7859           if (i386_record_lea_modrm (&ir))
7860             return -1;
7861           break;
7862
7863         case 0xf30f2c:      /* cvttss2si */
7864         case 0xf20f2c:      /* cvttsd2si */
7865         case 0xf30f2d:      /* cvtss2si */
7866         case 0xf20f2d:      /* cvtsd2si */
7867         case 0xf20f38f0:    /* crc32 */
7868         case 0xf20f38f1:    /* crc32 */
7869         case 0x0f50:        /* movmskps */
7870         case 0x660f50:      /* movmskpd */
7871         case 0x0fc5:        /* pextrw */
7872         case 0x660fc5:      /* pextrw */
7873         case 0x0fd7:        /* pmovmskb */
7874         case 0x660fd7:      /* pmovmskb */
7875           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg | rex_r);
7876           break;
7877
7878         case 0x0f3800:    /* pshufb */
7879         case 0x0f3801:    /* phaddw */
7880         case 0x0f3802:    /* phaddd */
7881         case 0x0f3803:    /* phaddsw */
7882         case 0x0f3804:    /* pmaddubsw */
7883         case 0x0f3805:    /* phsubw */
7884         case 0x0f3806:    /* phsubd */
7885         case 0x0f3807:    /* phsubsw */
7886         case 0x0f3808:    /* psignb */
7887         case 0x0f3809:    /* psignw */
7888         case 0x0f380a:    /* psignd */
7889         case 0x0f380b:    /* pmulhrsw */
7890         case 0x0f381c:    /* pabsb */
7891         case 0x0f381d:    /* pabsw */
7892         case 0x0f381e:    /* pabsd */
7893         case 0x0f382b:    /* packusdw */
7894         case 0x0f3830:    /* pmovzxbw */
7895         case 0x0f3831:    /* pmovzxbd */
7896         case 0x0f3832:    /* pmovzxbq */
7897         case 0x0f3833:    /* pmovzxwd */
7898         case 0x0f3834:    /* pmovzxwq */
7899         case 0x0f3835:    /* pmovzxdq */
7900         case 0x0f3837:    /* pcmpgtq */
7901         case 0x0f3838:    /* pminsb */
7902         case 0x0f3839:    /* pminsd */
7903         case 0x0f383a:    /* pminuw */
7904         case 0x0f383b:    /* pminud */
7905         case 0x0f383c:    /* pmaxsb */
7906         case 0x0f383d:    /* pmaxsd */
7907         case 0x0f383e:    /* pmaxuw */
7908         case 0x0f383f:    /* pmaxud */
7909         case 0x0f3840:    /* pmulld */
7910         case 0x0f3841:    /* phminposuw */
7911         case 0x0f3a0f:    /* palignr */
7912         case 0x0f60:      /* punpcklbw */
7913         case 0x0f61:      /* punpcklwd */
7914         case 0x0f62:      /* punpckldq */
7915         case 0x0f63:      /* packsswb */
7916         case 0x0f64:      /* pcmpgtb */
7917         case 0x0f65:      /* pcmpgtw */
7918         case 0x0f66:      /* pcmpgtd */
7919         case 0x0f67:      /* packuswb */
7920         case 0x0f68:      /* punpckhbw */
7921         case 0x0f69:      /* punpckhwd */
7922         case 0x0f6a:      /* punpckhdq */
7923         case 0x0f6b:      /* packssdw */
7924         case 0x0f6e:      /* movd */
7925         case 0x0f6f:      /* movq */
7926         case 0x0f70:      /* pshufw */
7927         case 0x0f74:      /* pcmpeqb */
7928         case 0x0f75:      /* pcmpeqw */
7929         case 0x0f76:      /* pcmpeqd */
7930         case 0x0fc4:      /* pinsrw */
7931         case 0x0fd1:      /* psrlw */
7932         case 0x0fd2:      /* psrld */
7933         case 0x0fd3:      /* psrlq */
7934         case 0x0fd4:      /* paddq */
7935         case 0x0fd5:      /* pmullw */
7936         case 0xf20fd6:    /* movdq2q */
7937         case 0x0fd8:      /* psubusb */
7938         case 0x0fd9:      /* psubusw */
7939         case 0x0fda:      /* pminub */
7940         case 0x0fdb:      /* pand */
7941         case 0x0fdc:      /* paddusb */
7942         case 0x0fdd:      /* paddusw */
7943         case 0x0fde:      /* pmaxub */
7944         case 0x0fdf:      /* pandn */
7945         case 0x0fe0:      /* pavgb */
7946         case 0x0fe1:      /* psraw */
7947         case 0x0fe2:      /* psrad */
7948         case 0x0fe3:      /* pavgw */
7949         case 0x0fe4:      /* pmulhuw */
7950         case 0x0fe5:      /* pmulhw */
7951         case 0x0fe8:      /* psubsb */
7952         case 0x0fe9:      /* psubsw */
7953         case 0x0fea:      /* pminsw */
7954         case 0x0feb:      /* por */
7955         case 0x0fec:      /* paddsb */
7956         case 0x0fed:      /* paddsw */
7957         case 0x0fee:      /* pmaxsw */
7958         case 0x0fef:      /* pxor */
7959         case 0x0ff1:      /* psllw */
7960         case 0x0ff2:      /* pslld */
7961         case 0x0ff3:      /* psllq */
7962         case 0x0ff4:      /* pmuludq */
7963         case 0x0ff5:      /* pmaddwd */
7964         case 0x0ff6:      /* psadbw */
7965         case 0x0ff8:      /* psubb */
7966         case 0x0ff9:      /* psubw */
7967         case 0x0ffa:      /* psubd */
7968         case 0x0ffb:      /* psubq */
7969         case 0x0ffc:      /* paddb */
7970         case 0x0ffd:      /* paddw */
7971         case 0x0ffe:      /* paddd */
7972           if (i386_record_modrm (&ir))
7973             return -1;
7974           if (!i386_mmx_regnum_p (gdbarch, I387_MM0_REGNUM (tdep) + ir.reg))
7975             goto no_support;
7976           record_full_arch_list_add_reg (ir.regcache,
7977                                          I387_MM0_REGNUM (tdep) + ir.reg);
7978           break;
7979
7980         case 0x0f71:    /* psllw */
7981         case 0x0f72:    /* pslld */
7982         case 0x0f73:    /* psllq */
7983           if (i386_record_modrm (&ir))
7984             return -1;
7985           if (!i386_mmx_regnum_p (gdbarch, I387_MM0_REGNUM (tdep) + ir.rm))
7986             goto no_support;
7987           record_full_arch_list_add_reg (ir.regcache,
7988                                          I387_MM0_REGNUM (tdep) + ir.rm);
7989           break;
7990
7991         case 0x660f71:    /* psllw */
7992         case 0x660f72:    /* pslld */
7993         case 0x660f73:    /* psllq */
7994           if (i386_record_modrm (&ir))
7995             return -1;
7996           ir.rm |= ir.rex_b;
7997           if (!i386_xmm_regnum_p (gdbarch, I387_XMM0_REGNUM (tdep) + ir.rm))
7998             goto no_support;
7999           record_full_arch_list_add_reg (ir.regcache,
8000                                          I387_XMM0_REGNUM (tdep) + ir.rm);
8001           break;
8002
8003         case 0x0f7e:      /* movd */
8004         case 0x660f7e:    /* movd */
8005           if (i386_record_modrm (&ir))
8006             return -1;
8007           if (ir.mod == 3)
8008             I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.rm | ir.rex_b);
8009           else
8010             {
8011               if (ir.dflag == 2)
8012                 ir.ot = OT_QUAD;
8013               else
8014                 ir.ot = OT_LONG;
8015               if (i386_record_lea_modrm (&ir))
8016                 return -1;
8017             }
8018           break;
8019
8020         case 0x0f7f:    /* movq */
8021           if (i386_record_modrm (&ir))
8022             return -1;
8023           if (ir.mod == 3)
8024             {
8025               if (!i386_mmx_regnum_p (gdbarch, I387_MM0_REGNUM (tdep) + ir.rm))
8026                 goto no_support;
8027               record_full_arch_list_add_reg (ir.regcache,
8028                                              I387_MM0_REGNUM (tdep) + ir.rm);
8029             }
8030           else
8031             {
8032               ir.ot = OT_QUAD;
8033               if (i386_record_lea_modrm (&ir))
8034                 return -1;
8035             }
8036           break;
8037
8038         case 0xf30fb8:    /* popcnt */
8039           if (i386_record_modrm (&ir))
8040             return -1;
8041           I386_RECORD_FULL_ARCH_LIST_ADD_REG (ir.reg);
8042           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
8043           break;
8044
8045         case 0x660fd6:    /* movq */
8046           if (i386_record_modrm (&ir))
8047             return -1;
8048           if (ir.mod == 3)
8049             {
8050               ir.rm |= ir.rex_b;
8051               if (!i386_xmm_regnum_p (gdbarch,
8052                                       I387_XMM0_REGNUM (tdep) + ir.rm))
8053                 goto no_support;
8054               record_full_arch_list_add_reg (ir.regcache,
8055                                              I387_XMM0_REGNUM (tdep) + ir.rm);
8056             }
8057           else
8058             {
8059               ir.ot = OT_QUAD;
8060               if (i386_record_lea_modrm (&ir))
8061                 return -1;
8062             }
8063           break;
8064
8065         case 0x660f3817:    /* ptest */
8066         case 0x0f2e:        /* ucomiss */
8067         case 0x660f2e:      /* ucomisd */
8068         case 0x0f2f:        /* comiss */
8069         case 0x660f2f:      /* comisd */
8070           I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_EFLAGS_REGNUM);
8071           break;
8072
8073         case 0x0ff7:    /* maskmovq */
8074           regcache_raw_read_unsigned (ir.regcache,
8075                                       ir.regmap[X86_RECORD_REDI_REGNUM],
8076                                       &addr);
8077           if (record_full_arch_list_add_mem (addr, 64))
8078             return -1;
8079           break;
8080
8081         case 0x660ff7:    /* maskmovdqu */
8082           regcache_raw_read_unsigned (ir.regcache,
8083                                       ir.regmap[X86_RECORD_REDI_REGNUM],
8084                                       &addr);
8085           if (record_full_arch_list_add_mem (addr, 128))
8086             return -1;
8087           break;
8088
8089         default:
8090           goto no_support;
8091           break;
8092         }
8093       break;
8094
8095     default:
8096       goto no_support;
8097       break;
8098     }
8099
8100   /* In the future, maybe still need to deal with need_dasm.  */
8101   I386_RECORD_FULL_ARCH_LIST_ADD_REG (X86_RECORD_REIP_REGNUM);
8102   if (record_full_arch_list_add_end ())
8103     return -1;
8104
8105   return 0;
8106
8107  no_support:
8108   printf_unfiltered (_("Process record does not support instruction 0x%02x "
8109                        "at address %s.\n"),
8110                      (unsigned int) (opcode),
8111                      paddress (gdbarch, ir.orig_addr));
8112   return -1;
8113 }
8114
8115 static const int i386_record_regmap[] =
8116 {
8117   I386_EAX_REGNUM, I386_ECX_REGNUM, I386_EDX_REGNUM, I386_EBX_REGNUM,
8118   I386_ESP_REGNUM, I386_EBP_REGNUM, I386_ESI_REGNUM, I386_EDI_REGNUM,
8119   0, 0, 0, 0, 0, 0, 0, 0,
8120   I386_EIP_REGNUM, I386_EFLAGS_REGNUM, I386_CS_REGNUM, I386_SS_REGNUM,
8121   I386_DS_REGNUM, I386_ES_REGNUM, I386_FS_REGNUM, I386_GS_REGNUM
8122 };
8123
8124 /* Check that the given address appears suitable for a fast
8125    tracepoint, which on x86-64 means that we need an instruction of at
8126    least 5 bytes, so that we can overwrite it with a 4-byte-offset
8127    jump and not have to worry about program jumps to an address in the
8128    middle of the tracepoint jump.  On x86, it may be possible to use
8129    4-byte jumps with a 2-byte offset to a trampoline located in the
8130    bottom 64 KiB of memory.  Returns 1 if OK, and writes a size
8131    of instruction to replace, and 0 if not, plus an explanatory
8132    string.  */
8133
8134 static int
8135 i386_fast_tracepoint_valid_at (struct gdbarch *gdbarch, CORE_ADDR addr,
8136                                std::string *msg)
8137 {
8138   int len, jumplen;
8139
8140   /*  Ask the target for the minimum instruction length supported.  */
8141   jumplen = target_get_min_fast_tracepoint_insn_len ();
8142
8143   if (jumplen < 0)
8144     {
8145       /* If the target does not support the get_min_fast_tracepoint_insn_len
8146          operation, assume that fast tracepoints will always be implemented
8147          using 4-byte relative jumps on both x86 and x86-64.  */
8148       jumplen = 5;
8149     }
8150   else if (jumplen == 0)
8151     {
8152       /* If the target does support get_min_fast_tracepoint_insn_len but
8153          returns zero, then the IPA has not loaded yet.  In this case,
8154          we optimistically assume that truncated 2-byte relative jumps
8155          will be available on x86, and compensate later if this assumption
8156          turns out to be incorrect.  On x86-64 architectures, 4-byte relative
8157          jumps will always be used.  */
8158       jumplen = (register_size (gdbarch, 0) == 8) ? 5 : 4;
8159     }
8160
8161   /* Check for fit.  */
8162   len = gdb_insn_length (gdbarch, addr);
8163
8164   if (len < jumplen)
8165     {
8166       /* Return a bit of target-specific detail to add to the caller's
8167          generic failure message.  */
8168       if (msg)
8169         *msg = string_printf (_("; instruction is only %d bytes long, "
8170                                 "need at least %d bytes for the jump"),
8171                               len, jumplen);
8172       return 0;
8173     }
8174   else
8175     {
8176       if (msg)
8177         msg->clear ();
8178       return 1;
8179     }
8180 }
8181
8182 /* Return a floating-point format for a floating-point variable of
8183    length LEN in bits.  If non-NULL, NAME is the name of its type.
8184    If no suitable type is found, return NULL.  */
8185
8186 const struct floatformat **
8187 i386_floatformat_for_type (struct gdbarch *gdbarch,
8188                            const char *name, int len)
8189 {
8190   if (len == 128 && name)
8191     if (strcmp (name, "__float128") == 0
8192         || strcmp (name, "_Float128") == 0
8193         || strcmp (name, "complex _Float128") == 0)
8194       return floatformats_ia64_quad;
8195
8196   return default_floatformat_for_type (gdbarch, name, len);
8197 }
8198
8199 static int
8200 i386_validate_tdesc_p (struct gdbarch_tdep *tdep,
8201                        struct tdesc_arch_data *tdesc_data)
8202 {
8203   const struct target_desc *tdesc = tdep->tdesc;
8204   const struct tdesc_feature *feature_core;
8205
8206   const struct tdesc_feature *feature_sse, *feature_avx, *feature_mpx,
8207                              *feature_avx512, *feature_pkeys;
8208   int i, num_regs, valid_p;
8209
8210   if (! tdesc_has_registers (tdesc))
8211     return 0;
8212
8213   /* Get core registers.  */
8214   feature_core = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.core");
8215   if (feature_core == NULL)
8216     return 0;
8217
8218   /* Get SSE registers.  */
8219   feature_sse = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.sse");
8220
8221   /* Try AVX registers.  */
8222   feature_avx = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.avx");
8223
8224   /* Try MPX registers.  */
8225   feature_mpx = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.mpx");
8226
8227   /* Try AVX512 registers.  */
8228   feature_avx512 = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.avx512");
8229
8230   /* Try PKEYS  */
8231   feature_pkeys = tdesc_find_feature (tdesc, "org.gnu.gdb.i386.pkeys");
8232
8233   valid_p = 1;
8234
8235   /* The XCR0 bits.  */
8236   if (feature_avx512)
8237     {
8238       /* AVX512 register description requires AVX register description.  */
8239       if (!feature_avx)
8240         return 0;
8241
8242       tdep->xcr0 = X86_XSTATE_AVX_AVX512_MASK;
8243
8244       /* It may have been set by OSABI initialization function.  */
8245       if (tdep->k0_regnum < 0)
8246         {
8247           tdep->k_register_names = i386_k_names;
8248           tdep->k0_regnum = I386_K0_REGNUM;
8249         }
8250
8251       for (i = 0; i < I387_NUM_K_REGS; i++)
8252         valid_p &= tdesc_numbered_register (feature_avx512, tdesc_data,
8253                                             tdep->k0_regnum + i,
8254                                             i386_k_names[i]);
8255
8256       if (tdep->num_zmm_regs == 0)
8257         {
8258           tdep->zmmh_register_names = i386_zmmh_names;
8259           tdep->num_zmm_regs = 8;
8260           tdep->zmm0h_regnum = I386_ZMM0H_REGNUM;
8261         }
8262
8263       for (i = 0; i < tdep->num_zmm_regs; i++)
8264         valid_p &= tdesc_numbered_register (feature_avx512, tdesc_data,
8265                                             tdep->zmm0h_regnum + i,
8266                                             tdep->zmmh_register_names[i]);
8267
8268       for (i = 0; i < tdep->num_xmm_avx512_regs; i++)
8269         valid_p &= tdesc_numbered_register (feature_avx512, tdesc_data,
8270                                             tdep->xmm16_regnum + i,
8271                                             tdep->xmm_avx512_register_names[i]);
8272
8273       for (i = 0; i < tdep->num_ymm_avx512_regs; i++)
8274         valid_p &= tdesc_numbered_register (feature_avx512, tdesc_data,
8275                                             tdep->ymm16h_regnum + i,
8276                                             tdep->ymm16h_register_names[i]);
8277     }
8278   if (feature_avx)
8279     {
8280       /* AVX register description requires SSE register description.  */
8281       if (!feature_sse)
8282         return 0;
8283
8284       if (!feature_avx512)
8285         tdep->xcr0 = X86_XSTATE_AVX_MASK;
8286
8287       /* It may have been set by OSABI initialization function.  */
8288       if (tdep->num_ymm_regs == 0)
8289         {
8290           tdep->ymmh_register_names = i386_ymmh_names;
8291           tdep->num_ymm_regs = 8;
8292           tdep->ymm0h_regnum = I386_YMM0H_REGNUM;
8293         }
8294
8295       for (i = 0; i < tdep->num_ymm_regs; i++)
8296         valid_p &= tdesc_numbered_register (feature_avx, tdesc_data,
8297                                             tdep->ymm0h_regnum + i,
8298                                             tdep->ymmh_register_names[i]);
8299     }
8300   else if (feature_sse)
8301     tdep->xcr0 = X86_XSTATE_SSE_MASK;
8302   else
8303     {
8304       tdep->xcr0 = X86_XSTATE_X87_MASK;
8305       tdep->num_xmm_regs = 0;
8306     }
8307
8308   num_regs = tdep->num_core_regs;
8309   for (i = 0; i < num_regs; i++)
8310     valid_p &= tdesc_numbered_register (feature_core, tdesc_data, i,
8311                                         tdep->register_names[i]);
8312
8313   if (feature_sse)
8314     {
8315       /* Need to include %mxcsr, so add one.  */
8316       num_regs += tdep->num_xmm_regs + 1;
8317       for (; i < num_regs; i++)
8318         valid_p &= tdesc_numbered_register (feature_sse, tdesc_data, i,
8319                                             tdep->register_names[i]);
8320     }
8321
8322   if (feature_mpx)
8323     {
8324       tdep->xcr0 |= X86_XSTATE_MPX_MASK;
8325
8326       if (tdep->bnd0r_regnum < 0)
8327         {
8328           tdep->mpx_register_names = i386_mpx_names;
8329           tdep->bnd0r_regnum = I386_BND0R_REGNUM;
8330           tdep->bndcfgu_regnum = I386_BNDCFGU_REGNUM;
8331         }
8332
8333       for (i = 0; i < I387_NUM_MPX_REGS; i++)
8334         valid_p &= tdesc_numbered_register (feature_mpx, tdesc_data,
8335             I387_BND0R_REGNUM (tdep) + i,
8336             tdep->mpx_register_names[i]);
8337     }
8338
8339   if (feature_pkeys)
8340     {
8341       tdep->xcr0 |= X86_XSTATE_PKRU;
8342       if (tdep->pkru_regnum < 0)
8343         {
8344           tdep->pkeys_register_names = i386_pkeys_names;
8345           tdep->pkru_regnum = I386_PKRU_REGNUM;
8346           tdep->num_pkeys_regs = 1;
8347         }
8348
8349       for (i = 0; i < I387_NUM_PKEYS_REGS; i++)
8350         valid_p &= tdesc_numbered_register (feature_pkeys, tdesc_data,
8351                                             I387_PKRU_REGNUM (tdep) + i,
8352                                             tdep->pkeys_register_names[i]);
8353     }
8354
8355   return valid_p;
8356 }
8357
8358 \f
8359
8360 /* Implement the type_align gdbarch function.  */
8361
8362 static ULONGEST
8363 i386_type_align (struct gdbarch *gdbarch, struct type *type)
8364 {
8365   type = check_typedef (type);
8366
8367   if (gdbarch_ptr_bit (gdbarch) == 32)
8368     {
8369       if ((TYPE_CODE (type) == TYPE_CODE_INT
8370            || TYPE_CODE (type) == TYPE_CODE_FLT)
8371           && TYPE_LENGTH (type) > 4)
8372         return 4;
8373
8374       /* Handle x86's funny long double.  */
8375       if (TYPE_CODE (type) == TYPE_CODE_FLT
8376           && gdbarch_long_double_bit (gdbarch) == TYPE_LENGTH (type) * 8)
8377         return 4;
8378     }
8379
8380   return TYPE_LENGTH (type);
8381 }
8382
8383 \f
8384 /* Note: This is called for both i386 and amd64.  */
8385
8386 static struct gdbarch *
8387 i386_gdbarch_init (struct gdbarch_info info, struct gdbarch_list *arches)
8388 {
8389   struct gdbarch_tdep *tdep;
8390   struct gdbarch *gdbarch;
8391   struct tdesc_arch_data *tdesc_data;
8392   const struct target_desc *tdesc;
8393   int mm0_regnum;
8394   int ymm0_regnum;
8395   int bnd0_regnum;
8396   int num_bnd_cooked;
8397
8398   /* If there is already a candidate, use it.  */
8399   arches = gdbarch_list_lookup_by_info (arches, &info);
8400   if (arches != NULL)
8401     return arches->gdbarch;
8402
8403   /* Allocate space for the new architecture.  Assume i386 for now.  */
8404   tdep = XCNEW (struct gdbarch_tdep);
8405   gdbarch = gdbarch_alloc (&info, tdep);
8406
8407   /* General-purpose registers.  */
8408   tdep->gregset_reg_offset = NULL;
8409   tdep->gregset_num_regs = I386_NUM_GREGS;
8410   tdep->sizeof_gregset = 0;
8411
8412   /* Floating-point registers.  */
8413   tdep->sizeof_fpregset = I387_SIZEOF_FSAVE;
8414   tdep->fpregset = &i386_fpregset;
8415
8416   /* The default settings include the FPU registers, the MMX registers
8417      and the SSE registers.  This can be overridden for a specific ABI
8418      by adjusting the members `st0_regnum', `mm0_regnum' and
8419      `num_xmm_regs' of `struct gdbarch_tdep', otherwise the registers
8420      will show up in the output of "info all-registers".  */
8421
8422   tdep->st0_regnum = I386_ST0_REGNUM;
8423
8424   /* I386_NUM_XREGS includes %mxcsr, so substract one.  */
8425   tdep->num_xmm_regs = I386_NUM_XREGS - 1;
8426
8427   tdep->jb_pc_offset = -1;
8428   tdep->struct_return = pcc_struct_return;
8429   tdep->sigtramp_start = 0;
8430   tdep->sigtramp_end = 0;
8431   tdep->sigtramp_p = i386_sigtramp_p;
8432   tdep->sigcontext_addr = NULL;
8433   tdep->sc_reg_offset = NULL;
8434   tdep->sc_pc_offset = -1;
8435   tdep->sc_sp_offset = -1;
8436
8437   tdep->xsave_xcr0_offset = -1;
8438
8439   tdep->record_regmap = i386_record_regmap;
8440
8441   set_gdbarch_type_align (gdbarch, i386_type_align);
8442
8443   /* The format used for `long double' on almost all i386 targets is
8444      the i387 extended floating-point format.  In fact, of all targets
8445      in the GCC 2.95 tree, only OSF/1 does it different, and insists
8446      on having a `long double' that's not `long' at all.  */
8447   set_gdbarch_long_double_format (gdbarch, floatformats_i387_ext);
8448
8449   /* Although the i387 extended floating-point has only 80 significant
8450      bits, a `long double' actually takes up 96, probably to enforce
8451      alignment.  */
8452   set_gdbarch_long_double_bit (gdbarch, 96);
8453
8454   /* Support for floating-point data type variants.  */
8455   set_gdbarch_floatformat_for_type (gdbarch, i386_floatformat_for_type);
8456
8457   /* Register numbers of various important registers.  */
8458   set_gdbarch_sp_regnum (gdbarch, I386_ESP_REGNUM); /* %esp */
8459   set_gdbarch_pc_regnum (gdbarch, I386_EIP_REGNUM); /* %eip */
8460   set_gdbarch_ps_regnum (gdbarch, I386_EFLAGS_REGNUM); /* %eflags */
8461   set_gdbarch_fp0_regnum (gdbarch, I386_ST0_REGNUM); /* %st(0) */
8462
8463   /* NOTE: kettenis/20040418: GCC does have two possible register
8464      numbering schemes on the i386: dbx and SVR4.  These schemes
8465      differ in how they number %ebp, %esp, %eflags, and the
8466      floating-point registers, and are implemented by the arrays
8467      dbx_register_map[] and svr4_dbx_register_map in
8468      gcc/config/i386.c.  GCC also defines a third numbering scheme in
8469      gcc/config/i386.c, which it designates as the "default" register
8470      map used in 64bit mode.  This last register numbering scheme is
8471      implemented in dbx64_register_map, and is used for AMD64; see
8472      amd64-tdep.c.
8473
8474      Currently, each GCC i386 target always uses the same register
8475      numbering scheme across all its supported debugging formats
8476      i.e. SDB (COFF), stabs and DWARF 2.  This is because
8477      gcc/sdbout.c, gcc/dbxout.c and gcc/dwarf2out.c all use the
8478      DBX_REGISTER_NUMBER macro which is defined by each target's
8479      respective config header in a manner independent of the requested
8480      output debugging format.
8481
8482      This does not match the arrangement below, which presumes that
8483      the SDB and stabs numbering schemes differ from the DWARF and
8484      DWARF 2 ones.  The reason for this arrangement is that it is
8485      likely to get the numbering scheme for the target's
8486      default/native debug format right.  For targets where GCC is the
8487      native compiler (FreeBSD, NetBSD, OpenBSD, GNU/Linux) or for
8488      targets where the native toolchain uses a different numbering
8489      scheme for a particular debug format (stabs-in-ELF on Solaris)
8490      the defaults below will have to be overridden, like
8491      i386_elf_init_abi() does.  */
8492
8493   /* Use the dbx register numbering scheme for stabs and COFF.  */
8494   set_gdbarch_stab_reg_to_regnum (gdbarch, i386_dbx_reg_to_regnum);
8495   set_gdbarch_sdb_reg_to_regnum (gdbarch, i386_dbx_reg_to_regnum);
8496
8497   /* Use the SVR4 register numbering scheme for DWARF 2.  */
8498   set_gdbarch_dwarf2_reg_to_regnum (gdbarch, i386_svr4_dwarf_reg_to_regnum);
8499
8500   /* We don't set gdbarch_stab_reg_to_regnum, since ECOFF doesn't seem to
8501      be in use on any of the supported i386 targets.  */
8502
8503   set_gdbarch_print_float_info (gdbarch, i387_print_float_info);
8504
8505   set_gdbarch_get_longjmp_target (gdbarch, i386_get_longjmp_target);
8506
8507   /* Call dummy code.  */
8508   set_gdbarch_call_dummy_location (gdbarch, ON_STACK);
8509   set_gdbarch_push_dummy_code (gdbarch, i386_push_dummy_code);
8510   set_gdbarch_push_dummy_call (gdbarch, i386_push_dummy_call);
8511   set_gdbarch_frame_align (gdbarch, i386_frame_align);
8512
8513   set_gdbarch_convert_register_p (gdbarch, i386_convert_register_p);
8514   set_gdbarch_register_to_value (gdbarch,  i386_register_to_value);
8515   set_gdbarch_value_to_register (gdbarch, i386_value_to_register);
8516
8517   set_gdbarch_return_value (gdbarch, i386_return_value);
8518
8519   set_gdbarch_skip_prologue (gdbarch, i386_skip_prologue);
8520
8521   /* Stack grows downward.  */
8522   set_gdbarch_inner_than (gdbarch, core_addr_lessthan);
8523
8524   set_gdbarch_breakpoint_kind_from_pc (gdbarch, i386_breakpoint::kind_from_pc);
8525   set_gdbarch_sw_breakpoint_from_kind (gdbarch, i386_breakpoint::bp_from_kind);
8526
8527   set_gdbarch_decr_pc_after_break (gdbarch, 1);
8528   set_gdbarch_max_insn_length (gdbarch, I386_MAX_INSN_LEN);
8529
8530   set_gdbarch_frame_args_skip (gdbarch, 8);
8531
8532   set_gdbarch_print_insn (gdbarch, i386_print_insn);
8533
8534   set_gdbarch_dummy_id (gdbarch, i386_dummy_id);
8535
8536   set_gdbarch_unwind_pc (gdbarch, i386_unwind_pc);
8537
8538   /* Add the i386 register groups.  */
8539   i386_add_reggroups (gdbarch);
8540   tdep->register_reggroup_p = i386_register_reggroup_p;
8541
8542   /* Helper for function argument information.  */
8543   set_gdbarch_fetch_pointer_argument (gdbarch, i386_fetch_pointer_argument);
8544
8545   /* Hook the function epilogue frame unwinder.  This unwinder is
8546      appended to the list first, so that it supercedes the DWARF
8547      unwinder in function epilogues (where the DWARF unwinder
8548      currently fails).  */
8549   frame_unwind_append_unwinder (gdbarch, &i386_epilogue_frame_unwind);
8550
8551   /* Hook in the DWARF CFI frame unwinder.  This unwinder is appended
8552      to the list before the prologue-based unwinders, so that DWARF
8553      CFI info will be used if it is available.  */
8554   dwarf2_append_unwinders (gdbarch);
8555
8556   frame_base_set_default (gdbarch, &i386_frame_base);
8557
8558   /* Pseudo registers may be changed by amd64_init_abi.  */
8559   set_gdbarch_pseudo_register_read_value (gdbarch,
8560                                           i386_pseudo_register_read_value);
8561   set_gdbarch_pseudo_register_write (gdbarch, i386_pseudo_register_write);
8562   set_gdbarch_ax_pseudo_register_collect (gdbarch,
8563                                           i386_ax_pseudo_register_collect);
8564
8565   set_tdesc_pseudo_register_type (gdbarch, i386_pseudo_register_type);
8566   set_tdesc_pseudo_register_name (gdbarch, i386_pseudo_register_name);
8567
8568   /* Override the normal target description method to make the AVX
8569      upper halves anonymous.  */
8570   set_gdbarch_register_name (gdbarch, i386_register_name);
8571
8572   /* Even though the default ABI only includes general-purpose registers,
8573      floating-point registers and the SSE registers, we have to leave a
8574      gap for the upper AVX, MPX and AVX512 registers.  */
8575   set_gdbarch_num_regs (gdbarch, I386_PKEYS_NUM_REGS);
8576
8577   set_gdbarch_gnu_triplet_regexp (gdbarch, i386_gnu_triplet_regexp);
8578
8579   /* Get the x86 target description from INFO.  */
8580   tdesc = info.target_desc;
8581   if (! tdesc_has_registers (tdesc))
8582     tdesc = i386_target_description (X86_XSTATE_SSE_MASK);
8583   tdep->tdesc = tdesc;
8584
8585   tdep->num_core_regs = I386_NUM_GREGS + I387_NUM_REGS;
8586   tdep->register_names = i386_register_names;
8587
8588   /* No upper YMM registers.  */
8589   tdep->ymmh_register_names = NULL;
8590   tdep->ymm0h_regnum = -1;
8591
8592   /* No upper ZMM registers.  */
8593   tdep->zmmh_register_names = NULL;
8594   tdep->zmm0h_regnum = -1;
8595
8596   /* No high XMM registers.  */
8597   tdep->xmm_avx512_register_names = NULL;
8598   tdep->xmm16_regnum = -1;
8599
8600   /* No upper YMM16-31 registers.  */
8601   tdep->ymm16h_register_names = NULL;
8602   tdep->ymm16h_regnum = -1;
8603
8604   tdep->num_byte_regs = 8;
8605   tdep->num_word_regs = 8;
8606   tdep->num_dword_regs = 0;
8607   tdep->num_mmx_regs = 8;
8608   tdep->num_ymm_regs = 0;
8609
8610   /* No MPX registers.  */
8611   tdep->bnd0r_regnum = -1;
8612   tdep->bndcfgu_regnum = -1;
8613
8614   /* No AVX512 registers.  */
8615   tdep->k0_regnum = -1;
8616   tdep->num_zmm_regs = 0;
8617   tdep->num_ymm_avx512_regs = 0;
8618   tdep->num_xmm_avx512_regs = 0;
8619
8620   /* No PKEYS registers  */
8621   tdep->pkru_regnum = -1;
8622   tdep->num_pkeys_regs = 0;
8623
8624   tdesc_data = tdesc_data_alloc ();
8625
8626   set_gdbarch_relocate_instruction (gdbarch, i386_relocate_instruction);
8627
8628   set_gdbarch_gen_return_address (gdbarch, i386_gen_return_address);
8629
8630   set_gdbarch_insn_is_call (gdbarch, i386_insn_is_call);
8631   set_gdbarch_insn_is_ret (gdbarch, i386_insn_is_ret);
8632   set_gdbarch_insn_is_jump (gdbarch, i386_insn_is_jump);
8633
8634   /* Hook in ABI-specific overrides, if they have been registered.
8635      Note: If INFO specifies a 64 bit arch, this is where we turn
8636      a 32-bit i386 into a 64-bit amd64.  */
8637   info.tdesc_data = tdesc_data;
8638   gdbarch_init_osabi (info, gdbarch);
8639
8640   if (!i386_validate_tdesc_p (tdep, tdesc_data))
8641     {
8642       tdesc_data_cleanup (tdesc_data);
8643       xfree (tdep);
8644       gdbarch_free (gdbarch);
8645       return NULL;
8646     }
8647
8648   num_bnd_cooked = (tdep->bnd0r_regnum > 0 ? I387_NUM_BND_REGS : 0);
8649
8650   /* Wire in pseudo registers.  Number of pseudo registers may be
8651      changed.  */
8652   set_gdbarch_num_pseudo_regs (gdbarch, (tdep->num_byte_regs
8653                                          + tdep->num_word_regs
8654                                          + tdep->num_dword_regs
8655                                          + tdep->num_mmx_regs
8656                                          + tdep->num_ymm_regs
8657                                          + num_bnd_cooked
8658                                          + tdep->num_ymm_avx512_regs
8659                                          + tdep->num_zmm_regs));
8660
8661   /* Target description may be changed.  */
8662   tdesc = tdep->tdesc;
8663
8664   tdesc_use_registers (gdbarch, tdesc, tdesc_data);
8665
8666   /* Override gdbarch_register_reggroup_p set in tdesc_use_registers.  */
8667   set_gdbarch_register_reggroup_p (gdbarch, tdep->register_reggroup_p);
8668
8669   /* Make %al the first pseudo-register.  */
8670   tdep->al_regnum = gdbarch_num_regs (gdbarch);
8671   tdep->ax_regnum = tdep->al_regnum + tdep->num_byte_regs;
8672
8673   ymm0_regnum = tdep->ax_regnum + tdep->num_word_regs;
8674   if (tdep->num_dword_regs)
8675     {
8676       /* Support dword pseudo-register if it hasn't been disabled.  */
8677       tdep->eax_regnum = ymm0_regnum;
8678       ymm0_regnum += tdep->num_dword_regs;
8679     }
8680   else
8681     tdep->eax_regnum = -1;
8682
8683   mm0_regnum = ymm0_regnum;
8684   if (tdep->num_ymm_regs)
8685     {
8686       /* Support YMM pseudo-register if it is available.  */
8687       tdep->ymm0_regnum = ymm0_regnum;
8688       mm0_regnum += tdep->num_ymm_regs;
8689     }
8690   else
8691     tdep->ymm0_regnum = -1;
8692
8693   if (tdep->num_ymm_avx512_regs)
8694     {
8695       /* Support YMM16-31 pseudo registers if available.  */
8696       tdep->ymm16_regnum = mm0_regnum;
8697       mm0_regnum += tdep->num_ymm_avx512_regs;
8698     }
8699   else
8700     tdep->ymm16_regnum = -1;
8701
8702   if (tdep->num_zmm_regs)
8703     {
8704       /* Support ZMM pseudo-register if it is available.  */
8705       tdep->zmm0_regnum = mm0_regnum;
8706       mm0_regnum += tdep->num_zmm_regs;
8707     }
8708   else
8709     tdep->zmm0_regnum = -1;
8710
8711   bnd0_regnum = mm0_regnum;
8712   if (tdep->num_mmx_regs != 0)
8713     {
8714       /* Support MMX pseudo-register if MMX hasn't been disabled.  */
8715       tdep->mm0_regnum = mm0_regnum;
8716       bnd0_regnum += tdep->num_mmx_regs;
8717     }
8718   else
8719     tdep->mm0_regnum = -1;
8720
8721   if (tdep->bnd0r_regnum > 0)
8722       tdep->bnd0_regnum = bnd0_regnum;
8723   else
8724     tdep-> bnd0_regnum = -1;
8725
8726   /* Hook in the legacy prologue-based unwinders last (fallback).  */
8727   frame_unwind_append_unwinder (gdbarch, &i386_stack_tramp_frame_unwind);
8728   frame_unwind_append_unwinder (gdbarch, &i386_sigtramp_frame_unwind);
8729   frame_unwind_append_unwinder (gdbarch, &i386_frame_unwind);
8730
8731   /* If we have a register mapping, enable the generic core file
8732      support, unless it has already been enabled.  */
8733   if (tdep->gregset_reg_offset
8734       && !gdbarch_iterate_over_regset_sections_p (gdbarch))
8735     set_gdbarch_iterate_over_regset_sections
8736       (gdbarch, i386_iterate_over_regset_sections);
8737
8738   set_gdbarch_fast_tracepoint_valid_at (gdbarch,
8739                                         i386_fast_tracepoint_valid_at);
8740
8741   return gdbarch;
8742 }
8743
8744 \f
8745
8746 /* Return the target description for a specified XSAVE feature mask.  */
8747
8748 const struct target_desc *
8749 i386_target_description (uint64_t xcr0)
8750 {
8751   static target_desc *i386_tdescs \
8752     [2/*SSE*/][2/*AVX*/][2/*MPX*/][2/*AVX512*/][2/*PKRU*/] = {};
8753   target_desc **tdesc;
8754
8755   tdesc = &i386_tdescs[(xcr0 & X86_XSTATE_SSE) ? 1 : 0]
8756     [(xcr0 & X86_XSTATE_AVX) ? 1 : 0]
8757     [(xcr0 & X86_XSTATE_MPX) ? 1 : 0]
8758     [(xcr0 & X86_XSTATE_AVX512) ? 1 : 0]
8759     [(xcr0 & X86_XSTATE_PKRU) ? 1 : 0];
8760
8761   if (*tdesc == NULL)
8762     *tdesc = i386_create_target_description (xcr0, false);
8763
8764   return *tdesc;
8765 }
8766
8767 #define MPX_BASE_MASK (~(ULONGEST) 0xfff)
8768
8769 /* Find the bound directory base address.  */
8770
8771 static unsigned long
8772 i386_mpx_bd_base (void)
8773 {
8774   struct regcache *rcache;
8775   struct gdbarch_tdep *tdep;
8776   ULONGEST ret;
8777   enum register_status regstatus;
8778
8779   rcache = get_current_regcache ();
8780   tdep = gdbarch_tdep (rcache->arch ());
8781
8782   regstatus = regcache_raw_read_unsigned (rcache, tdep->bndcfgu_regnum, &ret);
8783
8784   if (regstatus != REG_VALID)
8785     error (_("BNDCFGU register invalid, read status %d."), regstatus);
8786
8787   return ret & MPX_BASE_MASK;
8788 }
8789
8790 int
8791 i386_mpx_enabled (void)
8792 {
8793   const struct gdbarch_tdep *tdep = gdbarch_tdep (get_current_arch ());
8794   const struct target_desc *tdesc = tdep->tdesc;
8795
8796   return (tdesc_find_feature (tdesc, "org.gnu.gdb.i386.mpx") != NULL);
8797 }
8798
8799 #define MPX_BD_MASK     0xfffffff00000ULL       /* select bits [47:20]  */
8800 #define MPX_BT_MASK     0x0000000ffff8          /* select bits [19:3]   */
8801 #define MPX_BD_MASK_32  0xfffff000              /* select bits [31:12]  */
8802 #define MPX_BT_MASK_32  0x00000ffc              /* select bits [11:2]   */
8803
8804 /* Find the bound table entry given the pointer location and the base
8805    address of the table.  */
8806
8807 static CORE_ADDR
8808 i386_mpx_get_bt_entry (CORE_ADDR ptr, CORE_ADDR bd_base)
8809 {
8810   CORE_ADDR offset1;
8811   CORE_ADDR offset2;
8812   CORE_ADDR mpx_bd_mask, bd_ptr_r_shift, bd_ptr_l_shift;
8813   CORE_ADDR bt_mask, bt_select_r_shift, bt_select_l_shift;
8814   CORE_ADDR bd_entry_addr;
8815   CORE_ADDR bt_addr;
8816   CORE_ADDR bd_entry;
8817   struct gdbarch *gdbarch = get_current_arch ();
8818   struct type *data_ptr_type = builtin_type (gdbarch)->builtin_data_ptr;
8819
8820
8821   if (gdbarch_ptr_bit (gdbarch) == 64)
8822     {
8823       mpx_bd_mask = (CORE_ADDR) MPX_BD_MASK;
8824       bd_ptr_r_shift = 20;
8825       bd_ptr_l_shift = 3;
8826       bt_select_r_shift = 3;
8827       bt_select_l_shift = 5;
8828       bt_mask = (CORE_ADDR) MPX_BT_MASK;
8829
8830       if ( sizeof (CORE_ADDR) == 4)
8831         error (_("bound table examination not supported\
8832  for 64-bit process with 32-bit GDB"));
8833     }
8834   else
8835     {
8836       mpx_bd_mask = MPX_BD_MASK_32;
8837       bd_ptr_r_shift = 12;
8838       bd_ptr_l_shift = 2;
8839       bt_select_r_shift = 2;
8840       bt_select_l_shift = 4;
8841       bt_mask = MPX_BT_MASK_32;
8842     }
8843
8844   offset1 = ((ptr & mpx_bd_mask) >> bd_ptr_r_shift) << bd_ptr_l_shift;
8845   bd_entry_addr = bd_base + offset1;
8846   bd_entry = read_memory_typed_address (bd_entry_addr, data_ptr_type);
8847
8848   if ((bd_entry & 0x1) == 0)
8849     error (_("Invalid bounds directory entry at %s."),
8850            paddress (get_current_arch (), bd_entry_addr));
8851
8852   /* Clearing status bit.  */
8853   bd_entry--;
8854   bt_addr = bd_entry & ~bt_select_r_shift;
8855   offset2 = ((ptr & bt_mask) >> bt_select_r_shift) << bt_select_l_shift;
8856
8857   return bt_addr + offset2;
8858 }
8859
8860 /* Print routine for the mpx bounds.  */
8861
8862 static void
8863 i386_mpx_print_bounds (const CORE_ADDR bt_entry[4])
8864 {
8865   struct ui_out *uiout = current_uiout;
8866   LONGEST size;
8867   struct gdbarch *gdbarch = get_current_arch ();
8868   CORE_ADDR onecompl = ~((CORE_ADDR) 0);
8869   int bounds_in_map = ((~bt_entry[1] == 0 && bt_entry[0] == onecompl) ? 1 : 0);
8870
8871   if (bounds_in_map == 1)
8872     {
8873       uiout->text ("Null bounds on map:");
8874       uiout->text (" pointer value = ");
8875       uiout->field_core_addr ("pointer-value", gdbarch, bt_entry[2]);
8876       uiout->text (".");
8877       uiout->text ("\n");
8878     }
8879   else
8880     {
8881       uiout->text ("{lbound = ");
8882       uiout->field_core_addr ("lower-bound", gdbarch, bt_entry[0]);
8883       uiout->text (", ubound = ");
8884
8885       /* The upper bound is stored in 1's complement.  */
8886       uiout->field_core_addr ("upper-bound", gdbarch, ~bt_entry[1]);
8887       uiout->text ("}: pointer value = ");
8888       uiout->field_core_addr ("pointer-value", gdbarch, bt_entry[2]);
8889
8890       if (gdbarch_ptr_bit (gdbarch) == 64)
8891         size = ( (~(int64_t) bt_entry[1]) - (int64_t) bt_entry[0]);
8892       else
8893         size = ( ~((int32_t) bt_entry[1]) - (int32_t) bt_entry[0]);
8894
8895       /* In case the bounds are 0x0 and 0xffff... the difference will be -1.
8896          -1 represents in this sense full memory access, and there is no need
8897          one to the size.  */
8898
8899       size = (size > -1 ? size + 1 : size);
8900       uiout->text (", size = ");
8901       uiout->field_fmt ("size", "%s", plongest (size));
8902
8903       uiout->text (", metadata = ");
8904       uiout->field_core_addr ("metadata", gdbarch, bt_entry[3]);
8905       uiout->text ("\n");
8906     }
8907 }
8908
8909 /* Implement the command "show mpx bound".  */
8910
8911 static void
8912 i386_mpx_info_bounds (const char *args, int from_tty)
8913 {
8914   CORE_ADDR bd_base = 0;
8915   CORE_ADDR addr;
8916   CORE_ADDR bt_entry_addr = 0;
8917   CORE_ADDR bt_entry[4];
8918   int i;
8919   struct gdbarch *gdbarch = get_current_arch ();
8920   struct type *data_ptr_type = builtin_type (gdbarch)->builtin_data_ptr;
8921
8922   if (gdbarch_bfd_arch_info (gdbarch)->arch != bfd_arch_i386
8923       || !i386_mpx_enabled ())
8924     {
8925       printf_unfiltered (_("Intel Memory Protection Extensions not "
8926                            "supported on this target.\n"));
8927       return;
8928     }
8929
8930   if (args == NULL)
8931     {
8932       printf_unfiltered (_("Address of pointer variable expected.\n"));
8933       return;
8934     }
8935
8936   addr = parse_and_eval_address (args);
8937
8938   bd_base = i386_mpx_bd_base ();
8939   bt_entry_addr = i386_mpx_get_bt_entry (addr, bd_base);
8940
8941   memset (bt_entry, 0, sizeof (bt_entry));
8942
8943   for (i = 0; i < 4; i++)
8944     bt_entry[i] = read_memory_typed_address (bt_entry_addr
8945                                              + i * TYPE_LENGTH (data_ptr_type),
8946                                              data_ptr_type);
8947
8948   i386_mpx_print_bounds (bt_entry);
8949 }
8950
8951 /* Implement the command "set mpx bound".  */
8952
8953 static void
8954 i386_mpx_set_bounds (const char *args, int from_tty)
8955 {
8956   CORE_ADDR bd_base = 0;
8957   CORE_ADDR addr, lower, upper;
8958   CORE_ADDR bt_entry_addr = 0;
8959   CORE_ADDR bt_entry[2];
8960   const char *input = args;
8961   int i;
8962   struct gdbarch *gdbarch = get_current_arch ();
8963   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
8964   struct type *data_ptr_type = builtin_type (gdbarch)->builtin_data_ptr;
8965
8966   if (gdbarch_bfd_arch_info (gdbarch)->arch != bfd_arch_i386
8967       || !i386_mpx_enabled ())
8968     error (_("Intel Memory Protection Extensions not supported\
8969  on this target."));
8970
8971   if (args == NULL)
8972     error (_("Pointer value expected."));
8973
8974   addr = value_as_address (parse_to_comma_and_eval (&input));
8975
8976   if (input[0] == ',')
8977     ++input;
8978   if (input[0] == '\0')
8979     error (_("wrong number of arguments: missing lower and upper bound."));
8980   lower = value_as_address (parse_to_comma_and_eval (&input));
8981
8982   if (input[0] == ',')
8983     ++input;
8984   if (input[0] == '\0')
8985     error (_("Wrong number of arguments; Missing upper bound."));
8986   upper = value_as_address (parse_to_comma_and_eval (&input));
8987
8988   bd_base = i386_mpx_bd_base ();
8989   bt_entry_addr = i386_mpx_get_bt_entry (addr, bd_base);
8990   for (i = 0; i < 2; i++)
8991     bt_entry[i] = read_memory_typed_address (bt_entry_addr
8992                                              + i * TYPE_LENGTH (data_ptr_type),
8993                                              data_ptr_type);
8994   bt_entry[0] = (uint64_t) lower;
8995   bt_entry[1] = ~(uint64_t) upper;
8996
8997   for (i = 0; i < 2; i++)
8998     write_memory_unsigned_integer (bt_entry_addr
8999                                    + i * TYPE_LENGTH (data_ptr_type),
9000                                    TYPE_LENGTH (data_ptr_type), byte_order,
9001                                    bt_entry[i]);
9002 }
9003
9004 static struct cmd_list_element *mpx_set_cmdlist, *mpx_show_cmdlist;
9005
9006 /* Helper function for the CLI commands.  */
9007
9008 static void
9009 set_mpx_cmd (const char *args, int from_tty)
9010 {
9011   help_list (mpx_set_cmdlist, "set mpx ", all_commands, gdb_stdout);
9012 }
9013
9014 /* Helper function for the CLI commands.  */
9015
9016 static void
9017 show_mpx_cmd (const char *args, int from_tty)
9018 {
9019   cmd_show_list (mpx_show_cmdlist, from_tty, "");
9020 }
9021
9022 void
9023 _initialize_i386_tdep (void)
9024 {
9025   register_gdbarch_init (bfd_arch_i386, i386_gdbarch_init);
9026
9027   /* Add the variable that controls the disassembly flavor.  */
9028   add_setshow_enum_cmd ("disassembly-flavor", no_class, valid_flavors,
9029                         &disassembly_flavor, _("\
9030 Set the disassembly flavor."), _("\
9031 Show the disassembly flavor."), _("\
9032 The valid values are \"att\" and \"intel\", and the default value is \"att\"."),
9033                         NULL,
9034                         NULL, /* FIXME: i18n: */
9035                         &setlist, &showlist);
9036
9037   /* Add the variable that controls the convention for returning
9038      structs.  */
9039   add_setshow_enum_cmd ("struct-convention", no_class, valid_conventions,
9040                         &struct_convention, _("\
9041 Set the convention for returning small structs."), _("\
9042 Show the convention for returning small structs."), _("\
9043 Valid values are \"default\", \"pcc\" and \"reg\", and the default value\n\
9044 is \"default\"."),
9045                         NULL,
9046                         NULL, /* FIXME: i18n: */
9047                         &setlist, &showlist);
9048
9049   /* Add "mpx" prefix for the set commands.  */
9050
9051   add_prefix_cmd ("mpx", class_support, set_mpx_cmd, _("\
9052 Set Intel Memory Protection Extensions specific variables."),
9053                   &mpx_set_cmdlist, "set mpx ",
9054                   0 /* allow-unknown */, &setlist);
9055
9056   /* Add "mpx" prefix for the show commands.  */
9057
9058   add_prefix_cmd ("mpx", class_support, show_mpx_cmd, _("\
9059 Show Intel Memory Protection Extensions specific variables."),
9060                   &mpx_show_cmdlist, "show mpx ",
9061                   0 /* allow-unknown */, &showlist);
9062
9063   /* Add "bound" command for the show mpx commands list.  */
9064
9065   add_cmd ("bound", no_class, i386_mpx_info_bounds,
9066            "Show the memory bounds for a given array/pointer storage\
9067  in the bound table.",
9068            &mpx_show_cmdlist);
9069
9070   /* Add "bound" command for the set mpx commands list.  */
9071
9072   add_cmd ("bound", no_class, i386_mpx_set_bounds,
9073            "Set the memory bounds for a given array/pointer storage\
9074  in the bound table.",
9075            &mpx_set_cmdlist);
9076
9077   gdbarch_register_osabi (bfd_arch_i386, 0, GDB_OSABI_SVR4,
9078                           i386_svr4_init_abi);
9079
9080   /* Initialize the i386-specific register groups.  */
9081   i386_init_reggroups ();
9082
9083   /* Tell remote stub that we support XML target description.  */
9084   register_remote_support_xml ("i386");
9085
9086 #if GDB_SELF_TEST
9087   struct
9088   {
9089     const char *xml;
9090     uint64_t mask;
9091   } xml_masks[] = {
9092     { "i386/i386.xml", X86_XSTATE_SSE_MASK },
9093     { "i386/i386-mmx.xml", X86_XSTATE_X87_MASK },
9094     { "i386/i386-avx.xml", X86_XSTATE_AVX_MASK },
9095     { "i386/i386-mpx.xml", X86_XSTATE_MPX_MASK },
9096     { "i386/i386-avx-mpx.xml", X86_XSTATE_AVX_MPX_MASK },
9097     { "i386/i386-avx-avx512.xml", X86_XSTATE_AVX_AVX512_MASK },
9098     { "i386/i386-avx-mpx-avx512-pku.xml",
9099       X86_XSTATE_AVX_MPX_AVX512_PKU_MASK },
9100   };
9101
9102   for (auto &a : xml_masks)
9103     {
9104       auto tdesc = i386_target_description (a.mask);
9105
9106       selftests::record_xml_tdesc (a.xml, tdesc);
9107     }
9108 #endif /* GDB_SELF_TEST */
9109 }