gdb/i386-nat.c

   1 /* Intel x86 (a.k.a. ia32) native-dependent code.
   2    Copyright (C) 2001 Free Software Foundation, Inc.
   3
   4    This file is part of GDB.
   5
   6    This program is free software; you can redistribute it and/or modify
   7    it under the terms of the GNU General Public License as published by
   8    the Free Software Foundation; either version 2 of the License, or
   9    (at your option) any later version.
  10
  11    This program is distributed in the hope that it will be useful,
  12    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14    GNU General Public License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with this program; if not, write to the Free Software
  18    Foundation, Inc., 59 Temple Place - Suite 330,
  19    Boston, MA 02111-1307, USA.  */
  20
  21 #include "defs.h"
  22 #include "breakpoint.h"
  23 #include "command.h"
  24 #include "gdbcmd.h"
  25
  26 /* Support for hardware watchpoints and breakpoints using the x86
  27    debug registers.
  28
  29    This provides several functions for inserting and removing
  30    hardware-assisted breakpoints and watchpoints, testing if
  31    one or more of the watchpoints triggered and at what address,
  32    checking whether a given region can be watched, etc.
  33
  34    A target which wants to use these functions should define
  35    several macros, such as `target_insert_watchpoint' and
  36    `target_stopped_data_address', listed in target.h, to call
  37    the appropriate functions below.  It should also define
  38    I386_USE_GENERIC_WATCHPOINTS in its tm.h file.
  39
  40    In addition, each target should provide several low-level
  41    macros that will be called to insert watchpoints and hardware
  42    breakpoints into the inferior, remove them, and check their
  43    status.  These macros are:
  44
  45       I386_DR_LOW_SET_CONTROL  -- set the debug control (DR7)
  46                                   register to a given value
  47
  48       I386_DR_LOW_SET_ADDR     -- put an address into one debug
  49                                   register
  50
  51       I386_DR_LOW_RESET_ADDR   -- reset the address stored in
  52                                   one debug register
  53
  54       I386_DR_LOW_GET_STATUS   -- return the value of the debug
  55                                   status (DR6) register.
  56
  57    The functions below implement debug registers sharing by
  58    reference counts, and allow to watch regions up to 16 bytes
  59    long.  */
  60
  61 #ifdef I386_USE_GENERIC_WATCHPOINTS
  62
  63 /* Support for 8-byte wide hw watchpoints.  */
  64 #ifndef TARGET_HAS_DR_LEN_8
  65 #define TARGET_HAS_DR_LEN_8 0
  66 #endif
  67
  68 /* Debug registers' indices.  */
  69 #define DR_NADDR                4  /* the number of debug address registers */
  70 #define DR_STATUS               6  /* index of debug status register (DR6) */
  71 #define DR_CONTROL              7  /* index of debug control register (DR7) */
  72
  73 /* DR7 Debug Control register fields.  */
  74
  75 /* How many bits to skip in DR7 to get to R/W and LEN fields.  */
  76 #define DR_CONTROL_SHIFT        16
  77 /* How many bits in DR7 per R/W and LEN field for each watchpoint.  */
  78 #define DR_CONTROL_SIZE         4
  79
  80 /* Watchpoint/breakpoint read/write fields in DR7.  */
  81 #define DR_RW_EXECUTE           (0x0) /* break on instruction execution */
  82 #define DR_RW_WRITE             (0x1) /* break on data writes */
  83 #define DR_RW_READ              (0x3) /* break on data reads or writes */
  84
  85 /* This is here for completeness.  No platform supports this
  86    functionality yet (as of Mar-2001).  Note that the DE flag in the
  87    CR4 register needs to be set to support this.  */
  88 #ifndef DR_RW_IORW
  89 #define DR_RW_IORW              (0x2) /* break on I/O reads or writes */
  90 #endif
  91
  92 /* Watchpoint/breakpoint length fields in DR7.  The 2-bit left shift
  93    is so we could OR this with the read/write field defined above.  */
  94 #define DR_LEN_1                (0x0 << 2) /* 1-byte region watch or breakpt */
  95 #define DR_LEN_2                (0x1 << 2) /* 2-byte region watch */
  96 #define DR_LEN_4                (0x3 << 2) /* 4-byte region watch */
  97 #define DR_LEN_8                (0x2 << 2) /* 8-byte region watch (x86-64) */
  98
  99 /* Local and Global Enable flags in DR7.
 100
 101    When the Local Enable flag is set, the breakpoint/watchpoint is
 102    enabled only for the current task; the processor automatically
 103    clears this flag on every task switch.  When the Global Enable
 104    flag is set, the breakpoint/watchpoint is enabled for all tasks;
 105    the processor never clears this flag.
 106
 107    Currently, all watchpoint are locally enabled.  If you need to
 108    enable them globally, read the comment which pertains to this in
 109    i386_insert_aligned_watchpoint below.  */
 110 #define DR_LOCAL_ENABLE_SHIFT   0   /* extra shift to the local enable bit */
 111 #define DR_GLOBAL_ENABLE_SHIFT  1   /* extra shift to the global enable bit */
 112 #define DR_ENABLE_SIZE          2   /* 2 enable bits per debug register */
 113
 114 /* Local and global exact breakpoint enable flags (a.k.a. slowdown
 115    flags).  These are only required on i386, to allow detection of the
 116    exact instruction which caused a watchpoint to break; i486 and
 117    later processors do that automatically.  We set these flags for
 118    back compatibility.  */
 119 #define DR_LOCAL_SLOWDOWN       (0x100)
 120 #define DR_GLOBAL_SLOWDOWN      (0x200)
 121
 122 /* Fields reserved by Intel.  This includes the GD (General Detect
 123    Enable) flag, which causes a debug exception to be generated when a
 124    MOV instruction accesses one of the debug registers.
 125
 126    FIXME: My Intel manual says we should use 0xF800, not 0xFC00.  */
 127 #define DR_CONTROL_RESERVED     (0xFC00)
 128
 129 /* Auxiliary helper macros.  */
 130
 131 /* A value that masks all fields in DR7 that are reserved by Intel.  */
 132 #define I386_DR_CONTROL_MASK            (~DR_CONTROL_RESERVED)
 133
 134 /* The I'th debug register is vacant if its Local and Global Enable
 135    bits are reset in the Debug Control register.  */
 136 #define I386_DR_VACANT(i) \
 137   ((dr_control_mirror & (3 << (DR_ENABLE_SIZE * (i)))) == 0)
 138
 139 /* Locally enable the break/watchpoint in the I'th debug register.  */
 140 #define I386_DR_LOCAL_ENABLE(i) \
 141   dr_control_mirror |= (1 << (DR_LOCAL_ENABLE_SHIFT + DR_ENABLE_SIZE * (i)))
 142
 143 /* Globally enable the break/watchpoint in the I'th debug register.  */
 144 #define I386_DR_GLOBAL_ENABLE(i) \
 145   dr_control_mirror |= (1 << (DR_GLOBAL_ENABLE_SHIFT + DR_ENABLE_SIZE * (i)))
 146
 147 /* Disable the break/watchpoint in the I'th debug register.  */
 148 #define I386_DR_DISABLE(i) \
 149   dr_control_mirror &= ~(3 << (DR_ENABLE_SIZE * (i)))
 150
 151 /* Set in DR7 the RW and LEN fields for the I'th debug register.  */
 152 #define I386_DR_SET_RW_LEN(i,rwlen) \
 153   do { \
 154     dr_control_mirror &= ~(0x0f << (DR_CONTROL_SHIFT+DR_CONTROL_SIZE*(i)));   \
 155     dr_control_mirror |= ((rwlen) << (DR_CONTROL_SHIFT+DR_CONTROL_SIZE*(i))); \
 156   } while (0)
 157
 158 /* Get from DR7 the RW and LEN fields for the I'th debug register.  */
 159 #define I386_DR_GET_RW_LEN(i) \
 160   ((dr_control_mirror >> (DR_CONTROL_SHIFT + DR_CONTROL_SIZE * (i))) & 0x0f)
 161
 162 /* Did the watchpoint whose address is in the I'th register break?  */
 163 #define I386_DR_WATCH_HIT(i)    (dr_status_mirror & (1 << (i)))
 164
 165 /* A macro to loop over all debug registers.  */
 166 #define ALL_DEBUG_REGISTERS(i)  for (i = 0; i < DR_NADDR; i++)
 167
 168 /* Mirror the inferior's DRi registers.  We keep the status and
 169    control registers separated because they don't hold addresses.  */
 170 static CORE_ADDR dr_mirror[DR_NADDR];
 171 static unsigned  dr_status_mirror, dr_control_mirror;
 172
 173 /* Reference counts for each debug register.  */
 174 static int       dr_ref_count[DR_NADDR];
 175
 176 /* Whether or not to print the mirrored debug registers.  */
 177 static int       maint_show_dr;
 178
 179 /* Types of operations supported by i386_handle_nonaligned_watchpoint.  */
 180 typedef enum { WP_INSERT, WP_REMOVE, WP_COUNT } i386_wp_op_t;
 181
 182 /* Internal functions.  */
 183
 184 /* Return the value of a 4-bit field for DR7 suitable for watching a
 185    region of LEN bytes for accesses of type TYPE.  LEN is assumed
 186    to have the value of 1, 2, or 4.  */
 187 static unsigned i386_length_and_rw_bits (int len, enum target_hw_bp_type type);
 188
 189 /* Insert a watchpoint at address ADDR, which is assumed to be aligned
 190    according to the length of the region to watch.  LEN_RW_BITS is the
 191    value of the bit-field from DR7 which describes the length and
 192    access type of the region to be watched by this watchpoint.  Return
 193    0 on success, -1 on failure.  */
 194 static int i386_insert_aligned_watchpoint (CORE_ADDR addr,
 195                                            unsigned len_rw_bits);
 196
 197 /* Remove a watchpoint at address ADDR, which is assumed to be aligned
 198    according to the length of the region to watch.  LEN_RW_BITS is the
 199    value of the bits from DR7 which describes the length and access
 200    type of the region watched by this watchpoint.  Return 0 on
 201    success, -1 on failure.  */
 202 static int i386_remove_aligned_watchpoint (CORE_ADDR addr,
 203                                            unsigned len_rw_bits);
 204
 205 /* Insert or remove a (possibly non-aligned) watchpoint, or count the
 206    number of debug registers required to watch a region at address
 207    ADDR whose length is LEN for accesses of type TYPE.  Return 0 on
 208    successful insertion or removal, a positive number when queried
 209    about the number of registers, or -1 on failure.  If WHAT is not
 210    a valid value, bombs through internal_error.  */
 211 static int i386_handle_nonaligned_watchpoint (i386_wp_op_t what,
 212                                               CORE_ADDR addr, int len,
 213                                               enum target_hw_bp_type type);
 214
 215 /* Implementation.  */
 216
 217 /* Clear the reference counts and forget everything we knew about
 218    the debug registers.  */
 219 void
 220 i386_cleanup_dregs (void)
 221 {
 222   int i;
 223
 224   ALL_DEBUG_REGISTERS(i)
 225     {
 226       dr_mirror[i] = 0;
 227       dr_ref_count[i] = 0;
 228     }
 229   dr_control_mirror = 0;
 230   dr_status_mirror  = 0;
 231 }
 232
 233 #ifndef LINUX_CHILD_POST_STARTUP_INFERIOR
 234 /* Reset all debug registers at each new startup
 235    to avoid missing watchpoints after restart.  */
 236 void
 237 child_post_startup_inferior (ptid_t ptid)
 238 {
 239   i386_cleanup_dregs ();
 240 }
 241 #endif /* LINUX_CHILD_POST_STARTUP_INFERIOR */
 242
 243 /* Print the values of the mirrored debug registers.
 244    This is called when maint_show_dr is non-zero.  To set that
 245    up, type "maint show-debug-regs" at GDB's prompt.  */
 246 static void
 247 i386_show_dr (const char *func, CORE_ADDR addr,
 248               int len, enum target_hw_bp_type type)
 249 {
 250   int i;
 251
 252   puts_unfiltered (func);
 253   if (addr || len)
 254     printf_unfiltered (" (addr=%lx, len=%d, type=%s)",
 255                        /* This code is for ia32, so casting CORE_ADDR
 256                           to unsigned long should be okay.  */
 257                        (unsigned long)addr, len,
 258                        type == hw_write ? "data-write"
 259                        : (type == hw_read ? "data-read"
 260                           : (type == hw_access ? "data-read/write"
 261                              : (type == hw_execute ? "instruction-execute"
 262                                 /* FIXME: if/when I/O read/write
 263                                    watchpoints are supported, add them
 264                                    here.  */
 265                                 : "??unknown??"))));
 266   puts_unfiltered (":\n");
 267   printf_unfiltered ("\tCONTROL (DR7): %08x          STATUS (DR6): %08x\n",
 268                      dr_control_mirror, dr_status_mirror);
 269   ALL_DEBUG_REGISTERS(i)
 270     {
 271       printf_unfiltered ("\tDR%d: addr=0x%s, ref.count=%d  DR%d: addr=0x%s, ref.count=%d\n",
 272                          i, paddr(dr_mirror[i]), dr_ref_count[i],
 273                          i+1, paddr(dr_mirror[i+1]), dr_ref_count[i+1]);
 274       i++;
 275     }
 276 }
 277
 278 /* Return the value of a 4-bit field for DR7 suitable for watching a
 279    region of LEN bytes for accesses of type TYPE.  LEN is assumed
 280    to have the value of 1, 2, or 4.  */
 281 static unsigned
 282 i386_length_and_rw_bits (int len, enum target_hw_bp_type type)
 283 {
 284   unsigned rw;
 285
 286   switch (type)
 287     {
 288       case hw_execute:
 289         rw = DR_RW_EXECUTE;
 290         break;
 291       case hw_write:
 292         rw = DR_RW_WRITE;
 293         break;
 294       case hw_read:      /* x86 doesn't support data-read watchpoints */
 295       case hw_access:
 296         rw = DR_RW_READ;
 297         break;
 298 #if 0
 299       case hw_io_access: /* not yet supported */
 300         rw = DR_RW_IORW;
 301         break;
 302 #endif
 303       default:
 304         internal_error (__FILE__, __LINE__, "\
 305 Invalid hw breakpoint type %d in i386_length_and_rw_bits.\n", (int)type);
 306     }
 307
 308   switch (len)
 309     {
 310       case 1:
 311         return (DR_LEN_1 | rw);
 312       case 2:
 313         return (DR_LEN_2 | rw);
 314       case 4:
 315         return (DR_LEN_4 | rw);
 316       case 8:
 317         if (TARGET_HAS_DR_LEN_8)
 318           return (DR_LEN_8 | rw);
 319       default:
 320         internal_error (__FILE__, __LINE__, "\
 321 Invalid hw breakpoint length %d in i386_length_and_rw_bits.\n", len);
 322     }
 323 }
 324
 325 /* Insert a watchpoint at address ADDR, which is assumed to be aligned
 326    according to the length of the region to watch.  LEN_RW_BITS is the
 327    value of the bits from DR7 which describes the length and access
 328    type of the region to be watched by this watchpoint.  Return 0 on
 329    success, -1 on failure.  */
 330 static int
 331 i386_insert_aligned_watchpoint (CORE_ADDR addr, unsigned len_rw_bits)
 332 {
 333   int i;
 334
 335   /* First, look for an occupied debug register with the same address
 336      and the same RW and LEN definitions.  If we find one, we can
 337      reuse it for this watchpoint as well (and save a register).  */
 338   ALL_DEBUG_REGISTERS(i)
 339     {
 340       if (!I386_DR_VACANT (i)
 341           && dr_mirror[i] == addr
 342           && I386_DR_GET_RW_LEN (i) == len_rw_bits)
 343         {
 344           dr_ref_count[i]++;
 345           return 0;
 346         }
 347     }
 348
 349   /* Next, look for a vacant debug register.  */
 350   ALL_DEBUG_REGISTERS(i)
 351     {
 352       if (I386_DR_VACANT (i))
 353         break;
 354     }
 355
 356   /* No more debug registers!  */
 357   if (i >= DR_NADDR)
 358     return -1;
 359
 360   /* Now set up the register I to watch our region.  */
 361
 362   /* Record the info in our local mirrored array.  */
 363   dr_mirror[i] = addr;
 364   dr_ref_count[i] = 1;
 365   I386_DR_SET_RW_LEN (i, len_rw_bits);
 366   /* Note: we only enable the watchpoint locally, i.e. in the current
 367      task.  Currently, no x86 target allows or supports global
 368      watchpoints; however, if any target would want that in the
 369      future, GDB should probably provide a command to control whether
 370      to enable watchpoints globally or locally, and the code below
 371      should use global or local enable and slow-down flags as
 372      appropriate.  */
 373   I386_DR_LOCAL_ENABLE (i);
 374   dr_control_mirror |= DR_LOCAL_SLOWDOWN;
 375   dr_control_mirror &= I386_DR_CONTROL_MASK;
 376
 377   /* Finally, actually pass the info to the inferior.  */
 378   I386_DR_LOW_SET_ADDR (i, addr);
 379   I386_DR_LOW_SET_CONTROL (dr_control_mirror);
 380
 381   return 0;
 382 }
 383
 384 /* Remove a watchpoint at address ADDR, which is assumed to be aligned
 385    according to the length of the region to watch.  LEN_RW_BITS is the
 386    value of the bits from DR7 which describes the length and access
 387    type of the region watched by this watchpoint.  Return 0 on
 388    success, -1 on failure.  */
 389 static int
 390 i386_remove_aligned_watchpoint (CORE_ADDR addr, unsigned len_rw_bits)
 391 {
 392   int i, retval = -1;
 393
 394   ALL_DEBUG_REGISTERS(i)
 395     {
 396       if (!I386_DR_VACANT (i)
 397           && dr_mirror[i] == addr
 398           && I386_DR_GET_RW_LEN (i) == len_rw_bits)
 399         {
 400           if (--dr_ref_count[i] == 0) /* no longer in use? */
 401             {
 402               /* Reset our mirror.  */
 403               dr_mirror[i] = 0;
 404               I386_DR_DISABLE (i);
 405               /* Reset it in the inferior.  */
 406               I386_DR_LOW_SET_CONTROL (dr_control_mirror);
 407               I386_DR_LOW_RESET_ADDR (i);
 408             }
 409           retval = 0;
 410         }
 411     }
 412
 413   return retval;
 414 }
 415
 416 /* Insert or remove a (possibly non-aligned) watchpoint, or count the
 417    number of debug registers required to watch a region at address
 418    ADDR whose length is LEN for accesses of type TYPE.  Return 0 on
 419    successful insertion or removal, a positive number when queried
 420    about the number of registers, or -1 on failure.  If WHAT is not
 421    a valid value, bombs through internal_error.  */
 422 static int
 423 i386_handle_nonaligned_watchpoint (i386_wp_op_t what, CORE_ADDR addr, int len,
 424                                    enum target_hw_bp_type type)
 425 {
 426   int align;
 427   int size;
 428   int rv = 0, status = 0;
 429   int max_wp_len = TARGET_HAS_DR_LEN_8 ? 8 : 4;
 430
 431   static int size_try_array[8][8] =
 432   {
 433     {1, 1, 1, 1, 1, 1, 1, 1},   /* trying size one */
 434     {2, 1, 2, 1, 2, 1, 2, 1},   /* trying size two */
 435     {2, 1, 2, 1, 2, 1, 2, 1},   /* trying size three */
 436     {4, 1, 2, 1, 4, 1, 2, 1},   /* trying size four */
 437     {4, 1, 2, 1, 4, 1, 2, 1},   /* trying size five */
 438     {4, 1, 2, 1, 4, 1, 2, 1},   /* trying size six */
 439     {4, 1, 2, 1, 4, 1, 2, 1},   /* trying size seven */
 440     {8, 1, 2, 1, 4, 1, 2, 1},   /* trying size eight */
 441   };
 442
 443   while (len > 0)
 444     {
 445       align = addr % max_wp_len;
 446       /* Four(eigth on x86_64) is the maximum length an x86 debug register
 447          can watch.  */
 448       size = size_try_array[len > max_wp_len ? (max_wp_len - 1) : len - 1][align];
 449       if (what == WP_COUNT)
 450         /* size_try_array[] is defined so that each iteration through
 451            the loop is guaranteed to produce an address and a size
 452            that can be watched with a single debug register.  Thus,
 453            for counting the registers required to watch a region, we
 454            simply need to increment the count on each iteration.  */
 455         rv++;
 456       else
 457         {
 458           unsigned len_rw = i386_length_and_rw_bits (size, type);
 459
 460           if (what == WP_INSERT)
 461             status = i386_insert_aligned_watchpoint (addr, len_rw);
 462           else if (what == WP_REMOVE)
 463             status = i386_remove_aligned_watchpoint (addr, len_rw);
 464           else
 465             internal_error (__FILE__, __LINE__, "\
 466 Invalid value %d of operation in i386_handle_nonaligned_watchpoint.\n",
 467                             (int)what);
 468           /* We keep the loop going even after a failure, because some
 469              of the other aligned watchpoints might still succeed
 470              (e.g. if they watch addresses that are already watched,
 471              in which case we just increment the reference counts of
 472              occupied debug registers).  If we break out of the loop
 473              too early, we could cause those addresses watched by
 474              other watchpoints to be disabled when breakpoint.c reacts
 475              to our failure to insert this watchpoint and tries to
 476              remove it.  */
 477           if (status)
 478             rv = status;
 479         }
 480       addr += size;
 481       len -= size;
 482     }
 483   return rv;
 484 }
 485
 486 /* Insert a watchpoint to watch a memory region which starts at
 487    address ADDR and whose length is LEN bytes.  Watch memory accesses
 488    of the type TYPE.  Return 0 on success, -1 on failure.  */
 489 int
 490 i386_insert_watchpoint (CORE_ADDR addr, int len, int type)
 491 {
 492   int retval;
 493
 494   if (((len != 1 && len !=2 && len !=4) && !(TARGET_HAS_DR_LEN_8 && len == 8))
 495       || addr % len != 0)
 496     retval = i386_handle_nonaligned_watchpoint (WP_INSERT, addr, len, type);
 497   else
 498     {
 499       unsigned len_rw = i386_length_and_rw_bits (len, type);
 500
 501       retval = i386_insert_aligned_watchpoint (addr, len_rw);
 502     }
 503
 504   if (maint_show_dr)
 505     i386_show_dr ("insert_watchpoint", addr, len, type);
 506
 507   return retval;
 508 }
 509
 510 /* Remove a watchpoint that watched the memory region which starts at
 511    address ADDR, whose length is LEN bytes, and for accesses of the
 512    type TYPE.  Return 0 on success, -1 on failure.  */
 513 int
 514 i386_remove_watchpoint (CORE_ADDR addr, int len, int type)
 515 {
 516   int retval;
 517
 518   if (((len != 1 && len !=2 && len !=4) && !(TARGET_HAS_DR_LEN_8 && len == 8))
 519       || addr % len != 0)
 520     retval = i386_handle_nonaligned_watchpoint (WP_REMOVE, addr, len, type);
 521   else
 522     {
 523       unsigned len_rw = i386_length_and_rw_bits (len, type);
 524
 525       retval = i386_remove_aligned_watchpoint (addr, len_rw);
 526     }
 527
 528   if (maint_show_dr)
 529     i386_show_dr ("remove_watchpoint", addr, len, type);
 530
 531   return retval;
 532 }
 533
 534 /* Return non-zero if we can watch a memory region that starts at
 535    address ADDR and whose length is LEN bytes.  */
 536 int
 537 i386_region_ok_for_watchpoint (CORE_ADDR addr, int len)
 538 {
 539   /* Compute how many aligned watchpoints we would need to cover this
 540      region.  */
 541   int nregs = i386_handle_nonaligned_watchpoint (WP_COUNT, addr, len,
 542                                                  hw_write);
 543
 544   return nregs <= DR_NADDR ? 1 : 0;
 545 }
 546
 547 /* If the inferior has some watchpoint that triggered, return the
 548    address associated with that watchpoint.  Otherwise, return
 549    zero.  */
 550 CORE_ADDR
 551 i386_stopped_data_address (void)
 552 {
 553   int i;
 554   CORE_ADDR ret = 0;
 555
 556   dr_status_mirror = I386_DR_LOW_GET_STATUS ();
 557
 558   ALL_DEBUG_REGISTERS(i)
 559     {
 560       if (I386_DR_WATCH_HIT (i)
 561           /* This second condition makes sure DRi is set up for a data
 562              watchpoint, not a hardware breakpoint.  The reason is
 563              that GDB doesn't call the target_stopped_data_address
 564              method except for data watchpoints.  In other words, I'm
 565              being paranoiac.  */
 566           && I386_DR_GET_RW_LEN (i) != 0)
 567         {
 568           ret = dr_mirror[i];
 569           if (maint_show_dr)
 570             i386_show_dr ("watchpoint_hit", ret, -1, hw_write);
 571         }
 572     }
 573   if (maint_show_dr && ret == 0)
 574     i386_show_dr ("stopped_data_addr", 0, 0, hw_write);
 575
 576   return ret;
 577 }
 578
 579 /* Return non-zero if the inferior has some break/watchpoint that
 580    triggered.  */
 581 int
 582 i386_stopped_by_hwbp (void)
 583 {
 584   int i;
 585
 586   dr_status_mirror = I386_DR_LOW_GET_STATUS ();
 587   if (maint_show_dr)
 588     i386_show_dr ("stopped_by_hwbp", 0, 0, hw_execute);
 589
 590   ALL_DEBUG_REGISTERS(i)
 591     {
 592       if (I386_DR_WATCH_HIT (i))
 593         return 1;
 594     }
 595
 596   return 0;
 597 }
 598
 599 /* Insert a hardware-assisted breakpoint at address ADDR.  SHADOW is
 600    unused.  Return 0 on success, EBUSY on failure.  */
 601 int
 602 i386_insert_hw_breakpoint (CORE_ADDR addr, void *shadow)
 603 {
 604   unsigned len_rw = i386_length_and_rw_bits (1, hw_execute);
 605   int retval = i386_insert_aligned_watchpoint (addr, len_rw) ? EBUSY : 0;
 606
 607   if (maint_show_dr)
 608     i386_show_dr ("insert_hwbp", addr, 1, hw_execute);
 609
 610   return retval;
 611 }
 612
 613 /* Remove a hardware-assisted breakpoint at address ADDR.  SHADOW is
 614    unused.  Return 0 on success, -1 on failure.  */
 615 int
 616 i386_remove_hw_breakpoint (CORE_ADDR addr, void *shadow)
 617 {
 618   unsigned len_rw = i386_length_and_rw_bits (1, hw_execute);
 619   int retval = i386_remove_aligned_watchpoint (addr, len_rw);
 620
 621   if (maint_show_dr)
 622     i386_show_dr ("remove_hwbp", addr, 1, hw_execute);
 623
 624   return retval;
 625 }
 626
 627 #endif /* I386_USE_GENERIC_WATCHPOINTS */
 628
 629 \f
 630 void
 631 _initialize_i386_nat (void)
 632 {
 633 #ifdef I386_USE_GENERIC_WATCHPOINTS
 634   /* A maintenance command to enable printing the internal DRi mirror
 635      variables.  */
 636   add_set_cmd ("show-debug-regs", class_maintenance,
 637                var_boolean, (char *) &maint_show_dr,
 638                "\
 639 Set whether to show variables that mirror the x86 debug registers.\n\
 640 Use \"on\" to enable, \"off\" to disable.\n\
 641 If enabled, the debug registers values are shown when GDB inserts\n\
 642 or removes a hardware breakpoint or watchpoint, and when the inferior\n\
 643 triggers a breakpoint or watchpoint.", &maintenancelist);
 644 #endif
 645 }