gdb/aarch64-tdep.c

   1 /* Common target dependent code for GDB on AArch64 systems.
   2
   3    Copyright (C) 2009-2015 Free Software Foundation, Inc.
   4    Contributed by ARM Ltd.
   5
   6    This file is part of GDB.
   7
   8    This program is free software; you can redistribute it and/or modify
   9    it under the terms of the GNU General Public License as published by
  10    the Free Software Foundation; either version 3 of the License, or
  11    (at your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful,
  14    but WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16    GNU General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program.  If not, see <http://www.gnu.org/licenses/>.  */
  20
  21 #include "defs.h"
  22
  23 #include "frame.h"
  24 #include "inferior.h"
  25 #include "gdbcmd.h"
  26 #include "gdbcore.h"
  27 #include "dis-asm.h"
  28 #include "regcache.h"
  29 #include "reggroups.h"
  30 #include "doublest.h"
  31 #include "value.h"
  32 #include "arch-utils.h"
  33 #include "osabi.h"
  34 #include "frame-unwind.h"
  35 #include "frame-base.h"
  36 #include "trad-frame.h"
  37 #include "objfiles.h"
  38 #include "dwarf2-frame.h"
  39 #include "gdbtypes.h"
  40 #include "prologue-value.h"
  41 #include "target-descriptions.h"
  42 #include "user-regs.h"
  43 #include "language.h"
  44 #include "infcall.h"
  45 #include "ax.h"
  46 #include "ax-gdb.h"
  47
  48 #include "aarch64-tdep.h"
  49
  50 #include "elf-bfd.h"
  51 #include "elf/aarch64.h"
  52
  53 #include "vec.h"
  54
  55 #include "record.h"
  56 #include "record-full.h"
  57
  58 #include "features/aarch64.c"
  59
  60 /* Pseudo register base numbers.  */
  61 #define AARCH64_Q0_REGNUM 0
  62 #define AARCH64_D0_REGNUM (AARCH64_Q0_REGNUM + 32)
  63 #define AARCH64_S0_REGNUM (AARCH64_D0_REGNUM + 32)
  64 #define AARCH64_H0_REGNUM (AARCH64_S0_REGNUM + 32)
  65 #define AARCH64_B0_REGNUM (AARCH64_H0_REGNUM + 32)
  66
  67 /* The standard register names, and all the valid aliases for them.  */
  68 static const struct
  69 {
  70   const char *const name;
  71   int regnum;
  72 } aarch64_register_aliases[] =
  73 {
  74   /* 64-bit register names.  */
  75   {"fp", AARCH64_FP_REGNUM},
  76   {"lr", AARCH64_LR_REGNUM},
  77   {"sp", AARCH64_SP_REGNUM},
  78
  79   /* 32-bit register names.  */
  80   {"w0", AARCH64_X0_REGNUM + 0},
  81   {"w1", AARCH64_X0_REGNUM + 1},
  82   {"w2", AARCH64_X0_REGNUM + 2},
  83   {"w3", AARCH64_X0_REGNUM + 3},
  84   {"w4", AARCH64_X0_REGNUM + 4},
  85   {"w5", AARCH64_X0_REGNUM + 5},
  86   {"w6", AARCH64_X0_REGNUM + 6},
  87   {"w7", AARCH64_X0_REGNUM + 7},
  88   {"w8", AARCH64_X0_REGNUM + 8},
  89   {"w9", AARCH64_X0_REGNUM + 9},
  90   {"w10", AARCH64_X0_REGNUM + 10},
  91   {"w11", AARCH64_X0_REGNUM + 11},
  92   {"w12", AARCH64_X0_REGNUM + 12},
  93   {"w13", AARCH64_X0_REGNUM + 13},
  94   {"w14", AARCH64_X0_REGNUM + 14},
  95   {"w15", AARCH64_X0_REGNUM + 15},
  96   {"w16", AARCH64_X0_REGNUM + 16},
  97   {"w17", AARCH64_X0_REGNUM + 17},
  98   {"w18", AARCH64_X0_REGNUM + 18},
  99   {"w19", AARCH64_X0_REGNUM + 19},
 100   {"w20", AARCH64_X0_REGNUM + 20},
 101   {"w21", AARCH64_X0_REGNUM + 21},
 102   {"w22", AARCH64_X0_REGNUM + 22},
 103   {"w23", AARCH64_X0_REGNUM + 23},
 104   {"w24", AARCH64_X0_REGNUM + 24},
 105   {"w25", AARCH64_X0_REGNUM + 25},
 106   {"w26", AARCH64_X0_REGNUM + 26},
 107   {"w27", AARCH64_X0_REGNUM + 27},
 108   {"w28", AARCH64_X0_REGNUM + 28},
 109   {"w29", AARCH64_X0_REGNUM + 29},
 110   {"w30", AARCH64_X0_REGNUM + 30},
 111
 112   /*  specials */
 113   {"ip0", AARCH64_X0_REGNUM + 16},
 114   {"ip1", AARCH64_X0_REGNUM + 17}
 115 };
 116
 117 /* The required core 'R' registers.  */
 118 static const char *const aarch64_r_register_names[] =
 119 {
 120   /* These registers must appear in consecutive RAW register number
 121      order and they must begin with AARCH64_X0_REGNUM! */
 122   "x0", "x1", "x2", "x3",
 123   "x4", "x5", "x6", "x7",
 124   "x8", "x9", "x10", "x11",
 125   "x12", "x13", "x14", "x15",
 126   "x16", "x17", "x18", "x19",
 127   "x20", "x21", "x22", "x23",
 128   "x24", "x25", "x26", "x27",
 129   "x28", "x29", "x30", "sp",
 130   "pc", "cpsr"
 131 };
 132
 133 /* The FP/SIMD 'V' registers.  */
 134 static const char *const aarch64_v_register_names[] =
 135 {
 136   /* These registers must appear in consecutive RAW register number
 137      order and they must begin with AARCH64_V0_REGNUM! */
 138   "v0", "v1", "v2", "v3",
 139   "v4", "v5", "v6", "v7",
 140   "v8", "v9", "v10", "v11",
 141   "v12", "v13", "v14", "v15",
 142   "v16", "v17", "v18", "v19",
 143   "v20", "v21", "v22", "v23",
 144   "v24", "v25", "v26", "v27",
 145   "v28", "v29", "v30", "v31",
 146   "fpsr",
 147   "fpcr"
 148 };
 149
 150 /* AArch64 prologue cache structure.  */
 151 struct aarch64_prologue_cache
 152 {
 153   /* The program counter at the start of the function.  It is used to
 154      identify this frame as a prologue frame.  */
 155   CORE_ADDR func;
 156
 157   /* The program counter at the time this frame was created; i.e. where
 158      this function was called from.  It is used to identify this frame as a
 159      stub frame.  */
 160   CORE_ADDR prev_pc;
 161
 162   /* The stack pointer at the time this frame was created; i.e. the
 163      caller's stack pointer when this function was called.  It is used
 164      to identify this frame.  */
 165   CORE_ADDR prev_sp;
 166
 167   /* Is the target available to read from?  */
 168   int available_p;
 169
 170   /* The frame base for this frame is just prev_sp - frame size.
 171      FRAMESIZE is the distance from the frame pointer to the
 172      initial stack pointer.  */
 173   int framesize;
 174
 175   /* The register used to hold the frame pointer for this frame.  */
 176   int framereg;
 177
 178   /* Saved register offsets.  */
 179   struct trad_frame_saved_reg *saved_regs;
 180 };
 181
 182 /* Toggle this file's internal debugging dump.  */
 183 static int aarch64_debug;
 184
 185 static void
 186 show_aarch64_debug (struct ui_file *file, int from_tty,
 187                     struct cmd_list_element *c, const char *value)
 188 {
 189   fprintf_filtered (file, _("AArch64 debugging is %s.\n"), value);
 190 }
 191
 192 /* Extract a signed value from a bit field within an instruction
 193    encoding.
 194
 195    INSN is the instruction opcode.
 196
 197    WIDTH specifies the width of the bit field to extract (in bits).
 198
 199    OFFSET specifies the least significant bit of the field where bits
 200    are numbered zero counting from least to most significant.  */
 201
 202 static int32_t
 203 extract_signed_bitfield (uint32_t insn, unsigned width, unsigned offset)
 204 {
 205   unsigned shift_l = sizeof (int32_t) * 8 - (offset + width);
 206   unsigned shift_r = sizeof (int32_t) * 8 - width;
 207
 208   return ((int32_t) insn << shift_l) >> shift_r;
 209 }
 210
 211 /* Determine if specified bits within an instruction opcode matches a
 212    specific pattern.
 213
 214    INSN is the instruction opcode.
 215
 216    MASK specifies the bits within the opcode that are to be tested
 217    agsinst for a match with PATTERN.  */
 218
 219 static int
 220 decode_masked_match (uint32_t insn, uint32_t mask, uint32_t pattern)
 221 {
 222   return (insn & mask) == pattern;
 223 }
 224
 225 /* Decode an opcode if it represents an immediate ADD or SUB instruction.
 226
 227    ADDR specifies the address of the opcode.
 228    INSN specifies the opcode to test.
 229    RD receives the 'rd' field from the decoded instruction.
 230    RN receives the 'rn' field from the decoded instruction.
 231
 232    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 233 static int
 234 decode_add_sub_imm (CORE_ADDR addr, uint32_t insn, unsigned *rd, unsigned *rn,
 235                     int32_t *imm)
 236 {
 237   if ((insn & 0x9f000000) == 0x91000000)
 238     {
 239       unsigned shift;
 240       unsigned op_is_sub;
 241
 242       *rd = (insn >> 0) & 0x1f;
 243       *rn = (insn >> 5) & 0x1f;
 244       *imm = (insn >> 10) & 0xfff;
 245       shift = (insn >> 22) & 0x3;
 246       op_is_sub = (insn >> 30) & 0x1;
 247
 248       switch (shift)
 249         {
 250         case 0:
 251           break;
 252         case 1:
 253           *imm <<= 12;
 254           break;
 255         default:
 256           /* UNDEFINED */
 257           return 0;
 258         }
 259
 260       if (op_is_sub)
 261         *imm = -*imm;
 262
 263       if (aarch64_debug)
 264         fprintf_unfiltered (gdb_stdlog,
 265                             "decode: 0x%s 0x%x add x%u, x%u, #%d\n",
 266                             core_addr_to_string_nz (addr), insn, *rd, *rn,
 267                             *imm);
 268       return 1;
 269     }
 270   return 0;
 271 }
 272
 273 /* Decode an opcode if it represents an ADRP instruction.
 274
 275    ADDR specifies the address of the opcode.
 276    INSN specifies the opcode to test.
 277    RD receives the 'rd' field from the decoded instruction.
 278
 279    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 280
 281 static int
 282 decode_adrp (CORE_ADDR addr, uint32_t insn, unsigned *rd)
 283 {
 284   if (decode_masked_match (insn, 0x9f000000, 0x90000000))
 285     {
 286       *rd = (insn >> 0) & 0x1f;
 287
 288       if (aarch64_debug)
 289         fprintf_unfiltered (gdb_stdlog,
 290                             "decode: 0x%s 0x%x adrp x%u, #?\n",
 291                             core_addr_to_string_nz (addr), insn, *rd);
 292       return 1;
 293     }
 294   return 0;
 295 }
 296
 297 /* Decode an opcode if it represents an branch immediate or branch
 298    and link immediate instruction.
 299
 300    ADDR specifies the address of the opcode.
 301    INSN specifies the opcode to test.
 302    IS_BL receives the 'op' bit from the decoded instruction.
 303    OFFSET receives the immediate offset from the decoded instruction.
 304
 305    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 306
 307 static int
 308 decode_b (CORE_ADDR addr, uint32_t insn, int *is_bl, int32_t *offset)
 309 {
 310   /* b  0001 01ii iiii iiii iiii iiii iiii iiii */
 311   /* bl 1001 01ii iiii iiii iiii iiii iiii iiii */
 312   if (decode_masked_match (insn, 0x7c000000, 0x14000000))
 313     {
 314       *is_bl = (insn >> 31) & 0x1;
 315       *offset = extract_signed_bitfield (insn, 26, 0) << 2;
 316
 317       if (aarch64_debug)
 318         fprintf_unfiltered (gdb_stdlog,
 319                             "decode: 0x%s 0x%x %s 0x%s\n",
 320                             core_addr_to_string_nz (addr), insn,
 321                             *is_bl ? "bl" : "b",
 322                             core_addr_to_string_nz (addr + *offset));
 323
 324       return 1;
 325     }
 326   return 0;
 327 }
 328
 329 /* Decode an opcode if it represents a conditional branch instruction.
 330
 331    ADDR specifies the address of the opcode.
 332    INSN specifies the opcode to test.
 333    COND receives the branch condition field from the decoded
 334    instruction.
 335    OFFSET receives the immediate offset from the decoded instruction.
 336
 337    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 338
 339 static int
 340 decode_bcond (CORE_ADDR addr, uint32_t insn, unsigned *cond, int32_t *offset)
 341 {
 342   /* b.cond  0101 0100 iiii iiii iiii iiii iii0 cccc */
 343   if (decode_masked_match (insn, 0xff000010, 0x54000000))
 344     {
 345       *cond = (insn >> 0) & 0xf;
 346       *offset = extract_signed_bitfield (insn, 19, 5) << 2;
 347
 348       if (aarch64_debug)
 349         fprintf_unfiltered (gdb_stdlog,
 350                             "decode: 0x%s 0x%x b<%u> 0x%s\n",
 351                             core_addr_to_string_nz (addr), insn, *cond,
 352                             core_addr_to_string_nz (addr + *offset));
 353       return 1;
 354     }
 355   return 0;
 356 }
 357
 358 /* Decode an opcode if it represents a branch via register instruction.
 359
 360    ADDR specifies the address of the opcode.
 361    INSN specifies the opcode to test.
 362    IS_BLR receives the 'op' bit from the decoded instruction.
 363    RN receives the 'rn' field from the decoded instruction.
 364
 365    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 366
 367 static int
 368 decode_br (CORE_ADDR addr, uint32_t insn, int *is_blr, unsigned *rn)
 369 {
 370   /*         8   4   0   6   2   8   4   0 */
 371   /* blr  110101100011111100000000000rrrrr */
 372   /* br   110101100001111100000000000rrrrr */
 373   if (decode_masked_match (insn, 0xffdffc1f, 0xd61f0000))
 374     {
 375       *is_blr = (insn >> 21) & 1;
 376       *rn = (insn >> 5) & 0x1f;
 377
 378       if (aarch64_debug)
 379         fprintf_unfiltered (gdb_stdlog,
 380                             "decode: 0x%s 0x%x %s 0x%x\n",
 381                             core_addr_to_string_nz (addr), insn,
 382                             *is_blr ? "blr" : "br", *rn);
 383
 384       return 1;
 385     }
 386   return 0;
 387 }
 388
 389 /* Decode an opcode if it represents a CBZ or CBNZ instruction.
 390
 391    ADDR specifies the address of the opcode.
 392    INSN specifies the opcode to test.
 393    IS64 receives the 'sf' field from the decoded instruction.
 394    IS_CBNZ receives the 'op' field from the decoded instruction.
 395    RN receives the 'rn' field from the decoded instruction.
 396    OFFSET receives the 'imm19' field from the decoded instruction.
 397
 398    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 399
 400 static int
 401 decode_cb (CORE_ADDR addr, uint32_t insn, int *is64, int *is_cbnz,
 402            unsigned *rn, int32_t *offset)
 403 {
 404   if (decode_masked_match (insn, 0x7e000000, 0x34000000))
 405     {
 406       /* cbz  T011 010o iiii iiii iiii iiii iiir rrrr */
 407       /* cbnz T011 010o iiii iiii iiii iiii iiir rrrr */
 408
 409       *rn = (insn >> 0) & 0x1f;
 410       *is64 = (insn >> 31) & 0x1;
 411       *is_cbnz = (insn >> 24) & 0x1;
 412       *offset = extract_signed_bitfield (insn, 19, 5) << 2;
 413
 414       if (aarch64_debug)
 415         fprintf_unfiltered (gdb_stdlog,
 416                             "decode: 0x%s 0x%x %s 0x%s\n",
 417                             core_addr_to_string_nz (addr), insn,
 418                             *is_cbnz ? "cbnz" : "cbz",
 419                             core_addr_to_string_nz (addr + *offset));
 420       return 1;
 421     }
 422   return 0;
 423 }
 424
 425 /* Decode an opcode if it represents a ERET instruction.
 426
 427    ADDR specifies the address of the opcode.
 428    INSN specifies the opcode to test.
 429
 430    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 431
 432 static int
 433 decode_eret (CORE_ADDR addr, uint32_t insn)
 434 {
 435   /* eret 1101 0110 1001 1111 0000 0011 1110 0000 */
 436   if (insn == 0xd69f03e0)
 437     {
 438       if (aarch64_debug)
 439         fprintf_unfiltered (gdb_stdlog, "decode: 0x%s 0x%x eret\n",
 440                             core_addr_to_string_nz (addr), insn);
 441       return 1;
 442     }
 443   return 0;
 444 }
 445
 446 /* Decode an opcode if it represents a MOVZ instruction.
 447
 448    ADDR specifies the address of the opcode.
 449    INSN specifies the opcode to test.
 450    RD receives the 'rd' field from the decoded instruction.
 451
 452    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 453
 454 static int
 455 decode_movz (CORE_ADDR addr, uint32_t insn, unsigned *rd)
 456 {
 457   if (decode_masked_match (insn, 0xff800000, 0x52800000))
 458     {
 459       *rd = (insn >> 0) & 0x1f;
 460
 461       if (aarch64_debug)
 462         fprintf_unfiltered (gdb_stdlog,
 463                             "decode: 0x%s 0x%x movz x%u, #?\n",
 464                             core_addr_to_string_nz (addr), insn, *rd);
 465       return 1;
 466     }
 467   return 0;
 468 }
 469
 470 /* Decode an opcode if it represents a ORR (shifted register)
 471    instruction.
 472
 473    ADDR specifies the address of the opcode.
 474    INSN specifies the opcode to test.
 475    RD receives the 'rd' field from the decoded instruction.
 476    RN receives the 'rn' field from the decoded instruction.
 477    RM receives the 'rm' field from the decoded instruction.
 478    IMM receives the 'imm6' field from the decoded instruction.
 479
 480    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 481
 482 static int
 483 decode_orr_shifted_register_x (CORE_ADDR addr,
 484                                uint32_t insn, unsigned *rd, unsigned *rn,
 485                                unsigned *rm, int32_t *imm)
 486 {
 487   if (decode_masked_match (insn, 0xff200000, 0xaa000000))
 488     {
 489       *rd = (insn >> 0) & 0x1f;
 490       *rn = (insn >> 5) & 0x1f;
 491       *rm = (insn >> 16) & 0x1f;
 492       *imm = (insn >> 10) & 0x3f;
 493
 494       if (aarch64_debug)
 495         fprintf_unfiltered (gdb_stdlog,
 496                             "decode: 0x%s 0x%x orr x%u, x%u, x%u, #%u\n",
 497                             core_addr_to_string_nz (addr), insn, *rd,
 498                             *rn, *rm, *imm);
 499       return 1;
 500     }
 501   return 0;
 502 }
 503
 504 /* Decode an opcode if it represents a RET instruction.
 505
 506    ADDR specifies the address of the opcode.
 507    INSN specifies the opcode to test.
 508    RN receives the 'rn' field from the decoded instruction.
 509
 510    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 511
 512 static int
 513 decode_ret (CORE_ADDR addr, uint32_t insn, unsigned *rn)
 514 {
 515   if (decode_masked_match (insn, 0xfffffc1f, 0xd65f0000))
 516     {
 517       *rn = (insn >> 5) & 0x1f;
 518       if (aarch64_debug)
 519         fprintf_unfiltered (gdb_stdlog,
 520                             "decode: 0x%s 0x%x ret x%u\n",
 521                             core_addr_to_string_nz (addr), insn, *rn);
 522       return 1;
 523     }
 524   return 0;
 525 }
 526
 527 /* Decode an opcode if it represents the following instruction:
 528    STP rt, rt2, [rn, #imm]
 529
 530    ADDR specifies the address of the opcode.
 531    INSN specifies the opcode to test.
 532    RT1 receives the 'rt' field from the decoded instruction.
 533    RT2 receives the 'rt2' field from the decoded instruction.
 534    RN receives the 'rn' field from the decoded instruction.
 535    IMM receives the 'imm' field from the decoded instruction.
 536
 537    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 538
 539 static int
 540 decode_stp_offset (CORE_ADDR addr,
 541                    uint32_t insn,
 542                    unsigned *rt1, unsigned *rt2, unsigned *rn, int32_t *imm)
 543 {
 544   if (decode_masked_match (insn, 0xffc00000, 0xa9000000))
 545     {
 546       *rt1 = (insn >> 0) & 0x1f;
 547       *rn = (insn >> 5) & 0x1f;
 548       *rt2 = (insn >> 10) & 0x1f;
 549       *imm = extract_signed_bitfield (insn, 7, 15);
 550       *imm <<= 3;
 551
 552       if (aarch64_debug)
 553         fprintf_unfiltered (gdb_stdlog,
 554                             "decode: 0x%s 0x%x stp x%u, x%u, [x%u + #%d]\n",
 555                             core_addr_to_string_nz (addr), insn,
 556                             *rt1, *rt2, *rn, *imm);
 557       return 1;
 558     }
 559   return 0;
 560 }
 561
 562 /* Decode an opcode if it represents the following instruction:
 563    STP rt, rt2, [rn, #imm]!
 564
 565    ADDR specifies the address of the opcode.
 566    INSN specifies the opcode to test.
 567    RT1 receives the 'rt' field from the decoded instruction.
 568    RT2 receives the 'rt2' field from the decoded instruction.
 569    RN receives the 'rn' field from the decoded instruction.
 570    IMM receives the 'imm' field from the decoded instruction.
 571
 572    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 573
 574 static int
 575 decode_stp_offset_wb (CORE_ADDR addr,
 576                       uint32_t insn,
 577                       unsigned *rt1, unsigned *rt2, unsigned *rn,
 578                       int32_t *imm)
 579 {
 580   if (decode_masked_match (insn, 0xffc00000, 0xa9800000))
 581     {
 582       *rt1 = (insn >> 0) & 0x1f;
 583       *rn = (insn >> 5) & 0x1f;
 584       *rt2 = (insn >> 10) & 0x1f;
 585       *imm = extract_signed_bitfield (insn, 7, 15);
 586       *imm <<= 3;
 587
 588       if (aarch64_debug)
 589         fprintf_unfiltered (gdb_stdlog,
 590                             "decode: 0x%s 0x%x stp x%u, x%u, [x%u + #%d]!\n",
 591                             core_addr_to_string_nz (addr), insn,
 592                             *rt1, *rt2, *rn, *imm);
 593       return 1;
 594     }
 595   return 0;
 596 }
 597
 598 /* Decode an opcode if it represents the following instruction:
 599    STUR rt, [rn, #imm]
 600
 601    ADDR specifies the address of the opcode.
 602    INSN specifies the opcode to test.
 603    IS64 receives size field from the decoded instruction.
 604    RT receives the 'rt' field from the decoded instruction.
 605    RN receives the 'rn' field from the decoded instruction.
 606    IMM receives the 'imm' field from the decoded instruction.
 607
 608    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 609
 610 static int
 611 decode_stur (CORE_ADDR addr, uint32_t insn, int *is64, unsigned *rt,
 612              unsigned *rn, int32_t *imm)
 613 {
 614   if (decode_masked_match (insn, 0xbfe00c00, 0xb8000000))
 615     {
 616       *is64 = (insn >> 30) & 1;
 617       *rt = (insn >> 0) & 0x1f;
 618       *rn = (insn >> 5) & 0x1f;
 619       *imm = extract_signed_bitfield (insn, 9, 12);
 620
 621       if (aarch64_debug)
 622         fprintf_unfiltered (gdb_stdlog,
 623                             "decode: 0x%s 0x%x stur %c%u, [x%u + #%d]\n",
 624                             core_addr_to_string_nz (addr), insn,
 625                             *is64 ? 'x' : 'w', *rt, *rn, *imm);
 626       return 1;
 627     }
 628   return 0;
 629 }
 630
 631 /* Decode an opcode if it represents a TB or TBNZ instruction.
 632
 633    ADDR specifies the address of the opcode.
 634    INSN specifies the opcode to test.
 635    IS_TBNZ receives the 'op' field from the decoded instruction.
 636    BIT receives the bit position field from the decoded instruction.
 637    RT receives 'rt' field from the decoded instruction.
 638    IMM receives 'imm' field from the decoded instruction.
 639
 640    Return 1 if the opcodes matches and is decoded, otherwise 0.  */
 641
 642 static int
 643 decode_tb (CORE_ADDR addr, uint32_t insn, int *is_tbnz, unsigned *bit,
 644            unsigned *rt, int32_t *imm)
 645 {
 646   if (decode_masked_match (insn, 0x7e000000, 0x36000000))
 647     {
 648       /* tbz  b011 0110 bbbb biii iiii iiii iiir rrrr */
 649       /* tbnz B011 0111 bbbb biii iiii iiii iiir rrrr */
 650
 651       *rt = (insn >> 0) & 0x1f;
 652       *is_tbnz = (insn >> 24) & 0x1;
 653       *bit = ((insn >> (31 - 4)) & 0x20) | ((insn >> 19) & 0x1f);
 654       *imm = extract_signed_bitfield (insn, 14, 5) << 2;
 655
 656       if (aarch64_debug)
 657         fprintf_unfiltered (gdb_stdlog,
 658                             "decode: 0x%s 0x%x %s x%u, #%u, 0x%s\n",
 659                             core_addr_to_string_nz (addr), insn,
 660                             *is_tbnz ? "tbnz" : "tbz", *rt, *bit,
 661                             core_addr_to_string_nz (addr + *imm));
 662       return 1;
 663     }
 664   return 0;
 665 }
 666
 667 /* Analyze a prologue, looking for a recognizable stack frame
 668    and frame pointer.  Scan until we encounter a store that could
 669    clobber the stack frame unexpectedly, or an unknown instruction.  */
 670
 671 static CORE_ADDR
 672 aarch64_analyze_prologue (struct gdbarch *gdbarch,
 673                           CORE_ADDR start, CORE_ADDR limit,
 674                           struct aarch64_prologue_cache *cache)
 675 {
 676   enum bfd_endian byte_order_for_code = gdbarch_byte_order_for_code (gdbarch);
 677   int i;
 678   pv_t regs[AARCH64_X_REGISTER_COUNT];
 679   struct pv_area *stack;
 680   struct cleanup *back_to;
 681
 682   for (i = 0; i < AARCH64_X_REGISTER_COUNT; i++)
 683     regs[i] = pv_register (i, 0);
 684   stack = make_pv_area (AARCH64_SP_REGNUM, gdbarch_addr_bit (gdbarch));
 685   back_to = make_cleanup_free_pv_area (stack);
 686
 687   for (; start < limit; start += 4)
 688     {
 689       uint32_t insn;
 690       unsigned rd;
 691       unsigned rn;
 692       unsigned rm;
 693       unsigned rt;
 694       unsigned rt1;
 695       unsigned rt2;
 696       int op_is_sub;
 697       int32_t imm;
 698       unsigned cond;
 699       int is64;
 700       int is_link;
 701       int is_cbnz;
 702       int is_tbnz;
 703       unsigned bit;
 704       int32_t offset;
 705
 706       insn = read_memory_unsigned_integer (start, 4, byte_order_for_code);
 707
 708       if (decode_add_sub_imm (start, insn, &rd, &rn, &imm))
 709         regs[rd] = pv_add_constant (regs[rn], imm);
 710       else if (decode_adrp (start, insn, &rd))
 711         regs[rd] = pv_unknown ();
 712       else if (decode_b (start, insn, &is_link, &offset))
 713         {
 714           /* Stop analysis on branch.  */
 715           break;
 716         }
 717       else if (decode_bcond (start, insn, &cond, &offset))
 718         {
 719           /* Stop analysis on branch.  */
 720           break;
 721         }
 722       else if (decode_br (start, insn, &is_link, &rn))
 723         {
 724           /* Stop analysis on branch.  */
 725           break;
 726         }
 727       else if (decode_cb (start, insn, &is64, &is_cbnz, &rn, &offset))
 728         {
 729           /* Stop analysis on branch.  */
 730           break;
 731         }
 732       else if (decode_eret (start, insn))
 733         {
 734           /* Stop analysis on branch.  */
 735           break;
 736         }
 737       else if (decode_movz (start, insn, &rd))
 738         regs[rd] = pv_unknown ();
 739       else
 740         if (decode_orr_shifted_register_x (start, insn, &rd, &rn, &rm, &imm))
 741         {
 742           if (imm == 0 && rn == 31)
 743             regs[rd] = regs[rm];
 744           else
 745             {
 746               if (aarch64_debug)
 747                 fprintf_unfiltered
 748                   (gdb_stdlog,
 749                    "aarch64: prologue analysis gave up addr=0x%s "
 750                    "opcode=0x%x (orr x register)\n",
 751                    core_addr_to_string_nz (start),
 752                    insn);
 753               break;
 754             }
 755         }
 756       else if (decode_ret (start, insn, &rn))
 757         {
 758           /* Stop analysis on branch.  */
 759           break;
 760         }
 761       else if (decode_stur (start, insn, &is64, &rt, &rn, &offset))
 762         {
 763           pv_area_store (stack, pv_add_constant (regs[rn], offset),
 764                          is64 ? 8 : 4, regs[rt]);
 765         }
 766       else if (decode_stp_offset (start, insn, &rt1, &rt2, &rn, &imm))
 767         {
 768           /* If recording this store would invalidate the store area
 769              (perhaps because rn is not known) then we should abandon
 770              further prologue analysis.  */
 771           if (pv_area_store_would_trash (stack,
 772                                          pv_add_constant (regs[rn], imm)))
 773             break;
 774
 775           if (pv_area_store_would_trash (stack,
 776                                          pv_add_constant (regs[rn], imm + 8)))
 777             break;
 778
 779           pv_area_store (stack, pv_add_constant (regs[rn], imm), 8,
 780                          regs[rt1]);
 781           pv_area_store (stack, pv_add_constant (regs[rn], imm + 8), 8,
 782                          regs[rt2]);
 783         }
 784       else if (decode_stp_offset_wb (start, insn, &rt1, &rt2, &rn, &imm))
 785         {
 786           /* If recording this store would invalidate the store area
 787              (perhaps because rn is not known) then we should abandon
 788              further prologue analysis.  */
 789           if (pv_area_store_would_trash (stack,
 790                                          pv_add_constant (regs[rn], imm)))
 791             break;
 792
 793           if (pv_area_store_would_trash (stack,
 794                                          pv_add_constant (regs[rn], imm + 8)))
 795             break;
 796
 797           pv_area_store (stack, pv_add_constant (regs[rn], imm), 8,
 798                          regs[rt1]);
 799           pv_area_store (stack, pv_add_constant (regs[rn], imm + 8), 8,
 800                          regs[rt2]);
 801           regs[rn] = pv_add_constant (regs[rn], imm);
 802         }
 803       else if (decode_tb (start, insn, &is_tbnz, &bit, &rn, &offset))
 804         {
 805           /* Stop analysis on branch.  */
 806           break;
 807         }
 808       else
 809         {
 810           if (aarch64_debug)
 811             fprintf_unfiltered (gdb_stdlog,
 812                                 "aarch64: prologue analysis gave up addr=0x%s"
 813                                 " opcode=0x%x\n",
 814                                 core_addr_to_string_nz (start), insn);
 815           break;
 816         }
 817     }
 818
 819   if (cache == NULL)
 820     {
 821       do_cleanups (back_to);
 822       return start;
 823     }
 824
 825   if (pv_is_register (regs[AARCH64_FP_REGNUM], AARCH64_SP_REGNUM))
 826     {
 827       /* Frame pointer is fp.  Frame size is constant.  */
 828       cache->framereg = AARCH64_FP_REGNUM;
 829       cache->framesize = -regs[AARCH64_FP_REGNUM].k;
 830     }
 831   else if (pv_is_register (regs[AARCH64_SP_REGNUM], AARCH64_SP_REGNUM))
 832     {
 833       /* Try the stack pointer.  */
 834       cache->framesize = -regs[AARCH64_SP_REGNUM].k;
 835       cache->framereg = AARCH64_SP_REGNUM;
 836     }
 837   else
 838     {
 839       /* We're just out of luck.  We don't know where the frame is.  */
 840       cache->framereg = -1;
 841       cache->framesize = 0;
 842     }
 843
 844   for (i = 0; i < AARCH64_X_REGISTER_COUNT; i++)
 845     {
 846       CORE_ADDR offset;
 847
 848       if (pv_area_find_reg (stack, gdbarch, i, &offset))
 849         cache->saved_regs[i].addr = offset;
 850     }
 851
 852   do_cleanups (back_to);
 853   return start;
 854 }
 855
 856 /* Implement the "skip_prologue" gdbarch method.  */
 857
 858 static CORE_ADDR
 859 aarch64_skip_prologue (struct gdbarch *gdbarch, CORE_ADDR pc)
 860 {
 861   unsigned long inst;
 862   CORE_ADDR skip_pc;
 863   CORE_ADDR func_addr, limit_pc;
 864   struct symtab_and_line sal;
 865
 866   /* See if we can determine the end of the prologue via the symbol
 867      table.  If so, then return either PC, or the PC after the
 868      prologue, whichever is greater.  */
 869   if (find_pc_partial_function (pc, NULL, &func_addr, NULL))
 870     {
 871       CORE_ADDR post_prologue_pc
 872         = skip_prologue_using_sal (gdbarch, func_addr);
 873
 874       if (post_prologue_pc != 0)
 875         return max (pc, post_prologue_pc);
 876     }
 877
 878   /* Can't determine prologue from the symbol table, need to examine
 879      instructions.  */
 880
 881   /* Find an upper limit on the function prologue using the debug
 882      information.  If the debug information could not be used to
 883      provide that bound, then use an arbitrary large number as the
 884      upper bound.  */
 885   limit_pc = skip_prologue_using_sal (gdbarch, pc);
 886   if (limit_pc == 0)
 887     limit_pc = pc + 128;        /* Magic.  */
 888
 889   /* Try disassembling prologue.  */
 890   return aarch64_analyze_prologue (gdbarch, pc, limit_pc, NULL);
 891 }
 892
 893 /* Scan the function prologue for THIS_FRAME and populate the prologue
 894    cache CACHE.  */
 895
 896 static void
 897 aarch64_scan_prologue (struct frame_info *this_frame,
 898                        struct aarch64_prologue_cache *cache)
 899 {
 900   CORE_ADDR block_addr = get_frame_address_in_block (this_frame);
 901   CORE_ADDR prologue_start;
 902   CORE_ADDR prologue_end;
 903   CORE_ADDR prev_pc = get_frame_pc (this_frame);
 904   struct gdbarch *gdbarch = get_frame_arch (this_frame);
 905
 906   cache->prev_pc = prev_pc;
 907
 908   /* Assume we do not find a frame.  */
 909   cache->framereg = -1;
 910   cache->framesize = 0;
 911
 912   if (find_pc_partial_function (block_addr, NULL, &prologue_start,
 913                                 &prologue_end))
 914     {
 915       struct symtab_and_line sal = find_pc_line (prologue_start, 0);
 916
 917       if (sal.line == 0)
 918         {
 919           /* No line info so use the current PC.  */
 920           prologue_end = prev_pc;
 921         }
 922       else if (sal.end < prologue_end)
 923         {
 924           /* The next line begins after the function end.  */
 925           prologue_end = sal.end;
 926         }
 927
 928       prologue_end = min (prologue_end, prev_pc);
 929       aarch64_analyze_prologue (gdbarch, prologue_start, prologue_end, cache);
 930     }
 931   else
 932     {
 933       CORE_ADDR frame_loc;
 934       LONGEST saved_fp;
 935       LONGEST saved_lr;
 936       enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
 937
 938       frame_loc = get_frame_register_unsigned (this_frame, AARCH64_FP_REGNUM);
 939       if (frame_loc == 0)
 940         return;
 941
 942       cache->framereg = AARCH64_FP_REGNUM;
 943       cache->framesize = 16;
 944       cache->saved_regs[29].addr = 0;
 945       cache->saved_regs[30].addr = 8;
 946     }
 947 }
 948
 949 /* Fill in *CACHE with information about the prologue of *THIS_FRAME.  This
 950    function may throw an exception if the inferior's registers or memory is
 951    not available.  */
 952
 953 static void
 954 aarch64_make_prologue_cache_1 (struct frame_info *this_frame,
 955                                struct aarch64_prologue_cache *cache)
 956 {
 957   CORE_ADDR unwound_fp;
 958   int reg;
 959
 960   aarch64_scan_prologue (this_frame, cache);
 961
 962   if (cache->framereg == -1)
 963     return;
 964
 965   unwound_fp = get_frame_register_unsigned (this_frame, cache->framereg);
 966   if (unwound_fp == 0)
 967     return;
 968
 969   cache->prev_sp = unwound_fp + cache->framesize;
 970
 971   /* Calculate actual addresses of saved registers using offsets
 972      determined by aarch64_analyze_prologue.  */
 973   for (reg = 0; reg < gdbarch_num_regs (get_frame_arch (this_frame)); reg++)
 974     if (trad_frame_addr_p (cache->saved_regs, reg))
 975       cache->saved_regs[reg].addr += cache->prev_sp;
 976
 977   cache->func = get_frame_func (this_frame);
 978
 979   cache->available_p = 1;
 980 }
 981
 982 /* Allocate and fill in *THIS_CACHE with information about the prologue of
 983    *THIS_FRAME.  Do not do this is if *THIS_CACHE was already allocated.
 984    Return a pointer to the current aarch64_prologue_cache in
 985    *THIS_CACHE.  */
 986
 987 static struct aarch64_prologue_cache *
 988 aarch64_make_prologue_cache (struct frame_info *this_frame, void **this_cache)
 989 {
 990   struct aarch64_prologue_cache *cache;
 991
 992   if (*this_cache != NULL)
 993     return *this_cache;
 994
 995   cache = FRAME_OBSTACK_ZALLOC (struct aarch64_prologue_cache);
 996   cache->saved_regs = trad_frame_alloc_saved_regs (this_frame);
 997   *this_cache = cache;
 998
 999   TRY
1000     {
1001       aarch64_make_prologue_cache_1 (this_frame, cache);
1002     }
1003   CATCH (ex, RETURN_MASK_ERROR)
1004     {
1005       if (ex.error != NOT_AVAILABLE_ERROR)
1006         throw_exception (ex);
1007     }
1008   END_CATCH
1009
1010   return cache;
1011 }
1012
1013 /* Implement the "stop_reason" frame_unwind method.  */
1014
1015 static enum unwind_stop_reason
1016 aarch64_prologue_frame_unwind_stop_reason (struct frame_info *this_frame,
1017                                            void **this_cache)
1018 {
1019   struct aarch64_prologue_cache *cache
1020     = aarch64_make_prologue_cache (this_frame, this_cache);
1021
1022   if (!cache->available_p)
1023     return UNWIND_UNAVAILABLE;
1024
1025   /* Halt the backtrace at "_start".  */
1026   if (cache->prev_pc <= gdbarch_tdep (get_frame_arch (this_frame))->lowest_pc)
1027     return UNWIND_OUTERMOST;
1028
1029   /* We've hit a wall, stop.  */
1030   if (cache->prev_sp == 0)
1031     return UNWIND_OUTERMOST;
1032
1033   return UNWIND_NO_REASON;
1034 }
1035
1036 /* Our frame ID for a normal frame is the current function's starting
1037    PC and the caller's SP when we were called.  */
1038
1039 static void
1040 aarch64_prologue_this_id (struct frame_info *this_frame,
1041                           void **this_cache, struct frame_id *this_id)
1042 {
1043   struct aarch64_prologue_cache *cache
1044     = aarch64_make_prologue_cache (this_frame, this_cache);
1045
1046   if (!cache->available_p)
1047     *this_id = frame_id_build_unavailable_stack (cache->func);
1048   else
1049     *this_id = frame_id_build (cache->prev_sp, cache->func);
1050 }
1051
1052 /* Implement the "prev_register" frame_unwind method.  */
1053
1054 static struct value *
1055 aarch64_prologue_prev_register (struct frame_info *this_frame,
1056                                 void **this_cache, int prev_regnum)
1057 {
1058   struct gdbarch *gdbarch = get_frame_arch (this_frame);
1059   struct aarch64_prologue_cache *cache
1060     = aarch64_make_prologue_cache (this_frame, this_cache);
1061
1062   /* If we are asked to unwind the PC, then we need to return the LR
1063      instead.  The prologue may save PC, but it will point into this
1064      frame's prologue, not the next frame's resume location.  */
1065   if (prev_regnum == AARCH64_PC_REGNUM)
1066     {
1067       CORE_ADDR lr;
1068
1069       lr = frame_unwind_register_unsigned (this_frame, AARCH64_LR_REGNUM);
1070       return frame_unwind_got_constant (this_frame, prev_regnum, lr);
1071     }
1072
1073   /* SP is generally not saved to the stack, but this frame is
1074      identified by the next frame's stack pointer at the time of the
1075      call.  The value was already reconstructed into PREV_SP.  */
1076   /*
1077          +----------+  ^
1078          | saved lr |  |
1079       +->| saved fp |--+
1080       |  |          |
1081       |  |          |     <- Previous SP
1082       |  +----------+
1083       |  | saved lr |
1084       +--| saved fp |<- FP
1085          |          |
1086          |          |<- SP
1087          +----------+  */
1088   if (prev_regnum == AARCH64_SP_REGNUM)
1089     return frame_unwind_got_constant (this_frame, prev_regnum,
1090                                       cache->prev_sp);
1091
1092   return trad_frame_get_prev_register (this_frame, cache->saved_regs,
1093                                        prev_regnum);
1094 }
1095
1096 /* AArch64 prologue unwinder.  */
1097 struct frame_unwind aarch64_prologue_unwind =
1098 {
1099   NORMAL_FRAME,
1100   aarch64_prologue_frame_unwind_stop_reason,
1101   aarch64_prologue_this_id,
1102   aarch64_prologue_prev_register,
1103   NULL,
1104   default_frame_sniffer
1105 };
1106
1107 /* Allocate and fill in *THIS_CACHE with information about the prologue of
1108    *THIS_FRAME.  Do not do this is if *THIS_CACHE was already allocated.
1109    Return a pointer to the current aarch64_prologue_cache in
1110    *THIS_CACHE.  */
1111
1112 static struct aarch64_prologue_cache *
1113 aarch64_make_stub_cache (struct frame_info *this_frame, void **this_cache)
1114 {
1115   struct aarch64_prologue_cache *cache;
1116
1117   if (*this_cache != NULL)
1118     return *this_cache;
1119
1120   cache = FRAME_OBSTACK_ZALLOC (struct aarch64_prologue_cache);
1121   cache->saved_regs = trad_frame_alloc_saved_regs (this_frame);
1122   *this_cache = cache;
1123
1124   TRY
1125     {
1126       cache->prev_sp = get_frame_register_unsigned (this_frame,
1127                                                     AARCH64_SP_REGNUM);
1128       cache->prev_pc = get_frame_pc (this_frame);
1129       cache->available_p = 1;
1130     }
1131   CATCH (ex, RETURN_MASK_ERROR)
1132     {
1133       if (ex.error != NOT_AVAILABLE_ERROR)
1134         throw_exception (ex);
1135     }
1136   END_CATCH
1137
1138   return cache;
1139 }
1140
1141 /* Implement the "stop_reason" frame_unwind method.  */
1142
1143 static enum unwind_stop_reason
1144 aarch64_stub_frame_unwind_stop_reason (struct frame_info *this_frame,
1145                                        void **this_cache)
1146 {
1147   struct aarch64_prologue_cache *cache
1148     = aarch64_make_stub_cache (this_frame, this_cache);
1149
1150   if (!cache->available_p)
1151     return UNWIND_UNAVAILABLE;
1152
1153   return UNWIND_NO_REASON;
1154 }
1155
1156 /* Our frame ID for a stub frame is the current SP and LR.  */
1157
1158 static void
1159 aarch64_stub_this_id (struct frame_info *this_frame,
1160                       void **this_cache, struct frame_id *this_id)
1161 {
1162   struct aarch64_prologue_cache *cache
1163     = aarch64_make_stub_cache (this_frame, this_cache);
1164
1165   if (cache->available_p)
1166     *this_id = frame_id_build (cache->prev_sp, cache->prev_pc);
1167   else
1168     *this_id = frame_id_build_unavailable_stack (cache->prev_pc);
1169 }
1170
1171 /* Implement the "sniffer" frame_unwind method.  */
1172
1173 static int
1174 aarch64_stub_unwind_sniffer (const struct frame_unwind *self,
1175                              struct frame_info *this_frame,
1176                              void **this_prologue_cache)
1177 {
1178   CORE_ADDR addr_in_block;
1179   gdb_byte dummy[4];
1180
1181   addr_in_block = get_frame_address_in_block (this_frame);
1182   if (in_plt_section (addr_in_block)
1183       /* We also use the stub winder if the target memory is unreadable
1184          to avoid having the prologue unwinder trying to read it.  */
1185       || target_read_memory (get_frame_pc (this_frame), dummy, 4) != 0)
1186     return 1;
1187
1188   return 0;
1189 }
1190
1191 /* AArch64 stub unwinder.  */
1192 struct frame_unwind aarch64_stub_unwind =
1193 {
1194   NORMAL_FRAME,
1195   aarch64_stub_frame_unwind_stop_reason,
1196   aarch64_stub_this_id,
1197   aarch64_prologue_prev_register,
1198   NULL,
1199   aarch64_stub_unwind_sniffer
1200 };
1201
1202 /* Return the frame base address of *THIS_FRAME.  */
1203
1204 static CORE_ADDR
1205 aarch64_normal_frame_base (struct frame_info *this_frame, void **this_cache)
1206 {
1207   struct aarch64_prologue_cache *cache
1208     = aarch64_make_prologue_cache (this_frame, this_cache);
1209
1210   return cache->prev_sp - cache->framesize;
1211 }
1212
1213 /* AArch64 default frame base information.  */
1214 struct frame_base aarch64_normal_base =
1215 {
1216   &aarch64_prologue_unwind,
1217   aarch64_normal_frame_base,
1218   aarch64_normal_frame_base,
1219   aarch64_normal_frame_base
1220 };
1221
1222 /* Assuming THIS_FRAME is a dummy, return the frame ID of that
1223    dummy frame.  The frame ID's base needs to match the TOS value
1224    saved by save_dummy_frame_tos () and returned from
1225    aarch64_push_dummy_call, and the PC needs to match the dummy
1226    frame's breakpoint.  */
1227
1228 static struct frame_id
1229 aarch64_dummy_id (struct gdbarch *gdbarch, struct frame_info *this_frame)
1230 {
1231   return frame_id_build (get_frame_register_unsigned (this_frame,
1232                                                       AARCH64_SP_REGNUM),
1233                          get_frame_pc (this_frame));
1234 }
1235
1236 /* Implement the "unwind_pc" gdbarch method.  */
1237
1238 static CORE_ADDR
1239 aarch64_unwind_pc (struct gdbarch *gdbarch, struct frame_info *this_frame)
1240 {
1241   CORE_ADDR pc
1242     = frame_unwind_register_unsigned (this_frame, AARCH64_PC_REGNUM);
1243
1244   return pc;
1245 }
1246
1247 /* Implement the "unwind_sp" gdbarch method.  */
1248
1249 static CORE_ADDR
1250 aarch64_unwind_sp (struct gdbarch *gdbarch, struct frame_info *this_frame)
1251 {
1252   return frame_unwind_register_unsigned (this_frame, AARCH64_SP_REGNUM);
1253 }
1254
1255 /* Return the value of the REGNUM register in the previous frame of
1256    *THIS_FRAME.  */
1257
1258 static struct value *
1259 aarch64_dwarf2_prev_register (struct frame_info *this_frame,
1260                               void **this_cache, int regnum)
1261 {
1262   struct gdbarch *gdbarch = get_frame_arch (this_frame);
1263   CORE_ADDR lr;
1264
1265   switch (regnum)
1266     {
1267     case AARCH64_PC_REGNUM:
1268       lr = frame_unwind_register_unsigned (this_frame, AARCH64_LR_REGNUM);
1269       return frame_unwind_got_constant (this_frame, regnum, lr);
1270
1271     default:
1272       internal_error (__FILE__, __LINE__,
1273                       _("Unexpected register %d"), regnum);
1274     }
1275 }
1276
1277 /* Implement the "init_reg" dwarf2_frame_ops method.  */
1278
1279 static void
1280 aarch64_dwarf2_frame_init_reg (struct gdbarch *gdbarch, int regnum,
1281                                struct dwarf2_frame_state_reg *reg,
1282                                struct frame_info *this_frame)
1283 {
1284   switch (regnum)
1285     {
1286     case AARCH64_PC_REGNUM:
1287       reg->how = DWARF2_FRAME_REG_FN;
1288       reg->loc.fn = aarch64_dwarf2_prev_register;
1289       break;
1290     case AARCH64_SP_REGNUM:
1291       reg->how = DWARF2_FRAME_REG_CFA;
1292       break;
1293     }
1294 }
1295
1296 /* When arguments must be pushed onto the stack, they go on in reverse
1297    order.  The code below implements a FILO (stack) to do this.  */
1298
1299 typedef struct
1300 {
1301   /* Value to pass on stack.  */
1302   const void *data;
1303
1304   /* Size in bytes of value to pass on stack.  */
1305   int len;
1306 } stack_item_t;
1307
1308 DEF_VEC_O (stack_item_t);
1309
1310 /* Return the alignment (in bytes) of the given type.  */
1311
1312 static int
1313 aarch64_type_align (struct type *t)
1314 {
1315   int n;
1316   int align;
1317   int falign;
1318
1319   t = check_typedef (t);
1320   switch (TYPE_CODE (t))
1321     {
1322     default:
1323       /* Should never happen.  */
1324       internal_error (__FILE__, __LINE__, _("unknown type alignment"));
1325       return 4;
1326
1327     case TYPE_CODE_PTR:
1328     case TYPE_CODE_ENUM:
1329     case TYPE_CODE_INT:
1330     case TYPE_CODE_FLT:
1331     case TYPE_CODE_SET:
1332     case TYPE_CODE_RANGE:
1333     case TYPE_CODE_BITSTRING:
1334     case TYPE_CODE_REF:
1335     case TYPE_CODE_CHAR:
1336     case TYPE_CODE_BOOL:
1337       return TYPE_LENGTH (t);
1338
1339     case TYPE_CODE_ARRAY:
1340     case TYPE_CODE_COMPLEX:
1341       return aarch64_type_align (TYPE_TARGET_TYPE (t));
1342
1343     case TYPE_CODE_STRUCT:
1344     case TYPE_CODE_UNION:
1345       align = 1;
1346       for (n = 0; n < TYPE_NFIELDS (t); n++)
1347         {
1348           falign = aarch64_type_align (TYPE_FIELD_TYPE (t, n));
1349           if (falign > align)
1350             align = falign;
1351         }
1352       return align;
1353     }
1354 }
1355
1356 /* Return 1 if *TY is a homogeneous floating-point aggregate as
1357    defined in the AAPCS64 ABI document; otherwise return 0.  */
1358
1359 static int
1360 is_hfa (struct type *ty)
1361 {
1362   switch (TYPE_CODE (ty))
1363     {
1364     case TYPE_CODE_ARRAY:
1365       {
1366         struct type *target_ty = TYPE_TARGET_TYPE (ty);
1367         if (TYPE_CODE (target_ty) == TYPE_CODE_FLT && TYPE_LENGTH (ty) <= 4)
1368           return 1;
1369         break;
1370       }
1371
1372     case TYPE_CODE_UNION:
1373     case TYPE_CODE_STRUCT:
1374       {
1375         if (TYPE_NFIELDS (ty) > 0 && TYPE_NFIELDS (ty) <= 4)
1376           {
1377             struct type *member0_type;
1378
1379             member0_type = check_typedef (TYPE_FIELD_TYPE (ty, 0));
1380             if (TYPE_CODE (member0_type) == TYPE_CODE_FLT)
1381               {
1382                 int i;
1383
1384                 for (i = 0; i < TYPE_NFIELDS (ty); i++)
1385                   {
1386                     struct type *member1_type;
1387
1388                     member1_type = check_typedef (TYPE_FIELD_TYPE (ty, i));
1389                     if (TYPE_CODE (member0_type) != TYPE_CODE (member1_type)
1390                         || (TYPE_LENGTH (member0_type)
1391                             != TYPE_LENGTH (member1_type)))
1392                       return 0;
1393                   }
1394                 return 1;
1395               }
1396           }
1397         return 0;
1398       }
1399
1400     default:
1401       break;
1402     }
1403
1404   return 0;
1405 }
1406
1407 /* AArch64 function call information structure.  */
1408 struct aarch64_call_info
1409 {
1410   /* the current argument number.  */
1411   unsigned argnum;
1412
1413   /* The next general purpose register number, equivalent to NGRN as
1414      described in the AArch64 Procedure Call Standard.  */
1415   unsigned ngrn;
1416
1417   /* The next SIMD and floating point register number, equivalent to
1418      NSRN as described in the AArch64 Procedure Call Standard.  */
1419   unsigned nsrn;
1420
1421   /* The next stacked argument address, equivalent to NSAA as
1422      described in the AArch64 Procedure Call Standard.  */
1423   unsigned nsaa;
1424
1425   /* Stack item vector.  */
1426   VEC(stack_item_t) *si;
1427 };
1428
1429 /* Pass a value in a sequence of consecutive X registers.  The caller
1430    is responsbile for ensuring sufficient registers are available.  */
1431
1432 static void
1433 pass_in_x (struct gdbarch *gdbarch, struct regcache *regcache,
1434            struct aarch64_call_info *info, struct type *type,
1435            const bfd_byte *buf)
1436 {
1437   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1438   int len = TYPE_LENGTH (type);
1439   enum type_code typecode = TYPE_CODE (type);
1440   int regnum = AARCH64_X0_REGNUM + info->ngrn;
1441
1442   info->argnum++;
1443
1444   while (len > 0)
1445     {
1446       int partial_len = len < X_REGISTER_SIZE ? len : X_REGISTER_SIZE;
1447       CORE_ADDR regval = extract_unsigned_integer (buf, partial_len,
1448                                                    byte_order);
1449
1450
1451       /* Adjust sub-word struct/union args when big-endian.  */
1452       if (byte_order == BFD_ENDIAN_BIG
1453           && partial_len < X_REGISTER_SIZE
1454           && (typecode == TYPE_CODE_STRUCT || typecode == TYPE_CODE_UNION))
1455         regval <<= ((X_REGISTER_SIZE - partial_len) * TARGET_CHAR_BIT);
1456
1457       if (aarch64_debug)
1458         fprintf_unfiltered (gdb_stdlog, "arg %d in %s = 0x%s\n",
1459                             info->argnum,
1460                             gdbarch_register_name (gdbarch, regnum),
1461                             phex (regval, X_REGISTER_SIZE));
1462       regcache_cooked_write_unsigned (regcache, regnum, regval);
1463       len -= partial_len;
1464       buf += partial_len;
1465       regnum++;
1466     }
1467 }
1468
1469 /* Attempt to marshall a value in a V register.  Return 1 if
1470    successful, or 0 if insufficient registers are available.  This
1471    function, unlike the equivalent pass_in_x() function does not
1472    handle arguments spread across multiple registers.  */
1473
1474 static int
1475 pass_in_v (struct gdbarch *gdbarch,
1476            struct regcache *regcache,
1477            struct aarch64_call_info *info,
1478            const bfd_byte *buf)
1479 {
1480   if (info->nsrn < 8)
1481     {
1482       enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
1483       int regnum = AARCH64_V0_REGNUM + info->nsrn;
1484
1485       info->argnum++;
1486       info->nsrn++;
1487
1488       regcache_cooked_write (regcache, regnum, buf);
1489       if (aarch64_debug)
1490         fprintf_unfiltered (gdb_stdlog, "arg %d in %s\n",
1491                             info->argnum,
1492                             gdbarch_register_name (gdbarch, regnum));
1493       return 1;
1494     }
1495   info->nsrn = 8;
1496   return 0;
1497 }
1498
1499 /* Marshall an argument onto the stack.  */
1500
1501 static void
1502 pass_on_stack (struct aarch64_call_info *info, struct type *type,
1503                const bfd_byte *buf)
1504 {
1505   int len = TYPE_LENGTH (type);
1506   int align;
1507   stack_item_t item;
1508
1509   info->argnum++;
1510
1511   align = aarch64_type_align (type);
1512
1513   /* PCS C.17 Stack should be aligned to the larger of 8 bytes or the
1514      Natural alignment of the argument's type.  */
1515   align = align_up (align, 8);
1516
1517   /* The AArch64 PCS requires at most doubleword alignment.  */
1518   if (align > 16)
1519     align = 16;
1520
1521   if (aarch64_debug)
1522     fprintf_unfiltered (gdb_stdlog, "arg %d len=%d @ sp + %d\n",
1523                         info->argnum, len, info->nsaa);
1524
1525   item.len = len;
1526   item.data = buf;
1527   VEC_safe_push (stack_item_t, info->si, &item);
1528
1529   info->nsaa += len;
1530   if (info->nsaa & (align - 1))
1531     {
1532       /* Push stack alignment padding.  */
1533       int pad = align - (info->nsaa & (align - 1));
1534
1535       item.len = pad;
1536       item.data = buf;
1537
1538       VEC_safe_push (stack_item_t, info->si, &item);
1539       info->nsaa += pad;
1540     }
1541 }
1542
1543 /* Marshall an argument into a sequence of one or more consecutive X
1544    registers or, if insufficient X registers are available then onto
1545    the stack.  */
1546
1547 static void
1548 pass_in_x_or_stack (struct gdbarch *gdbarch, struct regcache *regcache,
1549                     struct aarch64_call_info *info, struct type *type,
1550                     const bfd_byte *buf)
1551 {
1552   int len = TYPE_LENGTH (type);
1553   int nregs = (len + X_REGISTER_SIZE - 1) / X_REGISTER_SIZE;
1554
1555   /* PCS C.13 - Pass in registers if we have enough spare */
1556   if (info->ngrn + nregs <= 8)
1557     {
1558       pass_in_x (gdbarch, regcache, info, type, buf);
1559       info->ngrn += nregs;
1560     }
1561   else
1562     {
1563       info->ngrn = 8;
1564       pass_on_stack (info, type, buf);
1565     }
1566 }
1567
1568 /* Pass a value in a V register, or on the stack if insufficient are
1569    available.  */
1570
1571 static void
1572 pass_in_v_or_stack (struct gdbarch *gdbarch,
1573                     struct regcache *regcache,
1574                     struct aarch64_call_info *info,
1575                     struct type *type,
1576                     const bfd_byte *buf)
1577 {
1578   if (!pass_in_v (gdbarch, regcache, info, buf))
1579     pass_on_stack (info, type, buf);
1580 }
1581
1582 /* Implement the "push_dummy_call" gdbarch method.  */
1583
1584 static CORE_ADDR
1585 aarch64_push_dummy_call (struct gdbarch *gdbarch, struct value *function,
1586                          struct regcache *regcache, CORE_ADDR bp_addr,
1587                          int nargs,
1588                          struct value **args, CORE_ADDR sp, int struct_return,
1589                          CORE_ADDR struct_addr)
1590 {
1591   int nstack = 0;
1592   int argnum;
1593   int x_argreg;
1594   int v_argreg;
1595   struct aarch64_call_info info;
1596   struct type *func_type;
1597   struct type *return_type;
1598   int lang_struct_return;
1599
1600   memset (&info, 0, sizeof (info));
1601
1602   /* We need to know what the type of the called function is in order
1603      to determine the number of named/anonymous arguments for the
1604      actual argument placement, and the return type in order to handle
1605      return value correctly.
1606
1607      The generic code above us views the decision of return in memory
1608      or return in registers as a two stage processes.  The language
1609      handler is consulted first and may decide to return in memory (eg
1610      class with copy constructor returned by value), this will cause
1611      the generic code to allocate space AND insert an initial leading
1612      argument.
1613
1614      If the language code does not decide to pass in memory then the
1615      target code is consulted.
1616
1617      If the language code decides to pass in memory we want to move
1618      the pointer inserted as the initial argument from the argument
1619      list and into X8, the conventional AArch64 struct return pointer
1620      register.
1621
1622      This is slightly awkward, ideally the flag "lang_struct_return"
1623      would be passed to the targets implementation of push_dummy_call.
1624      Rather that change the target interface we call the language code
1625      directly ourselves.  */
1626
1627   func_type = check_typedef (value_type (function));
1628
1629   /* Dereference function pointer types.  */
1630   if (TYPE_CODE (func_type) == TYPE_CODE_PTR)
1631     func_type = TYPE_TARGET_TYPE (func_type);
1632
1633   gdb_assert (TYPE_CODE (func_type) == TYPE_CODE_FUNC
1634               || TYPE_CODE (func_type) == TYPE_CODE_METHOD);
1635
1636   /* If language_pass_by_reference () returned true we will have been
1637      given an additional initial argument, a hidden pointer to the
1638      return slot in memory.  */
1639   return_type = TYPE_TARGET_TYPE (func_type);
1640   lang_struct_return = language_pass_by_reference (return_type);
1641
1642   /* Set the return address.  For the AArch64, the return breakpoint
1643      is always at BP_ADDR.  */
1644   regcache_cooked_write_unsigned (regcache, AARCH64_LR_REGNUM, bp_addr);
1645
1646   /* If we were given an initial argument for the return slot because
1647      lang_struct_return was true, lose it.  */
1648   if (lang_struct_return)
1649     {
1650       args++;
1651       nargs--;
1652     }
1653
1654   /* The struct_return pointer occupies X8.  */
1655   if (struct_return || lang_struct_return)
1656     {
1657       if (aarch64_debug)
1658         fprintf_unfiltered (gdb_stdlog, "struct return in %s = 0x%s\n",
1659                             gdbarch_register_name
1660                             (gdbarch,
1661                              AARCH64_STRUCT_RETURN_REGNUM),
1662                             paddress (gdbarch, struct_addr));
1663       regcache_cooked_write_unsigned (regcache, AARCH64_STRUCT_RETURN_REGNUM,
1664                                       struct_addr);
1665     }
1666
1667   for (argnum = 0; argnum < nargs; argnum++)
1668     {
1669       struct value *arg = args[argnum];
1670       struct type *arg_type;
1671       int len;
1672
1673       arg_type = check_typedef (value_type (arg));
1674       len = TYPE_LENGTH (arg_type);
1675
1676       switch (TYPE_CODE (arg_type))
1677         {
1678         case TYPE_CODE_INT:
1679         case TYPE_CODE_BOOL:
1680         case TYPE_CODE_CHAR:
1681         case TYPE_CODE_RANGE:
1682         case TYPE_CODE_ENUM:
1683           if (len < 4)
1684             {
1685               /* Promote to 32 bit integer.  */
1686               if (TYPE_UNSIGNED (arg_type))
1687                 arg_type = builtin_type (gdbarch)->builtin_uint32;
1688               else
1689                 arg_type = builtin_type (gdbarch)->builtin_int32;
1690               arg = value_cast (arg_type, arg);
1691             }
1692           pass_in_x_or_stack (gdbarch, regcache, &info, arg_type,
1693                               value_contents (arg));
1694           break;
1695
1696         case TYPE_CODE_COMPLEX:
1697           if (info.nsrn <= 6)
1698             {
1699               const bfd_byte *buf = value_contents (arg);
1700               struct type *target_type =
1701                 check_typedef (TYPE_TARGET_TYPE (arg_type));
1702
1703               pass_in_v (gdbarch, regcache, &info, buf);
1704               pass_in_v (gdbarch, regcache, &info,
1705                          buf + TYPE_LENGTH (target_type));
1706             }
1707           else
1708             {
1709               info.nsrn = 8;
1710               pass_on_stack (&info, arg_type, value_contents (arg));
1711             }
1712           break;
1713         case TYPE_CODE_FLT:
1714           pass_in_v_or_stack (gdbarch, regcache, &info, arg_type,
1715                               value_contents (arg));
1716           break;
1717
1718         case TYPE_CODE_STRUCT:
1719         case TYPE_CODE_ARRAY:
1720         case TYPE_CODE_UNION:
1721           if (is_hfa (arg_type))
1722             {
1723               int elements = TYPE_NFIELDS (arg_type);
1724
1725               /* Homogeneous Aggregates */
1726               if (info.nsrn + elements < 8)
1727                 {
1728                   int i;
1729
1730                   for (i = 0; i < elements; i++)
1731                     {
1732                       /* We know that we have sufficient registers
1733                          available therefore this will never fallback
1734                          to the stack.  */
1735                       struct value *field =
1736                         value_primitive_field (arg, 0, i, arg_type);
1737                       struct type *field_type =
1738                         check_typedef (value_type (field));
1739
1740                       pass_in_v_or_stack (gdbarch, regcache, &info, field_type,
1741                                           value_contents_writeable (field));
1742                     }
1743                 }
1744               else
1745                 {
1746                   info.nsrn = 8;
1747                   pass_on_stack (&info, arg_type, value_contents (arg));
1748                 }
1749             }
1750           else if (len > 16)
1751             {
1752               /* PCS B.7 Aggregates larger than 16 bytes are passed by
1753                  invisible reference.  */
1754
1755               /* Allocate aligned storage.  */
1756               sp = align_down (sp - len, 16);
1757
1758               /* Write the real data into the stack.  */
1759               write_memory (sp, value_contents (arg), len);
1760
1761               /* Construct the indirection.  */
1762               arg_type = lookup_pointer_type (arg_type);
1763               arg = value_from_pointer (arg_type, sp);
1764               pass_in_x_or_stack (gdbarch, regcache, &info, arg_type,
1765                                   value_contents (arg));
1766             }
1767           else
1768             /* PCS C.15 / C.18 multiple values pass.  */
1769             pass_in_x_or_stack (gdbarch, regcache, &info, arg_type,
1770                                 value_contents (arg));
1771           break;
1772
1773         default:
1774           pass_in_x_or_stack (gdbarch, regcache, &info, arg_type,
1775                               value_contents (arg));
1776           break;
1777         }
1778     }
1779
1780   /* Make sure stack retains 16 byte alignment.  */
1781   if (info.nsaa & 15)
1782     sp -= 16 - (info.nsaa & 15);
1783
1784   while (!VEC_empty (stack_item_t, info.si))
1785     {
1786       stack_item_t *si = VEC_last (stack_item_t, info.si);
1787
1788       sp -= si->len;
1789       write_memory (sp, si->data, si->len);
1790       VEC_pop (stack_item_t, info.si);
1791     }
1792
1793   VEC_free (stack_item_t, info.si);
1794
1795   /* Finally, update the SP register.  */
1796   regcache_cooked_write_unsigned (regcache, AARCH64_SP_REGNUM, sp);
1797
1798   return sp;
1799 }
1800
1801 /* Implement the "frame_align" gdbarch method.  */
1802
1803 static CORE_ADDR
1804 aarch64_frame_align (struct gdbarch *gdbarch, CORE_ADDR sp)
1805 {
1806   /* Align the stack to sixteen bytes.  */
1807   return sp & ~(CORE_ADDR) 15;
1808 }
1809
1810 /* Return the type for an AdvSISD Q register.  */
1811
1812 static struct type *
1813 aarch64_vnq_type (struct gdbarch *gdbarch)
1814 {
1815   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1816
1817   if (tdep->vnq_type == NULL)
1818     {
1819       struct type *t;
1820       struct type *elem;
1821
1822       t = arch_composite_type (gdbarch, "__gdb_builtin_type_vnq",
1823                                TYPE_CODE_UNION);
1824
1825       elem = builtin_type (gdbarch)->builtin_uint128;
1826       append_composite_type_field (t, "u", elem);
1827
1828       elem = builtin_type (gdbarch)->builtin_int128;
1829       append_composite_type_field (t, "s", elem);
1830
1831       tdep->vnq_type = t;
1832     }
1833
1834   return tdep->vnq_type;
1835 }
1836
1837 /* Return the type for an AdvSISD D register.  */
1838
1839 static struct type *
1840 aarch64_vnd_type (struct gdbarch *gdbarch)
1841 {
1842   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1843
1844   if (tdep->vnd_type == NULL)
1845     {
1846       struct type *t;
1847       struct type *elem;
1848
1849       t = arch_composite_type (gdbarch, "__gdb_builtin_type_vnd",
1850                                TYPE_CODE_UNION);
1851
1852       elem = builtin_type (gdbarch)->builtin_double;
1853       append_composite_type_field (t, "f", elem);
1854
1855       elem = builtin_type (gdbarch)->builtin_uint64;
1856       append_composite_type_field (t, "u", elem);
1857
1858       elem = builtin_type (gdbarch)->builtin_int64;
1859       append_composite_type_field (t, "s", elem);
1860
1861       tdep->vnd_type = t;
1862     }
1863
1864   return tdep->vnd_type;
1865 }
1866
1867 /* Return the type for an AdvSISD S register.  */
1868
1869 static struct type *
1870 aarch64_vns_type (struct gdbarch *gdbarch)
1871 {
1872   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1873
1874   if (tdep->vns_type == NULL)
1875     {
1876       struct type *t;
1877       struct type *elem;
1878
1879       t = arch_composite_type (gdbarch, "__gdb_builtin_type_vns",
1880                                TYPE_CODE_UNION);
1881
1882       elem = builtin_type (gdbarch)->builtin_float;
1883       append_composite_type_field (t, "f", elem);
1884
1885       elem = builtin_type (gdbarch)->builtin_uint32;
1886       append_composite_type_field (t, "u", elem);
1887
1888       elem = builtin_type (gdbarch)->builtin_int32;
1889       append_composite_type_field (t, "s", elem);
1890
1891       tdep->vns_type = t;
1892     }
1893
1894   return tdep->vns_type;
1895 }
1896
1897 /* Return the type for an AdvSISD H register.  */
1898
1899 static struct type *
1900 aarch64_vnh_type (struct gdbarch *gdbarch)
1901 {
1902   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1903
1904   if (tdep->vnh_type == NULL)
1905     {
1906       struct type *t;
1907       struct type *elem;
1908
1909       t = arch_composite_type (gdbarch, "__gdb_builtin_type_vnh",
1910                                TYPE_CODE_UNION);
1911
1912       elem = builtin_type (gdbarch)->builtin_uint16;
1913       append_composite_type_field (t, "u", elem);
1914
1915       elem = builtin_type (gdbarch)->builtin_int16;
1916       append_composite_type_field (t, "s", elem);
1917
1918       tdep->vnh_type = t;
1919     }
1920
1921   return tdep->vnh_type;
1922 }
1923
1924 /* Return the type for an AdvSISD B register.  */
1925
1926 static struct type *
1927 aarch64_vnb_type (struct gdbarch *gdbarch)
1928 {
1929   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1930
1931   if (tdep->vnb_type == NULL)
1932     {
1933       struct type *t;
1934       struct type *elem;
1935
1936       t = arch_composite_type (gdbarch, "__gdb_builtin_type_vnb",
1937                                TYPE_CODE_UNION);
1938
1939       elem = builtin_type (gdbarch)->builtin_uint8;
1940       append_composite_type_field (t, "u", elem);
1941
1942       elem = builtin_type (gdbarch)->builtin_int8;
1943       append_composite_type_field (t, "s", elem);
1944
1945       tdep->vnb_type = t;
1946     }
1947
1948   return tdep->vnb_type;
1949 }
1950
1951 /* Implement the "dwarf2_reg_to_regnum" gdbarch method.  */
1952
1953 static int
1954 aarch64_dwarf_reg_to_regnum (struct gdbarch *gdbarch, int reg)
1955 {
1956   if (reg >= AARCH64_DWARF_X0 && reg <= AARCH64_DWARF_X0 + 30)
1957     return AARCH64_X0_REGNUM + reg - AARCH64_DWARF_X0;
1958
1959   if (reg == AARCH64_DWARF_SP)
1960     return AARCH64_SP_REGNUM;
1961
1962   if (reg >= AARCH64_DWARF_V0 && reg <= AARCH64_DWARF_V0 + 31)
1963     return AARCH64_V0_REGNUM + reg - AARCH64_DWARF_V0;
1964
1965   return -1;
1966 }
1967 \f
1968
1969 /* Implement the "print_insn" gdbarch method.  */
1970
1971 static int
1972 aarch64_gdb_print_insn (bfd_vma memaddr, disassemble_info *info)
1973 {
1974   info->symbols = NULL;
1975   return print_insn_aarch64 (memaddr, info);
1976 }
1977
1978 /* AArch64 BRK software debug mode instruction.
1979    Note that AArch64 code is always little-endian.
1980    1101.0100.0010.0000.0000.0000.0000.0000 = 0xd4200000.  */
1981 static const gdb_byte aarch64_default_breakpoint[] = {0x00, 0x00, 0x20, 0xd4};
1982
1983 /* Implement the "breakpoint_from_pc" gdbarch method.  */
1984
1985 static const gdb_byte *
1986 aarch64_breakpoint_from_pc (struct gdbarch *gdbarch, CORE_ADDR *pcptr,
1987                             int *lenptr)
1988 {
1989   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
1990
1991   *lenptr = sizeof (aarch64_default_breakpoint);
1992   return aarch64_default_breakpoint;
1993 }
1994
1995 /* Extract from an array REGS containing the (raw) register state a
1996    function return value of type TYPE, and copy that, in virtual
1997    format, into VALBUF.  */
1998
1999 static void
2000 aarch64_extract_return_value (struct type *type, struct regcache *regs,
2001                               gdb_byte *valbuf)
2002 {
2003   struct gdbarch *gdbarch = get_regcache_arch (regs);
2004   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2005
2006   if (TYPE_CODE (type) == TYPE_CODE_FLT)
2007     {
2008       bfd_byte buf[V_REGISTER_SIZE];
2009       int len = TYPE_LENGTH (type);
2010
2011       regcache_cooked_read (regs, AARCH64_V0_REGNUM, buf);
2012       memcpy (valbuf, buf, len);
2013     }
2014   else if (TYPE_CODE (type) == TYPE_CODE_INT
2015            || TYPE_CODE (type) == TYPE_CODE_CHAR
2016            || TYPE_CODE (type) == TYPE_CODE_BOOL
2017            || TYPE_CODE (type) == TYPE_CODE_PTR
2018            || TYPE_CODE (type) == TYPE_CODE_REF
2019            || TYPE_CODE (type) == TYPE_CODE_ENUM)
2020     {
2021       /* If the the type is a plain integer, then the access is
2022          straight-forward.  Otherwise we have to play around a bit
2023          more.  */
2024       int len = TYPE_LENGTH (type);
2025       int regno = AARCH64_X0_REGNUM;
2026       ULONGEST tmp;
2027
2028       while (len > 0)
2029         {
2030           /* By using store_unsigned_integer we avoid having to do
2031              anything special for small big-endian values.  */
2032           regcache_cooked_read_unsigned (regs, regno++, &tmp);
2033           store_unsigned_integer (valbuf,
2034                                   (len > X_REGISTER_SIZE
2035                                    ? X_REGISTER_SIZE : len), byte_order, tmp);
2036           len -= X_REGISTER_SIZE;
2037           valbuf += X_REGISTER_SIZE;
2038         }
2039     }
2040   else if (TYPE_CODE (type) == TYPE_CODE_COMPLEX)
2041     {
2042       int regno = AARCH64_V0_REGNUM;
2043       bfd_byte buf[V_REGISTER_SIZE];
2044       struct type *target_type = check_typedef (TYPE_TARGET_TYPE (type));
2045       int len = TYPE_LENGTH (target_type);
2046
2047       regcache_cooked_read (regs, regno, buf);
2048       memcpy (valbuf, buf, len);
2049       valbuf += len;
2050       regcache_cooked_read (regs, regno + 1, buf);
2051       memcpy (valbuf, buf, len);
2052       valbuf += len;
2053     }
2054   else if (is_hfa (type))
2055     {
2056       int elements = TYPE_NFIELDS (type);
2057       struct type *member_type = check_typedef (TYPE_FIELD_TYPE (type, 0));
2058       int len = TYPE_LENGTH (member_type);
2059       int i;
2060
2061       for (i = 0; i < elements; i++)
2062         {
2063           int regno = AARCH64_V0_REGNUM + i;
2064           bfd_byte buf[X_REGISTER_SIZE];
2065
2066           if (aarch64_debug)
2067             fprintf_unfiltered (gdb_stdlog,
2068                                 "read HFA return value element %d from %s\n",
2069                                 i + 1,
2070                                 gdbarch_register_name (gdbarch, regno));
2071           regcache_cooked_read (regs, regno, buf);
2072
2073           memcpy (valbuf, buf, len);
2074           valbuf += len;
2075         }
2076     }
2077   else
2078     {
2079       /* For a structure or union the behaviour is as if the value had
2080          been stored to word-aligned memory and then loaded into
2081          registers with 64-bit load instruction(s).  */
2082       int len = TYPE_LENGTH (type);
2083       int regno = AARCH64_X0_REGNUM;
2084       bfd_byte buf[X_REGISTER_SIZE];
2085
2086       while (len > 0)
2087         {
2088           regcache_cooked_read (regs, regno++, buf);
2089           memcpy (valbuf, buf, len > X_REGISTER_SIZE ? X_REGISTER_SIZE : len);
2090           len -= X_REGISTER_SIZE;
2091           valbuf += X_REGISTER_SIZE;
2092         }
2093     }
2094 }
2095
2096
2097 /* Will a function return an aggregate type in memory or in a
2098    register?  Return 0 if an aggregate type can be returned in a
2099    register, 1 if it must be returned in memory.  */
2100
2101 static int
2102 aarch64_return_in_memory (struct gdbarch *gdbarch, struct type *type)
2103 {
2104   int nRc;
2105   enum type_code code;
2106
2107   type = check_typedef (type);
2108
2109   /* In the AArch64 ABI, "integer" like aggregate types are returned
2110      in registers.  For an aggregate type to be integer like, its size
2111      must be less than or equal to 4 * X_REGISTER_SIZE.  */
2112
2113   if (is_hfa (type))
2114     {
2115       /* PCS B.5 If the argument is a Named HFA, then the argument is
2116          used unmodified.  */
2117       return 0;
2118     }
2119
2120   if (TYPE_LENGTH (type) > 16)
2121     {
2122       /* PCS B.6 Aggregates larger than 16 bytes are passed by
2123          invisible reference.  */
2124
2125       return 1;
2126     }
2127
2128   return 0;
2129 }
2130
2131 /* Write into appropriate registers a function return value of type
2132    TYPE, given in virtual format.  */
2133
2134 static void
2135 aarch64_store_return_value (struct type *type, struct regcache *regs,
2136                             const gdb_byte *valbuf)
2137 {
2138   struct gdbarch *gdbarch = get_regcache_arch (regs);
2139   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2140
2141   if (TYPE_CODE (type) == TYPE_CODE_FLT)
2142     {
2143       bfd_byte buf[V_REGISTER_SIZE];
2144       int len = TYPE_LENGTH (type);
2145
2146       memcpy (buf, valbuf, len > V_REGISTER_SIZE ? V_REGISTER_SIZE : len);
2147       regcache_cooked_write (regs, AARCH64_V0_REGNUM, buf);
2148     }
2149   else if (TYPE_CODE (type) == TYPE_CODE_INT
2150            || TYPE_CODE (type) == TYPE_CODE_CHAR
2151            || TYPE_CODE (type) == TYPE_CODE_BOOL
2152            || TYPE_CODE (type) == TYPE_CODE_PTR
2153            || TYPE_CODE (type) == TYPE_CODE_REF
2154            || TYPE_CODE (type) == TYPE_CODE_ENUM)
2155     {
2156       if (TYPE_LENGTH (type) <= X_REGISTER_SIZE)
2157         {
2158           /* Values of one word or less are zero/sign-extended and
2159              returned in r0.  */
2160           bfd_byte tmpbuf[X_REGISTER_SIZE];
2161           LONGEST val = unpack_long (type, valbuf);
2162
2163           store_signed_integer (tmpbuf, X_REGISTER_SIZE, byte_order, val);
2164           regcache_cooked_write (regs, AARCH64_X0_REGNUM, tmpbuf);
2165         }
2166       else
2167         {
2168           /* Integral values greater than one word are stored in
2169              consecutive registers starting with r0.  This will always
2170              be a multiple of the regiser size.  */
2171           int len = TYPE_LENGTH (type);
2172           int regno = AARCH64_X0_REGNUM;
2173
2174           while (len > 0)
2175             {
2176               regcache_cooked_write (regs, regno++, valbuf);
2177               len -= X_REGISTER_SIZE;
2178               valbuf += X_REGISTER_SIZE;
2179             }
2180         }
2181     }
2182   else if (is_hfa (type))
2183     {
2184       int elements = TYPE_NFIELDS (type);
2185       struct type *member_type = check_typedef (TYPE_FIELD_TYPE (type, 0));
2186       int len = TYPE_LENGTH (member_type);
2187       int i;
2188
2189       for (i = 0; i < elements; i++)
2190         {
2191           int regno = AARCH64_V0_REGNUM + i;
2192           bfd_byte tmpbuf[MAX_REGISTER_SIZE];
2193
2194           if (aarch64_debug)
2195             fprintf_unfiltered (gdb_stdlog,
2196                                 "write HFA return value element %d to %s\n",
2197                                 i + 1,
2198                                 gdbarch_register_name (gdbarch, regno));
2199
2200           memcpy (tmpbuf, valbuf, len);
2201           regcache_cooked_write (regs, regno, tmpbuf);
2202           valbuf += len;
2203         }
2204     }
2205   else
2206     {
2207       /* For a structure or union the behaviour is as if the value had
2208          been stored to word-aligned memory and then loaded into
2209          registers with 64-bit load instruction(s).  */
2210       int len = TYPE_LENGTH (type);
2211       int regno = AARCH64_X0_REGNUM;
2212       bfd_byte tmpbuf[X_REGISTER_SIZE];
2213
2214       while (len > 0)
2215         {
2216           memcpy (tmpbuf, valbuf,
2217                   len > X_REGISTER_SIZE ? X_REGISTER_SIZE : len);
2218           regcache_cooked_write (regs, regno++, tmpbuf);
2219           len -= X_REGISTER_SIZE;
2220           valbuf += X_REGISTER_SIZE;
2221         }
2222     }
2223 }
2224
2225 /* Implement the "return_value" gdbarch method.  */
2226
2227 static enum return_value_convention
2228 aarch64_return_value (struct gdbarch *gdbarch, struct value *func_value,
2229                       struct type *valtype, struct regcache *regcache,
2230                       gdb_byte *readbuf, const gdb_byte *writebuf)
2231 {
2232   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2233
2234   if (TYPE_CODE (valtype) == TYPE_CODE_STRUCT
2235       || TYPE_CODE (valtype) == TYPE_CODE_UNION
2236       || TYPE_CODE (valtype) == TYPE_CODE_ARRAY)
2237     {
2238       if (aarch64_return_in_memory (gdbarch, valtype))
2239         {
2240           if (aarch64_debug)
2241             fprintf_unfiltered (gdb_stdlog, "return value in memory\n");
2242           return RETURN_VALUE_STRUCT_CONVENTION;
2243         }
2244     }
2245
2246   if (writebuf)
2247     aarch64_store_return_value (valtype, regcache, writebuf);
2248
2249   if (readbuf)
2250     aarch64_extract_return_value (valtype, regcache, readbuf);
2251
2252   if (aarch64_debug)
2253     fprintf_unfiltered (gdb_stdlog, "return value in registers\n");
2254
2255   return RETURN_VALUE_REGISTER_CONVENTION;
2256 }
2257
2258 /* Implement the "get_longjmp_target" gdbarch method.  */
2259
2260 static int
2261 aarch64_get_longjmp_target (struct frame_info *frame, CORE_ADDR *pc)
2262 {
2263   CORE_ADDR jb_addr;
2264   gdb_byte buf[X_REGISTER_SIZE];
2265   struct gdbarch *gdbarch = get_frame_arch (frame);
2266   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2267   enum bfd_endian byte_order = gdbarch_byte_order (gdbarch);
2268
2269   jb_addr = get_frame_register_unsigned (frame, AARCH64_X0_REGNUM);
2270
2271   if (target_read_memory (jb_addr + tdep->jb_pc * tdep->jb_elt_size, buf,
2272                           X_REGISTER_SIZE))
2273     return 0;
2274
2275   *pc = extract_unsigned_integer (buf, X_REGISTER_SIZE, byte_order);
2276   return 1;
2277 }
2278
2279 /* Implement the "gen_return_address" gdbarch method.  */
2280
2281 static void
2282 aarch64_gen_return_address (struct gdbarch *gdbarch,
2283                             struct agent_expr *ax, struct axs_value *value,
2284                             CORE_ADDR scope)
2285 {
2286   value->type = register_type (gdbarch, AARCH64_LR_REGNUM);
2287   value->kind = axs_lvalue_register;
2288   value->u.reg = AARCH64_LR_REGNUM;
2289 }
2290 \f
2291
2292 /* Return the pseudo register name corresponding to register regnum.  */
2293
2294 static const char *
2295 aarch64_pseudo_register_name (struct gdbarch *gdbarch, int regnum)
2296 {
2297   static const char *const q_name[] =
2298     {
2299       "q0", "q1", "q2", "q3",
2300       "q4", "q5", "q6", "q7",
2301       "q8", "q9", "q10", "q11",
2302       "q12", "q13", "q14", "q15",
2303       "q16", "q17", "q18", "q19",
2304       "q20", "q21", "q22", "q23",
2305       "q24", "q25", "q26", "q27",
2306       "q28", "q29", "q30", "q31",
2307     };
2308
2309   static const char *const d_name[] =
2310     {
2311       "d0", "d1", "d2", "d3",
2312       "d4", "d5", "d6", "d7",
2313       "d8", "d9", "d10", "d11",
2314       "d12", "d13", "d14", "d15",
2315       "d16", "d17", "d18", "d19",
2316       "d20", "d21", "d22", "d23",
2317       "d24", "d25", "d26", "d27",
2318       "d28", "d29", "d30", "d31",
2319     };
2320
2321   static const char *const s_name[] =
2322     {
2323       "s0", "s1", "s2", "s3",
2324       "s4", "s5", "s6", "s7",
2325       "s8", "s9", "s10", "s11",
2326       "s12", "s13", "s14", "s15",
2327       "s16", "s17", "s18", "s19",
2328       "s20", "s21", "s22", "s23",
2329       "s24", "s25", "s26", "s27",
2330       "s28", "s29", "s30", "s31",
2331     };
2332
2333   static const char *const h_name[] =
2334     {
2335       "h0", "h1", "h2", "h3",
2336       "h4", "h5", "h6", "h7",
2337       "h8", "h9", "h10", "h11",
2338       "h12", "h13", "h14", "h15",
2339       "h16", "h17", "h18", "h19",
2340       "h20", "h21", "h22", "h23",
2341       "h24", "h25", "h26", "h27",
2342       "h28", "h29", "h30", "h31",
2343     };
2344
2345   static const char *const b_name[] =
2346     {
2347       "b0", "b1", "b2", "b3",
2348       "b4", "b5", "b6", "b7",
2349       "b8", "b9", "b10", "b11",
2350       "b12", "b13", "b14", "b15",
2351       "b16", "b17", "b18", "b19",
2352       "b20", "b21", "b22", "b23",
2353       "b24", "b25", "b26", "b27",
2354       "b28", "b29", "b30", "b31",
2355     };
2356
2357   regnum -= gdbarch_num_regs (gdbarch);
2358
2359   if (regnum >= AARCH64_Q0_REGNUM && regnum < AARCH64_Q0_REGNUM + 32)
2360     return q_name[regnum - AARCH64_Q0_REGNUM];
2361
2362   if (regnum >= AARCH64_D0_REGNUM && regnum < AARCH64_D0_REGNUM + 32)
2363     return d_name[regnum - AARCH64_D0_REGNUM];
2364
2365   if (regnum >= AARCH64_S0_REGNUM && regnum < AARCH64_S0_REGNUM + 32)
2366     return s_name[regnum - AARCH64_S0_REGNUM];
2367
2368   if (regnum >= AARCH64_H0_REGNUM && regnum < AARCH64_H0_REGNUM + 32)
2369     return h_name[regnum - AARCH64_H0_REGNUM];
2370
2371   if (regnum >= AARCH64_B0_REGNUM && regnum < AARCH64_B0_REGNUM + 32)
2372     return b_name[regnum - AARCH64_B0_REGNUM];
2373
2374   internal_error (__FILE__, __LINE__,
2375                   _("aarch64_pseudo_register_name: bad register number %d"),
2376                   regnum);
2377 }
2378
2379 /* Implement the "pseudo_register_type" tdesc_arch_data method.  */
2380
2381 static struct type *
2382 aarch64_pseudo_register_type (struct gdbarch *gdbarch, int regnum)
2383 {
2384   regnum -= gdbarch_num_regs (gdbarch);
2385
2386   if (regnum >= AARCH64_Q0_REGNUM && regnum < AARCH64_Q0_REGNUM + 32)
2387     return aarch64_vnq_type (gdbarch);
2388
2389   if (regnum >= AARCH64_D0_REGNUM && regnum < AARCH64_D0_REGNUM + 32)
2390     return aarch64_vnd_type (gdbarch);
2391
2392   if (regnum >= AARCH64_S0_REGNUM && regnum < AARCH64_S0_REGNUM + 32)
2393     return aarch64_vns_type (gdbarch);
2394
2395   if (regnum >= AARCH64_H0_REGNUM && regnum < AARCH64_H0_REGNUM + 32)
2396     return aarch64_vnh_type (gdbarch);
2397
2398   if (regnum >= AARCH64_B0_REGNUM && regnum < AARCH64_B0_REGNUM + 32)
2399     return aarch64_vnb_type (gdbarch);
2400
2401   internal_error (__FILE__, __LINE__,
2402                   _("aarch64_pseudo_register_type: bad register number %d"),
2403                   regnum);
2404 }
2405
2406 /* Implement the "pseudo_register_reggroup_p" tdesc_arch_data method.  */
2407
2408 static int
2409 aarch64_pseudo_register_reggroup_p (struct gdbarch *gdbarch, int regnum,
2410                                     struct reggroup *group)
2411 {
2412   regnum -= gdbarch_num_regs (gdbarch);
2413
2414   if (regnum >= AARCH64_Q0_REGNUM && regnum < AARCH64_Q0_REGNUM + 32)
2415     return group == all_reggroup || group == vector_reggroup;
2416   else if (regnum >= AARCH64_D0_REGNUM && regnum < AARCH64_D0_REGNUM + 32)
2417     return (group == all_reggroup || group == vector_reggroup
2418             || group == float_reggroup);
2419   else if (regnum >= AARCH64_S0_REGNUM && regnum < AARCH64_S0_REGNUM + 32)
2420     return (group == all_reggroup || group == vector_reggroup
2421             || group == float_reggroup);
2422   else if (regnum >= AARCH64_H0_REGNUM && regnum < AARCH64_H0_REGNUM + 32)
2423     return group == all_reggroup || group == vector_reggroup;
2424   else if (regnum >= AARCH64_B0_REGNUM && regnum < AARCH64_B0_REGNUM + 32)
2425     return group == all_reggroup || group == vector_reggroup;
2426
2427   return group == all_reggroup;
2428 }
2429
2430 /* Implement the "pseudo_register_read_value" gdbarch method.  */
2431
2432 static struct value *
2433 aarch64_pseudo_read_value (struct gdbarch *gdbarch,
2434                            struct regcache *regcache,
2435                            int regnum)
2436 {
2437   gdb_byte reg_buf[MAX_REGISTER_SIZE];
2438   struct value *result_value;
2439   gdb_byte *buf;
2440
2441   result_value = allocate_value (register_type (gdbarch, regnum));
2442   VALUE_LVAL (result_value) = lval_register;
2443   VALUE_REGNUM (result_value) = regnum;
2444   buf = value_contents_raw (result_value);
2445
2446   regnum -= gdbarch_num_regs (gdbarch);
2447
2448   if (regnum >= AARCH64_Q0_REGNUM && regnum < AARCH64_Q0_REGNUM + 32)
2449     {
2450       enum register_status status;
2451       unsigned v_regnum;
2452
2453       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_Q0_REGNUM;
2454       status = regcache_raw_read (regcache, v_regnum, reg_buf);
2455       if (status != REG_VALID)
2456         mark_value_bytes_unavailable (result_value, 0,
2457                                       TYPE_LENGTH (value_type (result_value)));
2458       else
2459         memcpy (buf, reg_buf, Q_REGISTER_SIZE);
2460       return result_value;
2461     }
2462
2463   if (regnum >= AARCH64_D0_REGNUM && regnum < AARCH64_D0_REGNUM + 32)
2464     {
2465       enum register_status status;
2466       unsigned v_regnum;
2467
2468       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_D0_REGNUM;
2469       status = regcache_raw_read (regcache, v_regnum, reg_buf);
2470       if (status != REG_VALID)
2471         mark_value_bytes_unavailable (result_value, 0,
2472                                       TYPE_LENGTH (value_type (result_value)));
2473       else
2474         memcpy (buf, reg_buf, D_REGISTER_SIZE);
2475       return result_value;
2476     }
2477
2478   if (regnum >= AARCH64_S0_REGNUM && regnum < AARCH64_S0_REGNUM + 32)
2479     {
2480       enum register_status status;
2481       unsigned v_regnum;
2482
2483       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_S0_REGNUM;
2484       status = regcache_raw_read (regcache, v_regnum, reg_buf);
2485       if (status != REG_VALID)
2486         mark_value_bytes_unavailable (result_value, 0,
2487                                       TYPE_LENGTH (value_type (result_value)));
2488       else
2489         memcpy (buf, reg_buf, S_REGISTER_SIZE);
2490       return result_value;
2491     }
2492
2493   if (regnum >= AARCH64_H0_REGNUM && regnum < AARCH64_H0_REGNUM + 32)
2494     {
2495       enum register_status status;
2496       unsigned v_regnum;
2497
2498       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_H0_REGNUM;
2499       status = regcache_raw_read (regcache, v_regnum, reg_buf);
2500       if (status != REG_VALID)
2501         mark_value_bytes_unavailable (result_value, 0,
2502                                       TYPE_LENGTH (value_type (result_value)));
2503       else
2504         memcpy (buf, reg_buf, H_REGISTER_SIZE);
2505       return result_value;
2506     }
2507
2508   if (regnum >= AARCH64_B0_REGNUM && regnum < AARCH64_B0_REGNUM + 32)
2509     {
2510       enum register_status status;
2511       unsigned v_regnum;
2512
2513       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_B0_REGNUM;
2514       status = regcache_raw_read (regcache, v_regnum, reg_buf);
2515       if (status != REG_VALID)
2516         mark_value_bytes_unavailable (result_value, 0,
2517                                       TYPE_LENGTH (value_type (result_value)));
2518       else
2519         memcpy (buf, reg_buf, B_REGISTER_SIZE);
2520       return result_value;
2521     }
2522
2523   gdb_assert_not_reached ("regnum out of bound");
2524 }
2525
2526 /* Implement the "pseudo_register_write" gdbarch method.  */
2527
2528 static void
2529 aarch64_pseudo_write (struct gdbarch *gdbarch, struct regcache *regcache,
2530                       int regnum, const gdb_byte *buf)
2531 {
2532   gdb_byte reg_buf[MAX_REGISTER_SIZE];
2533
2534   /* Ensure the register buffer is zero, we want gdb writes of the
2535      various 'scalar' pseudo registers to behavior like architectural
2536      writes, register width bytes are written the remainder are set to
2537      zero.  */
2538   memset (reg_buf, 0, sizeof (reg_buf));
2539
2540   regnum -= gdbarch_num_regs (gdbarch);
2541
2542   if (regnum >= AARCH64_Q0_REGNUM && regnum < AARCH64_Q0_REGNUM + 32)
2543     {
2544       /* pseudo Q registers */
2545       unsigned v_regnum;
2546
2547       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_Q0_REGNUM;
2548       memcpy (reg_buf, buf, Q_REGISTER_SIZE);
2549       regcache_raw_write (regcache, v_regnum, reg_buf);
2550       return;
2551     }
2552
2553   if (regnum >= AARCH64_D0_REGNUM && regnum < AARCH64_D0_REGNUM + 32)
2554     {
2555       /* pseudo D registers */
2556       unsigned v_regnum;
2557
2558       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_D0_REGNUM;
2559       memcpy (reg_buf, buf, D_REGISTER_SIZE);
2560       regcache_raw_write (regcache, v_regnum, reg_buf);
2561       return;
2562     }
2563
2564   if (regnum >= AARCH64_S0_REGNUM && regnum < AARCH64_S0_REGNUM + 32)
2565     {
2566       unsigned v_regnum;
2567
2568       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_S0_REGNUM;
2569       memcpy (reg_buf, buf, S_REGISTER_SIZE);
2570       regcache_raw_write (regcache, v_regnum, reg_buf);
2571       return;
2572     }
2573
2574   if (regnum >= AARCH64_H0_REGNUM && regnum < AARCH64_H0_REGNUM + 32)
2575     {
2576       /* pseudo H registers */
2577       unsigned v_regnum;
2578
2579       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_H0_REGNUM;
2580       memcpy (reg_buf, buf, H_REGISTER_SIZE);
2581       regcache_raw_write (regcache, v_regnum, reg_buf);
2582       return;
2583     }
2584
2585   if (regnum >= AARCH64_B0_REGNUM && regnum < AARCH64_B0_REGNUM + 32)
2586     {
2587       /* pseudo B registers */
2588       unsigned v_regnum;
2589
2590       v_regnum = AARCH64_V0_REGNUM + regnum - AARCH64_B0_REGNUM;
2591       memcpy (reg_buf, buf, B_REGISTER_SIZE);
2592       regcache_raw_write (regcache, v_regnum, reg_buf);
2593       return;
2594     }
2595
2596   gdb_assert_not_reached ("regnum out of bound");
2597 }
2598
2599 /* Callback function for user_reg_add.  */
2600
2601 static struct value *
2602 value_of_aarch64_user_reg (struct frame_info *frame, const void *baton)
2603 {
2604   const int *reg_p = baton;
2605
2606   return value_of_register (*reg_p, frame);
2607 }
2608 \f
2609
2610 /* Implement the "software_single_step" gdbarch method, needed to
2611    single step through atomic sequences on AArch64.  */
2612
2613 static int
2614 aarch64_software_single_step (struct frame_info *frame)
2615 {
2616   struct gdbarch *gdbarch = get_frame_arch (frame);
2617   struct address_space *aspace = get_frame_address_space (frame);
2618   enum bfd_endian byte_order_for_code = gdbarch_byte_order_for_code (gdbarch);
2619   const int insn_size = 4;
2620   const int atomic_sequence_length = 16; /* Instruction sequence length.  */
2621   CORE_ADDR pc = get_frame_pc (frame);
2622   CORE_ADDR breaks[2] = { -1, -1 };
2623   CORE_ADDR loc = pc;
2624   CORE_ADDR closing_insn = 0;
2625   uint32_t insn = read_memory_unsigned_integer (loc, insn_size,
2626                                                 byte_order_for_code);
2627   int index;
2628   int insn_count;
2629   int bc_insn_count = 0; /* Conditional branch instruction count.  */
2630   int last_breakpoint = 0; /* Defaults to 0 (no breakpoints placed).  */
2631
2632   /* Look for a Load Exclusive instruction which begins the sequence.  */
2633   if (!decode_masked_match (insn, 0x3fc00000, 0x08400000))
2634     return 0;
2635
2636   for (insn_count = 0; insn_count < atomic_sequence_length; ++insn_count)
2637     {
2638       int32_t offset;
2639       unsigned cond;
2640
2641       loc += insn_size;
2642       insn = read_memory_unsigned_integer (loc, insn_size,
2643                                            byte_order_for_code);
2644
2645       /* Check if the instruction is a conditional branch.  */
2646       if (decode_bcond (loc, insn, &cond, &offset))
2647         {
2648           if (bc_insn_count >= 1)
2649             return 0;
2650
2651           /* It is, so we'll try to set a breakpoint at the destination.  */
2652           breaks[1] = loc + offset;
2653
2654           bc_insn_count++;
2655           last_breakpoint++;
2656         }
2657
2658       /* Look for the Store Exclusive which closes the atomic sequence.  */
2659       if (decode_masked_match (insn, 0x3fc00000, 0x08000000))
2660         {
2661           closing_insn = loc;
2662           break;
2663         }
2664     }
2665
2666   /* We didn't find a closing Store Exclusive instruction, fall back.  */
2667   if (!closing_insn)
2668     return 0;
2669
2670   /* Insert breakpoint after the end of the atomic sequence.  */
2671   breaks[0] = loc + insn_size;
2672
2673   /* Check for duplicated breakpoints, and also check that the second
2674      breakpoint is not within the atomic sequence.  */
2675   if (last_breakpoint
2676       && (breaks[1] == breaks[0]
2677           || (breaks[1] >= pc && breaks[1] <= closing_insn)))
2678     last_breakpoint = 0;
2679
2680   /* Insert the breakpoint at the end of the sequence, and one at the
2681      destination of the conditional branch, if it exists.  */
2682   for (index = 0; index <= last_breakpoint; index++)
2683     insert_single_step_breakpoint (gdbarch, aspace, breaks[index]);
2684
2685   return 1;
2686 }
2687
2688 /* Initialize the current architecture based on INFO.  If possible,
2689    re-use an architecture from ARCHES, which is a list of
2690    architectures already created during this debugging session.
2691
2692    Called e.g. at program startup, when reading a core file, and when
2693    reading a binary file.  */
2694
2695 static struct gdbarch *
2696 aarch64_gdbarch_init (struct gdbarch_info info, struct gdbarch_list *arches)
2697 {
2698   struct gdbarch_tdep *tdep;
2699   struct gdbarch *gdbarch;
2700   struct gdbarch_list *best_arch;
2701   struct tdesc_arch_data *tdesc_data = NULL;
2702   const struct target_desc *tdesc = info.target_desc;
2703   int i;
2704   int have_fpa_registers = 1;
2705   int valid_p = 1;
2706   const struct tdesc_feature *feature;
2707   int num_regs = 0;
2708   int num_pseudo_regs = 0;
2709
2710   /* Ensure we always have a target descriptor.  */
2711   if (!tdesc_has_registers (tdesc))
2712     tdesc = tdesc_aarch64;
2713
2714   gdb_assert (tdesc);
2715
2716   feature = tdesc_find_feature (tdesc, "org.gnu.gdb.aarch64.core");
2717
2718   if (feature == NULL)
2719     return NULL;
2720
2721   tdesc_data = tdesc_data_alloc ();
2722
2723   /* Validate the descriptor provides the mandatory core R registers
2724      and allocate their numbers.  */
2725   for (i = 0; i < ARRAY_SIZE (aarch64_r_register_names); i++)
2726     valid_p &=
2727       tdesc_numbered_register (feature, tdesc_data, AARCH64_X0_REGNUM + i,
2728                                aarch64_r_register_names[i]);
2729
2730   num_regs = AARCH64_X0_REGNUM + i;
2731
2732   /* Look for the V registers.  */
2733   feature = tdesc_find_feature (tdesc, "org.gnu.gdb.aarch64.fpu");
2734   if (feature)
2735     {
2736       /* Validate the descriptor provides the mandatory V registers
2737          and allocate their numbers.  */
2738       for (i = 0; i < ARRAY_SIZE (aarch64_v_register_names); i++)
2739         valid_p &=
2740           tdesc_numbered_register (feature, tdesc_data, AARCH64_V0_REGNUM + i,
2741                                    aarch64_v_register_names[i]);
2742
2743       num_regs = AARCH64_V0_REGNUM + i;
2744
2745       num_pseudo_regs += 32;    /* add the Qn scalar register pseudos */
2746       num_pseudo_regs += 32;    /* add the Dn scalar register pseudos */
2747       num_pseudo_regs += 32;    /* add the Sn scalar register pseudos */
2748       num_pseudo_regs += 32;    /* add the Hn scalar register pseudos */
2749       num_pseudo_regs += 32;    /* add the Bn scalar register pseudos */
2750     }
2751
2752   if (!valid_p)
2753     {
2754       tdesc_data_cleanup (tdesc_data);
2755       return NULL;
2756     }
2757
2758   /* AArch64 code is always little-endian.  */
2759   info.byte_order_for_code = BFD_ENDIAN_LITTLE;
2760
2761   /* If there is already a candidate, use it.  */
2762   for (best_arch = gdbarch_list_lookup_by_info (arches, &info);
2763        best_arch != NULL;
2764        best_arch = gdbarch_list_lookup_by_info (best_arch->next, &info))
2765     {
2766       /* Found a match.  */
2767       break;
2768     }
2769
2770   if (best_arch != NULL)
2771     {
2772       if (tdesc_data != NULL)
2773         tdesc_data_cleanup (tdesc_data);
2774       return best_arch->gdbarch;
2775     }
2776
2777   tdep = XCNEW (struct gdbarch_tdep);
2778   gdbarch = gdbarch_alloc (&info, tdep);
2779
2780   /* This should be low enough for everything.  */
2781   tdep->lowest_pc = 0x20;
2782   tdep->jb_pc = -1;             /* Longjump support not enabled by default.  */
2783   tdep->jb_elt_size = 8;
2784
2785   set_gdbarch_push_dummy_call (gdbarch, aarch64_push_dummy_call);
2786   set_gdbarch_frame_align (gdbarch, aarch64_frame_align);
2787
2788   /* Frame handling.  */
2789   set_gdbarch_dummy_id (gdbarch, aarch64_dummy_id);
2790   set_gdbarch_unwind_pc (gdbarch, aarch64_unwind_pc);
2791   set_gdbarch_unwind_sp (gdbarch, aarch64_unwind_sp);
2792
2793   /* Advance PC across function entry code.  */
2794   set_gdbarch_skip_prologue (gdbarch, aarch64_skip_prologue);
2795
2796   /* The stack grows downward.  */
2797   set_gdbarch_inner_than (gdbarch, core_addr_lessthan);
2798
2799   /* Breakpoint manipulation.  */
2800   set_gdbarch_breakpoint_from_pc (gdbarch, aarch64_breakpoint_from_pc);
2801   set_gdbarch_have_nonsteppable_watchpoint (gdbarch, 1);
2802   set_gdbarch_software_single_step (gdbarch, aarch64_software_single_step);
2803
2804   /* Information about registers, etc.  */
2805   set_gdbarch_sp_regnum (gdbarch, AARCH64_SP_REGNUM);
2806   set_gdbarch_pc_regnum (gdbarch, AARCH64_PC_REGNUM);
2807   set_gdbarch_num_regs (gdbarch, num_regs);
2808
2809   set_gdbarch_num_pseudo_regs (gdbarch, num_pseudo_regs);
2810   set_gdbarch_pseudo_register_read_value (gdbarch, aarch64_pseudo_read_value);
2811   set_gdbarch_pseudo_register_write (gdbarch, aarch64_pseudo_write);
2812   set_tdesc_pseudo_register_name (gdbarch, aarch64_pseudo_register_name);
2813   set_tdesc_pseudo_register_type (gdbarch, aarch64_pseudo_register_type);
2814   set_tdesc_pseudo_register_reggroup_p (gdbarch,
2815                                         aarch64_pseudo_register_reggroup_p);
2816
2817   /* ABI */
2818   set_gdbarch_short_bit (gdbarch, 16);
2819   set_gdbarch_int_bit (gdbarch, 32);
2820   set_gdbarch_float_bit (gdbarch, 32);
2821   set_gdbarch_double_bit (gdbarch, 64);
2822   set_gdbarch_long_double_bit (gdbarch, 128);
2823   set_gdbarch_long_bit (gdbarch, 64);
2824   set_gdbarch_long_long_bit (gdbarch, 64);
2825   set_gdbarch_ptr_bit (gdbarch, 64);
2826   set_gdbarch_char_signed (gdbarch, 0);
2827   set_gdbarch_float_format (gdbarch, floatformats_ieee_single);
2828   set_gdbarch_double_format (gdbarch, floatformats_ieee_double);
2829   set_gdbarch_long_double_format (gdbarch, floatformats_ia64_quad);
2830
2831   /* Internal <-> external register number maps.  */
2832   set_gdbarch_dwarf2_reg_to_regnum (gdbarch, aarch64_dwarf_reg_to_regnum);
2833
2834   /* Returning results.  */
2835   set_gdbarch_return_value (gdbarch, aarch64_return_value);
2836
2837   /* Disassembly.  */
2838   set_gdbarch_print_insn (gdbarch, aarch64_gdb_print_insn);
2839
2840   /* Virtual tables.  */
2841   set_gdbarch_vbit_in_delta (gdbarch, 1);
2842
2843   /* Hook in the ABI-specific overrides, if they have been registered.  */
2844   info.target_desc = tdesc;
2845   info.tdep_info = (void *) tdesc_data;
2846   gdbarch_init_osabi (info, gdbarch);
2847
2848   dwarf2_frame_set_init_reg (gdbarch, aarch64_dwarf2_frame_init_reg);
2849
2850   /* Add some default predicates.  */
2851   frame_unwind_append_unwinder (gdbarch, &aarch64_stub_unwind);
2852   dwarf2_append_unwinders (gdbarch);
2853   frame_unwind_append_unwinder (gdbarch, &aarch64_prologue_unwind);
2854
2855   frame_base_set_default (gdbarch, &aarch64_normal_base);
2856
2857   /* Now we have tuned the configuration, set a few final things,
2858      based on what the OS ABI has told us.  */
2859
2860   if (tdep->jb_pc >= 0)
2861     set_gdbarch_get_longjmp_target (gdbarch, aarch64_get_longjmp_target);
2862
2863   set_gdbarch_gen_return_address (gdbarch, aarch64_gen_return_address);
2864
2865   tdesc_use_registers (gdbarch, tdesc, tdesc_data);
2866
2867   /* Add standard register aliases.  */
2868   for (i = 0; i < ARRAY_SIZE (aarch64_register_aliases); i++)
2869     user_reg_add (gdbarch, aarch64_register_aliases[i].name,
2870                   value_of_aarch64_user_reg,
2871                   &aarch64_register_aliases[i].regnum);
2872
2873   return gdbarch;
2874 }
2875
2876 static void
2877 aarch64_dump_tdep (struct gdbarch *gdbarch, struct ui_file *file)
2878 {
2879   struct gdbarch_tdep *tdep = gdbarch_tdep (gdbarch);
2880
2881   if (tdep == NULL)
2882     return;
2883
2884   fprintf_unfiltered (file, _("aarch64_dump_tdep: Lowest pc = 0x%s"),
2885                       paddress (gdbarch, tdep->lowest_pc));
2886 }
2887
2888 /* Suppress warning from -Wmissing-prototypes.  */
2889 extern initialize_file_ftype _initialize_aarch64_tdep;
2890
2891 void
2892 _initialize_aarch64_tdep (void)
2893 {
2894   gdbarch_register (bfd_arch_aarch64, aarch64_gdbarch_init,
2895                     aarch64_dump_tdep);
2896
2897   initialize_tdesc_aarch64 ();
2898
2899   /* Debug this file's internals.  */
2900   add_setshow_boolean_cmd ("aarch64", class_maintenance, &aarch64_debug, _("\
2901 Set AArch64 debugging."), _("\
2902 Show AArch64 debugging."), _("\
2903 When on, AArch64 specific debugging is enabled."),
2904                             NULL,
2905                             show_aarch64_debug,
2906                             &setdebuglist, &showdebuglist);
2907 }
2908
2909 /* AArch64 process record-replay related structures, defines etc.  */
2910
2911 #define submask(x) ((1L << ((x) + 1)) - 1)
2912 #define bit(obj,st) (((obj) >> (st)) & 1)
2913 #define bits(obj,st,fn) (((obj) >> (st)) & submask ((fn) - (st)))
2914
2915 #define REG_ALLOC(REGS, LENGTH, RECORD_BUF) \
2916         do  \
2917           { \
2918             unsigned int reg_len = LENGTH; \
2919             if (reg_len) \
2920               { \
2921                 REGS = XNEWVEC (uint32_t, reg_len); \
2922                 memcpy(&REGS[0], &RECORD_BUF[0], sizeof(uint32_t)*LENGTH); \
2923               } \
2924           } \
2925         while (0)
2926
2927 #define MEM_ALLOC(MEMS, LENGTH, RECORD_BUF) \
2928         do  \
2929           { \
2930             unsigned int mem_len = LENGTH; \
2931             if (mem_len) \
2932             { \
2933               MEMS =  XNEWVEC (struct aarch64_mem_r, mem_len);  \
2934               memcpy(&MEMS->len, &RECORD_BUF[0], \
2935                      sizeof(struct aarch64_mem_r) * LENGTH); \
2936             } \
2937           } \
2938           while (0)
2939
2940 /* AArch64 record/replay structures and enumerations.  */
2941
2942 struct aarch64_mem_r
2943 {
2944   uint64_t len;    /* Record length.  */
2945   uint64_t addr;   /* Memory address.  */
2946 };
2947
2948 enum aarch64_record_result
2949 {
2950   AARCH64_RECORD_SUCCESS,
2951   AARCH64_RECORD_FAILURE,
2952   AARCH64_RECORD_UNSUPPORTED,
2953   AARCH64_RECORD_UNKNOWN
2954 };
2955
2956 typedef struct insn_decode_record_t
2957 {
2958   struct gdbarch *gdbarch;
2959   struct regcache *regcache;
2960   CORE_ADDR this_addr;                 /* Address of insn to be recorded.  */
2961   uint32_t aarch64_insn;               /* Insn to be recorded.  */
2962   uint32_t mem_rec_count;              /* Count of memory records.  */
2963   uint32_t reg_rec_count;              /* Count of register records.  */
2964   uint32_t *aarch64_regs;              /* Registers to be recorded.  */
2965   struct aarch64_mem_r *aarch64_mems;  /* Memory locations to be recorded.  */
2966 } insn_decode_record;
2967
2968 /* Record handler for data processing - register instructions.  */
2969
2970 static unsigned int
2971 aarch64_record_data_proc_reg (insn_decode_record *aarch64_insn_r)
2972 {
2973   uint8_t reg_rd, insn_bits24_27, insn_bits21_23;
2974   uint32_t record_buf[4];
2975
2976   reg_rd = bits (aarch64_insn_r->aarch64_insn, 0, 4);
2977   insn_bits24_27 = bits (aarch64_insn_r->aarch64_insn, 24, 27);
2978   insn_bits21_23 = bits (aarch64_insn_r->aarch64_insn, 21, 23);
2979
2980   if (!bit (aarch64_insn_r->aarch64_insn, 28))
2981     {
2982       uint8_t setflags;
2983
2984       /* Logical (shifted register).  */
2985       if (insn_bits24_27 == 0x0a)
2986         setflags = (bits (aarch64_insn_r->aarch64_insn, 29, 30) == 0x03);
2987       /* Add/subtract.  */
2988       else if (insn_bits24_27 == 0x0b)
2989         setflags = bit (aarch64_insn_r->aarch64_insn, 29);
2990       else
2991         return AARCH64_RECORD_UNKNOWN;
2992
2993       record_buf[0] = reg_rd;
2994       aarch64_insn_r->reg_rec_count = 1;
2995       if (setflags)
2996         record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_CPSR_REGNUM;
2997     }
2998   else
2999     {
3000       if (insn_bits24_27 == 0x0b)
3001         {
3002           /* Data-processing (3 source).  */
3003           record_buf[0] = reg_rd;
3004           aarch64_insn_r->reg_rec_count = 1;
3005         }
3006       else if (insn_bits24_27 == 0x0a)
3007         {
3008           if (insn_bits21_23 == 0x00)
3009             {
3010               /* Add/subtract (with carry).  */
3011               record_buf[0] = reg_rd;
3012               aarch64_insn_r->reg_rec_count = 1;
3013               if (bit (aarch64_insn_r->aarch64_insn, 29))
3014                 {
3015                   record_buf[1] = AARCH64_CPSR_REGNUM;
3016                   aarch64_insn_r->reg_rec_count = 2;
3017                 }
3018             }
3019           else if (insn_bits21_23 == 0x02)
3020             {
3021               /* Conditional compare (register) and conditional compare
3022                  (immediate) instructions.  */
3023               record_buf[0] = AARCH64_CPSR_REGNUM;
3024               aarch64_insn_r->reg_rec_count = 1;
3025             }
3026           else if (insn_bits21_23 == 0x04 || insn_bits21_23 == 0x06)
3027             {
3028               /* CConditional select.  */
3029               /* Data-processing (2 source).  */
3030               /* Data-processing (1 source).  */
3031               record_buf[0] = reg_rd;
3032               aarch64_insn_r->reg_rec_count = 1;
3033             }
3034           else
3035             return AARCH64_RECORD_UNKNOWN;
3036         }
3037     }
3038
3039   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3040              record_buf);
3041   return AARCH64_RECORD_SUCCESS;
3042 }
3043
3044 /* Record handler for data processing - immediate instructions.  */
3045
3046 static unsigned int
3047 aarch64_record_data_proc_imm (insn_decode_record *aarch64_insn_r)
3048 {
3049   uint8_t reg_rd, insn_bit28, insn_bit23, insn_bits24_27, setflags;
3050   uint32_t record_buf[4];
3051
3052   reg_rd = bits (aarch64_insn_r->aarch64_insn, 0, 4);
3053   insn_bit28 = bit (aarch64_insn_r->aarch64_insn, 28);
3054   insn_bit23 = bit (aarch64_insn_r->aarch64_insn, 23);
3055   insn_bits24_27 = bits (aarch64_insn_r->aarch64_insn, 24, 27);
3056
3057   if (insn_bits24_27 == 0x00                     /* PC rel addressing.  */
3058      || insn_bits24_27 == 0x03                   /* Bitfield and Extract.  */
3059      || (insn_bits24_27 == 0x02 && insn_bit23))  /* Move wide (immediate).  */
3060     {
3061       record_buf[0] = reg_rd;
3062       aarch64_insn_r->reg_rec_count = 1;
3063     }
3064   else if (insn_bits24_27 == 0x01)
3065     {
3066       /* Add/Subtract (immediate).  */
3067       setflags = bit (aarch64_insn_r->aarch64_insn, 29);
3068       record_buf[0] = reg_rd;
3069       aarch64_insn_r->reg_rec_count = 1;
3070       if (setflags)
3071         record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_CPSR_REGNUM;
3072     }
3073   else if (insn_bits24_27 == 0x02 && !insn_bit23)
3074     {
3075       /* Logical (immediate).  */
3076       setflags = bits (aarch64_insn_r->aarch64_insn, 29, 30) == 0x03;
3077       record_buf[0] = reg_rd;
3078       aarch64_insn_r->reg_rec_count = 1;
3079       if (setflags)
3080         record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_CPSR_REGNUM;
3081     }
3082   else
3083     return AARCH64_RECORD_UNKNOWN;
3084
3085   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3086              record_buf);
3087   return AARCH64_RECORD_SUCCESS;
3088 }
3089
3090 /* Record handler for branch, exception generation and system instructions.  */
3091
3092 static unsigned int
3093 aarch64_record_branch_except_sys (insn_decode_record *aarch64_insn_r)
3094 {
3095   struct gdbarch_tdep *tdep = gdbarch_tdep (aarch64_insn_r->gdbarch);
3096   uint8_t insn_bits24_27, insn_bits28_31, insn_bits22_23;
3097   uint32_t record_buf[4];
3098
3099   insn_bits24_27 = bits (aarch64_insn_r->aarch64_insn, 24, 27);
3100   insn_bits28_31 = bits (aarch64_insn_r->aarch64_insn, 28, 31);
3101   insn_bits22_23 = bits (aarch64_insn_r->aarch64_insn, 22, 23);
3102
3103   if (insn_bits28_31 == 0x0d)
3104     {
3105       /* Exception generation instructions. */
3106       if (insn_bits24_27 == 0x04)
3107         {
3108           if (!bits (aarch64_insn_r->aarch64_insn, 2, 4)
3109               && !bits (aarch64_insn_r->aarch64_insn, 21, 23)
3110               && bits (aarch64_insn_r->aarch64_insn, 0, 1) == 0x01)
3111             {
3112               ULONGEST svc_number;
3113
3114               regcache_raw_read_unsigned (aarch64_insn_r->regcache, 8,
3115                                           &svc_number);
3116               return tdep->aarch64_syscall_record (aarch64_insn_r->regcache,
3117                                                    svc_number);
3118             }
3119           else
3120             return AARCH64_RECORD_UNSUPPORTED;
3121         }
3122       /* System instructions. */
3123       else if (insn_bits24_27 == 0x05 && insn_bits22_23 == 0x00)
3124         {
3125           uint32_t reg_rt, reg_crn;
3126
3127           reg_rt = bits (aarch64_insn_r->aarch64_insn, 0, 4);
3128           reg_crn = bits (aarch64_insn_r->aarch64_insn, 12, 15);
3129
3130           /* Record rt in case of sysl and mrs instructions.  */
3131           if (bit (aarch64_insn_r->aarch64_insn, 21))
3132             {
3133               record_buf[0] = reg_rt;
3134               aarch64_insn_r->reg_rec_count = 1;
3135             }
3136           /* Record cpsr for hint and msr(immediate) instructions.  */
3137           else if (reg_crn == 0x02 || reg_crn == 0x04)
3138             {
3139               record_buf[0] = AARCH64_CPSR_REGNUM;
3140               aarch64_insn_r->reg_rec_count = 1;
3141             }
3142         }
3143       /* Unconditional branch (register).  */
3144       else if((insn_bits24_27 & 0x0e) == 0x06)
3145         {
3146           record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_PC_REGNUM;
3147           if (bits (aarch64_insn_r->aarch64_insn, 21, 22) == 0x01)
3148             record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_LR_REGNUM;
3149         }
3150       else
3151         return AARCH64_RECORD_UNKNOWN;
3152     }
3153   /* Unconditional branch (immediate).  */
3154   else if ((insn_bits28_31 & 0x07) == 0x01 && (insn_bits24_27 & 0x0c) == 0x04)
3155     {
3156       record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_PC_REGNUM;
3157       if (bit (aarch64_insn_r->aarch64_insn, 31))
3158         record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_LR_REGNUM;
3159     }
3160   else
3161     /* Compare & branch (immediate), Test & branch (immediate) and
3162        Conditional branch (immediate).  */
3163     record_buf[aarch64_insn_r->reg_rec_count++] = AARCH64_PC_REGNUM;
3164
3165   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3166              record_buf);
3167   return AARCH64_RECORD_SUCCESS;
3168 }
3169
3170 /* Record handler for advanced SIMD load and store instructions.  */
3171
3172 static unsigned int
3173 aarch64_record_asimd_load_store (insn_decode_record *aarch64_insn_r)
3174 {
3175   CORE_ADDR address;
3176   uint64_t addr_offset = 0;
3177   uint32_t record_buf[24];
3178   uint64_t record_buf_mem[24];
3179   uint32_t reg_rn, reg_rt;
3180   uint32_t reg_index = 0, mem_index = 0;
3181   uint8_t opcode_bits, size_bits;
3182
3183   reg_rt = bits (aarch64_insn_r->aarch64_insn, 0, 4);
3184   reg_rn = bits (aarch64_insn_r->aarch64_insn, 5, 9);
3185   size_bits = bits (aarch64_insn_r->aarch64_insn, 10, 11);
3186   opcode_bits = bits (aarch64_insn_r->aarch64_insn, 12, 15);
3187   regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn, &address);
3188
3189   if (record_debug)
3190     {
3191       fprintf_unfiltered (gdb_stdlog,
3192                           "Process record: Advanced SIMD load/store\n");
3193     }
3194
3195   /* Load/store single structure.  */
3196   if (bit (aarch64_insn_r->aarch64_insn, 24))
3197     {
3198       uint8_t sindex, scale, selem, esize, replicate = 0;
3199       scale = opcode_bits >> 2;
3200       selem = ((opcode_bits & 0x02) |
3201               bit (aarch64_insn_r->aarch64_insn, 21)) + 1;
3202       switch (scale)
3203         {
3204         case 1:
3205           if (size_bits & 0x01)
3206             return AARCH64_RECORD_UNKNOWN;
3207           break;
3208         case 2:
3209           if ((size_bits >> 1) & 0x01)
3210             return AARCH64_RECORD_UNKNOWN;
3211           if (size_bits & 0x01)
3212             {
3213               if (!((opcode_bits >> 1) & 0x01))
3214                 scale = 3;
3215               else
3216                 return AARCH64_RECORD_UNKNOWN;
3217             }
3218           break;
3219         case 3:
3220           if (bit (aarch64_insn_r->aarch64_insn, 22) && !(opcode_bits & 0x01))
3221             {
3222               scale = size_bits;
3223               replicate = 1;
3224               break;
3225             }
3226           else
3227             return AARCH64_RECORD_UNKNOWN;
3228         default:
3229           break;
3230         }
3231       esize = 8 << scale;
3232       if (replicate)
3233         for (sindex = 0; sindex < selem; sindex++)
3234           {
3235             record_buf[reg_index++] = reg_rt + AARCH64_V0_REGNUM;
3236             reg_rt = (reg_rt + 1) % 32;
3237           }
3238       else
3239         {
3240           for (sindex = 0; sindex < selem; sindex++)
3241             if (bit (aarch64_insn_r->aarch64_insn, 22))
3242               record_buf[reg_index++] = reg_rt + AARCH64_V0_REGNUM;
3243             else
3244               {
3245                 record_buf_mem[mem_index++] = esize / 8;
3246                 record_buf_mem[mem_index++] = address + addr_offset;
3247               }
3248             addr_offset = addr_offset + (esize / 8);
3249             reg_rt = (reg_rt + 1) % 32;
3250         }
3251     }
3252   /* Load/store multiple structure.  */
3253   else
3254     {
3255       uint8_t selem, esize, rpt, elements;
3256       uint8_t eindex, rindex;
3257
3258       esize = 8 << size_bits;
3259       if (bit (aarch64_insn_r->aarch64_insn, 30))
3260         elements = 128 / esize;
3261       else
3262         elements = 64 / esize;
3263
3264       switch (opcode_bits)
3265         {
3266         /*LD/ST4 (4 Registers).  */
3267         case 0:
3268           rpt = 1;
3269           selem = 4;
3270           break;
3271         /*LD/ST1 (4 Registers).  */
3272         case 2:
3273           rpt = 4;
3274           selem = 1;
3275           break;
3276         /*LD/ST3 (3 Registers).  */
3277         case 4:
3278           rpt = 1;
3279           selem = 3;
3280           break;
3281         /*LD/ST1 (3 Registers).  */
3282         case 6:
3283           rpt = 3;
3284           selem = 1;
3285           break;
3286         /*LD/ST1 (1 Register).  */
3287         case 7:
3288           rpt = 1;
3289           selem = 1;
3290           break;
3291         /*LD/ST2 (2 Registers).  */
3292         case 8:
3293           rpt = 1;
3294           selem = 2;
3295           break;
3296         /*LD/ST1 (2 Registers).  */
3297         case 10:
3298           rpt = 2;
3299           selem = 1;
3300           break;
3301         default:
3302           return AARCH64_RECORD_UNSUPPORTED;
3303           break;
3304         }
3305       for (rindex = 0; rindex < rpt; rindex++)
3306         for (eindex = 0; eindex < elements; eindex++)
3307           {
3308             uint8_t reg_tt, sindex;
3309             reg_tt = (reg_rt + rindex) % 32;
3310             for (sindex = 0; sindex < selem; sindex++)
3311               {
3312                 if (bit (aarch64_insn_r->aarch64_insn, 22))
3313                   record_buf[reg_index++] = reg_tt + AARCH64_V0_REGNUM;
3314                 else
3315                   {
3316                     record_buf_mem[mem_index++] = esize / 8;
3317                     record_buf_mem[mem_index++] = address + addr_offset;
3318                   }
3319                 addr_offset = addr_offset + (esize / 8);
3320                 reg_tt = (reg_tt + 1) % 32;
3321               }
3322           }
3323     }
3324
3325   if (bit (aarch64_insn_r->aarch64_insn, 23))
3326     record_buf[reg_index++] = reg_rn;
3327
3328   aarch64_insn_r->reg_rec_count = reg_index;
3329   aarch64_insn_r->mem_rec_count = mem_index / 2;
3330   MEM_ALLOC (aarch64_insn_r->aarch64_mems, aarch64_insn_r->mem_rec_count,
3331              record_buf_mem);
3332   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3333              record_buf);
3334   return AARCH64_RECORD_SUCCESS;
3335 }
3336
3337 /* Record handler for load and store instructions.  */
3338
3339 static unsigned int
3340 aarch64_record_load_store (insn_decode_record *aarch64_insn_r)
3341 {
3342   uint8_t insn_bits24_27, insn_bits28_29, insn_bits10_11;
3343   uint8_t insn_bit23, insn_bit21;
3344   uint8_t opc, size_bits, ld_flag, vector_flag;
3345   uint32_t reg_rn, reg_rt, reg_rt2;
3346   uint64_t datasize, offset;
3347   uint32_t record_buf[8];
3348   uint64_t record_buf_mem[8];
3349   CORE_ADDR address;
3350
3351   insn_bits10_11 = bits (aarch64_insn_r->aarch64_insn, 10, 11);
3352   insn_bits24_27 = bits (aarch64_insn_r->aarch64_insn, 24, 27);
3353   insn_bits28_29 = bits (aarch64_insn_r->aarch64_insn, 28, 29);
3354   insn_bit21 = bit (aarch64_insn_r->aarch64_insn, 21);
3355   insn_bit23 = bit (aarch64_insn_r->aarch64_insn, 23);
3356   ld_flag = bit (aarch64_insn_r->aarch64_insn, 22);
3357   vector_flag = bit (aarch64_insn_r->aarch64_insn, 26);
3358   reg_rt = bits (aarch64_insn_r->aarch64_insn, 0, 4);
3359   reg_rn = bits (aarch64_insn_r->aarch64_insn, 5, 9);
3360   reg_rt2 = bits (aarch64_insn_r->aarch64_insn, 10, 14);
3361   size_bits = bits (aarch64_insn_r->aarch64_insn, 30, 31);
3362
3363   /* Load/store exclusive.  */
3364   if (insn_bits24_27 == 0x08 && insn_bits28_29 == 0x00)
3365     {
3366       if (record_debug)
3367         {
3368           fprintf_unfiltered (gdb_stdlog,
3369                               "Process record: load/store exclusive\n");
3370         }
3371
3372       if (ld_flag)
3373         {
3374           record_buf[0] = reg_rt;
3375           aarch64_insn_r->reg_rec_count = 1;
3376           if (insn_bit21)
3377             {
3378               record_buf[1] = reg_rt2;
3379               aarch64_insn_r->reg_rec_count = 2;
3380             }
3381         }
3382       else
3383         {
3384           if (insn_bit21)
3385             datasize = (8 << size_bits) * 2;
3386           else
3387             datasize = (8 << size_bits);
3388           regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn,
3389                                       &address);
3390           record_buf_mem[0] = datasize / 8;
3391           record_buf_mem[1] = address;
3392           aarch64_insn_r->mem_rec_count = 1;
3393           if (!insn_bit23)
3394             {
3395               /* Save register rs.  */
3396               record_buf[0] = bits (aarch64_insn_r->aarch64_insn, 16, 20);
3397               aarch64_insn_r->reg_rec_count = 1;
3398             }
3399         }
3400     }
3401   /* Load register (literal) instructions decoding.  */
3402   else if ((insn_bits24_27 & 0x0b) == 0x08 && insn_bits28_29 == 0x01)
3403     {
3404       if (record_debug)
3405         {
3406           fprintf_unfiltered (gdb_stdlog,
3407                               "Process record: load register (literal)\n");
3408         }
3409       if (vector_flag)
3410         record_buf[0] = reg_rt + AARCH64_V0_REGNUM;
3411       else
3412         record_buf[0] = reg_rt;
3413       aarch64_insn_r->reg_rec_count = 1;
3414     }
3415   /* All types of load/store pair instructions decoding.  */
3416   else if ((insn_bits24_27 & 0x0a) == 0x08 && insn_bits28_29 == 0x02)
3417     {
3418       if (record_debug)
3419         {
3420           fprintf_unfiltered (gdb_stdlog,
3421                               "Process record: load/store pair\n");
3422         }
3423
3424       if (ld_flag)
3425         {
3426           if (vector_flag)
3427             {
3428               record_buf[0] = reg_rt + AARCH64_V0_REGNUM;
3429               record_buf[1] = reg_rt2 + AARCH64_V0_REGNUM;
3430             }
3431           else
3432             {
3433               record_buf[0] = reg_rt;
3434               record_buf[1] = reg_rt2;
3435             }
3436           aarch64_insn_r->reg_rec_count = 2;
3437         }
3438       else
3439         {
3440           uint16_t imm7_off;
3441           imm7_off = bits (aarch64_insn_r->aarch64_insn, 15, 21);
3442           if (!vector_flag)
3443             size_bits = size_bits >> 1;
3444           datasize = 8 << (2 + size_bits);
3445           offset = (imm7_off & 0x40) ? (~imm7_off & 0x007f) + 1 : imm7_off;
3446           offset = offset << (2 + size_bits);
3447           regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn,
3448                                       &address);
3449           if (!((insn_bits24_27 & 0x0b) == 0x08 && insn_bit23))
3450             {
3451               if (imm7_off & 0x40)
3452                 address = address - offset;
3453               else
3454                 address = address + offset;
3455             }
3456
3457           record_buf_mem[0] = datasize / 8;
3458           record_buf_mem[1] = address;
3459           record_buf_mem[2] = datasize / 8;
3460           record_buf_mem[3] = address + (datasize / 8);
3461           aarch64_insn_r->mem_rec_count = 2;
3462         }
3463       if (bit (aarch64_insn_r->aarch64_insn, 23))
3464         record_buf[aarch64_insn_r->reg_rec_count++] = reg_rn;
3465     }
3466   /* Load/store register (unsigned immediate) instructions.  */
3467   else if ((insn_bits24_27 & 0x0b) == 0x09 && insn_bits28_29 == 0x03)
3468     {
3469       opc = bits (aarch64_insn_r->aarch64_insn, 22, 23);
3470       if (!(opc >> 1))
3471         if (opc & 0x01)
3472           ld_flag = 0x01;
3473         else
3474           ld_flag = 0x0;
3475       else
3476         if (size_bits != 0x03)
3477           ld_flag = 0x01;
3478         else
3479           return AARCH64_RECORD_UNKNOWN;
3480
3481       if (record_debug)
3482         {
3483           fprintf_unfiltered (gdb_stdlog,
3484                               "Process record: load/store (unsigned immediate):"
3485                               " size %x V %d opc %x\n", size_bits, vector_flag,
3486                               opc);
3487         }
3488
3489       if (!ld_flag)
3490         {
3491           offset = bits (aarch64_insn_r->aarch64_insn, 10, 21);
3492           datasize = 8 << size_bits;
3493           regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn,
3494                                       &address);
3495           offset = offset << size_bits;
3496           address = address + offset;
3497
3498           record_buf_mem[0] = datasize >> 3;
3499           record_buf_mem[1] = address;
3500           aarch64_insn_r->mem_rec_count = 1;
3501         }
3502       else
3503         {
3504           if (vector_flag)
3505             record_buf[0] = reg_rt + AARCH64_V0_REGNUM;
3506           else
3507             record_buf[0] = reg_rt;
3508           aarch64_insn_r->reg_rec_count = 1;
3509         }
3510     }
3511   /* Load/store register (register offset) instructions.  */
3512   else if ((insn_bits24_27 & 0x0b) == 0x08 && insn_bits28_29 == 0x03
3513            && insn_bits10_11 == 0x02 && insn_bit21)
3514     {
3515       if (record_debug)
3516         {
3517           fprintf_unfiltered (gdb_stdlog,
3518                               "Process record: load/store (register offset)\n");
3519         }
3520       opc = bits (aarch64_insn_r->aarch64_insn, 22, 23);
3521       if (!(opc >> 1))
3522         if (opc & 0x01)
3523           ld_flag = 0x01;
3524         else
3525           ld_flag = 0x0;
3526       else
3527         if (size_bits != 0x03)
3528           ld_flag = 0x01;
3529         else
3530           return AARCH64_RECORD_UNKNOWN;
3531
3532       if (!ld_flag)
3533         {
3534           uint64_t reg_rm_val;
3535           regcache_raw_read_unsigned (aarch64_insn_r->regcache,
3536                      bits (aarch64_insn_r->aarch64_insn, 16, 20), &reg_rm_val);
3537           if (bit (aarch64_insn_r->aarch64_insn, 12))
3538             offset = reg_rm_val << size_bits;
3539           else
3540             offset = reg_rm_val;
3541           datasize = 8 << size_bits;
3542           regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn,
3543                                       &address);
3544           address = address + offset;
3545           record_buf_mem[0] = datasize >> 3;
3546           record_buf_mem[1] = address;
3547           aarch64_insn_r->mem_rec_count = 1;
3548         }
3549       else
3550         {
3551           if (vector_flag)
3552             record_buf[0] = reg_rt + AARCH64_V0_REGNUM;
3553           else
3554             record_buf[0] = reg_rt;
3555           aarch64_insn_r->reg_rec_count = 1;
3556         }
3557     }
3558   /* Load/store register (immediate and unprivileged) instructions.  */
3559   else if ((insn_bits24_27 & 0x0b) == 0x08 && insn_bits28_29 == 0x03
3560            && !insn_bit21)
3561     {
3562       if (record_debug)
3563         {
3564           fprintf_unfiltered (gdb_stdlog,
3565                               "Process record: load/store (immediate and unprivileged)\n");
3566         }
3567       opc = bits (aarch64_insn_r->aarch64_insn, 22, 23);
3568       if (!(opc >> 1))
3569         if (opc & 0x01)
3570           ld_flag = 0x01;
3571         else
3572           ld_flag = 0x0;
3573       else
3574         if (size_bits != 0x03)
3575           ld_flag = 0x01;
3576         else
3577           return AARCH64_RECORD_UNKNOWN;
3578
3579       if (!ld_flag)
3580         {
3581           uint16_t imm9_off;
3582           imm9_off = bits (aarch64_insn_r->aarch64_insn, 12, 20);
3583           offset = (imm9_off & 0x0100) ? (((~imm9_off) & 0x01ff) + 1) : imm9_off;
3584           datasize = 8 << size_bits;
3585           regcache_raw_read_unsigned (aarch64_insn_r->regcache, reg_rn,
3586                                       &address);
3587           if (insn_bits10_11 != 0x01)
3588             {
3589               if (imm9_off & 0x0100)
3590                 address = address - offset;
3591               else
3592                 address = address + offset;
3593             }
3594           record_buf_mem[0] = datasize >> 3;
3595           record_buf_mem[1] = address;
3596           aarch64_insn_r->mem_rec_count = 1;
3597         }
3598       else
3599         {
3600           if (vector_flag)
3601             record_buf[0] = reg_rt + AARCH64_V0_REGNUM;
3602           else
3603             record_buf[0] = reg_rt;
3604           aarch64_insn_r->reg_rec_count = 1;
3605         }
3606       if (insn_bits10_11 == 0x01 || insn_bits10_11 == 0x03)
3607         record_buf[aarch64_insn_r->reg_rec_count++] = reg_rn;
3608     }
3609   /* Advanced SIMD load/store instructions.  */
3610   else
3611     return aarch64_record_asimd_load_store (aarch64_insn_r);
3612
3613   MEM_ALLOC (aarch64_insn_r->aarch64_mems, aarch64_insn_r->mem_rec_count,
3614              record_buf_mem);
3615   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3616              record_buf);
3617   return AARCH64_RECORD_SUCCESS;
3618 }
3619
3620 /* Record handler for data processing SIMD and floating point instructions.  */
3621
3622 static unsigned int
3623 aarch64_record_data_proc_simd_fp (insn_decode_record *aarch64_insn_r)
3624 {
3625   uint8_t insn_bit21, opcode, rmode, reg_rd;
3626   uint8_t insn_bits24_27, insn_bits28_31, insn_bits10_11, insn_bits12_15;
3627   uint8_t insn_bits11_14;
3628   uint32_t record_buf[2];
3629
3630   insn_bits24_27 = bits (aarch64_insn_r->aarch64_insn, 24, 27);
3631   insn_bits28_31 = bits (aarch64_insn_r->aarch64_insn, 28, 31);
3632   insn_bits10_11 = bits (aarch64_insn_r->aarch64_insn, 10, 11);
3633   insn_bits12_15 = bits (aarch64_insn_r->aarch64_insn, 12, 15);
3634   insn_bits11_14 = bits (aarch64_insn_r->aarch64_insn, 11, 14);
3635   opcode = bits (aarch64_insn_r->aarch64_insn, 16, 18);
3636   rmode = bits (aarch64_insn_r->aarch64_insn, 19, 20);
3637   reg_rd = bits (aarch64_insn_r->aarch64_insn, 0, 4);
3638   insn_bit21 = bit (aarch64_insn_r->aarch64_insn, 21);
3639
3640   if (record_debug)
3641     {
3642       fprintf_unfiltered (gdb_stdlog,
3643                           "Process record: data processing SIMD/FP: ");
3644     }
3645
3646   if ((insn_bits28_31 & 0x05) == 0x01 && insn_bits24_27 == 0x0e)
3647     {
3648       /* Floating point - fixed point conversion instructions.  */
3649       if (!insn_bit21)
3650         {
3651           if (record_debug)
3652             fprintf_unfiltered (gdb_stdlog, "FP - fixed point conversion");
3653
3654           if ((opcode >> 1) == 0x0 && rmode == 0x03)
3655             record_buf[0] = reg_rd;
3656           else
3657             record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3658         }
3659       /* Floating point - conditional compare instructions.  */
3660       else if (insn_bits10_11 == 0x01)
3661         {
3662           if (record_debug)
3663             fprintf_unfiltered (gdb_stdlog, "FP - conditional compare");
3664
3665           record_buf[0] = AARCH64_CPSR_REGNUM;
3666         }
3667       /* Floating point - data processing (2-source) and
3668          conditional select instructions.  */
3669       else if (insn_bits10_11 == 0x02 || insn_bits10_11 == 0x03)
3670         {
3671           if (record_debug)
3672             fprintf_unfiltered (gdb_stdlog, "FP - DP (2-source)");
3673
3674           record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3675         }
3676       else if (insn_bits10_11 == 0x00)
3677         {
3678           /* Floating point - immediate instructions.  */
3679           if ((insn_bits12_15 & 0x01) == 0x01
3680               || (insn_bits12_15 & 0x07) == 0x04)
3681             {
3682               if (record_debug)
3683                 fprintf_unfiltered (gdb_stdlog, "FP - immediate");
3684               record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3685             }
3686           /* Floating point - compare instructions.  */
3687           else if ((insn_bits12_15 & 0x03) == 0x02)
3688             {
3689               if (record_debug)
3690                 fprintf_unfiltered (gdb_stdlog, "FP - immediate");
3691               record_buf[0] = AARCH64_CPSR_REGNUM;
3692             }
3693           /* Floating point - integer conversions instructions.  */
3694           else if (insn_bits12_15 == 0x00)
3695             {
3696               /* Convert float to integer instruction.  */
3697               if (!(opcode >> 1) || ((opcode >> 1) == 0x02 && !rmode))
3698                 {
3699                   if (record_debug)
3700                     fprintf_unfiltered (gdb_stdlog, "float to int conversion");
3701
3702                   record_buf[0] = reg_rd + AARCH64_X0_REGNUM;
3703                 }
3704               /* Convert integer to float instruction.  */
3705               else if ((opcode >> 1) == 0x01 && !rmode)
3706                 {
3707                   if (record_debug)
3708                     fprintf_unfiltered (gdb_stdlog, "int to float conversion");
3709
3710                   record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3711                 }
3712               /* Move float to integer instruction.  */
3713               else if ((opcode >> 1) == 0x03)
3714                 {
3715                   if (record_debug)
3716                     fprintf_unfiltered (gdb_stdlog, "move float to int");
3717
3718                   if (!(opcode & 0x01))
3719                     record_buf[0] = reg_rd + AARCH64_X0_REGNUM;
3720                   else
3721                     record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3722                 }
3723               else
3724                 return AARCH64_RECORD_UNKNOWN;
3725             }
3726           else
3727             return AARCH64_RECORD_UNKNOWN;
3728         }
3729       else
3730         return AARCH64_RECORD_UNKNOWN;
3731     }
3732   else if ((insn_bits28_31 & 0x09) == 0x00 && insn_bits24_27 == 0x0e)
3733     {
3734       if (record_debug)
3735         fprintf_unfiltered (gdb_stdlog, "SIMD copy");
3736
3737       /* Advanced SIMD copy instructions.  */
3738       if (!bits (aarch64_insn_r->aarch64_insn, 21, 23)
3739           && !bit (aarch64_insn_r->aarch64_insn, 15)
3740           && bit (aarch64_insn_r->aarch64_insn, 10))
3741         {
3742           if (insn_bits11_14 == 0x05 || insn_bits11_14 == 0x07)
3743             record_buf[0] = reg_rd + AARCH64_X0_REGNUM;
3744           else
3745             record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3746         }
3747       else
3748         record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3749     }
3750   /* All remaining floating point or advanced SIMD instructions.  */
3751   else
3752     {
3753       if (record_debug)
3754         fprintf_unfiltered (gdb_stdlog, "all remain");
3755
3756       record_buf[0] = reg_rd + AARCH64_V0_REGNUM;
3757     }
3758
3759   if (record_debug)
3760     fprintf_unfiltered (gdb_stdlog, "\n");
3761
3762   aarch64_insn_r->reg_rec_count++;
3763   gdb_assert (aarch64_insn_r->reg_rec_count == 1);
3764   REG_ALLOC (aarch64_insn_r->aarch64_regs, aarch64_insn_r->reg_rec_count,
3765              record_buf);
3766   return AARCH64_RECORD_SUCCESS;
3767 }
3768
3769 /* Decodes insns type and invokes its record handler.  */
3770
3771 static unsigned int
3772 aarch64_record_decode_insn_handler (insn_decode_record *aarch64_insn_r)
3773 {
3774   uint32_t ins_bit25, ins_bit26, ins_bit27, ins_bit28;
3775
3776   ins_bit25 = bit (aarch64_insn_r->aarch64_insn, 25);
3777   ins_bit26 = bit (aarch64_insn_r->aarch64_insn, 26);
3778   ins_bit27 = bit (aarch64_insn_r->aarch64_insn, 27);
3779   ins_bit28 = bit (aarch64_insn_r->aarch64_insn, 28);
3780
3781   /* Data processing - immediate instructions.  */
3782   if (!ins_bit26 && !ins_bit27 && ins_bit28)
3783     return aarch64_record_data_proc_imm (aarch64_insn_r);
3784
3785   /* Branch, exception generation and system instructions.  */
3786   if (ins_bit26 && !ins_bit27 && ins_bit28)
3787     return aarch64_record_branch_except_sys (aarch64_insn_r);
3788
3789   /* Load and store instructions.  */
3790   if (!ins_bit25 && ins_bit27)
3791     return aarch64_record_load_store (aarch64_insn_r);
3792
3793   /* Data processing - register instructions.  */
3794   if (ins_bit25 && !ins_bit26 && ins_bit27)
3795     return aarch64_record_data_proc_reg (aarch64_insn_r);
3796
3797   /* Data processing - SIMD and floating point instructions.  */
3798   if (ins_bit25 && ins_bit26 && ins_bit27)
3799     return aarch64_record_data_proc_simd_fp (aarch64_insn_r);
3800
3801   return AARCH64_RECORD_UNSUPPORTED;
3802 }
3803
3804 /* Cleans up local record registers and memory allocations.  */
3805
3806 static void
3807 deallocate_reg_mem (insn_decode_record *record)
3808 {
3809   xfree (record->aarch64_regs);
3810   xfree (record->aarch64_mems);
3811 }
3812
3813 /* Parse the current instruction and record the values of the registers and
3814    memory that will be changed in current instruction to record_arch_list
3815    return -1 if something is wrong.  */
3816
3817 int
3818 aarch64_process_record (struct gdbarch *gdbarch, struct regcache *regcache,
3819                         CORE_ADDR insn_addr)
3820 {
3821   uint32_t rec_no = 0;
3822   uint8_t insn_size = 4;
3823   uint32_t ret = 0;
3824   ULONGEST t_bit = 0, insn_id = 0;
3825   gdb_byte buf[insn_size];
3826   insn_decode_record aarch64_record;
3827
3828   memset (&buf[0], 0, insn_size);
3829   memset (&aarch64_record, 0, sizeof (insn_decode_record));
3830   target_read_memory (insn_addr, &buf[0], insn_size);
3831   aarch64_record.aarch64_insn
3832     = (uint32_t) extract_unsigned_integer (&buf[0],
3833                                            insn_size,
3834                                            gdbarch_byte_order (gdbarch));
3835   aarch64_record.regcache = regcache;
3836   aarch64_record.this_addr = insn_addr;
3837   aarch64_record.gdbarch = gdbarch;
3838
3839   ret = aarch64_record_decode_insn_handler (&aarch64_record);
3840   if (ret == AARCH64_RECORD_UNSUPPORTED)
3841     {
3842       printf_unfiltered (_("Process record does not support instruction "
3843                            "0x%0x at address %s.\n"),
3844                          aarch64_record.aarch64_insn,
3845                          paddress (gdbarch, insn_addr));
3846       ret = -1;
3847     }
3848
3849   if (0 == ret)
3850     {
3851       /* Record registers.  */
3852       record_full_arch_list_add_reg (aarch64_record.regcache,
3853                                      AARCH64_PC_REGNUM);
3854       /* Always record register CPSR.  */
3855       record_full_arch_list_add_reg (aarch64_record.regcache,
3856                                      AARCH64_CPSR_REGNUM);
3857       if (aarch64_record.aarch64_regs)
3858         for (rec_no = 0; rec_no < aarch64_record.reg_rec_count; rec_no++)
3859           if (record_full_arch_list_add_reg (aarch64_record.regcache,
3860                                              aarch64_record.aarch64_regs[rec_no]))
3861             ret = -1;
3862
3863       /* Record memories.  */
3864       if (aarch64_record.aarch64_mems)
3865         for (rec_no = 0; rec_no < aarch64_record.mem_rec_count; rec_no++)
3866           if (record_full_arch_list_add_mem
3867               ((CORE_ADDR)aarch64_record.aarch64_mems[rec_no].addr,
3868                aarch64_record.aarch64_mems[rec_no].len))
3869             ret = -1;
3870
3871       if (record_full_arch_list_add_end ())
3872         ret = -1;
3873     }
3874
3875   deallocate_reg_mem (&aarch64_record);
3876   return ret;
3877 }