Upload Tizen:Base source
[external/binutils.git] / gas / testsuite / gas / ppc / cell.d
1 #as: -mcell
2 #objdump: -dr -Mcell
3 #name: Cell tests (includes Altivec)
4
5
6 .*: +file format elf(32)?(64)?-powerpc.*
7
8
9 Disassembly of section \.text:
10
11 0+00 <.text>:
12    0:   7c 01 14 0e     lvlx    v0,r1,r2
13    4:   7c 00 14 0e     lvlx    v0,0,r2
14    8:   7c 01 16 0e     lvlxl   v0,r1,r2
15    c:   7c 00 16 0e     lvlxl   v0,0,r2
16   10:   7c 01 14 4e     lvrx    v0,r1,r2
17   14:   7c 00 14 4e     lvrx    v0,0,r2
18   18:   7c 01 16 4e     lvrxl   v0,r1,r2
19   1c:   7c 00 16 4e     lvrxl   v0,0,r2
20   20:   7c 01 15 0e     stvlx   v0,r1,r2
21   24:   7c 00 15 0e     stvlx   v0,0,r2
22   28:   7c 01 17 0e     stvlxl  v0,r1,r2
23   2c:   7c 00 17 0e     stvlxl  v0,0,r2
24   30:   7c 01 15 4e     stvrx   v0,r1,r2
25   34:   7c 00 15 4e     stvrx   v0,0,r2
26   38:   7c 01 17 4e     stvrxl  v0,r1,r2
27   3c:   7c 00 17 4e     stvrxl  v0,0,r2
28   40:   7c 00 0c 28     ldbrx   r0,0,r1
29   44:   7c 01 14 28     ldbrx   r0,r1,r2
30   48:   7c 00 0d 28     stdbrx  r0,0,r1
31   4c:   7c 01 15 28     stdbrx  r0,r1,r2
32   50:   7c 60 06 6c     dss     3
33   54:   7e 00 06 6c     dssall
34   58:   7c 25 22 ac     dst     r5,r4,1
35   5c:   7e 08 3a ac     dstt    r8,r7,0
36   60:   7c 65 32 ec     dstst   r5,r6,3
37   64:   7e 44 2a ec     dststt  r4,r5,2