gas/testsuite/gas/mips/rol64.d

   1 #objdump: -dr --prefix-addresses -mmips:4000
   2 #as: -march=r4000 -mtune=r4000
   3 #name: MIPS macro drol (r4000)
   4 #stderr: rol64.l
   5
   6 # Test the drol and dror macros.
   7
   8 .*: +file format .*mips.*
   9
  10 Disassembly of section .text:
  11 0+0000 <[^>]*> dnegu    at,a1
  12 0+0004 <[^>]*> dsrlv    at,a0,at
  13 0+0008 <[^>]*> dsllv    a0,a0,a1
  14 0+000c <[^>]*> or       a0,a0,at
  15 0+0010 <[^>]*> dnegu    at,a2
  16 0+0014 <[^>]*> dsrlv    at,a1,at
  17 0+0018 <[^>]*> dsllv    a0,a1,a2
  18 0+001c <[^>]*> or       a0,a0,at
  19 0+0020 <[^>]*> dsll     at,a0,0x1
  20 0+0024 <[^>]*> dsrl32   a0,a0,0x1f
  21 0+0028 <[^>]*> or       a0,a0,at
  22 0+002c <[^>]*> dsrl     a0,a1,0x0
  23 0+0030 <[^>]*> dsll     at,a1,0x1
  24 0+0034 <[^>]*> dsrl32   a0,a1,0x1f
  25 0+0038 <[^>]*> or       a0,a0,at
  26 0+003c <[^>]*> dsll     at,a1,0x1f
  27 0+0040 <[^>]*> dsrl32   a0,a1,0x1
  28 0+0044 <[^>]*> or       a0,a0,at
  29 0+0048 <[^>]*> dsll32   at,a1,0x0
  30 0+004c <[^>]*> dsrl32   a0,a1,0x0
  31 0+0050 <[^>]*> or       a0,a0,at
  32 0+0054 <[^>]*> dsll32   at,a1,0x1
  33 0+0058 <[^>]*> dsrl     a0,a1,0x1f
  34 0+005c <[^>]*> or       a0,a0,at
  35 0+0060 <[^>]*> dsll32   at,a1,0x1f
  36 0+0064 <[^>]*> dsrl     a0,a1,0x1
  37 0+0068 <[^>]*> or       a0,a0,at
  38 0+006c <[^>]*> dsrl     a0,a1,0x0
  39 0+0070 <[^>]*> dnegu    at,a1
  40 0+0074 <[^>]*> dsllv    at,a0,at
  41 0+0078 <[^>]*> dsrlv    a0,a0,a1
  42 0+007c <[^>]*> or       a0,a0,at
  43 0+0080 <[^>]*> dnegu    at,a2
  44 0+0084 <[^>]*> dsllv    at,a1,at
  45 0+0088 <[^>]*> dsrlv    a0,a1,a2
  46 0+008c <[^>]*> or       a0,a0,at
  47 0+0090 <[^>]*> dsrl     at,a0,0x1
  48 0+0094 <[^>]*> dsll32   a0,a0,0x1f
  49 0+0098 <[^>]*> or       a0,a0,at
  50 0+009c <[^>]*> dsrl     a0,a1,0x0
  51 0+00a0 <[^>]*> dsrl     at,a1,0x1
  52 0+00a4 <[^>]*> dsll32   a0,a1,0x1f
  53 0+00a8 <[^>]*> or       a0,a0,at
  54 0+00ac <[^>]*> dsrl     at,a1,0x1f
  55 0+00b0 <[^>]*> dsll32   a0,a1,0x1
  56 0+00b4 <[^>]*> or       a0,a0,at
  57 0+00b8 <[^>]*> dsrl32   at,a1,0x0
  58 0+00bc <[^>]*> dsll32   a0,a1,0x0
  59 0+00c0 <[^>]*> or       a0,a0,at
  60 0+00c4 <[^>]*> dsrl32   at,a1,0x1
  61 0+00c8 <[^>]*> dsll     a0,a1,0x1f
  62 0+00cc <[^>]*> or       a0,a0,at
  63 0+00d0 <[^>]*> dsrl32   at,a1,0x1f
  64 0+00d4 <[^>]*> dsll     a0,a1,0x1
  65 0+00d8 <[^>]*> or       a0,a0,at
  66 0+00dc <[^>]*> dsrl     a0,a1,0x0
  67 0+00e0 <[^>]*> dsll     at,a1,0x1
  68 0+00e4 <[^>]*> dsrl32   a0,a1,0x1f
  69 0+00e8 <[^>]*> or       a0,a0,at
  70 0+00ec <[^>]*> dsll     at,a1,0x1f
  71 0+00f0 <[^>]*> dsrl32   a0,a1,0x1
  72 0+00f4 <[^>]*> or       a0,a0,at
  73 0+00f8 <[^>]*> dsll32   at,a1,0x0
  74 0+00fc <[^>]*> dsrl32   a0,a1,0x0
  75 0+0100 <[^>]*> or       a0,a0,at
  76 0+0104 <[^>]*> dsll32   at,a1,0x1
  77 0+0108 <[^>]*> dsrl     a0,a1,0x1f
  78 0+010c <[^>]*> or       a0,a0,at
  79 0+0110 <[^>]*> dsll32   at,a1,0x1f
  80 0+0114 <[^>]*> dsrl     a0,a1,0x1
  81 0+0118 <[^>]*> or       a0,a0,at
  82 0+011c <[^>]*> dsrl     at,a1,0x1
  83 0+0120 <[^>]*> dsll32   a0,a1,0x1f
  84 0+0124 <[^>]*> or       a0,a0,at
  85 0+0128 <[^>]*> dsrl     at,a1,0x1f
  86 0+012c <[^>]*> dsll32   a0,a1,0x1
  87 0+0130 <[^>]*> or       a0,a0,at
  88 0+0134 <[^>]*> dsrl32   at,a1,0x0
  89 0+0138 <[^>]*> dsll32   a0,a1,0x0
  90 0+013c <[^>]*> or       a0,a0,at
  91 0+0140 <[^>]*> dsrl32   at,a1,0x1
  92 0+0144 <[^>]*> dsll     a0,a1,0x1f
  93 0+0148 <[^>]*> or       a0,a0,at
  94 0+014c <[^>]*> dsrl32   at,a1,0x1f
  95 0+0150 <[^>]*> dsll     a0,a1,0x1
  96 0+0154 <[^>]*> or       a0,a0,at
  97         ...