gas/config/tc-i386.c

   1 /* tc-i386.c -- Assemble code for the Intel 80386
   2    Copyright (C) 1989-2018 Free Software Foundation, Inc.
   3
   4    This file is part of GAS, the GNU Assembler.
   5
   6    GAS is free software; you can redistribute it and/or modify
   7    it under the terms of the GNU General Public License as published by
   8    the Free Software Foundation; either version 3, or (at your option)
   9    any later version.
  10
  11    GAS is distributed in the hope that it will be useful,
  12    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14    GNU General Public License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with GAS; see the file COPYING.  If not, write to the Free
  18    Software Foundation, 51 Franklin Street - Fifth Floor, Boston, MA
  19    02110-1301, USA.  */
  20
  21 /* Intel 80386 machine specific gas.
  22    Written by Eliot Dresselhaus (eliot@mgm.mit.edu).
  23    x86_64 support by Jan Hubicka (jh@suse.cz)
  24    VIA PadLock support by Michal Ludvig (mludvig@suse.cz)
  25    Bugs & suggestions are completely welcome.  This is free software.
  26    Please help us make it better.  */
  27
  28 #include "as.h"
  29 #include "safe-ctype.h"
  30 #include "subsegs.h"
  31 #include "dwarf2dbg.h"
  32 #include "dw2gencfi.h"
  33 #include "elf/x86-64.h"
  34 #include "opcodes/i386-init.h"
  35
  36 #ifndef REGISTER_WARNINGS
  37 #define REGISTER_WARNINGS 1
  38 #endif
  39
  40 #ifndef INFER_ADDR_PREFIX
  41 #define INFER_ADDR_PREFIX 1
  42 #endif
  43
  44 #ifndef DEFAULT_ARCH
  45 #define DEFAULT_ARCH "i386"
  46 #endif
  47
  48 #ifndef INLINE
  49 #if __GNUC__ >= 2
  50 #define INLINE __inline__
  51 #else
  52 #define INLINE
  53 #endif
  54 #endif
  55
  56 /* Prefixes will be emitted in the order defined below.
  57    WAIT_PREFIX must be the first prefix since FWAIT is really is an
  58    instruction, and so must come before any prefixes.
  59    The preferred prefix order is SEG_PREFIX, ADDR_PREFIX, DATA_PREFIX,
  60    REP_PREFIX/HLE_PREFIX, LOCK_PREFIX.  */
  61 #define WAIT_PREFIX     0
  62 #define SEG_PREFIX      1
  63 #define ADDR_PREFIX     2
  64 #define DATA_PREFIX     3
  65 #define REP_PREFIX      4
  66 #define HLE_PREFIX      REP_PREFIX
  67 #define BND_PREFIX      REP_PREFIX
  68 #define LOCK_PREFIX     5
  69 #define REX_PREFIX      6       /* must come last.  */
  70 #define MAX_PREFIXES    7       /* max prefixes per opcode */
  71
  72 /* we define the syntax here (modulo base,index,scale syntax) */
  73 #define REGISTER_PREFIX '%'
  74 #define IMMEDIATE_PREFIX '$'
  75 #define ABSOLUTE_PREFIX '*'
  76
  77 /* these are the instruction mnemonic suffixes in AT&T syntax or
  78    memory operand size in Intel syntax.  */
  79 #define WORD_MNEM_SUFFIX  'w'
  80 #define BYTE_MNEM_SUFFIX  'b'
  81 #define SHORT_MNEM_SUFFIX 's'
  82 #define LONG_MNEM_SUFFIX  'l'
  83 #define QWORD_MNEM_SUFFIX  'q'
  84 /* Intel Syntax.  Use a non-ascii letter since since it never appears
  85    in instructions.  */
  86 #define LONG_DOUBLE_MNEM_SUFFIX '\1'
  87
  88 #define END_OF_INSN '\0'
  89
  90 /*
  91   'templates' is for grouping together 'template' structures for opcodes
  92   of the same name.  This is only used for storing the insns in the grand
  93   ole hash table of insns.
  94   The templates themselves start at START and range up to (but not including)
  95   END.
  96   */
  97 typedef struct
  98 {
  99   const insn_template *start;
 100   const insn_template *end;
 101 }
 102 templates;
 103
 104 /* 386 operand encoding bytes:  see 386 book for details of this.  */
 105 typedef struct
 106 {
 107   unsigned int regmem;  /* codes register or memory operand */
 108   unsigned int reg;     /* codes register operand (or extended opcode) */
 109   unsigned int mode;    /* how to interpret regmem & reg */
 110 }
 111 modrm_byte;
 112
 113 /* x86-64 extension prefix.  */
 114 typedef int rex_byte;
 115
 116 /* 386 opcode byte to code indirect addressing.  */
 117 typedef struct
 118 {
 119   unsigned base;
 120   unsigned index;
 121   unsigned scale;
 122 }
 123 sib_byte;
 124
 125 /* x86 arch names, types and features */
 126 typedef struct
 127 {
 128   const char *name;             /* arch name */
 129   unsigned int len;             /* arch string length */
 130   enum processor_type type;     /* arch type */
 131   i386_cpu_flags flags;         /* cpu feature flags */
 132   unsigned int skip;            /* show_arch should skip this. */
 133 }
 134 arch_entry;
 135
 136 /* Used to turn off indicated flags.  */
 137 typedef struct
 138 {
 139   const char *name;             /* arch name */
 140   unsigned int len;             /* arch string length */
 141   i386_cpu_flags flags;         /* cpu feature flags */
 142 }
 143 noarch_entry;
 144
 145 static void update_code_flag (int, int);
 146 static void set_code_flag (int);
 147 static void set_16bit_gcc_code_flag (int);
 148 static void set_intel_syntax (int);
 149 static void set_intel_mnemonic (int);
 150 static void set_allow_index_reg (int);
 151 static void set_check (int);
 152 static void set_cpu_arch (int);
 153 #ifdef TE_PE
 154 static void pe_directive_secrel (int);
 155 #endif
 156 static void signed_cons (int);
 157 static char *output_invalid (int c);
 158 static int i386_finalize_immediate (segT, expressionS *, i386_operand_type,
 159                                     const char *);
 160 static int i386_finalize_displacement (segT, expressionS *, i386_operand_type,
 161                                        const char *);
 162 static int i386_att_operand (char *);
 163 static int i386_intel_operand (char *, int);
 164 static int i386_intel_simplify (expressionS *);
 165 static int i386_intel_parse_name (const char *, expressionS *);
 166 static const reg_entry *parse_register (char *, char **);
 167 static char *parse_insn (char *, char *);
 168 static char *parse_operands (char *, const char *);
 169 static void swap_operands (void);
 170 static void swap_2_operands (int, int);
 171 static void optimize_imm (void);
 172 static void optimize_disp (void);
 173 static const insn_template *match_template (char);
 174 static int check_string (void);
 175 static int process_suffix (void);
 176 static int check_byte_reg (void);
 177 static int check_long_reg (void);
 178 static int check_qword_reg (void);
 179 static int check_word_reg (void);
 180 static int finalize_imm (void);
 181 static int process_operands (void);
 182 static const seg_entry *build_modrm_byte (void);
 183 static void output_insn (void);
 184 static void output_imm (fragS *, offsetT);
 185 static void output_disp (fragS *, offsetT);
 186 #ifndef I386COFF
 187 static void s_bss (int);
 188 #endif
 189 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
 190 static void handle_large_common (int small ATTRIBUTE_UNUSED);
 191 #endif
 192
 193 static const char *default_arch = DEFAULT_ARCH;
 194
 195 /* This struct describes rounding control and SAE in the instruction.  */
 196 struct RC_Operation
 197 {
 198   enum rc_type
 199     {
 200       rne = 0,
 201       rd,
 202       ru,
 203       rz,
 204       saeonly
 205     } type;
 206   int operand;
 207 };
 208
 209 static struct RC_Operation rc_op;
 210
 211 /* The struct describes masking, applied to OPERAND in the instruction.
 212    MASK is a pointer to the corresponding mask register.  ZEROING tells
 213    whether merging or zeroing mask is used.  */
 214 struct Mask_Operation
 215 {
 216   const reg_entry *mask;
 217   unsigned int zeroing;
 218   /* The operand where this operation is associated.  */
 219   int operand;
 220 };
 221
 222 static struct Mask_Operation mask_op;
 223
 224 /* The struct describes broadcasting, applied to OPERAND.  FACTOR is
 225    broadcast factor.  */
 226 struct Broadcast_Operation
 227 {
 228   /* Type of broadcast: {1to2}, {1to4}, {1to8}, or {1to16}.  */
 229   int type;
 230
 231   /* Index of broadcasted operand.  */
 232   int operand;
 233 };
 234
 235 static struct Broadcast_Operation broadcast_op;
 236
 237 /* VEX prefix.  */
 238 typedef struct
 239 {
 240   /* VEX prefix is either 2 byte or 3 byte.  EVEX is 4 byte.  */
 241   unsigned char bytes[4];
 242   unsigned int length;
 243   /* Destination or source register specifier.  */
 244   const reg_entry *register_specifier;
 245 } vex_prefix;
 246
 247 /* 'md_assemble ()' gathers together information and puts it into a
 248    i386_insn.  */
 249
 250 union i386_op
 251   {
 252     expressionS *disps;
 253     expressionS *imms;
 254     const reg_entry *regs;
 255   };
 256
 257 enum i386_error
 258   {
 259     operand_size_mismatch,
 260     operand_type_mismatch,
 261     register_type_mismatch,
 262     number_of_operands_mismatch,
 263     invalid_instruction_suffix,
 264     bad_imm4,
 265     unsupported_with_intel_mnemonic,
 266     unsupported_syntax,
 267     unsupported,
 268     invalid_vsib_address,
 269     invalid_vector_register_set,
 270     unsupported_vector_index_register,
 271     unsupported_broadcast,
 272     broadcast_not_on_src_operand,
 273     broadcast_needed,
 274     unsupported_masking,
 275     mask_not_on_destination,
 276     no_default_mask,
 277     unsupported_rc_sae,
 278     rc_sae_operand_not_last_imm,
 279     invalid_register_operand,
 280   };
 281
 282 struct _i386_insn
 283   {
 284     /* TM holds the template for the insn were currently assembling.  */
 285     insn_template tm;
 286
 287     /* SUFFIX holds the instruction size suffix for byte, word, dword
 288        or qword, if given.  */
 289     char suffix;
 290
 291     /* OPERANDS gives the number of given operands.  */
 292     unsigned int operands;
 293
 294     /* REG_OPERANDS, DISP_OPERANDS, MEM_OPERANDS, IMM_OPERANDS give the number
 295        of given register, displacement, memory operands and immediate
 296        operands.  */
 297     unsigned int reg_operands, disp_operands, mem_operands, imm_operands;
 298
 299     /* TYPES [i] is the type (see above #defines) which tells us how to
 300        use OP[i] for the corresponding operand.  */
 301     i386_operand_type types[MAX_OPERANDS];
 302
 303     /* Displacement expression, immediate expression, or register for each
 304        operand.  */
 305     union i386_op op[MAX_OPERANDS];
 306
 307     /* Flags for operands.  */
 308     unsigned int flags[MAX_OPERANDS];
 309 #define Operand_PCrel 1
 310
 311     /* Relocation type for operand */
 312     enum bfd_reloc_code_real reloc[MAX_OPERANDS];
 313
 314     /* BASE_REG, INDEX_REG, and LOG2_SCALE_FACTOR are used to encode
 315        the base index byte below.  */
 316     const reg_entry *base_reg;
 317     const reg_entry *index_reg;
 318     unsigned int log2_scale_factor;
 319
 320     /* SEG gives the seg_entries of this insn.  They are zero unless
 321        explicit segment overrides are given.  */
 322     const seg_entry *seg[2];
 323
 324     /* Copied first memory operand string, for re-checking.  */
 325     char *memop1_string;
 326
 327     /* PREFIX holds all the given prefix opcodes (usually null).
 328        PREFIXES is the number of prefix opcodes.  */
 329     unsigned int prefixes;
 330     unsigned char prefix[MAX_PREFIXES];
 331
 332     /* RM and SIB are the modrm byte and the sib byte where the
 333        addressing modes of this insn are encoded.  */
 334     modrm_byte rm;
 335     rex_byte rex;
 336     rex_byte vrex;
 337     sib_byte sib;
 338     vex_prefix vex;
 339
 340     /* Masking attributes.  */
 341     struct Mask_Operation *mask;
 342
 343     /* Rounding control and SAE attributes.  */
 344     struct RC_Operation *rounding;
 345
 346     /* Broadcasting attributes.  */
 347     struct Broadcast_Operation *broadcast;
 348
 349     /* Compressed disp8*N attribute.  */
 350     unsigned int memshift;
 351
 352     /* Prefer load or store in encoding.  */
 353     enum
 354       {
 355         dir_encoding_default = 0,
 356         dir_encoding_load,
 357         dir_encoding_store
 358       } dir_encoding;
 359
 360     /* Prefer 8bit or 32bit displacement in encoding.  */
 361     enum
 362       {
 363         disp_encoding_default = 0,
 364         disp_encoding_8bit,
 365         disp_encoding_32bit
 366       } disp_encoding;
 367
 368     /* Prefer the REX byte in encoding.  */
 369     bfd_boolean rex_encoding;
 370
 371     /* Disable instruction size optimization.  */
 372     bfd_boolean no_optimize;
 373
 374     /* How to encode vector instructions.  */
 375     enum
 376       {
 377         vex_encoding_default = 0,
 378         vex_encoding_vex2,
 379         vex_encoding_vex3,
 380         vex_encoding_evex
 381       } vec_encoding;
 382
 383     /* REP prefix.  */
 384     const char *rep_prefix;
 385
 386     /* HLE prefix.  */
 387     const char *hle_prefix;
 388
 389     /* Have BND prefix.  */
 390     const char *bnd_prefix;
 391
 392     /* Have NOTRACK prefix.  */
 393     const char *notrack_prefix;
 394
 395     /* Error message.  */
 396     enum i386_error error;
 397   };
 398
 399 typedef struct _i386_insn i386_insn;
 400
 401 /* Link RC type with corresponding string, that'll be looked for in
 402    asm.  */
 403 struct RC_name
 404 {
 405   enum rc_type type;
 406   const char *name;
 407   unsigned int len;
 408 };
 409
 410 static const struct RC_name RC_NamesTable[] =
 411 {
 412   {  rne, STRING_COMMA_LEN ("rn-sae") },
 413   {  rd,  STRING_COMMA_LEN ("rd-sae") },
 414   {  ru,  STRING_COMMA_LEN ("ru-sae") },
 415   {  rz,  STRING_COMMA_LEN ("rz-sae") },
 416   {  saeonly,  STRING_COMMA_LEN ("sae") },
 417 };
 418
 419 /* List of chars besides those in app.c:symbol_chars that can start an
 420    operand.  Used to prevent the scrubber eating vital white-space.  */
 421 const char extra_symbol_chars[] = "*%-([{}"
 422 #ifdef LEX_AT
 423         "@"
 424 #endif
 425 #ifdef LEX_QM
 426         "?"
 427 #endif
 428         ;
 429
 430 #if (defined (TE_I386AIX)                               \
 431      || ((defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)) \
 432          && !defined (TE_GNU)                           \
 433          && !defined (TE_LINUX)                         \
 434          && !defined (TE_NACL)                          \
 435          && !defined (TE_FreeBSD)                       \
 436          && !defined (TE_DragonFly)                     \
 437          && !defined (TE_NetBSD)))
 438 /* This array holds the chars that always start a comment.  If the
 439    pre-processor is disabled, these aren't very useful.  The option
 440    --divide will remove '/' from this list.  */
 441 const char *i386_comment_chars = "#/";
 442 #define SVR4_COMMENT_CHARS 1
 443 #define PREFIX_SEPARATOR '\\'
 444
 445 #else
 446 const char *i386_comment_chars = "#";
 447 #define PREFIX_SEPARATOR '/'
 448 #endif
 449
 450 /* This array holds the chars that only start a comment at the beginning of
 451    a line.  If the line seems to have the form '# 123 filename'
 452    .line and .file directives will appear in the pre-processed output.
 453    Note that input_file.c hand checks for '#' at the beginning of the
 454    first line of the input file.  This is because the compiler outputs
 455    #NO_APP at the beginning of its output.
 456    Also note that comments started like this one will always work if
 457    '/' isn't otherwise defined.  */
 458 const char line_comment_chars[] = "#/";
 459
 460 const char line_separator_chars[] = ";";
 461
 462 /* Chars that can be used to separate mant from exp in floating point
 463    nums.  */
 464 const char EXP_CHARS[] = "eE";
 465
 466 /* Chars that mean this number is a floating point constant
 467    As in 0f12.456
 468    or    0d1.2345e12.  */
 469 const char FLT_CHARS[] = "fFdDxX";
 470
 471 /* Tables for lexical analysis.  */
 472 static char mnemonic_chars[256];
 473 static char register_chars[256];
 474 static char operand_chars[256];
 475 static char identifier_chars[256];
 476 static char digit_chars[256];
 477
 478 /* Lexical macros.  */
 479 #define is_mnemonic_char(x) (mnemonic_chars[(unsigned char) x])
 480 #define is_operand_char(x) (operand_chars[(unsigned char) x])
 481 #define is_register_char(x) (register_chars[(unsigned char) x])
 482 #define is_space_char(x) ((x) == ' ')
 483 #define is_identifier_char(x) (identifier_chars[(unsigned char) x])
 484 #define is_digit_char(x) (digit_chars[(unsigned char) x])
 485
 486 /* All non-digit non-letter characters that may occur in an operand.  */
 487 static char operand_special_chars[] = "%$-+(,)*._~/<>|&^!:[@]";
 488
 489 /* md_assemble() always leaves the strings it's passed unaltered.  To
 490    effect this we maintain a stack of saved characters that we've smashed
 491    with '\0's (indicating end of strings for various sub-fields of the
 492    assembler instruction).  */
 493 static char save_stack[32];
 494 static char *save_stack_p;
 495 #define END_STRING_AND_SAVE(s) \
 496         do { *save_stack_p++ = *(s); *(s) = '\0'; } while (0)
 497 #define RESTORE_END_STRING(s) \
 498         do { *(s) = *--save_stack_p; } while (0)
 499
 500 /* The instruction we're assembling.  */
 501 static i386_insn i;
 502
 503 /* Possible templates for current insn.  */
 504 static const templates *current_templates;
 505
 506 /* Per instruction expressionS buffers: max displacements & immediates.  */
 507 static expressionS disp_expressions[MAX_MEMORY_OPERANDS];
 508 static expressionS im_expressions[MAX_IMMEDIATE_OPERANDS];
 509
 510 /* Current operand we are working on.  */
 511 static int this_operand = -1;
 512
 513 /* We support four different modes.  FLAG_CODE variable is used to distinguish
 514    these.  */
 515
 516 enum flag_code {
 517         CODE_32BIT,
 518         CODE_16BIT,
 519         CODE_64BIT };
 520
 521 static enum flag_code flag_code;
 522 static unsigned int object_64bit;
 523 static unsigned int disallow_64bit_reloc;
 524 static int use_rela_relocations = 0;
 525
 526 #if ((defined (OBJ_MAYBE_COFF) && defined (OBJ_MAYBE_AOUT)) \
 527      || defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) \
 528      || defined (TE_PE) || defined (TE_PEP) || defined (OBJ_MACH_O))
 529
 530 /* The ELF ABI to use.  */
 531 enum x86_elf_abi
 532 {
 533   I386_ABI,
 534   X86_64_ABI,
 535   X86_64_X32_ABI
 536 };
 537
 538 static enum x86_elf_abi x86_elf_abi = I386_ABI;
 539 #endif
 540
 541 #if defined (TE_PE) || defined (TE_PEP)
 542 /* Use big object file format.  */
 543 static int use_big_obj = 0;
 544 #endif
 545
 546 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
 547 /* 1 if generating code for a shared library.  */
 548 static int shared = 0;
 549 #endif
 550
 551 /* 1 for intel syntax,
 552    0 if att syntax.  */
 553 static int intel_syntax = 0;
 554
 555 /* 1 for Intel64 ISA,
 556    0 if AMD64 ISA.  */
 557 static int intel64;
 558
 559 /* 1 for intel mnemonic,
 560    0 if att mnemonic.  */
 561 static int intel_mnemonic = !SYSV386_COMPAT;
 562
 563 /* 1 if pseudo registers are permitted.  */
 564 static int allow_pseudo_reg = 0;
 565
 566 /* 1 if register prefix % not required.  */
 567 static int allow_naked_reg = 0;
 568
 569 /* 1 if the assembler should add BND prefix for all control-transferring
 570    instructions supporting it, even if this prefix wasn't specified
 571    explicitly.  */
 572 static int add_bnd_prefix = 0;
 573
 574 /* 1 if pseudo index register, eiz/riz, is allowed .  */
 575 static int allow_index_reg = 0;
 576
 577 /* 1 if the assembler should ignore LOCK prefix, even if it was
 578    specified explicitly.  */
 579 static int omit_lock_prefix = 0;
 580
 581 /* 1 if the assembler should encode lfence, mfence, and sfence as
 582    "lock addl $0, (%{re}sp)".  */
 583 static int avoid_fence = 0;
 584
 585 /* 1 if the assembler should generate relax relocations.  */
 586
 587 static int generate_relax_relocations
 588   = DEFAULT_GENERATE_X86_RELAX_RELOCATIONS;
 589
 590 static enum check_kind
 591   {
 592     check_none = 0,
 593     check_warning,
 594     check_error
 595   }
 596 sse_check, operand_check = check_warning;
 597
 598 /* Optimization:
 599    1. Clear the REX_W bit with register operand if possible.
 600    2. Above plus use 128bit vector instruction to clear the full vector
 601       register.
 602  */
 603 static int optimize = 0;
 604
 605 /* Optimization:
 606    1. Clear the REX_W bit with register operand if possible.
 607    2. Above plus use 128bit vector instruction to clear the full vector
 608       register.
 609    3. Above plus optimize "test{q,l,w} $imm8,%r{64,32,16}" to
 610       "testb $imm7,%r8".
 611  */
 612 static int optimize_for_space = 0;
 613
 614 /* Register prefix used for error message.  */
 615 static const char *register_prefix = "%";
 616
 617 /* Used in 16 bit gcc mode to add an l suffix to call, ret, enter,
 618    leave, push, and pop instructions so that gcc has the same stack
 619    frame as in 32 bit mode.  */
 620 static char stackop_size = '\0';
 621
 622 /* Non-zero to optimize code alignment.  */
 623 int optimize_align_code = 1;
 624
 625 /* Non-zero to quieten some warnings.  */
 626 static int quiet_warnings = 0;
 627
 628 /* CPU name.  */
 629 static const char *cpu_arch_name = NULL;
 630 static char *cpu_sub_arch_name = NULL;
 631
 632 /* CPU feature flags.  */
 633 static i386_cpu_flags cpu_arch_flags = CPU_UNKNOWN_FLAGS;
 634
 635 /* If we have selected a cpu we are generating instructions for.  */
 636 static int cpu_arch_tune_set = 0;
 637
 638 /* Cpu we are generating instructions for.  */
 639 enum processor_type cpu_arch_tune = PROCESSOR_UNKNOWN;
 640
 641 /* CPU feature flags of cpu we are generating instructions for.  */
 642 static i386_cpu_flags cpu_arch_tune_flags;
 643
 644 /* CPU instruction set architecture used.  */
 645 enum processor_type cpu_arch_isa = PROCESSOR_UNKNOWN;
 646
 647 /* CPU feature flags of instruction set architecture used.  */
 648 i386_cpu_flags cpu_arch_isa_flags;
 649
 650 /* If set, conditional jumps are not automatically promoted to handle
 651    larger than a byte offset.  */
 652 static unsigned int no_cond_jump_promotion = 0;
 653
 654 /* Encode SSE instructions with VEX prefix.  */
 655 static unsigned int sse2avx;
 656
 657 /* Encode scalar AVX instructions with specific vector length.  */
 658 static enum
 659   {
 660     vex128 = 0,
 661     vex256
 662   } avxscalar;
 663
 664 /* Encode scalar EVEX LIG instructions with specific vector length.  */
 665 static enum
 666   {
 667     evexl128 = 0,
 668     evexl256,
 669     evexl512
 670   } evexlig;
 671
 672 /* Encode EVEX WIG instructions with specific evex.w.  */
 673 static enum
 674   {
 675     evexw0 = 0,
 676     evexw1
 677   } evexwig;
 678
 679 /* Value to encode in EVEX RC bits, for SAE-only instructions.  */
 680 static enum rc_type evexrcig = rne;
 681
 682 /* Pre-defined "_GLOBAL_OFFSET_TABLE_".  */
 683 static symbolS *GOT_symbol;
 684
 685 /* The dwarf2 return column, adjusted for 32 or 64 bit.  */
 686 unsigned int x86_dwarf2_return_column;
 687
 688 /* The dwarf2 data alignment, adjusted for 32 or 64 bit.  */
 689 int x86_cie_data_alignment;
 690
 691 /* Interface to relax_segment.
 692    There are 3 major relax states for 386 jump insns because the
 693    different types of jumps add different sizes to frags when we're
 694    figuring out what sort of jump to choose to reach a given label.  */
 695
 696 /* Types.  */
 697 #define UNCOND_JUMP 0
 698 #define COND_JUMP 1
 699 #define COND_JUMP86 2
 700
 701 /* Sizes.  */
 702 #define CODE16  1
 703 #define SMALL   0
 704 #define SMALL16 (SMALL | CODE16)
 705 #define BIG     2
 706 #define BIG16   (BIG | CODE16)
 707
 708 #ifndef INLINE
 709 #ifdef __GNUC__
 710 #define INLINE __inline__
 711 #else
 712 #define INLINE
 713 #endif
 714 #endif
 715
 716 #define ENCODE_RELAX_STATE(type, size) \
 717   ((relax_substateT) (((type) << 2) | (size)))
 718 #define TYPE_FROM_RELAX_STATE(s) \
 719   ((s) >> 2)
 720 #define DISP_SIZE_FROM_RELAX_STATE(s) \
 721     ((((s) & 3) == BIG ? 4 : (((s) & 3) == BIG16 ? 2 : 1)))
 722
 723 /* This table is used by relax_frag to promote short jumps to long
 724    ones where necessary.  SMALL (short) jumps may be promoted to BIG
 725    (32 bit long) ones, and SMALL16 jumps to BIG16 (16 bit long).  We
 726    don't allow a short jump in a 32 bit code segment to be promoted to
 727    a 16 bit offset jump because it's slower (requires data size
 728    prefix), and doesn't work, unless the destination is in the bottom
 729    64k of the code segment (The top 16 bits of eip are zeroed).  */
 730
 731 const relax_typeS md_relax_table[] =
 732 {
 733   /* The fields are:
 734      1) most positive reach of this state,
 735      2) most negative reach of this state,
 736      3) how many bytes this mode will have in the variable part of the frag
 737      4) which index into the table to try if we can't fit into this one.  */
 738
 739   /* UNCOND_JUMP states.  */
 740   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (UNCOND_JUMP, BIG)},
 741   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (UNCOND_JUMP, BIG16)},
 742   /* dword jmp adds 4 bytes to frag:
 743      0 extra opcode bytes, 4 displacement bytes.  */
 744   {0, 0, 4, 0},
 745   /* word jmp adds 2 byte2 to frag:
 746      0 extra opcode bytes, 2 displacement bytes.  */
 747   {0, 0, 2, 0},
 748
 749   /* COND_JUMP states.  */
 750   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP, BIG)},
 751   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP, BIG16)},
 752   /* dword conditionals adds 5 bytes to frag:
 753      1 extra opcode byte, 4 displacement bytes.  */
 754   {0, 0, 5, 0},
 755   /* word conditionals add 3 bytes to frag:
 756      1 extra opcode byte, 2 displacement bytes.  */
 757   {0, 0, 3, 0},
 758
 759   /* COND_JUMP86 states.  */
 760   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP86, BIG)},
 761   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP86, BIG16)},
 762   /* dword conditionals adds 5 bytes to frag:
 763      1 extra opcode byte, 4 displacement bytes.  */
 764   {0, 0, 5, 0},
 765   /* word conditionals add 4 bytes to frag:
 766      1 displacement byte and a 3 byte long branch insn.  */
 767   {0, 0, 4, 0}
 768 };
 769
 770 static const arch_entry cpu_arch[] =
 771 {
 772   /* Do not replace the first two entries - i386_target_format()
 773      relies on them being there in this order.  */
 774   { STRING_COMMA_LEN ("generic32"), PROCESSOR_GENERIC32,
 775     CPU_GENERIC32_FLAGS, 0 },
 776   { STRING_COMMA_LEN ("generic64"), PROCESSOR_GENERIC64,
 777     CPU_GENERIC64_FLAGS, 0 },
 778   { STRING_COMMA_LEN ("i8086"), PROCESSOR_UNKNOWN,
 779     CPU_NONE_FLAGS, 0 },
 780   { STRING_COMMA_LEN ("i186"), PROCESSOR_UNKNOWN,
 781     CPU_I186_FLAGS, 0 },
 782   { STRING_COMMA_LEN ("i286"), PROCESSOR_UNKNOWN,
 783     CPU_I286_FLAGS, 0 },
 784   { STRING_COMMA_LEN ("i386"), PROCESSOR_I386,
 785     CPU_I386_FLAGS, 0 },
 786   { STRING_COMMA_LEN ("i486"), PROCESSOR_I486,
 787     CPU_I486_FLAGS, 0 },
 788   { STRING_COMMA_LEN ("i586"), PROCESSOR_PENTIUM,
 789     CPU_I586_FLAGS, 0 },
 790   { STRING_COMMA_LEN ("i686"), PROCESSOR_PENTIUMPRO,
 791     CPU_I686_FLAGS, 0 },
 792   { STRING_COMMA_LEN ("pentium"), PROCESSOR_PENTIUM,
 793     CPU_I586_FLAGS, 0 },
 794   { STRING_COMMA_LEN ("pentiumpro"), PROCESSOR_PENTIUMPRO,
 795     CPU_PENTIUMPRO_FLAGS, 0 },
 796   { STRING_COMMA_LEN ("pentiumii"), PROCESSOR_PENTIUMPRO,
 797     CPU_P2_FLAGS, 0 },
 798   { STRING_COMMA_LEN ("pentiumiii"),PROCESSOR_PENTIUMPRO,
 799     CPU_P3_FLAGS, 0 },
 800   { STRING_COMMA_LEN ("pentium4"), PROCESSOR_PENTIUM4,
 801     CPU_P4_FLAGS, 0 },
 802   { STRING_COMMA_LEN ("prescott"), PROCESSOR_NOCONA,
 803     CPU_CORE_FLAGS, 0 },
 804   { STRING_COMMA_LEN ("nocona"), PROCESSOR_NOCONA,
 805     CPU_NOCONA_FLAGS, 0 },
 806   { STRING_COMMA_LEN ("yonah"), PROCESSOR_CORE,
 807     CPU_CORE_FLAGS, 1 },
 808   { STRING_COMMA_LEN ("core"), PROCESSOR_CORE,
 809     CPU_CORE_FLAGS, 0 },
 810   { STRING_COMMA_LEN ("merom"), PROCESSOR_CORE2,
 811     CPU_CORE2_FLAGS, 1 },
 812   { STRING_COMMA_LEN ("core2"), PROCESSOR_CORE2,
 813     CPU_CORE2_FLAGS, 0 },
 814   { STRING_COMMA_LEN ("corei7"), PROCESSOR_COREI7,
 815     CPU_COREI7_FLAGS, 0 },
 816   { STRING_COMMA_LEN ("l1om"), PROCESSOR_L1OM,
 817     CPU_L1OM_FLAGS, 0 },
 818   { STRING_COMMA_LEN ("k1om"), PROCESSOR_K1OM,
 819     CPU_K1OM_FLAGS, 0 },
 820   { STRING_COMMA_LEN ("iamcu"), PROCESSOR_IAMCU,
 821     CPU_IAMCU_FLAGS, 0 },
 822   { STRING_COMMA_LEN ("k6"), PROCESSOR_K6,
 823     CPU_K6_FLAGS, 0 },
 824   { STRING_COMMA_LEN ("k6_2"), PROCESSOR_K6,
 825     CPU_K6_2_FLAGS, 0 },
 826   { STRING_COMMA_LEN ("athlon"), PROCESSOR_ATHLON,
 827     CPU_ATHLON_FLAGS, 0 },
 828   { STRING_COMMA_LEN ("sledgehammer"), PROCESSOR_K8,
 829     CPU_K8_FLAGS, 1 },
 830   { STRING_COMMA_LEN ("opteron"), PROCESSOR_K8,
 831     CPU_K8_FLAGS, 0 },
 832   { STRING_COMMA_LEN ("k8"), PROCESSOR_K8,
 833     CPU_K8_FLAGS, 0 },
 834   { STRING_COMMA_LEN ("amdfam10"), PROCESSOR_AMDFAM10,
 835     CPU_AMDFAM10_FLAGS, 0 },
 836   { STRING_COMMA_LEN ("bdver1"), PROCESSOR_BD,
 837     CPU_BDVER1_FLAGS, 0 },
 838   { STRING_COMMA_LEN ("bdver2"), PROCESSOR_BD,
 839     CPU_BDVER2_FLAGS, 0 },
 840   { STRING_COMMA_LEN ("bdver3"), PROCESSOR_BD,
 841     CPU_BDVER3_FLAGS, 0 },
 842   { STRING_COMMA_LEN ("bdver4"), PROCESSOR_BD,
 843     CPU_BDVER4_FLAGS, 0 },
 844   { STRING_COMMA_LEN ("znver1"), PROCESSOR_ZNVER,
 845     CPU_ZNVER1_FLAGS, 0 },
 846   { STRING_COMMA_LEN ("btver1"), PROCESSOR_BT,
 847     CPU_BTVER1_FLAGS, 0 },
 848   { STRING_COMMA_LEN ("btver2"), PROCESSOR_BT,
 849     CPU_BTVER2_FLAGS, 0 },
 850   { STRING_COMMA_LEN (".8087"), PROCESSOR_UNKNOWN,
 851     CPU_8087_FLAGS, 0 },
 852   { STRING_COMMA_LEN (".287"), PROCESSOR_UNKNOWN,
 853     CPU_287_FLAGS, 0 },
 854   { STRING_COMMA_LEN (".387"), PROCESSOR_UNKNOWN,
 855     CPU_387_FLAGS, 0 },
 856   { STRING_COMMA_LEN (".687"), PROCESSOR_UNKNOWN,
 857     CPU_687_FLAGS, 0 },
 858   { STRING_COMMA_LEN (".mmx"), PROCESSOR_UNKNOWN,
 859     CPU_MMX_FLAGS, 0 },
 860   { STRING_COMMA_LEN (".sse"), PROCESSOR_UNKNOWN,
 861     CPU_SSE_FLAGS, 0 },
 862   { STRING_COMMA_LEN (".sse2"), PROCESSOR_UNKNOWN,
 863     CPU_SSE2_FLAGS, 0 },
 864   { STRING_COMMA_LEN (".sse3"), PROCESSOR_UNKNOWN,
 865     CPU_SSE3_FLAGS, 0 },
 866   { STRING_COMMA_LEN (".ssse3"), PROCESSOR_UNKNOWN,
 867     CPU_SSSE3_FLAGS, 0 },
 868   { STRING_COMMA_LEN (".sse4.1"), PROCESSOR_UNKNOWN,
 869     CPU_SSE4_1_FLAGS, 0 },
 870   { STRING_COMMA_LEN (".sse4.2"), PROCESSOR_UNKNOWN,
 871     CPU_SSE4_2_FLAGS, 0 },
 872   { STRING_COMMA_LEN (".sse4"), PROCESSOR_UNKNOWN,
 873     CPU_SSE4_2_FLAGS, 0 },
 874   { STRING_COMMA_LEN (".avx"), PROCESSOR_UNKNOWN,
 875     CPU_AVX_FLAGS, 0 },
 876   { STRING_COMMA_LEN (".avx2"), PROCESSOR_UNKNOWN,
 877     CPU_AVX2_FLAGS, 0 },
 878   { STRING_COMMA_LEN (".avx512f"), PROCESSOR_UNKNOWN,
 879     CPU_AVX512F_FLAGS, 0 },
 880   { STRING_COMMA_LEN (".avx512cd"), PROCESSOR_UNKNOWN,
 881     CPU_AVX512CD_FLAGS, 0 },
 882   { STRING_COMMA_LEN (".avx512er"), PROCESSOR_UNKNOWN,
 883     CPU_AVX512ER_FLAGS, 0 },
 884   { STRING_COMMA_LEN (".avx512pf"), PROCESSOR_UNKNOWN,
 885     CPU_AVX512PF_FLAGS, 0 },
 886   { STRING_COMMA_LEN (".avx512dq"), PROCESSOR_UNKNOWN,
 887     CPU_AVX512DQ_FLAGS, 0 },
 888   { STRING_COMMA_LEN (".avx512bw"), PROCESSOR_UNKNOWN,
 889     CPU_AVX512BW_FLAGS, 0 },
 890   { STRING_COMMA_LEN (".avx512vl"), PROCESSOR_UNKNOWN,
 891     CPU_AVX512VL_FLAGS, 0 },
 892   { STRING_COMMA_LEN (".vmx"), PROCESSOR_UNKNOWN,
 893     CPU_VMX_FLAGS, 0 },
 894   { STRING_COMMA_LEN (".vmfunc"), PROCESSOR_UNKNOWN,
 895     CPU_VMFUNC_FLAGS, 0 },
 896   { STRING_COMMA_LEN (".smx"), PROCESSOR_UNKNOWN,
 897     CPU_SMX_FLAGS, 0 },
 898   { STRING_COMMA_LEN (".xsave"), PROCESSOR_UNKNOWN,
 899     CPU_XSAVE_FLAGS, 0 },
 900   { STRING_COMMA_LEN (".xsaveopt"), PROCESSOR_UNKNOWN,
 901     CPU_XSAVEOPT_FLAGS, 0 },
 902   { STRING_COMMA_LEN (".xsavec"), PROCESSOR_UNKNOWN,
 903     CPU_XSAVEC_FLAGS, 0 },
 904   { STRING_COMMA_LEN (".xsaves"), PROCESSOR_UNKNOWN,
 905     CPU_XSAVES_FLAGS, 0 },
 906   { STRING_COMMA_LEN (".aes"), PROCESSOR_UNKNOWN,
 907     CPU_AES_FLAGS, 0 },
 908   { STRING_COMMA_LEN (".pclmul"), PROCESSOR_UNKNOWN,
 909     CPU_PCLMUL_FLAGS, 0 },
 910   { STRING_COMMA_LEN (".clmul"), PROCESSOR_UNKNOWN,
 911     CPU_PCLMUL_FLAGS, 1 },
 912   { STRING_COMMA_LEN (".fsgsbase"), PROCESSOR_UNKNOWN,
 913     CPU_FSGSBASE_FLAGS, 0 },
 914   { STRING_COMMA_LEN (".rdrnd"), PROCESSOR_UNKNOWN,
 915     CPU_RDRND_FLAGS, 0 },
 916   { STRING_COMMA_LEN (".f16c"), PROCESSOR_UNKNOWN,
 917     CPU_F16C_FLAGS, 0 },
 918   { STRING_COMMA_LEN (".bmi2"), PROCESSOR_UNKNOWN,
 919     CPU_BMI2_FLAGS, 0 },
 920   { STRING_COMMA_LEN (".fma"), PROCESSOR_UNKNOWN,
 921     CPU_FMA_FLAGS, 0 },
 922   { STRING_COMMA_LEN (".fma4"), PROCESSOR_UNKNOWN,
 923     CPU_FMA4_FLAGS, 0 },
 924   { STRING_COMMA_LEN (".xop"), PROCESSOR_UNKNOWN,
 925     CPU_XOP_FLAGS, 0 },
 926   { STRING_COMMA_LEN (".lwp"), PROCESSOR_UNKNOWN,
 927     CPU_LWP_FLAGS, 0 },
 928   { STRING_COMMA_LEN (".movbe"), PROCESSOR_UNKNOWN,
 929     CPU_MOVBE_FLAGS, 0 },
 930   { STRING_COMMA_LEN (".cx16"), PROCESSOR_UNKNOWN,
 931     CPU_CX16_FLAGS, 0 },
 932   { STRING_COMMA_LEN (".ept"), PROCESSOR_UNKNOWN,
 933     CPU_EPT_FLAGS, 0 },
 934   { STRING_COMMA_LEN (".lzcnt"), PROCESSOR_UNKNOWN,
 935     CPU_LZCNT_FLAGS, 0 },
 936   { STRING_COMMA_LEN (".hle"), PROCESSOR_UNKNOWN,
 937     CPU_HLE_FLAGS, 0 },
 938   { STRING_COMMA_LEN (".rtm"), PROCESSOR_UNKNOWN,
 939     CPU_RTM_FLAGS, 0 },
 940   { STRING_COMMA_LEN (".invpcid"), PROCESSOR_UNKNOWN,
 941     CPU_INVPCID_FLAGS, 0 },
 942   { STRING_COMMA_LEN (".clflush"), PROCESSOR_UNKNOWN,
 943     CPU_CLFLUSH_FLAGS, 0 },
 944   { STRING_COMMA_LEN (".nop"), PROCESSOR_UNKNOWN,
 945     CPU_NOP_FLAGS, 0 },
 946   { STRING_COMMA_LEN (".syscall"), PROCESSOR_UNKNOWN,
 947     CPU_SYSCALL_FLAGS, 0 },
 948   { STRING_COMMA_LEN (".rdtscp"), PROCESSOR_UNKNOWN,
 949     CPU_RDTSCP_FLAGS, 0 },
 950   { STRING_COMMA_LEN (".3dnow"), PROCESSOR_UNKNOWN,
 951     CPU_3DNOW_FLAGS, 0 },
 952   { STRING_COMMA_LEN (".3dnowa"), PROCESSOR_UNKNOWN,
 953     CPU_3DNOWA_FLAGS, 0 },
 954   { STRING_COMMA_LEN (".padlock"), PROCESSOR_UNKNOWN,
 955     CPU_PADLOCK_FLAGS, 0 },
 956   { STRING_COMMA_LEN (".pacifica"), PROCESSOR_UNKNOWN,
 957     CPU_SVME_FLAGS, 1 },
 958   { STRING_COMMA_LEN (".svme"), PROCESSOR_UNKNOWN,
 959     CPU_SVME_FLAGS, 0 },
 960   { STRING_COMMA_LEN (".sse4a"), PROCESSOR_UNKNOWN,
 961     CPU_SSE4A_FLAGS, 0 },
 962   { STRING_COMMA_LEN (".abm"), PROCESSOR_UNKNOWN,
 963     CPU_ABM_FLAGS, 0 },
 964   { STRING_COMMA_LEN (".bmi"), PROCESSOR_UNKNOWN,
 965     CPU_BMI_FLAGS, 0 },
 966   { STRING_COMMA_LEN (".tbm"), PROCESSOR_UNKNOWN,
 967     CPU_TBM_FLAGS, 0 },
 968   { STRING_COMMA_LEN (".adx"), PROCESSOR_UNKNOWN,
 969     CPU_ADX_FLAGS, 0 },
 970   { STRING_COMMA_LEN (".rdseed"), PROCESSOR_UNKNOWN,
 971     CPU_RDSEED_FLAGS, 0 },
 972   { STRING_COMMA_LEN (".prfchw"), PROCESSOR_UNKNOWN,
 973     CPU_PRFCHW_FLAGS, 0 },
 974   { STRING_COMMA_LEN (".smap"), PROCESSOR_UNKNOWN,
 975     CPU_SMAP_FLAGS, 0 },
 976   { STRING_COMMA_LEN (".mpx"), PROCESSOR_UNKNOWN,
 977     CPU_MPX_FLAGS, 0 },
 978   { STRING_COMMA_LEN (".sha"), PROCESSOR_UNKNOWN,
 979     CPU_SHA_FLAGS, 0 },
 980   { STRING_COMMA_LEN (".clflushopt"), PROCESSOR_UNKNOWN,
 981     CPU_CLFLUSHOPT_FLAGS, 0 },
 982   { STRING_COMMA_LEN (".prefetchwt1"), PROCESSOR_UNKNOWN,
 983     CPU_PREFETCHWT1_FLAGS, 0 },
 984   { STRING_COMMA_LEN (".se1"), PROCESSOR_UNKNOWN,
 985     CPU_SE1_FLAGS, 0 },
 986   { STRING_COMMA_LEN (".clwb"), PROCESSOR_UNKNOWN,
 987     CPU_CLWB_FLAGS, 0 },
 988   { STRING_COMMA_LEN (".avx512ifma"), PROCESSOR_UNKNOWN,
 989     CPU_AVX512IFMA_FLAGS, 0 },
 990   { STRING_COMMA_LEN (".avx512vbmi"), PROCESSOR_UNKNOWN,
 991     CPU_AVX512VBMI_FLAGS, 0 },
 992   { STRING_COMMA_LEN (".avx512_4fmaps"), PROCESSOR_UNKNOWN,
 993     CPU_AVX512_4FMAPS_FLAGS, 0 },
 994   { STRING_COMMA_LEN (".avx512_4vnniw"), PROCESSOR_UNKNOWN,
 995     CPU_AVX512_4VNNIW_FLAGS, 0 },
 996   { STRING_COMMA_LEN (".avx512_vpopcntdq"), PROCESSOR_UNKNOWN,
 997     CPU_AVX512_VPOPCNTDQ_FLAGS, 0 },
 998   { STRING_COMMA_LEN (".avx512_vbmi2"), PROCESSOR_UNKNOWN,
 999     CPU_AVX512_VBMI2_FLAGS, 0 },
1000   { STRING_COMMA_LEN (".avx512_vnni"), PROCESSOR_UNKNOWN,
1001     CPU_AVX512_VNNI_FLAGS, 0 },
1002   { STRING_COMMA_LEN (".avx512_bitalg"), PROCESSOR_UNKNOWN,
1003     CPU_AVX512_BITALG_FLAGS, 0 },
1004   { STRING_COMMA_LEN (".clzero"), PROCESSOR_UNKNOWN,
1005     CPU_CLZERO_FLAGS, 0 },
1006   { STRING_COMMA_LEN (".mwaitx"), PROCESSOR_UNKNOWN,
1007     CPU_MWAITX_FLAGS, 0 },
1008   { STRING_COMMA_LEN (".ospke"), PROCESSOR_UNKNOWN,
1009     CPU_OSPKE_FLAGS, 0 },
1010   { STRING_COMMA_LEN (".rdpid"), PROCESSOR_UNKNOWN,
1011     CPU_RDPID_FLAGS, 0 },
1012   { STRING_COMMA_LEN (".ptwrite"), PROCESSOR_UNKNOWN,
1013     CPU_PTWRITE_FLAGS, 0 },
1014   { STRING_COMMA_LEN (".ibt"), PROCESSOR_UNKNOWN,
1015     CPU_IBT_FLAGS, 0 },
1016   { STRING_COMMA_LEN (".shstk"), PROCESSOR_UNKNOWN,
1017     CPU_SHSTK_FLAGS, 0 },
1018   { STRING_COMMA_LEN (".gfni"), PROCESSOR_UNKNOWN,
1019     CPU_GFNI_FLAGS, 0 },
1020   { STRING_COMMA_LEN (".vaes"), PROCESSOR_UNKNOWN,
1021     CPU_VAES_FLAGS, 0 },
1022   { STRING_COMMA_LEN (".vpclmulqdq"), PROCESSOR_UNKNOWN,
1023     CPU_VPCLMULQDQ_FLAGS, 0 },
1024   { STRING_COMMA_LEN (".wbnoinvd"), PROCESSOR_UNKNOWN,
1025     CPU_WBNOINVD_FLAGS, 0 },
1026   { STRING_COMMA_LEN (".pconfig"), PROCESSOR_UNKNOWN,
1027     CPU_PCONFIG_FLAGS, 0 },
1028   { STRING_COMMA_LEN (".waitpkg"), PROCESSOR_UNKNOWN,
1029     CPU_WAITPKG_FLAGS, 0 },
1030   { STRING_COMMA_LEN (".cldemote"), PROCESSOR_UNKNOWN,
1031     CPU_CLDEMOTE_FLAGS, 0 },
1032 };
1033
1034 static const noarch_entry cpu_noarch[] =
1035 {
1036   { STRING_COMMA_LEN ("no87"),  CPU_ANY_X87_FLAGS },
1037   { STRING_COMMA_LEN ("no287"),  CPU_ANY_287_FLAGS },
1038   { STRING_COMMA_LEN ("no387"),  CPU_ANY_387_FLAGS },
1039   { STRING_COMMA_LEN ("no687"),  CPU_ANY_687_FLAGS },
1040   { STRING_COMMA_LEN ("nommx"),  CPU_ANY_MMX_FLAGS },
1041   { STRING_COMMA_LEN ("nosse"),  CPU_ANY_SSE_FLAGS },
1042   { STRING_COMMA_LEN ("nosse2"),  CPU_ANY_SSE2_FLAGS },
1043   { STRING_COMMA_LEN ("nosse3"),  CPU_ANY_SSE3_FLAGS },
1044   { STRING_COMMA_LEN ("nossse3"),  CPU_ANY_SSSE3_FLAGS },
1045   { STRING_COMMA_LEN ("nosse4.1"),  CPU_ANY_SSE4_1_FLAGS },
1046   { STRING_COMMA_LEN ("nosse4.2"),  CPU_ANY_SSE4_2_FLAGS },
1047   { STRING_COMMA_LEN ("nosse4"),  CPU_ANY_SSE4_1_FLAGS },
1048   { STRING_COMMA_LEN ("noavx"),  CPU_ANY_AVX_FLAGS },
1049   { STRING_COMMA_LEN ("noavx2"),  CPU_ANY_AVX2_FLAGS },
1050   { STRING_COMMA_LEN ("noavx512f"), CPU_ANY_AVX512F_FLAGS },
1051   { STRING_COMMA_LEN ("noavx512cd"), CPU_ANY_AVX512CD_FLAGS },
1052   { STRING_COMMA_LEN ("noavx512er"), CPU_ANY_AVX512ER_FLAGS },
1053   { STRING_COMMA_LEN ("noavx512pf"), CPU_ANY_AVX512PF_FLAGS },
1054   { STRING_COMMA_LEN ("noavx512dq"), CPU_ANY_AVX512DQ_FLAGS },
1055   { STRING_COMMA_LEN ("noavx512bw"), CPU_ANY_AVX512BW_FLAGS },
1056   { STRING_COMMA_LEN ("noavx512vl"), CPU_ANY_AVX512VL_FLAGS },
1057   { STRING_COMMA_LEN ("noavx512ifma"), CPU_ANY_AVX512IFMA_FLAGS },
1058   { STRING_COMMA_LEN ("noavx512vbmi"), CPU_ANY_AVX512VBMI_FLAGS },
1059   { STRING_COMMA_LEN ("noavx512_4fmaps"), CPU_ANY_AVX512_4FMAPS_FLAGS },
1060   { STRING_COMMA_LEN ("noavx512_4vnniw"), CPU_ANY_AVX512_4VNNIW_FLAGS },
1061   { STRING_COMMA_LEN ("noavx512_vpopcntdq"), CPU_ANY_AVX512_VPOPCNTDQ_FLAGS },
1062   { STRING_COMMA_LEN ("noavx512_vbmi2"), CPU_ANY_AVX512_VBMI2_FLAGS },
1063   { STRING_COMMA_LEN ("noavx512_vnni"), CPU_ANY_AVX512_VNNI_FLAGS },
1064   { STRING_COMMA_LEN ("noavx512_bitalg"), CPU_ANY_AVX512_BITALG_FLAGS },
1065   { STRING_COMMA_LEN ("noibt"), CPU_ANY_IBT_FLAGS },
1066   { STRING_COMMA_LEN ("noshstk"), CPU_ANY_SHSTK_FLAGS },
1067 };
1068
1069 #ifdef I386COFF
1070 /* Like s_lcomm_internal in gas/read.c but the alignment string
1071    is allowed to be optional.  */
1072
1073 static symbolS *
1074 pe_lcomm_internal (int needs_align, symbolS *symbolP, addressT size)
1075 {
1076   addressT align = 0;
1077
1078   SKIP_WHITESPACE ();
1079
1080   if (needs_align
1081       && *input_line_pointer == ',')
1082     {
1083       align = parse_align (needs_align - 1);
1084
1085       if (align == (addressT) -1)
1086         return NULL;
1087     }
1088   else
1089     {
1090       if (size >= 8)
1091         align = 3;
1092       else if (size >= 4)
1093         align = 2;
1094       else if (size >= 2)
1095         align = 1;
1096       else
1097         align = 0;
1098     }
1099
1100   bss_alloc (symbolP, size, align);
1101   return symbolP;
1102 }
1103
1104 static void
1105 pe_lcomm (int needs_align)
1106 {
1107   s_comm_internal (needs_align * 2, pe_lcomm_internal);
1108 }
1109 #endif
1110
1111 const pseudo_typeS md_pseudo_table[] =
1112 {
1113 #if !defined(OBJ_AOUT) && !defined(USE_ALIGN_PTWO)
1114   {"align", s_align_bytes, 0},
1115 #else
1116   {"align", s_align_ptwo, 0},
1117 #endif
1118   {"arch", set_cpu_arch, 0},
1119 #ifndef I386COFF
1120   {"bss", s_bss, 0},
1121 #else
1122   {"lcomm", pe_lcomm, 1},
1123 #endif
1124   {"ffloat", float_cons, 'f'},
1125   {"dfloat", float_cons, 'd'},
1126   {"tfloat", float_cons, 'x'},
1127   {"value", cons, 2},
1128   {"slong", signed_cons, 4},
1129   {"noopt", s_ignore, 0},
1130   {"optim", s_ignore, 0},
1131   {"code16gcc", set_16bit_gcc_code_flag, CODE_16BIT},
1132   {"code16", set_code_flag, CODE_16BIT},
1133   {"code32", set_code_flag, CODE_32BIT},
1134 #ifdef BFD64
1135   {"code64", set_code_flag, CODE_64BIT},
1136 #endif
1137   {"intel_syntax", set_intel_syntax, 1},
1138   {"att_syntax", set_intel_syntax, 0},
1139   {"intel_mnemonic", set_intel_mnemonic, 1},
1140   {"att_mnemonic", set_intel_mnemonic, 0},
1141   {"allow_index_reg", set_allow_index_reg, 1},
1142   {"disallow_index_reg", set_allow_index_reg, 0},
1143   {"sse_check", set_check, 0},
1144   {"operand_check", set_check, 1},
1145 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
1146   {"largecomm", handle_large_common, 0},
1147 #else
1148   {"file", dwarf2_directive_file, 0},
1149   {"loc", dwarf2_directive_loc, 0},
1150   {"loc_mark_labels", dwarf2_directive_loc_mark_labels, 0},
1151 #endif
1152 #ifdef TE_PE
1153   {"secrel32", pe_directive_secrel, 0},
1154 #endif
1155   {0, 0, 0}
1156 };
1157
1158 /* For interface with expression ().  */
1159 extern char *input_line_pointer;
1160
1161 /* Hash table for instruction mnemonic lookup.  */
1162 static struct hash_control *op_hash;
1163
1164 /* Hash table for register lookup.  */
1165 static struct hash_control *reg_hash;
1166 \f
1167   /* Various efficient no-op patterns for aligning code labels.
1168      Note: Don't try to assemble the instructions in the comments.
1169      0L and 0w are not legal.  */
1170 static const unsigned char f32_1[] =
1171   {0x90};                               /* nop                  */
1172 static const unsigned char f32_2[] =
1173   {0x66,0x90};                          /* xchg %ax,%ax         */
1174 static const unsigned char f32_3[] =
1175   {0x8d,0x76,0x00};                     /* leal 0(%esi),%esi    */
1176 static const unsigned char f32_4[] =
1177   {0x8d,0x74,0x26,0x00};                /* leal 0(%esi,1),%esi  */
1178 static const unsigned char f32_6[] =
1179   {0x8d,0xb6,0x00,0x00,0x00,0x00};      /* leal 0L(%esi),%esi   */
1180 static const unsigned char f32_7[] =
1181   {0x8d,0xb4,0x26,0x00,0x00,0x00,0x00}; /* leal 0L(%esi,1),%esi */
1182 static const unsigned char f16_3[] =
1183   {0x8d,0x74,0x00};                     /* lea 0(%si),%si       */
1184 static const unsigned char f16_4[] =
1185   {0x8d,0xb4,0x00,0x00};                /* lea 0W(%si),%si      */
1186 static const unsigned char jump_disp8[] =
1187   {0xeb};                               /* jmp disp8           */
1188 static const unsigned char jump32_disp32[] =
1189   {0xe9};                               /* jmp disp32          */
1190 static const unsigned char jump16_disp32[] =
1191   {0x66,0xe9};                          /* jmp disp32          */
1192 /* 32-bit NOPs patterns.  */
1193 static const unsigned char *const f32_patt[] = {
1194   f32_1, f32_2, f32_3, f32_4, NULL, f32_6, f32_7
1195 };
1196 /* 16-bit NOPs patterns.  */
1197 static const unsigned char *const f16_patt[] = {
1198   f32_1, f32_2, f16_3, f16_4
1199 };
1200 /* nopl (%[re]ax) */
1201 static const unsigned char alt_3[] =
1202   {0x0f,0x1f,0x00};
1203 /* nopl 0(%[re]ax) */
1204 static const unsigned char alt_4[] =
1205   {0x0f,0x1f,0x40,0x00};
1206 /* nopl 0(%[re]ax,%[re]ax,1) */
1207 static const unsigned char alt_5[] =
1208   {0x0f,0x1f,0x44,0x00,0x00};
1209 /* nopw 0(%[re]ax,%[re]ax,1) */
1210 static const unsigned char alt_6[] =
1211   {0x66,0x0f,0x1f,0x44,0x00,0x00};
1212 /* nopl 0L(%[re]ax) */
1213 static const unsigned char alt_7[] =
1214   {0x0f,0x1f,0x80,0x00,0x00,0x00,0x00};
1215 /* nopl 0L(%[re]ax,%[re]ax,1) */
1216 static const unsigned char alt_8[] =
1217   {0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
1218 /* nopw 0L(%[re]ax,%[re]ax,1) */
1219 static const unsigned char alt_9[] =
1220   {0x66,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
1221 /* nopw %cs:0L(%[re]ax,%[re]ax,1) */
1222 static const unsigned char alt_10[] =
1223   {0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
1224 /* data16 nopw %cs:0L(%eax,%eax,1) */
1225 static const unsigned char alt_11[] =
1226   {0x66,0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
1227 /* 32-bit and 64-bit NOPs patterns.  */
1228 static const unsigned char *const alt_patt[] = {
1229   f32_1, f32_2, alt_3, alt_4, alt_5, alt_6, alt_7, alt_8,
1230   alt_9, alt_10, alt_11
1231 };
1232
1233 /* Genenerate COUNT bytes of NOPs to WHERE from PATT with the maximum
1234    size of a single NOP instruction MAX_SINGLE_NOP_SIZE.  */
1235
1236 static void
1237 i386_output_nops (char *where, const unsigned char *const *patt,
1238                   int count, int max_single_nop_size)
1239
1240 {
1241   /* Place the longer NOP first.  */
1242   int last;
1243   int offset;
1244   const unsigned char *nops =  patt[max_single_nop_size - 1];
1245
1246   /* Use the smaller one if the requsted one isn't available.  */
1247   if (nops == NULL)
1248     {
1249       max_single_nop_size--;
1250       nops = patt[max_single_nop_size - 1];
1251     }
1252
1253   last = count % max_single_nop_size;
1254
1255   count -= last;
1256   for (offset = 0; offset < count; offset += max_single_nop_size)
1257     memcpy (where + offset, nops, max_single_nop_size);
1258
1259   if (last)
1260     {
1261       nops = patt[last - 1];
1262       if (nops == NULL)
1263         {
1264           /* Use the smaller one plus one-byte NOP if the needed one
1265              isn't available.  */
1266           last--;
1267           nops = patt[last - 1];
1268           memcpy (where + offset, nops, last);
1269           where[offset + last] = *patt[0];
1270         }
1271       else
1272         memcpy (where + offset, nops, last);
1273     }
1274 }
1275
1276 static INLINE int
1277 fits_in_imm7 (offsetT num)
1278 {
1279   return (num & 0x7f) == num;
1280 }
1281
1282 static INLINE int
1283 fits_in_imm31 (offsetT num)
1284 {
1285   return (num & 0x7fffffff) == num;
1286 }
1287
1288 /* Genenerate COUNT bytes of NOPs to WHERE with the maximum size of a
1289    single NOP instruction LIMIT.  */
1290
1291 void
1292 i386_generate_nops (fragS *fragP, char *where, offsetT count, int limit)
1293 {
1294   const unsigned char *const *patt = NULL;
1295   int max_single_nop_size;
1296   /* Maximum number of NOPs before switching to jump over NOPs.  */
1297   int max_number_of_nops;
1298
1299   switch (fragP->fr_type)
1300     {
1301     case rs_fill_nop:
1302     case rs_align_code:
1303       break;
1304     default:
1305       return;
1306     }
1307
1308   /* We need to decide which NOP sequence to use for 32bit and
1309      64bit. When -mtune= is used:
1310
1311      1. For PROCESSOR_I386, PROCESSOR_I486, PROCESSOR_PENTIUM and
1312      PROCESSOR_GENERIC32, f32_patt will be used.
1313      2. For the rest, alt_patt will be used.
1314
1315      When -mtune= isn't used, alt_patt will be used if
1316      cpu_arch_isa_flags has CpuNop.  Otherwise, f32_patt will
1317      be used.
1318
1319      When -march= or .arch is used, we can't use anything beyond
1320      cpu_arch_isa_flags.   */
1321
1322   if (flag_code == CODE_16BIT)
1323     {
1324       patt = f16_patt;
1325       max_single_nop_size = sizeof (f16_patt) / sizeof (f16_patt[0]);
1326       /* Limit number of NOPs to 2 in 16-bit mode.  */
1327       max_number_of_nops = 2;
1328     }
1329   else
1330     {
1331       if (fragP->tc_frag_data.isa == PROCESSOR_UNKNOWN)
1332         {
1333           /* PROCESSOR_UNKNOWN means that all ISAs may be used.  */
1334           switch (cpu_arch_tune)
1335             {
1336             case PROCESSOR_UNKNOWN:
1337               /* We use cpu_arch_isa_flags to check if we SHOULD
1338                  optimize with nops.  */
1339               if (fragP->tc_frag_data.isa_flags.bitfield.cpunop)
1340                 patt = alt_patt;
1341               else
1342                 patt = f32_patt;
1343               break;
1344             case PROCESSOR_PENTIUM4:
1345             case PROCESSOR_NOCONA:
1346             case PROCESSOR_CORE:
1347             case PROCESSOR_CORE2:
1348             case PROCESSOR_COREI7:
1349             case PROCESSOR_L1OM:
1350             case PROCESSOR_K1OM:
1351             case PROCESSOR_GENERIC64:
1352             case PROCESSOR_K6:
1353             case PROCESSOR_ATHLON:
1354             case PROCESSOR_K8:
1355             case PROCESSOR_AMDFAM10:
1356             case PROCESSOR_BD:
1357             case PROCESSOR_ZNVER:
1358             case PROCESSOR_BT:
1359               patt = alt_patt;
1360               break;
1361             case PROCESSOR_I386:
1362             case PROCESSOR_I486:
1363             case PROCESSOR_PENTIUM:
1364             case PROCESSOR_PENTIUMPRO:
1365             case PROCESSOR_IAMCU:
1366             case PROCESSOR_GENERIC32:
1367               patt = f32_patt;
1368               break;
1369             }
1370         }
1371       else
1372         {
1373           switch (fragP->tc_frag_data.tune)
1374             {
1375             case PROCESSOR_UNKNOWN:
1376               /* When cpu_arch_isa is set, cpu_arch_tune shouldn't be
1377                  PROCESSOR_UNKNOWN.  */
1378               abort ();
1379               break;
1380
1381             case PROCESSOR_I386:
1382             case PROCESSOR_I486:
1383             case PROCESSOR_PENTIUM:
1384             case PROCESSOR_IAMCU:
1385             case PROCESSOR_K6:
1386             case PROCESSOR_ATHLON:
1387             case PROCESSOR_K8:
1388             case PROCESSOR_AMDFAM10:
1389             case PROCESSOR_BD:
1390             case PROCESSOR_ZNVER:
1391             case PROCESSOR_BT:
1392             case PROCESSOR_GENERIC32:
1393               /* We use cpu_arch_isa_flags to check if we CAN optimize
1394                  with nops.  */
1395               if (fragP->tc_frag_data.isa_flags.bitfield.cpunop)
1396                 patt = alt_patt;
1397               else
1398                 patt = f32_patt;
1399               break;
1400             case PROCESSOR_PENTIUMPRO:
1401             case PROCESSOR_PENTIUM4:
1402             case PROCESSOR_NOCONA:
1403             case PROCESSOR_CORE:
1404             case PROCESSOR_CORE2:
1405             case PROCESSOR_COREI7:
1406             case PROCESSOR_L1OM:
1407             case PROCESSOR_K1OM:
1408               if (fragP->tc_frag_data.isa_flags.bitfield.cpunop)
1409                 patt = alt_patt;
1410               else
1411                 patt = f32_patt;
1412               break;
1413             case PROCESSOR_GENERIC64:
1414               patt = alt_patt;
1415               break;
1416             }
1417         }
1418
1419       if (patt == f32_patt)
1420         {
1421           max_single_nop_size = sizeof (f32_patt) / sizeof (f32_patt[0]);
1422           /* Limit number of NOPs to 2 for older processors.  */
1423           max_number_of_nops = 2;
1424         }
1425       else
1426         {
1427           max_single_nop_size = sizeof (alt_patt) / sizeof (alt_patt[0]);
1428           /* Limit number of NOPs to 7 for newer processors.  */
1429           max_number_of_nops = 7;
1430         }
1431     }
1432
1433   if (limit == 0)
1434     limit = max_single_nop_size;
1435
1436   if (fragP->fr_type == rs_fill_nop)
1437     {
1438       /* Output NOPs for .nop directive.  */
1439       if (limit > max_single_nop_size)
1440         {
1441           as_bad_where (fragP->fr_file, fragP->fr_line,
1442                         _("invalid single nop size: %d "
1443                           "(expect within [0, %d])"),
1444                         limit, max_single_nop_size);
1445           return;
1446         }
1447     }
1448   else
1449     fragP->fr_var = count;
1450
1451   if ((count / max_single_nop_size) > max_number_of_nops)
1452     {
1453       /* Generate jump over NOPs.  */
1454       offsetT disp = count - 2;
1455       if (fits_in_imm7 (disp))
1456         {
1457           /* Use "jmp disp8" if possible.  */
1458           count = disp;
1459           where[0] = jump_disp8[0];
1460           where[1] = count;
1461           where += 2;
1462         }
1463       else
1464         {
1465           unsigned int size_of_jump;
1466
1467           if (flag_code == CODE_16BIT)
1468             {
1469               where[0] = jump16_disp32[0];
1470               where[1] = jump16_disp32[1];
1471               size_of_jump = 2;
1472             }
1473           else
1474             {
1475               where[0] = jump32_disp32[0];
1476               size_of_jump = 1;
1477             }
1478
1479           count -= size_of_jump + 4;
1480           if (!fits_in_imm31 (count))
1481             {
1482               as_bad_where (fragP->fr_file, fragP->fr_line,
1483                             _("jump over nop padding out of range"));
1484               return;
1485             }
1486
1487           md_number_to_chars (where + size_of_jump, count, 4);
1488           where += size_of_jump + 4;
1489         }
1490     }
1491
1492   /* Generate multiple NOPs.  */
1493   i386_output_nops (where, patt, count, limit);
1494 }
1495
1496 static INLINE int
1497 operand_type_all_zero (const union i386_operand_type *x)
1498 {
1499   switch (ARRAY_SIZE(x->array))
1500     {
1501     case 3:
1502       if (x->array[2])
1503         return 0;
1504       /* Fall through.  */
1505     case 2:
1506       if (x->array[1])
1507         return 0;
1508       /* Fall through.  */
1509     case 1:
1510       return !x->array[0];
1511     default:
1512       abort ();
1513     }
1514 }
1515
1516 static INLINE void
1517 operand_type_set (union i386_operand_type *x, unsigned int v)
1518 {
1519   switch (ARRAY_SIZE(x->array))
1520     {
1521     case 3:
1522       x->array[2] = v;
1523       /* Fall through.  */
1524     case 2:
1525       x->array[1] = v;
1526       /* Fall through.  */
1527     case 1:
1528       x->array[0] = v;
1529       /* Fall through.  */
1530       break;
1531     default:
1532       abort ();
1533     }
1534 }
1535
1536 static INLINE int
1537 operand_type_equal (const union i386_operand_type *x,
1538                     const union i386_operand_type *y)
1539 {
1540   switch (ARRAY_SIZE(x->array))
1541     {
1542     case 3:
1543       if (x->array[2] != y->array[2])
1544         return 0;
1545       /* Fall through.  */
1546     case 2:
1547       if (x->array[1] != y->array[1])
1548         return 0;
1549       /* Fall through.  */
1550     case 1:
1551       return x->array[0] == y->array[0];
1552       break;
1553     default:
1554       abort ();
1555     }
1556 }
1557
1558 static INLINE int
1559 cpu_flags_all_zero (const union i386_cpu_flags *x)
1560 {
1561   switch (ARRAY_SIZE(x->array))
1562     {
1563     case 4:
1564       if (x->array[3])
1565         return 0;
1566       /* Fall through.  */
1567     case 3:
1568       if (x->array[2])
1569         return 0;
1570       /* Fall through.  */
1571     case 2:
1572       if (x->array[1])
1573         return 0;
1574       /* Fall through.  */
1575     case 1:
1576       return !x->array[0];
1577     default:
1578       abort ();
1579     }
1580 }
1581
1582 static INLINE int
1583 cpu_flags_equal (const union i386_cpu_flags *x,
1584                  const union i386_cpu_flags *y)
1585 {
1586   switch (ARRAY_SIZE(x->array))
1587     {
1588     case 4:
1589       if (x->array[3] != y->array[3])
1590         return 0;
1591       /* Fall through.  */
1592     case 3:
1593       if (x->array[2] != y->array[2])
1594         return 0;
1595       /* Fall through.  */
1596     case 2:
1597       if (x->array[1] != y->array[1])
1598         return 0;
1599       /* Fall through.  */
1600     case 1:
1601       return x->array[0] == y->array[0];
1602       break;
1603     default:
1604       abort ();
1605     }
1606 }
1607
1608 static INLINE int
1609 cpu_flags_check_cpu64 (i386_cpu_flags f)
1610 {
1611   return !((flag_code == CODE_64BIT && f.bitfield.cpuno64)
1612            || (flag_code != CODE_64BIT && f.bitfield.cpu64));
1613 }
1614
1615 static INLINE i386_cpu_flags
1616 cpu_flags_and (i386_cpu_flags x, i386_cpu_flags y)
1617 {
1618   switch (ARRAY_SIZE (x.array))
1619     {
1620     case 4:
1621       x.array [3] &= y.array [3];
1622       /* Fall through.  */
1623     case 3:
1624       x.array [2] &= y.array [2];
1625       /* Fall through.  */
1626     case 2:
1627       x.array [1] &= y.array [1];
1628       /* Fall through.  */
1629     case 1:
1630       x.array [0] &= y.array [0];
1631       break;
1632     default:
1633       abort ();
1634     }
1635   return x;
1636 }
1637
1638 static INLINE i386_cpu_flags
1639 cpu_flags_or (i386_cpu_flags x, i386_cpu_flags y)
1640 {
1641   switch (ARRAY_SIZE (x.array))
1642     {
1643     case 4:
1644       x.array [3] |= y.array [3];
1645       /* Fall through.  */
1646     case 3:
1647       x.array [2] |= y.array [2];
1648       /* Fall through.  */
1649     case 2:
1650       x.array [1] |= y.array [1];
1651       /* Fall through.  */
1652     case 1:
1653       x.array [0] |= y.array [0];
1654       break;
1655     default:
1656       abort ();
1657     }
1658   return x;
1659 }
1660
1661 static INLINE i386_cpu_flags
1662 cpu_flags_and_not (i386_cpu_flags x, i386_cpu_flags y)
1663 {
1664   switch (ARRAY_SIZE (x.array))
1665     {
1666     case 4:
1667       x.array [3] &= ~y.array [3];
1668       /* Fall through.  */
1669     case 3:
1670       x.array [2] &= ~y.array [2];
1671       /* Fall through.  */
1672     case 2:
1673       x.array [1] &= ~y.array [1];
1674       /* Fall through.  */
1675     case 1:
1676       x.array [0] &= ~y.array [0];
1677       break;
1678     default:
1679       abort ();
1680     }
1681   return x;
1682 }
1683
1684 #define CPU_FLAGS_ARCH_MATCH            0x1
1685 #define CPU_FLAGS_64BIT_MATCH           0x2
1686
1687 #define CPU_FLAGS_PERFECT_MATCH \
1688   (CPU_FLAGS_ARCH_MATCH | CPU_FLAGS_64BIT_MATCH)
1689
1690 /* Return CPU flags match bits. */
1691
1692 static int
1693 cpu_flags_match (const insn_template *t)
1694 {
1695   i386_cpu_flags x = t->cpu_flags;
1696   int match = cpu_flags_check_cpu64 (x) ? CPU_FLAGS_64BIT_MATCH : 0;
1697
1698   x.bitfield.cpu64 = 0;
1699   x.bitfield.cpuno64 = 0;
1700
1701   if (cpu_flags_all_zero (&x))
1702     {
1703       /* This instruction is available on all archs.  */
1704       match |= CPU_FLAGS_ARCH_MATCH;
1705     }
1706   else
1707     {
1708       /* This instruction is available only on some archs.  */
1709       i386_cpu_flags cpu = cpu_arch_flags;
1710
1711       /* AVX512VL is no standalone feature - match it and then strip it.  */
1712       if (x.bitfield.cpuavx512vl && !cpu.bitfield.cpuavx512vl)
1713         return match;
1714       x.bitfield.cpuavx512vl = 0;
1715
1716       cpu = cpu_flags_and (x, cpu);
1717       if (!cpu_flags_all_zero (&cpu))
1718         {
1719           if (x.bitfield.cpuavx)
1720             {
1721               /* We need to check a few extra flags with AVX.  */
1722               if (cpu.bitfield.cpuavx
1723                   && (!t->opcode_modifier.sse2avx || sse2avx)
1724                   && (!x.bitfield.cpuaes || cpu.bitfield.cpuaes)
1725                   && (!x.bitfield.cpugfni || cpu.bitfield.cpugfni)
1726                   && (!x.bitfield.cpupclmul || cpu.bitfield.cpupclmul))
1727                 match |= CPU_FLAGS_ARCH_MATCH;
1728             }
1729           else if (x.bitfield.cpuavx512f)
1730             {
1731               /* We need to check a few extra flags with AVX512F.  */
1732               if (cpu.bitfield.cpuavx512f
1733                   && (!x.bitfield.cpugfni || cpu.bitfield.cpugfni)
1734                   && (!x.bitfield.cpuvaes || cpu.bitfield.cpuvaes)
1735                   && (!x.bitfield.cpuvpclmulqdq || cpu.bitfield.cpuvpclmulqdq))
1736                 match |= CPU_FLAGS_ARCH_MATCH;
1737             }
1738           else
1739             match |= CPU_FLAGS_ARCH_MATCH;
1740         }
1741     }
1742   return match;
1743 }
1744
1745 static INLINE i386_operand_type
1746 operand_type_and (i386_operand_type x, i386_operand_type y)
1747 {
1748   switch (ARRAY_SIZE (x.array))
1749     {
1750     case 3:
1751       x.array [2] &= y.array [2];
1752       /* Fall through.  */
1753     case 2:
1754       x.array [1] &= y.array [1];
1755       /* Fall through.  */
1756     case 1:
1757       x.array [0] &= y.array [0];
1758       break;
1759     default:
1760       abort ();
1761     }
1762   return x;
1763 }
1764
1765 static INLINE i386_operand_type
1766 operand_type_and_not (i386_operand_type x, i386_operand_type y)
1767 {
1768   switch (ARRAY_SIZE (x.array))
1769     {
1770     case 3:
1771       x.array [2] &= ~y.array [2];
1772       /* Fall through.  */
1773     case 2:
1774       x.array [1] &= ~y.array [1];
1775       /* Fall through.  */
1776     case 1:
1777       x.array [0] &= ~y.array [0];
1778       break;
1779     default:
1780       abort ();
1781     }
1782   return x;
1783 }
1784
1785 static INLINE i386_operand_type
1786 operand_type_or (i386_operand_type x, i386_operand_type y)
1787 {
1788   switch (ARRAY_SIZE (x.array))
1789     {
1790     case 3:
1791       x.array [2] |= y.array [2];
1792       /* Fall through.  */
1793     case 2:
1794       x.array [1] |= y.array [1];
1795       /* Fall through.  */
1796     case 1:
1797       x.array [0] |= y.array [0];
1798       break;
1799     default:
1800       abort ();
1801     }
1802   return x;
1803 }
1804
1805 static INLINE i386_operand_type
1806 operand_type_xor (i386_operand_type x, i386_operand_type y)
1807 {
1808   switch (ARRAY_SIZE (x.array))
1809     {
1810     case 3:
1811       x.array [2] ^= y.array [2];
1812       /* Fall through.  */
1813     case 2:
1814       x.array [1] ^= y.array [1];
1815       /* Fall through.  */
1816     case 1:
1817       x.array [0] ^= y.array [0];
1818       break;
1819     default:
1820       abort ();
1821     }
1822   return x;
1823 }
1824
1825 static const i386_operand_type acc32 = OPERAND_TYPE_ACC32;
1826 static const i386_operand_type acc64 = OPERAND_TYPE_ACC64;
1827 static const i386_operand_type control = OPERAND_TYPE_CONTROL;
1828 static const i386_operand_type inoutportreg
1829   = OPERAND_TYPE_INOUTPORTREG;
1830 static const i386_operand_type reg16_inoutportreg
1831   = OPERAND_TYPE_REG16_INOUTPORTREG;
1832 static const i386_operand_type disp16 = OPERAND_TYPE_DISP16;
1833 static const i386_operand_type disp32 = OPERAND_TYPE_DISP32;
1834 static const i386_operand_type disp32s = OPERAND_TYPE_DISP32S;
1835 static const i386_operand_type disp16_32 = OPERAND_TYPE_DISP16_32;
1836 static const i386_operand_type anydisp
1837   = OPERAND_TYPE_ANYDISP;
1838 static const i386_operand_type regxmm = OPERAND_TYPE_REGXMM;
1839 static const i386_operand_type regmask = OPERAND_TYPE_REGMASK;
1840 static const i386_operand_type imm8 = OPERAND_TYPE_IMM8;
1841 static const i386_operand_type imm8s = OPERAND_TYPE_IMM8S;
1842 static const i386_operand_type imm16 = OPERAND_TYPE_IMM16;
1843 static const i386_operand_type imm32 = OPERAND_TYPE_IMM32;
1844 static const i386_operand_type imm32s = OPERAND_TYPE_IMM32S;
1845 static const i386_operand_type imm64 = OPERAND_TYPE_IMM64;
1846 static const i386_operand_type imm16_32 = OPERAND_TYPE_IMM16_32;
1847 static const i386_operand_type imm16_32s = OPERAND_TYPE_IMM16_32S;
1848 static const i386_operand_type imm16_32_32s = OPERAND_TYPE_IMM16_32_32S;
1849 static const i386_operand_type vec_imm4 = OPERAND_TYPE_VEC_IMM4;
1850
1851 enum operand_type
1852 {
1853   reg,
1854   imm,
1855   disp,
1856   anymem
1857 };
1858
1859 static INLINE int
1860 operand_type_check (i386_operand_type t, enum operand_type c)
1861 {
1862   switch (c)
1863     {
1864     case reg:
1865       return t.bitfield.reg;
1866
1867     case imm:
1868       return (t.bitfield.imm8
1869               || t.bitfield.imm8s
1870               || t.bitfield.imm16
1871               || t.bitfield.imm32
1872               || t.bitfield.imm32s
1873               || t.bitfield.imm64);
1874
1875     case disp:
1876       return (t.bitfield.disp8
1877               || t.bitfield.disp16
1878               || t.bitfield.disp32
1879               || t.bitfield.disp32s
1880               || t.bitfield.disp64);
1881
1882     case anymem:
1883       return (t.bitfield.disp8
1884               || t.bitfield.disp16
1885               || t.bitfield.disp32
1886               || t.bitfield.disp32s
1887               || t.bitfield.disp64
1888               || t.bitfield.baseindex);
1889
1890     default:
1891       abort ();
1892     }
1893
1894   return 0;
1895 }
1896
1897 /* Return 1 if there is no conflict in 8bit/16bit/32bit/64bit/80bit on
1898    operand J for instruction template T.  */
1899
1900 static INLINE int
1901 match_reg_size (const insn_template *t, unsigned int j)
1902 {
1903   return !((i.types[j].bitfield.byte
1904             && !t->operand_types[j].bitfield.byte)
1905            || (i.types[j].bitfield.word
1906                && !t->operand_types[j].bitfield.word)
1907            || (i.types[j].bitfield.dword
1908                && !t->operand_types[j].bitfield.dword)
1909            || (i.types[j].bitfield.qword
1910                && !t->operand_types[j].bitfield.qword)
1911            || (i.types[j].bitfield.tbyte
1912                && !t->operand_types[j].bitfield.tbyte));
1913 }
1914
1915 /* Return 1 if there is no conflict in SIMD register on
1916    operand J for instruction template T.  */
1917
1918 static INLINE int
1919 match_simd_size (const insn_template *t, unsigned int j)
1920 {
1921   return !((i.types[j].bitfield.xmmword
1922             && !t->operand_types[j].bitfield.xmmword)
1923            || (i.types[j].bitfield.ymmword
1924                && !t->operand_types[j].bitfield.ymmword)
1925            || (i.types[j].bitfield.zmmword
1926                && !t->operand_types[j].bitfield.zmmword));
1927 }
1928
1929 /* Return 1 if there is no conflict in any size on operand J for
1930    instruction template T.  */
1931
1932 static INLINE int
1933 match_mem_size (const insn_template *t, unsigned int j)
1934 {
1935   return (match_reg_size (t, j)
1936           && !((i.types[j].bitfield.unspecified
1937                 && !i.broadcast
1938                 && !t->operand_types[j].bitfield.unspecified)
1939                || (i.types[j].bitfield.fword
1940                    && !t->operand_types[j].bitfield.fword)
1941                /* For scalar opcode templates to allow register and memory
1942                   operands at the same time, some special casing is needed
1943                   here.  Also for v{,p}broadcast*, {,v}pmov{s,z}*, and
1944                   down-conversion vpmov*.  */
1945                || ((t->operand_types[j].bitfield.regsimd
1946                     && !t->opcode_modifier.broadcast
1947                     && (t->operand_types[j].bitfield.byte
1948                         || t->operand_types[j].bitfield.word
1949                         || t->operand_types[j].bitfield.dword
1950                         || t->operand_types[j].bitfield.qword))
1951                    ? (i.types[j].bitfield.xmmword
1952                       || i.types[j].bitfield.ymmword
1953                       || i.types[j].bitfield.zmmword)
1954                    : !match_simd_size(t, j))));
1955 }
1956
1957 /* Return 1 if there is no size conflict on any operands for
1958    instruction template T.  */
1959
1960 static INLINE int
1961 operand_size_match (const insn_template *t)
1962 {
1963   unsigned int j;
1964   int match = 1;
1965
1966   /* Don't check jump instructions.  */
1967   if (t->opcode_modifier.jump
1968       || t->opcode_modifier.jumpbyte
1969       || t->opcode_modifier.jumpdword
1970       || t->opcode_modifier.jumpintersegment)
1971     return match;
1972
1973   /* Check memory and accumulator operand size.  */
1974   for (j = 0; j < i.operands; j++)
1975     {
1976       if (!i.types[j].bitfield.reg && !i.types[j].bitfield.regsimd
1977           && t->operand_types[j].bitfield.anysize)
1978         continue;
1979
1980       if (t->operand_types[j].bitfield.reg
1981           && !match_reg_size (t, j))
1982         {
1983           match = 0;
1984           break;
1985         }
1986
1987       if (t->operand_types[j].bitfield.regsimd
1988           && !match_simd_size (t, j))
1989         {
1990           match = 0;
1991           break;
1992         }
1993
1994       if (t->operand_types[j].bitfield.acc
1995           && (!match_reg_size (t, j) || !match_simd_size (t, j)))
1996         {
1997           match = 0;
1998           break;
1999         }
2000
2001       if (i.types[j].bitfield.mem && !match_mem_size (t, j))
2002         {
2003           match = 0;
2004           break;
2005         }
2006     }
2007
2008   if (match)
2009     return match;
2010   else if (!t->opcode_modifier.d)
2011     {
2012 mismatch:
2013       i.error = operand_size_mismatch;
2014       return 0;
2015     }
2016
2017   /* Check reverse.  */
2018   gas_assert (i.operands == 2);
2019
2020   match = 1;
2021   for (j = 0; j < 2; j++)
2022     {
2023       if ((t->operand_types[j].bitfield.reg
2024            || t->operand_types[j].bitfield.acc)
2025           && !match_reg_size (t, j ? 0 : 1))
2026         goto mismatch;
2027
2028       if (i.types[j].bitfield.mem
2029           && !match_mem_size (t, j ? 0 : 1))
2030         goto mismatch;
2031     }
2032
2033   return match;
2034 }
2035
2036 static INLINE int
2037 operand_type_match (i386_operand_type overlap,
2038                     i386_operand_type given)
2039 {
2040   i386_operand_type temp = overlap;
2041
2042   temp.bitfield.jumpabsolute = 0;
2043   temp.bitfield.unspecified = 0;
2044   temp.bitfield.byte = 0;
2045   temp.bitfield.word = 0;
2046   temp.bitfield.dword = 0;
2047   temp.bitfield.fword = 0;
2048   temp.bitfield.qword = 0;
2049   temp.bitfield.tbyte = 0;
2050   temp.bitfield.xmmword = 0;
2051   temp.bitfield.ymmword = 0;
2052   temp.bitfield.zmmword = 0;
2053   if (operand_type_all_zero (&temp))
2054     goto mismatch;
2055
2056   if (given.bitfield.baseindex == overlap.bitfield.baseindex
2057       && given.bitfield.jumpabsolute == overlap.bitfield.jumpabsolute)
2058     return 1;
2059
2060 mismatch:
2061   i.error = operand_type_mismatch;
2062   return 0;
2063 }
2064
2065 /* If given types g0 and g1 are registers they must be of the same type
2066    unless the expected operand type register overlap is null.
2067    Memory operand size of certain SIMD instructions is also being checked
2068    here.  */
2069
2070 static INLINE int
2071 operand_type_register_match (i386_operand_type g0,
2072                              i386_operand_type t0,
2073                              i386_operand_type g1,
2074                              i386_operand_type t1)
2075 {
2076   if (!g0.bitfield.reg
2077       && !g0.bitfield.regsimd
2078       && (!operand_type_check (g0, anymem)
2079           || g0.bitfield.unspecified
2080           || !t0.bitfield.regsimd))
2081     return 1;
2082
2083   if (!g1.bitfield.reg
2084       && !g1.bitfield.regsimd
2085       && (!operand_type_check (g1, anymem)
2086           || g1.bitfield.unspecified
2087           || !t1.bitfield.regsimd))
2088     return 1;
2089
2090   if (g0.bitfield.byte == g1.bitfield.byte
2091       && g0.bitfield.word == g1.bitfield.word
2092       && g0.bitfield.dword == g1.bitfield.dword
2093       && g0.bitfield.qword == g1.bitfield.qword
2094       && g0.bitfield.xmmword == g1.bitfield.xmmword
2095       && g0.bitfield.ymmword == g1.bitfield.ymmword
2096       && g0.bitfield.zmmword == g1.bitfield.zmmword)
2097     return 1;
2098
2099   if (!(t0.bitfield.byte & t1.bitfield.byte)
2100       && !(t0.bitfield.word & t1.bitfield.word)
2101       && !(t0.bitfield.dword & t1.bitfield.dword)
2102       && !(t0.bitfield.qword & t1.bitfield.qword)
2103       && !(t0.bitfield.xmmword & t1.bitfield.xmmword)
2104       && !(t0.bitfield.ymmword & t1.bitfield.ymmword)
2105       && !(t0.bitfield.zmmword & t1.bitfield.zmmword))
2106     return 1;
2107
2108   i.error = register_type_mismatch;
2109
2110   return 0;
2111 }
2112
2113 static INLINE unsigned int
2114 register_number (const reg_entry *r)
2115 {
2116   unsigned int nr = r->reg_num;
2117
2118   if (r->reg_flags & RegRex)
2119     nr += 8;
2120
2121   if (r->reg_flags & RegVRex)
2122     nr += 16;
2123
2124   return nr;
2125 }
2126
2127 static INLINE unsigned int
2128 mode_from_disp_size (i386_operand_type t)
2129 {
2130   if (t.bitfield.disp8)
2131     return 1;
2132   else if (t.bitfield.disp16
2133            || t.bitfield.disp32
2134            || t.bitfield.disp32s)
2135     return 2;
2136   else
2137     return 0;
2138 }
2139
2140 static INLINE int
2141 fits_in_signed_byte (addressT num)
2142 {
2143   return num + 0x80 <= 0xff;
2144 }
2145
2146 static INLINE int
2147 fits_in_unsigned_byte (addressT num)
2148 {
2149   return num <= 0xff;
2150 }
2151
2152 static INLINE int
2153 fits_in_unsigned_word (addressT num)
2154 {
2155   return num <= 0xffff;
2156 }
2157
2158 static INLINE int
2159 fits_in_signed_word (addressT num)
2160 {
2161   return num + 0x8000 <= 0xffff;
2162 }
2163
2164 static INLINE int
2165 fits_in_signed_long (addressT num ATTRIBUTE_UNUSED)
2166 {
2167 #ifndef BFD64
2168   return 1;
2169 #else
2170   return num + 0x80000000 <= 0xffffffff;
2171 #endif
2172 }                               /* fits_in_signed_long() */
2173
2174 static INLINE int
2175 fits_in_unsigned_long (addressT num ATTRIBUTE_UNUSED)
2176 {
2177 #ifndef BFD64
2178   return 1;
2179 #else
2180   return num <= 0xffffffff;
2181 #endif
2182 }                               /* fits_in_unsigned_long() */
2183
2184 static INLINE int
2185 fits_in_disp8 (offsetT num)
2186 {
2187   int shift = i.memshift;
2188   unsigned int mask;
2189
2190   if (shift == -1)
2191     abort ();
2192
2193   mask = (1 << shift) - 1;
2194
2195   /* Return 0 if NUM isn't properly aligned.  */
2196   if ((num & mask))
2197     return 0;
2198
2199   /* Check if NUM will fit in 8bit after shift.  */
2200   return fits_in_signed_byte (num >> shift);
2201 }
2202
2203 static INLINE int
2204 fits_in_imm4 (offsetT num)
2205 {
2206   return (num & 0xf) == num;
2207 }
2208
2209 static i386_operand_type
2210 smallest_imm_type (offsetT num)
2211 {
2212   i386_operand_type t;
2213
2214   operand_type_set (&t, 0);
2215   t.bitfield.imm64 = 1;
2216
2217   if (cpu_arch_tune != PROCESSOR_I486 && num == 1)
2218     {
2219       /* This code is disabled on the 486 because all the Imm1 forms
2220          in the opcode table are slower on the i486.  They're the
2221          versions with the implicitly specified single-position
2222          displacement, which has another syntax if you really want to
2223          use that form.  */
2224       t.bitfield.imm1 = 1;
2225       t.bitfield.imm8 = 1;
2226       t.bitfield.imm8s = 1;
2227       t.bitfield.imm16 = 1;
2228       t.bitfield.imm32 = 1;
2229       t.bitfield.imm32s = 1;
2230     }
2231   else if (fits_in_signed_byte (num))
2232     {
2233       t.bitfield.imm8 = 1;
2234       t.bitfield.imm8s = 1;
2235       t.bitfield.imm16 = 1;
2236       t.bitfield.imm32 = 1;
2237       t.bitfield.imm32s = 1;
2238     }
2239   else if (fits_in_unsigned_byte (num))
2240     {
2241       t.bitfield.imm8 = 1;
2242       t.bitfield.imm16 = 1;
2243       t.bitfield.imm32 = 1;
2244       t.bitfield.imm32s = 1;
2245     }
2246   else if (fits_in_signed_word (num) || fits_in_unsigned_word (num))
2247     {
2248       t.bitfield.imm16 = 1;
2249       t.bitfield.imm32 = 1;
2250       t.bitfield.imm32s = 1;
2251     }
2252   else if (fits_in_signed_long (num))
2253     {
2254       t.bitfield.imm32 = 1;
2255       t.bitfield.imm32s = 1;
2256     }
2257   else if (fits_in_unsigned_long (num))
2258     t.bitfield.imm32 = 1;
2259
2260   return t;
2261 }
2262
2263 static offsetT
2264 offset_in_range (offsetT val, int size)
2265 {
2266   addressT mask;
2267
2268   switch (size)
2269     {
2270     case 1: mask = ((addressT) 1 <<  8) - 1; break;
2271     case 2: mask = ((addressT) 1 << 16) - 1; break;
2272     case 4: mask = ((addressT) 2 << 31) - 1; break;
2273 #ifdef BFD64
2274     case 8: mask = ((addressT) 2 << 63) - 1; break;
2275 #endif
2276     default: abort ();
2277     }
2278
2279 #ifdef BFD64
2280   /* If BFD64, sign extend val for 32bit address mode.  */
2281   if (flag_code != CODE_64BIT
2282       || i.prefix[ADDR_PREFIX])
2283     if ((val & ~(((addressT) 2 << 31) - 1)) == 0)
2284       val = (val ^ ((addressT) 1 << 31)) - ((addressT) 1 << 31);
2285 #endif
2286
2287   if ((val & ~mask) != 0 && (val & ~mask) != ~mask)
2288     {
2289       char buf1[40], buf2[40];
2290
2291       sprint_value (buf1, val);
2292       sprint_value (buf2, val & mask);
2293       as_warn (_("%s shortened to %s"), buf1, buf2);
2294     }
2295   return val & mask;
2296 }
2297
2298 enum PREFIX_GROUP
2299 {
2300   PREFIX_EXIST = 0,
2301   PREFIX_LOCK,
2302   PREFIX_REP,
2303   PREFIX_DS,
2304   PREFIX_OTHER
2305 };
2306
2307 /* Returns
2308    a. PREFIX_EXIST if attempting to add a prefix where one from the
2309    same class already exists.
2310    b. PREFIX_LOCK if lock prefix is added.
2311    c. PREFIX_REP if rep/repne prefix is added.
2312    d. PREFIX_DS if ds prefix is added.
2313    e. PREFIX_OTHER if other prefix is added.
2314  */
2315
2316 static enum PREFIX_GROUP
2317 add_prefix (unsigned int prefix)
2318 {
2319   enum PREFIX_GROUP ret = PREFIX_OTHER;
2320   unsigned int q;
2321
2322   if (prefix >= REX_OPCODE && prefix < REX_OPCODE + 16
2323       && flag_code == CODE_64BIT)
2324     {
2325       if ((i.prefix[REX_PREFIX] & prefix & REX_W)
2326           || ((i.prefix[REX_PREFIX] & (REX_R | REX_X | REX_B))
2327               && (prefix & (REX_R | REX_X | REX_B))))
2328         ret = PREFIX_EXIST;
2329       q = REX_PREFIX;
2330     }
2331   else
2332     {
2333       switch (prefix)
2334         {
2335         default:
2336           abort ();
2337
2338         case DS_PREFIX_OPCODE:
2339           ret = PREFIX_DS;
2340           /* Fall through.  */
2341         case CS_PREFIX_OPCODE:
2342         case ES_PREFIX_OPCODE:
2343         case FS_PREFIX_OPCODE:
2344         case GS_PREFIX_OPCODE:
2345         case SS_PREFIX_OPCODE:
2346           q = SEG_PREFIX;
2347           break;
2348
2349         case REPNE_PREFIX_OPCODE:
2350         case REPE_PREFIX_OPCODE:
2351           q = REP_PREFIX;
2352           ret = PREFIX_REP;
2353           break;
2354
2355         case LOCK_PREFIX_OPCODE:
2356           q = LOCK_PREFIX;
2357           ret = PREFIX_LOCK;
2358           break;
2359
2360         case FWAIT_OPCODE:
2361           q = WAIT_PREFIX;
2362           break;
2363
2364         case ADDR_PREFIX_OPCODE:
2365           q = ADDR_PREFIX;
2366           break;
2367
2368         case DATA_PREFIX_OPCODE:
2369           q = DATA_PREFIX;
2370           break;
2371         }
2372       if (i.prefix[q] != 0)
2373         ret = PREFIX_EXIST;
2374     }
2375
2376   if (ret)
2377     {
2378       if (!i.prefix[q])
2379         ++i.prefixes;
2380       i.prefix[q] |= prefix;
2381     }
2382   else
2383     as_bad (_("same type of prefix used twice"));
2384
2385   return ret;
2386 }
2387
2388 static void
2389 update_code_flag (int value, int check)
2390 {
2391   PRINTF_LIKE ((*as_error));
2392
2393   flag_code = (enum flag_code) value;
2394   if (flag_code == CODE_64BIT)
2395     {
2396       cpu_arch_flags.bitfield.cpu64 = 1;
2397       cpu_arch_flags.bitfield.cpuno64 = 0;
2398     }
2399   else
2400     {
2401       cpu_arch_flags.bitfield.cpu64 = 0;
2402       cpu_arch_flags.bitfield.cpuno64 = 1;
2403     }
2404   if (value == CODE_64BIT && !cpu_arch_flags.bitfield.cpulm )
2405     {
2406       if (check)
2407         as_error = as_fatal;
2408       else
2409         as_error = as_bad;
2410       (*as_error) (_("64bit mode not supported on `%s'."),
2411                    cpu_arch_name ? cpu_arch_name : default_arch);
2412     }
2413   if (value == CODE_32BIT && !cpu_arch_flags.bitfield.cpui386)
2414     {
2415       if (check)
2416         as_error = as_fatal;
2417       else
2418         as_error = as_bad;
2419       (*as_error) (_("32bit mode not supported on `%s'."),
2420                    cpu_arch_name ? cpu_arch_name : default_arch);
2421     }
2422   stackop_size = '\0';
2423 }
2424
2425 static void
2426 set_code_flag (int value)
2427 {
2428   update_code_flag (value, 0);
2429 }
2430
2431 static void
2432 set_16bit_gcc_code_flag (int new_code_flag)
2433 {
2434   flag_code = (enum flag_code) new_code_flag;
2435   if (flag_code != CODE_16BIT)
2436     abort ();
2437   cpu_arch_flags.bitfield.cpu64 = 0;
2438   cpu_arch_flags.bitfield.cpuno64 = 1;
2439   stackop_size = LONG_MNEM_SUFFIX;
2440 }
2441
2442 static void
2443 set_intel_syntax (int syntax_flag)
2444 {
2445   /* Find out if register prefixing is specified.  */
2446   int ask_naked_reg = 0;
2447
2448   SKIP_WHITESPACE ();
2449   if (!is_end_of_line[(unsigned char) *input_line_pointer])
2450     {
2451       char *string;
2452       int e = get_symbol_name (&string);
2453
2454       if (strcmp (string, "prefix") == 0)
2455         ask_naked_reg = 1;
2456       else if (strcmp (string, "noprefix") == 0)
2457         ask_naked_reg = -1;
2458       else
2459         as_bad (_("bad argument to syntax directive."));
2460       (void) restore_line_pointer (e);
2461     }
2462   demand_empty_rest_of_line ();
2463
2464   intel_syntax = syntax_flag;
2465
2466   if (ask_naked_reg == 0)
2467     allow_naked_reg = (intel_syntax
2468                        && (bfd_get_symbol_leading_char (stdoutput) != '\0'));
2469   else
2470     allow_naked_reg = (ask_naked_reg < 0);
2471
2472   expr_set_rank (O_full_ptr, syntax_flag ? 10 : 0);
2473
2474   identifier_chars['%'] = intel_syntax && allow_naked_reg ? '%' : 0;
2475   identifier_chars['$'] = intel_syntax ? '$' : 0;
2476   register_prefix = allow_naked_reg ? "" : "%";
2477 }
2478
2479 static void
2480 set_intel_mnemonic (int mnemonic_flag)
2481 {
2482   intel_mnemonic = mnemonic_flag;
2483 }
2484
2485 static void
2486 set_allow_index_reg (int flag)
2487 {
2488   allow_index_reg = flag;
2489 }
2490
2491 static void
2492 set_check (int what)
2493 {
2494   enum check_kind *kind;
2495   const char *str;
2496
2497   if (what)
2498     {
2499       kind = &operand_check;
2500       str = "operand";
2501     }
2502   else
2503     {
2504       kind = &sse_check;
2505       str = "sse";
2506     }
2507
2508   SKIP_WHITESPACE ();
2509
2510   if (!is_end_of_line[(unsigned char) *input_line_pointer])
2511     {
2512       char *string;
2513       int e = get_symbol_name (&string);
2514
2515       if (strcmp (string, "none") == 0)
2516         *kind = check_none;
2517       else if (strcmp (string, "warning") == 0)
2518         *kind = check_warning;
2519       else if (strcmp (string, "error") == 0)
2520         *kind = check_error;
2521       else
2522         as_bad (_("bad argument to %s_check directive."), str);
2523       (void) restore_line_pointer (e);
2524     }
2525   else
2526     as_bad (_("missing argument for %s_check directive"), str);
2527
2528   demand_empty_rest_of_line ();
2529 }
2530
2531 static void
2532 check_cpu_arch_compatible (const char *name ATTRIBUTE_UNUSED,
2533                            i386_cpu_flags new_flag ATTRIBUTE_UNUSED)
2534 {
2535 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
2536   static const char *arch;
2537
2538   /* Intel LIOM is only supported on ELF.  */
2539   if (!IS_ELF)
2540     return;
2541
2542   if (!arch)
2543     {
2544       /* Use cpu_arch_name if it is set in md_parse_option.  Otherwise
2545          use default_arch.  */
2546       arch = cpu_arch_name;
2547       if (!arch)
2548         arch = default_arch;
2549     }
2550
2551   /* If we are targeting Intel MCU, we must enable it.  */
2552   if (get_elf_backend_data (stdoutput)->elf_machine_code != EM_IAMCU
2553       || new_flag.bitfield.cpuiamcu)
2554     return;
2555
2556   /* If we are targeting Intel L1OM, we must enable it.  */
2557   if (get_elf_backend_data (stdoutput)->elf_machine_code != EM_L1OM
2558       || new_flag.bitfield.cpul1om)
2559     return;
2560
2561   /* If we are targeting Intel K1OM, we must enable it.  */
2562   if (get_elf_backend_data (stdoutput)->elf_machine_code != EM_K1OM
2563       || new_flag.bitfield.cpuk1om)
2564     return;
2565
2566   as_bad (_("`%s' is not supported on `%s'"), name, arch);
2567 #endif
2568 }
2569
2570 static void
2571 set_cpu_arch (int dummy ATTRIBUTE_UNUSED)
2572 {
2573   SKIP_WHITESPACE ();
2574
2575   if (!is_end_of_line[(unsigned char) *input_line_pointer])
2576     {
2577       char *string;
2578       int e = get_symbol_name (&string);
2579       unsigned int j;
2580       i386_cpu_flags flags;
2581
2582       for (j = 0; j < ARRAY_SIZE (cpu_arch); j++)
2583         {
2584           if (strcmp (string, cpu_arch[j].name) == 0)
2585             {
2586               check_cpu_arch_compatible (string, cpu_arch[j].flags);
2587
2588               if (*string != '.')
2589                 {
2590                   cpu_arch_name = cpu_arch[j].name;
2591                   cpu_sub_arch_name = NULL;
2592                   cpu_arch_flags = cpu_arch[j].flags;
2593                   if (flag_code == CODE_64BIT)
2594                     {
2595                       cpu_arch_flags.bitfield.cpu64 = 1;
2596                       cpu_arch_flags.bitfield.cpuno64 = 0;
2597                     }
2598                   else
2599                     {
2600                       cpu_arch_flags.bitfield.cpu64 = 0;
2601                       cpu_arch_flags.bitfield.cpuno64 = 1;
2602                     }
2603                   cpu_arch_isa = cpu_arch[j].type;
2604                   cpu_arch_isa_flags = cpu_arch[j].flags;
2605                   if (!cpu_arch_tune_set)
2606                     {
2607                       cpu_arch_tune = cpu_arch_isa;
2608                       cpu_arch_tune_flags = cpu_arch_isa_flags;
2609                     }
2610                   break;
2611                 }
2612
2613               flags = cpu_flags_or (cpu_arch_flags,
2614                                     cpu_arch[j].flags);
2615
2616               if (!cpu_flags_equal (&flags, &cpu_arch_flags))
2617                 {
2618                   if (cpu_sub_arch_name)
2619                     {
2620                       char *name = cpu_sub_arch_name;
2621                       cpu_sub_arch_name = concat (name,
2622                                                   cpu_arch[j].name,
2623                                                   (const char *) NULL);
2624                       free (name);
2625                     }
2626                   else
2627                     cpu_sub_arch_name = xstrdup (cpu_arch[j].name);
2628                   cpu_arch_flags = flags;
2629                   cpu_arch_isa_flags = flags;
2630                 }
2631               else
2632                 cpu_arch_isa_flags
2633                   = cpu_flags_or (cpu_arch_isa_flags,
2634                                   cpu_arch[j].flags);
2635               (void) restore_line_pointer (e);
2636               demand_empty_rest_of_line ();
2637               return;
2638             }
2639         }
2640
2641       if (*string == '.' && j >= ARRAY_SIZE (cpu_arch))
2642         {
2643           /* Disable an ISA extension.  */
2644           for (j = 0; j < ARRAY_SIZE (cpu_noarch); j++)
2645             if (strcmp (string + 1, cpu_noarch [j].name) == 0)
2646               {
2647                 flags = cpu_flags_and_not (cpu_arch_flags,
2648                                            cpu_noarch[j].flags);
2649                 if (!cpu_flags_equal (&flags, &cpu_arch_flags))
2650                   {
2651                     if (cpu_sub_arch_name)
2652                       {
2653                         char *name = cpu_sub_arch_name;
2654                         cpu_sub_arch_name = concat (name, string,
2655                                                     (const char *) NULL);
2656                         free (name);
2657                       }
2658                     else
2659                       cpu_sub_arch_name = xstrdup (string);
2660                     cpu_arch_flags = flags;
2661                     cpu_arch_isa_flags = flags;
2662                   }
2663                 (void) restore_line_pointer (e);
2664                 demand_empty_rest_of_line ();
2665                 return;
2666               }
2667
2668           j = ARRAY_SIZE (cpu_arch);
2669         }
2670
2671       if (j >= ARRAY_SIZE (cpu_arch))
2672         as_bad (_("no such architecture: `%s'"), string);
2673
2674       *input_line_pointer = e;
2675     }
2676   else
2677     as_bad (_("missing cpu architecture"));
2678
2679   no_cond_jump_promotion = 0;
2680   if (*input_line_pointer == ','
2681       && !is_end_of_line[(unsigned char) input_line_pointer[1]])
2682     {
2683       char *string;
2684       char e;
2685
2686       ++input_line_pointer;
2687       e = get_symbol_name (&string);
2688
2689       if (strcmp (string, "nojumps") == 0)
2690         no_cond_jump_promotion = 1;
2691       else if (strcmp (string, "jumps") == 0)
2692         ;
2693       else
2694         as_bad (_("no such architecture modifier: `%s'"), string);
2695
2696       (void) restore_line_pointer (e);
2697     }
2698
2699   demand_empty_rest_of_line ();
2700 }
2701
2702 enum bfd_architecture
2703 i386_arch (void)
2704 {
2705   if (cpu_arch_isa == PROCESSOR_L1OM)
2706     {
2707       if (OUTPUT_FLAVOR != bfd_target_elf_flavour
2708           || flag_code != CODE_64BIT)
2709         as_fatal (_("Intel L1OM is 64bit ELF only"));
2710       return bfd_arch_l1om;
2711     }
2712   else if (cpu_arch_isa == PROCESSOR_K1OM)
2713     {
2714       if (OUTPUT_FLAVOR != bfd_target_elf_flavour
2715           || flag_code != CODE_64BIT)
2716         as_fatal (_("Intel K1OM is 64bit ELF only"));
2717       return bfd_arch_k1om;
2718     }
2719   else if (cpu_arch_isa == PROCESSOR_IAMCU)
2720     {
2721       if (OUTPUT_FLAVOR != bfd_target_elf_flavour
2722           || flag_code == CODE_64BIT)
2723         as_fatal (_("Intel MCU is 32bit ELF only"));
2724       return bfd_arch_iamcu;
2725     }
2726   else
2727     return bfd_arch_i386;
2728 }
2729
2730 unsigned long
2731 i386_mach (void)
2732 {
2733   if (!strncmp (default_arch, "x86_64", 6))
2734     {
2735       if (cpu_arch_isa == PROCESSOR_L1OM)
2736         {
2737           if (OUTPUT_FLAVOR != bfd_target_elf_flavour
2738               || default_arch[6] != '\0')
2739             as_fatal (_("Intel L1OM is 64bit ELF only"));
2740           return bfd_mach_l1om;
2741         }
2742       else if (cpu_arch_isa == PROCESSOR_K1OM)
2743         {
2744           if (OUTPUT_FLAVOR != bfd_target_elf_flavour
2745               || default_arch[6] != '\0')
2746             as_fatal (_("Intel K1OM is 64bit ELF only"));
2747           return bfd_mach_k1om;
2748         }
2749       else if (default_arch[6] == '\0')
2750         return bfd_mach_x86_64;
2751       else
2752         return bfd_mach_x64_32;
2753     }
2754   else if (!strcmp (default_arch, "i386")
2755            || !strcmp (default_arch, "iamcu"))
2756     {
2757       if (cpu_arch_isa == PROCESSOR_IAMCU)
2758         {
2759           if (OUTPUT_FLAVOR != bfd_target_elf_flavour)
2760             as_fatal (_("Intel MCU is 32bit ELF only"));
2761           return bfd_mach_i386_iamcu;
2762         }
2763       else
2764         return bfd_mach_i386_i386;
2765     }
2766   else
2767     as_fatal (_("unknown architecture"));
2768 }
2769 \f
2770 void
2771 md_begin (void)
2772 {
2773   const char *hash_err;
2774
2775   /* Support pseudo prefixes like {disp32}.  */
2776   lex_type ['{'] = LEX_BEGIN_NAME;
2777
2778   /* Initialize op_hash hash table.  */
2779   op_hash = hash_new ();
2780
2781   {
2782     const insn_template *optab;
2783     templates *core_optab;
2784
2785     /* Setup for loop.  */
2786     optab = i386_optab;
2787     core_optab = XNEW (templates);
2788     core_optab->start = optab;
2789
2790     while (1)
2791       {
2792         ++optab;
2793         if (optab->name == NULL
2794             || strcmp (optab->name, (optab - 1)->name) != 0)
2795           {
2796             /* different name --> ship out current template list;
2797                add to hash table; & begin anew.  */
2798             core_optab->end = optab;
2799             hash_err = hash_insert (op_hash,
2800                                     (optab - 1)->name,
2801                                     (void *) core_optab);
2802             if (hash_err)
2803               {
2804                 as_fatal (_("can't hash %s: %s"),
2805                           (optab - 1)->name,
2806                           hash_err);
2807               }
2808             if (optab->name == NULL)
2809               break;
2810             core_optab = XNEW (templates);
2811             core_optab->start = optab;
2812           }
2813       }
2814   }
2815
2816   /* Initialize reg_hash hash table.  */
2817   reg_hash = hash_new ();
2818   {
2819     const reg_entry *regtab;
2820     unsigned int regtab_size = i386_regtab_size;
2821
2822     for (regtab = i386_regtab; regtab_size--; regtab++)
2823       {
2824         hash_err = hash_insert (reg_hash, regtab->reg_name, (void *) regtab);
2825         if (hash_err)
2826           as_fatal (_("can't hash %s: %s"),
2827                     regtab->reg_name,
2828                     hash_err);
2829       }
2830   }
2831
2832   /* Fill in lexical tables:  mnemonic_chars, operand_chars.  */
2833   {
2834     int c;
2835     char *p;
2836
2837     for (c = 0; c < 256; c++)
2838       {
2839         if (ISDIGIT (c))
2840           {
2841             digit_chars[c] = c;
2842             mnemonic_chars[c] = c;
2843             register_chars[c] = c;
2844             operand_chars[c] = c;
2845           }
2846         else if (ISLOWER (c))
2847           {
2848             mnemonic_chars[c] = c;
2849             register_chars[c] = c;
2850             operand_chars[c] = c;
2851           }
2852         else if (ISUPPER (c))
2853           {
2854             mnemonic_chars[c] = TOLOWER (c);
2855             register_chars[c] = mnemonic_chars[c];
2856             operand_chars[c] = c;
2857           }
2858         else if (c == '{' || c == '}')
2859           {
2860             mnemonic_chars[c] = c;
2861             operand_chars[c] = c;
2862           }
2863
2864         if (ISALPHA (c) || ISDIGIT (c))
2865           identifier_chars[c] = c;
2866         else if (c >= 128)
2867           {
2868             identifier_chars[c] = c;
2869             operand_chars[c] = c;
2870           }
2871       }
2872
2873 #ifdef LEX_AT
2874     identifier_chars['@'] = '@';
2875 #endif
2876 #ifdef LEX_QM
2877     identifier_chars['?'] = '?';
2878     operand_chars['?'] = '?';
2879 #endif
2880     digit_chars['-'] = '-';
2881     mnemonic_chars['_'] = '_';
2882     mnemonic_chars['-'] = '-';
2883     mnemonic_chars['.'] = '.';
2884     identifier_chars['_'] = '_';
2885     identifier_chars['.'] = '.';
2886
2887     for (p = operand_special_chars; *p != '\0'; p++)
2888       operand_chars[(unsigned char) *p] = *p;
2889   }
2890
2891   if (flag_code == CODE_64BIT)
2892     {
2893 #if defined (OBJ_COFF) && defined (TE_PE)
2894       x86_dwarf2_return_column = (OUTPUT_FLAVOR == bfd_target_coff_flavour
2895                                   ? 32 : 16);
2896 #else
2897       x86_dwarf2_return_column = 16;
2898 #endif
2899       x86_cie_data_alignment = -8;
2900     }
2901   else
2902     {
2903       x86_dwarf2_return_column = 8;
2904       x86_cie_data_alignment = -4;
2905     }
2906 }
2907
2908 void
2909 i386_print_statistics (FILE *file)
2910 {
2911   hash_print_statistics (file, "i386 opcode", op_hash);
2912   hash_print_statistics (file, "i386 register", reg_hash);
2913 }
2914 \f
2915 #ifdef DEBUG386
2916
2917 /* Debugging routines for md_assemble.  */
2918 static void pte (insn_template *);
2919 static void pt (i386_operand_type);
2920 static void pe (expressionS *);
2921 static void ps (symbolS *);
2922
2923 static void
2924 pi (char *line, i386_insn *x)
2925 {
2926   unsigned int j;
2927
2928   fprintf (stdout, "%s: template ", line);
2929   pte (&x->tm);
2930   fprintf (stdout, "  address: base %s  index %s  scale %x\n",
2931            x->base_reg ? x->base_reg->reg_name : "none",
2932            x->index_reg ? x->index_reg->reg_name : "none",
2933            x->log2_scale_factor);
2934   fprintf (stdout, "  modrm:  mode %x  reg %x  reg/mem %x\n",
2935            x->rm.mode, x->rm.reg, x->rm.regmem);
2936   fprintf (stdout, "  sib:  base %x  index %x  scale %x\n",
2937            x->sib.base, x->sib.index, x->sib.scale);
2938   fprintf (stdout, "  rex: 64bit %x  extX %x  extY %x  extZ %x\n",
2939            (x->rex & REX_W) != 0,
2940            (x->rex & REX_R) != 0,
2941            (x->rex & REX_X) != 0,
2942            (x->rex & REX_B) != 0);
2943   for (j = 0; j < x->operands; j++)
2944     {
2945       fprintf (stdout, "    #%d:  ", j + 1);
2946       pt (x->types[j]);
2947       fprintf (stdout, "\n");
2948       if (x->types[j].bitfield.reg
2949           || x->types[j].bitfield.regmmx
2950           || x->types[j].bitfield.regsimd
2951           || x->types[j].bitfield.sreg2
2952           || x->types[j].bitfield.sreg3
2953           || x->types[j].bitfield.control
2954           || x->types[j].bitfield.debug
2955           || x->types[j].bitfield.test)
2956         fprintf (stdout, "%s\n", x->op[j].regs->reg_name);
2957       if (operand_type_check (x->types[j], imm))
2958         pe (x->op[j].imms);
2959       if (operand_type_check (x->types[j], disp))
2960         pe (x->op[j].disps);
2961     }
2962 }
2963
2964 static void
2965 pte (insn_template *t)
2966 {
2967   unsigned int j;
2968   fprintf (stdout, " %d operands ", t->operands);
2969   fprintf (stdout, "opcode %x ", t->base_opcode);
2970   if (t->extension_opcode != None)
2971     fprintf (stdout, "ext %x ", t->extension_opcode);
2972   if (t->opcode_modifier.d)
2973     fprintf (stdout, "D");
2974   if (t->opcode_modifier.w)
2975     fprintf (stdout, "W");
2976   fprintf (stdout, "\n");
2977   for (j = 0; j < t->operands; j++)
2978     {
2979       fprintf (stdout, "    #%d type ", j + 1);
2980       pt (t->operand_types[j]);
2981       fprintf (stdout, "\n");
2982     }
2983 }
2984
2985 static void
2986 pe (expressionS *e)
2987 {
2988   fprintf (stdout, "    operation     %d\n", e->X_op);
2989   fprintf (stdout, "    add_number    %ld (%lx)\n",
2990            (long) e->X_add_number, (long) e->X_add_number);
2991   if (e->X_add_symbol)
2992     {
2993       fprintf (stdout, "    add_symbol    ");
2994       ps (e->X_add_symbol);
2995       fprintf (stdout, "\n");
2996     }
2997   if (e->X_op_symbol)
2998     {
2999       fprintf (stdout, "    op_symbol    ");
3000       ps (e->X_op_symbol);
3001       fprintf (stdout, "\n");
3002     }
3003 }
3004
3005 static void
3006 ps (symbolS *s)
3007 {
3008   fprintf (stdout, "%s type %s%s",
3009            S_GET_NAME (s),
3010            S_IS_EXTERNAL (s) ? "EXTERNAL " : "",
3011            segment_name (S_GET_SEGMENT (s)));
3012 }
3013
3014 static struct type_name
3015   {
3016     i386_operand_type mask;
3017     const char *name;
3018   }
3019 const type_names[] =
3020 {
3021   { OPERAND_TYPE_REG8, "r8" },
3022   { OPERAND_TYPE_REG16, "r16" },
3023   { OPERAND_TYPE_REG32, "r32" },
3024   { OPERAND_TYPE_REG64, "r64" },
3025   { OPERAND_TYPE_IMM8, "i8" },
3026   { OPERAND_TYPE_IMM8, "i8s" },
3027   { OPERAND_TYPE_IMM16, "i16" },
3028   { OPERAND_TYPE_IMM32, "i32" },
3029   { OPERAND_TYPE_IMM32S, "i32s" },
3030   { OPERAND_TYPE_IMM64, "i64" },
3031   { OPERAND_TYPE_IMM1, "i1" },
3032   { OPERAND_TYPE_BASEINDEX, "BaseIndex" },
3033   { OPERAND_TYPE_DISP8, "d8" },
3034   { OPERAND_TYPE_DISP16, "d16" },
3035   { OPERAND_TYPE_DISP32, "d32" },
3036   { OPERAND_TYPE_DISP32S, "d32s" },
3037   { OPERAND_TYPE_DISP64, "d64" },
3038   { OPERAND_TYPE_INOUTPORTREG, "InOutPortReg" },
3039   { OPERAND_TYPE_SHIFTCOUNT, "ShiftCount" },
3040   { OPERAND_TYPE_CONTROL, "control reg" },
3041   { OPERAND_TYPE_TEST, "test reg" },
3042   { OPERAND_TYPE_DEBUG, "debug reg" },
3043   { OPERAND_TYPE_FLOATREG, "FReg" },
3044   { OPERAND_TYPE_FLOATACC, "FAcc" },
3045   { OPERAND_TYPE_SREG2, "SReg2" },
3046   { OPERAND_TYPE_SREG3, "SReg3" },
3047   { OPERAND_TYPE_ACC, "Acc" },
3048   { OPERAND_TYPE_JUMPABSOLUTE, "Jump Absolute" },
3049   { OPERAND_TYPE_REGMMX, "rMMX" },
3050   { OPERAND_TYPE_REGXMM, "rXMM" },
3051   { OPERAND_TYPE_REGYMM, "rYMM" },
3052   { OPERAND_TYPE_REGZMM, "rZMM" },
3053   { OPERAND_TYPE_REGMASK, "Mask reg" },
3054   { OPERAND_TYPE_ESSEG, "es" },
3055 };
3056
3057 static void
3058 pt (i386_operand_type t)
3059 {
3060   unsigned int j;
3061   i386_operand_type a;
3062
3063   for (j = 0; j < ARRAY_SIZE (type_names); j++)
3064     {
3065       a = operand_type_and (t, type_names[j].mask);
3066       if (!operand_type_all_zero (&a))
3067         fprintf (stdout, "%s, ",  type_names[j].name);
3068     }
3069   fflush (stdout);
3070 }
3071
3072 #endif /* DEBUG386 */
3073 \f
3074 static bfd_reloc_code_real_type
3075 reloc (unsigned int size,
3076        int pcrel,
3077        int sign,
3078        bfd_reloc_code_real_type other)
3079 {
3080   if (other != NO_RELOC)
3081     {
3082       reloc_howto_type *rel;
3083
3084       if (size == 8)
3085         switch (other)
3086           {
3087           case BFD_RELOC_X86_64_GOT32:
3088             return BFD_RELOC_X86_64_GOT64;
3089             break;
3090           case BFD_RELOC_X86_64_GOTPLT64:
3091             return BFD_RELOC_X86_64_GOTPLT64;
3092             break;
3093           case BFD_RELOC_X86_64_PLTOFF64:
3094             return BFD_RELOC_X86_64_PLTOFF64;
3095             break;
3096           case BFD_RELOC_X86_64_GOTPC32:
3097             other = BFD_RELOC_X86_64_GOTPC64;
3098             break;
3099           case BFD_RELOC_X86_64_GOTPCREL:
3100             other = BFD_RELOC_X86_64_GOTPCREL64;
3101             break;
3102           case BFD_RELOC_X86_64_TPOFF32:
3103             other = BFD_RELOC_X86_64_TPOFF64;
3104             break;
3105           case BFD_RELOC_X86_64_DTPOFF32:
3106             other = BFD_RELOC_X86_64_DTPOFF64;
3107             break;
3108           default:
3109             break;
3110           }
3111
3112 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
3113       if (other == BFD_RELOC_SIZE32)
3114         {
3115           if (size == 8)
3116             other = BFD_RELOC_SIZE64;
3117           if (pcrel)
3118             {
3119               as_bad (_("there are no pc-relative size relocations"));
3120               return NO_RELOC;
3121             }
3122         }
3123 #endif
3124
3125       /* Sign-checking 4-byte relocations in 16-/32-bit code is pointless.  */
3126       if (size == 4 && (flag_code != CODE_64BIT || disallow_64bit_reloc))
3127         sign = -1;
3128
3129       rel = bfd_reloc_type_lookup (stdoutput, other);
3130       if (!rel)
3131         as_bad (_("unknown relocation (%u)"), other);
3132       else if (size != bfd_get_reloc_size (rel))
3133         as_bad (_("%u-byte relocation cannot be applied to %u-byte field"),
3134                 bfd_get_reloc_size (rel),
3135                 size);
3136       else if (pcrel && !rel->pc_relative)
3137         as_bad (_("non-pc-relative relocation for pc-relative field"));
3138       else if ((rel->complain_on_overflow == complain_overflow_signed
3139                 && !sign)
3140                || (rel->complain_on_overflow == complain_overflow_unsigned
3141                    && sign > 0))
3142         as_bad (_("relocated field and relocation type differ in signedness"));
3143       else
3144         return other;
3145       return NO_RELOC;
3146     }
3147
3148   if (pcrel)
3149     {
3150       if (!sign)
3151         as_bad (_("there are no unsigned pc-relative relocations"));
3152       switch (size)
3153         {
3154         case 1: return BFD_RELOC_8_PCREL;
3155         case 2: return BFD_RELOC_16_PCREL;
3156         case 4: return BFD_RELOC_32_PCREL;
3157         case 8: return BFD_RELOC_64_PCREL;
3158         }
3159       as_bad (_("cannot do %u byte pc-relative relocation"), size);
3160     }
3161   else
3162     {
3163       if (sign > 0)
3164         switch (size)
3165           {
3166           case 4: return BFD_RELOC_X86_64_32S;
3167           }
3168       else
3169         switch (size)
3170           {
3171           case 1: return BFD_RELOC_8;
3172           case 2: return BFD_RELOC_16;
3173           case 4: return BFD_RELOC_32;
3174           case 8: return BFD_RELOC_64;
3175           }
3176       as_bad (_("cannot do %s %u byte relocation"),
3177               sign > 0 ? "signed" : "unsigned", size);
3178     }
3179
3180   return NO_RELOC;
3181 }
3182
3183 /* Here we decide which fixups can be adjusted to make them relative to
3184    the beginning of the section instead of the symbol.  Basically we need
3185    to make sure that the dynamic relocations are done correctly, so in
3186    some cases we force the original symbol to be used.  */
3187
3188 int
3189 tc_i386_fix_adjustable (fixS *fixP ATTRIBUTE_UNUSED)
3190 {
3191 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
3192   if (!IS_ELF)
3193     return 1;
3194
3195   /* Don't adjust pc-relative references to merge sections in 64-bit
3196      mode.  */
3197   if (use_rela_relocations
3198       && (S_GET_SEGMENT (fixP->fx_addsy)->flags & SEC_MERGE) != 0
3199       && fixP->fx_pcrel)
3200     return 0;
3201
3202   /* The x86_64 GOTPCREL are represented as 32bit PCrel relocations
3203      and changed later by validate_fix.  */
3204   if (GOT_symbol && fixP->fx_subsy == GOT_symbol
3205       && fixP->fx_r_type == BFD_RELOC_32_PCREL)
3206     return 0;
3207
3208   /* Adjust_reloc_syms doesn't know about the GOT.  Need to keep symbol
3209      for size relocations.  */
3210   if (fixP->fx_r_type == BFD_RELOC_SIZE32
3211       || fixP->fx_r_type == BFD_RELOC_SIZE64
3212       || fixP->fx_r_type == BFD_RELOC_386_GOTOFF
3213       || fixP->fx_r_type == BFD_RELOC_386_PLT32
3214       || fixP->fx_r_type == BFD_RELOC_386_GOT32
3215       || fixP->fx_r_type == BFD_RELOC_386_GOT32X
3216       || fixP->fx_r_type == BFD_RELOC_386_TLS_GD
3217       || fixP->fx_r_type == BFD_RELOC_386_TLS_LDM
3218       || fixP->fx_r_type == BFD_RELOC_386_TLS_LDO_32
3219       || fixP->fx_r_type == BFD_RELOC_386_TLS_IE_32
3220       || fixP->fx_r_type == BFD_RELOC_386_TLS_IE
3221       || fixP->fx_r_type == BFD_RELOC_386_TLS_GOTIE
3222       || fixP->fx_r_type == BFD_RELOC_386_TLS_LE_32
3223       || fixP->fx_r_type == BFD_RELOC_386_TLS_LE
3224       || fixP->fx_r_type == BFD_RELOC_386_TLS_GOTDESC
3225       || fixP->fx_r_type == BFD_RELOC_386_TLS_DESC_CALL
3226       || fixP->fx_r_type == BFD_RELOC_X86_64_PLT32
3227       || fixP->fx_r_type == BFD_RELOC_X86_64_GOT32
3228       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTPCREL
3229       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTPCRELX
3230       || fixP->fx_r_type == BFD_RELOC_X86_64_REX_GOTPCRELX
3231       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSGD
3232       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSLD
3233       || fixP->fx_r_type == BFD_RELOC_X86_64_DTPOFF32
3234       || fixP->fx_r_type == BFD_RELOC_X86_64_DTPOFF64
3235       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTTPOFF
3236       || fixP->fx_r_type == BFD_RELOC_X86_64_TPOFF32
3237       || fixP->fx_r_type == BFD_RELOC_X86_64_TPOFF64
3238       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTOFF64
3239       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTPC32_TLSDESC
3240       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSDESC_CALL
3241       || fixP->fx_r_type == BFD_RELOC_VTABLE_INHERIT
3242       || fixP->fx_r_type == BFD_RELOC_VTABLE_ENTRY)
3243     return 0;
3244 #endif
3245   return 1;
3246 }
3247
3248 static int
3249 intel_float_operand (const char *mnemonic)
3250 {
3251   /* Note that the value returned is meaningful only for opcodes with (memory)
3252      operands, hence the code here is free to improperly handle opcodes that
3253      have no operands (for better performance and smaller code). */
3254
3255   if (mnemonic[0] != 'f')
3256     return 0; /* non-math */
3257
3258   switch (mnemonic[1])
3259     {
3260     /* fclex, fdecstp, fdisi, femms, feni, fincstp, finit, fsetpm, and
3261        the fs segment override prefix not currently handled because no
3262        call path can make opcodes without operands get here */
3263     case 'i':
3264       return 2 /* integer op */;
3265     case 'l':
3266       if (mnemonic[2] == 'd' && (mnemonic[3] == 'c' || mnemonic[3] == 'e'))
3267         return 3; /* fldcw/fldenv */
3268       break;
3269     case 'n':
3270       if (mnemonic[2] != 'o' /* fnop */)
3271         return 3; /* non-waiting control op */
3272       break;
3273     case 'r':
3274       if (mnemonic[2] == 's')
3275         return 3; /* frstor/frstpm */
3276       break;
3277     case 's':
3278       if (mnemonic[2] == 'a')
3279         return 3; /* fsave */
3280       if (mnemonic[2] == 't')
3281         {
3282           switch (mnemonic[3])
3283             {
3284             case 'c': /* fstcw */
3285             case 'd': /* fstdw */
3286             case 'e': /* fstenv */
3287             case 's': /* fsts[gw] */
3288               return 3;
3289             }
3290         }
3291       break;
3292     case 'x':
3293       if (mnemonic[2] == 'r' || mnemonic[2] == 's')
3294         return 0; /* fxsave/fxrstor are not really math ops */
3295       break;
3296     }
3297
3298   return 1;
3299 }
3300
3301 /* Build the VEX prefix.  */
3302
3303 static void
3304 build_vex_prefix (const insn_template *t)
3305 {
3306   unsigned int register_specifier;
3307   unsigned int implied_prefix;
3308   unsigned int vector_length;
3309
3310   /* Check register specifier.  */
3311   if (i.vex.register_specifier)
3312     {
3313       register_specifier =
3314         ~register_number (i.vex.register_specifier) & 0xf;
3315       gas_assert ((i.vex.register_specifier->reg_flags & RegVRex) == 0);
3316     }
3317   else
3318     register_specifier = 0xf;
3319
3320   /* Use 2-byte VEX prefix by swapping destination and source
3321      operand.  */
3322   if (i.vec_encoding != vex_encoding_vex3
3323       && i.dir_encoding == dir_encoding_default
3324       && i.operands == i.reg_operands
3325       && i.tm.opcode_modifier.vexopcode == VEX0F
3326       && i.tm.opcode_modifier.load
3327       && i.rex == REX_B)
3328     {
3329       unsigned int xchg = i.operands - 1;
3330       union i386_op temp_op;
3331       i386_operand_type temp_type;
3332
3333       temp_type = i.types[xchg];
3334       i.types[xchg] = i.types[0];
3335       i.types[0] = temp_type;
3336       temp_op = i.op[xchg];
3337       i.op[xchg] = i.op[0];
3338       i.op[0] = temp_op;
3339
3340       gas_assert (i.rm.mode == 3);
3341
3342       i.rex = REX_R;
3343       xchg = i.rm.regmem;
3344       i.rm.regmem = i.rm.reg;
3345       i.rm.reg = xchg;
3346
3347       /* Use the next insn.  */
3348       i.tm = t[1];
3349     }
3350
3351   if (i.tm.opcode_modifier.vex == VEXScalar)
3352     vector_length = avxscalar;
3353   else if (i.tm.opcode_modifier.vex == VEX256)
3354     vector_length = 1;
3355   else
3356     {
3357       unsigned int op;
3358
3359       vector_length = 0;
3360       for (op = 0; op < t->operands; ++op)
3361         if (t->operand_types[op].bitfield.xmmword
3362             && t->operand_types[op].bitfield.ymmword
3363             && i.types[op].bitfield.ymmword)
3364           {
3365             vector_length = 1;
3366             break;
3367           }
3368     }
3369
3370   switch ((i.tm.base_opcode >> 8) & 0xff)
3371     {
3372     case 0:
3373       implied_prefix = 0;
3374       break;
3375     case DATA_PREFIX_OPCODE:
3376       implied_prefix = 1;
3377       break;
3378     case REPE_PREFIX_OPCODE:
3379       implied_prefix = 2;
3380       break;
3381     case REPNE_PREFIX_OPCODE:
3382       implied_prefix = 3;
3383       break;
3384     default:
3385       abort ();
3386     }
3387
3388   /* Use 2-byte VEX prefix if possible.  */
3389   if (i.vec_encoding != vex_encoding_vex3
3390       && i.tm.opcode_modifier.vexopcode == VEX0F
3391       && i.tm.opcode_modifier.vexw != VEXW1
3392       && (i.rex & (REX_W | REX_X | REX_B)) == 0)
3393     {
3394       /* 2-byte VEX prefix.  */
3395       unsigned int r;
3396
3397       i.vex.length = 2;
3398       i.vex.bytes[0] = 0xc5;
3399
3400       /* Check the REX.R bit.  */
3401       r = (i.rex & REX_R) ? 0 : 1;
3402       i.vex.bytes[1] = (r << 7
3403                         | register_specifier << 3
3404                         | vector_length << 2
3405                         | implied_prefix);
3406     }
3407   else
3408     {
3409       /* 3-byte VEX prefix.  */
3410       unsigned int m, w;
3411
3412       i.vex.length = 3;
3413
3414       switch (i.tm.opcode_modifier.vexopcode)
3415         {
3416         case VEX0F:
3417           m = 0x1;
3418           i.vex.bytes[0] = 0xc4;
3419           break;
3420         case VEX0F38:
3421           m = 0x2;
3422           i.vex.bytes[0] = 0xc4;
3423           break;
3424         case VEX0F3A:
3425           m = 0x3;
3426           i.vex.bytes[0] = 0xc4;
3427           break;
3428         case XOP08:
3429           m = 0x8;
3430           i.vex.bytes[0] = 0x8f;
3431           break;
3432         case XOP09:
3433           m = 0x9;
3434           i.vex.bytes[0] = 0x8f;
3435           break;
3436         case XOP0A:
3437           m = 0xa;
3438           i.vex.bytes[0] = 0x8f;
3439           break;
3440         default:
3441           abort ();
3442         }
3443
3444       /* The high 3 bits of the second VEX byte are 1's compliment
3445          of RXB bits from REX.  */
3446       i.vex.bytes[1] = (~i.rex & 0x7) << 5 | m;
3447
3448       /* Check the REX.W bit.  */
3449       w = (i.rex & REX_W) ? 1 : 0;
3450       if (i.tm.opcode_modifier.vexw == VEXW1)
3451         w = 1;
3452
3453       i.vex.bytes[2] = (w << 7
3454                         | register_specifier << 3
3455                         | vector_length << 2
3456                         | implied_prefix);
3457     }
3458 }
3459
3460 static INLINE bfd_boolean
3461 is_evex_encoding (const insn_template *t)
3462 {
3463   return t->opcode_modifier.evex
3464          || t->opcode_modifier.broadcast || t->opcode_modifier.masking
3465          || t->opcode_modifier.staticrounding || t->opcode_modifier.sae;
3466 }
3467
3468 /* Build the EVEX prefix.  */
3469
3470 static void
3471 build_evex_prefix (void)
3472 {
3473   unsigned int register_specifier;
3474   unsigned int implied_prefix;
3475   unsigned int m, w;
3476   rex_byte vrex_used = 0;
3477
3478   /* Check register specifier.  */
3479   if (i.vex.register_specifier)
3480     {
3481       gas_assert ((i.vrex & REX_X) == 0);
3482
3483       register_specifier = i.vex.register_specifier->reg_num;
3484       if ((i.vex.register_specifier->reg_flags & RegRex))
3485         register_specifier += 8;
3486       /* The upper 16 registers are encoded in the fourth byte of the
3487          EVEX prefix.  */
3488       if (!(i.vex.register_specifier->reg_flags & RegVRex))
3489         i.vex.bytes[3] = 0x8;
3490       register_specifier = ~register_specifier & 0xf;
3491     }
3492   else
3493     {
3494       register_specifier = 0xf;
3495
3496       /* Encode upper 16 vector index register in the fourth byte of
3497          the EVEX prefix.  */
3498       if (!(i.vrex & REX_X))
3499         i.vex.bytes[3] = 0x8;
3500       else
3501         vrex_used |= REX_X;
3502     }
3503
3504   switch ((i.tm.base_opcode >> 8) & 0xff)
3505     {
3506     case 0:
3507       implied_prefix = 0;
3508       break;
3509     case DATA_PREFIX_OPCODE:
3510       implied_prefix = 1;
3511       break;
3512     case REPE_PREFIX_OPCODE:
3513       implied_prefix = 2;
3514       break;
3515     case REPNE_PREFIX_OPCODE:
3516       implied_prefix = 3;
3517       break;
3518     default:
3519       abort ();
3520     }
3521
3522   /* 4 byte EVEX prefix.  */
3523   i.vex.length = 4;
3524   i.vex.bytes[0] = 0x62;
3525
3526   /* mmmm bits.  */
3527   switch (i.tm.opcode_modifier.vexopcode)
3528     {
3529     case VEX0F:
3530       m = 1;
3531       break;
3532     case VEX0F38:
3533       m = 2;
3534       break;
3535     case VEX0F3A:
3536       m = 3;
3537       break;
3538     default:
3539       abort ();
3540       break;
3541     }
3542
3543   /* The high 3 bits of the second EVEX byte are 1's compliment of RXB
3544      bits from REX.  */
3545   i.vex.bytes[1] = (~i.rex & 0x7) << 5 | m;
3546
3547   /* The fifth bit of the second EVEX byte is 1's compliment of the
3548      REX_R bit in VREX.  */
3549   if (!(i.vrex & REX_R))
3550     i.vex.bytes[1] |= 0x10;
3551   else
3552     vrex_used |= REX_R;
3553
3554   if ((i.reg_operands + i.imm_operands) == i.operands)
3555     {
3556       /* When all operands are registers, the REX_X bit in REX is not
3557          used.  We reuse it to encode the upper 16 registers, which is
3558          indicated by the REX_B bit in VREX.  The REX_X bit is encoded
3559          as 1's compliment.  */
3560       if ((i.vrex & REX_B))
3561         {
3562           vrex_used |= REX_B;
3563           i.vex.bytes[1] &= ~0x40;
3564         }
3565     }
3566
3567   /* EVEX instructions shouldn't need the REX prefix.  */
3568   i.vrex &= ~vrex_used;
3569   gas_assert (i.vrex == 0);
3570
3571   /* Check the REX.W bit.  */
3572   w = (i.rex & REX_W) ? 1 : 0;
3573   if (i.tm.opcode_modifier.vexw)
3574     {
3575       if (i.tm.opcode_modifier.vexw == VEXW1)
3576         w = 1;
3577     }
3578   /* If w is not set it means we are dealing with WIG instruction.  */
3579   else if (!w)
3580     {
3581       if (evexwig == evexw1)
3582         w = 1;
3583     }
3584
3585   /* Encode the U bit.  */
3586   implied_prefix |= 0x4;
3587
3588   /* The third byte of the EVEX prefix.  */
3589   i.vex.bytes[2] = (w << 7 | register_specifier << 3 | implied_prefix);
3590
3591   /* The fourth byte of the EVEX prefix.  */
3592   /* The zeroing-masking bit.  */
3593   if (i.mask && i.mask->zeroing)
3594     i.vex.bytes[3] |= 0x80;
3595
3596   /* Don't always set the broadcast bit if there is no RC.  */
3597   if (!i.rounding)
3598     {
3599       /* Encode the vector length.  */
3600       unsigned int vec_length;
3601
3602       if (!i.tm.opcode_modifier.evex
3603           || i.tm.opcode_modifier.evex == EVEXDYN)
3604         {
3605           unsigned int op;
3606
3607           vec_length = 0;
3608           for (op = 0; op < i.tm.operands; ++op)
3609             if (i.tm.operand_types[op].bitfield.xmmword
3610                 + i.tm.operand_types[op].bitfield.ymmword
3611                 + i.tm.operand_types[op].bitfield.zmmword > 1)
3612               {
3613                 if (i.types[op].bitfield.zmmword)
3614                   i.tm.opcode_modifier.evex = EVEX512;
3615                 else if (i.types[op].bitfield.ymmword)
3616                   i.tm.opcode_modifier.evex = EVEX256;
3617                 else if (i.types[op].bitfield.xmmword)
3618                   i.tm.opcode_modifier.evex = EVEX128;
3619                 else
3620                   continue;
3621                 break;
3622               }
3623         }
3624
3625       switch (i.tm.opcode_modifier.evex)
3626         {
3627         case EVEXLIG: /* LL' is ignored */
3628           vec_length = evexlig << 5;
3629           break;
3630         case EVEX128:
3631           vec_length = 0 << 5;
3632           break;
3633         case EVEX256:
3634           vec_length = 1 << 5;
3635           break;
3636         case EVEX512:
3637           vec_length = 2 << 5;
3638           break;
3639         default:
3640           abort ();
3641           break;
3642         }
3643       i.vex.bytes[3] |= vec_length;
3644       /* Encode the broadcast bit.  */
3645       if (i.broadcast)
3646         i.vex.bytes[3] |= 0x10;
3647     }
3648   else
3649     {
3650       if (i.rounding->type != saeonly)
3651         i.vex.bytes[3] |= 0x10 | (i.rounding->type << 5);
3652       else
3653         i.vex.bytes[3] |= 0x10 | (evexrcig << 5);
3654     }
3655
3656   if (i.mask && i.mask->mask)
3657     i.vex.bytes[3] |= i.mask->mask->reg_num;
3658 }
3659
3660 static void
3661 process_immext (void)
3662 {
3663   expressionS *exp;
3664
3665   if ((i.tm.cpu_flags.bitfield.cpusse3 || i.tm.cpu_flags.bitfield.cpusvme)
3666       && i.operands > 0)
3667     {
3668       /* MONITOR/MWAIT as well as SVME instructions have fixed operands
3669          with an opcode suffix which is coded in the same place as an
3670          8-bit immediate field would be.
3671          Here we check those operands and remove them afterwards.  */
3672       unsigned int x;
3673
3674       for (x = 0; x < i.operands; x++)
3675         if (register_number (i.op[x].regs) != x)
3676           as_bad (_("can't use register '%s%s' as operand %d in '%s'."),
3677                   register_prefix, i.op[x].regs->reg_name, x + 1,
3678                   i.tm.name);
3679
3680       i.operands = 0;
3681     }
3682
3683   if (i.tm.cpu_flags.bitfield.cpumwaitx && i.operands > 0)
3684     {
3685       /* MONITORX/MWAITX instructions have fixed operands with an opcode
3686          suffix which is coded in the same place as an 8-bit immediate
3687          field would be.
3688          Here we check those operands and remove them afterwards.  */
3689       unsigned int x;
3690
3691       if (i.operands != 3)
3692         abort();
3693
3694       for (x = 0; x < 2; x++)
3695         if (register_number (i.op[x].regs) != x)
3696           goto bad_register_operand;
3697
3698       /* Check for third operand for mwaitx/monitorx insn.  */
3699       if (register_number (i.op[x].regs)
3700           != (x + (i.tm.extension_opcode == 0xfb)))
3701         {
3702 bad_register_operand:
3703           as_bad (_("can't use register '%s%s' as operand %d in '%s'."),
3704                   register_prefix, i.op[x].regs->reg_name, x+1,
3705                   i.tm.name);
3706         }
3707
3708       i.operands = 0;
3709     }
3710
3711   /* These AMD 3DNow! and SSE2 instructions have an opcode suffix
3712      which is coded in the same place as an 8-bit immediate field
3713      would be.  Here we fake an 8-bit immediate operand from the
3714      opcode suffix stored in tm.extension_opcode.
3715
3716      AVX instructions also use this encoding, for some of
3717      3 argument instructions.  */
3718
3719   gas_assert (i.imm_operands <= 1
3720               && (i.operands <= 2
3721                   || ((i.tm.opcode_modifier.vex
3722                        || i.tm.opcode_modifier.vexopcode
3723                        || is_evex_encoding (&i.tm))
3724                       && i.operands <= 4)));
3725
3726   exp = &im_expressions[i.imm_operands++];
3727   i.op[i.operands].imms = exp;
3728   i.types[i.operands] = imm8;
3729   i.operands++;
3730   exp->X_op = O_constant;
3731   exp->X_add_number = i.tm.extension_opcode;
3732   i.tm.extension_opcode = None;
3733 }
3734
3735
3736 static int
3737 check_hle (void)
3738 {
3739   switch (i.tm.opcode_modifier.hleprefixok)
3740     {
3741     default:
3742       abort ();
3743     case HLEPrefixNone:
3744       as_bad (_("invalid instruction `%s' after `%s'"),
3745               i.tm.name, i.hle_prefix);
3746       return 0;
3747     case HLEPrefixLock:
3748       if (i.prefix[LOCK_PREFIX])
3749         return 1;
3750       as_bad (_("missing `lock' with `%s'"), i.hle_prefix);
3751       return 0;
3752     case HLEPrefixAny:
3753       return 1;
3754     case HLEPrefixRelease:
3755       if (i.prefix[HLE_PREFIX] != XRELEASE_PREFIX_OPCODE)
3756         {
3757           as_bad (_("instruction `%s' after `xacquire' not allowed"),
3758                   i.tm.name);
3759           return 0;
3760         }
3761       if (i.mem_operands == 0
3762           || !operand_type_check (i.types[i.operands - 1], anymem))
3763         {
3764           as_bad (_("memory destination needed for instruction `%s'"
3765                     " after `xrelease'"), i.tm.name);
3766           return 0;
3767         }
3768       return 1;
3769     }
3770 }
3771
3772 /* Try the shortest encoding by shortening operand size.  */
3773
3774 static void
3775 optimize_encoding (void)
3776 {
3777   int j;
3778
3779   if (optimize_for_space
3780       && i.reg_operands == 1
3781       && i.imm_operands == 1
3782       && !i.types[1].bitfield.byte
3783       && i.op[0].imms->X_op == O_constant
3784       && fits_in_imm7 (i.op[0].imms->X_add_number)
3785       && ((i.tm.base_opcode == 0xa8
3786            && i.tm.extension_opcode == None)
3787           || (i.tm.base_opcode == 0xf6
3788               && i.tm.extension_opcode == 0x0)))
3789     {
3790       /* Optimize: -Os:
3791            test $imm7, %r64/%r32/%r16  -> test $imm7, %r8
3792        */
3793       unsigned int base_regnum = i.op[1].regs->reg_num;
3794       if (flag_code == CODE_64BIT || base_regnum < 4)
3795         {
3796           i.types[1].bitfield.byte = 1;
3797           /* Ignore the suffix.  */
3798           i.suffix = 0;
3799           if (base_regnum >= 4
3800               && !(i.op[1].regs->reg_flags & RegRex))
3801             {
3802               /* Handle SP, BP, SI and DI registers.  */
3803               if (i.types[1].bitfield.word)
3804                 j = 16;
3805               else if (i.types[1].bitfield.dword)
3806                 j = 32;
3807               else
3808                 j = 48;
3809               i.op[1].regs -= j;
3810             }
3811         }
3812     }
3813   else if (flag_code == CODE_64BIT
3814            && ((i.types[1].bitfield.qword
3815                 && i.reg_operands == 1
3816                 && i.imm_operands == 1
3817                 && i.op[0].imms->X_op == O_constant
3818                 && ((i.tm.base_opcode == 0xb0
3819                      && i.tm.extension_opcode == None
3820                      && fits_in_unsigned_long (i.op[0].imms->X_add_number))
3821                     || (fits_in_imm31 (i.op[0].imms->X_add_number)
3822                         && (((i.tm.base_opcode == 0x24
3823                               || i.tm.base_opcode == 0xa8)
3824                              && i.tm.extension_opcode == None)
3825                             || (i.tm.base_opcode == 0x80
3826                                 && i.tm.extension_opcode == 0x4)
3827                             || ((i.tm.base_opcode == 0xf6
3828                                  || i.tm.base_opcode == 0xc6)
3829                                 && i.tm.extension_opcode == 0x0)))))
3830                || (i.types[0].bitfield.qword
3831                    && ((i.reg_operands == 2
3832                         && i.op[0].regs == i.op[1].regs
3833                         && ((i.tm.base_opcode == 0x30
3834                              || i.tm.base_opcode == 0x28)
3835                             && i.tm.extension_opcode == None))
3836                        || (i.reg_operands == 1
3837                            && i.operands == 1
3838                            && i.tm.base_opcode == 0x30
3839                            && i.tm.extension_opcode == None)))))
3840     {
3841       /* Optimize: -O:
3842            andq $imm31, %r64   -> andl $imm31, %r32
3843            testq $imm31, %r64  -> testl $imm31, %r32
3844            xorq %r64, %r64     -> xorl %r32, %r32
3845            subq %r64, %r64     -> subl %r32, %r32
3846            movq $imm31, %r64   -> movl $imm31, %r32
3847            movq $imm32, %r64   -> movl $imm32, %r32
3848         */
3849       i.tm.opcode_modifier.norex64 = 1;
3850       if (i.tm.base_opcode == 0xb0 || i.tm.base_opcode == 0xc6)
3851         {
3852           /* Handle
3853                movq $imm31, %r64   -> movl $imm31, %r32
3854                movq $imm32, %r64   -> movl $imm32, %r32
3855            */
3856           i.tm.operand_types[0].bitfield.imm32 = 1;
3857           i.tm.operand_types[0].bitfield.imm32s = 0;
3858           i.tm.operand_types[0].bitfield.imm64 = 0;
3859           i.types[0].bitfield.imm32 = 1;
3860           i.types[0].bitfield.imm32s = 0;
3861           i.types[0].bitfield.imm64 = 0;
3862           i.types[1].bitfield.dword = 1;
3863           i.types[1].bitfield.qword = 0;
3864           if (i.tm.base_opcode == 0xc6)
3865             {
3866               /* Handle
3867                    movq $imm31, %r64   -> movl $imm31, %r32
3868                */
3869               i.tm.base_opcode = 0xb0;
3870               i.tm.extension_opcode = None;
3871               i.tm.opcode_modifier.shortform = 1;
3872               i.tm.opcode_modifier.modrm = 0;
3873             }
3874         }
3875     }
3876   else if (optimize > 1
3877            && i.reg_operands == 3
3878            && i.op[0].regs == i.op[1].regs
3879            && !i.types[2].bitfield.xmmword
3880            && (i.tm.opcode_modifier.vex
3881                || (!i.mask
3882                    && !i.rounding
3883                    && is_evex_encoding (&i.tm)
3884                    && (i.vec_encoding != vex_encoding_evex
3885                        || i.tm.cpu_flags.bitfield.cpuavx512vl
3886                        || cpu_arch_isa_flags.bitfield.cpuavx512vl)))
3887            && ((i.tm.base_opcode == 0x55
3888                 || i.tm.base_opcode == 0x6655
3889                 || i.tm.base_opcode == 0x66df
3890                 || i.tm.base_opcode == 0x57
3891                 || i.tm.base_opcode == 0x6657
3892                 || i.tm.base_opcode == 0x66ef
3893                 || i.tm.base_opcode == 0x66f8
3894                 || i.tm.base_opcode == 0x66f9
3895                 || i.tm.base_opcode == 0x66fa
3896                 || i.tm.base_opcode == 0x66fb)
3897                && i.tm.extension_opcode == None))
3898     {
3899       /* Optimize: -O2:
3900            VOP, one of vandnps, vandnpd, vxorps, vxorpd, vpsubb, vpsubd,
3901            vpsubq and vpsubw:
3902              EVEX VOP %zmmM, %zmmM, %zmmN
3903                -> VEX VOP %xmmM, %xmmM, %xmmN (M and N < 16)
3904                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3905              EVEX VOP %ymmM, %ymmM, %ymmN
3906                -> VEX VOP %xmmM, %xmmM, %xmmN (M and N < 16)
3907                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3908              VEX VOP %ymmM, %ymmM, %ymmN
3909                -> VEX VOP %xmmM, %xmmM, %xmmN
3910            VOP, one of vpandn and vpxor:
3911              VEX VOP %ymmM, %ymmM, %ymmN
3912                -> VEX VOP %xmmM, %xmmM, %xmmN
3913            VOP, one of vpandnd and vpandnq:
3914              EVEX VOP %zmmM, %zmmM, %zmmN
3915                -> VEX vpandn %xmmM, %xmmM, %xmmN (M and N < 16)
3916                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3917              EVEX VOP %ymmM, %ymmM, %ymmN
3918                -> VEX vpandn %xmmM, %xmmM, %xmmN (M and N < 16)
3919                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3920            VOP, one of vpxord and vpxorq:
3921              EVEX VOP %zmmM, %zmmM, %zmmN
3922                -> VEX vpxor %xmmM, %xmmM, %xmmN (M and N < 16)
3923                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3924              EVEX VOP %ymmM, %ymmM, %ymmN
3925                -> VEX vpxor %xmmM, %xmmM, %xmmN (M and N < 16)
3926                -> EVEX VOP %xmmM, %xmmM, %xmmN (M || N >= 16)
3927        */
3928       if (is_evex_encoding (&i.tm))
3929         {
3930           if (i.vec_encoding == vex_encoding_evex)
3931             i.tm.opcode_modifier.evex = EVEX128;
3932           else
3933             {
3934               i.tm.opcode_modifier.vex = VEX128;
3935               i.tm.opcode_modifier.vexw = VEXW0;
3936               i.tm.opcode_modifier.evex = 0;
3937             }
3938         }
3939       else
3940         i.tm.opcode_modifier.vex = VEX128;
3941
3942       if (i.tm.opcode_modifier.vex)
3943         for (j = 0; j < 3; j++)
3944           {
3945             i.types[j].bitfield.xmmword = 1;
3946             i.types[j].bitfield.ymmword = 0;
3947           }
3948     }
3949 }
3950
3951 /* This is the guts of the machine-dependent assembler.  LINE points to a
3952    machine dependent instruction.  This function is supposed to emit
3953    the frags/bytes it assembles to.  */
3954
3955 void
3956 md_assemble (char *line)
3957 {
3958   unsigned int j;
3959   char mnemonic[MAX_MNEM_SIZE], mnem_suffix;
3960   const insn_template *t;
3961
3962   /* Initialize globals.  */
3963   memset (&i, '\0', sizeof (i));
3964   for (j = 0; j < MAX_OPERANDS; j++)
3965     i.reloc[j] = NO_RELOC;
3966   memset (disp_expressions, '\0', sizeof (disp_expressions));
3967   memset (im_expressions, '\0', sizeof (im_expressions));
3968   save_stack_p = save_stack;
3969
3970   /* First parse an instruction mnemonic & call i386_operand for the operands.
3971      We assume that the scrubber has arranged it so that line[0] is the valid
3972      start of a (possibly prefixed) mnemonic.  */
3973
3974   line = parse_insn (line, mnemonic);
3975   if (line == NULL)
3976     return;
3977   mnem_suffix = i.suffix;
3978
3979   line = parse_operands (line, mnemonic);
3980   this_operand = -1;
3981   xfree (i.memop1_string);
3982   i.memop1_string = NULL;
3983   if (line == NULL)
3984     return;
3985
3986   /* Now we've parsed the mnemonic into a set of templates, and have the
3987      operands at hand.  */
3988
3989   /* All intel opcodes have reversed operands except for "bound" and
3990      "enter".  We also don't reverse intersegment "jmp" and "call"
3991      instructions with 2 immediate operands so that the immediate segment
3992      precedes the offset, as it does when in AT&T mode. */
3993   if (intel_syntax
3994       && i.operands > 1
3995       && (strcmp (mnemonic, "bound") != 0)
3996       && (strcmp (mnemonic, "invlpga") != 0)
3997       && !(operand_type_check (i.types[0], imm)
3998            && operand_type_check (i.types[1], imm)))
3999     swap_operands ();
4000
4001   /* The order of the immediates should be reversed
4002      for 2 immediates extrq and insertq instructions */
4003   if (i.imm_operands == 2
4004       && (strcmp (mnemonic, "extrq") == 0
4005           || strcmp (mnemonic, "insertq") == 0))
4006       swap_2_operands (0, 1);
4007
4008   if (i.imm_operands)
4009     optimize_imm ();
4010
4011   /* Don't optimize displacement for movabs since it only takes 64bit
4012      displacement.  */
4013   if (i.disp_operands
4014       && i.disp_encoding != disp_encoding_32bit
4015       && (flag_code != CODE_64BIT
4016           || strcmp (mnemonic, "movabs") != 0))
4017     optimize_disp ();
4018
4019   /* Next, we find a template that matches the given insn,
4020      making sure the overlap of the given operands types is consistent
4021      with the template operand types.  */
4022
4023   if (!(t = match_template (mnem_suffix)))
4024     return;
4025
4026   if (sse_check != check_none
4027       && !i.tm.opcode_modifier.noavx
4028       && !i.tm.cpu_flags.bitfield.cpuavx
4029       && (i.tm.cpu_flags.bitfield.cpusse
4030           || i.tm.cpu_flags.bitfield.cpusse2
4031           || i.tm.cpu_flags.bitfield.cpusse3
4032           || i.tm.cpu_flags.bitfield.cpussse3
4033           || i.tm.cpu_flags.bitfield.cpusse4_1
4034           || i.tm.cpu_flags.bitfield.cpusse4_2
4035           || i.tm.cpu_flags.bitfield.cpupclmul
4036           || i.tm.cpu_flags.bitfield.cpuaes
4037           || i.tm.cpu_flags.bitfield.cpugfni))
4038     {
4039       (sse_check == check_warning
4040        ? as_warn
4041        : as_bad) (_("SSE instruction `%s' is used"), i.tm.name);
4042     }
4043
4044   /* Zap movzx and movsx suffix.  The suffix has been set from
4045      "word ptr" or "byte ptr" on the source operand in Intel syntax
4046      or extracted from mnemonic in AT&T syntax.  But we'll use
4047      the destination register to choose the suffix for encoding.  */
4048   if ((i.tm.base_opcode & ~9) == 0x0fb6)
4049     {
4050       /* In Intel syntax, there must be a suffix.  In AT&T syntax, if
4051          there is no suffix, the default will be byte extension.  */
4052       if (i.reg_operands != 2
4053           && !i.suffix
4054           && intel_syntax)
4055         as_bad (_("ambiguous operand size for `%s'"), i.tm.name);
4056
4057       i.suffix = 0;
4058     }
4059
4060   if (i.tm.opcode_modifier.fwait)
4061     if (!add_prefix (FWAIT_OPCODE))
4062       return;
4063
4064   /* Check if REP prefix is OK.  */
4065   if (i.rep_prefix && !i.tm.opcode_modifier.repprefixok)
4066     {
4067       as_bad (_("invalid instruction `%s' after `%s'"),
4068                 i.tm.name, i.rep_prefix);
4069       return;
4070     }
4071
4072   /* Check for lock without a lockable instruction.  Destination operand
4073      must be memory unless it is xchg (0x86).  */
4074   if (i.prefix[LOCK_PREFIX]
4075       && (!i.tm.opcode_modifier.islockable
4076           || i.mem_operands == 0
4077           || (i.tm.base_opcode != 0x86
4078               && !operand_type_check (i.types[i.operands - 1], anymem))))
4079     {
4080       as_bad (_("expecting lockable instruction after `lock'"));
4081       return;
4082     }
4083
4084   /* Check if HLE prefix is OK.  */
4085   if (i.hle_prefix && !check_hle ())
4086     return;
4087
4088   /* Check BND prefix.  */
4089   if (i.bnd_prefix && !i.tm.opcode_modifier.bndprefixok)
4090     as_bad (_("expecting valid branch instruction after `bnd'"));
4091
4092   /* Check NOTRACK prefix.  */
4093   if (i.notrack_prefix && !i.tm.opcode_modifier.notrackprefixok)
4094     as_bad (_("expecting indirect branch instruction after `notrack'"));
4095
4096   if (i.tm.cpu_flags.bitfield.cpumpx)
4097     {
4098       if (flag_code == CODE_64BIT && i.prefix[ADDR_PREFIX])
4099         as_bad (_("32-bit address isn't allowed in 64-bit MPX instructions."));
4100       else if (flag_code != CODE_16BIT
4101                ? i.prefix[ADDR_PREFIX]
4102                : i.mem_operands && !i.prefix[ADDR_PREFIX])
4103         as_bad (_("16-bit address isn't allowed in MPX instructions"));
4104     }
4105
4106   /* Insert BND prefix.  */
4107   if (add_bnd_prefix
4108       && i.tm.opcode_modifier.bndprefixok
4109       && !i.prefix[BND_PREFIX])
4110     add_prefix (BND_PREFIX_OPCODE);
4111
4112   /* Check string instruction segment overrides.  */
4113   if (i.tm.opcode_modifier.isstring && i.mem_operands != 0)
4114     {
4115       if (!check_string ())
4116         return;
4117       i.disp_operands = 0;
4118     }
4119
4120   if (optimize && !i.no_optimize && i.tm.opcode_modifier.optimize)
4121     optimize_encoding ();
4122
4123   if (!process_suffix ())
4124     return;
4125
4126   /* Update operand types.  */
4127   for (j = 0; j < i.operands; j++)
4128     i.types[j] = operand_type_and (i.types[j], i.tm.operand_types[j]);
4129
4130   /* Make still unresolved immediate matches conform to size of immediate
4131      given in i.suffix.  */
4132   if (!finalize_imm ())
4133     return;
4134
4135   if (i.types[0].bitfield.imm1)
4136     i.imm_operands = 0; /* kludge for shift insns.  */
4137
4138   /* We only need to check those implicit registers for instructions
4139      with 3 operands or less.  */
4140   if (i.operands <= 3)
4141     for (j = 0; j < i.operands; j++)
4142       if (i.types[j].bitfield.inoutportreg
4143           || i.types[j].bitfield.shiftcount
4144           || (i.types[j].bitfield.acc && !i.types[j].bitfield.xmmword))
4145         i.reg_operands--;
4146
4147   /* ImmExt should be processed after SSE2AVX.  */
4148   if (!i.tm.opcode_modifier.sse2avx
4149       && i.tm.opcode_modifier.immext)
4150     process_immext ();
4151
4152   /* For insns with operands there are more diddles to do to the opcode.  */
4153   if (i.operands)
4154     {
4155       if (!process_operands ())
4156         return;
4157     }
4158   else if (!quiet_warnings && i.tm.opcode_modifier.ugh)
4159     {
4160       /* UnixWare fsub no args is alias for fsubp, fadd -> faddp, etc.  */
4161       as_warn (_("translating to `%sp'"), i.tm.name);
4162     }
4163
4164   if (i.tm.opcode_modifier.vex || i.tm.opcode_modifier.vexopcode
4165       || is_evex_encoding (&i.tm))
4166     {
4167       if (flag_code == CODE_16BIT)
4168         {
4169           as_bad (_("instruction `%s' isn't supported in 16-bit mode."),
4170                   i.tm.name);
4171           return;
4172         }
4173
4174       if (i.tm.opcode_modifier.vex)
4175         build_vex_prefix (t);
4176       else
4177         build_evex_prefix ();
4178     }
4179
4180   /* Handle conversion of 'int $3' --> special int3 insn.  XOP or FMA4
4181      instructions may define INT_OPCODE as well, so avoid this corner
4182      case for those instructions that use MODRM.  */
4183   if (i.tm.base_opcode == INT_OPCODE
4184       && !i.tm.opcode_modifier.modrm
4185       && i.op[0].imms->X_add_number == 3)
4186     {
4187       i.tm.base_opcode = INT3_OPCODE;
4188       i.imm_operands = 0;
4189     }
4190
4191   if ((i.tm.opcode_modifier.jump
4192        || i.tm.opcode_modifier.jumpbyte
4193        || i.tm.opcode_modifier.jumpdword)
4194       && i.op[0].disps->X_op == O_constant)
4195     {
4196       /* Convert "jmp constant" (and "call constant") to a jump (call) to
4197          the absolute address given by the constant.  Since ix86 jumps and
4198          calls are pc relative, we need to generate a reloc.  */
4199       i.op[0].disps->X_add_symbol = &abs_symbol;
4200       i.op[0].disps->X_op = O_symbol;
4201     }
4202
4203   if (i.tm.opcode_modifier.rex64)
4204     i.rex |= REX_W;
4205
4206   /* For 8 bit registers we need an empty rex prefix.  Also if the
4207      instruction already has a prefix, we need to convert old
4208      registers to new ones.  */
4209
4210   if ((i.types[0].bitfield.reg && i.types[0].bitfield.byte
4211        && (i.op[0].regs->reg_flags & RegRex64) != 0)
4212       || (i.types[1].bitfield.reg && i.types[1].bitfield.byte
4213           && (i.op[1].regs->reg_flags & RegRex64) != 0)
4214       || (((i.types[0].bitfield.reg && i.types[0].bitfield.byte)
4215            || (i.types[1].bitfield.reg && i.types[1].bitfield.byte))
4216           && i.rex != 0))
4217     {
4218       int x;
4219
4220       i.rex |= REX_OPCODE;
4221       for (x = 0; x < 2; x++)
4222         {
4223           /* Look for 8 bit operand that uses old registers.  */
4224           if (i.types[x].bitfield.reg && i.types[x].bitfield.byte
4225               && (i.op[x].regs->reg_flags & RegRex64) == 0)
4226             {
4227               /* In case it is "hi" register, give up.  */
4228               if (i.op[x].regs->reg_num > 3)
4229                 as_bad (_("can't encode register '%s%s' in an "
4230                           "instruction requiring REX prefix."),
4231                         register_prefix, i.op[x].regs->reg_name);
4232
4233               /* Otherwise it is equivalent to the extended register.
4234                  Since the encoding doesn't change this is merely
4235                  cosmetic cleanup for debug output.  */
4236
4237               i.op[x].regs = i.op[x].regs + 8;
4238             }
4239         }
4240     }
4241
4242   if (i.rex == 0 && i.rex_encoding)
4243     {
4244       /* Check if we can add a REX_OPCODE byte.  Look for 8 bit operand
4245          that uses legacy register.  If it is "hi" register, don't add
4246          the REX_OPCODE byte.  */
4247       int x;
4248       for (x = 0; x < 2; x++)
4249         if (i.types[x].bitfield.reg
4250             && i.types[x].bitfield.byte
4251             && (i.op[x].regs->reg_flags & RegRex64) == 0
4252             && i.op[x].regs->reg_num > 3)
4253           {
4254             i.rex_encoding = FALSE;
4255             break;
4256           }
4257
4258       if (i.rex_encoding)
4259         i.rex = REX_OPCODE;
4260     }
4261
4262   if (i.rex != 0)
4263     add_prefix (REX_OPCODE | i.rex);
4264
4265   /* We are ready to output the insn.  */
4266   output_insn ();
4267 }
4268
4269 static char *
4270 parse_insn (char *line, char *mnemonic)
4271 {
4272   char *l = line;
4273   char *token_start = l;
4274   char *mnem_p;
4275   int supported;
4276   const insn_template *t;
4277   char *dot_p = NULL;
4278
4279   while (1)
4280     {
4281       mnem_p = mnemonic;
4282       while ((*mnem_p = mnemonic_chars[(unsigned char) *l]) != 0)
4283         {
4284           if (*mnem_p == '.')
4285             dot_p = mnem_p;
4286           mnem_p++;
4287           if (mnem_p >= mnemonic + MAX_MNEM_SIZE)
4288             {
4289               as_bad (_("no such instruction: `%s'"), token_start);
4290               return NULL;
4291             }
4292           l++;
4293         }
4294       if (!is_space_char (*l)
4295           && *l != END_OF_INSN
4296           && (intel_syntax
4297               || (*l != PREFIX_SEPARATOR
4298                   && *l != ',')))
4299         {
4300           as_bad (_("invalid character %s in mnemonic"),
4301                   output_invalid (*l));
4302           return NULL;
4303         }
4304       if (token_start == l)
4305         {
4306           if (!intel_syntax && *l == PREFIX_SEPARATOR)
4307             as_bad (_("expecting prefix; got nothing"));
4308           else
4309             as_bad (_("expecting mnemonic; got nothing"));
4310           return NULL;
4311         }
4312
4313       /* Look up instruction (or prefix) via hash table.  */
4314       current_templates = (const templates *) hash_find (op_hash, mnemonic);
4315
4316       if (*l != END_OF_INSN
4317           && (!is_space_char (*l) || l[1] != END_OF_INSN)
4318           && current_templates
4319           && current_templates->start->opcode_modifier.isprefix)
4320         {
4321           if (!cpu_flags_check_cpu64 (current_templates->start->cpu_flags))
4322             {
4323               as_bad ((flag_code != CODE_64BIT
4324                        ? _("`%s' is only supported in 64-bit mode")
4325                        : _("`%s' is not supported in 64-bit mode")),
4326                       current_templates->start->name);
4327               return NULL;
4328             }
4329           /* If we are in 16-bit mode, do not allow addr16 or data16.
4330              Similarly, in 32-bit mode, do not allow addr32 or data32.  */
4331           if ((current_templates->start->opcode_modifier.size16
4332                || current_templates->start->opcode_modifier.size32)
4333               && flag_code != CODE_64BIT
4334               && (current_templates->start->opcode_modifier.size32
4335                   ^ (flag_code == CODE_16BIT)))
4336             {
4337               as_bad (_("redundant %s prefix"),
4338                       current_templates->start->name);
4339               return NULL;
4340             }
4341           if (current_templates->start->opcode_length == 0)
4342             {
4343               /* Handle pseudo prefixes.  */
4344               switch (current_templates->start->base_opcode)
4345                 {
4346                 case 0x0:
4347                   /* {disp8} */
4348                   i.disp_encoding = disp_encoding_8bit;
4349                   break;
4350                 case 0x1:
4351                   /* {disp32} */
4352                   i.disp_encoding = disp_encoding_32bit;
4353                   break;
4354                 case 0x2:
4355                   /* {load} */
4356                   i.dir_encoding = dir_encoding_load;
4357                   break;
4358                 case 0x3:
4359                   /* {store} */
4360                   i.dir_encoding = dir_encoding_store;
4361                   break;
4362                 case 0x4:
4363                   /* {vex2} */
4364                   i.vec_encoding = vex_encoding_vex2;
4365                   break;
4366                 case 0x5:
4367                   /* {vex3} */
4368                   i.vec_encoding = vex_encoding_vex3;
4369                   break;
4370                 case 0x6:
4371                   /* {evex} */
4372                   i.vec_encoding = vex_encoding_evex;
4373                   break;
4374                 case 0x7:
4375                   /* {rex} */
4376                   i.rex_encoding = TRUE;
4377                   break;
4378                 case 0x8:
4379                   /* {nooptimize} */
4380                   i.no_optimize = TRUE;
4381                   break;
4382                 default:
4383                   abort ();
4384                 }
4385             }
4386           else
4387             {
4388               /* Add prefix, checking for repeated prefixes.  */
4389               switch (add_prefix (current_templates->start->base_opcode))
4390                 {
4391                 case PREFIX_EXIST:
4392                   return NULL;
4393                 case PREFIX_DS:
4394                   if (current_templates->start->cpu_flags.bitfield.cpuibt)
4395                     i.notrack_prefix = current_templates->start->name;
4396                   break;
4397                 case PREFIX_REP:
4398                   if (current_templates->start->cpu_flags.bitfield.cpuhle)
4399                     i.hle_prefix = current_templates->start->name;
4400                   else if (current_templates->start->cpu_flags.bitfield.cpumpx)
4401                     i.bnd_prefix = current_templates->start->name;
4402                   else
4403                     i.rep_prefix = current_templates->start->name;
4404                   break;
4405                 default:
4406                   break;
4407                 }
4408             }
4409           /* Skip past PREFIX_SEPARATOR and reset token_start.  */
4410           token_start = ++l;
4411         }
4412       else
4413         break;
4414     }
4415
4416   if (!current_templates)
4417     {
4418       /* Check if we should swap operand or force 32bit displacement in
4419          encoding.  */
4420       if (mnem_p - 2 == dot_p && dot_p[1] == 's')
4421         i.dir_encoding = dir_encoding_store;
4422       else if (mnem_p - 3 == dot_p
4423                && dot_p[1] == 'd'
4424                && dot_p[2] == '8')
4425         i.disp_encoding = disp_encoding_8bit;
4426       else if (mnem_p - 4 == dot_p
4427                && dot_p[1] == 'd'
4428                && dot_p[2] == '3'
4429                && dot_p[3] == '2')
4430         i.disp_encoding = disp_encoding_32bit;
4431       else
4432         goto check_suffix;
4433       mnem_p = dot_p;
4434       *dot_p = '\0';
4435       current_templates = (const templates *) hash_find (op_hash, mnemonic);
4436     }
4437
4438   if (!current_templates)
4439     {
4440 check_suffix:
4441       /* See if we can get a match by trimming off a suffix.  */
4442       switch (mnem_p[-1])
4443         {
4444         case WORD_MNEM_SUFFIX:
4445           if (intel_syntax && (intel_float_operand (mnemonic) & 2))
4446             i.suffix = SHORT_MNEM_SUFFIX;
4447           else
4448             /* Fall through.  */
4449         case BYTE_MNEM_SUFFIX:
4450         case QWORD_MNEM_SUFFIX:
4451           i.suffix = mnem_p[-1];
4452           mnem_p[-1] = '\0';
4453           current_templates = (const templates *) hash_find (op_hash,
4454                                                              mnemonic);
4455           break;
4456         case SHORT_MNEM_SUFFIX:
4457         case LONG_MNEM_SUFFIX:
4458           if (!intel_syntax)
4459             {
4460               i.suffix = mnem_p[-1];
4461               mnem_p[-1] = '\0';
4462               current_templates = (const templates *) hash_find (op_hash,
4463                                                                  mnemonic);
4464             }
4465           break;
4466
4467           /* Intel Syntax.  */
4468         case 'd':
4469           if (intel_syntax)
4470             {
4471               if (intel_float_operand (mnemonic) == 1)
4472                 i.suffix = SHORT_MNEM_SUFFIX;
4473               else
4474                 i.suffix = LONG_MNEM_SUFFIX;
4475               mnem_p[-1] = '\0';
4476               current_templates = (const templates *) hash_find (op_hash,
4477                                                                  mnemonic);
4478             }
4479           break;
4480         }
4481       if (!current_templates)
4482         {
4483           as_bad (_("no such instruction: `%s'"), token_start);
4484           return NULL;
4485         }
4486     }
4487
4488   if (current_templates->start->opcode_modifier.jump
4489       || current_templates->start->opcode_modifier.jumpbyte)
4490     {
4491       /* Check for a branch hint.  We allow ",pt" and ",pn" for
4492          predict taken and predict not taken respectively.
4493          I'm not sure that branch hints actually do anything on loop
4494          and jcxz insns (JumpByte) for current Pentium4 chips.  They
4495          may work in the future and it doesn't hurt to accept them
4496          now.  */
4497       if (l[0] == ',' && l[1] == 'p')
4498         {
4499           if (l[2] == 't')
4500             {
4501               if (!add_prefix (DS_PREFIX_OPCODE))
4502                 return NULL;
4503               l += 3;
4504             }
4505           else if (l[2] == 'n')
4506             {
4507               if (!add_prefix (CS_PREFIX_OPCODE))
4508                 return NULL;
4509               l += 3;
4510             }
4511         }
4512     }
4513   /* Any other comma loses.  */
4514   if (*l == ',')
4515     {
4516       as_bad (_("invalid character %s in mnemonic"),
4517               output_invalid (*l));
4518       return NULL;
4519     }
4520
4521   /* Check if instruction is supported on specified architecture.  */
4522   supported = 0;
4523   for (t = current_templates->start; t < current_templates->end; ++t)
4524     {
4525       supported |= cpu_flags_match (t);
4526       if (supported == CPU_FLAGS_PERFECT_MATCH)
4527         {
4528           if (!cpu_arch_flags.bitfield.cpui386 && (flag_code != CODE_16BIT))
4529             as_warn (_("use .code16 to ensure correct addressing mode"));
4530
4531           return l;
4532         }
4533     }
4534
4535   if (!(supported & CPU_FLAGS_64BIT_MATCH))
4536     as_bad (flag_code == CODE_64BIT
4537             ? _("`%s' is not supported in 64-bit mode")
4538             : _("`%s' is only supported in 64-bit mode"),
4539             current_templates->start->name);
4540   else
4541     as_bad (_("`%s' is not supported on `%s%s'"),
4542             current_templates->start->name,
4543             cpu_arch_name ? cpu_arch_name : default_arch,
4544             cpu_sub_arch_name ? cpu_sub_arch_name : "");
4545
4546   return NULL;
4547 }
4548
4549 static char *
4550 parse_operands (char *l, const char *mnemonic)
4551 {
4552   char *token_start;
4553
4554   /* 1 if operand is pending after ','.  */
4555   unsigned int expecting_operand = 0;
4556
4557   /* Non-zero if operand parens not balanced.  */
4558   unsigned int paren_not_balanced;
4559
4560   while (*l != END_OF_INSN)
4561     {
4562       /* Skip optional white space before operand.  */
4563       if (is_space_char (*l))
4564         ++l;
4565       if (!is_operand_char (*l) && *l != END_OF_INSN && *l != '"')
4566         {
4567           as_bad (_("invalid character %s before operand %d"),
4568                   output_invalid (*l),
4569                   i.operands + 1);
4570           return NULL;
4571         }
4572       token_start = l;  /* After white space.  */
4573       paren_not_balanced = 0;
4574       while (paren_not_balanced || *l != ',')
4575         {
4576           if (*l == END_OF_INSN)
4577             {
4578               if (paren_not_balanced)
4579                 {
4580                   if (!intel_syntax)
4581                     as_bad (_("unbalanced parenthesis in operand %d."),
4582                             i.operands + 1);
4583                   else
4584                     as_bad (_("unbalanced brackets in operand %d."),
4585                             i.operands + 1);
4586                   return NULL;
4587                 }
4588               else
4589                 break;  /* we are done */
4590             }
4591           else if (!is_operand_char (*l) && !is_space_char (*l) && *l != '"')
4592             {
4593               as_bad (_("invalid character %s in operand %d"),
4594                       output_invalid (*l),
4595                       i.operands + 1);
4596               return NULL;
4597             }
4598           if (!intel_syntax)
4599             {
4600               if (*l == '(')
4601                 ++paren_not_balanced;
4602               if (*l == ')')
4603                 --paren_not_balanced;
4604             }
4605           else
4606             {
4607               if (*l == '[')
4608                 ++paren_not_balanced;
4609               if (*l == ']')
4610                 --paren_not_balanced;
4611             }
4612           l++;
4613         }
4614       if (l != token_start)
4615         {                       /* Yes, we've read in another operand.  */
4616           unsigned int operand_ok;
4617           this_operand = i.operands++;
4618           if (i.operands > MAX_OPERANDS)
4619             {
4620               as_bad (_("spurious operands; (%d operands/instruction max)"),
4621                       MAX_OPERANDS);
4622               return NULL;
4623             }
4624           i.types[this_operand].bitfield.unspecified = 1;
4625           /* Now parse operand adding info to 'i' as we go along.  */
4626           END_STRING_AND_SAVE (l);
4627
4628           if (intel_syntax)
4629             operand_ok =
4630               i386_intel_operand (token_start,
4631                                   intel_float_operand (mnemonic));
4632           else
4633             operand_ok = i386_att_operand (token_start);
4634
4635           RESTORE_END_STRING (l);
4636           if (!operand_ok)
4637             return NULL;
4638         }
4639       else
4640         {
4641           if (expecting_operand)
4642             {
4643             expecting_operand_after_comma:
4644               as_bad (_("expecting operand after ','; got nothing"));
4645               return NULL;
4646             }
4647           if (*l == ',')
4648             {
4649               as_bad (_("expecting operand before ','; got nothing"));
4650               return NULL;
4651             }
4652         }
4653
4654       /* Now *l must be either ',' or END_OF_INSN.  */
4655       if (*l == ',')
4656         {
4657           if (*++l == END_OF_INSN)
4658             {
4659               /* Just skip it, if it's \n complain.  */
4660               goto expecting_operand_after_comma;
4661             }
4662           expecting_operand = 1;
4663         }
4664     }
4665   return l;
4666 }
4667
4668 static void
4669 swap_2_operands (int xchg1, int xchg2)
4670 {
4671   union i386_op temp_op;
4672   i386_operand_type temp_type;
4673   enum bfd_reloc_code_real temp_reloc;
4674
4675   temp_type = i.types[xchg2];
4676   i.types[xchg2] = i.types[xchg1];
4677   i.types[xchg1] = temp_type;
4678   temp_op = i.op[xchg2];
4679   i.op[xchg2] = i.op[xchg1];
4680   i.op[xchg1] = temp_op;
4681   temp_reloc = i.reloc[xchg2];
4682   i.reloc[xchg2] = i.reloc[xchg1];
4683   i.reloc[xchg1] = temp_reloc;
4684
4685   if (i.mask)
4686     {
4687       if (i.mask->operand == xchg1)
4688         i.mask->operand = xchg2;
4689       else if (i.mask->operand == xchg2)
4690         i.mask->operand = xchg1;
4691     }
4692   if (i.broadcast)
4693     {
4694       if (i.broadcast->operand == xchg1)
4695         i.broadcast->operand = xchg2;
4696       else if (i.broadcast->operand == xchg2)
4697         i.broadcast->operand = xchg1;
4698     }
4699   if (i.rounding)
4700     {
4701       if (i.rounding->operand == xchg1)
4702         i.rounding->operand = xchg2;
4703       else if (i.rounding->operand == xchg2)
4704         i.rounding->operand = xchg1;
4705     }
4706 }
4707
4708 static void
4709 swap_operands (void)
4710 {
4711   switch (i.operands)
4712     {
4713     case 5:
4714     case 4:
4715       swap_2_operands (1, i.operands - 2);
4716       /* Fall through.  */
4717     case 3:
4718     case 2:
4719       swap_2_operands (0, i.operands - 1);
4720       break;
4721     default:
4722       abort ();
4723     }
4724
4725   if (i.mem_operands == 2)
4726     {
4727       const seg_entry *temp_seg;
4728       temp_seg = i.seg[0];
4729       i.seg[0] = i.seg[1];
4730       i.seg[1] = temp_seg;
4731     }
4732 }
4733
4734 /* Try to ensure constant immediates are represented in the smallest
4735    opcode possible.  */
4736 static void
4737 optimize_imm (void)
4738 {
4739   char guess_suffix = 0;
4740   int op;
4741
4742   if (i.suffix)
4743     guess_suffix = i.suffix;
4744   else if (i.reg_operands)
4745     {
4746       /* Figure out a suffix from the last register operand specified.
4747          We can't do this properly yet, ie. excluding InOutPortReg,
4748          but the following works for instructions with immediates.
4749          In any case, we can't set i.suffix yet.  */
4750       for (op = i.operands; --op >= 0;)
4751         if (i.types[op].bitfield.reg && i.types[op].bitfield.byte)
4752           {
4753             guess_suffix = BYTE_MNEM_SUFFIX;
4754             break;
4755           }
4756         else if (i.types[op].bitfield.reg && i.types[op].bitfield.word)
4757           {
4758             guess_suffix = WORD_MNEM_SUFFIX;
4759             break;
4760           }
4761         else if (i.types[op].bitfield.reg && i.types[op].bitfield.dword)
4762           {
4763             guess_suffix = LONG_MNEM_SUFFIX;
4764             break;
4765           }
4766         else if (i.types[op].bitfield.reg && i.types[op].bitfield.qword)
4767           {
4768             guess_suffix = QWORD_MNEM_SUFFIX;
4769             break;
4770           }
4771     }
4772   else if ((flag_code == CODE_16BIT) ^ (i.prefix[DATA_PREFIX] != 0))
4773     guess_suffix = WORD_MNEM_SUFFIX;
4774
4775   for (op = i.operands; --op >= 0;)
4776     if (operand_type_check (i.types[op], imm))
4777       {
4778         switch (i.op[op].imms->X_op)
4779           {
4780           case O_constant:
4781             /* If a suffix is given, this operand may be shortened.  */
4782             switch (guess_suffix)
4783               {
4784               case LONG_MNEM_SUFFIX:
4785                 i.types[op].bitfield.imm32 = 1;
4786                 i.types[op].bitfield.imm64 = 1;
4787                 break;
4788               case WORD_MNEM_SUFFIX:
4789                 i.types[op].bitfield.imm16 = 1;
4790                 i.types[op].bitfield.imm32 = 1;
4791                 i.types[op].bitfield.imm32s = 1;
4792                 i.types[op].bitfield.imm64 = 1;
4793                 break;
4794               case BYTE_MNEM_SUFFIX:
4795                 i.types[op].bitfield.imm8 = 1;
4796                 i.types[op].bitfield.imm8s = 1;
4797                 i.types[op].bitfield.imm16 = 1;
4798                 i.types[op].bitfield.imm32 = 1;
4799                 i.types[op].bitfield.imm32s = 1;
4800                 i.types[op].bitfield.imm64 = 1;
4801                 break;
4802               }
4803
4804             /* If this operand is at most 16 bits, convert it
4805                to a signed 16 bit number before trying to see
4806                whether it will fit in an even smaller size.
4807                This allows a 16-bit operand such as $0xffe0 to
4808                be recognised as within Imm8S range.  */
4809             if ((i.types[op].bitfield.imm16)
4810                 && (i.op[op].imms->X_add_number & ~(offsetT) 0xffff) == 0)
4811               {
4812                 i.op[op].imms->X_add_number =
4813                   (((i.op[op].imms->X_add_number & 0xffff) ^ 0x8000) - 0x8000);
4814               }
4815 #ifdef BFD64
4816             /* Store 32-bit immediate in 64-bit for 64-bit BFD.  */
4817             if ((i.types[op].bitfield.imm32)
4818                 && ((i.op[op].imms->X_add_number & ~(((offsetT) 2 << 31) - 1))
4819                     == 0))
4820               {
4821                 i.op[op].imms->X_add_number = ((i.op[op].imms->X_add_number
4822                                                 ^ ((offsetT) 1 << 31))
4823                                                - ((offsetT) 1 << 31));
4824               }
4825 #endif
4826             i.types[op]
4827               = operand_type_or (i.types[op],
4828                                  smallest_imm_type (i.op[op].imms->X_add_number));
4829
4830             /* We must avoid matching of Imm32 templates when 64bit
4831                only immediate is available.  */
4832             if (guess_suffix == QWORD_MNEM_SUFFIX)
4833               i.types[op].bitfield.imm32 = 0;
4834             break;
4835
4836           case O_absent:
4837           case O_register:
4838             abort ();
4839
4840             /* Symbols and expressions.  */
4841           default:
4842             /* Convert symbolic operand to proper sizes for matching, but don't
4843                prevent matching a set of insns that only supports sizes other
4844                than those matching the insn suffix.  */
4845             {
4846               i386_operand_type mask, allowed;
4847               const insn_template *t;
4848
4849               operand_type_set (&mask, 0);
4850               operand_type_set (&allowed, 0);
4851
4852               for (t = current_templates->start;
4853                    t < current_templates->end;
4854                    ++t)
4855                 allowed = operand_type_or (allowed,
4856                                            t->operand_types[op]);
4857               switch (guess_suffix)
4858                 {
4859                 case QWORD_MNEM_SUFFIX:
4860                   mask.bitfield.imm64 = 1;
4861                   mask.bitfield.imm32s = 1;
4862                   break;
4863                 case LONG_MNEM_SUFFIX:
4864                   mask.bitfield.imm32 = 1;
4865                   break;
4866                 case WORD_MNEM_SUFFIX:
4867                   mask.bitfield.imm16 = 1;
4868                   break;
4869                 case BYTE_MNEM_SUFFIX:
4870                   mask.bitfield.imm8 = 1;
4871                   break;
4872                 default:
4873                   break;
4874                 }
4875               allowed = operand_type_and (mask, allowed);
4876               if (!operand_type_all_zero (&allowed))
4877                 i.types[op] = operand_type_and (i.types[op], mask);
4878             }
4879             break;
4880           }
4881       }
4882 }
4883
4884 /* Try to use the smallest displacement type too.  */
4885 static void
4886 optimize_disp (void)
4887 {
4888   int op;
4889
4890   for (op = i.operands; --op >= 0;)
4891     if (operand_type_check (i.types[op], disp))
4892       {
4893         if (i.op[op].disps->X_op == O_constant)
4894           {
4895             offsetT op_disp = i.op[op].disps->X_add_number;
4896
4897             if (i.types[op].bitfield.disp16
4898                 && (op_disp & ~(offsetT) 0xffff) == 0)
4899               {
4900                 /* If this operand is at most 16 bits, convert
4901                    to a signed 16 bit number and don't use 64bit
4902                    displacement.  */
4903                 op_disp = (((op_disp & 0xffff) ^ 0x8000) - 0x8000);
4904                 i.types[op].bitfield.disp64 = 0;
4905               }
4906 #ifdef BFD64
4907             /* Optimize 64-bit displacement to 32-bit for 64-bit BFD.  */
4908             if (i.types[op].bitfield.disp32
4909                 && (op_disp & ~(((offsetT) 2 << 31) - 1)) == 0)
4910               {
4911                 /* If this operand is at most 32 bits, convert
4912                    to a signed 32 bit number and don't use 64bit
4913                    displacement.  */
4914                 op_disp &= (((offsetT) 2 << 31) - 1);
4915                 op_disp = (op_disp ^ ((offsetT) 1 << 31)) - ((addressT) 1 << 31);
4916                 i.types[op].bitfield.disp64 = 0;
4917               }
4918 #endif
4919             if (!op_disp && i.types[op].bitfield.baseindex)
4920               {
4921                 i.types[op].bitfield.disp8 = 0;
4922                 i.types[op].bitfield.disp16 = 0;
4923                 i.types[op].bitfield.disp32 = 0;
4924                 i.types[op].bitfield.disp32s = 0;
4925                 i.types[op].bitfield.disp64 = 0;
4926                 i.op[op].disps = 0;
4927                 i.disp_operands--;
4928               }
4929             else if (flag_code == CODE_64BIT)
4930               {
4931                 if (fits_in_signed_long (op_disp))
4932                   {
4933                     i.types[op].bitfield.disp64 = 0;
4934                     i.types[op].bitfield.disp32s = 1;
4935                   }
4936                 if (i.prefix[ADDR_PREFIX]
4937                     && fits_in_unsigned_long (op_disp))
4938                   i.types[op].bitfield.disp32 = 1;
4939               }
4940             if ((i.types[op].bitfield.disp32
4941                  || i.types[op].bitfield.disp32s
4942                  || i.types[op].bitfield.disp16)
4943                 && fits_in_disp8 (op_disp))
4944               i.types[op].bitfield.disp8 = 1;
4945           }
4946         else if (i.reloc[op] == BFD_RELOC_386_TLS_DESC_CALL
4947                  || i.reloc[op] == BFD_RELOC_X86_64_TLSDESC_CALL)
4948           {
4949             fix_new_exp (frag_now, frag_more (0) - frag_now->fr_literal, 0,
4950                          i.op[op].disps, 0, i.reloc[op]);
4951             i.types[op].bitfield.disp8 = 0;
4952             i.types[op].bitfield.disp16 = 0;
4953             i.types[op].bitfield.disp32 = 0;
4954             i.types[op].bitfield.disp32s = 0;
4955             i.types[op].bitfield.disp64 = 0;
4956           }
4957         else
4958           /* We only support 64bit displacement on constants.  */
4959           i.types[op].bitfield.disp64 = 0;
4960       }
4961 }
4962
4963 /* Check if operands are valid for the instruction.  */
4964
4965 static int
4966 check_VecOperands (const insn_template *t)
4967 {
4968   unsigned int op;
4969
4970   /* Without VSIB byte, we can't have a vector register for index.  */
4971   if (!t->opcode_modifier.vecsib
4972       && i.index_reg
4973       && (i.index_reg->reg_type.bitfield.xmmword
4974           || i.index_reg->reg_type.bitfield.ymmword
4975           || i.index_reg->reg_type.bitfield.zmmword))
4976     {
4977       i.error = unsupported_vector_index_register;
4978       return 1;
4979     }
4980
4981   /* Check if default mask is allowed.  */
4982   if (t->opcode_modifier.nodefmask
4983       && (!i.mask || i.mask->mask->reg_num == 0))
4984     {
4985       i.error = no_default_mask;
4986       return 1;
4987     }
4988
4989   /* For VSIB byte, we need a vector register for index, and all vector
4990      registers must be distinct.  */
4991   if (t->opcode_modifier.vecsib)
4992     {
4993       if (!i.index_reg
4994           || !((t->opcode_modifier.vecsib == VecSIB128
4995                 && i.index_reg->reg_type.bitfield.xmmword)
4996                || (t->opcode_modifier.vecsib == VecSIB256
4997                    && i.index_reg->reg_type.bitfield.ymmword)
4998                || (t->opcode_modifier.vecsib == VecSIB512
4999                    && i.index_reg->reg_type.bitfield.zmmword)))
5000       {
5001         i.error = invalid_vsib_address;
5002         return 1;
5003       }
5004
5005       gas_assert (i.reg_operands == 2 || i.mask);
5006       if (i.reg_operands == 2 && !i.mask)
5007         {
5008           gas_assert (i.types[0].bitfield.regsimd);
5009           gas_assert (i.types[0].bitfield.xmmword
5010                       || i.types[0].bitfield.ymmword);
5011           gas_assert (i.types[2].bitfield.regsimd);
5012           gas_assert (i.types[2].bitfield.xmmword
5013                       || i.types[2].bitfield.ymmword);
5014           if (operand_check == check_none)
5015             return 0;
5016           if (register_number (i.op[0].regs)
5017               != register_number (i.index_reg)
5018               && register_number (i.op[2].regs)
5019                  != register_number (i.index_reg)
5020               && register_number (i.op[0].regs)
5021                  != register_number (i.op[2].regs))
5022             return 0;
5023           if (operand_check == check_error)
5024             {
5025               i.error = invalid_vector_register_set;
5026               return 1;
5027             }
5028           as_warn (_("mask, index, and destination registers should be distinct"));
5029         }
5030       else if (i.reg_operands == 1 && i.mask)
5031         {
5032           if (i.types[1].bitfield.regsimd
5033               && (i.types[1].bitfield.xmmword
5034                   || i.types[1].bitfield.ymmword
5035                   || i.types[1].bitfield.zmmword)
5036               && (register_number (i.op[1].regs)
5037                   == register_number (i.index_reg)))
5038             {
5039               if (operand_check == check_error)
5040                 {
5041                   i.error = invalid_vector_register_set;
5042                   return 1;
5043                 }
5044               if (operand_check != check_none)
5045                 as_warn (_("index and destination registers should be distinct"));
5046             }
5047         }
5048     }
5049
5050   /* Check if broadcast is supported by the instruction and is applied
5051      to the memory operand.  */
5052   if (i.broadcast)
5053     {
5054       i386_operand_type type, overlap;
5055
5056       /* Check if specified broadcast is supported in this instruction,
5057          and it's applied to memory operand of DWORD or QWORD type.  */
5058       op = i.broadcast->operand;
5059       if (!t->opcode_modifier.broadcast
5060           || !i.types[op].bitfield.mem
5061           || (!i.types[op].bitfield.unspecified
5062               && (t->operand_types[op].bitfield.dword
5063                   ? !i.types[op].bitfield.dword
5064                   : !i.types[op].bitfield.qword)))
5065         {
5066         bad_broadcast:
5067           i.error = unsupported_broadcast;
5068           return 1;
5069         }
5070
5071       operand_type_set (&type, 0);
5072       switch ((t->operand_types[op].bitfield.dword ? 4 : 8) * i.broadcast->type)
5073         {
5074         case 8:
5075           type.bitfield.qword = 1;
5076           break;
5077         case 16:
5078           type.bitfield.xmmword = 1;
5079           break;
5080         case 32:
5081           type.bitfield.ymmword = 1;
5082           break;
5083         case 64:
5084           type.bitfield.zmmword = 1;
5085           break;
5086         default:
5087           goto bad_broadcast;
5088         }
5089
5090       overlap = operand_type_and (type, t->operand_types[op]);
5091       if (operand_type_all_zero (&overlap))
5092           goto bad_broadcast;
5093
5094       if (t->opcode_modifier.checkregsize)
5095         {
5096           unsigned int j;
5097
5098           for (j = 0; j < i.operands; ++j)
5099             {
5100               if (j != op
5101                   && !operand_type_register_match(i.types[j],
5102                                                   t->operand_types[j],
5103                                                   type,
5104                                                   t->operand_types[op]))
5105                 goto bad_broadcast;
5106             }
5107         }
5108     }
5109   /* If broadcast is supported in this instruction, we need to check if
5110      operand of one-element size isn't specified without broadcast.  */
5111   else if (t->opcode_modifier.broadcast && i.mem_operands)
5112     {
5113       /* Find memory operand.  */
5114       for (op = 0; op < i.operands; op++)
5115         if (operand_type_check (i.types[op], anymem))
5116           break;
5117       gas_assert (op < i.operands);
5118       /* Check size of the memory operand.  */
5119       if (t->operand_types[op].bitfield.dword
5120           ? i.types[op].bitfield.dword
5121           : i.types[op].bitfield.qword)
5122         {
5123           i.error = broadcast_needed;
5124           return 1;
5125         }
5126     }
5127   else
5128     op = MAX_OPERANDS - 1; /* Avoid uninitialized variable warning.  */
5129
5130   /* Check if requested masking is supported.  */
5131   if (i.mask
5132       && (!t->opcode_modifier.masking
5133           || (i.mask->zeroing
5134               && t->opcode_modifier.masking == MERGING_MASKING)))
5135     {
5136       i.error = unsupported_masking;
5137       return 1;
5138     }
5139
5140   /* Check if masking is applied to dest operand.  */
5141   if (i.mask && (i.mask->operand != (int) (i.operands - 1)))
5142     {
5143       i.error = mask_not_on_destination;
5144       return 1;
5145     }
5146
5147   /* Check RC/SAE.  */
5148   if (i.rounding)
5149     {
5150       if ((i.rounding->type != saeonly
5151            && !t->opcode_modifier.staticrounding)
5152           || (i.rounding->type == saeonly
5153               && (t->opcode_modifier.staticrounding
5154                   || !t->opcode_modifier.sae)))
5155         {
5156           i.error = unsupported_rc_sae;
5157           return 1;
5158         }
5159       /* If the instruction has several immediate operands and one of
5160          them is rounding, the rounding operand should be the last
5161          immediate operand.  */
5162       if (i.imm_operands > 1
5163           && i.rounding->operand != (int) (i.imm_operands - 1))
5164         {
5165           i.error = rc_sae_operand_not_last_imm;
5166           return 1;
5167         }
5168     }
5169
5170   /* Check vector Disp8 operand.  */
5171   if (t->opcode_modifier.disp8memshift
5172       && i.disp_encoding != disp_encoding_32bit)
5173     {
5174       if (i.broadcast)
5175         i.memshift = t->operand_types[op].bitfield.dword ? 2 : 3;
5176       else
5177         i.memshift = t->opcode_modifier.disp8memshift;
5178
5179       for (op = 0; op < i.operands; op++)
5180         if (operand_type_check (i.types[op], disp)
5181             && i.op[op].disps->X_op == O_constant)
5182           {
5183             if (fits_in_disp8 (i.op[op].disps->X_add_number))
5184               {
5185                 i.types[op].bitfield.disp8 = 1;
5186                 return 0;
5187               }
5188             i.types[op].bitfield.disp8 = 0;
5189           }
5190     }
5191
5192   i.memshift = 0;
5193
5194   return 0;
5195 }
5196
5197 /* Check if operands are valid for the instruction.  Update VEX
5198    operand types.  */
5199
5200 static int
5201 VEX_check_operands (const insn_template *t)
5202 {
5203   if (i.vec_encoding == vex_encoding_evex)
5204     {
5205       /* This instruction must be encoded with EVEX prefix.  */
5206       if (!is_evex_encoding (t))
5207         {
5208           i.error = unsupported;
5209           return 1;
5210         }
5211       return 0;
5212     }
5213
5214   if (!t->opcode_modifier.vex)
5215     {
5216       /* This instruction template doesn't have VEX prefix.  */
5217       if (i.vec_encoding != vex_encoding_default)
5218         {
5219           i.error = unsupported;
5220           return 1;
5221         }
5222       return 0;
5223     }
5224
5225   /* Only check VEX_Imm4, which must be the first operand.  */
5226   if (t->operand_types[0].bitfield.vec_imm4)
5227     {
5228       if (i.op[0].imms->X_op != O_constant
5229           || !fits_in_imm4 (i.op[0].imms->X_add_number))
5230         {
5231           i.error = bad_imm4;
5232           return 1;
5233         }
5234
5235       /* Turn off Imm8 so that update_imm won't complain.  */
5236       i.types[0] = vec_imm4;
5237     }
5238
5239   return 0;
5240 }
5241
5242 static const insn_template *
5243 match_template (char mnem_suffix)
5244 {
5245   /* Points to template once we've found it.  */
5246   const insn_template *t;
5247   i386_operand_type overlap0, overlap1, overlap2, overlap3;
5248   i386_operand_type overlap4;
5249   unsigned int found_reverse_match;
5250   i386_opcode_modifier suffix_check, mnemsuf_check;
5251   i386_operand_type operand_types [MAX_OPERANDS];
5252   int addr_prefix_disp;
5253   unsigned int j;
5254   unsigned int found_cpu_match;
5255   unsigned int check_register;
5256   enum i386_error specific_error = 0;
5257
5258 #if MAX_OPERANDS != 5
5259 # error "MAX_OPERANDS must be 5."
5260 #endif
5261
5262   found_reverse_match = 0;
5263   addr_prefix_disp = -1;
5264
5265   memset (&suffix_check, 0, sizeof (suffix_check));
5266   if (i.suffix == BYTE_MNEM_SUFFIX)
5267     suffix_check.no_bsuf = 1;
5268   else if (i.suffix == WORD_MNEM_SUFFIX)
5269     suffix_check.no_wsuf = 1;
5270   else if (i.suffix == SHORT_MNEM_SUFFIX)
5271     suffix_check.no_ssuf = 1;
5272   else if (i.suffix == LONG_MNEM_SUFFIX)
5273     suffix_check.no_lsuf = 1;
5274   else if (i.suffix == QWORD_MNEM_SUFFIX)
5275     suffix_check.no_qsuf = 1;
5276   else if (i.suffix == LONG_DOUBLE_MNEM_SUFFIX)
5277     suffix_check.no_ldsuf = 1;
5278
5279   memset (&mnemsuf_check, 0, sizeof (mnemsuf_check));
5280   if (intel_syntax)
5281     {
5282       switch (mnem_suffix)
5283         {
5284         case BYTE_MNEM_SUFFIX:  mnemsuf_check.no_bsuf = 1; break;
5285         case WORD_MNEM_SUFFIX:  mnemsuf_check.no_wsuf = 1; break;
5286         case SHORT_MNEM_SUFFIX: mnemsuf_check.no_ssuf = 1; break;
5287         case LONG_MNEM_SUFFIX:  mnemsuf_check.no_lsuf = 1; break;
5288         case QWORD_MNEM_SUFFIX: mnemsuf_check.no_qsuf = 1; break;
5289         }
5290     }
5291
5292   /* Must have right number of operands.  */
5293   i.error = number_of_operands_mismatch;
5294
5295   for (t = current_templates->start; t < current_templates->end; t++)
5296     {
5297       addr_prefix_disp = -1;
5298
5299       if (i.operands != t->operands)
5300         continue;
5301
5302       /* Check processor support.  */
5303       i.error = unsupported;
5304       found_cpu_match = (cpu_flags_match (t)
5305                          == CPU_FLAGS_PERFECT_MATCH);
5306       if (!found_cpu_match)
5307         continue;
5308
5309       /* Check AT&T mnemonic.   */
5310       i.error = unsupported_with_intel_mnemonic;
5311       if (intel_mnemonic && t->opcode_modifier.attmnemonic)
5312         continue;
5313
5314       /* Check AT&T/Intel syntax and Intel64/AMD64 ISA.   */
5315       i.error = unsupported_syntax;
5316       if ((intel_syntax && t->opcode_modifier.attsyntax)
5317           || (!intel_syntax && t->opcode_modifier.intelsyntax)
5318           || (intel64 && t->opcode_modifier.amd64)
5319           || (!intel64 && t->opcode_modifier.intel64))
5320         continue;
5321
5322       /* Check the suffix, except for some instructions in intel mode.  */
5323       i.error = invalid_instruction_suffix;
5324       if ((!intel_syntax || !t->opcode_modifier.ignoresize)
5325           && ((t->opcode_modifier.no_bsuf && suffix_check.no_bsuf)
5326               || (t->opcode_modifier.no_wsuf && suffix_check.no_wsuf)
5327               || (t->opcode_modifier.no_lsuf && suffix_check.no_lsuf)
5328               || (t->opcode_modifier.no_ssuf && suffix_check.no_ssuf)
5329               || (t->opcode_modifier.no_qsuf && suffix_check.no_qsuf)
5330               || (t->opcode_modifier.no_ldsuf && suffix_check.no_ldsuf)))
5331         continue;
5332       /* In Intel mode all mnemonic suffixes must be explicitly allowed.  */
5333       if ((t->opcode_modifier.no_bsuf && mnemsuf_check.no_bsuf)
5334           || (t->opcode_modifier.no_wsuf && mnemsuf_check.no_wsuf)
5335           || (t->opcode_modifier.no_lsuf && mnemsuf_check.no_lsuf)
5336           || (t->opcode_modifier.no_ssuf && mnemsuf_check.no_ssuf)
5337           || (t->opcode_modifier.no_qsuf && mnemsuf_check.no_qsuf)
5338           || (t->opcode_modifier.no_ldsuf && mnemsuf_check.no_ldsuf))
5339         continue;
5340
5341       if (!operand_size_match (t))
5342         continue;
5343
5344       for (j = 0; j < MAX_OPERANDS; j++)
5345         operand_types[j] = t->operand_types[j];
5346
5347       /* In general, don't allow 64-bit operands in 32-bit mode.  */
5348       if (i.suffix == QWORD_MNEM_SUFFIX
5349           && flag_code != CODE_64BIT
5350           && (intel_syntax
5351               ? (!t->opcode_modifier.ignoresize
5352                  && !intel_float_operand (t->name))
5353               : intel_float_operand (t->name) != 2)
5354           && ((!operand_types[0].bitfield.regmmx
5355                && !operand_types[0].bitfield.regsimd)
5356               || (!operand_types[t->operands > 1].bitfield.regmmx
5357                   && !operand_types[t->operands > 1].bitfield.regsimd))
5358           && (t->base_opcode != 0x0fc7
5359               || t->extension_opcode != 1 /* cmpxchg8b */))
5360         continue;
5361
5362       /* In general, don't allow 32-bit operands on pre-386.  */
5363       else if (i.suffix == LONG_MNEM_SUFFIX
5364                && !cpu_arch_flags.bitfield.cpui386
5365                && (intel_syntax
5366                    ? (!t->opcode_modifier.ignoresize
5367                       && !intel_float_operand (t->name))
5368                    : intel_float_operand (t->name) != 2)
5369                && ((!operand_types[0].bitfield.regmmx
5370                     && !operand_types[0].bitfield.regsimd)
5371                    || (!operand_types[t->operands > 1].bitfield.regmmx
5372                        && !operand_types[t->operands > 1].bitfield.regsimd)))
5373         continue;
5374
5375       /* Do not verify operands when there are none.  */
5376       else
5377         {
5378           if (!t->operands)
5379             /* We've found a match; break out of loop.  */
5380             break;
5381         }
5382
5383       /* Address size prefix will turn Disp64/Disp32/Disp16 operand
5384          into Disp32/Disp16/Disp32 operand.  */
5385       if (i.prefix[ADDR_PREFIX] != 0)
5386           {
5387             /* There should be only one Disp operand.  */
5388             switch (flag_code)
5389             {
5390             case CODE_16BIT:
5391               for (j = 0; j < MAX_OPERANDS; j++)
5392                 {
5393                   if (operand_types[j].bitfield.disp16)
5394                     {
5395                       addr_prefix_disp = j;
5396                       operand_types[j].bitfield.disp32 = 1;
5397                       operand_types[j].bitfield.disp16 = 0;
5398                       break;
5399                     }
5400                 }
5401               break;
5402             case CODE_32BIT:
5403               for (j = 0; j < MAX_OPERANDS; j++)
5404                 {
5405                   if (operand_types[j].bitfield.disp32)
5406                     {
5407                       addr_prefix_disp = j;
5408                       operand_types[j].bitfield.disp32 = 0;
5409                       operand_types[j].bitfield.disp16 = 1;
5410                       break;
5411                     }
5412                 }
5413               break;
5414             case CODE_64BIT:
5415               for (j = 0; j < MAX_OPERANDS; j++)
5416                 {
5417                   if (operand_types[j].bitfield.disp64)
5418                     {
5419                       addr_prefix_disp = j;
5420                       operand_types[j].bitfield.disp64 = 0;
5421                       operand_types[j].bitfield.disp32 = 1;
5422                       break;
5423                     }
5424                 }
5425               break;
5426             }
5427           }
5428
5429       /* Force 0x8b encoding for "mov foo@GOT, %eax".  */
5430       if (i.reloc[0] == BFD_RELOC_386_GOT32 && t->base_opcode == 0xa0)
5431         continue;
5432
5433       /* We check register size if needed.  */
5434       check_register = t->opcode_modifier.checkregsize;
5435       overlap0 = operand_type_and (i.types[0], operand_types[0]);
5436       switch (t->operands)
5437         {
5438         case 1:
5439           if (!operand_type_match (overlap0, i.types[0]))
5440             continue;
5441           break;
5442         case 2:
5443           /* xchg %eax, %eax is a special case. It is an alias for nop
5444              only in 32bit mode and we can use opcode 0x90.  In 64bit
5445              mode, we can't use 0x90 for xchg %eax, %eax since it should
5446              zero-extend %eax to %rax.  */
5447           if (flag_code == CODE_64BIT
5448               && t->base_opcode == 0x90
5449               && operand_type_equal (&i.types [0], &acc32)
5450               && operand_type_equal (&i.types [1], &acc32))
5451             continue;
5452           /* xrelease mov %eax, <disp> is another special case. It must not
5453              match the accumulator-only encoding of mov.  */
5454           if (flag_code != CODE_64BIT
5455               && i.hle_prefix
5456               && t->base_opcode == 0xa0
5457               && i.types[0].bitfield.acc
5458               && operand_type_check (i.types[1], anymem))
5459             continue;
5460           /* If we want store form, we reverse direction of operands.  */
5461           if (i.dir_encoding == dir_encoding_store
5462               && t->opcode_modifier.d)
5463             goto check_reverse;
5464           /* Fall through.  */
5465
5466         case 3:
5467           /* If we want store form, we skip the current load.  */
5468           if (i.dir_encoding == dir_encoding_store
5469               && i.mem_operands == 0
5470               && t->opcode_modifier.load)
5471             continue;
5472           /* Fall through.  */
5473         case 4:
5474         case 5:
5475           overlap1 = operand_type_and (i.types[1], operand_types[1]);
5476           if (!operand_type_match (overlap0, i.types[0])
5477               || !operand_type_match (overlap1, i.types[1])
5478               || (check_register
5479                   && !operand_type_register_match (i.types[0],
5480                                                    operand_types[0],
5481                                                    i.types[1],
5482                                                    operand_types[1])))
5483             {
5484               /* Check if other direction is valid ...  */
5485               if (!t->opcode_modifier.d)
5486                 continue;
5487
5488 check_reverse:
5489               /* Try reversing direction of operands.  */
5490               overlap0 = operand_type_and (i.types[0], operand_types[1]);
5491               overlap1 = operand_type_and (i.types[1], operand_types[0]);
5492               if (!operand_type_match (overlap0, i.types[0])
5493                   || !operand_type_match (overlap1, i.types[1])
5494                   || (check_register
5495                       && !operand_type_register_match (i.types[0],
5496                                                        operand_types[1],
5497                                                        i.types[1],
5498                                                        operand_types[0])))
5499                 {
5500                   /* Does not match either direction.  */
5501                   continue;
5502                 }
5503               /* found_reverse_match holds which of D or FloatR
5504                  we've found.  */
5505               if (!t->opcode_modifier.d)
5506                 found_reverse_match = 0;
5507               else if (operand_types[0].bitfield.tbyte)
5508                 found_reverse_match = Opcode_FloatD;
5509               else
5510                 found_reverse_match = Opcode_D;
5511               if (t->opcode_modifier.floatr)
5512                 found_reverse_match |= Opcode_FloatR;
5513             }
5514           else
5515             {
5516               /* Found a forward 2 operand match here.  */
5517               switch (t->operands)
5518                 {
5519                 case 5:
5520                   overlap4 = operand_type_and (i.types[4],
5521                                                operand_types[4]);
5522                   /* Fall through.  */
5523                 case 4:
5524                   overlap3 = operand_type_and (i.types[3],
5525                                                operand_types[3]);
5526                   /* Fall through.  */
5527                 case 3:
5528                   overlap2 = operand_type_and (i.types[2],
5529                                                operand_types[2]);
5530                   break;
5531                 }
5532
5533               switch (t->operands)
5534                 {
5535                 case 5:
5536                   if (!operand_type_match (overlap4, i.types[4])
5537                       || !operand_type_register_match (i.types[3],
5538                                                        operand_types[3],
5539                                                        i.types[4],
5540                                                        operand_types[4]))
5541                     continue;
5542                   /* Fall through.  */
5543                 case 4:
5544                   if (!operand_type_match (overlap3, i.types[3])
5545                       || (check_register
5546                           && (!operand_type_register_match (i.types[1],
5547                                                             operand_types[1],
5548                                                             i.types[3],
5549                                                             operand_types[3])
5550                               || !operand_type_register_match (i.types[2],
5551                                                                operand_types[2],
5552                                                                i.types[3],
5553                                                                operand_types[3]))))
5554                     continue;
5555                   /* Fall through.  */
5556                 case 3:
5557                   /* Here we make use of the fact that there are no
5558                      reverse match 3 operand instructions.  */
5559                   if (!operand_type_match (overlap2, i.types[2])
5560                       || (check_register
5561                           && (!operand_type_register_match (i.types[0],
5562                                                             operand_types[0],
5563                                                             i.types[2],
5564                                                             operand_types[2])
5565                               || !operand_type_register_match (i.types[1],
5566                                                                operand_types[1],
5567                                                                i.types[2],
5568                                                                operand_types[2]))))
5569                     continue;
5570                   break;
5571                 }
5572             }
5573           /* Found either forward/reverse 2, 3 or 4 operand match here:
5574              slip through to break.  */
5575         }
5576       if (!found_cpu_match)
5577         {
5578           found_reverse_match = 0;
5579           continue;
5580         }
5581
5582       /* Check if vector and VEX operands are valid.  */
5583       if (check_VecOperands (t) || VEX_check_operands (t))
5584         {
5585           specific_error = i.error;
5586           continue;
5587         }
5588
5589       /* We've found a match; break out of loop.  */
5590       break;
5591     }
5592
5593   if (t == current_templates->end)
5594     {
5595       /* We found no match.  */
5596       const char *err_msg;
5597       switch (specific_error ? specific_error : i.error)
5598         {
5599         default:
5600           abort ();
5601         case operand_size_mismatch:
5602           err_msg = _("operand size mismatch");
5603           break;
5604         case operand_type_mismatch:
5605           err_msg = _("operand type mismatch");
5606           break;
5607         case register_type_mismatch:
5608           err_msg = _("register type mismatch");
5609           break;
5610         case number_of_operands_mismatch:
5611           err_msg = _("number of operands mismatch");
5612           break;
5613         case invalid_instruction_suffix:
5614           err_msg = _("invalid instruction suffix");
5615           break;
5616         case bad_imm4:
5617           err_msg = _("constant doesn't fit in 4 bits");
5618           break;
5619         case unsupported_with_intel_mnemonic:
5620           err_msg = _("unsupported with Intel mnemonic");
5621           break;
5622         case unsupported_syntax:
5623           err_msg = _("unsupported syntax");
5624           break;
5625         case unsupported:
5626           as_bad (_("unsupported instruction `%s'"),
5627                   current_templates->start->name);
5628           return NULL;
5629         case invalid_vsib_address:
5630           err_msg = _("invalid VSIB address");
5631           break;
5632         case invalid_vector_register_set:
5633           err_msg = _("mask, index, and destination registers must be distinct");
5634           break;
5635         case unsupported_vector_index_register:
5636           err_msg = _("unsupported vector index register");
5637           break;
5638         case unsupported_broadcast:
5639           err_msg = _("unsupported broadcast");
5640           break;
5641         case broadcast_not_on_src_operand:
5642           err_msg = _("broadcast not on source memory operand");
5643           break;
5644         case broadcast_needed:
5645           err_msg = _("broadcast is needed for operand of such type");
5646           break;
5647         case unsupported_masking:
5648           err_msg = _("unsupported masking");
5649           break;
5650         case mask_not_on_destination:
5651           err_msg = _("mask not on destination operand");
5652           break;
5653         case no_default_mask:
5654           err_msg = _("default mask isn't allowed");
5655           break;
5656         case unsupported_rc_sae:
5657           err_msg = _("unsupported static rounding/sae");
5658           break;
5659         case rc_sae_operand_not_last_imm:
5660           if (intel_syntax)
5661             err_msg = _("RC/SAE operand must precede immediate operands");
5662           else
5663             err_msg = _("RC/SAE operand must follow immediate operands");
5664           break;
5665         case invalid_register_operand:
5666           err_msg = _("invalid register operand");
5667           break;
5668         }
5669       as_bad (_("%s for `%s'"), err_msg,
5670               current_templates->start->name);
5671       return NULL;
5672     }
5673
5674   if (!quiet_warnings)
5675     {
5676       if (!intel_syntax
5677           && (i.types[0].bitfield.jumpabsolute
5678               != operand_types[0].bitfield.jumpabsolute))
5679         {
5680           as_warn (_("indirect %s without `*'"), t->name);
5681         }
5682
5683       if (t->opcode_modifier.isprefix
5684           && t->opcode_modifier.ignoresize)
5685         {
5686           /* Warn them that a data or address size prefix doesn't
5687              affect assembly of the next line of code.  */
5688           as_warn (_("stand-alone `%s' prefix"), t->name);
5689         }
5690     }
5691
5692   /* Copy the template we found.  */
5693   i.tm = *t;
5694
5695   if (addr_prefix_disp != -1)
5696     i.tm.operand_types[addr_prefix_disp]
5697       = operand_types[addr_prefix_disp];
5698
5699   if (found_reverse_match)
5700     {
5701       /* If we found a reverse match we must alter the opcode
5702          direction bit.  found_reverse_match holds bits to change
5703          (different for int & float insns).  */
5704
5705       i.tm.base_opcode ^= found_reverse_match;
5706
5707       i.tm.operand_types[0] = operand_types[1];
5708       i.tm.operand_types[1] = operand_types[0];
5709     }
5710
5711   return t;
5712 }
5713
5714 static int
5715 check_string (void)
5716 {
5717   int mem_op = operand_type_check (i.types[0], anymem) ? 0 : 1;
5718   if (i.tm.operand_types[mem_op].bitfield.esseg)
5719     {
5720       if (i.seg[0] != NULL && i.seg[0] != &es)
5721         {
5722           as_bad (_("`%s' operand %d must use `%ses' segment"),
5723                   i.tm.name,
5724                   mem_op + 1,
5725                   register_prefix);
5726           return 0;
5727         }
5728       /* There's only ever one segment override allowed per instruction.
5729          This instruction possibly has a legal segment override on the
5730          second operand, so copy the segment to where non-string
5731          instructions store it, allowing common code.  */
5732       i.seg[0] = i.seg[1];
5733     }
5734   else if (i.tm.operand_types[mem_op + 1].bitfield.esseg)
5735     {
5736       if (i.seg[1] != NULL && i.seg[1] != &es)
5737         {
5738           as_bad (_("`%s' operand %d must use `%ses' segment"),
5739                   i.tm.name,
5740                   mem_op + 2,
5741                   register_prefix);
5742           return 0;
5743         }
5744     }
5745   return 1;
5746 }
5747
5748 static int
5749 process_suffix (void)
5750 {
5751   /* If matched instruction specifies an explicit instruction mnemonic
5752      suffix, use it.  */
5753   if (i.tm.opcode_modifier.size16)
5754     i.suffix = WORD_MNEM_SUFFIX;
5755   else if (i.tm.opcode_modifier.size32)
5756     i.suffix = LONG_MNEM_SUFFIX;
5757   else if (i.tm.opcode_modifier.size64)
5758     i.suffix = QWORD_MNEM_SUFFIX;
5759   else if (i.reg_operands)
5760     {
5761       /* If there's no instruction mnemonic suffix we try to invent one
5762          based on register operands.  */
5763       if (!i.suffix)
5764         {
5765           /* We take i.suffix from the last register operand specified,
5766              Destination register type is more significant than source
5767              register type.  crc32 in SSE4.2 prefers source register
5768              type. */
5769           if (i.tm.base_opcode == 0xf20f38f1)
5770             {
5771               if (i.types[0].bitfield.reg && i.types[0].bitfield.word)
5772                 i.suffix = WORD_MNEM_SUFFIX;
5773               else if (i.types[0].bitfield.reg && i.types[0].bitfield.dword)
5774                 i.suffix = LONG_MNEM_SUFFIX;
5775               else if (i.types[0].bitfield.reg && i.types[0].bitfield.qword)
5776                 i.suffix = QWORD_MNEM_SUFFIX;
5777             }
5778           else if (i.tm.base_opcode == 0xf20f38f0)
5779             {
5780               if (i.types[0].bitfield.reg && i.types[0].bitfield.byte)
5781                 i.suffix = BYTE_MNEM_SUFFIX;
5782             }
5783
5784           if (!i.suffix)
5785             {
5786               int op;
5787
5788               if (i.tm.base_opcode == 0xf20f38f1
5789                   || i.tm.base_opcode == 0xf20f38f0)
5790                 {
5791                   /* We have to know the operand size for crc32.  */
5792                   as_bad (_("ambiguous memory operand size for `%s`"),
5793                           i.tm.name);
5794                   return 0;
5795                 }
5796
5797               for (op = i.operands; --op >= 0;)
5798                 if (!i.tm.operand_types[op].bitfield.inoutportreg
5799                     && !i.tm.operand_types[op].bitfield.shiftcount)
5800                   {
5801                     if (!i.types[op].bitfield.reg)
5802                       continue;
5803                     if (i.types[op].bitfield.byte)
5804                       i.suffix = BYTE_MNEM_SUFFIX;
5805                     else if (i.types[op].bitfield.word)
5806                       i.suffix = WORD_MNEM_SUFFIX;
5807                     else if (i.types[op].bitfield.dword)
5808                       i.suffix = LONG_MNEM_SUFFIX;
5809                     else if (i.types[op].bitfield.qword)
5810                       i.suffix = QWORD_MNEM_SUFFIX;
5811                     else
5812                       continue;
5813                     break;
5814                   }
5815             }
5816         }
5817       else if (i.suffix == BYTE_MNEM_SUFFIX)
5818         {
5819           if (intel_syntax
5820               && i.tm.opcode_modifier.ignoresize
5821               && i.tm.opcode_modifier.no_bsuf)
5822             i.suffix = 0;
5823           else if (!check_byte_reg ())
5824             return 0;
5825         }
5826       else if (i.suffix == LONG_MNEM_SUFFIX)
5827         {
5828           if (intel_syntax
5829               && i.tm.opcode_modifier.ignoresize
5830               && i.tm.opcode_modifier.no_lsuf
5831               && !i.tm.opcode_modifier.todword
5832               && !i.tm.opcode_modifier.toqword)
5833             i.suffix = 0;
5834           else if (!check_long_reg ())
5835             return 0;
5836         }
5837       else if (i.suffix == QWORD_MNEM_SUFFIX)
5838         {
5839           if (intel_syntax
5840               && i.tm.opcode_modifier.ignoresize
5841               && i.tm.opcode_modifier.no_qsuf
5842               && !i.tm.opcode_modifier.todword
5843               && !i.tm.opcode_modifier.toqword)
5844             i.suffix = 0;
5845           else if (!check_qword_reg ())
5846             return 0;
5847         }
5848       else if (i.suffix == WORD_MNEM_SUFFIX)
5849         {
5850           if (intel_syntax
5851               && i.tm.opcode_modifier.ignoresize
5852               && i.tm.opcode_modifier.no_wsuf)
5853             i.suffix = 0;
5854           else if (!check_word_reg ())
5855             return 0;
5856         }
5857       else if (intel_syntax && i.tm.opcode_modifier.ignoresize)
5858         /* Do nothing if the instruction is going to ignore the prefix.  */
5859         ;
5860       else
5861         abort ();
5862     }
5863   else if (i.tm.opcode_modifier.defaultsize
5864            && !i.suffix
5865            /* exclude fldenv/frstor/fsave/fstenv */
5866            && i.tm.opcode_modifier.no_ssuf)
5867     {
5868       i.suffix = stackop_size;
5869     }
5870   else if (intel_syntax
5871            && !i.suffix
5872            && (i.tm.operand_types[0].bitfield.jumpabsolute
5873                || i.tm.opcode_modifier.jumpbyte
5874                || i.tm.opcode_modifier.jumpintersegment
5875                || (i.tm.base_opcode == 0x0f01 /* [ls][gi]dt */
5876                    && i.tm.extension_opcode <= 3)))
5877     {
5878       switch (flag_code)
5879         {
5880         case CODE_64BIT:
5881           if (!i.tm.opcode_modifier.no_qsuf)
5882             {
5883               i.suffix = QWORD_MNEM_SUFFIX;
5884               break;
5885             }
5886           /* Fall through.  */
5887         case CODE_32BIT:
5888           if (!i.tm.opcode_modifier.no_lsuf)
5889             i.suffix = LONG_MNEM_SUFFIX;
5890           break;
5891         case CODE_16BIT:
5892           if (!i.tm.opcode_modifier.no_wsuf)
5893             i.suffix = WORD_MNEM_SUFFIX;
5894           break;
5895         }
5896     }
5897
5898   if (!i.suffix)
5899     {
5900       if (!intel_syntax)
5901         {
5902           if (i.tm.opcode_modifier.w)
5903             {
5904               as_bad (_("no instruction mnemonic suffix given and "
5905                         "no register operands; can't size instruction"));
5906               return 0;
5907             }
5908         }
5909       else
5910         {
5911           unsigned int suffixes;
5912
5913           suffixes = !i.tm.opcode_modifier.no_bsuf;
5914           if (!i.tm.opcode_modifier.no_wsuf)
5915             suffixes |= 1 << 1;
5916           if (!i.tm.opcode_modifier.no_lsuf)
5917             suffixes |= 1 << 2;
5918           if (!i.tm.opcode_modifier.no_ldsuf)
5919             suffixes |= 1 << 3;
5920           if (!i.tm.opcode_modifier.no_ssuf)
5921             suffixes |= 1 << 4;
5922           if (flag_code == CODE_64BIT && !i.tm.opcode_modifier.no_qsuf)
5923             suffixes |= 1 << 5;
5924
5925           /* There are more than suffix matches.  */
5926           if (i.tm.opcode_modifier.w
5927               || ((suffixes & (suffixes - 1))
5928                   && !i.tm.opcode_modifier.defaultsize
5929                   && !i.tm.opcode_modifier.ignoresize))
5930             {
5931               as_bad (_("ambiguous operand size for `%s'"), i.tm.name);
5932               return 0;
5933             }
5934         }
5935     }
5936
5937   /* Change the opcode based on the operand size given by i.suffix.  */
5938   switch (i.suffix)
5939     {
5940     /* Size floating point instruction.  */
5941     case LONG_MNEM_SUFFIX:
5942       if (i.tm.opcode_modifier.floatmf)
5943         {
5944           i.tm.base_opcode ^= 4;
5945           break;
5946         }
5947     /* fall through */
5948     case WORD_MNEM_SUFFIX:
5949     case QWORD_MNEM_SUFFIX:
5950       /* It's not a byte, select word/dword operation.  */
5951       if (i.tm.opcode_modifier.w)
5952         {
5953           if (i.tm.opcode_modifier.shortform)
5954             i.tm.base_opcode |= 8;
5955           else
5956             i.tm.base_opcode |= 1;
5957         }
5958     /* fall through */
5959     case SHORT_MNEM_SUFFIX:
5960       /* Now select between word & dword operations via the operand
5961          size prefix, except for instructions that will ignore this
5962          prefix anyway.  */
5963       if (i.tm.opcode_modifier.addrprefixop0)
5964         {
5965           /* The address size override prefix changes the size of the
5966              first operand.  */
5967           if ((flag_code == CODE_32BIT
5968                && i.op->regs[0].reg_type.bitfield.word)
5969               || (flag_code != CODE_32BIT
5970                   && i.op->regs[0].reg_type.bitfield.dword))
5971             if (!add_prefix (ADDR_PREFIX_OPCODE))
5972               return 0;
5973         }
5974       else if (i.suffix != QWORD_MNEM_SUFFIX
5975                && !i.tm.opcode_modifier.ignoresize
5976                && !i.tm.opcode_modifier.floatmf
5977                && ((i.suffix == LONG_MNEM_SUFFIX) == (flag_code == CODE_16BIT)
5978                    || (flag_code == CODE_64BIT
5979                        && i.tm.opcode_modifier.jumpbyte)))
5980         {
5981           unsigned int prefix = DATA_PREFIX_OPCODE;
5982
5983           if (i.tm.opcode_modifier.jumpbyte) /* jcxz, loop */
5984             prefix = ADDR_PREFIX_OPCODE;
5985
5986           if (!add_prefix (prefix))
5987             return 0;
5988         }
5989
5990       /* Set mode64 for an operand.  */
5991       if (i.suffix == QWORD_MNEM_SUFFIX
5992           && flag_code == CODE_64BIT
5993           && !i.tm.opcode_modifier.norex64
5994           /* Special case for xchg %rax,%rax.  It is NOP and doesn't
5995              need rex64. */
5996           && ! (i.operands == 2
5997                 && i.tm.base_opcode == 0x90
5998                 && i.tm.extension_opcode == None
5999                 && operand_type_equal (&i.types [0], &acc64)
6000                 && operand_type_equal (&i.types [1], &acc64)))
6001         i.rex |= REX_W;
6002
6003       break;
6004     }
6005
6006   return 1;
6007 }
6008
6009 static int
6010 check_byte_reg (void)
6011 {
6012   int op;
6013
6014   for (op = i.operands; --op >= 0;)
6015     {
6016       /* Skip non-register operands. */
6017       if (!i.types[op].bitfield.reg)
6018         continue;
6019
6020       /* If this is an eight bit register, it's OK.  If it's the 16 or
6021          32 bit version of an eight bit register, we will just use the
6022          low portion, and that's OK too.  */
6023       if (i.types[op].bitfield.byte)
6024         continue;
6025
6026       /* I/O port address operands are OK too.  */
6027       if (i.tm.operand_types[op].bitfield.inoutportreg)
6028         continue;
6029
6030       /* crc32 doesn't generate this warning.  */
6031       if (i.tm.base_opcode == 0xf20f38f0)
6032         continue;
6033
6034       if ((i.types[op].bitfield.word
6035            || i.types[op].bitfield.dword
6036            || i.types[op].bitfield.qword)
6037           && i.op[op].regs->reg_num < 4
6038           /* Prohibit these changes in 64bit mode, since the lowering
6039              would be more complicated.  */
6040           && flag_code != CODE_64BIT)
6041         {
6042 #if REGISTER_WARNINGS
6043           if (!quiet_warnings)
6044             as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
6045                      register_prefix,
6046                      (i.op[op].regs + (i.types[op].bitfield.word
6047                                        ? REGNAM_AL - REGNAM_AX
6048                                        : REGNAM_AL - REGNAM_EAX))->reg_name,
6049                      register_prefix,
6050                      i.op[op].regs->reg_name,
6051                      i.suffix);
6052 #endif
6053           continue;
6054         }
6055       /* Any other register is bad.  */
6056       if (i.types[op].bitfield.reg
6057           || i.types[op].bitfield.regmmx
6058           || i.types[op].bitfield.regsimd
6059           || i.types[op].bitfield.sreg2
6060           || i.types[op].bitfield.sreg3
6061           || i.types[op].bitfield.control
6062           || i.types[op].bitfield.debug
6063           || i.types[op].bitfield.test)
6064         {
6065           as_bad (_("`%s%s' not allowed with `%s%c'"),
6066                   register_prefix,
6067                   i.op[op].regs->reg_name,
6068                   i.tm.name,
6069                   i.suffix);
6070           return 0;
6071         }
6072     }
6073   return 1;
6074 }
6075
6076 static int
6077 check_long_reg (void)
6078 {
6079   int op;
6080
6081   for (op = i.operands; --op >= 0;)
6082     /* Skip non-register operands. */
6083     if (!i.types[op].bitfield.reg)
6084       continue;
6085     /* Reject eight bit registers, except where the template requires
6086        them. (eg. movzb)  */
6087     else if (i.types[op].bitfield.byte
6088              && (i.tm.operand_types[op].bitfield.reg
6089                  || i.tm.operand_types[op].bitfield.acc)
6090              && (i.tm.operand_types[op].bitfield.word
6091                  || i.tm.operand_types[op].bitfield.dword))
6092       {
6093         as_bad (_("`%s%s' not allowed with `%s%c'"),
6094                 register_prefix,
6095                 i.op[op].regs->reg_name,
6096                 i.tm.name,
6097                 i.suffix);
6098         return 0;
6099       }
6100     /* Warn if the e prefix on a general reg is missing.  */
6101     else if ((!quiet_warnings || flag_code == CODE_64BIT)
6102              && i.types[op].bitfield.word
6103              && (i.tm.operand_types[op].bitfield.reg
6104                  || i.tm.operand_types[op].bitfield.acc)
6105              && i.tm.operand_types[op].bitfield.dword)
6106       {
6107         /* Prohibit these changes in the 64bit mode, since the
6108            lowering is more complicated.  */
6109         if (flag_code == CODE_64BIT)
6110           {
6111             as_bad (_("incorrect register `%s%s' used with `%c' suffix"),
6112                     register_prefix, i.op[op].regs->reg_name,
6113                     i.suffix);
6114             return 0;
6115           }
6116 #if REGISTER_WARNINGS
6117         as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
6118                  register_prefix,
6119                  (i.op[op].regs + REGNAM_EAX - REGNAM_AX)->reg_name,
6120                  register_prefix, i.op[op].regs->reg_name, i.suffix);
6121 #endif
6122       }
6123     /* Warn if the r prefix on a general reg is present.  */
6124     else if (i.types[op].bitfield.qword
6125              && (i.tm.operand_types[op].bitfield.reg
6126                  || i.tm.operand_types[op].bitfield.acc)
6127              && i.tm.operand_types[op].bitfield.dword)
6128       {
6129         if (intel_syntax
6130             && i.tm.opcode_modifier.toqword
6131             && !i.types[0].bitfield.regsimd)
6132           {
6133             /* Convert to QWORD.  We want REX byte. */
6134             i.suffix = QWORD_MNEM_SUFFIX;
6135           }
6136         else
6137           {
6138             as_bad (_("incorrect register `%s%s' used with `%c' suffix"),
6139                     register_prefix, i.op[op].regs->reg_name,
6140                     i.suffix);
6141             return 0;
6142           }
6143       }
6144   return 1;
6145 }
6146
6147 static int
6148 check_qword_reg (void)
6149 {
6150   int op;
6151
6152   for (op = i.operands; --op >= 0; )
6153     /* Skip non-register operands. */
6154     if (!i.types[op].bitfield.reg)
6155       continue;
6156     /* Reject eight bit registers, except where the template requires
6157        them. (eg. movzb)  */
6158     else if (i.types[op].bitfield.byte
6159              && (i.tm.operand_types[op].bitfield.reg
6160                  || i.tm.operand_types[op].bitfield.acc)
6161              && (i.tm.operand_types[op].bitfield.word
6162                  || i.tm.operand_types[op].bitfield.dword))
6163       {
6164         as_bad (_("`%s%s' not allowed with `%s%c'"),
6165                 register_prefix,
6166                 i.op[op].regs->reg_name,
6167                 i.tm.name,
6168                 i.suffix);
6169         return 0;
6170       }
6171     /* Warn if the r prefix on a general reg is missing.  */
6172     else if ((i.types[op].bitfield.word
6173               || i.types[op].bitfield.dword)
6174              && (i.tm.operand_types[op].bitfield.reg
6175                  || i.tm.operand_types[op].bitfield.acc)
6176              && i.tm.operand_types[op].bitfield.qword)
6177       {
6178         /* Prohibit these changes in the 64bit mode, since the
6179            lowering is more complicated.  */
6180         if (intel_syntax
6181             && i.tm.opcode_modifier.todword
6182             && !i.types[0].bitfield.regsimd)
6183           {
6184             /* Convert to DWORD.  We don't want REX byte. */
6185             i.suffix = LONG_MNEM_SUFFIX;
6186           }
6187         else
6188           {
6189             as_bad (_("incorrect register `%s%s' used with `%c' suffix"),
6190                     register_prefix, i.op[op].regs->reg_name,
6191                     i.suffix);
6192             return 0;
6193           }
6194       }
6195   return 1;
6196 }
6197
6198 static int
6199 check_word_reg (void)
6200 {
6201   int op;
6202   for (op = i.operands; --op >= 0;)
6203     /* Skip non-register operands. */
6204     if (!i.types[op].bitfield.reg)
6205       continue;
6206     /* Reject eight bit registers, except where the template requires
6207        them. (eg. movzb)  */
6208     else if (i.types[op].bitfield.byte
6209              && (i.tm.operand_types[op].bitfield.reg
6210                  || i.tm.operand_types[op].bitfield.acc)
6211              && (i.tm.operand_types[op].bitfield.word
6212                  || i.tm.operand_types[op].bitfield.dword))
6213       {
6214         as_bad (_("`%s%s' not allowed with `%s%c'"),
6215                 register_prefix,
6216                 i.op[op].regs->reg_name,
6217                 i.tm.name,
6218                 i.suffix);
6219         return 0;
6220       }
6221     /* Warn if the e or r prefix on a general reg is present.  */
6222     else if ((!quiet_warnings || flag_code == CODE_64BIT)
6223              && (i.types[op].bitfield.dword
6224                  || i.types[op].bitfield.qword)
6225              && (i.tm.operand_types[op].bitfield.reg
6226                  || i.tm.operand_types[op].bitfield.acc)
6227              && i.tm.operand_types[op].bitfield.word)
6228       {
6229         /* Prohibit these changes in the 64bit mode, since the
6230            lowering is more complicated.  */
6231         if (flag_code == CODE_64BIT)
6232           {
6233             as_bad (_("incorrect register `%s%s' used with `%c' suffix"),
6234                     register_prefix, i.op[op].regs->reg_name,
6235                     i.suffix);
6236             return 0;
6237           }
6238 #if REGISTER_WARNINGS
6239         as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
6240                  register_prefix,
6241                  (i.op[op].regs + REGNAM_AX - REGNAM_EAX)->reg_name,
6242                  register_prefix, i.op[op].regs->reg_name, i.suffix);
6243 #endif
6244       }
6245   return 1;
6246 }
6247
6248 static int
6249 update_imm (unsigned int j)
6250 {
6251   i386_operand_type overlap = i.types[j];
6252   if ((overlap.bitfield.imm8
6253        || overlap.bitfield.imm8s
6254        || overlap.bitfield.imm16
6255        || overlap.bitfield.imm32
6256        || overlap.bitfield.imm32s
6257        || overlap.bitfield.imm64)
6258       && !operand_type_equal (&overlap, &imm8)
6259       && !operand_type_equal (&overlap, &imm8s)
6260       && !operand_type_equal (&overlap, &imm16)
6261       && !operand_type_equal (&overlap, &imm32)
6262       && !operand_type_equal (&overlap, &imm32s)
6263       && !operand_type_equal (&overlap, &imm64))
6264     {
6265       if (i.suffix)
6266         {
6267           i386_operand_type temp;
6268
6269           operand_type_set (&temp, 0);
6270           if (i.suffix == BYTE_MNEM_SUFFIX)
6271             {
6272               temp.bitfield.imm8 = overlap.bitfield.imm8;
6273               temp.bitfield.imm8s = overlap.bitfield.imm8s;
6274             }
6275           else if (i.suffix == WORD_MNEM_SUFFIX)
6276             temp.bitfield.imm16 = overlap.bitfield.imm16;
6277           else if (i.suffix == QWORD_MNEM_SUFFIX)
6278             {
6279               temp.bitfield.imm64 = overlap.bitfield.imm64;
6280               temp.bitfield.imm32s = overlap.bitfield.imm32s;
6281             }
6282           else
6283             temp.bitfield.imm32 = overlap.bitfield.imm32;
6284           overlap = temp;
6285         }
6286       else if (operand_type_equal (&overlap, &imm16_32_32s)
6287                || operand_type_equal (&overlap, &imm16_32)
6288                || operand_type_equal (&overlap, &imm16_32s))
6289         {
6290           if ((flag_code == CODE_16BIT) ^ (i.prefix[DATA_PREFIX] != 0))
6291             overlap = imm16;
6292           else
6293             overlap = imm32s;
6294         }
6295       if (!operand_type_equal (&overlap, &imm8)
6296           && !operand_type_equal (&overlap, &imm8s)
6297           && !operand_type_equal (&overlap, &imm16)
6298           && !operand_type_equal (&overlap, &imm32)
6299           && !operand_type_equal (&overlap, &imm32s)
6300           && !operand_type_equal (&overlap, &imm64))
6301         {
6302           as_bad (_("no instruction mnemonic suffix given; "
6303                     "can't determine immediate size"));
6304           return 0;
6305         }
6306     }
6307   i.types[j] = overlap;
6308
6309   return 1;
6310 }
6311
6312 static int
6313 finalize_imm (void)
6314 {
6315   unsigned int j, n;
6316
6317   /* Update the first 2 immediate operands.  */
6318   n = i.operands > 2 ? 2 : i.operands;
6319   if (n)
6320     {
6321       for (j = 0; j < n; j++)
6322         if (update_imm (j) == 0)
6323           return 0;
6324
6325       /* The 3rd operand can't be immediate operand.  */
6326       gas_assert (operand_type_check (i.types[2], imm) == 0);
6327     }
6328
6329   return 1;
6330 }
6331
6332 static int
6333 process_operands (void)
6334 {
6335   /* Default segment register this instruction will use for memory
6336      accesses.  0 means unknown.  This is only for optimizing out
6337      unnecessary segment overrides.  */
6338   const seg_entry *default_seg = 0;
6339
6340   if (i.tm.opcode_modifier.sse2avx && i.tm.opcode_modifier.vexvvvv)
6341     {
6342       unsigned int dupl = i.operands;
6343       unsigned int dest = dupl - 1;
6344       unsigned int j;
6345
6346       /* The destination must be an xmm register.  */
6347       gas_assert (i.reg_operands
6348                   && MAX_OPERANDS > dupl
6349                   && operand_type_equal (&i.types[dest], &regxmm));
6350
6351       if (i.tm.operand_types[0].bitfield.acc
6352           && i.tm.operand_types[0].bitfield.xmmword)
6353         {
6354           if (i.tm.opcode_modifier.vexsources == VEX3SOURCES)
6355             {
6356               /* Keep xmm0 for instructions with VEX prefix and 3
6357                  sources.  */
6358               i.tm.operand_types[0].bitfield.acc = 0;
6359               i.tm.operand_types[0].bitfield.regsimd = 1;
6360               goto duplicate;
6361             }
6362           else
6363             {
6364               /* We remove the first xmm0 and keep the number of
6365                  operands unchanged, which in fact duplicates the
6366                  destination.  */
6367               for (j = 1; j < i.operands; j++)
6368                 {
6369                   i.op[j - 1] = i.op[j];
6370                   i.types[j - 1] = i.types[j];
6371                   i.tm.operand_types[j - 1] = i.tm.operand_types[j];
6372                 }
6373             }
6374         }
6375       else if (i.tm.opcode_modifier.implicit1stxmm0)
6376         {
6377           gas_assert ((MAX_OPERANDS - 1) > dupl
6378                       && (i.tm.opcode_modifier.vexsources
6379                           == VEX3SOURCES));
6380
6381           /* Add the implicit xmm0 for instructions with VEX prefix
6382              and 3 sources.  */
6383           for (j = i.operands; j > 0; j--)
6384             {
6385               i.op[j] = i.op[j - 1];
6386               i.types[j] = i.types[j - 1];
6387               i.tm.operand_types[j] = i.tm.operand_types[j - 1];
6388             }
6389           i.op[0].regs
6390             = (const reg_entry *) hash_find (reg_hash, "xmm0");
6391           i.types[0] = regxmm;
6392           i.tm.operand_types[0] = regxmm;
6393
6394           i.operands += 2;
6395           i.reg_operands += 2;
6396           i.tm.operands += 2;
6397
6398           dupl++;
6399           dest++;
6400           i.op[dupl] = i.op[dest];
6401           i.types[dupl] = i.types[dest];
6402           i.tm.operand_types[dupl] = i.tm.operand_types[dest];
6403         }
6404       else
6405         {
6406 duplicate:
6407           i.operands++;
6408           i.reg_operands++;
6409           i.tm.operands++;
6410
6411           i.op[dupl] = i.op[dest];
6412           i.types[dupl] = i.types[dest];
6413           i.tm.operand_types[dupl] = i.tm.operand_types[dest];
6414         }
6415
6416        if (i.tm.opcode_modifier.immext)
6417          process_immext ();
6418     }
6419   else if (i.tm.operand_types[0].bitfield.acc
6420            && i.tm.operand_types[0].bitfield.xmmword)
6421     {
6422       unsigned int j;
6423
6424       for (j = 1; j < i.operands; j++)
6425         {
6426           i.op[j - 1] = i.op[j];
6427           i.types[j - 1] = i.types[j];
6428
6429           /* We need to adjust fields in i.tm since they are used by
6430              build_modrm_byte.  */
6431           i.tm.operand_types [j - 1] = i.tm.operand_types [j];
6432         }
6433
6434       i.operands--;
6435       i.reg_operands--;
6436       i.tm.operands--;
6437     }
6438   else if (i.tm.opcode_modifier.implicitquadgroup)
6439     {
6440       unsigned int regnum, first_reg_in_group, last_reg_in_group;
6441
6442       /* The second operand must be {x,y,z}mmN, where N is a multiple of 4. */
6443       gas_assert (i.operands >= 2 && i.types[1].bitfield.regsimd);
6444       regnum = register_number (i.op[1].regs);
6445       first_reg_in_group = regnum & ~3;
6446       last_reg_in_group = first_reg_in_group + 3;
6447       if (regnum != first_reg_in_group)
6448         as_warn (_("source register `%s%s' implicitly denotes"
6449                    " `%s%.3s%u' to `%s%.3s%u' source group in `%s'"),
6450                  register_prefix, i.op[1].regs->reg_name,
6451                  register_prefix, i.op[1].regs->reg_name, first_reg_in_group,
6452                  register_prefix, i.op[1].regs->reg_name, last_reg_in_group,
6453                  i.tm.name);
6454     }
6455   else if (i.tm.opcode_modifier.regkludge)
6456     {
6457       /* The imul $imm, %reg instruction is converted into
6458          imul $imm, %reg, %reg, and the clr %reg instruction
6459          is converted into xor %reg, %reg.  */
6460
6461       unsigned int first_reg_op;
6462
6463       if (operand_type_check (i.types[0], reg))
6464         first_reg_op = 0;
6465       else
6466         first_reg_op = 1;
6467       /* Pretend we saw the extra register operand.  */
6468       gas_assert (i.reg_operands == 1
6469                   && i.op[first_reg_op + 1].regs == 0);
6470       i.op[first_reg_op + 1].regs = i.op[first_reg_op].regs;
6471       i.types[first_reg_op + 1] = i.types[first_reg_op];
6472       i.operands++;
6473       i.reg_operands++;
6474     }
6475
6476   if (i.tm.opcode_modifier.shortform)
6477     {
6478       if (i.types[0].bitfield.sreg2
6479           || i.types[0].bitfield.sreg3)
6480         {
6481           if (i.tm.base_opcode == POP_SEG_SHORT
6482               && i.op[0].regs->reg_num == 1)
6483             {
6484               as_bad (_("you can't `pop %scs'"), register_prefix);
6485               return 0;
6486             }
6487           i.tm.base_opcode |= (i.op[0].regs->reg_num << 3);
6488           if ((i.op[0].regs->reg_flags & RegRex) != 0)
6489             i.rex |= REX_B;
6490         }
6491       else
6492         {
6493           /* The register or float register operand is in operand
6494              0 or 1.  */
6495           unsigned int op;
6496
6497           if ((i.types[0].bitfield.reg && i.types[0].bitfield.tbyte)
6498               || operand_type_check (i.types[0], reg))
6499             op = 0;
6500           else
6501             op = 1;
6502           /* Register goes in low 3 bits of opcode.  */
6503           i.tm.base_opcode |= i.op[op].regs->reg_num;
6504           if ((i.op[op].regs->reg_flags & RegRex) != 0)
6505             i.rex |= REX_B;
6506           if (!quiet_warnings && i.tm.opcode_modifier.ugh)
6507             {
6508               /* Warn about some common errors, but press on regardless.
6509                  The first case can be generated by gcc (<= 2.8.1).  */
6510               if (i.operands == 2)
6511                 {
6512                   /* Reversed arguments on faddp, fsubp, etc.  */
6513                   as_warn (_("translating to `%s %s%s,%s%s'"), i.tm.name,
6514                            register_prefix, i.op[!intel_syntax].regs->reg_name,
6515                            register_prefix, i.op[intel_syntax].regs->reg_name);
6516                 }
6517               else
6518                 {
6519                   /* Extraneous `l' suffix on fp insn.  */
6520                   as_warn (_("translating to `%s %s%s'"), i.tm.name,
6521                            register_prefix, i.op[0].regs->reg_name);
6522                 }
6523             }
6524         }
6525     }
6526   else if (i.tm.opcode_modifier.modrm)
6527     {
6528       /* The opcode is completed (modulo i.tm.extension_opcode which
6529          must be put into the modrm byte).  Now, we make the modrm and
6530          index base bytes based on all the info we've collected.  */
6531
6532       default_seg = build_modrm_byte ();
6533     }
6534   else if ((i.tm.base_opcode & ~0x3) == MOV_AX_DISP32)
6535     {
6536       default_seg = &ds;
6537     }
6538   else if (i.tm.opcode_modifier.isstring)
6539     {
6540       /* For the string instructions that allow a segment override
6541          on one of their operands, the default segment is ds.  */
6542       default_seg = &ds;
6543     }
6544
6545   if (i.tm.base_opcode == 0x8d /* lea */
6546       && i.seg[0]
6547       && !quiet_warnings)
6548     as_warn (_("segment override on `%s' is ineffectual"), i.tm.name);
6549
6550   /* If a segment was explicitly specified, and the specified segment
6551      is not the default, use an opcode prefix to select it.  If we
6552      never figured out what the default segment is, then default_seg
6553      will be zero at this point, and the specified segment prefix will
6554      always be used.  */
6555   if ((i.seg[0]) && (i.seg[0] != default_seg))
6556     {
6557       if (!add_prefix (i.seg[0]->seg_prefix))
6558         return 0;
6559     }
6560   return 1;
6561 }
6562
6563 static const seg_entry *
6564 build_modrm_byte (void)
6565 {
6566   const seg_entry *default_seg = 0;
6567   unsigned int source, dest;
6568   int vex_3_sources;
6569
6570   vex_3_sources = i.tm.opcode_modifier.vexsources == VEX3SOURCES;
6571   if (vex_3_sources)
6572     {
6573       unsigned int nds, reg_slot;
6574       expressionS *exp;
6575
6576       gas_assert (!i.tm.opcode_modifier.veximmext
6577                  || !i.tm.opcode_modifier.immext);
6578
6579       dest = i.operands - 1;
6580       nds = dest - 1;
6581
6582       /* There are 2 kinds of instructions:
6583          1. 5 operands: 4 register operands or 3 register operands
6584          plus 1 memory operand plus one Vec_Imm4 operand, VexXDS, and
6585          VexW0 or VexW1.  The destination must be either XMM, YMM or
6586          ZMM register.
6587          2. 4 operands: 4 register operands or 3 register operands
6588          plus 1 memory operand, VexXDS, and VexImmExt  */
6589       gas_assert ((i.reg_operands == 4
6590                    || (i.reg_operands == 3 && i.mem_operands == 1))
6591                   && i.tm.opcode_modifier.vexvvvv == VEXXDS
6592                   && (i.tm.opcode_modifier.veximmext
6593                       || (i.imm_operands == 1
6594                           && i.types[0].bitfield.vec_imm4
6595                           && (i.tm.opcode_modifier.vexw == VEXW0
6596                               || i.tm.opcode_modifier.vexw == VEXW1)
6597                           && i.tm.operand_types[dest].bitfield.regsimd)));
6598
6599       if (i.imm_operands == 0)
6600         {
6601           /* When there is no immediate operand, generate an 8bit
6602              immediate operand to encode the first operand.  */
6603           exp = &im_expressions[i.imm_operands++];
6604           i.op[i.operands].imms = exp;
6605           i.types[i.operands] = imm8;
6606           i.operands++;
6607           /* If VexW1 is set, the first operand is the source and
6608              the second operand is encoded in the immediate operand.  */
6609           if (i.tm.opcode_modifier.vexw == VEXW1)
6610             {
6611               source = 0;
6612               reg_slot = 1;
6613             }
6614           else
6615             {
6616               source = 1;
6617               reg_slot = 0;
6618             }
6619
6620           gas_assert (i.tm.operand_types[reg_slot].bitfield.regsimd);
6621           exp->X_op = O_constant;
6622           exp->X_add_number = register_number (i.op[reg_slot].regs) << 4;
6623           gas_assert ((i.op[reg_slot].regs->reg_flags & RegVRex) == 0);
6624         }
6625       else
6626         {
6627           unsigned int imm_slot;
6628
6629           if (i.tm.opcode_modifier.vexw == VEXW0)
6630             {
6631               /* If VexW0 is set, the third operand is the source and
6632                  the second operand is encoded in the immediate
6633                  operand.  */
6634               source = 2;
6635               reg_slot = 1;
6636             }
6637           else
6638             {
6639               /* VexW1 is set, the second operand is the source and
6640                  the third operand is encoded in the immediate
6641                  operand.  */
6642               source = 1;
6643               reg_slot = 2;
6644             }
6645
6646           if (i.tm.opcode_modifier.immext)
6647             {
6648               /* When ImmExt is set, the immediate byte is the last
6649                  operand.  */
6650               imm_slot = i.operands - 1;
6651               source--;
6652               reg_slot--;
6653             }
6654           else
6655             {
6656               imm_slot = 0;
6657
6658               /* Turn on Imm8 so that output_imm will generate it.  */
6659               i.types[imm_slot].bitfield.imm8 = 1;
6660             }
6661
6662           gas_assert (i.tm.operand_types[reg_slot].bitfield.regsimd);
6663           i.op[imm_slot].imms->X_add_number
6664               |= register_number (i.op[reg_slot].regs) << 4;
6665           gas_assert ((i.op[reg_slot].regs->reg_flags & RegVRex) == 0);
6666         }
6667
6668       gas_assert (i.tm.operand_types[nds].bitfield.regsimd);
6669       i.vex.register_specifier = i.op[nds].regs;
6670     }
6671   else
6672     source = dest = 0;
6673
6674   /* i.reg_operands MUST be the number of real register operands;
6675      implicit registers do not count.  If there are 3 register
6676      operands, it must be a instruction with VexNDS.  For a
6677      instruction with VexNDD, the destination register is encoded
6678      in VEX prefix.  If there are 4 register operands, it must be
6679      a instruction with VEX prefix and 3 sources.  */
6680   if (i.mem_operands == 0
6681       && ((i.reg_operands == 2
6682            && i.tm.opcode_modifier.vexvvvv <= VEXXDS)
6683           || (i.reg_operands == 3
6684               && i.tm.opcode_modifier.vexvvvv == VEXXDS)
6685           || (i.reg_operands == 4 && vex_3_sources)))
6686     {
6687       switch (i.operands)
6688         {
6689         case 2:
6690           source = 0;
6691           break;
6692         case 3:
6693           /* When there are 3 operands, one of them may be immediate,
6694              which may be the first or the last operand.  Otherwise,
6695              the first operand must be shift count register (cl) or it
6696              is an instruction with VexNDS. */
6697           gas_assert (i.imm_operands == 1
6698                       || (i.imm_operands == 0
6699                           && (i.tm.opcode_modifier.vexvvvv == VEXXDS
6700                               || i.types[0].bitfield.shiftcount)));
6701           if (operand_type_check (i.types[0], imm)
6702               || i.types[0].bitfield.shiftcount)
6703             source = 1;
6704           else
6705             source = 0;
6706           break;
6707         case 4:
6708           /* When there are 4 operands, the first two must be 8bit
6709              immediate operands. The source operand will be the 3rd
6710              one.
6711
6712              For instructions with VexNDS, if the first operand
6713              an imm8, the source operand is the 2nd one.  If the last
6714              operand is imm8, the source operand is the first one.  */
6715           gas_assert ((i.imm_operands == 2
6716                        && i.types[0].bitfield.imm8
6717                        && i.types[1].bitfield.imm8)
6718                       || (i.tm.opcode_modifier.vexvvvv == VEXXDS
6719                           && i.imm_operands == 1
6720                           && (i.types[0].bitfield.imm8
6721                               || i.types[i.operands - 1].bitfield.imm8
6722                               || i.rounding)));
6723           if (i.imm_operands == 2)
6724             source = 2;
6725           else
6726             {
6727               if (i.types[0].bitfield.imm8)
6728                 source = 1;
6729               else
6730                 source = 0;
6731             }
6732           break;
6733         case 5:
6734           if (is_evex_encoding (&i.tm))
6735             {
6736               /* For EVEX instructions, when there are 5 operands, the
6737                  first one must be immediate operand.  If the second one
6738                  is immediate operand, the source operand is the 3th
6739                  one.  If the last one is immediate operand, the source
6740                  operand is the 2nd one.  */
6741               gas_assert (i.imm_operands == 2
6742                           && i.tm.opcode_modifier.sae
6743                           && operand_type_check (i.types[0], imm));
6744               if (operand_type_check (i.types[1], imm))
6745                 source = 2;
6746               else if (operand_type_check (i.types[4], imm))
6747                 source = 1;
6748               else
6749                 abort ();
6750             }
6751           break;
6752         default:
6753           abort ();
6754         }
6755
6756       if (!vex_3_sources)
6757         {
6758           dest = source + 1;
6759
6760           /* RC/SAE operand could be between DEST and SRC.  That happens
6761              when one operand is GPR and the other one is XMM/YMM/ZMM
6762              register.  */
6763           if (i.rounding && i.rounding->operand == (int) dest)
6764             dest++;
6765
6766           if (i.tm.opcode_modifier.vexvvvv == VEXXDS)
6767             {
6768               /* For instructions with VexNDS, the register-only source
6769                  operand must be a 32/64bit integer, XMM, YMM, ZMM, or mask
6770                  register.  It is encoded in VEX prefix.  We need to
6771                  clear RegMem bit before calling operand_type_equal.  */
6772
6773               i386_operand_type op;
6774               unsigned int vvvv;
6775
6776               /* Check register-only source operand when two source
6777                  operands are swapped.  */
6778               if (!i.tm.operand_types[source].bitfield.baseindex
6779                   && i.tm.operand_types[dest].bitfield.baseindex)
6780                 {
6781                   vvvv = source;
6782                   source = dest;
6783                 }
6784               else
6785                 vvvv = dest;
6786
6787               op = i.tm.operand_types[vvvv];
6788               op.bitfield.regmem = 0;
6789               if ((dest + 1) >= i.operands
6790                   || ((!op.bitfield.reg
6791                        || (!op.bitfield.dword && !op.bitfield.qword))
6792                       && !op.bitfield.regsimd
6793                       && !operand_type_equal (&op, &regmask)))
6794                 abort ();
6795               i.vex.register_specifier = i.op[vvvv].regs;
6796               dest++;
6797             }
6798         }
6799
6800       i.rm.mode = 3;
6801       /* One of the register operands will be encoded in the i.tm.reg
6802          field, the other in the combined i.tm.mode and i.tm.regmem
6803          fields.  If no form of this instruction supports a memory
6804          destination operand, then we assume the source operand may
6805          sometimes be a memory operand and so we need to store the
6806          destination in the i.rm.reg field.  */
6807       if (!i.tm.operand_types[dest].bitfield.regmem
6808           && operand_type_check (i.tm.operand_types[dest], anymem) == 0)
6809         {
6810           i.rm.reg = i.op[dest].regs->reg_num;
6811           i.rm.regmem = i.op[source].regs->reg_num;
6812           if ((i.op[dest].regs->reg_flags & RegRex) != 0)
6813             i.rex |= REX_R;
6814           if ((i.op[dest].regs->reg_flags & RegVRex) != 0)
6815             i.vrex |= REX_R;
6816           if ((i.op[source].regs->reg_flags & RegRex) != 0)
6817             i.rex |= REX_B;
6818           if ((i.op[source].regs->reg_flags & RegVRex) != 0)
6819             i.vrex |= REX_B;
6820         }
6821       else
6822         {
6823           i.rm.reg = i.op[source].regs->reg_num;
6824           i.rm.regmem = i.op[dest].regs->reg_num;
6825           if ((i.op[dest].regs->reg_flags & RegRex) != 0)
6826             i.rex |= REX_B;
6827           if ((i.op[dest].regs->reg_flags & RegVRex) != 0)
6828             i.vrex |= REX_B;
6829           if ((i.op[source].regs->reg_flags & RegRex) != 0)
6830             i.rex |= REX_R;
6831           if ((i.op[source].regs->reg_flags & RegVRex) != 0)
6832             i.vrex |= REX_R;
6833         }
6834       if (flag_code != CODE_64BIT && (i.rex & (REX_R | REX_B)))
6835         {
6836           if (!i.types[0].bitfield.control
6837               && !i.types[1].bitfield.control)
6838             abort ();
6839           i.rex &= ~(REX_R | REX_B);
6840           add_prefix (LOCK_PREFIX_OPCODE);
6841         }
6842     }
6843   else
6844     {                   /* If it's not 2 reg operands...  */
6845       unsigned int mem;
6846
6847       if (i.mem_operands)
6848         {
6849           unsigned int fake_zero_displacement = 0;
6850           unsigned int op;
6851
6852           for (op = 0; op < i.operands; op++)
6853             if (operand_type_check (i.types[op], anymem))
6854               break;
6855           gas_assert (op < i.operands);
6856
6857           if (i.tm.opcode_modifier.vecsib)
6858             {
6859               if (i.index_reg->reg_num == RegEiz
6860                   || i.index_reg->reg_num == RegRiz)
6861                 abort ();
6862
6863               i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
6864               if (!i.base_reg)
6865                 {
6866                   i.sib.base = NO_BASE_REGISTER;
6867                   i.sib.scale = i.log2_scale_factor;
6868                   i.types[op].bitfield.disp8 = 0;
6869                   i.types[op].bitfield.disp16 = 0;
6870                   i.types[op].bitfield.disp64 = 0;
6871                   if (flag_code != CODE_64BIT || i.prefix[ADDR_PREFIX])
6872                     {
6873                       /* Must be 32 bit */
6874                       i.types[op].bitfield.disp32 = 1;
6875                       i.types[op].bitfield.disp32s = 0;
6876                     }
6877                   else
6878                     {
6879                       i.types[op].bitfield.disp32 = 0;
6880                       i.types[op].bitfield.disp32s = 1;
6881                     }
6882                 }
6883               i.sib.index = i.index_reg->reg_num;
6884               if ((i.index_reg->reg_flags & RegRex) != 0)
6885                 i.rex |= REX_X;
6886               if ((i.index_reg->reg_flags & RegVRex) != 0)
6887                 i.vrex |= REX_X;
6888             }
6889
6890           default_seg = &ds;
6891
6892           if (i.base_reg == 0)
6893             {
6894               i.rm.mode = 0;
6895               if (!i.disp_operands)
6896                 fake_zero_displacement = 1;
6897               if (i.index_reg == 0)
6898                 {
6899                   i386_operand_type newdisp;
6900
6901                   gas_assert (!i.tm.opcode_modifier.vecsib);
6902                   /* Operand is just <disp>  */
6903                   if (flag_code == CODE_64BIT)
6904                     {
6905                       /* 64bit mode overwrites the 32bit absolute
6906                          addressing by RIP relative addressing and
6907                          absolute addressing is encoded by one of the
6908                          redundant SIB forms.  */
6909                       i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
6910                       i.sib.base = NO_BASE_REGISTER;
6911                       i.sib.index = NO_INDEX_REGISTER;
6912                       newdisp = (!i.prefix[ADDR_PREFIX] ? disp32s : disp32);
6913                     }
6914                   else if ((flag_code == CODE_16BIT)
6915                            ^ (i.prefix[ADDR_PREFIX] != 0))
6916                     {
6917                       i.rm.regmem = NO_BASE_REGISTER_16;
6918                       newdisp = disp16;
6919                     }
6920                   else
6921                     {
6922                       i.rm.regmem = NO_BASE_REGISTER;
6923                       newdisp = disp32;
6924                     }
6925                   i.types[op] = operand_type_and_not (i.types[op], anydisp);
6926                   i.types[op] = operand_type_or (i.types[op], newdisp);
6927                 }
6928               else if (!i.tm.opcode_modifier.vecsib)
6929                 {
6930                   /* !i.base_reg && i.index_reg  */
6931                   if (i.index_reg->reg_num == RegEiz
6932                       || i.index_reg->reg_num == RegRiz)
6933                     i.sib.index = NO_INDEX_REGISTER;
6934                   else
6935                     i.sib.index = i.index_reg->reg_num;
6936                   i.sib.base = NO_BASE_REGISTER;
6937                   i.sib.scale = i.log2_scale_factor;
6938                   i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
6939                   i.types[op].bitfield.disp8 = 0;
6940                   i.types[op].bitfield.disp16 = 0;
6941                   i.types[op].bitfield.disp64 = 0;
6942                   if (flag_code != CODE_64BIT || i.prefix[ADDR_PREFIX])
6943                     {
6944                       /* Must be 32 bit */
6945                       i.types[op].bitfield.disp32 = 1;
6946                       i.types[op].bitfield.disp32s = 0;
6947                     }
6948                   else
6949                     {
6950                       i.types[op].bitfield.disp32 = 0;
6951                       i.types[op].bitfield.disp32s = 1;
6952                     }
6953                   if ((i.index_reg->reg_flags & RegRex) != 0)
6954                     i.rex |= REX_X;
6955                 }
6956             }
6957           /* RIP addressing for 64bit mode.  */
6958           else if (i.base_reg->reg_num == RegRip ||
6959                    i.base_reg->reg_num == RegEip)
6960             {
6961               gas_assert (!i.tm.opcode_modifier.vecsib);
6962               i.rm.regmem = NO_BASE_REGISTER;
6963               i.types[op].bitfield.disp8 = 0;
6964               i.types[op].bitfield.disp16 = 0;
6965               i.types[op].bitfield.disp32 = 0;
6966               i.types[op].bitfield.disp32s = 1;
6967               i.types[op].bitfield.disp64 = 0;
6968               i.flags[op] |= Operand_PCrel;
6969               if (! i.disp_operands)
6970                 fake_zero_displacement = 1;
6971             }
6972           else if (i.base_reg->reg_type.bitfield.word)
6973             {
6974               gas_assert (!i.tm.opcode_modifier.vecsib);
6975               switch (i.base_reg->reg_num)
6976                 {
6977                 case 3: /* (%bx)  */
6978                   if (i.index_reg == 0)
6979                     i.rm.regmem = 7;
6980                   else /* (%bx,%si) -> 0, or (%bx,%di) -> 1  */
6981                     i.rm.regmem = i.index_reg->reg_num - 6;
6982                   break;
6983                 case 5: /* (%bp)  */
6984                   default_seg = &ss;
6985                   if (i.index_reg == 0)
6986                     {
6987                       i.rm.regmem = 6;
6988                       if (operand_type_check (i.types[op], disp) == 0)
6989                         {
6990                           /* fake (%bp) into 0(%bp)  */
6991                           i.types[op].bitfield.disp8 = 1;
6992                           fake_zero_displacement = 1;
6993                         }
6994                     }
6995                   else /* (%bp,%si) -> 2, or (%bp,%di) -> 3  */
6996                     i.rm.regmem = i.index_reg->reg_num - 6 + 2;
6997                   break;
6998                 default: /* (%si) -> 4 or (%di) -> 5  */
6999                   i.rm.regmem = i.base_reg->reg_num - 6 + 4;
7000                 }
7001               i.rm.mode = mode_from_disp_size (i.types[op]);
7002             }
7003           else /* i.base_reg and 32/64 bit mode  */
7004             {
7005               if (flag_code == CODE_64BIT
7006                   && operand_type_check (i.types[op], disp))
7007                 {
7008                   i.types[op].bitfield.disp16 = 0;
7009                   i.types[op].bitfield.disp64 = 0;
7010                   if (i.prefix[ADDR_PREFIX] == 0)
7011                     {
7012                       i.types[op].bitfield.disp32 = 0;
7013                       i.types[op].bitfield.disp32s = 1;
7014                     }
7015                   else
7016                     {
7017                       i.types[op].bitfield.disp32 = 1;
7018                       i.types[op].bitfield.disp32s = 0;
7019                     }
7020                 }
7021
7022               if (!i.tm.opcode_modifier.vecsib)
7023                 i.rm.regmem = i.base_reg->reg_num;
7024               if ((i.base_reg->reg_flags & RegRex) != 0)
7025                 i.rex |= REX_B;
7026               i.sib.base = i.base_reg->reg_num;
7027               /* x86-64 ignores REX prefix bit here to avoid decoder
7028                  complications.  */
7029               if (!(i.base_reg->reg_flags & RegRex)
7030                   && (i.base_reg->reg_num == EBP_REG_NUM
7031                    || i.base_reg->reg_num == ESP_REG_NUM))
7032                   default_seg = &ss;
7033               if (i.base_reg->reg_num == 5 && i.disp_operands == 0)
7034                 {
7035                   fake_zero_displacement = 1;
7036                   i.types[op].bitfield.disp8 = 1;
7037                 }
7038               i.sib.scale = i.log2_scale_factor;
7039               if (i.index_reg == 0)
7040                 {
7041                   gas_assert (!i.tm.opcode_modifier.vecsib);
7042                   /* <disp>(%esp) becomes two byte modrm with no index
7043                      register.  We've already stored the code for esp
7044                      in i.rm.regmem ie. ESCAPE_TO_TWO_BYTE_ADDRESSING.
7045                      Any base register besides %esp will not use the
7046                      extra modrm byte.  */
7047                   i.sib.index = NO_INDEX_REGISTER;
7048                 }
7049               else if (!i.tm.opcode_modifier.vecsib)
7050                 {
7051                   if (i.index_reg->reg_num == RegEiz
7052                       || i.index_reg->reg_num == RegRiz)
7053                     i.sib.index = NO_INDEX_REGISTER;
7054                   else
7055                     i.sib.index = i.index_reg->reg_num;
7056                   i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
7057                   if ((i.index_reg->reg_flags & RegRex) != 0)
7058                     i.rex |= REX_X;
7059                 }
7060
7061               if (i.disp_operands
7062                   && (i.reloc[op] == BFD_RELOC_386_TLS_DESC_CALL
7063                       || i.reloc[op] == BFD_RELOC_X86_64_TLSDESC_CALL))
7064                 i.rm.mode = 0;
7065               else
7066                 {
7067                   if (!fake_zero_displacement
7068                       && !i.disp_operands
7069                       && i.disp_encoding)
7070                     {
7071                       fake_zero_displacement = 1;
7072                       if (i.disp_encoding == disp_encoding_8bit)
7073                         i.types[op].bitfield.disp8 = 1;
7074                       else
7075                         i.types[op].bitfield.disp32 = 1;
7076                     }
7077                   i.rm.mode = mode_from_disp_size (i.types[op]);
7078                 }
7079             }
7080
7081           if (fake_zero_displacement)
7082             {
7083               /* Fakes a zero displacement assuming that i.types[op]
7084                  holds the correct displacement size.  */
7085               expressionS *exp;
7086
7087               gas_assert (i.op[op].disps == 0);
7088               exp = &disp_expressions[i.disp_operands++];
7089               i.op[op].disps = exp;
7090               exp->X_op = O_constant;
7091               exp->X_add_number = 0;
7092               exp->X_add_symbol = (symbolS *) 0;
7093               exp->X_op_symbol = (symbolS *) 0;
7094             }
7095
7096           mem = op;
7097         }
7098       else
7099         mem = ~0;
7100
7101       if (i.tm.opcode_modifier.vexsources == XOP2SOURCES)
7102         {
7103           if (operand_type_check (i.types[0], imm))
7104             i.vex.register_specifier = NULL;
7105           else
7106             {
7107               /* VEX.vvvv encodes one of the sources when the first
7108                  operand is not an immediate.  */
7109               if (i.tm.opcode_modifier.vexw == VEXW0)
7110                 i.vex.register_specifier = i.op[0].regs;
7111               else
7112                 i.vex.register_specifier = i.op[1].regs;
7113             }
7114
7115           /* Destination is a XMM register encoded in the ModRM.reg
7116              and VEX.R bit.  */
7117           i.rm.reg = i.op[2].regs->reg_num;
7118           if ((i.op[2].regs->reg_flags & RegRex) != 0)
7119             i.rex |= REX_R;
7120
7121           /* ModRM.rm and VEX.B encodes the other source.  */
7122           if (!i.mem_operands)
7123             {
7124               i.rm.mode = 3;
7125
7126               if (i.tm.opcode_modifier.vexw == VEXW0)
7127                 i.rm.regmem = i.op[1].regs->reg_num;
7128               else
7129                 i.rm.regmem = i.op[0].regs->reg_num;
7130
7131               if ((i.op[1].regs->reg_flags & RegRex) != 0)
7132                 i.rex |= REX_B;
7133             }
7134         }
7135       else if (i.tm.opcode_modifier.vexvvvv == VEXLWP)
7136         {
7137           i.vex.register_specifier = i.op[2].regs;
7138           if (!i.mem_operands)
7139             {
7140               i.rm.mode = 3;
7141               i.rm.regmem = i.op[1].regs->reg_num;
7142               if ((i.op[1].regs->reg_flags & RegRex) != 0)
7143                 i.rex |= REX_B;
7144             }
7145         }
7146       /* Fill in i.rm.reg or i.rm.regmem field with register operand
7147          (if any) based on i.tm.extension_opcode.  Again, we must be
7148          careful to make sure that segment/control/debug/test/MMX
7149          registers are coded into the i.rm.reg field.  */
7150       else if (i.reg_operands)
7151         {
7152           unsigned int op;
7153           unsigned int vex_reg = ~0;
7154
7155           for (op = 0; op < i.operands; op++)
7156             if (i.types[op].bitfield.reg
7157                 || i.types[op].bitfield.regmmx
7158                 || i.types[op].bitfield.regsimd
7159                 || i.types[op].bitfield.regbnd
7160                 || i.types[op].bitfield.regmask
7161                 || i.types[op].bitfield.sreg2
7162                 || i.types[op].bitfield.sreg3
7163                 || i.types[op].bitfield.control
7164                 || i.types[op].bitfield.debug
7165                 || i.types[op].bitfield.test)
7166               break;
7167
7168           if (vex_3_sources)
7169             op = dest;
7170           else if (i.tm.opcode_modifier.vexvvvv == VEXXDS)
7171             {
7172               /* For instructions with VexNDS, the register-only
7173                  source operand is encoded in VEX prefix. */
7174               gas_assert (mem != (unsigned int) ~0);
7175
7176               if (op > mem)
7177                 {
7178                   vex_reg = op++;
7179                   gas_assert (op < i.operands);
7180                 }
7181               else
7182                 {
7183                   /* Check register-only source operand when two source
7184                      operands are swapped.  */
7185                   if (!i.tm.operand_types[op].bitfield.baseindex
7186                       && i.tm.operand_types[op + 1].bitfield.baseindex)
7187                     {
7188                       vex_reg = op;
7189                       op += 2;
7190                       gas_assert (mem == (vex_reg + 1)
7191                                   && op < i.operands);
7192                     }
7193                   else
7194                     {
7195                       vex_reg = op + 1;
7196                       gas_assert (vex_reg < i.operands);
7197                     }
7198                 }
7199             }
7200           else if (i.tm.opcode_modifier.vexvvvv == VEXNDD)
7201             {
7202               /* For instructions with VexNDD, the register destination
7203                  is encoded in VEX prefix.  */
7204               if (i.mem_operands == 0)
7205                 {
7206                   /* There is no memory operand.  */
7207                   gas_assert ((op + 2) == i.operands);
7208                   vex_reg = op + 1;
7209                 }
7210               else
7211                 {
7212                   /* There are only 2 non-immediate operands.  */
7213                   gas_assert (op < i.imm_operands + 2
7214                               && i.operands == i.imm_operands + 2);
7215                   vex_reg = i.imm_operands + 1;
7216                 }
7217             }
7218           else
7219             gas_assert (op < i.operands);
7220
7221           if (vex_reg != (unsigned int) ~0)
7222             {
7223               i386_operand_type *type = &i.tm.operand_types[vex_reg];
7224
7225               if ((!type->bitfield.reg
7226                    || (!type->bitfield.dword && !type->bitfield.qword))
7227                   && !type->bitfield.regsimd
7228                   && !operand_type_equal (type, &regmask))
7229                 abort ();
7230
7231               i.vex.register_specifier = i.op[vex_reg].regs;
7232             }
7233
7234           /* Don't set OP operand twice.  */
7235           if (vex_reg != op)
7236             {
7237               /* If there is an extension opcode to put here, the
7238                  register number must be put into the regmem field.  */
7239               if (i.tm.extension_opcode != None)
7240                 {
7241                   i.rm.regmem = i.op[op].regs->reg_num;
7242                   if ((i.op[op].regs->reg_flags & RegRex) != 0)
7243                     i.rex |= REX_B;
7244                   if ((i.op[op].regs->reg_flags & RegVRex) != 0)
7245                     i.vrex |= REX_B;
7246                 }
7247               else
7248                 {
7249                   i.rm.reg = i.op[op].regs->reg_num;
7250                   if ((i.op[op].regs->reg_flags & RegRex) != 0)
7251                     i.rex |= REX_R;
7252                   if ((i.op[op].regs->reg_flags & RegVRex) != 0)
7253                     i.vrex |= REX_R;
7254                 }
7255             }
7256
7257           /* Now, if no memory operand has set i.rm.mode = 0, 1, 2 we
7258              must set it to 3 to indicate this is a register operand
7259              in the regmem field.  */
7260           if (!i.mem_operands)
7261             i.rm.mode = 3;
7262         }
7263
7264       /* Fill in i.rm.reg field with extension opcode (if any).  */
7265       if (i.tm.extension_opcode != None)
7266         i.rm.reg = i.tm.extension_opcode;
7267     }
7268   return default_seg;
7269 }
7270
7271 static void
7272 output_branch (void)
7273 {
7274   char *p;
7275   int size;
7276   int code16;
7277   int prefix;
7278   relax_substateT subtype;
7279   symbolS *sym;
7280   offsetT off;
7281
7282   code16 = flag_code == CODE_16BIT ? CODE16 : 0;
7283   size = i.disp_encoding == disp_encoding_32bit ? BIG : SMALL;
7284
7285   prefix = 0;
7286   if (i.prefix[DATA_PREFIX] != 0)
7287     {
7288       prefix = 1;
7289       i.prefixes -= 1;
7290       code16 ^= CODE16;
7291     }
7292   /* Pentium4 branch hints.  */
7293   if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE /* not taken */
7294       || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE /* taken */)
7295     {
7296       prefix++;
7297       i.prefixes--;
7298     }
7299   if (i.prefix[REX_PREFIX] != 0)
7300     {
7301       prefix++;
7302       i.prefixes--;
7303     }
7304
7305   /* BND prefixed jump.  */
7306   if (i.prefix[BND_PREFIX] != 0)
7307     {
7308       FRAG_APPEND_1_CHAR (i.prefix[BND_PREFIX]);
7309       i.prefixes -= 1;
7310     }
7311
7312   if (i.prefixes != 0 && !intel_syntax)
7313     as_warn (_("skipping prefixes on this instruction"));
7314
7315   /* It's always a symbol;  End frag & setup for relax.
7316      Make sure there is enough room in this frag for the largest
7317      instruction we may generate in md_convert_frag.  This is 2
7318      bytes for the opcode and room for the prefix and largest
7319      displacement.  */
7320   frag_grow (prefix + 2 + 4);
7321   /* Prefix and 1 opcode byte go in fr_fix.  */
7322   p = frag_more (prefix + 1);
7323   if (i.prefix[DATA_PREFIX] != 0)
7324     *p++ = DATA_PREFIX_OPCODE;
7325   if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE
7326       || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE)
7327     *p++ = i.prefix[SEG_PREFIX];
7328   if (i.prefix[REX_PREFIX] != 0)
7329     *p++ = i.prefix[REX_PREFIX];
7330   *p = i.tm.base_opcode;
7331
7332   if ((unsigned char) *p == JUMP_PC_RELATIVE)
7333     subtype = ENCODE_RELAX_STATE (UNCOND_JUMP, size);
7334   else if (cpu_arch_flags.bitfield.cpui386)
7335     subtype = ENCODE_RELAX_STATE (COND_JUMP, size);
7336   else
7337     subtype = ENCODE_RELAX_STATE (COND_JUMP86, size);
7338   subtype |= code16;
7339
7340   sym = i.op[0].disps->X_add_symbol;
7341   off = i.op[0].disps->X_add_number;
7342
7343   if (i.op[0].disps->X_op != O_constant
7344       && i.op[0].disps->X_op != O_symbol)
7345     {
7346       /* Handle complex expressions.  */
7347       sym = make_expr_symbol (i.op[0].disps);
7348       off = 0;
7349     }
7350
7351   /* 1 possible extra opcode + 4 byte displacement go in var part.
7352      Pass reloc in fr_var.  */
7353   frag_var (rs_machine_dependent, 5, i.reloc[0], subtype, sym, off, p);
7354 }
7355
7356 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
7357 /* Return TRUE iff PLT32 relocation should be used for branching to
7358    symbol S.  */
7359
7360 static bfd_boolean
7361 need_plt32_p (symbolS *s)
7362 {
7363   /* PLT32 relocation is ELF only.  */
7364   if (!IS_ELF)
7365     return FALSE;
7366
7367   /* Since there is no need to prepare for PLT branch on x86-64, we
7368      can generate R_X86_64_PLT32, instead of R_X86_64_PC32, which can
7369      be used as a marker for 32-bit PC-relative branches.  */
7370   if (!object_64bit)
7371     return FALSE;
7372
7373   /* Weak or undefined symbol need PLT32 relocation.  */
7374   if (S_IS_WEAK (s) || !S_IS_DEFINED (s))
7375     return TRUE;
7376
7377   /* Non-global symbol doesn't need PLT32 relocation.  */
7378   if (! S_IS_EXTERNAL (s))
7379     return FALSE;
7380
7381   /* Other global symbols need PLT32 relocation.  NB: Symbol with
7382      non-default visibilities are treated as normal global symbol
7383      so that PLT32 relocation can be used as a marker for 32-bit
7384      PC-relative branches.  It is useful for linker relaxation.  */
7385   return TRUE;
7386 }
7387 #endif
7388
7389 static void
7390 output_jump (void)
7391 {
7392   char *p;
7393   int size;
7394   fixS *fixP;
7395   bfd_reloc_code_real_type jump_reloc = i.reloc[0];
7396
7397   if (i.tm.opcode_modifier.jumpbyte)
7398     {
7399       /* This is a loop or jecxz type instruction.  */
7400       size = 1;
7401       if (i.prefix[ADDR_PREFIX] != 0)
7402         {
7403           FRAG_APPEND_1_CHAR (ADDR_PREFIX_OPCODE);
7404           i.prefixes -= 1;
7405         }
7406       /* Pentium4 branch hints.  */
7407       if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE /* not taken */
7408           || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE /* taken */)
7409         {
7410           FRAG_APPEND_1_CHAR (i.prefix[SEG_PREFIX]);
7411           i.prefixes--;
7412         }
7413     }
7414   else
7415     {
7416       int code16;
7417
7418       code16 = 0;
7419       if (flag_code == CODE_16BIT)
7420         code16 = CODE16;
7421
7422       if (i.prefix[DATA_PREFIX] != 0)
7423         {
7424           FRAG_APPEND_1_CHAR (DATA_PREFIX_OPCODE);
7425           i.prefixes -= 1;
7426           code16 ^= CODE16;
7427         }
7428
7429       size = 4;
7430       if (code16)
7431         size = 2;
7432     }
7433
7434   if (i.prefix[REX_PREFIX] != 0)
7435     {
7436       FRAG_APPEND_1_CHAR (i.prefix[REX_PREFIX]);
7437       i.prefixes -= 1;
7438     }
7439
7440   /* BND prefixed jump.  */
7441   if (i.prefix[BND_PREFIX] != 0)
7442     {
7443       FRAG_APPEND_1_CHAR (i.prefix[BND_PREFIX]);
7444       i.prefixes -= 1;
7445     }
7446
7447   if (i.prefixes != 0 && !intel_syntax)
7448     as_warn (_("skipping prefixes on this instruction"));
7449
7450   p = frag_more (i.tm.opcode_length + size);
7451   switch (i.tm.opcode_length)
7452     {
7453     case 2:
7454       *p++ = i.tm.base_opcode >> 8;
7455       /* Fall through.  */
7456     case 1:
7457       *p++ = i.tm.base_opcode;
7458       break;
7459     default:
7460       abort ();
7461     }
7462
7463 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
7464   if (size == 4
7465       && jump_reloc == NO_RELOC
7466       && need_plt32_p (i.op[0].disps->X_add_symbol))
7467     jump_reloc = BFD_RELOC_X86_64_PLT32;
7468 #endif
7469
7470   jump_reloc = reloc (size, 1, 1, jump_reloc);
7471
7472   fixP = fix_new_exp (frag_now, p - frag_now->fr_literal, size,
7473                       i.op[0].disps, 1, jump_reloc);
7474
7475   /* All jumps handled here are signed, but don't use a signed limit
7476      check for 32 and 16 bit jumps as we want to allow wrap around at
7477      4G and 64k respectively.  */
7478   if (size == 1)
7479     fixP->fx_signed = 1;
7480 }
7481
7482 static void
7483 output_interseg_jump (void)
7484 {
7485   char *p;
7486   int size;
7487   int prefix;
7488   int code16;
7489
7490   code16 = 0;
7491   if (flag_code == CODE_16BIT)
7492     code16 = CODE16;
7493
7494   prefix = 0;
7495   if (i.prefix[DATA_PREFIX] != 0)
7496     {
7497       prefix = 1;
7498       i.prefixes -= 1;
7499       code16 ^= CODE16;
7500     }
7501   if (i.prefix[REX_PREFIX] != 0)
7502     {
7503       prefix++;
7504       i.prefixes -= 1;
7505     }
7506
7507   size = 4;
7508   if (code16)
7509     size = 2;
7510
7511   if (i.prefixes != 0 && !intel_syntax)
7512     as_warn (_("skipping prefixes on this instruction"));
7513
7514   /* 1 opcode; 2 segment; offset  */
7515   p = frag_more (prefix + 1 + 2 + size);
7516
7517   if (i.prefix[DATA_PREFIX] != 0)
7518     *p++ = DATA_PREFIX_OPCODE;
7519
7520   if (i.prefix[REX_PREFIX] != 0)
7521     *p++ = i.prefix[REX_PREFIX];
7522
7523   *p++ = i.tm.base_opcode;
7524   if (i.op[1].imms->X_op == O_constant)
7525     {
7526       offsetT n = i.op[1].imms->X_add_number;
7527
7528       if (size == 2
7529           && !fits_in_unsigned_word (n)
7530           && !fits_in_signed_word (n))
7531         {
7532           as_bad (_("16-bit jump out of range"));
7533           return;
7534         }
7535       md_number_to_chars (p, n, size);
7536     }
7537   else
7538     fix_new_exp (frag_now, p - frag_now->fr_literal, size,
7539                  i.op[1].imms, 0, reloc (size, 0, 0, i.reloc[1]));
7540   if (i.op[0].imms->X_op != O_constant)
7541     as_bad (_("can't handle non absolute segment in `%s'"),
7542             i.tm.name);
7543   md_number_to_chars (p + size, (valueT) i.op[0].imms->X_add_number, 2);
7544 }
7545
7546 static void
7547 output_insn (void)
7548 {
7549   fragS *insn_start_frag;
7550   offsetT insn_start_off;
7551
7552   /* Tie dwarf2 debug info to the address at the start of the insn.
7553      We can't do this after the insn has been output as the current
7554      frag may have been closed off.  eg. by frag_var.  */
7555   dwarf2_emit_insn (0);
7556
7557   insn_start_frag = frag_now;
7558   insn_start_off = frag_now_fix ();
7559
7560   /* Output jumps.  */
7561   if (i.tm.opcode_modifier.jump)
7562     output_branch ();
7563   else if (i.tm.opcode_modifier.jumpbyte
7564            || i.tm.opcode_modifier.jumpdword)
7565     output_jump ();
7566   else if (i.tm.opcode_modifier.jumpintersegment)
7567     output_interseg_jump ();
7568   else
7569     {
7570       /* Output normal instructions here.  */
7571       char *p;
7572       unsigned char *q;
7573       unsigned int j;
7574       unsigned int prefix;
7575
7576       if (avoid_fence
7577          && i.tm.base_opcode == 0xfae
7578          && i.operands == 1
7579          && i.imm_operands == 1
7580          && (i.op[0].imms->X_add_number == 0xe8
7581              || i.op[0].imms->X_add_number == 0xf0
7582              || i.op[0].imms->X_add_number == 0xf8))
7583         {
7584           /* Encode lfence, mfence, and sfence as
7585              f0 83 04 24 00   lock addl $0x0, (%{re}sp).  */
7586           offsetT val = 0x240483f0ULL;
7587           p = frag_more (5);
7588           md_number_to_chars (p, val, 5);
7589           return;
7590         }
7591
7592       /* Some processors fail on LOCK prefix. This options makes
7593          assembler ignore LOCK prefix and serves as a workaround.  */
7594       if (omit_lock_prefix)
7595         {
7596           if (i.tm.base_opcode == LOCK_PREFIX_OPCODE)
7597             return;
7598           i.prefix[LOCK_PREFIX] = 0;
7599         }
7600
7601       /* Since the VEX/EVEX prefix contains the implicit prefix, we
7602          don't need the explicit prefix.  */
7603       if (!i.tm.opcode_modifier.vex && !i.tm.opcode_modifier.evex)
7604         {
7605           switch (i.tm.opcode_length)
7606             {
7607             case 3:
7608               if (i.tm.base_opcode & 0xff000000)
7609                 {
7610                   prefix = (i.tm.base_opcode >> 24) & 0xff;
7611                   goto check_prefix;
7612                 }
7613               break;
7614             case 2:
7615               if ((i.tm.base_opcode & 0xff0000) != 0)
7616                 {
7617                   prefix = (i.tm.base_opcode >> 16) & 0xff;
7618                   if (i.tm.cpu_flags.bitfield.cpupadlock)
7619                     {
7620 check_prefix:
7621                       if (prefix != REPE_PREFIX_OPCODE
7622                           || (i.prefix[REP_PREFIX]
7623                               != REPE_PREFIX_OPCODE))
7624                         add_prefix (prefix);
7625                     }
7626                   else
7627                     add_prefix (prefix);
7628                 }
7629               break;
7630             case 1:
7631               break;
7632             case 0:
7633               /* Check for pseudo prefixes.  */
7634               as_bad_where (insn_start_frag->fr_file,
7635                             insn_start_frag->fr_line,
7636                              _("pseudo prefix without instruction"));
7637               return;
7638             default:
7639               abort ();
7640             }
7641
7642 #if defined (OBJ_MAYBE_ELF) || defined (OBJ_ELF)
7643           /* For x32, add a dummy REX_OPCODE prefix for mov/add with
7644              R_X86_64_GOTTPOFF relocation so that linker can safely
7645              perform IE->LE optimization.  */
7646           if (x86_elf_abi == X86_64_X32_ABI
7647               && i.operands == 2
7648               && i.reloc[0] == BFD_RELOC_X86_64_GOTTPOFF
7649               && i.prefix[REX_PREFIX] == 0)
7650             add_prefix (REX_OPCODE);
7651 #endif
7652
7653           /* The prefix bytes.  */
7654           for (j = ARRAY_SIZE (i.prefix), q = i.prefix; j > 0; j--, q++)
7655             if (*q)
7656               FRAG_APPEND_1_CHAR (*q);
7657         }
7658       else
7659         {
7660           for (j = 0, q = i.prefix; j < ARRAY_SIZE (i.prefix); j++, q++)
7661             if (*q)
7662               switch (j)
7663                 {
7664                 case REX_PREFIX:
7665                   /* REX byte is encoded in VEX prefix.  */
7666                   break;
7667                 case SEG_PREFIX:
7668                 case ADDR_PREFIX:
7669                   FRAG_APPEND_1_CHAR (*q);
7670                   break;
7671                 default:
7672                   /* There should be no other prefixes for instructions
7673                      with VEX prefix.  */
7674                   abort ();
7675                 }
7676
7677           /* For EVEX instructions i.vrex should become 0 after
7678              build_evex_prefix.  For VEX instructions upper 16 registers
7679              aren't available, so VREX should be 0.  */
7680           if (i.vrex)
7681             abort ();
7682           /* Now the VEX prefix.  */
7683           p = frag_more (i.vex.length);
7684           for (j = 0; j < i.vex.length; j++)
7685             p[j] = i.vex.bytes[j];
7686         }
7687
7688       /* Now the opcode; be careful about word order here!  */
7689       if (i.tm.opcode_length == 1)
7690         {
7691           FRAG_APPEND_1_CHAR (i.tm.base_opcode);
7692         }
7693       else
7694         {
7695           switch (i.tm.opcode_length)
7696             {
7697             case 4:
7698               p = frag_more (4);
7699               *p++ = (i.tm.base_opcode >> 24) & 0xff;
7700               *p++ = (i.tm.base_opcode >> 16) & 0xff;
7701               break;
7702             case 3:
7703               p = frag_more (3);
7704               *p++ = (i.tm.base_opcode >> 16) & 0xff;
7705               break;
7706             case 2:
7707               p = frag_more (2);
7708               break;
7709             default:
7710               abort ();
7711               break;
7712             }
7713
7714           /* Put out high byte first: can't use md_number_to_chars!  */
7715           *p++ = (i.tm.base_opcode >> 8) & 0xff;
7716           *p = i.tm.base_opcode & 0xff;
7717         }
7718
7719       /* Now the modrm byte and sib byte (if present).  */
7720       if (i.tm.opcode_modifier.modrm)
7721         {
7722           FRAG_APPEND_1_CHAR ((i.rm.regmem << 0
7723                                | i.rm.reg << 3
7724                                | i.rm.mode << 6));
7725           /* If i.rm.regmem == ESP (4)
7726              && i.rm.mode != (Register mode)
7727              && not 16 bit
7728              ==> need second modrm byte.  */
7729           if (i.rm.regmem == ESCAPE_TO_TWO_BYTE_ADDRESSING
7730               && i.rm.mode != 3
7731               && !(i.base_reg && i.base_reg->reg_type.bitfield.word))
7732             FRAG_APPEND_1_CHAR ((i.sib.base << 0
7733                                  | i.sib.index << 3
7734                                  | i.sib.scale << 6));
7735         }
7736
7737       if (i.disp_operands)
7738         output_disp (insn_start_frag, insn_start_off);
7739
7740       if (i.imm_operands)
7741         output_imm (insn_start_frag, insn_start_off);
7742     }
7743
7744 #ifdef DEBUG386
7745   if (flag_debug)
7746     {
7747       pi ("" /*line*/, &i);
7748     }
7749 #endif /* DEBUG386  */
7750 }
7751
7752 /* Return the size of the displacement operand N.  */
7753
7754 static int
7755 disp_size (unsigned int n)
7756 {
7757   int size = 4;
7758
7759   if (i.types[n].bitfield.disp64)
7760     size = 8;
7761   else if (i.types[n].bitfield.disp8)
7762     size = 1;
7763   else if (i.types[n].bitfield.disp16)
7764     size = 2;
7765   return size;
7766 }
7767
7768 /* Return the size of the immediate operand N.  */
7769
7770 static int
7771 imm_size (unsigned int n)
7772 {
7773   int size = 4;
7774   if (i.types[n].bitfield.imm64)
7775     size = 8;
7776   else if (i.types[n].bitfield.imm8 || i.types[n].bitfield.imm8s)
7777     size = 1;
7778   else if (i.types[n].bitfield.imm16)
7779     size = 2;
7780   return size;
7781 }
7782
7783 static void
7784 output_disp (fragS *insn_start_frag, offsetT insn_start_off)
7785 {
7786   char *p;
7787   unsigned int n;
7788
7789   for (n = 0; n < i.operands; n++)
7790     {
7791       if (operand_type_check (i.types[n], disp))
7792         {
7793           if (i.op[n].disps->X_op == O_constant)
7794             {
7795               int size = disp_size (n);
7796               offsetT val = i.op[n].disps->X_add_number;
7797
7798               val = offset_in_range (val >> i.memshift, size);
7799               p = frag_more (size);
7800               md_number_to_chars (p, val, size);
7801             }
7802           else
7803             {
7804               enum bfd_reloc_code_real reloc_type;
7805               int size = disp_size (n);
7806               int sign = i.types[n].bitfield.disp32s;
7807               int pcrel = (i.flags[n] & Operand_PCrel) != 0;
7808               fixS *fixP;
7809
7810               /* We can't have 8 bit displacement here.  */
7811               gas_assert (!i.types[n].bitfield.disp8);
7812
7813               /* The PC relative address is computed relative
7814                  to the instruction boundary, so in case immediate
7815                  fields follows, we need to adjust the value.  */
7816               if (pcrel && i.imm_operands)
7817                 {
7818                   unsigned int n1;
7819                   int sz = 0;
7820
7821                   for (n1 = 0; n1 < i.operands; n1++)
7822                     if (operand_type_check (i.types[n1], imm))
7823                       {
7824                         /* Only one immediate is allowed for PC
7825                            relative address.  */
7826                         gas_assert (sz == 0);
7827                         sz = imm_size (n1);
7828                         i.op[n].disps->X_add_number -= sz;
7829                       }
7830                   /* We should find the immediate.  */
7831                   gas_assert (sz != 0);
7832                 }
7833
7834               p = frag_more (size);
7835               reloc_type = reloc (size, pcrel, sign, i.reloc[n]);
7836               if (GOT_symbol
7837                   && GOT_symbol == i.op[n].disps->X_add_symbol
7838                   && (((reloc_type == BFD_RELOC_32
7839                         || reloc_type == BFD_RELOC_X86_64_32S
7840                         || (reloc_type == BFD_RELOC_64
7841                             && object_64bit))
7842                        && (i.op[n].disps->X_op == O_symbol
7843                            || (i.op[n].disps->X_op == O_add
7844                                && ((symbol_get_value_expression
7845                                     (i.op[n].disps->X_op_symbol)->X_op)
7846                                    == O_subtract))))
7847                       || reloc_type == BFD_RELOC_32_PCREL))
7848                 {
7849                   offsetT add;
7850
7851                   if (insn_start_frag == frag_now)
7852                     add = (p - frag_now->fr_literal) - insn_start_off;
7853                   else
7854                     {
7855                       fragS *fr;
7856
7857                       add = insn_start_frag->fr_fix - insn_start_off;
7858                       for (fr = insn_start_frag->fr_next;
7859                            fr && fr != frag_now; fr = fr->fr_next)
7860                         add += fr->fr_fix;
7861                       add += p - frag_now->fr_literal;
7862                     }
7863
7864                   if (!object_64bit)
7865                     {
7866                       reloc_type = BFD_RELOC_386_GOTPC;
7867                       i.op[n].imms->X_add_number += add;
7868                     }
7869                   else if (reloc_type == BFD_RELOC_64)
7870                     reloc_type = BFD_RELOC_X86_64_GOTPC64;
7871                   else
7872                     /* Don't do the adjustment for x86-64, as there
7873                        the pcrel addressing is relative to the _next_
7874                        insn, and that is taken care of in other code.  */
7875                     reloc_type = BFD_RELOC_X86_64_GOTPC32;
7876                 }
7877               fixP = fix_new_exp (frag_now, p - frag_now->fr_literal,
7878                                   size, i.op[n].disps, pcrel,
7879                                   reloc_type);
7880               /* Check for "call/jmp *mem", "mov mem, %reg",
7881                  "test %reg, mem" and "binop mem, %reg" where binop
7882                  is one of adc, add, and, cmp, or, sbb, sub, xor
7883                  instructions.  Always generate R_386_GOT32X for
7884                  "sym*GOT" operand in 32-bit mode.  */
7885               if ((generate_relax_relocations
7886                    || (!object_64bit
7887                        && i.rm.mode == 0
7888                        && i.rm.regmem == 5))
7889                   && (i.rm.mode == 2
7890                       || (i.rm.mode == 0 && i.rm.regmem == 5))
7891                   && ((i.operands == 1
7892                        && i.tm.base_opcode == 0xff
7893                        && (i.rm.reg == 2 || i.rm.reg == 4))
7894                       || (i.operands == 2
7895                           && (i.tm.base_opcode == 0x8b
7896                               || i.tm.base_opcode == 0x85
7897                               || (i.tm.base_opcode & 0xc7) == 0x03))))
7898                 {
7899                   if (object_64bit)
7900                     {
7901                       fixP->fx_tcbit = i.rex != 0;
7902                       if (i.base_reg
7903                           && (i.base_reg->reg_num == RegRip
7904                               || i.base_reg->reg_num == RegEip))
7905                       fixP->fx_tcbit2 = 1;
7906                     }
7907                   else
7908                     fixP->fx_tcbit2 = 1;
7909                 }
7910             }
7911         }
7912     }
7913 }
7914
7915 static void
7916 output_imm (fragS *insn_start_frag, offsetT insn_start_off)
7917 {
7918   char *p;
7919   unsigned int n;
7920
7921   for (n = 0; n < i.operands; n++)
7922     {
7923       /* Skip SAE/RC Imm operand in EVEX.  They are already handled.  */
7924       if (i.rounding && (int) n == i.rounding->operand)
7925         continue;
7926
7927       if (operand_type_check (i.types[n], imm))
7928         {
7929           if (i.op[n].imms->X_op == O_constant)
7930             {
7931               int size = imm_size (n);
7932               offsetT val;
7933
7934               val = offset_in_range (i.op[n].imms->X_add_number,
7935                                      size);
7936               p = frag_more (size);
7937               md_number_to_chars (p, val, size);
7938             }
7939           else
7940             {
7941               /* Not absolute_section.
7942                  Need a 32-bit fixup (don't support 8bit
7943                  non-absolute imms).  Try to support other
7944                  sizes ...  */
7945               enum bfd_reloc_code_real reloc_type;
7946               int size = imm_size (n);
7947               int sign;
7948
7949               if (i.types[n].bitfield.imm32s
7950                   && (i.suffix == QWORD_MNEM_SUFFIX
7951                       || (!i.suffix && i.tm.opcode_modifier.no_lsuf)))
7952                 sign = 1;
7953               else
7954                 sign = 0;
7955
7956               p = frag_more (size);
7957               reloc_type = reloc (size, 0, sign, i.reloc[n]);
7958
7959               /*   This is tough to explain.  We end up with this one if we
7960                * have operands that look like
7961                * "_GLOBAL_OFFSET_TABLE_+[.-.L284]".  The goal here is to
7962                * obtain the absolute address of the GOT, and it is strongly
7963                * preferable from a performance point of view to avoid using
7964                * a runtime relocation for this.  The actual sequence of
7965                * instructions often look something like:
7966                *
7967                *        call    .L66
7968                * .L66:
7969                *        popl    %ebx
7970                *        addl    $_GLOBAL_OFFSET_TABLE_+[.-.L66],%ebx
7971                *
7972                *   The call and pop essentially return the absolute address
7973                * of the label .L66 and store it in %ebx.  The linker itself
7974                * will ultimately change the first operand of the addl so
7975                * that %ebx points to the GOT, but to keep things simple, the
7976                * .o file must have this operand set so that it generates not
7977                * the absolute address of .L66, but the absolute address of
7978                * itself.  This allows the linker itself simply treat a GOTPC
7979                * relocation as asking for a pcrel offset to the GOT to be
7980                * added in, and the addend of the relocation is stored in the
7981                * operand field for the instruction itself.
7982                *
7983                *   Our job here is to fix the operand so that it would add
7984                * the correct offset so that %ebx would point to itself.  The
7985                * thing that is tricky is that .-.L66 will point to the
7986                * beginning of the instruction, so we need to further modify
7987                * the operand so that it will point to itself.  There are
7988                * other cases where you have something like:
7989                *
7990                *        .long   $_GLOBAL_OFFSET_TABLE_+[.-.L66]
7991                *
7992                * and here no correction would be required.  Internally in
7993                * the assembler we treat operands of this form as not being
7994                * pcrel since the '.' is explicitly mentioned, and I wonder
7995                * whether it would simplify matters to do it this way.  Who
7996                * knows.  In earlier versions of the PIC patches, the
7997                * pcrel_adjust field was used to store the correction, but
7998                * since the expression is not pcrel, I felt it would be
7999                * confusing to do it this way.  */
8000
8001               if ((reloc_type == BFD_RELOC_32
8002                    || reloc_type == BFD_RELOC_X86_64_32S
8003                    || reloc_type == BFD_RELOC_64)
8004                   && GOT_symbol
8005                   && GOT_symbol == i.op[n].imms->X_add_symbol
8006                   && (i.op[n].imms->X_op == O_symbol
8007                       || (i.op[n].imms->X_op == O_add
8008                           && ((symbol_get_value_expression
8009                                (i.op[n].imms->X_op_symbol)->X_op)
8010                               == O_subtract))))
8011                 {
8012                   offsetT add;
8013
8014                   if (insn_start_frag == frag_now)
8015                     add = (p - frag_now->fr_literal) - insn_start_off;
8016                   else
8017                     {
8018                       fragS *fr;
8019
8020                       add = insn_start_frag->fr_fix - insn_start_off;
8021                       for (fr = insn_start_frag->fr_next;
8022                            fr && fr != frag_now; fr = fr->fr_next)
8023                         add += fr->fr_fix;
8024                       add += p - frag_now->fr_literal;
8025                     }
8026
8027                   if (!object_64bit)
8028                     reloc_type = BFD_RELOC_386_GOTPC;
8029                   else if (size == 4)
8030                     reloc_type = BFD_RELOC_X86_64_GOTPC32;
8031                   else if (size == 8)
8032                     reloc_type = BFD_RELOC_X86_64_GOTPC64;
8033                   i.op[n].imms->X_add_number += add;
8034                 }
8035               fix_new_exp (frag_now, p - frag_now->fr_literal, size,
8036                            i.op[n].imms, 0, reloc_type);
8037             }
8038         }
8039     }
8040 }
8041 \f
8042 /* x86_cons_fix_new is called via the expression parsing code when a
8043    reloc is needed.  We use this hook to get the correct .got reloc.  */
8044 static int cons_sign = -1;
8045
8046 void
8047 x86_cons_fix_new (fragS *frag, unsigned int off, unsigned int len,
8048                   expressionS *exp, bfd_reloc_code_real_type r)
8049 {
8050   r = reloc (len, 0, cons_sign, r);
8051
8052 #ifdef TE_PE
8053   if (exp->X_op == O_secrel)
8054     {
8055       exp->X_op = O_symbol;
8056       r = BFD_RELOC_32_SECREL;
8057     }
8058 #endif
8059
8060   fix_new_exp (frag, off, len, exp, 0, r);
8061 }
8062
8063 /* Export the ABI address size for use by TC_ADDRESS_BYTES for the
8064    purpose of the `.dc.a' internal pseudo-op.  */
8065
8066 int
8067 x86_address_bytes (void)
8068 {
8069   if ((stdoutput->arch_info->mach & bfd_mach_x64_32))
8070     return 4;
8071   return stdoutput->arch_info->bits_per_address / 8;
8072 }
8073
8074 #if !(defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) || defined (OBJ_MACH_O)) \
8075     || defined (LEX_AT)
8076 # define lex_got(reloc, adjust, types) NULL
8077 #else
8078 /* Parse operands of the form
8079    <symbol>@GOTOFF+<nnn>
8080    and similar .plt or .got references.
8081
8082    If we find one, set up the correct relocation in RELOC and copy the
8083    input string, minus the `@GOTOFF' into a malloc'd buffer for
8084    parsing by the calling routine.  Return this buffer, and if ADJUST
8085    is non-null set it to the length of the string we removed from the
8086    input line.  Otherwise return NULL.  */
8087 static char *
8088 lex_got (enum bfd_reloc_code_real *rel,
8089          int *adjust,
8090          i386_operand_type *types)
8091 {
8092   /* Some of the relocations depend on the size of what field is to
8093      be relocated.  But in our callers i386_immediate and i386_displacement
8094      we don't yet know the operand size (this will be set by insn
8095      matching).  Hence we record the word32 relocation here,
8096      and adjust the reloc according to the real size in reloc().  */
8097   static const struct {
8098     const char *str;
8099     int len;
8100     const enum bfd_reloc_code_real rel[2];
8101     const i386_operand_type types64;
8102   } gotrel[] = {
8103 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
8104     { STRING_COMMA_LEN ("SIZE"),      { BFD_RELOC_SIZE32,
8105                                         BFD_RELOC_SIZE32 },
8106       OPERAND_TYPE_IMM32_64 },
8107 #endif
8108     { STRING_COMMA_LEN ("PLTOFF"),   { _dummy_first_bfd_reloc_code_real,
8109                                        BFD_RELOC_X86_64_PLTOFF64 },
8110       OPERAND_TYPE_IMM64 },
8111     { STRING_COMMA_LEN ("PLT"),      { BFD_RELOC_386_PLT32,
8112                                        BFD_RELOC_X86_64_PLT32    },
8113       OPERAND_TYPE_IMM32_32S_DISP32 },
8114     { STRING_COMMA_LEN ("GOTPLT"),   { _dummy_first_bfd_reloc_code_real,
8115                                        BFD_RELOC_X86_64_GOTPLT64 },
8116       OPERAND_TYPE_IMM64_DISP64 },
8117     { STRING_COMMA_LEN ("GOTOFF"),   { BFD_RELOC_386_GOTOFF,
8118                                        BFD_RELOC_X86_64_GOTOFF64 },
8119       OPERAND_TYPE_IMM64_DISP64 },
8120     { STRING_COMMA_LEN ("GOTPCREL"), { _dummy_first_bfd_reloc_code_real,
8121                                        BFD_RELOC_X86_64_GOTPCREL },
8122       OPERAND_TYPE_IMM32_32S_DISP32 },
8123     { STRING_COMMA_LEN ("TLSGD"),    { BFD_RELOC_386_TLS_GD,
8124                                        BFD_RELOC_X86_64_TLSGD    },
8125       OPERAND_TYPE_IMM32_32S_DISP32 },
8126     { STRING_COMMA_LEN ("TLSLDM"),   { BFD_RELOC_386_TLS_LDM,
8127                                        _dummy_first_bfd_reloc_code_real },
8128       OPERAND_TYPE_NONE },
8129     { STRING_COMMA_LEN ("TLSLD"),    { _dummy_first_bfd_reloc_code_real,
8130                                        BFD_RELOC_X86_64_TLSLD    },
8131       OPERAND_TYPE_IMM32_32S_DISP32 },
8132     { STRING_COMMA_LEN ("GOTTPOFF"), { BFD_RELOC_386_TLS_IE_32,
8133                                        BFD_RELOC_X86_64_GOTTPOFF },
8134       OPERAND_TYPE_IMM32_32S_DISP32 },
8135     { STRING_COMMA_LEN ("TPOFF"),    { BFD_RELOC_386_TLS_LE_32,
8136                                        BFD_RELOC_X86_64_TPOFF32  },
8137       OPERAND_TYPE_IMM32_32S_64_DISP32_64 },
8138     { STRING_COMMA_LEN ("NTPOFF"),   { BFD_RELOC_386_TLS_LE,
8139                                        _dummy_first_bfd_reloc_code_real },
8140       OPERAND_TYPE_NONE },
8141     { STRING_COMMA_LEN ("DTPOFF"),   { BFD_RELOC_386_TLS_LDO_32,
8142                                        BFD_RELOC_X86_64_DTPOFF32 },
8143       OPERAND_TYPE_IMM32_32S_64_DISP32_64 },
8144     { STRING_COMMA_LEN ("GOTNTPOFF"),{ BFD_RELOC_386_TLS_GOTIE,
8145                                        _dummy_first_bfd_reloc_code_real },
8146       OPERAND_TYPE_NONE },
8147     { STRING_COMMA_LEN ("INDNTPOFF"),{ BFD_RELOC_386_TLS_IE,
8148                                        _dummy_first_bfd_reloc_code_real },
8149       OPERAND_TYPE_NONE },
8150     { STRING_COMMA_LEN ("GOT"),      { BFD_RELOC_386_GOT32,
8151                                        BFD_RELOC_X86_64_GOT32    },
8152       OPERAND_TYPE_IMM32_32S_64_DISP32 },
8153     { STRING_COMMA_LEN ("TLSDESC"),  { BFD_RELOC_386_TLS_GOTDESC,
8154                                        BFD_RELOC_X86_64_GOTPC32_TLSDESC },
8155       OPERAND_TYPE_IMM32_32S_DISP32 },
8156     { STRING_COMMA_LEN ("TLSCALL"),  { BFD_RELOC_386_TLS_DESC_CALL,
8157                                        BFD_RELOC_X86_64_TLSDESC_CALL },
8158       OPERAND_TYPE_IMM32_32S_DISP32 },
8159   };
8160   char *cp;
8161   unsigned int j;
8162
8163 #if defined (OBJ_MAYBE_ELF)
8164   if (!IS_ELF)
8165     return NULL;
8166 #endif
8167
8168   for (cp = input_line_pointer; *cp != '@'; cp++)
8169     if (is_end_of_line[(unsigned char) *cp] || *cp == ',')
8170       return NULL;
8171
8172   for (j = 0; j < ARRAY_SIZE (gotrel); j++)
8173     {
8174       int len = gotrel[j].len;
8175       if (strncasecmp (cp + 1, gotrel[j].str, len) == 0)
8176         {
8177           if (gotrel[j].rel[object_64bit] != 0)
8178             {
8179               int first, second;
8180               char *tmpbuf, *past_reloc;
8181
8182               *rel = gotrel[j].rel[object_64bit];
8183
8184               if (types)
8185                 {
8186                   if (flag_code != CODE_64BIT)
8187                     {
8188                       types->bitfield.imm32 = 1;
8189                       types->bitfield.disp32 = 1;
8190                     }
8191                   else
8192                     *types = gotrel[j].types64;
8193                 }
8194
8195               if (j != 0 && GOT_symbol == NULL)
8196                 GOT_symbol = symbol_find_or_make (GLOBAL_OFFSET_TABLE_NAME);
8197
8198               /* The length of the first part of our input line.  */
8199               first = cp - input_line_pointer;
8200
8201               /* The second part goes from after the reloc token until
8202                  (and including) an end_of_line char or comma.  */
8203               past_reloc = cp + 1 + len;
8204               cp = past_reloc;
8205               while (!is_end_of_line[(unsigned char) *cp] && *cp != ',')
8206                 ++cp;
8207               second = cp + 1 - past_reloc;
8208
8209               /* Allocate and copy string.  The trailing NUL shouldn't
8210                  be necessary, but be safe.  */
8211               tmpbuf = XNEWVEC (char, first + second + 2);
8212               memcpy (tmpbuf, input_line_pointer, first);
8213               if (second != 0 && *past_reloc != ' ')
8214                 /* Replace the relocation token with ' ', so that
8215                    errors like foo@GOTOFF1 will be detected.  */
8216                 tmpbuf[first++] = ' ';
8217               else
8218                 /* Increment length by 1 if the relocation token is
8219                    removed.  */
8220                 len++;
8221               if (adjust)
8222                 *adjust = len;
8223               memcpy (tmpbuf + first, past_reloc, second);
8224               tmpbuf[first + second] = '\0';
8225               return tmpbuf;
8226             }
8227
8228           as_bad (_("@%s reloc is not supported with %d-bit output format"),
8229                   gotrel[j].str, 1 << (5 + object_64bit));
8230           return NULL;
8231         }
8232     }
8233
8234   /* Might be a symbol version string.  Don't as_bad here.  */
8235   return NULL;
8236 }
8237 #endif
8238
8239 #ifdef TE_PE
8240 #ifdef lex_got
8241 #undef lex_got
8242 #endif
8243 /* Parse operands of the form
8244    <symbol>@SECREL32+<nnn>
8245
8246    If we find one, set up the correct relocation in RELOC and copy the
8247    input string, minus the `@SECREL32' into a malloc'd buffer for
8248    parsing by the calling routine.  Return this buffer, and if ADJUST
8249    is non-null set it to the length of the string we removed from the
8250    input line.  Otherwise return NULL.
8251
8252    This function is copied from the ELF version above adjusted for PE targets.  */
8253
8254 static char *
8255 lex_got (enum bfd_reloc_code_real *rel ATTRIBUTE_UNUSED,
8256          int *adjust ATTRIBUTE_UNUSED,
8257          i386_operand_type *types)
8258 {
8259   static const struct
8260   {
8261     const char *str;
8262     int len;
8263     const enum bfd_reloc_code_real rel[2];
8264     const i386_operand_type types64;
8265   }
8266   gotrel[] =
8267   {
8268     { STRING_COMMA_LEN ("SECREL32"),    { BFD_RELOC_32_SECREL,
8269                                           BFD_RELOC_32_SECREL },
8270       OPERAND_TYPE_IMM32_32S_64_DISP32_64 },
8271   };
8272
8273   char *cp;
8274   unsigned j;
8275
8276   for (cp = input_line_pointer; *cp != '@'; cp++)
8277     if (is_end_of_line[(unsigned char) *cp] || *cp == ',')
8278       return NULL;
8279
8280   for (j = 0; j < ARRAY_SIZE (gotrel); j++)
8281     {
8282       int len = gotrel[j].len;
8283
8284       if (strncasecmp (cp + 1, gotrel[j].str, len) == 0)
8285         {
8286           if (gotrel[j].rel[object_64bit] != 0)
8287             {
8288               int first, second;
8289               char *tmpbuf, *past_reloc;
8290
8291               *rel = gotrel[j].rel[object_64bit];
8292               if (adjust)
8293                 *adjust = len;
8294
8295               if (types)
8296                 {
8297                   if (flag_code != CODE_64BIT)
8298                     {
8299                       types->bitfield.imm32 = 1;
8300                       types->bitfield.disp32 = 1;
8301                     }
8302                   else
8303                     *types = gotrel[j].types64;
8304                 }
8305
8306               /* The length of the first part of our input line.  */
8307               first = cp - input_line_pointer;
8308
8309               /* The second part goes from after the reloc token until
8310                  (and including) an end_of_line char or comma.  */
8311               past_reloc = cp + 1 + len;
8312               cp = past_reloc;
8313               while (!is_end_of_line[(unsigned char) *cp] && *cp != ',')
8314                 ++cp;
8315               second = cp + 1 - past_reloc;
8316
8317               /* Allocate and copy string.  The trailing NUL shouldn't
8318                  be necessary, but be safe.  */
8319               tmpbuf = XNEWVEC (char, first + second + 2);
8320               memcpy (tmpbuf, input_line_pointer, first);
8321               if (second != 0 && *past_reloc != ' ')
8322                 /* Replace the relocation token with ' ', so that
8323                    errors like foo@SECLREL321 will be detected.  */
8324                 tmpbuf[first++] = ' ';
8325               memcpy (tmpbuf + first, past_reloc, second);
8326               tmpbuf[first + second] = '\0';
8327               return tmpbuf;
8328             }
8329
8330           as_bad (_("@%s reloc is not supported with %d-bit output format"),
8331                   gotrel[j].str, 1 << (5 + object_64bit));
8332           return NULL;
8333         }
8334     }
8335
8336   /* Might be a symbol version string.  Don't as_bad here.  */
8337   return NULL;
8338 }
8339
8340 #endif /* TE_PE */
8341
8342 bfd_reloc_code_real_type
8343 x86_cons (expressionS *exp, int size)
8344 {
8345   bfd_reloc_code_real_type got_reloc = NO_RELOC;
8346
8347   intel_syntax = -intel_syntax;
8348
8349   exp->X_md = 0;
8350   if (size == 4 || (object_64bit && size == 8))
8351     {
8352       /* Handle @GOTOFF and the like in an expression.  */
8353       char *save;
8354       char *gotfree_input_line;
8355       int adjust = 0;
8356
8357       save = input_line_pointer;
8358       gotfree_input_line = lex_got (&got_reloc, &adjust, NULL);
8359       if (gotfree_input_line)
8360         input_line_pointer = gotfree_input_line;
8361
8362       expression (exp);
8363
8364       if (gotfree_input_line)
8365         {
8366           /* expression () has merrily parsed up to the end of line,
8367              or a comma - in the wrong buffer.  Transfer how far
8368              input_line_pointer has moved to the right buffer.  */
8369           input_line_pointer = (save
8370                                 + (input_line_pointer - gotfree_input_line)
8371                                 + adjust);
8372           free (gotfree_input_line);
8373           if (exp->X_op == O_constant
8374               || exp->X_op == O_absent
8375               || exp->X_op == O_illegal
8376               || exp->X_op == O_register
8377               || exp->X_op == O_big)
8378             {
8379               char c = *input_line_pointer;
8380               *input_line_pointer = 0;
8381               as_bad (_("missing or invalid expression `%s'"), save);
8382               *input_line_pointer = c;
8383             }
8384         }
8385     }
8386   else
8387     expression (exp);
8388
8389   intel_syntax = -intel_syntax;
8390
8391   if (intel_syntax)
8392     i386_intel_simplify (exp);
8393
8394   return got_reloc;
8395 }
8396
8397 static void
8398 signed_cons (int size)
8399 {
8400   if (flag_code == CODE_64BIT)
8401     cons_sign = 1;
8402   cons (size);
8403   cons_sign = -1;
8404 }
8405
8406 #ifdef TE_PE
8407 static void
8408 pe_directive_secrel (int dummy ATTRIBUTE_UNUSED)
8409 {
8410   expressionS exp;
8411
8412   do
8413     {
8414       expression (&exp);
8415       if (exp.X_op == O_symbol)
8416         exp.X_op = O_secrel;
8417
8418       emit_expr (&exp, 4);
8419     }
8420   while (*input_line_pointer++ == ',');
8421
8422   input_line_pointer--;
8423   demand_empty_rest_of_line ();
8424 }
8425 #endif
8426
8427 /* Handle Vector operations.  */
8428
8429 static char *
8430 check_VecOperations (char *op_string, char *op_end)
8431 {
8432   const reg_entry *mask;
8433   const char *saved;
8434   char *end_op;
8435
8436   while (*op_string
8437          && (op_end == NULL || op_string < op_end))
8438     {
8439       saved = op_string;
8440       if (*op_string == '{')
8441         {
8442           op_string++;
8443
8444           /* Check broadcasts.  */
8445           if (strncmp (op_string, "1to", 3) == 0)
8446             {
8447               int bcst_type;
8448
8449               if (i.broadcast)
8450                 goto duplicated_vec_op;
8451
8452               op_string += 3;
8453               if (*op_string == '8')
8454                 bcst_type = 8;
8455               else if (*op_string == '4')
8456                 bcst_type = 4;
8457               else if (*op_string == '2')
8458                 bcst_type = 2;
8459               else if (*op_string == '1'
8460                        && *(op_string+1) == '6')
8461                 {
8462                   bcst_type = 16;
8463                   op_string++;
8464                 }
8465               else
8466                 {
8467                   as_bad (_("Unsupported broadcast: `%s'"), saved);
8468                   return NULL;
8469                 }
8470               op_string++;
8471
8472               broadcast_op.type = bcst_type;
8473               broadcast_op.operand = this_operand;
8474               i.broadcast = &broadcast_op;
8475             }
8476           /* Check masking operation.  */
8477           else if ((mask = parse_register (op_string, &end_op)) != NULL)
8478             {
8479               /* k0 can't be used for write mask.  */
8480               if (!mask->reg_type.bitfield.regmask || mask->reg_num == 0)
8481                 {
8482                   as_bad (_("`%s%s' can't be used for write mask"),
8483                           register_prefix, mask->reg_name);
8484                   return NULL;
8485                 }
8486
8487               if (!i.mask)
8488                 {
8489                   mask_op.mask = mask;
8490                   mask_op.zeroing = 0;
8491                   mask_op.operand = this_operand;
8492                   i.mask = &mask_op;
8493                 }
8494               else
8495                 {
8496                   if (i.mask->mask)
8497                     goto duplicated_vec_op;
8498
8499                   i.mask->mask = mask;
8500
8501                   /* Only "{z}" is allowed here.  No need to check
8502                      zeroing mask explicitly.  */
8503                   if (i.mask->operand != this_operand)
8504                     {
8505                       as_bad (_("invalid write mask `%s'"), saved);
8506                       return NULL;
8507                     }
8508                 }
8509
8510               op_string = end_op;
8511             }
8512           /* Check zeroing-flag for masking operation.  */
8513           else if (*op_string == 'z')
8514             {
8515               if (!i.mask)
8516                 {
8517                   mask_op.mask = NULL;
8518                   mask_op.zeroing = 1;
8519                   mask_op.operand = this_operand;
8520                   i.mask = &mask_op;
8521                 }
8522               else
8523                 {
8524                   if (i.mask->zeroing)
8525                     {
8526                     duplicated_vec_op:
8527                       as_bad (_("duplicated `%s'"), saved);
8528                       return NULL;
8529                     }
8530
8531                   i.mask->zeroing = 1;
8532
8533                   /* Only "{%k}" is allowed here.  No need to check mask
8534                      register explicitly.  */
8535                   if (i.mask->operand != this_operand)
8536                     {
8537                       as_bad (_("invalid zeroing-masking `%s'"),
8538                               saved);
8539                       return NULL;
8540                     }
8541                 }
8542
8543               op_string++;
8544             }
8545           else
8546             goto unknown_vec_op;
8547
8548           if (*op_string != '}')
8549             {
8550               as_bad (_("missing `}' in `%s'"), saved);
8551               return NULL;
8552             }
8553           op_string++;
8554
8555           /* Strip whitespace since the addition of pseudo prefixes
8556              changed how the scrubber treats '{'.  */
8557           if (is_space_char (*op_string))
8558             ++op_string;
8559
8560           continue;
8561         }
8562     unknown_vec_op:
8563       /* We don't know this one.  */
8564       as_bad (_("unknown vector operation: `%s'"), saved);
8565       return NULL;
8566     }
8567
8568   if (i.mask && i.mask->zeroing && !i.mask->mask)
8569     {
8570       as_bad (_("zeroing-masking only allowed with write mask"));
8571       return NULL;
8572     }
8573
8574   return op_string;
8575 }
8576
8577 static int
8578 i386_immediate (char *imm_start)
8579 {
8580   char *save_input_line_pointer;
8581   char *gotfree_input_line;
8582   segT exp_seg = 0;
8583   expressionS *exp;
8584   i386_operand_type types;
8585
8586   operand_type_set (&types, ~0);
8587
8588   if (i.imm_operands == MAX_IMMEDIATE_OPERANDS)
8589     {
8590       as_bad (_("at most %d immediate operands are allowed"),
8591               MAX_IMMEDIATE_OPERANDS);
8592       return 0;
8593     }
8594
8595   exp = &im_expressions[i.imm_operands++];
8596   i.op[this_operand].imms = exp;
8597
8598   if (is_space_char (*imm_start))
8599     ++imm_start;
8600
8601   save_input_line_pointer = input_line_pointer;
8602   input_line_pointer = imm_start;
8603
8604   gotfree_input_line = lex_got (&i.reloc[this_operand], NULL, &types);
8605   if (gotfree_input_line)
8606     input_line_pointer = gotfree_input_line;
8607
8608   exp_seg = expression (exp);
8609
8610   SKIP_WHITESPACE ();
8611
8612   /* Handle vector operations.  */
8613   if (*input_line_pointer == '{')
8614     {
8615       input_line_pointer = check_VecOperations (input_line_pointer,
8616                                                 NULL);
8617       if (input_line_pointer == NULL)
8618         return 0;
8619     }
8620
8621   if (*input_line_pointer)
8622     as_bad (_("junk `%s' after expression"), input_line_pointer);
8623
8624   input_line_pointer = save_input_line_pointer;
8625   if (gotfree_input_line)
8626     {
8627       free (gotfree_input_line);
8628
8629       if (exp->X_op == O_constant || exp->X_op == O_register)
8630         exp->X_op = O_illegal;
8631     }
8632
8633   return i386_finalize_immediate (exp_seg, exp, types, imm_start);
8634 }
8635
8636 static int
8637 i386_finalize_immediate (segT exp_seg ATTRIBUTE_UNUSED, expressionS *exp,
8638                          i386_operand_type types, const char *imm_start)
8639 {
8640   if (exp->X_op == O_absent || exp->X_op == O_illegal || exp->X_op == O_big)
8641     {
8642       if (imm_start)
8643         as_bad (_("missing or invalid immediate expression `%s'"),
8644                 imm_start);
8645       return 0;
8646     }
8647   else if (exp->X_op == O_constant)
8648     {
8649       /* Size it properly later.  */
8650       i.types[this_operand].bitfield.imm64 = 1;
8651       /* If not 64bit, sign extend val.  */
8652       if (flag_code != CODE_64BIT
8653           && (exp->X_add_number & ~(((addressT) 2 << 31) - 1)) == 0)
8654         exp->X_add_number
8655           = (exp->X_add_number ^ ((addressT) 1 << 31)) - ((addressT) 1 << 31);
8656     }
8657 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
8658   else if (OUTPUT_FLAVOR == bfd_target_aout_flavour
8659            && exp_seg != absolute_section
8660            && exp_seg != text_section
8661            && exp_seg != data_section
8662            && exp_seg != bss_section
8663            && exp_seg != undefined_section
8664            && !bfd_is_com_section (exp_seg))
8665     {
8666       as_bad (_("unimplemented segment %s in operand"), exp_seg->name);
8667       return 0;
8668     }
8669 #endif
8670   else if (!intel_syntax && exp_seg == reg_section)
8671     {
8672       if (imm_start)
8673         as_bad (_("illegal immediate register operand %s"), imm_start);
8674       return 0;
8675     }
8676   else
8677     {
8678       /* This is an address.  The size of the address will be
8679          determined later, depending on destination register,
8680          suffix, or the default for the section.  */
8681       i.types[this_operand].bitfield.imm8 = 1;
8682       i.types[this_operand].bitfield.imm16 = 1;
8683       i.types[this_operand].bitfield.imm32 = 1;
8684       i.types[this_operand].bitfield.imm32s = 1;
8685       i.types[this_operand].bitfield.imm64 = 1;
8686       i.types[this_operand] = operand_type_and (i.types[this_operand],
8687                                                 types);
8688     }
8689
8690   return 1;
8691 }
8692
8693 static char *
8694 i386_scale (char *scale)
8695 {
8696   offsetT val;
8697   char *save = input_line_pointer;
8698
8699   input_line_pointer = scale;
8700   val = get_absolute_expression ();
8701
8702   switch (val)
8703     {
8704     case 1:
8705       i.log2_scale_factor = 0;
8706       break;
8707     case 2:
8708       i.log2_scale_factor = 1;
8709       break;
8710     case 4:
8711       i.log2_scale_factor = 2;
8712       break;
8713     case 8:
8714       i.log2_scale_factor = 3;
8715       break;
8716     default:
8717       {
8718         char sep = *input_line_pointer;
8719
8720         *input_line_pointer = '\0';
8721         as_bad (_("expecting scale factor of 1, 2, 4, or 8: got `%s'"),
8722                 scale);
8723         *input_line_pointer = sep;
8724         input_line_pointer = save;
8725         return NULL;
8726       }
8727     }
8728   if (i.log2_scale_factor != 0 && i.index_reg == 0)
8729     {
8730       as_warn (_("scale factor of %d without an index register"),
8731                1 << i.log2_scale_factor);
8732       i.log2_scale_factor = 0;
8733     }
8734   scale = input_line_pointer;
8735   input_line_pointer = save;
8736   return scale;
8737 }
8738
8739 static int
8740 i386_displacement (char *disp_start, char *disp_end)
8741 {
8742   expressionS *exp;
8743   segT exp_seg = 0;
8744   char *save_input_line_pointer;
8745   char *gotfree_input_line;
8746   int override;
8747   i386_operand_type bigdisp, types = anydisp;
8748   int ret;
8749
8750   if (i.disp_operands == MAX_MEMORY_OPERANDS)
8751     {
8752       as_bad (_("at most %d displacement operands are allowed"),
8753               MAX_MEMORY_OPERANDS);
8754       return 0;
8755     }
8756
8757   operand_type_set (&bigdisp, 0);
8758   if ((i.types[this_operand].bitfield.jumpabsolute)
8759       || (!current_templates->start->opcode_modifier.jump
8760           && !current_templates->start->opcode_modifier.jumpdword))
8761     {
8762       bigdisp.bitfield.disp32 = 1;
8763       override = (i.prefix[ADDR_PREFIX] != 0);
8764       if (flag_code == CODE_64BIT)
8765         {
8766           if (!override)
8767             {
8768               bigdisp.bitfield.disp32s = 1;
8769               bigdisp.bitfield.disp64 = 1;
8770             }
8771         }
8772       else if ((flag_code == CODE_16BIT) ^ override)
8773         {
8774           bigdisp.bitfield.disp32 = 0;
8775           bigdisp.bitfield.disp16 = 1;
8776         }
8777     }
8778   else
8779     {
8780       /* For PC-relative branches, the width of the displacement
8781          is dependent upon data size, not address size.  */
8782       override = (i.prefix[DATA_PREFIX] != 0);
8783       if (flag_code == CODE_64BIT)
8784         {
8785           if (override || i.suffix == WORD_MNEM_SUFFIX)
8786             bigdisp.bitfield.disp16 = 1;
8787           else
8788             {
8789               bigdisp.bitfield.disp32 = 1;
8790               bigdisp.bitfield.disp32s = 1;
8791             }
8792         }
8793       else
8794         {
8795           if (!override)
8796             override = (i.suffix == (flag_code != CODE_16BIT
8797                                      ? WORD_MNEM_SUFFIX
8798                                      : LONG_MNEM_SUFFIX));
8799           bigdisp.bitfield.disp32 = 1;
8800           if ((flag_code == CODE_16BIT) ^ override)
8801             {
8802               bigdisp.bitfield.disp32 = 0;
8803               bigdisp.bitfield.disp16 = 1;
8804             }
8805         }
8806     }
8807   i.types[this_operand] = operand_type_or (i.types[this_operand],
8808                                            bigdisp);
8809
8810   exp = &disp_expressions[i.disp_operands];
8811   i.op[this_operand].disps = exp;
8812   i.disp_operands++;
8813   save_input_line_pointer = input_line_pointer;
8814   input_line_pointer = disp_start;
8815   END_STRING_AND_SAVE (disp_end);
8816
8817 #ifndef GCC_ASM_O_HACK
8818 #define GCC_ASM_O_HACK 0
8819 #endif
8820 #if GCC_ASM_O_HACK
8821   END_STRING_AND_SAVE (disp_end + 1);
8822   if (i.types[this_operand].bitfield.baseIndex
8823       && displacement_string_end[-1] == '+')
8824     {
8825       /* This hack is to avoid a warning when using the "o"
8826          constraint within gcc asm statements.
8827          For instance:
8828
8829          #define _set_tssldt_desc(n,addr,limit,type) \
8830          __asm__ __volatile__ ( \
8831          "movw %w2,%0\n\t" \
8832          "movw %w1,2+%0\n\t" \
8833          "rorl $16,%1\n\t" \
8834          "movb %b1,4+%0\n\t" \
8835          "movb %4,5+%0\n\t" \
8836          "movb $0,6+%0\n\t" \
8837          "movb %h1,7+%0\n\t" \
8838          "rorl $16,%1" \
8839          : "=o"(*(n)) : "q" (addr), "ri"(limit), "i"(type))
8840
8841          This works great except that the output assembler ends
8842          up looking a bit weird if it turns out that there is
8843          no offset.  You end up producing code that looks like:
8844
8845          #APP
8846          movw $235,(%eax)
8847          movw %dx,2+(%eax)
8848          rorl $16,%edx
8849          movb %dl,4+(%eax)
8850          movb $137,5+(%eax)
8851          movb $0,6+(%eax)
8852          movb %dh,7+(%eax)
8853          rorl $16,%edx
8854          #NO_APP
8855
8856          So here we provide the missing zero.  */
8857
8858       *displacement_string_end = '0';
8859     }
8860 #endif
8861   gotfree_input_line = lex_got (&i.reloc[this_operand], NULL, &types);
8862   if (gotfree_input_line)
8863     input_line_pointer = gotfree_input_line;
8864
8865   exp_seg = expression (exp);
8866
8867   SKIP_WHITESPACE ();
8868   if (*input_line_pointer)
8869     as_bad (_("junk `%s' after expression"), input_line_pointer);
8870 #if GCC_ASM_O_HACK
8871   RESTORE_END_STRING (disp_end + 1);
8872 #endif
8873   input_line_pointer = save_input_line_pointer;
8874   if (gotfree_input_line)
8875     {
8876       free (gotfree_input_line);
8877
8878       if (exp->X_op == O_constant || exp->X_op == O_register)
8879         exp->X_op = O_illegal;
8880     }
8881
8882   ret = i386_finalize_displacement (exp_seg, exp, types, disp_start);
8883
8884   RESTORE_END_STRING (disp_end);
8885
8886   return ret;
8887 }
8888
8889 static int
8890 i386_finalize_displacement (segT exp_seg ATTRIBUTE_UNUSED, expressionS *exp,
8891                             i386_operand_type types, const char *disp_start)
8892 {
8893   i386_operand_type bigdisp;
8894   int ret = 1;
8895
8896   /* We do this to make sure that the section symbol is in
8897      the symbol table.  We will ultimately change the relocation
8898      to be relative to the beginning of the section.  */
8899   if (i.reloc[this_operand] == BFD_RELOC_386_GOTOFF
8900       || i.reloc[this_operand] == BFD_RELOC_X86_64_GOTPCREL
8901       || i.reloc[this_operand] == BFD_RELOC_X86_64_GOTOFF64)
8902     {
8903       if (exp->X_op != O_symbol)
8904         goto inv_disp;
8905
8906       if (S_IS_LOCAL (exp->X_add_symbol)
8907           && S_GET_SEGMENT (exp->X_add_symbol) != undefined_section
8908           && S_GET_SEGMENT (exp->X_add_symbol) != expr_section)
8909         section_symbol (S_GET_SEGMENT (exp->X_add_symbol));
8910       exp->X_op = O_subtract;
8911       exp->X_op_symbol = GOT_symbol;
8912       if (i.reloc[this_operand] == BFD_RELOC_X86_64_GOTPCREL)
8913         i.reloc[this_operand] = BFD_RELOC_32_PCREL;
8914       else if (i.reloc[this_operand] == BFD_RELOC_X86_64_GOTOFF64)
8915         i.reloc[this_operand] = BFD_RELOC_64;
8916       else
8917         i.reloc[this_operand] = BFD_RELOC_32;
8918     }
8919
8920   else if (exp->X_op == O_absent
8921            || exp->X_op == O_illegal
8922            || exp->X_op == O_big)
8923     {
8924     inv_disp:
8925       as_bad (_("missing or invalid displacement expression `%s'"),
8926               disp_start);
8927       ret = 0;
8928     }
8929
8930   else if (flag_code == CODE_64BIT
8931            && !i.prefix[ADDR_PREFIX]
8932            && exp->X_op == O_constant)
8933     {
8934       /* Since displacement is signed extended to 64bit, don't allow
8935          disp32 and turn off disp32s if they are out of range.  */
8936       i.types[this_operand].bitfield.disp32 = 0;
8937       if (!fits_in_signed_long (exp->X_add_number))
8938         {
8939           i.types[this_operand].bitfield.disp32s = 0;
8940           if (i.types[this_operand].bitfield.baseindex)
8941             {
8942               as_bad (_("0x%lx out range of signed 32bit displacement"),
8943                       (long) exp->X_add_number);
8944               ret = 0;
8945             }
8946         }
8947     }
8948
8949 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
8950   else if (exp->X_op != O_constant
8951            && OUTPUT_FLAVOR == bfd_target_aout_flavour
8952            && exp_seg != absolute_section
8953            && exp_seg != text_section
8954            && exp_seg != data_section
8955            && exp_seg != bss_section
8956            && exp_seg != undefined_section
8957            && !bfd_is_com_section (exp_seg))
8958     {
8959       as_bad (_("unimplemented segment %s in operand"), exp_seg->name);
8960       ret = 0;
8961     }
8962 #endif
8963
8964   /* Check if this is a displacement only operand.  */
8965   bigdisp = i.types[this_operand];
8966   bigdisp.bitfield.disp8 = 0;
8967   bigdisp.bitfield.disp16 = 0;
8968   bigdisp.bitfield.disp32 = 0;
8969   bigdisp.bitfield.disp32s = 0;
8970   bigdisp.bitfield.disp64 = 0;
8971   if (operand_type_all_zero (&bigdisp))
8972     i.types[this_operand] = operand_type_and (i.types[this_operand],
8973                                               types);
8974
8975   return ret;
8976 }
8977
8978 /* Return the active addressing mode, taking address override and
8979    registers forming the address into consideration.  Update the
8980    address override prefix if necessary.  */
8981
8982 static enum flag_code
8983 i386_addressing_mode (void)
8984 {
8985   enum flag_code addr_mode;
8986
8987   if (i.prefix[ADDR_PREFIX])
8988     addr_mode = flag_code == CODE_32BIT ? CODE_16BIT : CODE_32BIT;
8989   else
8990     {
8991       addr_mode = flag_code;
8992
8993 #if INFER_ADDR_PREFIX
8994       if (i.mem_operands == 0)
8995         {
8996           /* Infer address prefix from the first memory operand.  */
8997           const reg_entry *addr_reg = i.base_reg;
8998
8999           if (addr_reg == NULL)
9000             addr_reg = i.index_reg;
9001
9002           if (addr_reg)
9003             {
9004               if (addr_reg->reg_num == RegEip
9005                   || addr_reg->reg_num == RegEiz
9006                   || addr_reg->reg_type.bitfield.dword)
9007                 addr_mode = CODE_32BIT;
9008               else if (flag_code != CODE_64BIT
9009                        && addr_reg->reg_type.bitfield.word)
9010                 addr_mode = CODE_16BIT;
9011
9012               if (addr_mode != flag_code)
9013                 {
9014                   i.prefix[ADDR_PREFIX] = ADDR_PREFIX_OPCODE;
9015                   i.prefixes += 1;
9016                   /* Change the size of any displacement too.  At most one
9017                      of Disp16 or Disp32 is set.
9018                      FIXME.  There doesn't seem to be any real need for
9019                      separate Disp16 and Disp32 flags.  The same goes for
9020                      Imm16 and Imm32.  Removing them would probably clean
9021                      up the code quite a lot.  */
9022                   if (flag_code != CODE_64BIT
9023                       && (i.types[this_operand].bitfield.disp16
9024                           || i.types[this_operand].bitfield.disp32))
9025                     i.types[this_operand]
9026                       = operand_type_xor (i.types[this_operand], disp16_32);
9027                 }
9028             }
9029         }
9030 #endif
9031     }
9032
9033   return addr_mode;
9034 }
9035
9036 /* Make sure the memory operand we've been dealt is valid.
9037    Return 1 on success, 0 on a failure.  */
9038
9039 static int
9040 i386_index_check (const char *operand_string)
9041 {
9042   const char *kind = "base/index";
9043   enum flag_code addr_mode = i386_addressing_mode ();
9044
9045   if (current_templates->start->opcode_modifier.isstring
9046       && !current_templates->start->opcode_modifier.immext
9047       && (current_templates->end[-1].opcode_modifier.isstring
9048           || i.mem_operands))
9049     {
9050       /* Memory operands of string insns are special in that they only allow
9051          a single register (rDI, rSI, or rBX) as their memory address.  */
9052       const reg_entry *expected_reg;
9053       static const char *di_si[][2] =
9054         {
9055           { "esi", "edi" },
9056           { "si", "di" },
9057           { "rsi", "rdi" }
9058         };
9059       static const char *bx[] = { "ebx", "bx", "rbx" };
9060
9061       kind = "string address";
9062
9063       if (current_templates->start->opcode_modifier.repprefixok)
9064         {
9065           i386_operand_type type = current_templates->end[-1].operand_types[0];
9066
9067           if (!type.bitfield.baseindex
9068               || ((!i.mem_operands != !intel_syntax)
9069                   && current_templates->end[-1].operand_types[1]
9070                      .bitfield.baseindex))
9071             type = current_templates->end[-1].operand_types[1];
9072           expected_reg = hash_find (reg_hash,
9073                                     di_si[addr_mode][type.bitfield.esseg]);
9074
9075         }
9076       else
9077         expected_reg = hash_find (reg_hash, bx[addr_mode]);
9078
9079       if (i.base_reg != expected_reg
9080           || i.index_reg
9081           || operand_type_check (i.types[this_operand], disp))
9082         {
9083           /* The second memory operand must have the same size as
9084              the first one.  */
9085           if (i.mem_operands
9086               && i.base_reg
9087               && !((addr_mode == CODE_64BIT
9088                     && i.base_reg->reg_type.bitfield.qword)
9089                    || (addr_mode == CODE_32BIT
9090                        ? i.base_reg->reg_type.bitfield.dword
9091                        : i.base_reg->reg_type.bitfield.word)))
9092             goto bad_address;
9093
9094           as_warn (_("`%s' is not valid here (expected `%c%s%s%c')"),
9095                    operand_string,
9096                    intel_syntax ? '[' : '(',
9097                    register_prefix,
9098                    expected_reg->reg_name,
9099                    intel_syntax ? ']' : ')');
9100           return 1;
9101         }
9102       else
9103         return 1;
9104
9105 bad_address:
9106       as_bad (_("`%s' is not a valid %s expression"),
9107               operand_string, kind);
9108       return 0;
9109     }
9110   else
9111     {
9112       if (addr_mode != CODE_16BIT)
9113         {
9114           /* 32-bit/64-bit checks.  */
9115           if ((i.base_reg
9116                && (addr_mode == CODE_64BIT
9117                    ? !i.base_reg->reg_type.bitfield.qword
9118                    : !i.base_reg->reg_type.bitfield.dword)
9119                && (i.index_reg
9120                    || (i.base_reg->reg_num
9121                        != (addr_mode == CODE_64BIT ? RegRip : RegEip))))
9122               || (i.index_reg
9123                   && !i.index_reg->reg_type.bitfield.xmmword
9124                   && !i.index_reg->reg_type.bitfield.ymmword
9125                   && !i.index_reg->reg_type.bitfield.zmmword
9126                   && ((addr_mode == CODE_64BIT
9127                        ? !(i.index_reg->reg_type.bitfield.qword
9128                            || i.index_reg->reg_num == RegRiz)
9129                        : !(i.index_reg->reg_type.bitfield.dword
9130                            || i.index_reg->reg_num == RegEiz))
9131                       || !i.index_reg->reg_type.bitfield.baseindex)))
9132             goto bad_address;
9133
9134           /* bndmk, bndldx, and bndstx have special restrictions. */
9135           if (current_templates->start->base_opcode == 0xf30f1b
9136               || (current_templates->start->base_opcode & ~1) == 0x0f1a)
9137             {
9138               /* They cannot use RIP-relative addressing. */
9139               if (i.base_reg && i.base_reg->reg_num == RegRip)
9140                 {
9141                   as_bad (_("`%s' cannot be used here"), operand_string);
9142                   return 0;
9143                 }
9144
9145               /* bndldx and bndstx ignore their scale factor. */
9146               if (current_templates->start->base_opcode != 0xf30f1b
9147                   && i.log2_scale_factor)
9148                 as_warn (_("register scaling is being ignored here"));
9149             }
9150         }
9151       else
9152         {
9153           /* 16-bit checks.  */
9154           if ((i.base_reg
9155                && (!i.base_reg->reg_type.bitfield.word
9156                    || !i.base_reg->reg_type.bitfield.baseindex))
9157               || (i.index_reg
9158                   && (!i.index_reg->reg_type.bitfield.word
9159                       || !i.index_reg->reg_type.bitfield.baseindex
9160                       || !(i.base_reg
9161                            && i.base_reg->reg_num < 6
9162                            && i.index_reg->reg_num >= 6
9163                            && i.log2_scale_factor == 0))))
9164             goto bad_address;
9165         }
9166     }
9167   return 1;
9168 }
9169
9170 /* Handle vector immediates.  */
9171
9172 static int
9173 RC_SAE_immediate (const char *imm_start)
9174 {
9175   unsigned int match_found, j;
9176   const char *pstr = imm_start;
9177   expressionS *exp;
9178
9179   if (*pstr != '{')
9180     return 0;
9181
9182   pstr++;
9183   match_found = 0;
9184   for (j = 0; j < ARRAY_SIZE (RC_NamesTable); j++)
9185     {
9186       if (!strncmp (pstr, RC_NamesTable[j].name, RC_NamesTable[j].len))
9187         {
9188           if (!i.rounding)
9189             {
9190               rc_op.type = RC_NamesTable[j].type;
9191               rc_op.operand = this_operand;
9192               i.rounding = &rc_op;
9193             }
9194           else
9195             {
9196               as_bad (_("duplicated `%s'"), imm_start);
9197               return 0;
9198             }
9199           pstr += RC_NamesTable[j].len;
9200           match_found = 1;
9201           break;
9202         }
9203     }
9204   if (!match_found)
9205     return 0;
9206
9207   if (*pstr++ != '}')
9208     {
9209       as_bad (_("Missing '}': '%s'"), imm_start);
9210       return 0;
9211     }
9212   /* RC/SAE immediate string should contain nothing more.  */;
9213   if (*pstr != 0)
9214     {
9215       as_bad (_("Junk after '}': '%s'"), imm_start);
9216       return 0;
9217     }
9218
9219   exp = &im_expressions[i.imm_operands++];
9220   i.op[this_operand].imms = exp;
9221
9222   exp->X_op = O_constant;
9223   exp->X_add_number = 0;
9224   exp->X_add_symbol = (symbolS *) 0;
9225   exp->X_op_symbol = (symbolS *) 0;
9226
9227   i.types[this_operand].bitfield.imm8 = 1;
9228   return 1;
9229 }
9230
9231 /* Only string instructions can have a second memory operand, so
9232    reduce current_templates to just those if it contains any.  */
9233 static int
9234 maybe_adjust_templates (void)
9235 {
9236   const insn_template *t;
9237
9238   gas_assert (i.mem_operands == 1);
9239
9240   for (t = current_templates->start; t < current_templates->end; ++t)
9241     if (t->opcode_modifier.isstring)
9242       break;
9243
9244   if (t < current_templates->end)
9245     {
9246       static templates aux_templates;
9247       bfd_boolean recheck;
9248
9249       aux_templates.start = t;
9250       for (; t < current_templates->end; ++t)
9251         if (!t->opcode_modifier.isstring)
9252           break;
9253       aux_templates.end = t;
9254
9255       /* Determine whether to re-check the first memory operand.  */
9256       recheck = (aux_templates.start != current_templates->start
9257                  || t != current_templates->end);
9258
9259       current_templates = &aux_templates;
9260
9261       if (recheck)
9262         {
9263           i.mem_operands = 0;
9264           if (i.memop1_string != NULL
9265               && i386_index_check (i.memop1_string) == 0)
9266             return 0;
9267           i.mem_operands = 1;
9268         }
9269     }
9270
9271   return 1;
9272 }
9273
9274 /* Parse OPERAND_STRING into the i386_insn structure I.  Returns zero
9275    on error.  */
9276
9277 static int
9278 i386_att_operand (char *operand_string)
9279 {
9280   const reg_entry *r;
9281   char *end_op;
9282   char *op_string = operand_string;
9283
9284   if (is_space_char (*op_string))
9285     ++op_string;
9286
9287   /* We check for an absolute prefix (differentiating,
9288      for example, 'jmp pc_relative_label' from 'jmp *absolute_label'.  */
9289   if (*op_string == ABSOLUTE_PREFIX)
9290     {
9291       ++op_string;
9292       if (is_space_char (*op_string))
9293         ++op_string;
9294       i.types[this_operand].bitfield.jumpabsolute = 1;
9295     }
9296
9297   /* Check if operand is a register.  */
9298   if ((r = parse_register (op_string, &end_op)) != NULL)
9299     {
9300       i386_operand_type temp;
9301
9302       /* Check for a segment override by searching for ':' after a
9303          segment register.  */
9304       op_string = end_op;
9305       if (is_space_char (*op_string))
9306         ++op_string;
9307       if (*op_string == ':'
9308           && (r->reg_type.bitfield.sreg2
9309               || r->reg_type.bitfield.sreg3))
9310         {
9311           switch (r->reg_num)
9312             {
9313             case 0:
9314               i.seg[i.mem_operands] = &es;
9315               break;
9316             case 1:
9317               i.seg[i.mem_operands] = &cs;
9318               break;
9319             case 2:
9320               i.seg[i.mem_operands] = &ss;
9321               break;
9322             case 3:
9323               i.seg[i.mem_operands] = &ds;
9324               break;
9325             case 4:
9326               i.seg[i.mem_operands] = &fs;
9327               break;
9328             case 5:
9329               i.seg[i.mem_operands] = &gs;
9330               break;
9331             }
9332
9333           /* Skip the ':' and whitespace.  */
9334           ++op_string;
9335           if (is_space_char (*op_string))
9336             ++op_string;
9337
9338           if (!is_digit_char (*op_string)
9339               && !is_identifier_char (*op_string)
9340               && *op_string != '('
9341               && *op_string != ABSOLUTE_PREFIX)
9342             {
9343               as_bad (_("bad memory operand `%s'"), op_string);
9344               return 0;
9345             }
9346           /* Handle case of %es:*foo.  */
9347           if (*op_string == ABSOLUTE_PREFIX)
9348             {
9349               ++op_string;
9350               if (is_space_char (*op_string))
9351                 ++op_string;
9352               i.types[this_operand].bitfield.jumpabsolute = 1;
9353             }
9354           goto do_memory_reference;
9355         }
9356
9357       /* Handle vector operations.  */
9358       if (*op_string == '{')
9359         {
9360           op_string = check_VecOperations (op_string, NULL);
9361           if (op_string == NULL)
9362             return 0;
9363         }
9364
9365       if (*op_string)
9366         {
9367           as_bad (_("junk `%s' after register"), op_string);
9368           return 0;
9369         }
9370       temp = r->reg_type;
9371       temp.bitfield.baseindex = 0;
9372       i.types[this_operand] = operand_type_or (i.types[this_operand],
9373                                                temp);
9374       i.types[this_operand].bitfield.unspecified = 0;
9375       i.op[this_operand].regs = r;
9376       i.reg_operands++;
9377     }
9378   else if (*op_string == REGISTER_PREFIX)
9379     {
9380       as_bad (_("bad register name `%s'"), op_string);
9381       return 0;
9382     }
9383   else if (*op_string == IMMEDIATE_PREFIX)
9384     {
9385       ++op_string;
9386       if (i.types[this_operand].bitfield.jumpabsolute)
9387         {
9388           as_bad (_("immediate operand illegal with absolute jump"));
9389           return 0;
9390         }
9391       if (!i386_immediate (op_string))
9392         return 0;
9393     }
9394   else if (RC_SAE_immediate (operand_string))
9395     {
9396       /* If it is a RC or SAE immediate, do nothing.  */
9397       ;
9398     }
9399   else if (is_digit_char (*op_string)
9400            || is_identifier_char (*op_string)
9401            || *op_string == '"'
9402            || *op_string == '(')
9403     {
9404       /* This is a memory reference of some sort.  */
9405       char *base_string;
9406
9407       /* Start and end of displacement string expression (if found).  */
9408       char *displacement_string_start;
9409       char *displacement_string_end;
9410       char *vop_start;
9411
9412     do_memory_reference:
9413       if (i.mem_operands == 1 && !maybe_adjust_templates ())
9414         return 0;
9415       if ((i.mem_operands == 1
9416            && !current_templates->start->opcode_modifier.isstring)
9417           || i.mem_operands == 2)
9418         {
9419           as_bad (_("too many memory references for `%s'"),
9420                   current_templates->start->name);
9421           return 0;
9422         }
9423
9424       /* Check for base index form.  We detect the base index form by
9425          looking for an ')' at the end of the operand, searching
9426          for the '(' matching it, and finding a REGISTER_PREFIX or ','
9427          after the '('.  */
9428       base_string = op_string + strlen (op_string);
9429
9430       /* Handle vector operations.  */
9431       vop_start = strchr (op_string, '{');
9432       if (vop_start && vop_start < base_string)
9433         {
9434           if (check_VecOperations (vop_start, base_string) == NULL)
9435             return 0;
9436           base_string = vop_start;
9437         }
9438
9439       --base_string;
9440       if (is_space_char (*base_string))
9441         --base_string;
9442
9443       /* If we only have a displacement, set-up for it to be parsed later.  */
9444       displacement_string_start = op_string;
9445       displacement_string_end = base_string + 1;
9446
9447       if (*base_string == ')')
9448         {
9449           char *temp_string;
9450           unsigned int parens_balanced = 1;
9451           /* We've already checked that the number of left & right ()'s are
9452              equal, so this loop will not be infinite.  */
9453           do
9454             {
9455               base_string--;
9456               if (*base_string == ')')
9457                 parens_balanced++;
9458               if (*base_string == '(')
9459                 parens_balanced--;
9460             }
9461           while (parens_balanced);
9462
9463           temp_string = base_string;
9464
9465           /* Skip past '(' and whitespace.  */
9466           ++base_string;
9467           if (is_space_char (*base_string))
9468             ++base_string;
9469
9470           if (*base_string == ','
9471               || ((i.base_reg = parse_register (base_string, &end_op))
9472                   != NULL))
9473             {
9474               displacement_string_end = temp_string;
9475
9476               i.types[this_operand].bitfield.baseindex = 1;
9477
9478               if (i.base_reg)
9479                 {
9480                   base_string = end_op;
9481                   if (is_space_char (*base_string))
9482                     ++base_string;
9483                 }
9484
9485               /* There may be an index reg or scale factor here.  */
9486               if (*base_string == ',')
9487                 {
9488                   ++base_string;
9489                   if (is_space_char (*base_string))
9490                     ++base_string;
9491
9492                   if ((i.index_reg = parse_register (base_string, &end_op))
9493                       != NULL)
9494                     {
9495                       base_string = end_op;
9496                       if (is_space_char (*base_string))
9497                         ++base_string;
9498                       if (*base_string == ',')
9499                         {
9500                           ++base_string;
9501                           if (is_space_char (*base_string))
9502                             ++base_string;
9503                         }
9504                       else if (*base_string != ')')
9505                         {
9506                           as_bad (_("expecting `,' or `)' "
9507                                     "after index register in `%s'"),
9508                                   operand_string);
9509                           return 0;
9510                         }
9511                     }
9512                   else if (*base_string == REGISTER_PREFIX)
9513                     {
9514                       end_op = strchr (base_string, ',');
9515                       if (end_op)
9516                         *end_op = '\0';
9517                       as_bad (_("bad register name `%s'"), base_string);
9518                       return 0;
9519                     }
9520
9521                   /* Check for scale factor.  */
9522                   if (*base_string != ')')
9523                     {
9524                       char *end_scale = i386_scale (base_string);
9525
9526                       if (!end_scale)
9527                         return 0;
9528
9529                       base_string = end_scale;
9530                       if (is_space_char (*base_string))
9531                         ++base_string;
9532                       if (*base_string != ')')
9533                         {
9534                           as_bad (_("expecting `)' "
9535                                     "after scale factor in `%s'"),
9536                                   operand_string);
9537                           return 0;
9538                         }
9539                     }
9540                   else if (!i.index_reg)
9541                     {
9542                       as_bad (_("expecting index register or scale factor "
9543                                 "after `,'; got '%c'"),
9544                               *base_string);
9545                       return 0;
9546                     }
9547                 }
9548               else if (*base_string != ')')
9549                 {
9550                   as_bad (_("expecting `,' or `)' "
9551                             "after base register in `%s'"),
9552                           operand_string);
9553                   return 0;
9554                 }
9555             }
9556           else if (*base_string == REGISTER_PREFIX)
9557             {
9558               end_op = strchr (base_string, ',');
9559               if (end_op)
9560                 *end_op = '\0';
9561               as_bad (_("bad register name `%s'"), base_string);
9562               return 0;
9563             }
9564         }
9565
9566       /* If there's an expression beginning the operand, parse it,
9567          assuming displacement_string_start and
9568          displacement_string_end are meaningful.  */
9569       if (displacement_string_start != displacement_string_end)
9570         {
9571           if (!i386_displacement (displacement_string_start,
9572                                   displacement_string_end))
9573             return 0;
9574         }
9575
9576       /* Special case for (%dx) while doing input/output op.  */
9577       if (i.base_reg
9578           && operand_type_equal (&i.base_reg->reg_type,
9579                                  &reg16_inoutportreg)
9580           && i.index_reg == 0
9581           && i.log2_scale_factor == 0
9582           && i.seg[i.mem_operands] == 0
9583           && !operand_type_check (i.types[this_operand], disp))
9584         {
9585           i.types[this_operand] = inoutportreg;
9586           return 1;
9587         }
9588
9589       if (i386_index_check (operand_string) == 0)
9590         return 0;
9591       i.types[this_operand].bitfield.mem = 1;
9592       if (i.mem_operands == 0)
9593         i.memop1_string = xstrdup (operand_string);
9594       i.mem_operands++;
9595     }
9596   else
9597     {
9598       /* It's not a memory operand; argh!  */
9599       as_bad (_("invalid char %s beginning operand %d `%s'"),
9600               output_invalid (*op_string),
9601               this_operand + 1,
9602               op_string);
9603       return 0;
9604     }
9605   return 1;                     /* Normal return.  */
9606 }
9607 \f
9608 /* Calculate the maximum variable size (i.e., excluding fr_fix)
9609    that an rs_machine_dependent frag may reach.  */
9610
9611 unsigned int
9612 i386_frag_max_var (fragS *frag)
9613 {
9614   /* The only relaxable frags are for jumps.
9615      Unconditional jumps can grow by 4 bytes and others by 5 bytes.  */
9616   gas_assert (frag->fr_type == rs_machine_dependent);
9617   return TYPE_FROM_RELAX_STATE (frag->fr_subtype) == UNCOND_JUMP ? 4 : 5;
9618 }
9619
9620 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
9621 static int
9622 elf_symbol_resolved_in_segment_p (symbolS *fr_symbol, offsetT fr_var)
9623 {
9624   /* STT_GNU_IFUNC symbol must go through PLT.  */
9625   if ((symbol_get_bfdsym (fr_symbol)->flags
9626        & BSF_GNU_INDIRECT_FUNCTION) != 0)
9627     return 0;
9628
9629   if (!S_IS_EXTERNAL (fr_symbol))
9630     /* Symbol may be weak or local.  */
9631     return !S_IS_WEAK (fr_symbol);
9632
9633   /* Global symbols with non-default visibility can't be preempted. */
9634   if (ELF_ST_VISIBILITY (S_GET_OTHER (fr_symbol)) != STV_DEFAULT)
9635     return 1;
9636
9637   if (fr_var != NO_RELOC)
9638     switch ((enum bfd_reloc_code_real) fr_var)
9639       {
9640       case BFD_RELOC_386_PLT32:
9641       case BFD_RELOC_X86_64_PLT32:
9642         /* Symbol with PLT relocation may be preempted. */
9643         return 0;
9644       default:
9645         abort ();
9646       }
9647
9648   /* Global symbols with default visibility in a shared library may be
9649      preempted by another definition.  */
9650   return !shared;
9651 }
9652 #endif
9653
9654 /* md_estimate_size_before_relax()
9655
9656    Called just before relax() for rs_machine_dependent frags.  The x86
9657    assembler uses these frags to handle variable size jump
9658    instructions.
9659
9660    Any symbol that is now undefined will not become defined.
9661    Return the correct fr_subtype in the frag.
9662    Return the initial "guess for variable size of frag" to caller.
9663    The guess is actually the growth beyond the fixed part.  Whatever
9664    we do to grow the fixed or variable part contributes to our
9665    returned value.  */
9666
9667 int
9668 md_estimate_size_before_relax (fragS *fragP, segT segment)
9669 {
9670   /* We've already got fragP->fr_subtype right;  all we have to do is
9671      check for un-relaxable symbols.  On an ELF system, we can't relax
9672      an externally visible symbol, because it may be overridden by a
9673      shared library.  */
9674   if (S_GET_SEGMENT (fragP->fr_symbol) != segment
9675 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
9676       || (IS_ELF
9677           && !elf_symbol_resolved_in_segment_p (fragP->fr_symbol,
9678                                                 fragP->fr_var))
9679 #endif
9680 #if defined (OBJ_COFF) && defined (TE_PE)
9681       || (OUTPUT_FLAVOR == bfd_target_coff_flavour
9682           && S_IS_WEAK (fragP->fr_symbol))
9683 #endif
9684       )
9685     {
9686       /* Symbol is undefined in this segment, or we need to keep a
9687          reloc so that weak symbols can be overridden.  */
9688       int size = (fragP->fr_subtype & CODE16) ? 2 : 4;
9689       enum bfd_reloc_code_real reloc_type;
9690       unsigned char *opcode;
9691       int old_fr_fix;
9692
9693       if (fragP->fr_var != NO_RELOC)
9694         reloc_type = (enum bfd_reloc_code_real) fragP->fr_var;
9695       else if (size == 2)
9696         reloc_type = BFD_RELOC_16_PCREL;
9697 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
9698       else if (need_plt32_p (fragP->fr_symbol))
9699         reloc_type = BFD_RELOC_X86_64_PLT32;
9700 #endif
9701       else
9702         reloc_type = BFD_RELOC_32_PCREL;
9703
9704       old_fr_fix = fragP->fr_fix;
9705       opcode = (unsigned char *) fragP->fr_opcode;
9706
9707       switch (TYPE_FROM_RELAX_STATE (fragP->fr_subtype))
9708         {
9709         case UNCOND_JUMP:
9710           /* Make jmp (0xeb) a (d)word displacement jump.  */
9711           opcode[0] = 0xe9;
9712           fragP->fr_fix += size;
9713           fix_new (fragP, old_fr_fix, size,
9714                    fragP->fr_symbol,
9715                    fragP->fr_offset, 1,
9716                    reloc_type);
9717           break;
9718
9719         case COND_JUMP86:
9720           if (size == 2
9721               && (!no_cond_jump_promotion || fragP->fr_var != NO_RELOC))
9722             {
9723               /* Negate the condition, and branch past an
9724                  unconditional jump.  */
9725               opcode[0] ^= 1;
9726               opcode[1] = 3;
9727               /* Insert an unconditional jump.  */
9728               opcode[2] = 0xe9;
9729               /* We added two extra opcode bytes, and have a two byte
9730                  offset.  */
9731               fragP->fr_fix += 2 + 2;
9732               fix_new (fragP, old_fr_fix + 2, 2,
9733                        fragP->fr_symbol,
9734                        fragP->fr_offset, 1,
9735                        reloc_type);
9736               break;
9737             }
9738           /* Fall through.  */
9739
9740         case COND_JUMP:
9741           if (no_cond_jump_promotion && fragP->fr_var == NO_RELOC)
9742             {
9743               fixS *fixP;
9744
9745               fragP->fr_fix += 1;
9746               fixP = fix_new (fragP, old_fr_fix, 1,
9747                               fragP->fr_symbol,
9748                               fragP->fr_offset, 1,
9749                               BFD_RELOC_8_PCREL);
9750               fixP->fx_signed = 1;
9751               break;
9752             }
9753
9754           /* This changes the byte-displacement jump 0x7N
9755              to the (d)word-displacement jump 0x0f,0x8N.  */
9756           opcode[1] = opcode[0] + 0x10;
9757           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
9758           /* We've added an opcode byte.  */
9759           fragP->fr_fix += 1 + size;
9760           fix_new (fragP, old_fr_fix + 1, size,
9761                    fragP->fr_symbol,
9762                    fragP->fr_offset, 1,
9763                    reloc_type);
9764           break;
9765
9766         default:
9767           BAD_CASE (fragP->fr_subtype);
9768           break;
9769         }
9770       frag_wane (fragP);
9771       return fragP->fr_fix - old_fr_fix;
9772     }
9773
9774   /* Guess size depending on current relax state.  Initially the relax
9775      state will correspond to a short jump and we return 1, because
9776      the variable part of the frag (the branch offset) is one byte
9777      long.  However, we can relax a section more than once and in that
9778      case we must either set fr_subtype back to the unrelaxed state,
9779      or return the value for the appropriate branch.  */
9780   return md_relax_table[fragP->fr_subtype].rlx_length;
9781 }
9782
9783 /* Called after relax() is finished.
9784
9785    In:  Address of frag.
9786         fr_type == rs_machine_dependent.
9787         fr_subtype is what the address relaxed to.
9788
9789    Out: Any fixSs and constants are set up.
9790         Caller will turn frag into a ".space 0".  */
9791
9792 void
9793 md_convert_frag (bfd *abfd ATTRIBUTE_UNUSED, segT sec ATTRIBUTE_UNUSED,
9794                  fragS *fragP)
9795 {
9796   unsigned char *opcode;
9797   unsigned char *where_to_put_displacement = NULL;
9798   offsetT target_address;
9799   offsetT opcode_address;
9800   unsigned int extension = 0;
9801   offsetT displacement_from_opcode_start;
9802
9803   opcode = (unsigned char *) fragP->fr_opcode;
9804
9805   /* Address we want to reach in file space.  */
9806   target_address = S_GET_VALUE (fragP->fr_symbol) + fragP->fr_offset;
9807
9808   /* Address opcode resides at in file space.  */
9809   opcode_address = fragP->fr_address + fragP->fr_fix;
9810
9811   /* Displacement from opcode start to fill into instruction.  */
9812   displacement_from_opcode_start = target_address - opcode_address;
9813
9814   if ((fragP->fr_subtype & BIG) == 0)
9815     {
9816       /* Don't have to change opcode.  */
9817       extension = 1;            /* 1 opcode + 1 displacement  */
9818       where_to_put_displacement = &opcode[1];
9819     }
9820   else
9821     {
9822       if (no_cond_jump_promotion
9823           && TYPE_FROM_RELAX_STATE (fragP->fr_subtype) != UNCOND_JUMP)
9824         as_warn_where (fragP->fr_file, fragP->fr_line,
9825                        _("long jump required"));
9826
9827       switch (fragP->fr_subtype)
9828         {
9829         case ENCODE_RELAX_STATE (UNCOND_JUMP, BIG):
9830           extension = 4;                /* 1 opcode + 4 displacement  */
9831           opcode[0] = 0xe9;
9832           where_to_put_displacement = &opcode[1];
9833           break;
9834
9835         case ENCODE_RELAX_STATE (UNCOND_JUMP, BIG16):
9836           extension = 2;                /* 1 opcode + 2 displacement  */
9837           opcode[0] = 0xe9;
9838           where_to_put_displacement = &opcode[1];
9839           break;
9840
9841         case ENCODE_RELAX_STATE (COND_JUMP, BIG):
9842         case ENCODE_RELAX_STATE (COND_JUMP86, BIG):
9843           extension = 5;                /* 2 opcode + 4 displacement  */
9844           opcode[1] = opcode[0] + 0x10;
9845           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
9846           where_to_put_displacement = &opcode[2];
9847           break;
9848
9849         case ENCODE_RELAX_STATE (COND_JUMP, BIG16):
9850           extension = 3;                /* 2 opcode + 2 displacement  */
9851           opcode[1] = opcode[0] + 0x10;
9852           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
9853           where_to_put_displacement = &opcode[2];
9854           break;
9855
9856         case ENCODE_RELAX_STATE (COND_JUMP86, BIG16):
9857           extension = 4;
9858           opcode[0] ^= 1;
9859           opcode[1] = 3;
9860           opcode[2] = 0xe9;
9861           where_to_put_displacement = &opcode[3];
9862           break;
9863
9864         default:
9865           BAD_CASE (fragP->fr_subtype);
9866           break;
9867         }
9868     }
9869
9870   /* If size if less then four we are sure that the operand fits,
9871      but if it's 4, then it could be that the displacement is larger
9872      then -/+ 2GB.  */
9873   if (DISP_SIZE_FROM_RELAX_STATE (fragP->fr_subtype) == 4
9874       && object_64bit
9875       && ((addressT) (displacement_from_opcode_start - extension
9876                       + ((addressT) 1 << 31))
9877           > (((addressT) 2 << 31) - 1)))
9878     {
9879       as_bad_where (fragP->fr_file, fragP->fr_line,
9880                     _("jump target out of range"));
9881       /* Make us emit 0.  */
9882       displacement_from_opcode_start = extension;
9883     }
9884   /* Now put displacement after opcode.  */
9885   md_number_to_chars ((char *) where_to_put_displacement,
9886                       (valueT) (displacement_from_opcode_start - extension),
9887                       DISP_SIZE_FROM_RELAX_STATE (fragP->fr_subtype));
9888   fragP->fr_fix += extension;
9889 }
9890 \f
9891 /* Apply a fixup (fixP) to segment data, once it has been determined
9892    by our caller that we have all the info we need to fix it up.
9893
9894    Parameter valP is the pointer to the value of the bits.
9895
9896    On the 386, immediates, displacements, and data pointers are all in
9897    the same (little-endian) format, so we don't need to care about which
9898    we are handling.  */
9899
9900 void
9901 md_apply_fix (fixS *fixP, valueT *valP, segT seg ATTRIBUTE_UNUSED)
9902 {
9903   char *p = fixP->fx_where + fixP->fx_frag->fr_literal;
9904   valueT value = *valP;
9905
9906 #if !defined (TE_Mach)
9907   if (fixP->fx_pcrel)
9908     {
9909       switch (fixP->fx_r_type)
9910         {
9911         default:
9912           break;
9913
9914         case BFD_RELOC_64:
9915           fixP->fx_r_type = BFD_RELOC_64_PCREL;
9916           break;
9917         case BFD_RELOC_32:
9918         case BFD_RELOC_X86_64_32S:
9919           fixP->fx_r_type = BFD_RELOC_32_PCREL;
9920           break;
9921         case BFD_RELOC_16:
9922           fixP->fx_r_type = BFD_RELOC_16_PCREL;
9923           break;
9924         case BFD_RELOC_8:
9925           fixP->fx_r_type = BFD_RELOC_8_PCREL;
9926           break;
9927         }
9928     }
9929
9930   if (fixP->fx_addsy != NULL
9931       && (fixP->fx_r_type == BFD_RELOC_32_PCREL
9932           || fixP->fx_r_type == BFD_RELOC_64_PCREL
9933           || fixP->fx_r_type == BFD_RELOC_16_PCREL
9934           || fixP->fx_r_type == BFD_RELOC_8_PCREL)
9935       && !use_rela_relocations)
9936     {
9937       /* This is a hack.  There should be a better way to handle this.
9938          This covers for the fact that bfd_install_relocation will
9939          subtract the current location (for partial_inplace, PC relative
9940          relocations); see more below.  */
9941 #ifndef OBJ_AOUT
9942       if (IS_ELF
9943 #ifdef TE_PE
9944           || OUTPUT_FLAVOR == bfd_target_coff_flavour
9945 #endif
9946           )
9947         value += fixP->fx_where + fixP->fx_frag->fr_address;
9948 #endif
9949 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
9950       if (IS_ELF)
9951         {
9952           segT sym_seg = S_GET_SEGMENT (fixP->fx_addsy);
9953
9954           if ((sym_seg == seg
9955                || (symbol_section_p (fixP->fx_addsy)
9956                    && sym_seg != absolute_section))
9957               && !generic_force_reloc (fixP))
9958             {
9959               /* Yes, we add the values in twice.  This is because
9960                  bfd_install_relocation subtracts them out again.  I think
9961                  bfd_install_relocation is broken, but I don't dare change
9962                  it.  FIXME.  */
9963               value += fixP->fx_where + fixP->fx_frag->fr_address;
9964             }
9965         }
9966 #endif
9967 #if defined (OBJ_COFF) && defined (TE_PE)
9968       /* For some reason, the PE format does not store a
9969          section address offset for a PC relative symbol.  */
9970       if (S_GET_SEGMENT (fixP->fx_addsy) != seg
9971           || S_IS_WEAK (fixP->fx_addsy))
9972         value += md_pcrel_from (fixP);
9973 #endif
9974     }
9975 #if defined (OBJ_COFF) && defined (TE_PE)
9976   if (fixP->fx_addsy != NULL
9977       && S_IS_WEAK (fixP->fx_addsy)
9978       /* PR 16858: Do not modify weak function references.  */
9979       && ! fixP->fx_pcrel)
9980     {
9981 #if !defined (TE_PEP)
9982       /* For x86 PE weak function symbols are neither PC-relative
9983          nor do they set S_IS_FUNCTION.  So the only reliable way
9984          to detect them is to check the flags of their containing
9985          section.  */
9986       if (S_GET_SEGMENT (fixP->fx_addsy) != NULL
9987           && S_GET_SEGMENT (fixP->fx_addsy)->flags & SEC_CODE)
9988         ;
9989       else
9990 #endif
9991       value -= S_GET_VALUE (fixP->fx_addsy);
9992     }
9993 #endif
9994
9995   /* Fix a few things - the dynamic linker expects certain values here,
9996      and we must not disappoint it.  */
9997 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
9998   if (IS_ELF && fixP->fx_addsy)
9999     switch (fixP->fx_r_type)
10000       {
10001       case BFD_RELOC_386_PLT32:
10002       case BFD_RELOC_X86_64_PLT32:
10003         /* Make the jump instruction point to the address of the operand.  At
10004            runtime we merely add the offset to the actual PLT entry.  */
10005         value = -4;
10006         break;
10007
10008       case BFD_RELOC_386_TLS_GD:
10009       case BFD_RELOC_386_TLS_LDM:
10010       case BFD_RELOC_386_TLS_IE_32:
10011       case BFD_RELOC_386_TLS_IE:
10012       case BFD_RELOC_386_TLS_GOTIE:
10013       case BFD_RELOC_386_TLS_GOTDESC:
10014       case BFD_RELOC_X86_64_TLSGD:
10015       case BFD_RELOC_X86_64_TLSLD:
10016       case BFD_RELOC_X86_64_GOTTPOFF:
10017       case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
10018         value = 0; /* Fully resolved at runtime.  No addend.  */
10019         /* Fallthrough */
10020       case BFD_RELOC_386_TLS_LE:
10021       case BFD_RELOC_386_TLS_LDO_32:
10022       case BFD_RELOC_386_TLS_LE_32:
10023       case BFD_RELOC_X86_64_DTPOFF32:
10024       case BFD_RELOC_X86_64_DTPOFF64:
10025       case BFD_RELOC_X86_64_TPOFF32:
10026       case BFD_RELOC_X86_64_TPOFF64:
10027         S_SET_THREAD_LOCAL (fixP->fx_addsy);
10028         break;
10029
10030       case BFD_RELOC_386_TLS_DESC_CALL:
10031       case BFD_RELOC_X86_64_TLSDESC_CALL:
10032         value = 0; /* Fully resolved at runtime.  No addend.  */
10033         S_SET_THREAD_LOCAL (fixP->fx_addsy);
10034         fixP->fx_done = 0;
10035         return;
10036
10037       case BFD_RELOC_VTABLE_INHERIT:
10038       case BFD_RELOC_VTABLE_ENTRY:
10039         fixP->fx_done = 0;
10040         return;
10041
10042       default:
10043         break;
10044       }
10045 #endif /* defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)  */
10046   *valP = value;
10047 #endif /* !defined (TE_Mach)  */
10048
10049   /* Are we finished with this relocation now?  */
10050   if (fixP->fx_addsy == NULL)
10051     fixP->fx_done = 1;
10052 #if defined (OBJ_COFF) && defined (TE_PE)
10053   else if (fixP->fx_addsy != NULL && S_IS_WEAK (fixP->fx_addsy))
10054     {
10055       fixP->fx_done = 0;
10056       /* Remember value for tc_gen_reloc.  */
10057       fixP->fx_addnumber = value;
10058       /* Clear out the frag for now.  */
10059       value = 0;
10060     }
10061 #endif
10062   else if (use_rela_relocations)
10063     {
10064       fixP->fx_no_overflow = 1;
10065       /* Remember value for tc_gen_reloc.  */
10066       fixP->fx_addnumber = value;
10067       value = 0;
10068     }
10069
10070   md_number_to_chars (p, value, fixP->fx_size);
10071 }
10072 \f
10073 const char *
10074 md_atof (int type, char *litP, int *sizeP)
10075 {
10076   /* This outputs the LITTLENUMs in REVERSE order;
10077      in accord with the bigendian 386.  */
10078   return ieee_md_atof (type, litP, sizeP, FALSE);
10079 }
10080 \f
10081 static char output_invalid_buf[sizeof (unsigned char) * 2 + 6];
10082
10083 static char *
10084 output_invalid (int c)
10085 {
10086   if (ISPRINT (c))
10087     snprintf (output_invalid_buf, sizeof (output_invalid_buf),
10088               "'%c'", c);
10089   else
10090     snprintf (output_invalid_buf, sizeof (output_invalid_buf),
10091               "(0x%x)", (unsigned char) c);
10092   return output_invalid_buf;
10093 }
10094
10095 /* REG_STRING starts *before* REGISTER_PREFIX.  */
10096
10097 static const reg_entry *
10098 parse_real_register (char *reg_string, char **end_op)
10099 {
10100   char *s = reg_string;
10101   char *p;
10102   char reg_name_given[MAX_REG_NAME_SIZE + 1];
10103   const reg_entry *r;
10104
10105   /* Skip possible REGISTER_PREFIX and possible whitespace.  */
10106   if (*s == REGISTER_PREFIX)
10107     ++s;
10108
10109   if (is_space_char (*s))
10110     ++s;
10111
10112   p = reg_name_given;
10113   while ((*p++ = register_chars[(unsigned char) *s]) != '\0')
10114     {
10115       if (p >= reg_name_given + MAX_REG_NAME_SIZE)
10116         return (const reg_entry *) NULL;
10117       s++;
10118     }
10119
10120   /* For naked regs, make sure that we are not dealing with an identifier.
10121      This prevents confusing an identifier like `eax_var' with register
10122      `eax'.  */
10123   if (allow_naked_reg && identifier_chars[(unsigned char) *s])
10124     return (const reg_entry *) NULL;
10125
10126   *end_op = s;
10127
10128   r = (const reg_entry *) hash_find (reg_hash, reg_name_given);
10129
10130   /* Handle floating point regs, allowing spaces in the (i) part.  */
10131   if (r == i386_regtab /* %st is first entry of table  */)
10132     {
10133       if (is_space_char (*s))
10134         ++s;
10135       if (*s == '(')
10136         {
10137           ++s;
10138           if (is_space_char (*s))
10139             ++s;
10140           if (*s >= '0' && *s <= '7')
10141             {
10142               int fpr = *s - '0';
10143               ++s;
10144               if (is_space_char (*s))
10145                 ++s;
10146               if (*s == ')')
10147                 {
10148                   *end_op = s + 1;
10149                   r = (const reg_entry *) hash_find (reg_hash, "st(0)");
10150                   know (r);
10151                   return r + fpr;
10152                 }
10153             }
10154           /* We have "%st(" then garbage.  */
10155           return (const reg_entry *) NULL;
10156         }
10157     }
10158
10159   if (r == NULL || allow_pseudo_reg)
10160     return r;
10161
10162   if (operand_type_all_zero (&r->reg_type))
10163     return (const reg_entry *) NULL;
10164
10165   if ((r->reg_type.bitfield.dword
10166        || r->reg_type.bitfield.sreg3
10167        || r->reg_type.bitfield.control
10168        || r->reg_type.bitfield.debug
10169        || r->reg_type.bitfield.test)
10170       && !cpu_arch_flags.bitfield.cpui386)
10171     return (const reg_entry *) NULL;
10172
10173   if (r->reg_type.bitfield.tbyte
10174       && !cpu_arch_flags.bitfield.cpu8087
10175       && !cpu_arch_flags.bitfield.cpu287
10176       && !cpu_arch_flags.bitfield.cpu387)
10177     return (const reg_entry *) NULL;
10178
10179   if (r->reg_type.bitfield.regmmx && !cpu_arch_flags.bitfield.cpuregmmx)
10180     return (const reg_entry *) NULL;
10181
10182   if (r->reg_type.bitfield.xmmword && !cpu_arch_flags.bitfield.cpuregxmm)
10183     return (const reg_entry *) NULL;
10184
10185   if (r->reg_type.bitfield.ymmword && !cpu_arch_flags.bitfield.cpuregymm)
10186     return (const reg_entry *) NULL;
10187
10188   if (r->reg_type.bitfield.zmmword && !cpu_arch_flags.bitfield.cpuregzmm)
10189     return (const reg_entry *) NULL;
10190
10191   if (r->reg_type.bitfield.regmask
10192       && !cpu_arch_flags.bitfield.cpuregmask)
10193     return (const reg_entry *) NULL;
10194
10195   /* Don't allow fake index register unless allow_index_reg isn't 0. */
10196   if (!allow_index_reg
10197       && (r->reg_num == RegEiz || r->reg_num == RegRiz))
10198     return (const reg_entry *) NULL;
10199
10200   /* Upper 16 vector register is only available with VREX in 64bit
10201      mode.  */
10202   if ((r->reg_flags & RegVRex))
10203     {
10204       if (i.vec_encoding == vex_encoding_default)
10205         i.vec_encoding = vex_encoding_evex;
10206
10207       if (!cpu_arch_flags.bitfield.cpuvrex
10208           || i.vec_encoding != vex_encoding_evex
10209           || flag_code != CODE_64BIT)
10210         return (const reg_entry *) NULL;
10211     }
10212
10213   if (((r->reg_flags & (RegRex64 | RegRex))
10214        || r->reg_type.bitfield.qword)
10215       && (!cpu_arch_flags.bitfield.cpulm
10216           || !operand_type_equal (&r->reg_type, &control))
10217       && flag_code != CODE_64BIT)
10218     return (const reg_entry *) NULL;
10219
10220   if (r->reg_type.bitfield.sreg3 && r->reg_num == RegFlat && !intel_syntax)
10221     return (const reg_entry *) NULL;
10222
10223   return r;
10224 }
10225
10226 /* REG_STRING starts *before* REGISTER_PREFIX.  */
10227
10228 static const reg_entry *
10229 parse_register (char *reg_string, char **end_op)
10230 {
10231   const reg_entry *r;
10232
10233   if (*reg_string == REGISTER_PREFIX || allow_naked_reg)
10234     r = parse_real_register (reg_string, end_op);
10235   else
10236     r = NULL;
10237   if (!r)
10238     {
10239       char *save = input_line_pointer;
10240       char c;
10241       symbolS *symbolP;
10242
10243       input_line_pointer = reg_string;
10244       c = get_symbol_name (&reg_string);
10245       symbolP = symbol_find (reg_string);
10246       if (symbolP && S_GET_SEGMENT (symbolP) == reg_section)
10247         {
10248           const expressionS *e = symbol_get_value_expression (symbolP);
10249
10250           know (e->X_op == O_register);
10251           know (e->X_add_number >= 0
10252                 && (valueT) e->X_add_number < i386_regtab_size);
10253           r = i386_regtab + e->X_add_number;
10254           if ((r->reg_flags & RegVRex))
10255             i.vec_encoding = vex_encoding_evex;
10256           *end_op = input_line_pointer;
10257         }
10258       *input_line_pointer = c;
10259       input_line_pointer = save;
10260     }
10261   return r;
10262 }
10263
10264 int
10265 i386_parse_name (char *name, expressionS *e, char *nextcharP)
10266 {
10267   const reg_entry *r;
10268   char *end = input_line_pointer;
10269
10270   *end = *nextcharP;
10271   r = parse_register (name, &input_line_pointer);
10272   if (r && end <= input_line_pointer)
10273     {
10274       *nextcharP = *input_line_pointer;
10275       *input_line_pointer = 0;
10276       e->X_op = O_register;
10277       e->X_add_number = r - i386_regtab;
10278       return 1;
10279     }
10280   input_line_pointer = end;
10281   *end = 0;
10282   return intel_syntax ? i386_intel_parse_name (name, e) : 0;
10283 }
10284
10285 void
10286 md_operand (expressionS *e)
10287 {
10288   char *end;
10289   const reg_entry *r;
10290
10291   switch (*input_line_pointer)
10292     {
10293     case REGISTER_PREFIX:
10294       r = parse_real_register (input_line_pointer, &end);
10295       if (r)
10296         {
10297           e->X_op = O_register;
10298           e->X_add_number = r - i386_regtab;
10299           input_line_pointer = end;
10300         }
10301       break;
10302
10303     case '[':
10304       gas_assert (intel_syntax);
10305       end = input_line_pointer++;
10306       expression (e);
10307       if (*input_line_pointer == ']')
10308         {
10309           ++input_line_pointer;
10310           e->X_op_symbol = make_expr_symbol (e);
10311           e->X_add_symbol = NULL;
10312           e->X_add_number = 0;
10313           e->X_op = O_index;
10314         }
10315       else
10316         {
10317           e->X_op = O_absent;
10318           input_line_pointer = end;
10319         }
10320       break;
10321     }
10322 }
10323
10324 \f
10325 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10326 const char *md_shortopts = "kVQ:sqnO::";
10327 #else
10328 const char *md_shortopts = "qnO::";
10329 #endif
10330
10331 #define OPTION_32 (OPTION_MD_BASE + 0)
10332 #define OPTION_64 (OPTION_MD_BASE + 1)
10333 #define OPTION_DIVIDE (OPTION_MD_BASE + 2)
10334 #define OPTION_MARCH (OPTION_MD_BASE + 3)
10335 #define OPTION_MTUNE (OPTION_MD_BASE + 4)
10336 #define OPTION_MMNEMONIC (OPTION_MD_BASE + 5)
10337 #define OPTION_MSYNTAX (OPTION_MD_BASE + 6)
10338 #define OPTION_MINDEX_REG (OPTION_MD_BASE + 7)
10339 #define OPTION_MNAKED_REG (OPTION_MD_BASE + 8)
10340 #define OPTION_MRELAX_RELOCATIONS (OPTION_MD_BASE + 9)
10341 #define OPTION_MSSE2AVX (OPTION_MD_BASE + 10)
10342 #define OPTION_MSSE_CHECK (OPTION_MD_BASE + 11)
10343 #define OPTION_MOPERAND_CHECK (OPTION_MD_BASE + 12)
10344 #define OPTION_MAVXSCALAR (OPTION_MD_BASE + 13)
10345 #define OPTION_X32 (OPTION_MD_BASE + 14)
10346 #define OPTION_MADD_BND_PREFIX (OPTION_MD_BASE + 15)
10347 #define OPTION_MEVEXLIG (OPTION_MD_BASE + 16)
10348 #define OPTION_MEVEXWIG (OPTION_MD_BASE + 17)
10349 #define OPTION_MBIG_OBJ (OPTION_MD_BASE + 18)
10350 #define OPTION_MOMIT_LOCK_PREFIX (OPTION_MD_BASE + 19)
10351 #define OPTION_MEVEXRCIG (OPTION_MD_BASE + 20)
10352 #define OPTION_MSHARED (OPTION_MD_BASE + 21)
10353 #define OPTION_MAMD64 (OPTION_MD_BASE + 22)
10354 #define OPTION_MINTEL64 (OPTION_MD_BASE + 23)
10355 #define OPTION_MFENCE_AS_LOCK_ADD (OPTION_MD_BASE + 24)
10356
10357 struct option md_longopts[] =
10358 {
10359   {"32", no_argument, NULL, OPTION_32},
10360 #if (defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) \
10361      || defined (TE_PE) || defined (TE_PEP) || defined (OBJ_MACH_O))
10362   {"64", no_argument, NULL, OPTION_64},
10363 #endif
10364 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10365   {"x32", no_argument, NULL, OPTION_X32},
10366   {"mshared", no_argument, NULL, OPTION_MSHARED},
10367 #endif
10368   {"divide", no_argument, NULL, OPTION_DIVIDE},
10369   {"march", required_argument, NULL, OPTION_MARCH},
10370   {"mtune", required_argument, NULL, OPTION_MTUNE},
10371   {"mmnemonic", required_argument, NULL, OPTION_MMNEMONIC},
10372   {"msyntax", required_argument, NULL, OPTION_MSYNTAX},
10373   {"mindex-reg", no_argument, NULL, OPTION_MINDEX_REG},
10374   {"mnaked-reg", no_argument, NULL, OPTION_MNAKED_REG},
10375   {"msse2avx", no_argument, NULL, OPTION_MSSE2AVX},
10376   {"msse-check", required_argument, NULL, OPTION_MSSE_CHECK},
10377   {"moperand-check", required_argument, NULL, OPTION_MOPERAND_CHECK},
10378   {"mavxscalar", required_argument, NULL, OPTION_MAVXSCALAR},
10379   {"madd-bnd-prefix", no_argument, NULL, OPTION_MADD_BND_PREFIX},
10380   {"mevexlig", required_argument, NULL, OPTION_MEVEXLIG},
10381   {"mevexwig", required_argument, NULL, OPTION_MEVEXWIG},
10382 # if defined (TE_PE) || defined (TE_PEP)
10383   {"mbig-obj", no_argument, NULL, OPTION_MBIG_OBJ},
10384 #endif
10385   {"momit-lock-prefix", required_argument, NULL, OPTION_MOMIT_LOCK_PREFIX},
10386   {"mfence-as-lock-add", required_argument, NULL, OPTION_MFENCE_AS_LOCK_ADD},
10387   {"mrelax-relocations", required_argument, NULL, OPTION_MRELAX_RELOCATIONS},
10388   {"mevexrcig", required_argument, NULL, OPTION_MEVEXRCIG},
10389   {"mamd64", no_argument, NULL, OPTION_MAMD64},
10390   {"mintel64", no_argument, NULL, OPTION_MINTEL64},
10391   {NULL, no_argument, NULL, 0}
10392 };
10393 size_t md_longopts_size = sizeof (md_longopts);
10394
10395 int
10396 md_parse_option (int c, const char *arg)
10397 {
10398   unsigned int j;
10399   char *arch, *next, *saved;
10400
10401   switch (c)
10402     {
10403     case 'n':
10404       optimize_align_code = 0;
10405       break;
10406
10407     case 'q':
10408       quiet_warnings = 1;
10409       break;
10410
10411 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10412       /* -Qy, -Qn: SVR4 arguments controlling whether a .comment section
10413          should be emitted or not.  FIXME: Not implemented.  */
10414     case 'Q':
10415       break;
10416
10417       /* -V: SVR4 argument to print version ID.  */
10418     case 'V':
10419       print_version_id ();
10420       break;
10421
10422       /* -k: Ignore for FreeBSD compatibility.  */
10423     case 'k':
10424       break;
10425
10426     case 's':
10427       /* -s: On i386 Solaris, this tells the native assembler to use
10428          .stab instead of .stab.excl.  We always use .stab anyhow.  */
10429       break;
10430
10431     case OPTION_MSHARED:
10432       shared = 1;
10433       break;
10434 #endif
10435 #if (defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) \
10436      || defined (TE_PE) || defined (TE_PEP) || defined (OBJ_MACH_O))
10437     case OPTION_64:
10438       {
10439         const char **list, **l;
10440
10441         list = bfd_target_list ();
10442         for (l = list; *l != NULL; l++)
10443           if (CONST_STRNEQ (*l, "elf64-x86-64")
10444               || strcmp (*l, "coff-x86-64") == 0
10445               || strcmp (*l, "pe-x86-64") == 0
10446               || strcmp (*l, "pei-x86-64") == 0
10447               || strcmp (*l, "mach-o-x86-64") == 0)
10448             {
10449               default_arch = "x86_64";
10450               break;
10451             }
10452         if (*l == NULL)
10453           as_fatal (_("no compiled in support for x86_64"));
10454         free (list);
10455       }
10456       break;
10457 #endif
10458
10459 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10460     case OPTION_X32:
10461       if (IS_ELF)
10462         {
10463           const char **list, **l;
10464
10465           list = bfd_target_list ();
10466           for (l = list; *l != NULL; l++)
10467             if (CONST_STRNEQ (*l, "elf32-x86-64"))
10468               {
10469                 default_arch = "x86_64:32";
10470                 break;
10471               }
10472           if (*l == NULL)
10473             as_fatal (_("no compiled in support for 32bit x86_64"));
10474           free (list);
10475         }
10476       else
10477         as_fatal (_("32bit x86_64 is only supported for ELF"));
10478       break;
10479 #endif
10480
10481     case OPTION_32:
10482       default_arch = "i386";
10483       break;
10484
10485     case OPTION_DIVIDE:
10486 #ifdef SVR4_COMMENT_CHARS
10487       {
10488         char *n, *t;
10489         const char *s;
10490
10491         n = XNEWVEC (char, strlen (i386_comment_chars) + 1);
10492         t = n;
10493         for (s = i386_comment_chars; *s != '\0'; s++)
10494           if (*s != '/')
10495             *t++ = *s;
10496         *t = '\0';
10497         i386_comment_chars = n;
10498       }
10499 #endif
10500       break;
10501
10502     case OPTION_MARCH:
10503       saved = xstrdup (arg);
10504       arch = saved;
10505       /* Allow -march=+nosse.  */
10506       if (*arch == '+')
10507         arch++;
10508       do
10509         {
10510           if (*arch == '.')
10511             as_fatal (_("invalid -march= option: `%s'"), arg);
10512           next = strchr (arch, '+');
10513           if (next)
10514             *next++ = '\0';
10515           for (j = 0; j < ARRAY_SIZE (cpu_arch); j++)
10516             {
10517               if (strcmp (arch, cpu_arch [j].name) == 0)
10518                 {
10519                   /* Processor.  */
10520                   if (! cpu_arch[j].flags.bitfield.cpui386)
10521                     continue;
10522
10523                   cpu_arch_name = cpu_arch[j].name;
10524                   cpu_sub_arch_name = NULL;
10525                   cpu_arch_flags = cpu_arch[j].flags;
10526                   cpu_arch_isa = cpu_arch[j].type;
10527                   cpu_arch_isa_flags = cpu_arch[j].flags;
10528                   if (!cpu_arch_tune_set)
10529                     {
10530                       cpu_arch_tune = cpu_arch_isa;
10531                       cpu_arch_tune_flags = cpu_arch_isa_flags;
10532                     }
10533                   break;
10534                 }
10535               else if (*cpu_arch [j].name == '.'
10536                        && strcmp (arch, cpu_arch [j].name + 1) == 0)
10537                 {
10538                   /* ISA extension.  */
10539                   i386_cpu_flags flags;
10540
10541                   flags = cpu_flags_or (cpu_arch_flags,
10542                                         cpu_arch[j].flags);
10543
10544                   if (!cpu_flags_equal (&flags, &cpu_arch_flags))
10545                     {
10546                       if (cpu_sub_arch_name)
10547                         {
10548                           char *name = cpu_sub_arch_name;
10549                           cpu_sub_arch_name = concat (name,
10550                                                       cpu_arch[j].name,
10551                                                       (const char *) NULL);
10552                           free (name);
10553                         }
10554                       else
10555                         cpu_sub_arch_name = xstrdup (cpu_arch[j].name);
10556                       cpu_arch_flags = flags;
10557                       cpu_arch_isa_flags = flags;
10558                     }
10559                   else
10560                     cpu_arch_isa_flags
10561                       = cpu_flags_or (cpu_arch_isa_flags,
10562                                       cpu_arch[j].flags);
10563                   break;
10564                 }
10565             }
10566
10567           if (j >= ARRAY_SIZE (cpu_arch))
10568             {
10569               /* Disable an ISA extension.  */
10570               for (j = 0; j < ARRAY_SIZE (cpu_noarch); j++)
10571                 if (strcmp (arch, cpu_noarch [j].name) == 0)
10572                   {
10573                     i386_cpu_flags flags;
10574
10575                     flags = cpu_flags_and_not (cpu_arch_flags,
10576                                                cpu_noarch[j].flags);
10577                     if (!cpu_flags_equal (&flags, &cpu_arch_flags))
10578                       {
10579                         if (cpu_sub_arch_name)
10580                           {
10581                             char *name = cpu_sub_arch_name;
10582                             cpu_sub_arch_name = concat (arch,
10583                                                         (const char *) NULL);
10584                             free (name);
10585                           }
10586                         else
10587                           cpu_sub_arch_name = xstrdup (arch);
10588                         cpu_arch_flags = flags;
10589                         cpu_arch_isa_flags = flags;
10590                       }
10591                     break;
10592                   }
10593
10594               if (j >= ARRAY_SIZE (cpu_noarch))
10595                 j = ARRAY_SIZE (cpu_arch);
10596             }
10597
10598           if (j >= ARRAY_SIZE (cpu_arch))
10599             as_fatal (_("invalid -march= option: `%s'"), arg);
10600
10601           arch = next;
10602         }
10603       while (next != NULL);
10604       free (saved);
10605       break;
10606
10607     case OPTION_MTUNE:
10608       if (*arg == '.')
10609         as_fatal (_("invalid -mtune= option: `%s'"), arg);
10610       for (j = 0; j < ARRAY_SIZE (cpu_arch); j++)
10611         {
10612           if (strcmp (arg, cpu_arch [j].name) == 0)
10613             {
10614               cpu_arch_tune_set = 1;
10615               cpu_arch_tune = cpu_arch [j].type;
10616               cpu_arch_tune_flags = cpu_arch[j].flags;
10617               break;
10618             }
10619         }
10620       if (j >= ARRAY_SIZE (cpu_arch))
10621         as_fatal (_("invalid -mtune= option: `%s'"), arg);
10622       break;
10623
10624     case OPTION_MMNEMONIC:
10625       if (strcasecmp (arg, "att") == 0)
10626         intel_mnemonic = 0;
10627       else if (strcasecmp (arg, "intel") == 0)
10628         intel_mnemonic = 1;
10629       else
10630         as_fatal (_("invalid -mmnemonic= option: `%s'"), arg);
10631       break;
10632
10633     case OPTION_MSYNTAX:
10634       if (strcasecmp (arg, "att") == 0)
10635         intel_syntax = 0;
10636       else if (strcasecmp (arg, "intel") == 0)
10637         intel_syntax = 1;
10638       else
10639         as_fatal (_("invalid -msyntax= option: `%s'"), arg);
10640       break;
10641
10642     case OPTION_MINDEX_REG:
10643       allow_index_reg = 1;
10644       break;
10645
10646     case OPTION_MNAKED_REG:
10647       allow_naked_reg = 1;
10648       break;
10649
10650     case OPTION_MSSE2AVX:
10651       sse2avx = 1;
10652       break;
10653
10654     case OPTION_MSSE_CHECK:
10655       if (strcasecmp (arg, "error") == 0)
10656         sse_check = check_error;
10657       else if (strcasecmp (arg, "warning") == 0)
10658         sse_check = check_warning;
10659       else if (strcasecmp (arg, "none") == 0)
10660         sse_check = check_none;
10661       else
10662         as_fatal (_("invalid -msse-check= option: `%s'"), arg);
10663       break;
10664
10665     case OPTION_MOPERAND_CHECK:
10666       if (strcasecmp (arg, "error") == 0)
10667         operand_check = check_error;
10668       else if (strcasecmp (arg, "warning") == 0)
10669         operand_check = check_warning;
10670       else if (strcasecmp (arg, "none") == 0)
10671         operand_check = check_none;
10672       else
10673         as_fatal (_("invalid -moperand-check= option: `%s'"), arg);
10674       break;
10675
10676     case OPTION_MAVXSCALAR:
10677       if (strcasecmp (arg, "128") == 0)
10678         avxscalar = vex128;
10679       else if (strcasecmp (arg, "256") == 0)
10680         avxscalar = vex256;
10681       else
10682         as_fatal (_("invalid -mavxscalar= option: `%s'"), arg);
10683       break;
10684
10685     case OPTION_MADD_BND_PREFIX:
10686       add_bnd_prefix = 1;
10687       break;
10688
10689     case OPTION_MEVEXLIG:
10690       if (strcmp (arg, "128") == 0)
10691         evexlig = evexl128;
10692       else if (strcmp (arg, "256") == 0)
10693         evexlig = evexl256;
10694       else  if (strcmp (arg, "512") == 0)
10695         evexlig = evexl512;
10696       else
10697         as_fatal (_("invalid -mevexlig= option: `%s'"), arg);
10698       break;
10699
10700     case OPTION_MEVEXRCIG:
10701       if (strcmp (arg, "rne") == 0)
10702         evexrcig = rne;
10703       else if (strcmp (arg, "rd") == 0)
10704         evexrcig = rd;
10705       else if (strcmp (arg, "ru") == 0)
10706         evexrcig = ru;
10707       else if (strcmp (arg, "rz") == 0)
10708         evexrcig = rz;
10709       else
10710         as_fatal (_("invalid -mevexrcig= option: `%s'"), arg);
10711       break;
10712
10713     case OPTION_MEVEXWIG:
10714       if (strcmp (arg, "0") == 0)
10715         evexwig = evexw0;
10716       else if (strcmp (arg, "1") == 0)
10717         evexwig = evexw1;
10718       else
10719         as_fatal (_("invalid -mevexwig= option: `%s'"), arg);
10720       break;
10721
10722 # if defined (TE_PE) || defined (TE_PEP)
10723     case OPTION_MBIG_OBJ:
10724       use_big_obj = 1;
10725       break;
10726 #endif
10727
10728     case OPTION_MOMIT_LOCK_PREFIX:
10729       if (strcasecmp (arg, "yes") == 0)
10730         omit_lock_prefix = 1;
10731       else if (strcasecmp (arg, "no") == 0)
10732         omit_lock_prefix = 0;
10733       else
10734         as_fatal (_("invalid -momit-lock-prefix= option: `%s'"), arg);
10735       break;
10736
10737     case OPTION_MFENCE_AS_LOCK_ADD:
10738       if (strcasecmp (arg, "yes") == 0)
10739         avoid_fence = 1;
10740       else if (strcasecmp (arg, "no") == 0)
10741         avoid_fence = 0;
10742       else
10743         as_fatal (_("invalid -mfence-as-lock-add= option: `%s'"), arg);
10744       break;
10745
10746     case OPTION_MRELAX_RELOCATIONS:
10747       if (strcasecmp (arg, "yes") == 0)
10748         generate_relax_relocations = 1;
10749       else if (strcasecmp (arg, "no") == 0)
10750         generate_relax_relocations = 0;
10751       else
10752         as_fatal (_("invalid -mrelax-relocations= option: `%s'"), arg);
10753       break;
10754
10755     case OPTION_MAMD64:
10756       intel64 = 0;
10757       break;
10758
10759     case OPTION_MINTEL64:
10760       intel64 = 1;
10761       break;
10762
10763     case 'O':
10764       if (arg == NULL)
10765         {
10766           optimize = 1;
10767           /* Turn off -Os.  */
10768           optimize_for_space = 0;
10769         }
10770       else if (*arg == 's')
10771         {
10772           optimize_for_space = 1;
10773           /* Turn on all encoding optimizations.  */
10774           optimize = -1;
10775         }
10776       else
10777         {
10778           optimize = atoi (arg);
10779           /* Turn off -Os.  */
10780           optimize_for_space = 0;
10781         }
10782       break;
10783
10784     default:
10785       return 0;
10786     }
10787   return 1;
10788 }
10789
10790 #define MESSAGE_TEMPLATE \
10791 "                                                                                "
10792
10793 static char *
10794 output_message (FILE *stream, char *p, char *message, char *start,
10795                 int *left_p, const char *name, int len)
10796 {
10797   int size = sizeof (MESSAGE_TEMPLATE);
10798   int left = *left_p;
10799
10800   /* Reserve 2 spaces for ", " or ",\0" */
10801   left -= len + 2;
10802
10803   /* Check if there is any room.  */
10804   if (left >= 0)
10805     {
10806       if (p != start)
10807         {
10808           *p++ = ',';
10809           *p++ = ' ';
10810         }
10811       p = mempcpy (p, name, len);
10812     }
10813   else
10814     {
10815       /* Output the current message now and start a new one.  */
10816       *p++ = ',';
10817       *p = '\0';
10818       fprintf (stream, "%s\n", message);
10819       p = start;
10820       left = size - (start - message) - len - 2;
10821
10822       gas_assert (left >= 0);
10823
10824       p = mempcpy (p, name, len);
10825     }
10826
10827   *left_p = left;
10828   return p;
10829 }
10830
10831 static void
10832 show_arch (FILE *stream, int ext, int check)
10833 {
10834   static char message[] = MESSAGE_TEMPLATE;
10835   char *start = message + 27;
10836   char *p;
10837   int size = sizeof (MESSAGE_TEMPLATE);
10838   int left;
10839   const char *name;
10840   int len;
10841   unsigned int j;
10842
10843   p = start;
10844   left = size - (start - message);
10845   for (j = 0; j < ARRAY_SIZE (cpu_arch); j++)
10846     {
10847       /* Should it be skipped?  */
10848       if (cpu_arch [j].skip)
10849         continue;
10850
10851       name = cpu_arch [j].name;
10852       len = cpu_arch [j].len;
10853       if (*name == '.')
10854         {
10855           /* It is an extension.  Skip if we aren't asked to show it.  */
10856           if (ext)
10857             {
10858               name++;
10859               len--;
10860             }
10861           else
10862             continue;
10863         }
10864       else if (ext)
10865         {
10866           /* It is an processor.  Skip if we show only extension.  */
10867           continue;
10868         }
10869       else if (check && ! cpu_arch[j].flags.bitfield.cpui386)
10870         {
10871           /* It is an impossible processor - skip.  */
10872           continue;
10873         }
10874
10875       p = output_message (stream, p, message, start, &left, name, len);
10876     }
10877
10878   /* Display disabled extensions.  */
10879   if (ext)
10880     for (j = 0; j < ARRAY_SIZE (cpu_noarch); j++)
10881       {
10882         name = cpu_noarch [j].name;
10883         len = cpu_noarch [j].len;
10884         p = output_message (stream, p, message, start, &left, name,
10885                             len);
10886       }
10887
10888   *p = '\0';
10889   fprintf (stream, "%s\n", message);
10890 }
10891
10892 void
10893 md_show_usage (FILE *stream)
10894 {
10895 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10896   fprintf (stream, _("\
10897   -Q                      ignored\n\
10898   -V                      print assembler version number\n\
10899   -k                      ignored\n"));
10900 #endif
10901   fprintf (stream, _("\
10902   -n                      Do not optimize code alignment\n\
10903   -q                      quieten some warnings\n"));
10904 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
10905   fprintf (stream, _("\
10906   -s                      ignored\n"));
10907 #endif
10908 #if (defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) \
10909      || defined (TE_PE) || defined (TE_PEP))
10910   fprintf (stream, _("\
10911   --32/--64/--x32         generate 32bit/64bit/x32 code\n"));
10912 #endif
10913 #ifdef SVR4_COMMENT_CHARS
10914   fprintf (stream, _("\
10915   --divide                do not treat `/' as a comment character\n"));
10916 #else
10917   fprintf (stream, _("\
10918   --divide                ignored\n"));
10919 #endif
10920   fprintf (stream, _("\
10921   -march=CPU[,+EXTENSION...]\n\
10922                           generate code for CPU and EXTENSION, CPU is one of:\n"));
10923   show_arch (stream, 0, 1);
10924   fprintf (stream, _("\
10925                           EXTENSION is combination of:\n"));
10926   show_arch (stream, 1, 0);
10927   fprintf (stream, _("\
10928   -mtune=CPU              optimize for CPU, CPU is one of:\n"));
10929   show_arch (stream, 0, 0);
10930   fprintf (stream, _("\
10931   -msse2avx               encode SSE instructions with VEX prefix\n"));
10932   fprintf (stream, _("\
10933   -msse-check=[none|error|warning]\n\
10934                           check SSE instructions\n"));
10935   fprintf (stream, _("\
10936   -moperand-check=[none|error|warning]\n\
10937                           check operand combinations for validity\n"));
10938   fprintf (stream, _("\
10939   -mavxscalar=[128|256]   encode scalar AVX instructions with specific vector\n\
10940                            length\n"));
10941   fprintf (stream, _("\
10942   -mevexlig=[128|256|512] encode scalar EVEX instructions with specific vector\n\
10943                            length\n"));
10944   fprintf (stream, _("\
10945   -mevexwig=[0|1]         encode EVEX instructions with specific EVEX.W value\n\
10946                            for EVEX.W bit ignored instructions\n"));
10947   fprintf (stream, _("\
10948   -mevexrcig=[rne|rd|ru|rz]\n\
10949                           encode EVEX instructions with specific EVEX.RC value\n\
10950                            for SAE-only ignored instructions\n"));
10951   fprintf (stream, _("\
10952   -mmnemonic=[att|intel]  use AT&T/Intel mnemonic\n"));
10953   fprintf (stream, _("\
10954   -msyntax=[att|intel]    use AT&T/Intel syntax\n"));
10955   fprintf (stream, _("\
10956   -mindex-reg             support pseudo index registers\n"));
10957   fprintf (stream, _("\
10958   -mnaked-reg             don't require `%%' prefix for registers\n"));
10959   fprintf (stream, _("\
10960   -madd-bnd-prefix        add BND prefix for all valid branches\n"));
10961   fprintf (stream, _("\
10962   -mshared                disable branch optimization for shared code\n"));
10963 # if defined (TE_PE) || defined (TE_PEP)
10964   fprintf (stream, _("\
10965   -mbig-obj               generate big object files\n"));
10966 #endif
10967   fprintf (stream, _("\
10968   -momit-lock-prefix=[no|yes]\n\
10969                           strip all lock prefixes\n"));
10970   fprintf (stream, _("\
10971   -mfence-as-lock-add=[no|yes]\n\
10972                           encode lfence, mfence and sfence as\n\
10973                            lock addl $0x0, (%%{re}sp)\n"));
10974   fprintf (stream, _("\
10975   -mrelax-relocations=[no|yes]\n\
10976                           generate relax relocations\n"));
10977   fprintf (stream, _("\
10978   -mamd64                 accept only AMD64 ISA\n"));
10979   fprintf (stream, _("\
10980   -mintel64               accept only Intel64 ISA\n"));
10981 }
10982
10983 #if ((defined (OBJ_MAYBE_COFF) && defined (OBJ_MAYBE_AOUT)) \
10984      || defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) \
10985      || defined (TE_PE) || defined (TE_PEP) || defined (OBJ_MACH_O))
10986
10987 /* Pick the target format to use.  */
10988
10989 const char *
10990 i386_target_format (void)
10991 {
10992   if (!strncmp (default_arch, "x86_64", 6))
10993     {
10994       update_code_flag (CODE_64BIT, 1);
10995       if (default_arch[6] == '\0')
10996         x86_elf_abi = X86_64_ABI;
10997       else
10998         x86_elf_abi = X86_64_X32_ABI;
10999     }
11000   else if (!strcmp (default_arch, "i386"))
11001     update_code_flag (CODE_32BIT, 1);
11002   else if (!strcmp (default_arch, "iamcu"))
11003     {
11004       update_code_flag (CODE_32BIT, 1);
11005       if (cpu_arch_isa == PROCESSOR_UNKNOWN)
11006         {
11007           static const i386_cpu_flags iamcu_flags = CPU_IAMCU_FLAGS;
11008           cpu_arch_name = "iamcu";
11009           cpu_sub_arch_name = NULL;
11010           cpu_arch_flags = iamcu_flags;
11011           cpu_arch_isa = PROCESSOR_IAMCU;
11012           cpu_arch_isa_flags = iamcu_flags;
11013           if (!cpu_arch_tune_set)
11014             {
11015               cpu_arch_tune = cpu_arch_isa;
11016               cpu_arch_tune_flags = cpu_arch_isa_flags;
11017             }
11018         }
11019       else if (cpu_arch_isa != PROCESSOR_IAMCU)
11020         as_fatal (_("Intel MCU doesn't support `%s' architecture"),
11021                   cpu_arch_name);
11022     }
11023   else
11024     as_fatal (_("unknown architecture"));
11025
11026   if (cpu_flags_all_zero (&cpu_arch_isa_flags))
11027     cpu_arch_isa_flags = cpu_arch[flag_code == CODE_64BIT].flags;
11028   if (cpu_flags_all_zero (&cpu_arch_tune_flags))
11029     cpu_arch_tune_flags = cpu_arch[flag_code == CODE_64BIT].flags;
11030
11031   switch (OUTPUT_FLAVOR)
11032     {
11033 #if defined (OBJ_MAYBE_AOUT) || defined (OBJ_AOUT)
11034     case bfd_target_aout_flavour:
11035       return AOUT_TARGET_FORMAT;
11036 #endif
11037 #if defined (OBJ_MAYBE_COFF) || defined (OBJ_COFF)
11038 # if defined (TE_PE) || defined (TE_PEP)
11039     case bfd_target_coff_flavour:
11040       if (flag_code == CODE_64BIT)
11041         return use_big_obj ? "pe-bigobj-x86-64" : "pe-x86-64";
11042       else
11043         return "pe-i386";
11044 # elif defined (TE_GO32)
11045     case bfd_target_coff_flavour:
11046       return "coff-go32";
11047 # else
11048     case bfd_target_coff_flavour:
11049       return "coff-i386";
11050 # endif
11051 #endif
11052 #if defined (OBJ_MAYBE_ELF) || defined (OBJ_ELF)
11053     case bfd_target_elf_flavour:
11054       {
11055         const char *format;
11056
11057         switch (x86_elf_abi)
11058           {
11059           default:
11060             format = ELF_TARGET_FORMAT;
11061             break;
11062           case X86_64_ABI:
11063             use_rela_relocations = 1;
11064             object_64bit = 1;
11065             format = ELF_TARGET_FORMAT64;
11066             break;
11067           case X86_64_X32_ABI:
11068             use_rela_relocations = 1;
11069             object_64bit = 1;
11070             disallow_64bit_reloc = 1;
11071             format = ELF_TARGET_FORMAT32;
11072             break;
11073           }
11074         if (cpu_arch_isa == PROCESSOR_L1OM)
11075           {
11076             if (x86_elf_abi != X86_64_ABI)
11077               as_fatal (_("Intel L1OM is 64bit only"));
11078             return ELF_TARGET_L1OM_FORMAT;
11079           }
11080         else if (cpu_arch_isa == PROCESSOR_K1OM)
11081           {
11082             if (x86_elf_abi != X86_64_ABI)
11083               as_fatal (_("Intel K1OM is 64bit only"));
11084             return ELF_TARGET_K1OM_FORMAT;
11085           }
11086         else if (cpu_arch_isa == PROCESSOR_IAMCU)
11087           {
11088             if (x86_elf_abi != I386_ABI)
11089               as_fatal (_("Intel MCU is 32bit only"));
11090             return ELF_TARGET_IAMCU_FORMAT;
11091           }
11092         else
11093           return format;
11094       }
11095 #endif
11096 #if defined (OBJ_MACH_O)
11097     case bfd_target_mach_o_flavour:
11098       if (flag_code == CODE_64BIT)
11099         {
11100           use_rela_relocations = 1;
11101           object_64bit = 1;
11102           return "mach-o-x86-64";
11103         }
11104       else
11105         return "mach-o-i386";
11106 #endif
11107     default:
11108       abort ();
11109       return NULL;
11110     }
11111 }
11112
11113 #endif /* OBJ_MAYBE_ more than one  */
11114 \f
11115 symbolS *
11116 md_undefined_symbol (char *name)
11117 {
11118   if (name[0] == GLOBAL_OFFSET_TABLE_NAME[0]
11119       && name[1] == GLOBAL_OFFSET_TABLE_NAME[1]
11120       && name[2] == GLOBAL_OFFSET_TABLE_NAME[2]
11121       && strcmp (name, GLOBAL_OFFSET_TABLE_NAME) == 0)
11122     {
11123       if (!GOT_symbol)
11124         {
11125           if (symbol_find (name))
11126             as_bad (_("GOT already in symbol table"));
11127           GOT_symbol = symbol_new (name, undefined_section,
11128                                    (valueT) 0, &zero_address_frag);
11129         };
11130       return GOT_symbol;
11131     }
11132   return 0;
11133 }
11134
11135 /* Round up a section size to the appropriate boundary.  */
11136
11137 valueT
11138 md_section_align (segT segment ATTRIBUTE_UNUSED, valueT size)
11139 {
11140 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
11141   if (OUTPUT_FLAVOR == bfd_target_aout_flavour)
11142     {
11143       /* For a.out, force the section size to be aligned.  If we don't do
11144          this, BFD will align it for us, but it will not write out the
11145          final bytes of the section.  This may be a bug in BFD, but it is
11146          easier to fix it here since that is how the other a.out targets
11147          work.  */
11148       int align;
11149
11150       align = bfd_get_section_alignment (stdoutput, segment);
11151       size = ((size + (1 << align) - 1) & (-((valueT) 1 << align)));
11152     }
11153 #endif
11154
11155   return size;
11156 }
11157
11158 /* On the i386, PC-relative offsets are relative to the start of the
11159    next instruction.  That is, the address of the offset, plus its
11160    size, since the offset is always the last part of the insn.  */
11161
11162 long
11163 md_pcrel_from (fixS *fixP)
11164 {
11165   return fixP->fx_size + fixP->fx_where + fixP->fx_frag->fr_address;
11166 }
11167
11168 #ifndef I386COFF
11169
11170 static void
11171 s_bss (int ignore ATTRIBUTE_UNUSED)
11172 {
11173   int temp;
11174
11175 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
11176   if (IS_ELF)
11177     obj_elf_section_change_hook ();
11178 #endif
11179   temp = get_absolute_expression ();
11180   subseg_set (bss_section, (subsegT) temp);
11181   demand_empty_rest_of_line ();
11182 }
11183
11184 #endif
11185
11186 void
11187 i386_validate_fix (fixS *fixp)
11188 {
11189   if (fixp->fx_subsy)
11190     {
11191       if (fixp->fx_subsy == GOT_symbol)
11192         {
11193           if (fixp->fx_r_type == BFD_RELOC_32_PCREL)
11194             {
11195               if (!object_64bit)
11196                 abort ();
11197 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
11198               if (fixp->fx_tcbit2)
11199                 fixp->fx_r_type = (fixp->fx_tcbit
11200                                    ? BFD_RELOC_X86_64_REX_GOTPCRELX
11201                                    : BFD_RELOC_X86_64_GOTPCRELX);
11202               else
11203 #endif
11204                 fixp->fx_r_type = BFD_RELOC_X86_64_GOTPCREL;
11205             }
11206           else
11207             {
11208               if (!object_64bit)
11209                 fixp->fx_r_type = BFD_RELOC_386_GOTOFF;
11210               else
11211                 fixp->fx_r_type = BFD_RELOC_X86_64_GOTOFF64;
11212             }
11213           fixp->fx_subsy = 0;
11214         }
11215     }
11216 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
11217   else if (!object_64bit)
11218     {
11219       if (fixp->fx_r_type == BFD_RELOC_386_GOT32
11220           && fixp->fx_tcbit2)
11221         fixp->fx_r_type = BFD_RELOC_386_GOT32X;
11222     }
11223 #endif
11224 }
11225
11226 arelent *
11227 tc_gen_reloc (asection *section ATTRIBUTE_UNUSED, fixS *fixp)
11228 {
11229   arelent *rel;
11230   bfd_reloc_code_real_type code;
11231
11232   switch (fixp->fx_r_type)
11233     {
11234 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
11235     case BFD_RELOC_SIZE32:
11236     case BFD_RELOC_SIZE64:
11237       if (S_IS_DEFINED (fixp->fx_addsy)
11238           && !S_IS_EXTERNAL (fixp->fx_addsy))
11239         {
11240           /* Resolve size relocation against local symbol to size of
11241              the symbol plus addend.  */
11242           valueT value = S_GET_SIZE (fixp->fx_addsy) + fixp->fx_offset;
11243           if (fixp->fx_r_type == BFD_RELOC_SIZE32
11244               && !fits_in_unsigned_long (value))
11245             as_bad_where (fixp->fx_file, fixp->fx_line,
11246                           _("symbol size computation overflow"));
11247           fixp->fx_addsy = NULL;
11248           fixp->fx_subsy = NULL;
11249           md_apply_fix (fixp, (valueT *) &value, NULL);
11250           return NULL;
11251         }
11252 #endif
11253       /* Fall through.  */
11254
11255     case BFD_RELOC_X86_64_PLT32:
11256     case BFD_RELOC_X86_64_GOT32:
11257     case BFD_RELOC_X86_64_GOTPCREL:
11258     case BFD_RELOC_X86_64_GOTPCRELX:
11259     case BFD_RELOC_X86_64_REX_GOTPCRELX:
11260     case BFD_RELOC_386_PLT32:
11261     case BFD_RELOC_386_GOT32:
11262     case BFD_RELOC_386_GOT32X:
11263     case BFD_RELOC_386_GOTOFF:
11264     case BFD_RELOC_386_GOTPC:
11265     case BFD_RELOC_386_TLS_GD:
11266     case BFD_RELOC_386_TLS_LDM:
11267     case BFD_RELOC_386_TLS_LDO_32:
11268     case BFD_RELOC_386_TLS_IE_32:
11269     case BFD_RELOC_386_TLS_IE:
11270     case BFD_RELOC_386_TLS_GOTIE:
11271     case BFD_RELOC_386_TLS_LE_32:
11272     case BFD_RELOC_386_TLS_LE:
11273     case BFD_RELOC_386_TLS_GOTDESC:
11274     case BFD_RELOC_386_TLS_DESC_CALL:
11275     case BFD_RELOC_X86_64_TLSGD:
11276     case BFD_RELOC_X86_64_TLSLD:
11277     case BFD_RELOC_X86_64_DTPOFF32:
11278     case BFD_RELOC_X86_64_DTPOFF64:
11279     case BFD_RELOC_X86_64_GOTTPOFF:
11280     case BFD_RELOC_X86_64_TPOFF32:
11281     case BFD_RELOC_X86_64_TPOFF64:
11282     case BFD_RELOC_X86_64_GOTOFF64:
11283     case BFD_RELOC_X86_64_GOTPC32:
11284     case BFD_RELOC_X86_64_GOT64:
11285     case BFD_RELOC_X86_64_GOTPCREL64:
11286     case BFD_RELOC_X86_64_GOTPC64:
11287     case BFD_RELOC_X86_64_GOTPLT64:
11288     case BFD_RELOC_X86_64_PLTOFF64:
11289     case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
11290     case BFD_RELOC_X86_64_TLSDESC_CALL:
11291     case BFD_RELOC_RVA:
11292     case BFD_RELOC_VTABLE_ENTRY:
11293     case BFD_RELOC_VTABLE_INHERIT:
11294 #ifdef TE_PE
11295     case BFD_RELOC_32_SECREL:
11296 #endif
11297       code = fixp->fx_r_type;
11298       break;
11299     case BFD_RELOC_X86_64_32S:
11300       if (!fixp->fx_pcrel)
11301         {
11302           /* Don't turn BFD_RELOC_X86_64_32S into BFD_RELOC_32.  */
11303           code = fixp->fx_r_type;
11304           break;
11305         }
11306       /* Fall through.  */
11307     default:
11308       if (fixp->fx_pcrel)
11309         {
11310           switch (fixp->fx_size)
11311             {
11312             default:
11313               as_bad_where (fixp->fx_file, fixp->fx_line,
11314                             _("can not do %d byte pc-relative relocation"),
11315                             fixp->fx_size);
11316               code = BFD_RELOC_32_PCREL;
11317               break;
11318             case 1: code = BFD_RELOC_8_PCREL;  break;
11319             case 2: code = BFD_RELOC_16_PCREL; break;
11320             case 4: code = BFD_RELOC_32_PCREL; break;
11321 #ifdef BFD64
11322             case 8: code = BFD_RELOC_64_PCREL; break;
11323 #endif
11324             }
11325         }
11326       else
11327         {
11328           switch (fixp->fx_size)
11329             {
11330             default:
11331               as_bad_where (fixp->fx_file, fixp->fx_line,
11332                             _("can not do %d byte relocation"),
11333                             fixp->fx_size);
11334               code = BFD_RELOC_32;
11335               break;
11336             case 1: code = BFD_RELOC_8;  break;
11337             case 2: code = BFD_RELOC_16; break;
11338             case 4: code = BFD_RELOC_32; break;
11339 #ifdef BFD64
11340             case 8: code = BFD_RELOC_64; break;
11341 #endif
11342             }
11343         }
11344       break;
11345     }
11346
11347   if ((code == BFD_RELOC_32
11348        || code == BFD_RELOC_32_PCREL
11349        || code == BFD_RELOC_X86_64_32S)
11350       && GOT_symbol
11351       && fixp->fx_addsy == GOT_symbol)
11352     {
11353       if (!object_64bit)
11354         code = BFD_RELOC_386_GOTPC;
11355       else
11356         code = BFD_RELOC_X86_64_GOTPC32;
11357     }
11358   if ((code == BFD_RELOC_64 || code == BFD_RELOC_64_PCREL)
11359       && GOT_symbol
11360       && fixp->fx_addsy == GOT_symbol)
11361     {
11362       code = BFD_RELOC_X86_64_GOTPC64;
11363     }
11364
11365   rel = XNEW (arelent);
11366   rel->sym_ptr_ptr = XNEW (asymbol *);
11367   *rel->sym_ptr_ptr = symbol_get_bfdsym (fixp->fx_addsy);
11368
11369   rel->address = fixp->fx_frag->fr_address + fixp->fx_where;
11370
11371   if (!use_rela_relocations)
11372     {
11373       /* HACK: Since i386 ELF uses Rel instead of Rela, encode the
11374          vtable entry to be used in the relocation's section offset.  */
11375       if (fixp->fx_r_type == BFD_RELOC_VTABLE_ENTRY)
11376         rel->address = fixp->fx_offset;
11377 #if defined (OBJ_COFF) && defined (TE_PE)
11378       else if (fixp->fx_addsy && S_IS_WEAK (fixp->fx_addsy))
11379         rel->addend = fixp->fx_addnumber - (S_GET_VALUE (fixp->fx_addsy) * 2);
11380       else
11381 #endif
11382       rel->addend = 0;
11383     }
11384   /* Use the rela in 64bit mode.  */
11385   else
11386     {
11387       if (disallow_64bit_reloc)
11388         switch (code)
11389           {
11390           case BFD_RELOC_X86_64_DTPOFF64:
11391           case BFD_RELOC_X86_64_TPOFF64:
11392           case BFD_RELOC_64_PCREL:
11393           case BFD_RELOC_X86_64_GOTOFF64:
11394           case BFD_RELOC_X86_64_GOT64:
11395           case BFD_RELOC_X86_64_GOTPCREL64:
11396           case BFD_RELOC_X86_64_GOTPC64:
11397           case BFD_RELOC_X86_64_GOTPLT64:
11398           case BFD_RELOC_X86_64_PLTOFF64:
11399             as_bad_where (fixp->fx_file, fixp->fx_line,
11400                           _("cannot represent relocation type %s in x32 mode"),
11401                           bfd_get_reloc_code_name (code));
11402             break;
11403           default:
11404             break;
11405           }
11406
11407       if (!fixp->fx_pcrel)
11408         rel->addend = fixp->fx_offset;
11409       else
11410         switch (code)
11411           {
11412           case BFD_RELOC_X86_64_PLT32:
11413           case BFD_RELOC_X86_64_GOT32:
11414           case BFD_RELOC_X86_64_GOTPCREL:
11415           case BFD_RELOC_X86_64_GOTPCRELX:
11416           case BFD_RELOC_X86_64_REX_GOTPCRELX:
11417           case BFD_RELOC_X86_64_TLSGD:
11418           case BFD_RELOC_X86_64_TLSLD:
11419           case BFD_RELOC_X86_64_GOTTPOFF:
11420           case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
11421           case BFD_RELOC_X86_64_TLSDESC_CALL:
11422             rel->addend = fixp->fx_offset - fixp->fx_size;
11423             break;
11424           default:
11425             rel->addend = (section->vma
11426                            - fixp->fx_size
11427                            + fixp->fx_addnumber
11428                            + md_pcrel_from (fixp));
11429             break;
11430           }
11431     }
11432
11433   rel->howto = bfd_reloc_type_lookup (stdoutput, code);
11434   if (rel->howto == NULL)
11435     {
11436       as_bad_where (fixp->fx_file, fixp->fx_line,
11437                     _("cannot represent relocation type %s"),
11438                     bfd_get_reloc_code_name (code));
11439       /* Set howto to a garbage value so that we can keep going.  */
11440       rel->howto = bfd_reloc_type_lookup (stdoutput, BFD_RELOC_32);
11441       gas_assert (rel->howto != NULL);
11442     }
11443
11444   return rel;
11445 }
11446
11447 #include "tc-i386-intel.c"
11448
11449 void
11450 tc_x86_parse_to_dw2regnum (expressionS *exp)
11451 {
11452   int saved_naked_reg;
11453   char saved_register_dot;
11454
11455   saved_naked_reg = allow_naked_reg;
11456   allow_naked_reg = 1;
11457   saved_register_dot = register_chars['.'];
11458   register_chars['.'] = '.';
11459   allow_pseudo_reg = 1;
11460   expression_and_evaluate (exp);
11461   allow_pseudo_reg = 0;
11462   register_chars['.'] = saved_register_dot;
11463   allow_naked_reg = saved_naked_reg;
11464
11465   if (exp->X_op == O_register && exp->X_add_number >= 0)
11466     {
11467       if ((addressT) exp->X_add_number < i386_regtab_size)
11468         {
11469           exp->X_op = O_constant;
11470           exp->X_add_number = i386_regtab[exp->X_add_number]
11471                               .dw2_regnum[flag_code >> 1];
11472         }
11473       else
11474         exp->X_op = O_illegal;
11475     }
11476 }
11477
11478 void
11479 tc_x86_frame_initial_instructions (void)
11480 {
11481   static unsigned int sp_regno[2];
11482
11483   if (!sp_regno[flag_code >> 1])
11484     {
11485       char *saved_input = input_line_pointer;
11486       char sp[][4] = {"esp", "rsp"};
11487       expressionS exp;
11488
11489       input_line_pointer = sp[flag_code >> 1];
11490       tc_x86_parse_to_dw2regnum (&exp);
11491       gas_assert (exp.X_op == O_constant);
11492       sp_regno[flag_code >> 1] = exp.X_add_number;
11493       input_line_pointer = saved_input;
11494     }
11495
11496   cfi_add_CFA_def_cfa (sp_regno[flag_code >> 1], -x86_cie_data_alignment);
11497   cfi_add_CFA_offset (x86_dwarf2_return_column, x86_cie_data_alignment);
11498 }
11499
11500 int
11501 x86_dwarf2_addr_size (void)
11502 {
11503 #if defined (OBJ_MAYBE_ELF) || defined (OBJ_ELF)
11504   if (x86_elf_abi == X86_64_X32_ABI)
11505     return 4;
11506 #endif
11507   return bfd_arch_bits_per_address (stdoutput) / 8;
11508 }
11509
11510 int
11511 i386_elf_section_type (const char *str, size_t len)
11512 {
11513   if (flag_code == CODE_64BIT
11514       && len == sizeof ("unwind") - 1
11515       && strncmp (str, "unwind", 6) == 0)
11516     return SHT_X86_64_UNWIND;
11517
11518   return -1;
11519 }
11520
11521 #ifdef TE_SOLARIS
11522 void
11523 i386_solaris_fix_up_eh_frame (segT sec)
11524 {
11525   if (flag_code == CODE_64BIT)
11526     elf_section_type (sec) = SHT_X86_64_UNWIND;
11527 }
11528 #endif
11529
11530 #ifdef TE_PE
11531 void
11532 tc_pe_dwarf2_emit_offset (symbolS *symbol, unsigned int size)
11533 {
11534   expressionS exp;
11535
11536   exp.X_op = O_secrel;
11537   exp.X_add_symbol = symbol;
11538   exp.X_add_number = 0;
11539   emit_expr (&exp, size);
11540 }
11541 #endif
11542
11543 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
11544 /* For ELF on x86-64, add support for SHF_X86_64_LARGE.  */
11545
11546 bfd_vma
11547 x86_64_section_letter (int letter, const char **ptr_msg)
11548 {
11549   if (flag_code == CODE_64BIT)
11550     {
11551       if (letter == 'l')
11552         return SHF_X86_64_LARGE;
11553
11554       *ptr_msg = _("bad .section directive: want a,l,w,x,M,S,G,T in string");
11555     }
11556   else
11557     *ptr_msg = _("bad .section directive: want a,w,x,M,S,G,T in string");
11558   return -1;
11559 }
11560
11561 bfd_vma
11562 x86_64_section_word (char *str, size_t len)
11563 {
11564   if (len == 5 && flag_code == CODE_64BIT && CONST_STRNEQ (str, "large"))
11565     return SHF_X86_64_LARGE;
11566
11567   return -1;
11568 }
11569
11570 static void
11571 handle_large_common (int small ATTRIBUTE_UNUSED)
11572 {
11573   if (flag_code != CODE_64BIT)
11574     {
11575       s_comm_internal (0, elf_common_parse);
11576       as_warn (_(".largecomm supported only in 64bit mode, producing .comm"));
11577     }
11578   else
11579     {
11580       static segT lbss_section;
11581       asection *saved_com_section_ptr = elf_com_section_ptr;
11582       asection *saved_bss_section = bss_section;
11583
11584       if (lbss_section == NULL)
11585         {
11586           flagword applicable;
11587           segT seg = now_seg;
11588           subsegT subseg = now_subseg;
11589
11590           /* The .lbss section is for local .largecomm symbols.  */
11591           lbss_section = subseg_new (".lbss", 0);
11592           applicable = bfd_applicable_section_flags (stdoutput);
11593           bfd_set_section_flags (stdoutput, lbss_section,
11594                                  applicable & SEC_ALLOC);
11595           seg_info (lbss_section)->bss = 1;
11596
11597           subseg_set (seg, subseg);
11598         }
11599
11600       elf_com_section_ptr = &_bfd_elf_large_com_section;
11601       bss_section = lbss_section;
11602
11603       s_comm_internal (0, elf_common_parse);
11604
11605       elf_com_section_ptr = saved_com_section_ptr;
11606       bss_section = saved_bss_section;
11607     }
11608 }
11609 #endif /* OBJ_ELF || OBJ_MAYBE_ELF */