gas/config/tc-i386.c

   1 /* tc-i386.c -- Assemble code for the Intel 80386
   2    Copyright 1989, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
   3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007
   4    Free Software Foundation, Inc.
   5
   6    This file is part of GAS, the GNU Assembler.
   7
   8    GAS is free software; you can redistribute it and/or modify
   9    it under the terms of the GNU General Public License as published by
  10    the Free Software Foundation; either version 3, or (at your option)
  11    any later version.
  12
  13    GAS is distributed in the hope that it will be useful,
  14    but WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16    GNU General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with GAS; see the file COPYING.  If not, write to the Free
  20    Software Foundation, 51 Franklin Street - Fifth Floor, Boston, MA
  21    02110-1301, USA.  */
  22
  23 /* Intel 80386 machine specific gas.
  24    Written by Eliot Dresselhaus (eliot@mgm.mit.edu).
  25    x86_64 support by Jan Hubicka (jh@suse.cz)
  26    VIA PadLock support by Michal Ludvig (mludvig@suse.cz)
  27    Bugs & suggestions are completely welcome.  This is free software.
  28    Please help us make it better.  */
  29
  30 #include "as.h"
  31 #include "safe-ctype.h"
  32 #include "subsegs.h"
  33 #include "dwarf2dbg.h"
  34 #include "dw2gencfi.h"
  35 #include "elf/x86-64.h"
  36
  37 #ifndef REGISTER_WARNINGS
  38 #define REGISTER_WARNINGS 1
  39 #endif
  40
  41 #ifndef INFER_ADDR_PREFIX
  42 #define INFER_ADDR_PREFIX 1
  43 #endif
  44
  45 #ifndef SCALE1_WHEN_NO_INDEX
  46 /* Specifying a scale factor besides 1 when there is no index is
  47    futile.  eg. `mov (%ebx,2),%al' does exactly the same as
  48    `mov (%ebx),%al'.  To slavishly follow what the programmer
  49    specified, set SCALE1_WHEN_NO_INDEX to 0.  */
  50 #define SCALE1_WHEN_NO_INDEX 1
  51 #endif
  52
  53 #ifndef DEFAULT_ARCH
  54 #define DEFAULT_ARCH "i386"
  55 #endif
  56
  57 #ifndef INLINE
  58 #if __GNUC__ >= 2
  59 #define INLINE __inline__
  60 #else
  61 #define INLINE
  62 #endif
  63 #endif
  64
  65 static void set_code_flag (int);
  66 static void set_16bit_gcc_code_flag (int);
  67 static void set_intel_syntax (int);
  68 static void set_cpu_arch (int);
  69 #ifdef TE_PE
  70 static void pe_directive_secrel (int);
  71 #endif
  72 static void signed_cons (int);
  73 static char *output_invalid (int c);
  74 static int i386_operand (char *);
  75 static int i386_intel_operand (char *, int);
  76 static const reg_entry *parse_register (char *, char **);
  77 static char *parse_insn (char *, char *);
  78 static char *parse_operands (char *, const char *);
  79 static void swap_operands (void);
  80 static void swap_2_operands (int, int);
  81 static void optimize_imm (void);
  82 static void optimize_disp (void);
  83 static int match_template (void);
  84 static int check_string (void);
  85 static int process_suffix (void);
  86 static int check_byte_reg (void);
  87 static int check_long_reg (void);
  88 static int check_qword_reg (void);
  89 static int check_word_reg (void);
  90 static int finalize_imm (void);
  91 static int process_operands (void);
  92 static const seg_entry *build_modrm_byte (void);
  93 static void output_insn (void);
  94 static void output_imm (fragS *, offsetT);
  95 static void output_disp (fragS *, offsetT);
  96 #ifndef I386COFF
  97 static void s_bss (int);
  98 #endif
  99 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
 100 static void handle_large_common (int small ATTRIBUTE_UNUSED);
 101 #endif
 102
 103 static const char *default_arch = DEFAULT_ARCH;
 104
 105 /* 'md_assemble ()' gathers together information and puts it into a
 106    i386_insn.  */
 107
 108 union i386_op
 109   {
 110     expressionS *disps;
 111     expressionS *imms;
 112     const reg_entry *regs;
 113   };
 114
 115 struct _i386_insn
 116   {
 117     /* TM holds the template for the insn were currently assembling.  */
 118     template tm;
 119
 120     /* SUFFIX holds the instruction mnemonic suffix if given.
 121        (e.g. 'l' for 'movl')  */
 122     char suffix;
 123
 124     /* OPERANDS gives the number of given operands.  */
 125     unsigned int operands;
 126
 127     /* REG_OPERANDS, DISP_OPERANDS, MEM_OPERANDS, IMM_OPERANDS give the number
 128        of given register, displacement, memory operands and immediate
 129        operands.  */
 130     unsigned int reg_operands, disp_operands, mem_operands, imm_operands;
 131
 132     /* TYPES [i] is the type (see above #defines) which tells us how to
 133        use OP[i] for the corresponding operand.  */
 134     unsigned int types[MAX_OPERANDS];
 135
 136     /* Displacement expression, immediate expression, or register for each
 137        operand.  */
 138     union i386_op op[MAX_OPERANDS];
 139
 140     /* Flags for operands.  */
 141     unsigned int flags[MAX_OPERANDS];
 142 #define Operand_PCrel 1
 143
 144     /* Relocation type for operand */
 145     enum bfd_reloc_code_real reloc[MAX_OPERANDS];
 146
 147     /* BASE_REG, INDEX_REG, and LOG2_SCALE_FACTOR are used to encode
 148        the base index byte below.  */
 149     const reg_entry *base_reg;
 150     const reg_entry *index_reg;
 151     unsigned int log2_scale_factor;
 152
 153     /* SEG gives the seg_entries of this insn.  They are zero unless
 154        explicit segment overrides are given.  */
 155     const seg_entry *seg[2];
 156
 157     /* PREFIX holds all the given prefix opcodes (usually null).
 158        PREFIXES is the number of prefix opcodes.  */
 159     unsigned int prefixes;
 160     unsigned char prefix[MAX_PREFIXES];
 161
 162     /* RM and SIB are the modrm byte and the sib byte where the
 163        addressing modes of this insn are encoded.  */
 164
 165     modrm_byte rm;
 166     rex_byte rex;
 167     sib_byte sib;
 168   };
 169
 170 typedef struct _i386_insn i386_insn;
 171
 172 /* List of chars besides those in app.c:symbol_chars that can start an
 173    operand.  Used to prevent the scrubber eating vital white-space.  */
 174 const char extra_symbol_chars[] = "*%-(["
 175 #ifdef LEX_AT
 176         "@"
 177 #endif
 178 #ifdef LEX_QM
 179         "?"
 180 #endif
 181         ;
 182
 183 #if (defined (TE_I386AIX)                               \
 184      || ((defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)) \
 185          && !defined (TE_GNU)                           \
 186          && !defined (TE_LINUX)                         \
 187          && !defined (TE_NETWARE)                       \
 188          && !defined (TE_FreeBSD)                       \
 189          && !defined (TE_NetBSD)))
 190 /* This array holds the chars that always start a comment.  If the
 191    pre-processor is disabled, these aren't very useful.  The option
 192    --divide will remove '/' from this list.  */
 193 const char *i386_comment_chars = "#/";
 194 #define SVR4_COMMENT_CHARS 1
 195 #define PREFIX_SEPARATOR '\\'
 196
 197 #else
 198 const char *i386_comment_chars = "#";
 199 #define PREFIX_SEPARATOR '/'
 200 #endif
 201
 202 /* This array holds the chars that only start a comment at the beginning of
 203    a line.  If the line seems to have the form '# 123 filename'
 204    .line and .file directives will appear in the pre-processed output.
 205    Note that input_file.c hand checks for '#' at the beginning of the
 206    first line of the input file.  This is because the compiler outputs
 207    #NO_APP at the beginning of its output.
 208    Also note that comments started like this one will always work if
 209    '/' isn't otherwise defined.  */
 210 const char line_comment_chars[] = "#/";
 211
 212 const char line_separator_chars[] = ";";
 213
 214 /* Chars that can be used to separate mant from exp in floating point
 215    nums.  */
 216 const char EXP_CHARS[] = "eE";
 217
 218 /* Chars that mean this number is a floating point constant
 219    As in 0f12.456
 220    or    0d1.2345e12.  */
 221 const char FLT_CHARS[] = "fFdDxX";
 222
 223 /* Tables for lexical analysis.  */
 224 static char mnemonic_chars[256];
 225 static char register_chars[256];
 226 static char operand_chars[256];
 227 static char identifier_chars[256];
 228 static char digit_chars[256];
 229
 230 /* Lexical macros.  */
 231 #define is_mnemonic_char(x) (mnemonic_chars[(unsigned char) x])
 232 #define is_operand_char(x) (operand_chars[(unsigned char) x])
 233 #define is_register_char(x) (register_chars[(unsigned char) x])
 234 #define is_space_char(x) ((x) == ' ')
 235 #define is_identifier_char(x) (identifier_chars[(unsigned char) x])
 236 #define is_digit_char(x) (digit_chars[(unsigned char) x])
 237
 238 /* All non-digit non-letter characters that may occur in an operand.  */
 239 static char operand_special_chars[] = "%$-+(,)*._~/<>|&^!:[@]";
 240
 241 /* md_assemble() always leaves the strings it's passed unaltered.  To
 242    effect this we maintain a stack of saved characters that we've smashed
 243    with '\0's (indicating end of strings for various sub-fields of the
 244    assembler instruction).  */
 245 static char save_stack[32];
 246 static char *save_stack_p;
 247 #define END_STRING_AND_SAVE(s) \
 248         do { *save_stack_p++ = *(s); *(s) = '\0'; } while (0)
 249 #define RESTORE_END_STRING(s) \
 250         do { *(s) = *--save_stack_p; } while (0)
 251
 252 /* The instruction we're assembling.  */
 253 static i386_insn i;
 254
 255 /* Possible templates for current insn.  */
 256 static const templates *current_templates;
 257
 258 /* Per instruction expressionS buffers: max displacements & immediates.  */
 259 static expressionS disp_expressions[MAX_MEMORY_OPERANDS];
 260 static expressionS im_expressions[MAX_IMMEDIATE_OPERANDS];
 261
 262 /* Current operand we are working on.  */
 263 static int this_operand;
 264
 265 /* We support four different modes.  FLAG_CODE variable is used to distinguish
 266    these.  */
 267
 268 enum flag_code {
 269         CODE_32BIT,
 270         CODE_16BIT,
 271         CODE_64BIT };
 272 #define NUM_FLAG_CODE ((int) CODE_64BIT + 1)
 273
 274 static enum flag_code flag_code;
 275 static unsigned int object_64bit;
 276 static int use_rela_relocations = 0;
 277
 278 /* The names used to print error messages.  */
 279 static const char *flag_code_names[] =
 280   {
 281     "32",
 282     "16",
 283     "64"
 284   };
 285
 286 /* 1 for intel syntax,
 287    0 if att syntax.  */
 288 static int intel_syntax = 0;
 289
 290 /* 1 if register prefix % not required.  */
 291 static int allow_naked_reg = 0;
 292
 293 /* Register prefix used for error message.  */
 294 static const char *register_prefix = "%";
 295
 296 /* Used in 16 bit gcc mode to add an l suffix to call, ret, enter,
 297    leave, push, and pop instructions so that gcc has the same stack
 298    frame as in 32 bit mode.  */
 299 static char stackop_size = '\0';
 300
 301 /* Non-zero to optimize code alignment.  */
 302 int optimize_align_code = 1;
 303
 304 /* Non-zero to quieten some warnings.  */
 305 static int quiet_warnings = 0;
 306
 307 /* CPU name.  */
 308 static const char *cpu_arch_name = NULL;
 309 static const char *cpu_sub_arch_name = NULL;
 310
 311 /* CPU feature flags.  */
 312 static unsigned int cpu_arch_flags = CpuUnknownFlags | CpuNo64;
 313
 314 /* If we have selected a cpu we are generating instructions for.  */
 315 static int cpu_arch_tune_set = 0;
 316
 317 /* Cpu we are generating instructions for.  */
 318 static enum processor_type cpu_arch_tune = PROCESSOR_UNKNOWN;
 319
 320 /* CPU feature flags of cpu we are generating instructions for.  */
 321 static unsigned int cpu_arch_tune_flags = 0;
 322
 323 /* CPU instruction set architecture used.  */
 324 static enum processor_type cpu_arch_isa = PROCESSOR_UNKNOWN;
 325
 326 /* CPU feature flags of instruction set architecture used.  */
 327 static unsigned int cpu_arch_isa_flags = 0;
 328
 329 /* If set, conditional jumps are not automatically promoted to handle
 330    larger than a byte offset.  */
 331 static unsigned int no_cond_jump_promotion = 0;
 332
 333 /* Pre-defined "_GLOBAL_OFFSET_TABLE_".  */
 334 static symbolS *GOT_symbol;
 335
 336 /* The dwarf2 return column, adjusted for 32 or 64 bit.  */
 337 unsigned int x86_dwarf2_return_column;
 338
 339 /* The dwarf2 data alignment, adjusted for 32 or 64 bit.  */
 340 int x86_cie_data_alignment;
 341
 342 /* Interface to relax_segment.
 343    There are 3 major relax states for 386 jump insns because the
 344    different types of jumps add different sizes to frags when we're
 345    figuring out what sort of jump to choose to reach a given label.  */
 346
 347 /* Types.  */
 348 #define UNCOND_JUMP 0
 349 #define COND_JUMP 1
 350 #define COND_JUMP86 2
 351
 352 /* Sizes.  */
 353 #define CODE16  1
 354 #define SMALL   0
 355 #define SMALL16 (SMALL | CODE16)
 356 #define BIG     2
 357 #define BIG16   (BIG | CODE16)
 358
 359 #ifndef INLINE
 360 #ifdef __GNUC__
 361 #define INLINE __inline__
 362 #else
 363 #define INLINE
 364 #endif
 365 #endif
 366
 367 #define ENCODE_RELAX_STATE(type, size) \
 368   ((relax_substateT) (((type) << 2) | (size)))
 369 #define TYPE_FROM_RELAX_STATE(s) \
 370   ((s) >> 2)
 371 #define DISP_SIZE_FROM_RELAX_STATE(s) \
 372     ((((s) & 3) == BIG ? 4 : (((s) & 3) == BIG16 ? 2 : 1)))
 373
 374 /* This table is used by relax_frag to promote short jumps to long
 375    ones where necessary.  SMALL (short) jumps may be promoted to BIG
 376    (32 bit long) ones, and SMALL16 jumps to BIG16 (16 bit long).  We
 377    don't allow a short jump in a 32 bit code segment to be promoted to
 378    a 16 bit offset jump because it's slower (requires data size
 379    prefix), and doesn't work, unless the destination is in the bottom
 380    64k of the code segment (The top 16 bits of eip are zeroed).  */
 381
 382 const relax_typeS md_relax_table[] =
 383 {
 384   /* The fields are:
 385      1) most positive reach of this state,
 386      2) most negative reach of this state,
 387      3) how many bytes this mode will have in the variable part of the frag
 388      4) which index into the table to try if we can't fit into this one.  */
 389
 390   /* UNCOND_JUMP states.  */
 391   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (UNCOND_JUMP, BIG)},
 392   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (UNCOND_JUMP, BIG16)},
 393   /* dword jmp adds 4 bytes to frag:
 394      0 extra opcode bytes, 4 displacement bytes.  */
 395   {0, 0, 4, 0},
 396   /* word jmp adds 2 byte2 to frag:
 397      0 extra opcode bytes, 2 displacement bytes.  */
 398   {0, 0, 2, 0},
 399
 400   /* COND_JUMP states.  */
 401   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP, BIG)},
 402   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP, BIG16)},
 403   /* dword conditionals adds 5 bytes to frag:
 404      1 extra opcode byte, 4 displacement bytes.  */
 405   {0, 0, 5, 0},
 406   /* word conditionals add 3 bytes to frag:
 407      1 extra opcode byte, 2 displacement bytes.  */
 408   {0, 0, 3, 0},
 409
 410   /* COND_JUMP86 states.  */
 411   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP86, BIG)},
 412   {127 + 1, -128 + 1, 1, ENCODE_RELAX_STATE (COND_JUMP86, BIG16)},
 413   /* dword conditionals adds 5 bytes to frag:
 414      1 extra opcode byte, 4 displacement bytes.  */
 415   {0, 0, 5, 0},
 416   /* word conditionals add 4 bytes to frag:
 417      1 displacement byte and a 3 byte long branch insn.  */
 418   {0, 0, 4, 0}
 419 };
 420
 421 static const arch_entry cpu_arch[] =
 422 {
 423   {"generic32", PROCESSOR_GENERIC32,
 424    Cpu186|Cpu286|Cpu386},
 425   {"generic64", PROCESSOR_GENERIC64,
 426    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 427    |CpuMMX2|CpuSSE|CpuSSE2},
 428   {"i8086", PROCESSOR_UNKNOWN,
 429    0},
 430   {"i186", PROCESSOR_UNKNOWN,
 431    Cpu186},
 432   {"i286", PROCESSOR_UNKNOWN,
 433    Cpu186|Cpu286},
 434   {"i386", PROCESSOR_I386,
 435    Cpu186|Cpu286|Cpu386},
 436   {"i486", PROCESSOR_I486,
 437    Cpu186|Cpu286|Cpu386|Cpu486},
 438   {"i586", PROCESSOR_PENTIUM,
 439    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586},
 440   {"i686", PROCESSOR_PENTIUMPRO,
 441    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686},
 442   {"pentium", PROCESSOR_PENTIUM,
 443    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586},
 444   {"pentiumpro",PROCESSOR_PENTIUMPRO,
 445    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686},
 446   {"pentiumii", PROCESSOR_PENTIUMPRO,
 447    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuMMX},
 448   {"pentiumiii",PROCESSOR_PENTIUMPRO,
 449    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuMMX|CpuMMX2|CpuSSE},
 450   {"pentium4", PROCESSOR_PENTIUM4,
 451    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 452    |CpuMMX2|CpuSSE|CpuSSE2},
 453   {"prescott", PROCESSOR_NOCONA,
 454    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 455    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3},
 456   {"nocona", PROCESSOR_NOCONA,
 457    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 458    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3},
 459   {"yonah", PROCESSOR_CORE,
 460    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 461    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3},
 462   {"core", PROCESSOR_CORE,
 463    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 464    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3},
 465   {"merom", PROCESSOR_CORE2,
 466    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 467    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3},
 468   {"core2", PROCESSOR_CORE2,
 469    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuP4|CpuMMX
 470    |CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3},
 471   {"k6", PROCESSOR_K6,
 472    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|CpuK6|CpuMMX},
 473   {"k6_2", PROCESSOR_K6,
 474    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|CpuK6|CpuMMX|Cpu3dnow},
 475   {"athlon", PROCESSOR_ATHLON,
 476    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuK6
 477    |CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA},
 478   {"sledgehammer", PROCESSOR_K8,
 479    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuK6
 480    |CpuSledgehammer|CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA|CpuSSE|CpuSSE2},
 481   {"opteron", PROCESSOR_K8,
 482    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuK6
 483    |CpuSledgehammer|CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA|CpuSSE|CpuSSE2},
 484   {"k8", PROCESSOR_K8,
 485    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuK6
 486    |CpuSledgehammer|CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA|CpuSSE|CpuSSE2},
 487   {"amdfam10", PROCESSOR_AMDFAM10,
 488    Cpu186|Cpu286|Cpu386|Cpu486|Cpu586|Cpu686|CpuK6|CpuSledgehammer
 489    |CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA|CpuSSE|CpuSSE2|CpuSSE3|CpuSSE4a
 490    |CpuABM},
 491   {".mmx", PROCESSOR_UNKNOWN,
 492    CpuMMX},
 493   {".sse", PROCESSOR_UNKNOWN,
 494    CpuMMX|CpuMMX2|CpuSSE},
 495   {".sse2", PROCESSOR_UNKNOWN,
 496    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2},
 497   {".sse3", PROCESSOR_UNKNOWN,
 498    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3},
 499   {".ssse3", PROCESSOR_UNKNOWN,
 500    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3},
 501   {".sse4.1", PROCESSOR_UNKNOWN,
 502    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3|CpuSSE4_1},
 503   {".sse4.2", PROCESSOR_UNKNOWN,
 504    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3|CpuSSE4},
 505   {".sse4", PROCESSOR_UNKNOWN,
 506    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSSE3|CpuSSE4},
 507   {".3dnow", PROCESSOR_UNKNOWN,
 508    CpuMMX|Cpu3dnow},
 509   {".3dnowa", PROCESSOR_UNKNOWN,
 510    CpuMMX|CpuMMX2|Cpu3dnow|Cpu3dnowA},
 511   {".padlock", PROCESSOR_UNKNOWN,
 512    CpuPadLock},
 513   {".pacifica", PROCESSOR_UNKNOWN,
 514    CpuSVME},
 515   {".svme", PROCESSOR_UNKNOWN,
 516    CpuSVME},
 517   {".sse4a", PROCESSOR_UNKNOWN,
 518    CpuMMX|CpuMMX2|CpuSSE|CpuSSE2|CpuSSE3|CpuSSE4a},
 519   {".abm", PROCESSOR_UNKNOWN,
 520    CpuABM}
 521 };
 522
 523 const pseudo_typeS md_pseudo_table[] =
 524 {
 525 #if !defined(OBJ_AOUT) && !defined(USE_ALIGN_PTWO)
 526   {"align", s_align_bytes, 0},
 527 #else
 528   {"align", s_align_ptwo, 0},
 529 #endif
 530   {"arch", set_cpu_arch, 0},
 531 #ifndef I386COFF
 532   {"bss", s_bss, 0},
 533 #endif
 534   {"ffloat", float_cons, 'f'},
 535   {"dfloat", float_cons, 'd'},
 536   {"tfloat", float_cons, 'x'},
 537   {"value", cons, 2},
 538   {"slong", signed_cons, 4},
 539   {"noopt", s_ignore, 0},
 540   {"optim", s_ignore, 0},
 541   {"code16gcc", set_16bit_gcc_code_flag, CODE_16BIT},
 542   {"code16", set_code_flag, CODE_16BIT},
 543   {"code32", set_code_flag, CODE_32BIT},
 544   {"code64", set_code_flag, CODE_64BIT},
 545   {"intel_syntax", set_intel_syntax, 1},
 546   {"att_syntax", set_intel_syntax, 0},
 547 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
 548   {"largecomm", handle_large_common, 0},
 549 #else
 550   {"file", (void (*) (int)) dwarf2_directive_file, 0},
 551   {"loc", dwarf2_directive_loc, 0},
 552   {"loc_mark_labels", dwarf2_directive_loc_mark_labels, 0},
 553 #endif
 554 #ifdef TE_PE
 555   {"secrel32", pe_directive_secrel, 0},
 556 #endif
 557   {0, 0, 0}
 558 };
 559
 560 /* For interface with expression ().  */
 561 extern char *input_line_pointer;
 562
 563 /* Hash table for instruction mnemonic lookup.  */
 564 static struct hash_control *op_hash;
 565
 566 /* Hash table for register lookup.  */
 567 static struct hash_control *reg_hash;
 568 \f
 569 void
 570 i386_align_code (fragS *fragP, int count)
 571 {
 572   /* Various efficient no-op patterns for aligning code labels.
 573      Note: Don't try to assemble the instructions in the comments.
 574      0L and 0w are not legal.  */
 575   static const char f32_1[] =
 576     {0x90};                                     /* nop                  */
 577   static const char f32_2[] =
 578     {0x66,0x90};                                /* xchg %ax,%ax */
 579   static const char f32_3[] =
 580     {0x8d,0x76,0x00};                           /* leal 0(%esi),%esi    */
 581   static const char f32_4[] =
 582     {0x8d,0x74,0x26,0x00};                      /* leal 0(%esi,1),%esi  */
 583   static const char f32_5[] =
 584     {0x90,                                      /* nop                  */
 585      0x8d,0x74,0x26,0x00};                      /* leal 0(%esi,1),%esi  */
 586   static const char f32_6[] =
 587     {0x8d,0xb6,0x00,0x00,0x00,0x00};            /* leal 0L(%esi),%esi   */
 588   static const char f32_7[] =
 589     {0x8d,0xb4,0x26,0x00,0x00,0x00,0x00};       /* leal 0L(%esi,1),%esi */
 590   static const char f32_8[] =
 591     {0x90,                                      /* nop                  */
 592      0x8d,0xb4,0x26,0x00,0x00,0x00,0x00};       /* leal 0L(%esi,1),%esi */
 593   static const char f32_9[] =
 594     {0x89,0xf6,                                 /* movl %esi,%esi       */
 595      0x8d,0xbc,0x27,0x00,0x00,0x00,0x00};       /* leal 0L(%edi,1),%edi */
 596   static const char f32_10[] =
 597     {0x8d,0x76,0x00,                            /* leal 0(%esi),%esi    */
 598      0x8d,0xbc,0x27,0x00,0x00,0x00,0x00};       /* leal 0L(%edi,1),%edi */
 599   static const char f32_11[] =
 600     {0x8d,0x74,0x26,0x00,                       /* leal 0(%esi,1),%esi  */
 601      0x8d,0xbc,0x27,0x00,0x00,0x00,0x00};       /* leal 0L(%edi,1),%edi */
 602   static const char f32_12[] =
 603     {0x8d,0xb6,0x00,0x00,0x00,0x00,             /* leal 0L(%esi),%esi   */
 604      0x8d,0xbf,0x00,0x00,0x00,0x00};            /* leal 0L(%edi),%edi   */
 605   static const char f32_13[] =
 606     {0x8d,0xb6,0x00,0x00,0x00,0x00,             /* leal 0L(%esi),%esi   */
 607      0x8d,0xbc,0x27,0x00,0x00,0x00,0x00};       /* leal 0L(%edi,1),%edi */
 608   static const char f32_14[] =
 609     {0x8d,0xb4,0x26,0x00,0x00,0x00,0x00,        /* leal 0L(%esi,1),%esi */
 610      0x8d,0xbc,0x27,0x00,0x00,0x00,0x00};       /* leal 0L(%edi,1),%edi */
 611   static const char f16_3[] =
 612     {0x8d,0x74,0x00};                           /* lea 0(%esi),%esi     */
 613   static const char f16_4[] =
 614     {0x8d,0xb4,0x00,0x00};                      /* lea 0w(%si),%si      */
 615   static const char f16_5[] =
 616     {0x90,                                      /* nop                  */
 617      0x8d,0xb4,0x00,0x00};                      /* lea 0w(%si),%si      */
 618   static const char f16_6[] =
 619     {0x89,0xf6,                                 /* mov %si,%si          */
 620      0x8d,0xbd,0x00,0x00};                      /* lea 0w(%di),%di      */
 621   static const char f16_7[] =
 622     {0x8d,0x74,0x00,                            /* lea 0(%si),%si       */
 623      0x8d,0xbd,0x00,0x00};                      /* lea 0w(%di),%di      */
 624   static const char f16_8[] =
 625     {0x8d,0xb4,0x00,0x00,                       /* lea 0w(%si),%si      */
 626      0x8d,0xbd,0x00,0x00};                      /* lea 0w(%di),%di      */
 627   static const char jump_31[] =
 628     {0xeb,0x1d,0x90,0x90,0x90,0x90,0x90,        /* jmp .+31; lotsa nops */
 629      0x90,0x90,0x90,0x90,0x90,0x90,0x90,0x90,
 630      0x90,0x90,0x90,0x90,0x90,0x90,0x90,0x90,
 631      0x90,0x90,0x90,0x90,0x90,0x90,0x90,0x90};
 632   static const char *const f32_patt[] = {
 633     f32_1, f32_2, f32_3, f32_4, f32_5, f32_6, f32_7, f32_8,
 634     f32_9, f32_10, f32_11, f32_12, f32_13, f32_14
 635   };
 636   static const char *const f16_patt[] = {
 637     f32_1, f32_2, f16_3, f16_4, f16_5, f16_6, f16_7, f16_8
 638   };
 639   /* nopl (%[re]ax) */
 640   static const char alt_3[] =
 641     {0x0f,0x1f,0x00};
 642   /* nopl 0(%[re]ax) */
 643   static const char alt_4[] =
 644     {0x0f,0x1f,0x40,0x00};
 645   /* nopl 0(%[re]ax,%[re]ax,1) */
 646   static const char alt_5[] =
 647     {0x0f,0x1f,0x44,0x00,0x00};
 648   /* nopw 0(%[re]ax,%[re]ax,1) */
 649   static const char alt_6[] =
 650     {0x66,0x0f,0x1f,0x44,0x00,0x00};
 651   /* nopl 0L(%[re]ax) */
 652   static const char alt_7[] =
 653     {0x0f,0x1f,0x80,0x00,0x00,0x00,0x00};
 654   /* nopl 0L(%[re]ax,%[re]ax,1) */
 655   static const char alt_8[] =
 656     {0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 657   /* nopw 0L(%[re]ax,%[re]ax,1) */
 658   static const char alt_9[] =
 659     {0x66,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 660   /* nopw %cs:0L(%[re]ax,%[re]ax,1) */
 661   static const char alt_10[] =
 662     {0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 663   /* data16
 664      nopw %cs:0L(%[re]ax,%[re]ax,1) */
 665   static const char alt_long_11[] =
 666     {0x66,
 667      0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 668   /* data16
 669      data16
 670      nopw %cs:0L(%[re]ax,%[re]ax,1) */
 671   static const char alt_long_12[] =
 672     {0x66,
 673      0x66,
 674      0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 675   /* data16
 676      data16
 677      data16
 678      nopw %cs:0L(%[re]ax,%[re]ax,1) */
 679   static const char alt_long_13[] =
 680     {0x66,
 681      0x66,
 682      0x66,
 683      0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 684   /* data16
 685      data16
 686      data16
 687      data16
 688      nopw %cs:0L(%[re]ax,%[re]ax,1) */
 689   static const char alt_long_14[] =
 690     {0x66,
 691      0x66,
 692      0x66,
 693      0x66,
 694      0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 695   /* data16
 696      data16
 697      data16
 698      data16
 699      data16
 700      nopw %cs:0L(%[re]ax,%[re]ax,1) */
 701   static const char alt_long_15[] =
 702     {0x66,
 703      0x66,
 704      0x66,
 705      0x66,
 706      0x66,
 707      0x66,0x2e,0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 708   /* nopl 0(%[re]ax,%[re]ax,1)
 709      nopw 0(%[re]ax,%[re]ax,1) */
 710   static const char alt_short_11[] =
 711     {0x0f,0x1f,0x44,0x00,0x00,
 712      0x66,0x0f,0x1f,0x44,0x00,0x00};
 713   /* nopw 0(%[re]ax,%[re]ax,1)
 714      nopw 0(%[re]ax,%[re]ax,1) */
 715   static const char alt_short_12[] =
 716     {0x66,0x0f,0x1f,0x44,0x00,0x00,
 717      0x66,0x0f,0x1f,0x44,0x00,0x00};
 718   /* nopw 0(%[re]ax,%[re]ax,1)
 719      nopl 0L(%[re]ax) */
 720   static const char alt_short_13[] =
 721     {0x66,0x0f,0x1f,0x44,0x00,0x00,
 722      0x0f,0x1f,0x80,0x00,0x00,0x00,0x00};
 723   /* nopl 0L(%[re]ax)
 724      nopl 0L(%[re]ax) */
 725   static const char alt_short_14[] =
 726     {0x0f,0x1f,0x80,0x00,0x00,0x00,0x00,
 727      0x0f,0x1f,0x80,0x00,0x00,0x00,0x00};
 728   /* nopl 0L(%[re]ax)
 729      nopl 0L(%[re]ax,%[re]ax,1) */
 730   static const char alt_short_15[] =
 731     {0x0f,0x1f,0x80,0x00,0x00,0x00,0x00,
 732      0x0f,0x1f,0x84,0x00,0x00,0x00,0x00,0x00};
 733   static const char *const alt_short_patt[] = {
 734     f32_1, f32_2, alt_3, alt_4, alt_5, alt_6, alt_7, alt_8,
 735     alt_9, alt_10, alt_short_11, alt_short_12, alt_short_13,
 736     alt_short_14, alt_short_15
 737   };
 738   static const char *const alt_long_patt[] = {
 739     f32_1, f32_2, alt_3, alt_4, alt_5, alt_6, alt_7, alt_8,
 740     alt_9, alt_10, alt_long_11, alt_long_12, alt_long_13,
 741     alt_long_14, alt_long_15
 742   };
 743
 744   /* Only align for at least a positive non-zero boundary. */
 745   if (count <= 0 || count > MAX_MEM_FOR_RS_ALIGN_CODE)
 746     return;
 747
 748   /* We need to decide which NOP sequence to use for 32bit and
 749      64bit. When -mtune= is used:
 750
 751      1. For PROCESSOR_I386, PROCESSOR_I486, PROCESSOR_PENTIUM and
 752      PROCESSOR_GENERIC32, f32_patt will be used.
 753      2. For PROCESSOR_PENTIUMPRO, PROCESSOR_PENTIUM4, PROCESSOR_NOCONA,
 754      PROCESSOR_CORE, PROCESSOR_CORE2, and PROCESSOR_GENERIC64,
 755      alt_long_patt will be used.
 756      3. For PROCESSOR_ATHLON, PROCESSOR_K6, PROCESSOR_K8 and
 757      PROCESSOR_AMDFAM10, alt_short_patt will be used.
 758
 759      When -mtune= isn't used, alt_long_patt will be used if
 760      cpu_arch_isa_flags has Cpu686. Otherwise, f32_patt will
 761      be used.
 762
 763      When -march= or .arch is used, we can't use anything beyond
 764      cpu_arch_isa_flags.   */
 765
 766   if (flag_code == CODE_16BIT)
 767     {
 768       if (count > 8)
 769         {
 770           memcpy (fragP->fr_literal + fragP->fr_fix,
 771                   jump_31, count);
 772           /* Adjust jump offset.  */
 773           fragP->fr_literal[fragP->fr_fix + 1] = count - 2;
 774         }
 775       else
 776         memcpy (fragP->fr_literal + fragP->fr_fix,
 777                 f16_patt[count - 1], count);
 778     }
 779   else
 780     {
 781       const char *const *patt = NULL;
 782
 783       if (cpu_arch_isa == PROCESSOR_UNKNOWN)
 784         {
 785           /* PROCESSOR_UNKNOWN means that all ISAs may be used.  */
 786           switch (cpu_arch_tune)
 787             {
 788             case PROCESSOR_UNKNOWN:
 789               /* We use cpu_arch_isa_flags to check if we SHOULD
 790                  optimize for Cpu686.  */
 791               if ((cpu_arch_isa_flags & Cpu686) != 0)
 792                 patt = alt_long_patt;
 793               else
 794                 patt = f32_patt;
 795               break;
 796             case PROCESSOR_PENTIUMPRO:
 797             case PROCESSOR_PENTIUM4:
 798             case PROCESSOR_NOCONA:
 799             case PROCESSOR_CORE:
 800             case PROCESSOR_CORE2:
 801             case PROCESSOR_GENERIC64:
 802               patt = alt_long_patt;
 803               break;
 804             case PROCESSOR_K6:
 805             case PROCESSOR_ATHLON:
 806             case PROCESSOR_K8:
 807             case PROCESSOR_AMDFAM10:
 808               patt = alt_short_patt;
 809               break;
 810             case PROCESSOR_I386:
 811             case PROCESSOR_I486:
 812             case PROCESSOR_PENTIUM:
 813             case PROCESSOR_GENERIC32:
 814               patt = f32_patt;
 815               break;
 816             }
 817         }
 818       else
 819         {
 820           switch (cpu_arch_tune)
 821             {
 822             case PROCESSOR_UNKNOWN:
 823               /* When cpu_arch_isa is net, cpu_arch_tune shouldn't be
 824                  PROCESSOR_UNKNOWN.  */
 825               abort ();
 826               break;
 827
 828             case PROCESSOR_I386:
 829             case PROCESSOR_I486:
 830             case PROCESSOR_PENTIUM:
 831             case PROCESSOR_K6:
 832             case PROCESSOR_ATHLON:
 833             case PROCESSOR_K8:
 834             case PROCESSOR_AMDFAM10:
 835             case PROCESSOR_GENERIC32:
 836               /* We use cpu_arch_isa_flags to check if we CAN optimize
 837                  for Cpu686.  */
 838               if ((cpu_arch_isa_flags & Cpu686) != 0)
 839                 patt = alt_short_patt;
 840               else
 841                 patt = f32_patt;
 842               break;
 843             case PROCESSOR_PENTIUMPRO:
 844             case PROCESSOR_PENTIUM4:
 845             case PROCESSOR_NOCONA:
 846             case PROCESSOR_CORE:
 847             case PROCESSOR_CORE2:
 848               if ((cpu_arch_isa_flags & Cpu686) != 0)
 849                 patt = alt_long_patt;
 850               else
 851                 patt = f32_patt;
 852               break;
 853             case PROCESSOR_GENERIC64:
 854               patt = alt_long_patt;
 855               break;
 856             }
 857         }
 858
 859       if (patt == f32_patt)
 860         {
 861           /* If the padding is less than 15 bytes, we use the normal
 862              ones.  Otherwise, we use a jump instruction and adjust
 863              its offset.  */
 864           if (count < 15)
 865             memcpy (fragP->fr_literal + fragP->fr_fix,
 866                     patt[count - 1], count);
 867           else
 868             {
 869               memcpy (fragP->fr_literal + fragP->fr_fix,
 870                       jump_31, count);
 871               /* Adjust jump offset.  */
 872               fragP->fr_literal[fragP->fr_fix + 1] = count - 2;
 873             }
 874         }
 875       else
 876         {
 877           /* Maximum length of an instruction is 15 byte.  If the
 878              padding is greater than 15 bytes and we don't use jump,
 879              we have to break it into smaller pieces.  */
 880           int padding = count;
 881           while (padding > 15)
 882             {
 883               padding -= 15;
 884               memcpy (fragP->fr_literal + fragP->fr_fix + padding,
 885                       patt [14], 15);
 886             }
 887
 888           if (padding)
 889             memcpy (fragP->fr_literal + fragP->fr_fix,
 890                     patt [padding - 1], padding);
 891         }
 892     }
 893   fragP->fr_var = count;
 894 }
 895
 896 static INLINE unsigned int
 897 mode_from_disp_size (unsigned int t)
 898 {
 899   return (t & Disp8) ? 1 : (t & (Disp16 | Disp32 | Disp32S)) ? 2 : 0;
 900 }
 901
 902 static INLINE int
 903 fits_in_signed_byte (offsetT num)
 904 {
 905   return (num >= -128) && (num <= 127);
 906 }
 907
 908 static INLINE int
 909 fits_in_unsigned_byte (offsetT num)
 910 {
 911   return (num & 0xff) == num;
 912 }
 913
 914 static INLINE int
 915 fits_in_unsigned_word (offsetT num)
 916 {
 917   return (num & 0xffff) == num;
 918 }
 919
 920 static INLINE int
 921 fits_in_signed_word (offsetT num)
 922 {
 923   return (-32768 <= num) && (num <= 32767);
 924 }
 925
 926 static INLINE int
 927 fits_in_signed_long (offsetT num ATTRIBUTE_UNUSED)
 928 {
 929 #ifndef BFD64
 930   return 1;
 931 #else
 932   return (!(((offsetT) -1 << 31) & num)
 933           || (((offsetT) -1 << 31) & num) == ((offsetT) -1 << 31));
 934 #endif
 935 }                               /* fits_in_signed_long() */
 936
 937 static INLINE int
 938 fits_in_unsigned_long (offsetT num ATTRIBUTE_UNUSED)
 939 {
 940 #ifndef BFD64
 941   return 1;
 942 #else
 943   return (num & (((offsetT) 2 << 31) - 1)) == num;
 944 #endif
 945 }                               /* fits_in_unsigned_long() */
 946
 947 static unsigned int
 948 smallest_imm_type (offsetT num)
 949 {
 950   if (cpu_arch_flags != (Cpu186 | Cpu286 | Cpu386 | Cpu486 | CpuNo64))
 951     {
 952       /* This code is disabled on the 486 because all the Imm1 forms
 953          in the opcode table are slower on the i486.  They're the
 954          versions with the implicitly specified single-position
 955          displacement, which has another syntax if you really want to
 956          use that form.  */
 957       if (num == 1)
 958         return Imm1 | Imm8 | Imm8S | Imm16 | Imm32 | Imm32S | Imm64;
 959     }
 960   return (fits_in_signed_byte (num)
 961           ? (Imm8S | Imm8 | Imm16 | Imm32 | Imm32S | Imm64)
 962           : fits_in_unsigned_byte (num)
 963           ? (Imm8 | Imm16 | Imm32 | Imm32S | Imm64)
 964           : (fits_in_signed_word (num) || fits_in_unsigned_word (num))
 965           ? (Imm16 | Imm32 | Imm32S | Imm64)
 966           : fits_in_signed_long (num)
 967           ? (Imm32 | Imm32S | Imm64)
 968           : fits_in_unsigned_long (num)
 969           ? (Imm32 | Imm64)
 970           : Imm64);
 971 }
 972
 973 static offsetT
 974 offset_in_range (offsetT val, int size)
 975 {
 976   addressT mask;
 977
 978   switch (size)
 979     {
 980     case 1: mask = ((addressT) 1 <<  8) - 1; break;
 981     case 2: mask = ((addressT) 1 << 16) - 1; break;
 982     case 4: mask = ((addressT) 2 << 31) - 1; break;
 983 #ifdef BFD64
 984     case 8: mask = ((addressT) 2 << 63) - 1; break;
 985 #endif
 986     default: abort ();
 987     }
 988
 989   /* If BFD64, sign extend val.  */
 990   if (!use_rela_relocations)
 991     if ((val & ~(((addressT) 2 << 31) - 1)) == 0)
 992       val = (val ^ ((addressT) 1 << 31)) - ((addressT) 1 << 31);
 993
 994   if ((val & ~mask) != 0 && (val & ~mask) != ~mask)
 995     {
 996       char buf1[40], buf2[40];
 997
 998       sprint_value (buf1, val);
 999       sprint_value (buf2, val & mask);
1000       as_warn (_("%s shortened to %s"), buf1, buf2);
1001     }
1002   return val & mask;
1003 }
1004
1005 /* Returns 0 if attempting to add a prefix where one from the same
1006    class already exists, 1 if non rep/repne added, 2 if rep/repne
1007    added.  */
1008 static int
1009 add_prefix (unsigned int prefix)
1010 {
1011   int ret = 1;
1012   unsigned int q;
1013
1014   if (prefix >= REX_OPCODE && prefix < REX_OPCODE + 16
1015       && flag_code == CODE_64BIT)
1016     {
1017       if ((i.prefix[REX_PREFIX] & prefix & REX_W)
1018           || ((i.prefix[REX_PREFIX] & (REX_R | REX_X | REX_B))
1019               && (prefix & (REX_R | REX_X | REX_B))))
1020         ret = 0;
1021       q = REX_PREFIX;
1022     }
1023   else
1024     {
1025       switch (prefix)
1026         {
1027         default:
1028           abort ();
1029
1030         case CS_PREFIX_OPCODE:
1031         case DS_PREFIX_OPCODE:
1032         case ES_PREFIX_OPCODE:
1033         case FS_PREFIX_OPCODE:
1034         case GS_PREFIX_OPCODE:
1035         case SS_PREFIX_OPCODE:
1036           q = SEG_PREFIX;
1037           break;
1038
1039         case REPNE_PREFIX_OPCODE:
1040         case REPE_PREFIX_OPCODE:
1041           ret = 2;
1042           /* fall thru */
1043         case LOCK_PREFIX_OPCODE:
1044           q = LOCKREP_PREFIX;
1045           break;
1046
1047         case FWAIT_OPCODE:
1048           q = WAIT_PREFIX;
1049           break;
1050
1051         case ADDR_PREFIX_OPCODE:
1052           q = ADDR_PREFIX;
1053           break;
1054
1055         case DATA_PREFIX_OPCODE:
1056           q = DATA_PREFIX;
1057           break;
1058         }
1059       if (i.prefix[q] != 0)
1060         ret = 0;
1061     }
1062
1063   if (ret)
1064     {
1065       if (!i.prefix[q])
1066         ++i.prefixes;
1067       i.prefix[q] |= prefix;
1068     }
1069   else
1070     as_bad (_("same type of prefix used twice"));
1071
1072   return ret;
1073 }
1074
1075 static void
1076 set_code_flag (int value)
1077 {
1078   flag_code = value;
1079   cpu_arch_flags &= ~(Cpu64 | CpuNo64);
1080   cpu_arch_flags |= (flag_code == CODE_64BIT ? Cpu64 : CpuNo64);
1081   if (value == CODE_64BIT && !(cpu_arch_flags & CpuSledgehammer))
1082     {
1083       as_bad (_("64bit mode not supported on this CPU."));
1084     }
1085   if (value == CODE_32BIT && !(cpu_arch_flags & Cpu386))
1086     {
1087       as_bad (_("32bit mode not supported on this CPU."));
1088     }
1089   stackop_size = '\0';
1090 }
1091
1092 static void
1093 set_16bit_gcc_code_flag (int new_code_flag)
1094 {
1095   flag_code = new_code_flag;
1096   cpu_arch_flags &= ~(Cpu64 | CpuNo64);
1097   cpu_arch_flags |= (flag_code == CODE_64BIT ? Cpu64 : CpuNo64);
1098   stackop_size = LONG_MNEM_SUFFIX;
1099 }
1100
1101 static void
1102 set_intel_syntax (int syntax_flag)
1103 {
1104   /* Find out if register prefixing is specified.  */
1105   int ask_naked_reg = 0;
1106
1107   SKIP_WHITESPACE ();
1108   if (!is_end_of_line[(unsigned char) *input_line_pointer])
1109     {
1110       char *string = input_line_pointer;
1111       int e = get_symbol_end ();
1112
1113       if (strcmp (string, "prefix") == 0)
1114         ask_naked_reg = 1;
1115       else if (strcmp (string, "noprefix") == 0)
1116         ask_naked_reg = -1;
1117       else
1118         as_bad (_("bad argument to syntax directive."));
1119       *input_line_pointer = e;
1120     }
1121   demand_empty_rest_of_line ();
1122
1123   intel_syntax = syntax_flag;
1124
1125   if (ask_naked_reg == 0)
1126     allow_naked_reg = (intel_syntax
1127                        && (bfd_get_symbol_leading_char (stdoutput) != '\0'));
1128   else
1129     allow_naked_reg = (ask_naked_reg < 0);
1130
1131   identifier_chars['%'] = intel_syntax && allow_naked_reg ? '%' : 0;
1132   identifier_chars['$'] = intel_syntax ? '$' : 0;
1133   register_prefix = allow_naked_reg ? "" : "%";
1134 }
1135
1136 static void
1137 set_cpu_arch (int dummy ATTRIBUTE_UNUSED)
1138 {
1139   SKIP_WHITESPACE ();
1140
1141   if (!is_end_of_line[(unsigned char) *input_line_pointer])
1142     {
1143       char *string = input_line_pointer;
1144       int e = get_symbol_end ();
1145       unsigned int i;
1146
1147       for (i = 0; i < ARRAY_SIZE (cpu_arch); i++)
1148         {
1149           if (strcmp (string, cpu_arch[i].name) == 0)
1150             {
1151               if (*string != '.')
1152                 {
1153                   cpu_arch_name = cpu_arch[i].name;
1154                   cpu_sub_arch_name = NULL;
1155                   cpu_arch_flags = (cpu_arch[i].flags
1156                                     | (flag_code == CODE_64BIT
1157                                        ? Cpu64 : CpuNo64));
1158                   cpu_arch_isa = cpu_arch[i].type;
1159                   cpu_arch_isa_flags = cpu_arch[i].flags;
1160                   if (!cpu_arch_tune_set)
1161                     {
1162                       cpu_arch_tune = cpu_arch_isa;
1163                       cpu_arch_tune_flags = cpu_arch_isa_flags;
1164                     }
1165                   break;
1166                 }
1167               if ((cpu_arch_flags | cpu_arch[i].flags) != cpu_arch_flags)
1168                 {
1169                   cpu_sub_arch_name = cpu_arch[i].name;
1170                   cpu_arch_flags |= cpu_arch[i].flags;
1171                 }
1172               *input_line_pointer = e;
1173               demand_empty_rest_of_line ();
1174               return;
1175             }
1176         }
1177       if (i >= ARRAY_SIZE (cpu_arch))
1178         as_bad (_("no such architecture: `%s'"), string);
1179
1180       *input_line_pointer = e;
1181     }
1182   else
1183     as_bad (_("missing cpu architecture"));
1184
1185   no_cond_jump_promotion = 0;
1186   if (*input_line_pointer == ','
1187       && !is_end_of_line[(unsigned char) input_line_pointer[1]])
1188     {
1189       char *string = ++input_line_pointer;
1190       int e = get_symbol_end ();
1191
1192       if (strcmp (string, "nojumps") == 0)
1193         no_cond_jump_promotion = 1;
1194       else if (strcmp (string, "jumps") == 0)
1195         ;
1196       else
1197         as_bad (_("no such architecture modifier: `%s'"), string);
1198
1199       *input_line_pointer = e;
1200     }
1201
1202   demand_empty_rest_of_line ();
1203 }
1204
1205 unsigned long
1206 i386_mach ()
1207 {
1208   if (!strcmp (default_arch, "x86_64"))
1209     return bfd_mach_x86_64;
1210   else if (!strcmp (default_arch, "i386"))
1211     return bfd_mach_i386_i386;
1212   else
1213     as_fatal (_("Unknown architecture"));
1214 }
1215 \f
1216 void
1217 md_begin ()
1218 {
1219   const char *hash_err;
1220
1221   /* Initialize op_hash hash table.  */
1222   op_hash = hash_new ();
1223
1224   {
1225     const template *optab;
1226     templates *core_optab;
1227
1228     /* Setup for loop.  */
1229     optab = i386_optab;
1230     core_optab = (templates *) xmalloc (sizeof (templates));
1231     core_optab->start = optab;
1232
1233     while (1)
1234       {
1235         ++optab;
1236         if (optab->name == NULL
1237             || strcmp (optab->name, (optab - 1)->name) != 0)
1238           {
1239             /* different name --> ship out current template list;
1240                add to hash table; & begin anew.  */
1241             core_optab->end = optab;
1242             hash_err = hash_insert (op_hash,
1243                                     (optab - 1)->name,
1244                                     (PTR) core_optab);
1245             if (hash_err)
1246               {
1247                 as_fatal (_("Internal Error:  Can't hash %s: %s"),
1248                           (optab - 1)->name,
1249                           hash_err);
1250               }
1251             if (optab->name == NULL)
1252               break;
1253             core_optab = (templates *) xmalloc (sizeof (templates));
1254             core_optab->start = optab;
1255           }
1256       }
1257   }
1258
1259   /* Initialize reg_hash hash table.  */
1260   reg_hash = hash_new ();
1261   {
1262     const reg_entry *regtab;
1263     unsigned int regtab_size = i386_regtab_size;
1264
1265     for (regtab = i386_regtab; regtab_size--; regtab++)
1266       {
1267         hash_err = hash_insert (reg_hash, regtab->reg_name, (PTR) regtab);
1268         if (hash_err)
1269           as_fatal (_("Internal Error:  Can't hash %s: %s"),
1270                     regtab->reg_name,
1271                     hash_err);
1272       }
1273   }
1274
1275   /* Fill in lexical tables:  mnemonic_chars, operand_chars.  */
1276   {
1277     int c;
1278     char *p;
1279
1280     for (c = 0; c < 256; c++)
1281       {
1282         if (ISDIGIT (c))
1283           {
1284             digit_chars[c] = c;
1285             mnemonic_chars[c] = c;
1286             register_chars[c] = c;
1287             operand_chars[c] = c;
1288           }
1289         else if (ISLOWER (c))
1290           {
1291             mnemonic_chars[c] = c;
1292             register_chars[c] = c;
1293             operand_chars[c] = c;
1294           }
1295         else if (ISUPPER (c))
1296           {
1297             mnemonic_chars[c] = TOLOWER (c);
1298             register_chars[c] = mnemonic_chars[c];
1299             operand_chars[c] = c;
1300           }
1301
1302         if (ISALPHA (c) || ISDIGIT (c))
1303           identifier_chars[c] = c;
1304         else if (c >= 128)
1305           {
1306             identifier_chars[c] = c;
1307             operand_chars[c] = c;
1308           }
1309       }
1310
1311 #ifdef LEX_AT
1312     identifier_chars['@'] = '@';
1313 #endif
1314 #ifdef LEX_QM
1315     identifier_chars['?'] = '?';
1316     operand_chars['?'] = '?';
1317 #endif
1318     digit_chars['-'] = '-';
1319     mnemonic_chars['-'] = '-';
1320     mnemonic_chars['.'] = '.';
1321     identifier_chars['_'] = '_';
1322     identifier_chars['.'] = '.';
1323
1324     for (p = operand_special_chars; *p != '\0'; p++)
1325       operand_chars[(unsigned char) *p] = *p;
1326   }
1327
1328 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
1329   if (IS_ELF)
1330     {
1331       record_alignment (text_section, 2);
1332       record_alignment (data_section, 2);
1333       record_alignment (bss_section, 2);
1334     }
1335 #endif
1336
1337   if (flag_code == CODE_64BIT)
1338     {
1339       x86_dwarf2_return_column = 16;
1340       x86_cie_data_alignment = -8;
1341     }
1342   else
1343     {
1344       x86_dwarf2_return_column = 8;
1345       x86_cie_data_alignment = -4;
1346     }
1347 }
1348
1349 void
1350 i386_print_statistics (FILE *file)
1351 {
1352   hash_print_statistics (file, "i386 opcode", op_hash);
1353   hash_print_statistics (file, "i386 register", reg_hash);
1354 }
1355 \f
1356 #ifdef DEBUG386
1357
1358 /* Debugging routines for md_assemble.  */
1359 static void pte (template *);
1360 static void pt (unsigned int);
1361 static void pe (expressionS *);
1362 static void ps (symbolS *);
1363
1364 static void
1365 pi (char *line, i386_insn *x)
1366 {
1367   unsigned int i;
1368
1369   fprintf (stdout, "%s: template ", line);
1370   pte (&x->tm);
1371   fprintf (stdout, "  address: base %s  index %s  scale %x\n",
1372            x->base_reg ? x->base_reg->reg_name : "none",
1373            x->index_reg ? x->index_reg->reg_name : "none",
1374            x->log2_scale_factor);
1375   fprintf (stdout, "  modrm:  mode %x  reg %x  reg/mem %x\n",
1376            x->rm.mode, x->rm.reg, x->rm.regmem);
1377   fprintf (stdout, "  sib:  base %x  index %x  scale %x\n",
1378            x->sib.base, x->sib.index, x->sib.scale);
1379   fprintf (stdout, "  rex: 64bit %x  extX %x  extY %x  extZ %x\n",
1380            (x->rex & REX_W) != 0,
1381            (x->rex & REX_R) != 0,
1382            (x->rex & REX_X) != 0,
1383            (x->rex & REX_B) != 0);
1384   for (i = 0; i < x->operands; i++)
1385     {
1386       fprintf (stdout, "    #%d:  ", i + 1);
1387       pt (x->types[i]);
1388       fprintf (stdout, "\n");
1389       if (x->types[i]
1390           & (Reg | SReg2 | SReg3 | Control | Debug | Test | RegMMX | RegXMM))
1391         fprintf (stdout, "%s\n", x->op[i].regs->reg_name);
1392       if (x->types[i] & Imm)
1393         pe (x->op[i].imms);
1394       if (x->types[i] & Disp)
1395         pe (x->op[i].disps);
1396     }
1397 }
1398
1399 static void
1400 pte (template *t)
1401 {
1402   unsigned int i;
1403   fprintf (stdout, " %d operands ", t->operands);
1404   fprintf (stdout, "opcode %x ", t->base_opcode);
1405   if (t->extension_opcode != None)
1406     fprintf (stdout, "ext %x ", t->extension_opcode);
1407   if (t->opcode_modifier & D)
1408     fprintf (stdout, "D");
1409   if (t->opcode_modifier & W)
1410     fprintf (stdout, "W");
1411   fprintf (stdout, "\n");
1412   for (i = 0; i < t->operands; i++)
1413     {
1414       fprintf (stdout, "    #%d type ", i + 1);
1415       pt (t->operand_types[i]);
1416       fprintf (stdout, "\n");
1417     }
1418 }
1419
1420 static void
1421 pe (expressionS *e)
1422 {
1423   fprintf (stdout, "    operation     %d\n", e->X_op);
1424   fprintf (stdout, "    add_number    %ld (%lx)\n",
1425            (long) e->X_add_number, (long) e->X_add_number);
1426   if (e->X_add_symbol)
1427     {
1428       fprintf (stdout, "    add_symbol    ");
1429       ps (e->X_add_symbol);
1430       fprintf (stdout, "\n");
1431     }
1432   if (e->X_op_symbol)
1433     {
1434       fprintf (stdout, "    op_symbol    ");
1435       ps (e->X_op_symbol);
1436       fprintf (stdout, "\n");
1437     }
1438 }
1439
1440 static void
1441 ps (symbolS *s)
1442 {
1443   fprintf (stdout, "%s type %s%s",
1444            S_GET_NAME (s),
1445            S_IS_EXTERNAL (s) ? "EXTERNAL " : "",
1446            segment_name (S_GET_SEGMENT (s)));
1447 }
1448
1449 static struct type_name
1450   {
1451     unsigned int mask;
1452     char *tname;
1453   }
1454 const type_names[] =
1455 {
1456   { Reg8, "r8" },
1457   { Reg16, "r16" },
1458   { Reg32, "r32" },
1459   { Reg64, "r64" },
1460   { Imm8, "i8" },
1461   { Imm8S, "i8s" },
1462   { Imm16, "i16" },
1463   { Imm32, "i32" },
1464   { Imm32S, "i32s" },
1465   { Imm64, "i64" },
1466   { Imm1, "i1" },
1467   { BaseIndex, "BaseIndex" },
1468   { Disp8, "d8" },
1469   { Disp16, "d16" },
1470   { Disp32, "d32" },
1471   { Disp32S, "d32s" },
1472   { Disp64, "d64" },
1473   { InOutPortReg, "InOutPortReg" },
1474   { ShiftCount, "ShiftCount" },
1475   { Control, "control reg" },
1476   { Test, "test reg" },
1477   { Debug, "debug reg" },
1478   { FloatReg, "FReg" },
1479   { FloatAcc, "FAcc" },
1480   { SReg2, "SReg2" },
1481   { SReg3, "SReg3" },
1482   { Acc, "Acc" },
1483   { JumpAbsolute, "Jump Absolute" },
1484   { RegMMX, "rMMX" },
1485   { RegXMM, "rXMM" },
1486   { EsSeg, "es" },
1487   { 0, "" }
1488 };
1489
1490 static void
1491 pt (t)
1492      unsigned int t;
1493 {
1494   const struct type_name *ty;
1495
1496   for (ty = type_names; ty->mask; ty++)
1497     if (t & ty->mask)
1498       fprintf (stdout, "%s, ", ty->tname);
1499   fflush (stdout);
1500 }
1501
1502 #endif /* DEBUG386 */
1503 \f
1504 static bfd_reloc_code_real_type
1505 reloc (unsigned int size,
1506        int pcrel,
1507        int sign,
1508        bfd_reloc_code_real_type other)
1509 {
1510   if (other != NO_RELOC)
1511     {
1512       reloc_howto_type *reloc;
1513
1514       if (size == 8)
1515         switch (other)
1516           {
1517           case BFD_RELOC_X86_64_GOT32:
1518             return BFD_RELOC_X86_64_GOT64;
1519             break;
1520           case BFD_RELOC_X86_64_PLTOFF64:
1521             return BFD_RELOC_X86_64_PLTOFF64;
1522             break;
1523           case BFD_RELOC_X86_64_GOTPC32:
1524             other = BFD_RELOC_X86_64_GOTPC64;
1525             break;
1526           case BFD_RELOC_X86_64_GOTPCREL:
1527             other = BFD_RELOC_X86_64_GOTPCREL64;
1528             break;
1529           case BFD_RELOC_X86_64_TPOFF32:
1530             other = BFD_RELOC_X86_64_TPOFF64;
1531             break;
1532           case BFD_RELOC_X86_64_DTPOFF32:
1533             other = BFD_RELOC_X86_64_DTPOFF64;
1534             break;
1535           default:
1536             break;
1537           }
1538
1539       /* Sign-checking 4-byte relocations in 16-/32-bit code is pointless.  */
1540       if (size == 4 && flag_code != CODE_64BIT)
1541         sign = -1;
1542
1543       reloc = bfd_reloc_type_lookup (stdoutput, other);
1544       if (!reloc)
1545         as_bad (_("unknown relocation (%u)"), other);
1546       else if (size != bfd_get_reloc_size (reloc))
1547         as_bad (_("%u-byte relocation cannot be applied to %u-byte field"),
1548                 bfd_get_reloc_size (reloc),
1549                 size);
1550       else if (pcrel && !reloc->pc_relative)
1551         as_bad (_("non-pc-relative relocation for pc-relative field"));
1552       else if ((reloc->complain_on_overflow == complain_overflow_signed
1553                 && !sign)
1554                || (reloc->complain_on_overflow == complain_overflow_unsigned
1555                    && sign > 0))
1556         as_bad (_("relocated field and relocation type differ in signedness"));
1557       else
1558         return other;
1559       return NO_RELOC;
1560     }
1561
1562   if (pcrel)
1563     {
1564       if (!sign)
1565         as_bad (_("there are no unsigned pc-relative relocations"));
1566       switch (size)
1567         {
1568         case 1: return BFD_RELOC_8_PCREL;
1569         case 2: return BFD_RELOC_16_PCREL;
1570         case 4: return BFD_RELOC_32_PCREL;
1571         case 8: return BFD_RELOC_64_PCREL;
1572         }
1573       as_bad (_("cannot do %u byte pc-relative relocation"), size);
1574     }
1575   else
1576     {
1577       if (sign > 0)
1578         switch (size)
1579           {
1580           case 4: return BFD_RELOC_X86_64_32S;
1581           }
1582       else
1583         switch (size)
1584           {
1585           case 1: return BFD_RELOC_8;
1586           case 2: return BFD_RELOC_16;
1587           case 4: return BFD_RELOC_32;
1588           case 8: return BFD_RELOC_64;
1589           }
1590       as_bad (_("cannot do %s %u byte relocation"),
1591               sign > 0 ? "signed" : "unsigned", size);
1592     }
1593
1594   abort ();
1595   return BFD_RELOC_NONE;
1596 }
1597
1598 /* Here we decide which fixups can be adjusted to make them relative to
1599    the beginning of the section instead of the symbol.  Basically we need
1600    to make sure that the dynamic relocations are done correctly, so in
1601    some cases we force the original symbol to be used.  */
1602
1603 int
1604 tc_i386_fix_adjustable (fixS *fixP ATTRIBUTE_UNUSED)
1605 {
1606 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
1607   if (!IS_ELF)
1608     return 1;
1609
1610   /* Don't adjust pc-relative references to merge sections in 64-bit
1611      mode.  */
1612   if (use_rela_relocations
1613       && (S_GET_SEGMENT (fixP->fx_addsy)->flags & SEC_MERGE) != 0
1614       && fixP->fx_pcrel)
1615     return 0;
1616
1617   /* The x86_64 GOTPCREL are represented as 32bit PCrel relocations
1618      and changed later by validate_fix.  */
1619   if (GOT_symbol && fixP->fx_subsy == GOT_symbol
1620       && fixP->fx_r_type == BFD_RELOC_32_PCREL)
1621     return 0;
1622
1623   /* adjust_reloc_syms doesn't know about the GOT.  */
1624   if (fixP->fx_r_type == BFD_RELOC_386_GOTOFF
1625       || fixP->fx_r_type == BFD_RELOC_386_PLT32
1626       || fixP->fx_r_type == BFD_RELOC_386_GOT32
1627       || fixP->fx_r_type == BFD_RELOC_386_TLS_GD
1628       || fixP->fx_r_type == BFD_RELOC_386_TLS_LDM
1629       || fixP->fx_r_type == BFD_RELOC_386_TLS_LDO_32
1630       || fixP->fx_r_type == BFD_RELOC_386_TLS_IE_32
1631       || fixP->fx_r_type == BFD_RELOC_386_TLS_IE
1632       || fixP->fx_r_type == BFD_RELOC_386_TLS_GOTIE
1633       || fixP->fx_r_type == BFD_RELOC_386_TLS_LE_32
1634       || fixP->fx_r_type == BFD_RELOC_386_TLS_LE
1635       || fixP->fx_r_type == BFD_RELOC_386_TLS_GOTDESC
1636       || fixP->fx_r_type == BFD_RELOC_386_TLS_DESC_CALL
1637       || fixP->fx_r_type == BFD_RELOC_X86_64_PLT32
1638       || fixP->fx_r_type == BFD_RELOC_X86_64_GOT32
1639       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTPCREL
1640       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSGD
1641       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSLD
1642       || fixP->fx_r_type == BFD_RELOC_X86_64_DTPOFF32
1643       || fixP->fx_r_type == BFD_RELOC_X86_64_DTPOFF64
1644       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTTPOFF
1645       || fixP->fx_r_type == BFD_RELOC_X86_64_TPOFF32
1646       || fixP->fx_r_type == BFD_RELOC_X86_64_TPOFF64
1647       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTOFF64
1648       || fixP->fx_r_type == BFD_RELOC_X86_64_GOTPC32_TLSDESC
1649       || fixP->fx_r_type == BFD_RELOC_X86_64_TLSDESC_CALL
1650       || fixP->fx_r_type == BFD_RELOC_VTABLE_INHERIT
1651       || fixP->fx_r_type == BFD_RELOC_VTABLE_ENTRY)
1652     return 0;
1653 #endif
1654   return 1;
1655 }
1656
1657 static int
1658 intel_float_operand (const char *mnemonic)
1659 {
1660   /* Note that the value returned is meaningful only for opcodes with (memory)
1661      operands, hence the code here is free to improperly handle opcodes that
1662      have no operands (for better performance and smaller code). */
1663
1664   if (mnemonic[0] != 'f')
1665     return 0; /* non-math */
1666
1667   switch (mnemonic[1])
1668     {
1669     /* fclex, fdecstp, fdisi, femms, feni, fincstp, finit, fsetpm, and
1670        the fs segment override prefix not currently handled because no
1671        call path can make opcodes without operands get here */
1672     case 'i':
1673       return 2 /* integer op */;
1674     case 'l':
1675       if (mnemonic[2] == 'd' && (mnemonic[3] == 'c' || mnemonic[3] == 'e'))
1676         return 3; /* fldcw/fldenv */
1677       break;
1678     case 'n':
1679       if (mnemonic[2] != 'o' /* fnop */)
1680         return 3; /* non-waiting control op */
1681       break;
1682     case 'r':
1683       if (mnemonic[2] == 's')
1684         return 3; /* frstor/frstpm */
1685       break;
1686     case 's':
1687       if (mnemonic[2] == 'a')
1688         return 3; /* fsave */
1689       if (mnemonic[2] == 't')
1690         {
1691           switch (mnemonic[3])
1692             {
1693             case 'c': /* fstcw */
1694             case 'd': /* fstdw */
1695             case 'e': /* fstenv */
1696             case 's': /* fsts[gw] */
1697               return 3;
1698             }
1699         }
1700       break;
1701     case 'x':
1702       if (mnemonic[2] == 'r' || mnemonic[2] == 's')
1703         return 0; /* fxsave/fxrstor are not really math ops */
1704       break;
1705     }
1706
1707   return 1;
1708 }
1709
1710 /* This is the guts of the machine-dependent assembler.  LINE points to a
1711    machine dependent instruction.  This function is supposed to emit
1712    the frags/bytes it assembles to.  */
1713
1714 void
1715 md_assemble (line)
1716      char *line;
1717 {
1718   int j;
1719   char mnemonic[MAX_MNEM_SIZE];
1720
1721   /* Initialize globals.  */
1722   memset (&i, '\0', sizeof (i));
1723   for (j = 0; j < MAX_OPERANDS; j++)
1724     i.reloc[j] = NO_RELOC;
1725   memset (disp_expressions, '\0', sizeof (disp_expressions));
1726   memset (im_expressions, '\0', sizeof (im_expressions));
1727   save_stack_p = save_stack;
1728
1729   /* First parse an instruction mnemonic & call i386_operand for the operands.
1730      We assume that the scrubber has arranged it so that line[0] is the valid
1731      start of a (possibly prefixed) mnemonic.  */
1732
1733   line = parse_insn (line, mnemonic);
1734   if (line == NULL)
1735     return;
1736
1737   line = parse_operands (line, mnemonic);
1738   if (line == NULL)
1739     return;
1740
1741   /* The order of the immediates should be reversed
1742      for 2 immediates extrq and insertq instructions */
1743   if ((i.imm_operands == 2)
1744       && ((strcmp (mnemonic, "extrq") == 0)
1745           || (strcmp (mnemonic, "insertq") == 0)))
1746     {
1747       swap_2_operands (0, 1);
1748       /* "extrq" and insertq" are the only two instructions whose operands
1749          have to be reversed even though they have two immediate operands.
1750       */
1751       if (intel_syntax)
1752         swap_operands ();
1753     }
1754
1755   /* Now we've parsed the mnemonic into a set of templates, and have the
1756      operands at hand.  */
1757
1758   /* All intel opcodes have reversed operands except for "bound" and
1759      "enter".  We also don't reverse intersegment "jmp" and "call"
1760      instructions with 2 immediate operands so that the immediate segment
1761      precedes the offset, as it does when in AT&T mode. */
1762   if (intel_syntax
1763       && i.operands > 1
1764       && (strcmp (mnemonic, "bound") != 0)
1765       && (strcmp (mnemonic, "invlpga") != 0)
1766       && !((i.types[0] & Imm) && (i.types[1] & Imm)))
1767     swap_operands ();
1768
1769   if (i.imm_operands)
1770     optimize_imm ();
1771
1772   /* Don't optimize displacement for movabs since it only takes 64bit
1773      displacement.  */
1774   if (i.disp_operands
1775       && (flag_code != CODE_64BIT
1776           || strcmp (mnemonic, "movabs") != 0))
1777     optimize_disp ();
1778
1779   /* Next, we find a template that matches the given insn,
1780      making sure the overlap of the given operands types is consistent
1781      with the template operand types.  */
1782
1783   if (!match_template ())
1784     return;
1785
1786   if (intel_syntax)
1787     {
1788       /* Undo SYSV386_COMPAT brokenness when in Intel mode.  See i386.h  */
1789       if (SYSV386_COMPAT
1790           && (i.tm.base_opcode & 0xfffffde0) == 0xdce0)
1791         i.tm.base_opcode ^= Opcode_FloatR;
1792
1793       /* Zap movzx and movsx suffix.  The suffix may have been set from
1794          "word ptr" or "byte ptr" on the source operand, but we'll use
1795          the suffix later to choose the destination register.  */
1796       if ((i.tm.base_opcode & ~9) == 0x0fb6)
1797         {
1798           if (i.reg_operands < 2
1799               && !i.suffix
1800               && (~i.tm.opcode_modifier
1801                   & (No_bSuf
1802                      | No_wSuf
1803                      | No_lSuf
1804                      | No_sSuf
1805                      | No_xSuf
1806                      | No_qSuf)))
1807             as_bad (_("ambiguous operand size for `%s'"), i.tm.name);
1808
1809           i.suffix = 0;
1810         }
1811     }
1812
1813   if (i.tm.opcode_modifier & FWait)
1814     if (!add_prefix (FWAIT_OPCODE))
1815       return;
1816
1817   /* Check string instruction segment overrides.  */
1818   if ((i.tm.opcode_modifier & IsString) != 0 && i.mem_operands != 0)
1819     {
1820       if (!check_string ())
1821         return;
1822     }
1823
1824   if (!process_suffix ())
1825     return;
1826
1827   /* Make still unresolved immediate matches conform to size of immediate
1828      given in i.suffix.  */
1829   if (!finalize_imm ())
1830     return;
1831
1832   if (i.types[0] & Imm1)
1833     i.imm_operands = 0; /* kludge for shift insns.  */
1834   if (i.types[0] & ImplicitRegister)
1835     i.reg_operands--;
1836   if (i.types[1] & ImplicitRegister)
1837     i.reg_operands--;
1838   if (i.types[2] & ImplicitRegister)
1839     i.reg_operands--;
1840
1841   if (i.tm.opcode_modifier & ImmExt)
1842     {
1843       expressionS *exp;
1844
1845       if ((i.tm.cpu_flags & CpuSSE3) && i.operands > 0)
1846         {
1847           /* Streaming SIMD extensions 3 Instructions have the fixed
1848              operands with an opcode suffix which is coded in the same
1849              place as an 8-bit immediate field would be. Here we check
1850              those operands and remove them afterwards.  */
1851           unsigned int x;
1852
1853           for (x = 0; x < i.operands; x++)
1854             if (i.op[x].regs->reg_num != x)
1855               as_bad (_("can't use register '%s%s' as operand %d in '%s'."),
1856                       register_prefix,
1857                       i.op[x].regs->reg_name,
1858                       x + 1,
1859                       i.tm.name);
1860           i.operands = 0;
1861         }
1862
1863       /* These AMD 3DNow! and Intel Katmai New Instructions have an
1864          opcode suffix which is coded in the same place as an 8-bit
1865          immediate field would be.  Here we fake an 8-bit immediate
1866          operand from the opcode suffix stored in tm.extension_opcode.  */
1867
1868       assert (i.imm_operands == 0 && i.operands <= 2 && 2 < MAX_OPERANDS);
1869
1870       exp = &im_expressions[i.imm_operands++];
1871       i.op[i.operands].imms = exp;
1872       i.types[i.operands++] = Imm8;
1873       exp->X_op = O_constant;
1874       exp->X_add_number = i.tm.extension_opcode;
1875       i.tm.extension_opcode = None;
1876     }
1877
1878   /* For insns with operands there are more diddles to do to the opcode.  */
1879   if (i.operands)
1880     {
1881       if (!process_operands ())
1882         return;
1883     }
1884   else if (!quiet_warnings && (i.tm.opcode_modifier & Ugh) != 0)
1885     {
1886       /* UnixWare fsub no args is alias for fsubp, fadd -> faddp, etc.  */
1887       as_warn (_("translating to `%sp'"), i.tm.name);
1888     }
1889
1890   /* Handle conversion of 'int $3' --> special int3 insn.  */
1891   if (i.tm.base_opcode == INT_OPCODE && i.op[0].imms->X_add_number == 3)
1892     {
1893       i.tm.base_opcode = INT3_OPCODE;
1894       i.imm_operands = 0;
1895     }
1896
1897   if ((i.tm.opcode_modifier & (Jump | JumpByte | JumpDword))
1898       && i.op[0].disps->X_op == O_constant)
1899     {
1900       /* Convert "jmp constant" (and "call constant") to a jump (call) to
1901          the absolute address given by the constant.  Since ix86 jumps and
1902          calls are pc relative, we need to generate a reloc.  */
1903       i.op[0].disps->X_add_symbol = &abs_symbol;
1904       i.op[0].disps->X_op = O_symbol;
1905     }
1906
1907   if ((i.tm.opcode_modifier & Rex64) != 0)
1908     i.rex |= REX_W;
1909
1910   /* For 8 bit registers we need an empty rex prefix.  Also if the
1911      instruction already has a prefix, we need to convert old
1912      registers to new ones.  */
1913
1914   if (((i.types[0] & Reg8) != 0
1915        && (i.op[0].regs->reg_flags & RegRex64) != 0)
1916       || ((i.types[1] & Reg8) != 0
1917           && (i.op[1].regs->reg_flags & RegRex64) != 0)
1918       || (((i.types[0] & Reg8) != 0 || (i.types[1] & Reg8) != 0)
1919           && i.rex != 0))
1920     {
1921       int x;
1922
1923       i.rex |= REX_OPCODE;
1924       for (x = 0; x < 2; x++)
1925         {
1926           /* Look for 8 bit operand that uses old registers.  */
1927           if ((i.types[x] & Reg8) != 0
1928               && (i.op[x].regs->reg_flags & RegRex64) == 0)
1929             {
1930               /* In case it is "hi" register, give up.  */
1931               if (i.op[x].regs->reg_num > 3)
1932                 as_bad (_("can't encode register '%s%s' in an "
1933                           "instruction requiring REX prefix."),
1934                         register_prefix, i.op[x].regs->reg_name);
1935
1936               /* Otherwise it is equivalent to the extended register.
1937                  Since the encoding doesn't change this is merely
1938                  cosmetic cleanup for debug output.  */
1939
1940               i.op[x].regs = i.op[x].regs + 8;
1941             }
1942         }
1943     }
1944
1945   if (i.rex != 0)
1946     add_prefix (REX_OPCODE | i.rex);
1947
1948   /* We are ready to output the insn.  */
1949   output_insn ();
1950 }
1951
1952 static char *
1953 parse_insn (char *line, char *mnemonic)
1954 {
1955   char *l = line;
1956   char *token_start = l;
1957   char *mnem_p;
1958   int supported;
1959   const template *t;
1960
1961   /* Non-zero if we found a prefix only acceptable with string insns.  */
1962   const char *expecting_string_instruction = NULL;
1963
1964   while (1)
1965     {
1966       mnem_p = mnemonic;
1967       while ((*mnem_p = mnemonic_chars[(unsigned char) *l]) != 0)
1968         {
1969           mnem_p++;
1970           if (mnem_p >= mnemonic + MAX_MNEM_SIZE)
1971             {
1972               as_bad (_("no such instruction: `%s'"), token_start);
1973               return NULL;
1974             }
1975           l++;
1976         }
1977       if (!is_space_char (*l)
1978           && *l != END_OF_INSN
1979           && (intel_syntax
1980               || (*l != PREFIX_SEPARATOR
1981                   && *l != ',')))
1982         {
1983           as_bad (_("invalid character %s in mnemonic"),
1984                   output_invalid (*l));
1985           return NULL;
1986         }
1987       if (token_start == l)
1988         {
1989           if (!intel_syntax && *l == PREFIX_SEPARATOR)
1990             as_bad (_("expecting prefix; got nothing"));
1991           else
1992             as_bad (_("expecting mnemonic; got nothing"));
1993           return NULL;
1994         }
1995
1996       /* Look up instruction (or prefix) via hash table.  */
1997       current_templates = hash_find (op_hash, mnemonic);
1998
1999       if (*l != END_OF_INSN
2000           && (!is_space_char (*l) || l[1] != END_OF_INSN)
2001           && current_templates
2002           && (current_templates->start->opcode_modifier & IsPrefix))
2003         {
2004           if (current_templates->start->cpu_flags
2005               & (flag_code != CODE_64BIT ? Cpu64 : CpuNo64))
2006             {
2007               as_bad ((flag_code != CODE_64BIT
2008                        ? _("`%s' is only supported in 64-bit mode")
2009                        : _("`%s' is not supported in 64-bit mode")),
2010                       current_templates->start->name);
2011               return NULL;
2012             }
2013           /* If we are in 16-bit mode, do not allow addr16 or data16.
2014              Similarly, in 32-bit mode, do not allow addr32 or data32.  */
2015           if ((current_templates->start->opcode_modifier & (Size16 | Size32))
2016               && flag_code != CODE_64BIT
2017               && (((current_templates->start->opcode_modifier & Size32) != 0)
2018                   ^ (flag_code == CODE_16BIT)))
2019             {
2020               as_bad (_("redundant %s prefix"),
2021                       current_templates->start->name);
2022               return NULL;
2023             }
2024           /* Add prefix, checking for repeated prefixes.  */
2025           switch (add_prefix (current_templates->start->base_opcode))
2026             {
2027             case 0:
2028               return NULL;
2029             case 2:
2030               expecting_string_instruction = current_templates->start->name;
2031               break;
2032             }
2033           /* Skip past PREFIX_SEPARATOR and reset token_start.  */
2034           token_start = ++l;
2035         }
2036       else
2037         break;
2038     }
2039
2040   if (!current_templates)
2041     {
2042       /* See if we can get a match by trimming off a suffix.  */
2043       switch (mnem_p[-1])
2044         {
2045         case WORD_MNEM_SUFFIX:
2046           if (intel_syntax && (intel_float_operand (mnemonic) & 2))
2047             i.suffix = SHORT_MNEM_SUFFIX;
2048           else
2049         case BYTE_MNEM_SUFFIX:
2050         case QWORD_MNEM_SUFFIX:
2051           i.suffix = mnem_p[-1];
2052           mnem_p[-1] = '\0';
2053           current_templates = hash_find (op_hash, mnemonic);
2054           break;
2055         case SHORT_MNEM_SUFFIX:
2056         case LONG_MNEM_SUFFIX:
2057           if (!intel_syntax)
2058             {
2059               i.suffix = mnem_p[-1];
2060               mnem_p[-1] = '\0';
2061               current_templates = hash_find (op_hash, mnemonic);
2062             }
2063           break;
2064
2065           /* Intel Syntax.  */
2066         case 'd':
2067           if (intel_syntax)
2068             {
2069               if (intel_float_operand (mnemonic) == 1)
2070                 i.suffix = SHORT_MNEM_SUFFIX;
2071               else
2072                 i.suffix = LONG_MNEM_SUFFIX;
2073               mnem_p[-1] = '\0';
2074               current_templates = hash_find (op_hash, mnemonic);
2075             }
2076           break;
2077         }
2078       if (!current_templates)
2079         {
2080           as_bad (_("no such instruction: `%s'"), token_start);
2081           return NULL;
2082         }
2083     }
2084
2085   if (current_templates->start->opcode_modifier & (Jump | JumpByte))
2086     {
2087       /* Check for a branch hint.  We allow ",pt" and ",pn" for
2088          predict taken and predict not taken respectively.
2089          I'm not sure that branch hints actually do anything on loop
2090          and jcxz insns (JumpByte) for current Pentium4 chips.  They
2091          may work in the future and it doesn't hurt to accept them
2092          now.  */
2093       if (l[0] == ',' && l[1] == 'p')
2094         {
2095           if (l[2] == 't')
2096             {
2097               if (!add_prefix (DS_PREFIX_OPCODE))
2098                 return NULL;
2099               l += 3;
2100             }
2101           else if (l[2] == 'n')
2102             {
2103               if (!add_prefix (CS_PREFIX_OPCODE))
2104                 return NULL;
2105               l += 3;
2106             }
2107         }
2108     }
2109   /* Any other comma loses.  */
2110   if (*l == ',')
2111     {
2112       as_bad (_("invalid character %s in mnemonic"),
2113               output_invalid (*l));
2114       return NULL;
2115     }
2116
2117   /* Check if instruction is supported on specified architecture.  */
2118   supported = 0;
2119   for (t = current_templates->start; t < current_templates->end; ++t)
2120     {
2121       if (!((t->cpu_flags & ~(Cpu64 | CpuNo64))
2122             & ~(cpu_arch_flags & ~(Cpu64 | CpuNo64))))
2123         supported |= 1;
2124       if (!(t->cpu_flags & (flag_code == CODE_64BIT ? CpuNo64 : Cpu64)))
2125         supported |= 2;
2126     }
2127   if (!(supported & 2))
2128     {
2129       as_bad (flag_code == CODE_64BIT
2130               ? _("`%s' is not supported in 64-bit mode")
2131               : _("`%s' is only supported in 64-bit mode"),
2132               current_templates->start->name);
2133       return NULL;
2134     }
2135   if (!(supported & 1))
2136     {
2137       as_warn (_("`%s' is not supported on `%s%s'"),
2138                current_templates->start->name,
2139                cpu_arch_name,
2140                cpu_sub_arch_name ? cpu_sub_arch_name : "");
2141     }
2142   else if ((Cpu386 & ~cpu_arch_flags) && (flag_code != CODE_16BIT))
2143     {
2144       as_warn (_("use .code16 to ensure correct addressing mode"));
2145     }
2146
2147   /* Check for rep/repne without a string instruction.  */
2148   if (expecting_string_instruction)
2149     {
2150       static templates override;
2151
2152       for (t = current_templates->start; t < current_templates->end; ++t)
2153         if (t->opcode_modifier & IsString)
2154           break;
2155       if (t >= current_templates->end)
2156         {
2157           as_bad (_("expecting string instruction after `%s'"),
2158                   expecting_string_instruction);
2159           return NULL;
2160         }
2161       for (override.start = t; t < current_templates->end; ++t)
2162         if (!(t->opcode_modifier & IsString))
2163           break;
2164       override.end = t;
2165       current_templates = &override;
2166     }
2167
2168   return l;
2169 }
2170
2171 static char *
2172 parse_operands (char *l, const char *mnemonic)
2173 {
2174   char *token_start;
2175
2176   /* 1 if operand is pending after ','.  */
2177   unsigned int expecting_operand = 0;
2178
2179   /* Non-zero if operand parens not balanced.  */
2180   unsigned int paren_not_balanced;
2181
2182   while (*l != END_OF_INSN)
2183     {
2184       /* Skip optional white space before operand.  */
2185       if (is_space_char (*l))
2186         ++l;
2187       if (!is_operand_char (*l) && *l != END_OF_INSN)
2188         {
2189           as_bad (_("invalid character %s before operand %d"),
2190                   output_invalid (*l),
2191                   i.operands + 1);
2192           return NULL;
2193         }
2194       token_start = l;  /* after white space */
2195       paren_not_balanced = 0;
2196       while (paren_not_balanced || *l != ',')
2197         {
2198           if (*l == END_OF_INSN)
2199             {
2200               if (paren_not_balanced)
2201                 {
2202                   if (!intel_syntax)
2203                     as_bad (_("unbalanced parenthesis in operand %d."),
2204                             i.operands + 1);
2205                   else
2206                     as_bad (_("unbalanced brackets in operand %d."),
2207                             i.operands + 1);
2208                   return NULL;
2209                 }
2210               else
2211                 break;  /* we are done */
2212             }
2213           else if (!is_operand_char (*l) && !is_space_char (*l))
2214             {
2215               as_bad (_("invalid character %s in operand %d"),
2216                       output_invalid (*l),
2217                       i.operands + 1);
2218               return NULL;
2219             }
2220           if (!intel_syntax)
2221             {
2222               if (*l == '(')
2223                 ++paren_not_balanced;
2224               if (*l == ')')
2225                 --paren_not_balanced;
2226             }
2227           else
2228             {
2229               if (*l == '[')
2230                 ++paren_not_balanced;
2231               if (*l == ']')
2232                 --paren_not_balanced;
2233             }
2234           l++;
2235         }
2236       if (l != token_start)
2237         {                       /* Yes, we've read in another operand.  */
2238           unsigned int operand_ok;
2239           this_operand = i.operands++;
2240           if (i.operands > MAX_OPERANDS)
2241             {
2242               as_bad (_("spurious operands; (%d operands/instruction max)"),
2243                       MAX_OPERANDS);
2244               return NULL;
2245             }
2246           /* Now parse operand adding info to 'i' as we go along.  */
2247           END_STRING_AND_SAVE (l);
2248
2249           if (intel_syntax)
2250             operand_ok =
2251               i386_intel_operand (token_start,
2252                                   intel_float_operand (mnemonic));
2253           else
2254             operand_ok = i386_operand (token_start);
2255
2256           RESTORE_END_STRING (l);
2257           if (!operand_ok)
2258             return NULL;
2259         }
2260       else
2261         {
2262           if (expecting_operand)
2263             {
2264             expecting_operand_after_comma:
2265               as_bad (_("expecting operand after ','; got nothing"));
2266               return NULL;
2267             }
2268           if (*l == ',')
2269             {
2270               as_bad (_("expecting operand before ','; got nothing"));
2271               return NULL;
2272             }
2273         }
2274
2275       /* Now *l must be either ',' or END_OF_INSN.  */
2276       if (*l == ',')
2277         {
2278           if (*++l == END_OF_INSN)
2279             {
2280               /* Just skip it, if it's \n complain.  */
2281               goto expecting_operand_after_comma;
2282             }
2283           expecting_operand = 1;
2284         }
2285     }
2286   return l;
2287 }
2288
2289 static void
2290 swap_2_operands (int xchg1, int xchg2)
2291 {
2292   union i386_op temp_op;
2293   unsigned int temp_type;
2294   enum bfd_reloc_code_real temp_reloc;
2295
2296   temp_type = i.types[xchg2];
2297   i.types[xchg2] = i.types[xchg1];
2298   i.types[xchg1] = temp_type;
2299   temp_op = i.op[xchg2];
2300   i.op[xchg2] = i.op[xchg1];
2301   i.op[xchg1] = temp_op;
2302   temp_reloc = i.reloc[xchg2];
2303   i.reloc[xchg2] = i.reloc[xchg1];
2304   i.reloc[xchg1] = temp_reloc;
2305 }
2306
2307 static void
2308 swap_operands (void)
2309 {
2310   switch (i.operands)
2311     {
2312     case 4:
2313       swap_2_operands (1, i.operands - 2);
2314     case 3:
2315     case 2:
2316       swap_2_operands (0, i.operands - 1);
2317       break;
2318     default:
2319       abort ();
2320     }
2321
2322   if (i.mem_operands == 2)
2323     {
2324       const seg_entry *temp_seg;
2325       temp_seg = i.seg[0];
2326       i.seg[0] = i.seg[1];
2327       i.seg[1] = temp_seg;
2328     }
2329 }
2330
2331 /* Try to ensure constant immediates are represented in the smallest
2332    opcode possible.  */
2333 static void
2334 optimize_imm (void)
2335 {
2336   char guess_suffix = 0;
2337   int op;
2338
2339   if (i.suffix)
2340     guess_suffix = i.suffix;
2341   else if (i.reg_operands)
2342     {
2343       /* Figure out a suffix from the last register operand specified.
2344          We can't do this properly yet, ie. excluding InOutPortReg,
2345          but the following works for instructions with immediates.
2346          In any case, we can't set i.suffix yet.  */
2347       for (op = i.operands; --op >= 0;)
2348         if (i.types[op] & Reg)
2349           {
2350             if (i.types[op] & Reg8)
2351               guess_suffix = BYTE_MNEM_SUFFIX;
2352             else if (i.types[op] & Reg16)
2353               guess_suffix = WORD_MNEM_SUFFIX;
2354             else if (i.types[op] & Reg32)
2355               guess_suffix = LONG_MNEM_SUFFIX;
2356             else if (i.types[op] & Reg64)
2357               guess_suffix = QWORD_MNEM_SUFFIX;
2358             break;
2359           }
2360     }
2361   else if ((flag_code == CODE_16BIT) ^ (i.prefix[DATA_PREFIX] != 0))
2362     guess_suffix = WORD_MNEM_SUFFIX;
2363
2364   for (op = i.operands; --op >= 0;)
2365     if (i.types[op] & Imm)
2366       {
2367         switch (i.op[op].imms->X_op)
2368           {
2369           case O_constant:
2370             /* If a suffix is given, this operand may be shortened.  */
2371             switch (guess_suffix)
2372               {
2373               case LONG_MNEM_SUFFIX:
2374                 i.types[op] |= Imm32 | Imm64;
2375                 break;
2376               case WORD_MNEM_SUFFIX:
2377                 i.types[op] |= Imm16 | Imm32S | Imm32 | Imm64;
2378                 break;
2379               case BYTE_MNEM_SUFFIX:
2380                 i.types[op] |= Imm16 | Imm8 | Imm8S | Imm32S | Imm32 | Imm64;
2381                 break;
2382               }
2383
2384             /* If this operand is at most 16 bits, convert it
2385                to a signed 16 bit number before trying to see
2386                whether it will fit in an even smaller size.
2387                This allows a 16-bit operand such as $0xffe0 to
2388                be recognised as within Imm8S range.  */
2389             if ((i.types[op] & Imm16)
2390                 && (i.op[op].imms->X_add_number & ~(offsetT) 0xffff) == 0)
2391               {
2392                 i.op[op].imms->X_add_number =
2393                   (((i.op[op].imms->X_add_number & 0xffff) ^ 0x8000) - 0x8000);
2394               }
2395             if ((i.types[op] & Imm32)
2396                 && ((i.op[op].imms->X_add_number & ~(((offsetT) 2 << 31) - 1))
2397                     == 0))
2398               {
2399                 i.op[op].imms->X_add_number = ((i.op[op].imms->X_add_number
2400                                                 ^ ((offsetT) 1 << 31))
2401                                                - ((offsetT) 1 << 31));
2402               }
2403             i.types[op] |= smallest_imm_type (i.op[op].imms->X_add_number);
2404
2405             /* We must avoid matching of Imm32 templates when 64bit
2406                only immediate is available.  */
2407             if (guess_suffix == QWORD_MNEM_SUFFIX)
2408               i.types[op] &= ~Imm32;
2409             break;
2410
2411           case O_absent:
2412           case O_register:
2413             abort ();
2414
2415             /* Symbols and expressions.  */
2416           default:
2417             /* Convert symbolic operand to proper sizes for matching, but don't
2418                prevent matching a set of insns that only supports sizes other
2419                than those matching the insn suffix.  */
2420             {
2421               unsigned int mask, allowed = 0;
2422               const template *t;
2423
2424               for (t = current_templates->start;
2425                    t < current_templates->end;
2426                    ++t)
2427                 allowed |= t->operand_types[op];
2428               switch (guess_suffix)
2429                 {
2430                 case QWORD_MNEM_SUFFIX:
2431                   mask = Imm64 | Imm32S;
2432                   break;
2433                 case LONG_MNEM_SUFFIX:
2434                   mask = Imm32;
2435                   break;
2436                 case WORD_MNEM_SUFFIX:
2437                   mask = Imm16;
2438                   break;
2439                 case BYTE_MNEM_SUFFIX:
2440                   mask = Imm8;
2441                   break;
2442                 default:
2443                   mask = 0;
2444                   break;
2445                 }
2446               if (mask & allowed)
2447                 i.types[op] &= mask;
2448             }
2449             break;
2450           }
2451       }
2452 }
2453
2454 /* Try to use the smallest displacement type too.  */
2455 static void
2456 optimize_disp (void)
2457 {
2458   int op;
2459
2460   for (op = i.operands; --op >= 0;)
2461     if (i.types[op] & Disp)
2462       {
2463         if (i.op[op].disps->X_op == O_constant)
2464           {
2465             offsetT disp = i.op[op].disps->X_add_number;
2466
2467             if ((i.types[op] & Disp16)
2468                 && (disp & ~(offsetT) 0xffff) == 0)
2469               {
2470                 /* If this operand is at most 16 bits, convert
2471                    to a signed 16 bit number and don't use 64bit
2472                    displacement.  */
2473                 disp = (((disp & 0xffff) ^ 0x8000) - 0x8000);
2474                 i.types[op] &= ~Disp64;
2475               }
2476             if ((i.types[op] & Disp32)
2477                 && (disp & ~(((offsetT) 2 << 31) - 1)) == 0)
2478               {
2479                 /* If this operand is at most 32 bits, convert
2480                    to a signed 32 bit number and don't use 64bit
2481                    displacement.  */
2482                 disp &= (((offsetT) 2 << 31) - 1);
2483                 disp = (disp ^ ((offsetT) 1 << 31)) - ((addressT) 1 << 31);
2484                 i.types[op] &= ~Disp64;
2485               }
2486             if (!disp && (i.types[op] & BaseIndex))
2487               {
2488                 i.types[op] &= ~Disp;
2489                 i.op[op].disps = 0;
2490                 i.disp_operands--;
2491               }
2492             else if (flag_code == CODE_64BIT)
2493               {
2494                 if (fits_in_signed_long (disp))
2495                   {
2496                     i.types[op] &= ~Disp64;
2497                     i.types[op] |= Disp32S;
2498                   }
2499                 if (fits_in_unsigned_long (disp))
2500                   i.types[op] |= Disp32;
2501               }
2502             if ((i.types[op] & (Disp32 | Disp32S | Disp16))
2503                 && fits_in_signed_byte (disp))
2504               i.types[op] |= Disp8;
2505           }
2506         else if (i.reloc[op] == BFD_RELOC_386_TLS_DESC_CALL
2507                  || i.reloc[op] == BFD_RELOC_X86_64_TLSDESC_CALL)
2508           {
2509             fix_new_exp (frag_now, frag_more (0) - frag_now->fr_literal, 0,
2510                          i.op[op].disps, 0, i.reloc[op]);
2511             i.types[op] &= ~Disp;
2512           }
2513         else
2514           /* We only support 64bit displacement on constants.  */
2515           i.types[op] &= ~Disp64;
2516       }
2517 }
2518
2519 static int
2520 match_template (void)
2521 {
2522   /* Points to template once we've found it.  */
2523   const template *t;
2524   unsigned int overlap0, overlap1, overlap2, overlap3;
2525   unsigned int found_reverse_match;
2526   int suffix_check;
2527   unsigned int operand_types [MAX_OPERANDS];
2528   int addr_prefix_disp;
2529   unsigned int j;
2530
2531 #if MAX_OPERANDS != 4
2532 # error "MAX_OPERANDS must be 4."
2533 #endif
2534
2535 #define MATCH(overlap, given, template)                         \
2536   ((overlap & ~JumpAbsolute)                                    \
2537    && (((given) & (BaseIndex | JumpAbsolute))                   \
2538        == ((overlap) & (BaseIndex | JumpAbsolute))))
2539
2540   /* If given types r0 and r1 are registers they must be of the same type
2541      unless the expected operand type register overlap is null.
2542      Note that Acc in a template matches every size of reg.  */
2543 #define CONSISTENT_REGISTER_MATCH(m0, g0, t0, m1, g1, t1)       \
2544   (((g0) & Reg) == 0 || ((g1) & Reg) == 0                       \
2545    || ((g0) & Reg) == ((g1) & Reg)                              \
2546    || ((((m0) & Acc) ? Reg : (t0)) & (((m1) & Acc) ? Reg : (t1)) & Reg) == 0 )
2547
2548   overlap0 = 0;
2549   overlap1 = 0;
2550   overlap2 = 0;
2551   overlap3 = 0;
2552   found_reverse_match = 0;
2553   for (j = 0; j < MAX_OPERANDS; j++)
2554     operand_types [j] = 0;
2555   addr_prefix_disp = -1;
2556   suffix_check = (i.suffix == BYTE_MNEM_SUFFIX
2557                   ? No_bSuf
2558                   : (i.suffix == WORD_MNEM_SUFFIX
2559                      ? No_wSuf
2560                      : (i.suffix == SHORT_MNEM_SUFFIX
2561                         ? No_sSuf
2562                         : (i.suffix == LONG_MNEM_SUFFIX
2563                            ? No_lSuf
2564                            : (i.suffix == QWORD_MNEM_SUFFIX
2565                               ? No_qSuf
2566                               : (i.suffix == LONG_DOUBLE_MNEM_SUFFIX
2567                                  ? No_xSuf : 0))))));
2568
2569   for (t = current_templates->start; t < current_templates->end; t++)
2570     {
2571       addr_prefix_disp = -1;
2572
2573       /* Must have right number of operands.  */
2574       if (i.operands != t->operands)
2575         continue;
2576
2577       /* Check the suffix, except for some instructions in intel mode.  */
2578       if ((t->opcode_modifier & suffix_check)
2579           && !(intel_syntax
2580                && (t->opcode_modifier & IgnoreSize)))
2581         continue;
2582
2583       for (j = 0; j < MAX_OPERANDS; j++)
2584         operand_types [j] = t->operand_types [j];
2585
2586       /* In general, don't allow 64-bit operands in 32-bit mode.  */
2587       if (i.suffix == QWORD_MNEM_SUFFIX
2588           && flag_code != CODE_64BIT
2589           && (intel_syntax
2590               ? (!(t->opcode_modifier & IgnoreSize)
2591                  && !intel_float_operand (t->name))
2592               : intel_float_operand (t->name) != 2)
2593           && (!(operand_types[0] & (RegMMX | RegXMM))
2594               || !(operand_types[t->operands > 1] & (RegMMX | RegXMM)))
2595           && (t->base_opcode != 0x0fc7
2596               || t->extension_opcode != 1 /* cmpxchg8b */))
2597         continue;
2598
2599       /* Do not verify operands when there are none.  */
2600       else if (!t->operands)
2601         {
2602           if (t->cpu_flags & ~cpu_arch_flags)
2603             continue;
2604           /* We've found a match; break out of loop.  */
2605           break;
2606         }
2607
2608       /* Address size prefix will turn Disp64/Disp32/Disp16 operand
2609          into Disp32/Disp16/Disp32 operand.  */
2610       if (i.prefix[ADDR_PREFIX] != 0)
2611           {
2612             unsigned int DispOn = 0, DispOff = 0;
2613
2614             switch (flag_code)
2615             {
2616             case CODE_16BIT:
2617               DispOn = Disp32;
2618               DispOff = Disp16;
2619               break;
2620             case CODE_32BIT:
2621               DispOn = Disp16;
2622               DispOff = Disp32;
2623               break;
2624             case CODE_64BIT:
2625               DispOn = Disp32;
2626               DispOff = Disp64;
2627               break;
2628             }
2629
2630             for (j = 0; j < MAX_OPERANDS; j++)
2631               {
2632                 /* There should be only one Disp operand.  */
2633                 if ((operand_types[j] & DispOff))
2634                   {
2635                     addr_prefix_disp = j;
2636                     operand_types[j] |= DispOn;
2637                     operand_types[j] &= ~DispOff;
2638                     break;
2639                   }
2640               }
2641           }
2642
2643       overlap0 = i.types[0] & operand_types[0];
2644       switch (t->operands)
2645         {
2646         case 1:
2647           if (!MATCH (overlap0, i.types[0], operand_types[0]))
2648             continue;
2649           break;
2650         case 2:
2651           /* xchg %eax, %eax is a special case. It is an aliase for nop
2652              only in 32bit mode and we can use opcode 0x90.  In 64bit
2653              mode, we can't use 0x90 for xchg %eax, %eax since it should
2654              zero-extend %eax to %rax.  */
2655           if (flag_code == CODE_64BIT
2656               && t->base_opcode == 0x90
2657               && i.types [0] == (Acc | Reg32)
2658               && i.types [1] == (Acc | Reg32))
2659             continue;
2660         case 3:
2661         case 4:
2662           overlap1 = i.types[1] & operand_types[1];
2663           if (!MATCH (overlap0, i.types[0], operand_types[0])
2664               || !MATCH (overlap1, i.types[1], operand_types[1])
2665               /* monitor in SSE3 is a very special case.  The first
2666                  register and the second register may have different
2667                  sizes.  The same applies to crc32 in SSE4.2.  It is
2668                  also true for invlpga, vmload, vmrun and vmsave in
2669                  SVME.  */
2670               || !((t->base_opcode == 0x0f01
2671                     && (t->extension_opcode == 0xc8
2672                         || t->extension_opcode == 0xd8
2673                         || t->extension_opcode == 0xda
2674                         || t->extension_opcode == 0xdb
2675                         || t->extension_opcode == 0xdf))
2676                    || t->base_opcode == 0xf20f38f1
2677                    || CONSISTENT_REGISTER_MATCH (overlap0, i.types[0],
2678                                                  operand_types[0],
2679                                                  overlap1, i.types[1],
2680                                                  operand_types[1])))
2681             {
2682               /* Check if other direction is valid ...  */
2683               if ((t->opcode_modifier & (D | FloatD)) == 0)
2684                 continue;
2685
2686               /* Try reversing direction of operands.  */
2687               overlap0 = i.types[0] & operand_types[1];
2688               overlap1 = i.types[1] & operand_types[0];
2689               if (!MATCH (overlap0, i.types[0], operand_types[1])
2690                   || !MATCH (overlap1, i.types[1], operand_types[0])
2691                   || !CONSISTENT_REGISTER_MATCH (overlap0, i.types[0],
2692                                                  operand_types[1],
2693                                                  overlap1, i.types[1],
2694                                                  operand_types[0]))
2695                 {
2696                   /* Does not match either direction.  */
2697                   continue;
2698                 }
2699               /* found_reverse_match holds which of D or FloatDR
2700                  we've found.  */
2701               if ((t->opcode_modifier & D))
2702                 found_reverse_match = Opcode_D;
2703               else if ((t->opcode_modifier & FloatD))
2704                 found_reverse_match = Opcode_FloatD;
2705               else
2706                 found_reverse_match = 0;
2707               if ((t->opcode_modifier & FloatR))
2708                 found_reverse_match |= Opcode_FloatR;
2709             }
2710           else
2711             {
2712               /* Found a forward 2 operand match here.  */
2713               switch (t->operands)
2714                 {
2715                 case 4:
2716                   overlap3 = i.types[3] & operand_types[3];
2717                 case 3:
2718                   overlap2 = i.types[2] & operand_types[2];
2719                   break;
2720                 }
2721
2722               switch (t->operands)
2723                 {
2724                 case 4:
2725                   if (!MATCH (overlap3, i.types[3], operand_types[3])
2726                       || !CONSISTENT_REGISTER_MATCH (overlap2,
2727                                                      i.types[2],
2728                                                      operand_types[2],
2729                                                      overlap3,
2730                                                      i.types[3],
2731                                                      operand_types[3]))
2732                     continue;
2733                 case 3:
2734                   /* Here we make use of the fact that there are no
2735                      reverse match 3 operand instructions, and all 3
2736                      operand instructions only need to be checked for
2737                      register consistency between operands 2 and 3.  */
2738                   if (!MATCH (overlap2, i.types[2], operand_types[2])
2739                       || !CONSISTENT_REGISTER_MATCH (overlap1,
2740                                                      i.types[1],
2741                                                      operand_types[1],
2742                                                      overlap2,
2743                                                      i.types[2],
2744                                                      operand_types[2]))
2745                     continue;
2746                   break;
2747                 }
2748             }
2749           /* Found either forward/reverse 2, 3 or 4 operand match here:
2750              slip through to break.  */
2751         }
2752       if (t->cpu_flags & ~cpu_arch_flags)
2753         {
2754           found_reverse_match = 0;
2755           continue;
2756         }
2757       /* We've found a match; break out of loop.  */
2758       break;
2759     }
2760
2761   if (t == current_templates->end)
2762     {
2763       /* We found no match.  */
2764       as_bad (_("suffix or operands invalid for `%s'"),
2765               current_templates->start->name);
2766       return 0;
2767     }
2768
2769   if (!quiet_warnings)
2770     {
2771       if (!intel_syntax
2772           && ((i.types[0] & JumpAbsolute)
2773               != (operand_types[0] & JumpAbsolute)))
2774         {
2775           as_warn (_("indirect %s without `*'"), t->name);
2776         }
2777
2778       if ((t->opcode_modifier & (IsPrefix | IgnoreSize))
2779           == (IsPrefix | IgnoreSize))
2780         {
2781           /* Warn them that a data or address size prefix doesn't
2782              affect assembly of the next line of code.  */
2783           as_warn (_("stand-alone `%s' prefix"), t->name);
2784         }
2785     }
2786
2787   /* Copy the template we found.  */
2788   i.tm = *t;
2789
2790   if (addr_prefix_disp != -1)
2791     i.tm.operand_types[addr_prefix_disp]
2792       = operand_types[addr_prefix_disp];
2793
2794   if (found_reverse_match)
2795     {
2796       /* If we found a reverse match we must alter the opcode
2797          direction bit.  found_reverse_match holds bits to change
2798          (different for int & float insns).  */
2799
2800       i.tm.base_opcode ^= found_reverse_match;
2801
2802       i.tm.operand_types[0] = operand_types[1];
2803       i.tm.operand_types[1] = operand_types[0];
2804     }
2805
2806   return 1;
2807 }
2808
2809 static int
2810 check_string (void)
2811 {
2812   int mem_op = (i.types[0] & AnyMem) ? 0 : 1;
2813   if ((i.tm.operand_types[mem_op] & EsSeg) != 0)
2814     {
2815       if (i.seg[0] != NULL && i.seg[0] != &es)
2816         {
2817           as_bad (_("`%s' operand %d must use `%%es' segment"),
2818                   i.tm.name,
2819                   mem_op + 1);
2820           return 0;
2821         }
2822       /* There's only ever one segment override allowed per instruction.
2823          This instruction possibly has a legal segment override on the
2824          second operand, so copy the segment to where non-string
2825          instructions store it, allowing common code.  */
2826       i.seg[0] = i.seg[1];
2827     }
2828   else if ((i.tm.operand_types[mem_op + 1] & EsSeg) != 0)
2829     {
2830       if (i.seg[1] != NULL && i.seg[1] != &es)
2831         {
2832           as_bad (_("`%s' operand %d must use `%%es' segment"),
2833                   i.tm.name,
2834                   mem_op + 2);
2835           return 0;
2836         }
2837     }
2838   return 1;
2839 }
2840
2841 static int
2842 process_suffix (void)
2843 {
2844   /* If matched instruction specifies an explicit instruction mnemonic
2845      suffix, use it.  */
2846   if (i.tm.opcode_modifier & (Size16 | Size32 | Size64))
2847     {
2848       if (i.tm.opcode_modifier & Size16)
2849         i.suffix = WORD_MNEM_SUFFIX;
2850       else if (i.tm.opcode_modifier & Size64)
2851         i.suffix = QWORD_MNEM_SUFFIX;
2852       else
2853         i.suffix = LONG_MNEM_SUFFIX;
2854     }
2855   else if (i.reg_operands)
2856     {
2857       /* If there's no instruction mnemonic suffix we try to invent one
2858          based on register operands.  */
2859       if (!i.suffix)
2860         {
2861           /* We take i.suffix from the last register operand specified,
2862              Destination register type is more significant than source
2863              register type.  crc32 in SSE4.2 prefers source register
2864              type. */
2865           if (i.tm.base_opcode == 0xf20f38f1)
2866             {
2867               if ((i.types[0] & Reg))
2868                 i.suffix = ((i.types[0] & Reg16) ? WORD_MNEM_SUFFIX :
2869                             LONG_MNEM_SUFFIX);
2870             }
2871           else if (i.tm.base_opcode == 0xf20f38f0)
2872             {
2873               if ((i.types[0] & Reg8))
2874                 i.suffix = BYTE_MNEM_SUFFIX;
2875             }
2876
2877           if (!i.suffix)
2878             {
2879               int op;
2880
2881               if (i.tm.base_opcode == 0xf20f38f1
2882                   || i.tm.base_opcode == 0xf20f38f0)
2883                 {
2884                   /* We have to know the operand size for crc32.  */
2885                   as_bad (_("ambiguous memory operand size for `%s`"),
2886                           i.tm.name);
2887                   return 0;
2888                 }
2889
2890               for (op = i.operands; --op >= 0;)
2891                 if ((i.types[op] & Reg)
2892                     && !(i.tm.operand_types[op] & InOutPortReg))
2893                   {
2894                     i.suffix = ((i.types[op] & Reg8) ? BYTE_MNEM_SUFFIX :
2895                                 (i.types[op] & Reg16) ? WORD_MNEM_SUFFIX :
2896                                 (i.types[op] & Reg64) ? QWORD_MNEM_SUFFIX :
2897                                 LONG_MNEM_SUFFIX);
2898                     break;
2899                   }
2900             }
2901         }
2902       else if (i.suffix == BYTE_MNEM_SUFFIX)
2903         {
2904           if (!check_byte_reg ())
2905             return 0;
2906         }
2907       else if (i.suffix == LONG_MNEM_SUFFIX)
2908         {
2909           if (!check_long_reg ())
2910             return 0;
2911         }
2912       else if (i.suffix == QWORD_MNEM_SUFFIX)
2913         {
2914           if (!check_qword_reg ())
2915             return 0;
2916         }
2917       else if (i.suffix == WORD_MNEM_SUFFIX)
2918         {
2919           if (!check_word_reg ())
2920             return 0;
2921         }
2922       else if (intel_syntax && (i.tm.opcode_modifier & IgnoreSize))
2923         /* Do nothing if the instruction is going to ignore the prefix.  */
2924         ;
2925       else
2926         abort ();
2927     }
2928   else if ((i.tm.opcode_modifier & DefaultSize)
2929            && !i.suffix
2930            /* exclude fldenv/frstor/fsave/fstenv */
2931            && (i.tm.opcode_modifier & No_sSuf))
2932     {
2933       i.suffix = stackop_size;
2934     }
2935   else if (intel_syntax
2936            && !i.suffix
2937            && ((i.tm.operand_types[0] & JumpAbsolute)
2938                || (i.tm.opcode_modifier & (JumpByte|JumpInterSegment))
2939                || (i.tm.base_opcode == 0x0f01 /* [ls][gi]dt */
2940                    && i.tm.extension_opcode <= 3)))
2941     {
2942       switch (flag_code)
2943         {
2944         case CODE_64BIT:
2945           if (!(i.tm.opcode_modifier & No_qSuf))
2946             {
2947               i.suffix = QWORD_MNEM_SUFFIX;
2948               break;
2949             }
2950         case CODE_32BIT:
2951           if (!(i.tm.opcode_modifier & No_lSuf))
2952             i.suffix = LONG_MNEM_SUFFIX;
2953           break;
2954         case CODE_16BIT:
2955           if (!(i.tm.opcode_modifier & No_wSuf))
2956             i.suffix = WORD_MNEM_SUFFIX;
2957           break;
2958         }
2959     }
2960
2961   if (!i.suffix)
2962     {
2963       if (!intel_syntax)
2964         {
2965           if (i.tm.opcode_modifier & W)
2966             {
2967               as_bad (_("no instruction mnemonic suffix given and "
2968                         "no register operands; can't size instruction"));
2969               return 0;
2970             }
2971         }
2972       else
2973         {
2974           unsigned int suffixes = (~i.tm.opcode_modifier
2975                                    & (No_bSuf
2976                                       | No_wSuf
2977                                       | No_lSuf
2978                                       | No_sSuf
2979                                       | No_xSuf
2980                                       | No_qSuf));
2981
2982           if ((i.tm.opcode_modifier & W)
2983               || ((suffixes & (suffixes - 1))
2984                   && !(i.tm.opcode_modifier & (DefaultSize | IgnoreSize))))
2985             {
2986               as_bad (_("ambiguous operand size for `%s'"), i.tm.name);
2987               return 0;
2988             }
2989         }
2990     }
2991
2992   /* Change the opcode based on the operand size given by i.suffix;
2993      We don't need to change things for byte insns.  */
2994
2995   if (i.suffix && i.suffix != BYTE_MNEM_SUFFIX)
2996     {
2997       /* It's not a byte, select word/dword operation.  */
2998       if (i.tm.opcode_modifier & W)
2999         {
3000           if (i.tm.opcode_modifier & ShortForm)
3001             i.tm.base_opcode |= 8;
3002           else
3003             i.tm.base_opcode |= 1;
3004         }
3005
3006       /* Now select between word & dword operations via the operand
3007          size prefix, except for instructions that will ignore this
3008          prefix anyway.  */
3009       if (i.tm.base_opcode == 0x0f01
3010            && (i.tm.extension_opcode == 0xc8
3011                || i.tm.extension_opcode == 0xd8
3012                || i.tm.extension_opcode == 0xda
3013                || i.tm.extension_opcode == 0xdb
3014                || i.tm.extension_opcode == 0xdf))
3015         {
3016           /* monitor in SSE3 is a very special case. The default size
3017              of AX is the size of mode. The address size override
3018              prefix will change the size of AX.  It is also true for
3019              invlpga, vmload, vmrun and vmsave in SVME.  */
3020           if (i.op->regs[0].reg_type &
3021               (flag_code == CODE_32BIT ? Reg16 : Reg32))
3022             if (!add_prefix (ADDR_PREFIX_OPCODE))
3023               return 0;
3024         }
3025       else if (i.suffix != QWORD_MNEM_SUFFIX
3026                && i.suffix != LONG_DOUBLE_MNEM_SUFFIX
3027                && !(i.tm.opcode_modifier & (IgnoreSize | FloatMF))
3028                && ((i.suffix == LONG_MNEM_SUFFIX) == (flag_code == CODE_16BIT)
3029                    || (flag_code == CODE_64BIT
3030                        && (i.tm.opcode_modifier & JumpByte))))
3031         {
3032           unsigned int prefix = DATA_PREFIX_OPCODE;
3033
3034           if (i.tm.opcode_modifier & JumpByte) /* jcxz, loop */
3035             prefix = ADDR_PREFIX_OPCODE;
3036
3037           if (!add_prefix (prefix))
3038             return 0;
3039         }
3040
3041       /* Set mode64 for an operand.  */
3042       if (i.suffix == QWORD_MNEM_SUFFIX
3043           && flag_code == CODE_64BIT
3044           && (i.tm.opcode_modifier & NoRex64) == 0)
3045         {
3046           /* Special case for xchg %rax,%rax.  It is NOP and doesn't
3047              need rex64.  cmpxchg8b is also a special case. */
3048           if (! (i.operands == 2
3049                  && i.tm.base_opcode == 0x90
3050                  && i.tm.extension_opcode == None
3051                  && i.types [0] == (Acc | Reg64)
3052                  && i.types [1] == (Acc | Reg64))
3053               && ! (i.operands == 1
3054                     && i.tm.base_opcode == 0xfc7
3055                     && i.tm.extension_opcode == 1
3056                     && (i.types [0] & Reg) == 0
3057                     && (i.types [0] & AnyMem) != 0))
3058             i.rex |= REX_W;
3059         }
3060
3061       /* Size floating point instruction.  */
3062       if (i.suffix == LONG_MNEM_SUFFIX)
3063         if (i.tm.opcode_modifier & FloatMF)
3064           i.tm.base_opcode ^= 4;
3065     }
3066
3067   return 1;
3068 }
3069
3070 static int
3071 check_byte_reg (void)
3072 {
3073   int op;
3074
3075   for (op = i.operands; --op >= 0;)
3076     {
3077       /* If this is an eight bit register, it's OK.  If it's the 16 or
3078          32 bit version of an eight bit register, we will just use the
3079          low portion, and that's OK too.  */
3080       if (i.types[op] & Reg8)
3081         continue;
3082
3083       /* movzx, movsx, pextrb and pinsrb should not generate this
3084          warning.  */
3085       if (intel_syntax
3086           && (i.tm.base_opcode == 0xfb7
3087               || i.tm.base_opcode == 0xfb6
3088               || i.tm.base_opcode == 0x63
3089               || i.tm.base_opcode == 0xfbe
3090               || i.tm.base_opcode == 0xfbf
3091               || i.tm.base_opcode == 0x660f3a14
3092               || i.tm.base_opcode == 0x660f3a20))
3093         continue;
3094
3095       /* crc32 doesn't generate this warning.  */
3096       if (i.tm.base_opcode == 0xf20f38f0)
3097         continue;
3098
3099       if ((i.types[op] & WordReg) && i.op[op].regs->reg_num < 4)
3100         {
3101           /* Prohibit these changes in the 64bit mode, since the
3102              lowering is more complicated.  */
3103           if (flag_code == CODE_64BIT
3104               && (i.tm.operand_types[op] & InOutPortReg) == 0)
3105             {
3106               as_bad (_("Incorrect register `%s%s' used with `%c' suffix"),
3107                       register_prefix, i.op[op].regs->reg_name,
3108                       i.suffix);
3109               return 0;
3110             }
3111 #if REGISTER_WARNINGS
3112           if (!quiet_warnings
3113               && (i.tm.operand_types[op] & InOutPortReg) == 0)
3114             as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
3115                      register_prefix,
3116                      (i.op[op].regs + (i.types[op] & Reg16
3117                                        ? REGNAM_AL - REGNAM_AX
3118                                        : REGNAM_AL - REGNAM_EAX))->reg_name,
3119                      register_prefix,
3120                      i.op[op].regs->reg_name,
3121                      i.suffix);
3122 #endif
3123           continue;
3124         }
3125       /* Any other register is bad.  */
3126       if (i.types[op] & (Reg | RegMMX | RegXMM
3127                          | SReg2 | SReg3
3128                          | Control | Debug | Test
3129                          | FloatReg | FloatAcc))
3130         {
3131           as_bad (_("`%s%s' not allowed with `%s%c'"),
3132                   register_prefix,
3133                   i.op[op].regs->reg_name,
3134                   i.tm.name,
3135                   i.suffix);
3136           return 0;
3137         }
3138     }
3139   return 1;
3140 }
3141
3142 static int
3143 check_long_reg (void)
3144 {
3145   int op;
3146
3147   for (op = i.operands; --op >= 0;)
3148     /* Reject eight bit registers, except where the template requires
3149        them. (eg. movzb)  */
3150     if ((i.types[op] & Reg8) != 0
3151         && (i.tm.operand_types[op] & (Reg16 | Reg32 | Acc)) != 0)
3152       {
3153         as_bad (_("`%s%s' not allowed with `%s%c'"),
3154                 register_prefix,
3155                 i.op[op].regs->reg_name,
3156                 i.tm.name,
3157                 i.suffix);
3158         return 0;
3159       }
3160   /* Warn if the e prefix on a general reg is missing.  */
3161     else if ((!quiet_warnings || flag_code == CODE_64BIT)
3162              && (i.types[op] & Reg16) != 0
3163              && (i.tm.operand_types[op] & (Reg32 | Acc)) != 0)
3164       {
3165         /* Prohibit these changes in the 64bit mode, since the
3166            lowering is more complicated.  */
3167         if (flag_code == CODE_64BIT)
3168           {
3169             as_bad (_("Incorrect register `%s%s' used with `%c' suffix"),
3170                     register_prefix, i.op[op].regs->reg_name,
3171                     i.suffix);
3172             return 0;
3173           }
3174 #if REGISTER_WARNINGS
3175         else
3176           as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
3177                    register_prefix,
3178                    (i.op[op].regs + REGNAM_EAX - REGNAM_AX)->reg_name,
3179                    register_prefix,
3180                    i.op[op].regs->reg_name,
3181                    i.suffix);
3182 #endif
3183       }
3184   /* Warn if the r prefix on a general reg is missing.  */
3185     else if ((i.types[op] & Reg64) != 0
3186              && (i.tm.operand_types[op] & (Reg32 | Acc)) != 0)
3187       {
3188         if (intel_syntax
3189             && i.tm.base_opcode == 0xf30f2d
3190             && (i.types[0] & RegXMM) == 0)
3191           {
3192             /* cvtss2si converts DWORD memory to Reg64.  We want
3193                REX byte. */
3194             i.suffix = QWORD_MNEM_SUFFIX;
3195           }
3196         else
3197           {
3198             as_bad (_("Incorrect register `%s%s' used with `%c' suffix"),
3199                     register_prefix, i.op[op].regs->reg_name,
3200                     i.suffix);
3201             return 0;
3202           }
3203       }
3204   return 1;
3205 }
3206
3207 static int
3208 check_qword_reg (void)
3209 {
3210   int op;
3211
3212   for (op = i.operands; --op >= 0; )
3213     /* Reject eight bit registers, except where the template requires
3214        them. (eg. movzb)  */
3215     if ((i.types[op] & Reg8) != 0
3216         && (i.tm.operand_types[op] & (Reg16 | Reg32 | Acc)) != 0)
3217       {
3218         as_bad (_("`%s%s' not allowed with `%s%c'"),
3219                 register_prefix,
3220                 i.op[op].regs->reg_name,
3221                 i.tm.name,
3222                 i.suffix);
3223         return 0;
3224       }
3225   /* Warn if the e prefix on a general reg is missing.  */
3226     else if ((i.types[op] & (Reg16 | Reg32)) != 0
3227              && (i.tm.operand_types[op] & (Reg32 | Acc)) != 0)
3228       {
3229         /* Prohibit these changes in the 64bit mode, since the
3230            lowering is more complicated.  */
3231         if (intel_syntax
3232             && i.tm.base_opcode == 0xf20f2d
3233             && (i.types[0] & RegXMM) == 0)
3234           {
3235             /* cvtsd2si converts QWORD memory to Reg32.  We don't want
3236                REX byte. */
3237             i.suffix = LONG_MNEM_SUFFIX;
3238           }
3239         else
3240           {
3241             as_bad (_("Incorrect register `%s%s' used with `%c' suffix"),
3242                     register_prefix, i.op[op].regs->reg_name,
3243                     i.suffix);
3244             return 0;
3245           }
3246       }
3247   return 1;
3248 }
3249
3250 static int
3251 check_word_reg (void)
3252 {
3253   int op;
3254   for (op = i.operands; --op >= 0;)
3255     /* Reject eight bit registers, except where the template requires
3256        them. (eg. movzb)  */
3257     if ((i.types[op] & Reg8) != 0
3258         && (i.tm.operand_types[op] & (Reg16 | Reg32 | Acc)) != 0)
3259       {
3260         as_bad (_("`%s%s' not allowed with `%s%c'"),
3261                 register_prefix,
3262                 i.op[op].regs->reg_name,
3263                 i.tm.name,
3264                 i.suffix);
3265         return 0;
3266       }
3267   /* Warn if the e prefix on a general reg is present.  */
3268     else if ((!quiet_warnings || flag_code == CODE_64BIT)
3269              && (i.types[op] & Reg32) != 0
3270              && (i.tm.operand_types[op] & (Reg16 | Acc)) != 0)
3271       {
3272         /* Prohibit these changes in the 64bit mode, since the
3273            lowering is more complicated.  */
3274         if (flag_code == CODE_64BIT)
3275           {
3276             as_bad (_("Incorrect register `%s%s' used with `%c' suffix"),
3277                     register_prefix, i.op[op].regs->reg_name,
3278                     i.suffix);
3279             return 0;
3280           }
3281         else
3282 #if REGISTER_WARNINGS
3283           as_warn (_("using `%s%s' instead of `%s%s' due to `%c' suffix"),
3284                    register_prefix,
3285                    (i.op[op].regs + REGNAM_AX - REGNAM_EAX)->reg_name,
3286                    register_prefix,
3287                    i.op[op].regs->reg_name,
3288                    i.suffix);
3289 #endif
3290       }
3291   return 1;
3292 }
3293
3294 static int
3295 finalize_imm (void)
3296 {
3297   unsigned int overlap0, overlap1, overlap2;
3298
3299   overlap0 = i.types[0] & i.tm.operand_types[0];
3300   if ((overlap0 & (Imm8 | Imm8S | Imm16 | Imm32 | Imm32S | Imm64))
3301       && overlap0 != Imm8 && overlap0 != Imm8S
3302       && overlap0 != Imm16 && overlap0 != Imm32S
3303       && overlap0 != Imm32 && overlap0 != Imm64)
3304     {
3305       if (i.suffix)
3306         {
3307           overlap0 &= (i.suffix == BYTE_MNEM_SUFFIX
3308                        ? Imm8 | Imm8S
3309                        : (i.suffix == WORD_MNEM_SUFFIX
3310                           ? Imm16
3311                           : (i.suffix == QWORD_MNEM_SUFFIX
3312                              ? Imm64 | Imm32S
3313                              : Imm32)));
3314         }
3315       else if (overlap0 == (Imm16 | Imm32S | Imm32)
3316                || overlap0 == (Imm16 | Imm32)
3317                || overlap0 == (Imm16 | Imm32S))
3318         {
3319           overlap0 = ((flag_code == CODE_16BIT) ^ (i.prefix[DATA_PREFIX] != 0)
3320                       ? Imm16 : Imm32S);
3321         }
3322       if (overlap0 != Imm8 && overlap0 != Imm8S
3323           && overlap0 != Imm16 && overlap0 != Imm32S
3324           && overlap0 != Imm32 && overlap0 != Imm64)
3325         {
3326           as_bad (_("no instruction mnemonic suffix given; "
3327                     "can't determine immediate size"));
3328           return 0;
3329         }
3330     }
3331   i.types[0] = overlap0;
3332
3333   overlap1 = i.types[1] & i.tm.operand_types[1];
3334   if ((overlap1 & (Imm8 | Imm8S | Imm16 | Imm32S | Imm32 | Imm64))
3335       && overlap1 != Imm8 && overlap1 != Imm8S
3336       && overlap1 != Imm16 && overlap1 != Imm32S
3337       && overlap1 != Imm32 && overlap1 != Imm64)
3338     {
3339       if (i.suffix)
3340         {
3341           overlap1 &= (i.suffix == BYTE_MNEM_SUFFIX
3342                        ? Imm8 | Imm8S
3343                        : (i.suffix == WORD_MNEM_SUFFIX
3344                           ? Imm16
3345                           : (i.suffix == QWORD_MNEM_SUFFIX
3346                              ? Imm64 | Imm32S
3347                              : Imm32)));
3348         }
3349       else if (overlap1 == (Imm16 | Imm32 | Imm32S)
3350                || overlap1 == (Imm16 | Imm32)
3351                || overlap1 == (Imm16 | Imm32S))
3352         {
3353           overlap1 = ((flag_code == CODE_16BIT) ^ (i.prefix[DATA_PREFIX] != 0)
3354                       ? Imm16 : Imm32S);
3355         }
3356       if (overlap1 != Imm8 && overlap1 != Imm8S
3357           && overlap1 != Imm16 && overlap1 != Imm32S
3358           && overlap1 != Imm32 && overlap1 != Imm64)
3359         {
3360           as_bad (_("no instruction mnemonic suffix given; "
3361                     "can't determine immediate size %x %c"),
3362                   overlap1, i.suffix);
3363           return 0;
3364         }
3365     }
3366   i.types[1] = overlap1;
3367
3368   overlap2 = i.types[2] & i.tm.operand_types[2];
3369   assert ((overlap2 & Imm) == 0);
3370   i.types[2] = overlap2;
3371
3372   return 1;
3373 }
3374
3375 static int
3376 process_operands (void)
3377 {
3378   /* Default segment register this instruction will use for memory
3379      accesses.  0 means unknown.  This is only for optimizing out
3380      unnecessary segment overrides.  */
3381   const seg_entry *default_seg = 0;
3382
3383   /* The imul $imm, %reg instruction is converted into
3384      imul $imm, %reg, %reg, and the clr %reg instruction
3385      is converted into xor %reg, %reg.  */
3386   if (i.tm.opcode_modifier & RegKludge)
3387     {
3388        if ((i.tm.cpu_flags & CpuSSE4_1))
3389          {
3390            /* The first operand in instruction blendvpd, blendvps and
3391               pblendvb in SSE4.1 is implicit and must be xmm0.  */
3392            assert (i.operands == 3
3393                    && i.reg_operands >= 2
3394                    && i.types[0] == RegXMM);
3395            if (i.op[0].regs->reg_num != 0)
3396              {
3397                if (intel_syntax)
3398                  as_bad (_("the last operand of `%s' must be `%sxmm0'"),
3399                          i.tm.name, register_prefix);
3400                else
3401                  as_bad (_("the first operand of `%s' must be `%sxmm0'"),
3402                          i.tm.name, register_prefix);
3403                return 0;
3404              }
3405            i.op[0] = i.op[1];
3406            i.op[1] = i.op[2];
3407            i.types[0] = i.types[1];
3408            i.types[1] = i.types[2];
3409            i.operands--;
3410            i.reg_operands--;
3411
3412            /* We need to adjust fields in i.tm since they are used by
3413               build_modrm_byte.  */
3414            i.tm.operand_types [0] = i.tm.operand_types [1];
3415            i.tm.operand_types [1] = i.tm.operand_types [2];
3416            i.tm.operands--;
3417          }
3418        else
3419          {
3420            unsigned int first_reg_op = (i.types[0] & Reg) ? 0 : 1;
3421            /* Pretend we saw the extra register operand.  */
3422            assert (i.reg_operands == 1
3423                    && i.op[first_reg_op + 1].regs == 0);
3424            i.op[first_reg_op + 1].regs = i.op[first_reg_op].regs;
3425            i.types[first_reg_op + 1] = i.types[first_reg_op];
3426            i.operands++;
3427            i.reg_operands++;
3428          }
3429     }
3430
3431   if (i.tm.opcode_modifier & ShortForm)
3432     {
3433       if (i.types[0] & (SReg2 | SReg3))
3434         {
3435           if (i.tm.base_opcode == POP_SEG_SHORT
3436               && i.op[0].regs->reg_num == 1)
3437             {
3438               as_bad (_("you can't `pop %%cs'"));
3439               return 0;
3440             }
3441           i.tm.base_opcode |= (i.op[0].regs->reg_num << 3);
3442           if ((i.op[0].regs->reg_flags & RegRex) != 0)
3443             i.rex |= REX_B;
3444         }
3445       else
3446         {
3447           /* The register or float register operand is in operand 0 or 1.  */
3448           unsigned int op = (i.types[0] & (Reg | FloatReg)) ? 0 : 1;
3449           /* Register goes in low 3 bits of opcode.  */
3450           i.tm.base_opcode |= i.op[op].regs->reg_num;
3451           if ((i.op[op].regs->reg_flags & RegRex) != 0)
3452             i.rex |= REX_B;
3453           if (!quiet_warnings && (i.tm.opcode_modifier & Ugh) != 0)
3454             {
3455               /* Warn about some common errors, but press on regardless.
3456                  The first case can be generated by gcc (<= 2.8.1).  */
3457               if (i.operands == 2)
3458                 {
3459                   /* Reversed arguments on faddp, fsubp, etc.  */
3460                   as_warn (_("translating to `%s %s%s,%s%s'"), i.tm.name,
3461                            register_prefix, i.op[1].regs->reg_name,
3462                            register_prefix, i.op[0].regs->reg_name);
3463                 }
3464               else
3465                 {
3466                   /* Extraneous `l' suffix on fp insn.  */
3467                   as_warn (_("translating to `%s %s%s'"), i.tm.name,
3468                            register_prefix, i.op[0].regs->reg_name);
3469                 }
3470             }
3471         }
3472     }
3473   else if (i.tm.opcode_modifier & Modrm)
3474     {
3475       /* The opcode is completed (modulo i.tm.extension_opcode which
3476          must be put into the modrm byte).  Now, we make the modrm and
3477          index base bytes based on all the info we've collected.  */
3478
3479       default_seg = build_modrm_byte ();
3480     }
3481   else if ((i.tm.base_opcode & ~0x3) == MOV_AX_DISP32)
3482     {
3483       default_seg = &ds;
3484     }
3485   else if ((i.tm.opcode_modifier & IsString) != 0)
3486     {
3487       /* For the string instructions that allow a segment override
3488          on one of their operands, the default segment is ds.  */
3489       default_seg = &ds;
3490     }
3491
3492   if (i.tm.base_opcode == 0x8d /* lea */
3493       && i.seg[0]
3494       && !quiet_warnings)
3495     as_warn (_("segment override on `%s' is ineffectual"), i.tm.name);
3496
3497   /* If a segment was explicitly specified, and the specified segment
3498      is not the default, use an opcode prefix to select it.  If we
3499      never figured out what the default segment is, then default_seg
3500      will be zero at this point, and the specified segment prefix will
3501      always be used.  */
3502   if ((i.seg[0]) && (i.seg[0] != default_seg))
3503     {
3504       if (!add_prefix (i.seg[0]->seg_prefix))
3505         return 0;
3506     }
3507   return 1;
3508 }
3509
3510 static const seg_entry *
3511 build_modrm_byte (void)
3512 {
3513   const seg_entry *default_seg = 0;
3514
3515   /* i.reg_operands MUST be the number of real register operands;
3516      implicit registers do not count.  */
3517   if (i.reg_operands == 2)
3518     {
3519       unsigned int source, dest;
3520
3521       switch (i.operands)
3522         {
3523         case 2:
3524           source = 0;
3525           break;
3526         case 3:
3527           /* When there are 3 operands, one of them may be immediate,
3528              which may be the first or the last operand.  Otherwise,
3529              the first operand must be shift count register (cl). */
3530           assert (i.imm_operands == 1
3531                   || (i.imm_operands == 0
3532                       && (i.types[0] & ShiftCount)));
3533           source = (i.types[0] & (Imm | ShiftCount)) ? 1 : 0;
3534           break;
3535         case 4:
3536           /* When there are 4 operands, the first two must be immediate
3537              operands. The source operand will be the 3rd one.  */
3538           assert (i.imm_operands == 2
3539                   && (i.types[0] & Imm)
3540                   && (i.types[1] & Imm));
3541           source = 2;
3542           break;
3543         default:
3544           abort ();
3545         }
3546
3547       dest = source + 1;
3548
3549       i.rm.mode = 3;
3550       /* One of the register operands will be encoded in the i.tm.reg
3551          field, the other in the combined i.tm.mode and i.tm.regmem
3552          fields.  If no form of this instruction supports a memory
3553          destination operand, then we assume the source operand may
3554          sometimes be a memory operand and so we need to store the
3555          destination in the i.rm.reg field.  */
3556       if ((i.tm.operand_types[dest] & (AnyMem | RegMem)) == 0)
3557         {
3558           i.rm.reg = i.op[dest].regs->reg_num;
3559           i.rm.regmem = i.op[source].regs->reg_num;
3560           if ((i.op[dest].regs->reg_flags & RegRex) != 0)
3561             i.rex |= REX_R;
3562           if ((i.op[source].regs->reg_flags & RegRex) != 0)
3563             i.rex |= REX_B;
3564         }
3565       else
3566         {
3567           i.rm.reg = i.op[source].regs->reg_num;
3568           i.rm.regmem = i.op[dest].regs->reg_num;
3569           if ((i.op[dest].regs->reg_flags & RegRex) != 0)
3570             i.rex |= REX_B;
3571           if ((i.op[source].regs->reg_flags & RegRex) != 0)
3572             i.rex |= REX_R;
3573         }
3574       if (flag_code != CODE_64BIT && (i.rex & (REX_R | REX_B)))
3575         {
3576           if (!((i.types[0] | i.types[1]) & Control))
3577             abort ();
3578           i.rex &= ~(REX_R | REX_B);
3579           add_prefix (LOCK_PREFIX_OPCODE);
3580         }
3581     }
3582   else
3583     {                   /* If it's not 2 reg operands...  */
3584       if (i.mem_operands)
3585         {
3586           unsigned int fake_zero_displacement = 0;
3587           unsigned int op;
3588
3589           for (op = 0; op < i.operands; op++)
3590             if ((i.types[op] & AnyMem))
3591               break;
3592           assert (op < i.operands);
3593
3594           default_seg = &ds;
3595
3596           if (i.base_reg == 0)
3597             {
3598               i.rm.mode = 0;
3599               if (!i.disp_operands)
3600                 fake_zero_displacement = 1;
3601               if (i.index_reg == 0)
3602                 {
3603                   /* Operand is just <disp>  */
3604                   if (flag_code == CODE_64BIT)
3605                     {
3606                       /* 64bit mode overwrites the 32bit absolute
3607                          addressing by RIP relative addressing and
3608                          absolute addressing is encoded by one of the
3609                          redundant SIB forms.  */
3610                       i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
3611                       i.sib.base = NO_BASE_REGISTER;
3612                       i.sib.index = NO_INDEX_REGISTER;
3613                       i.types[op] = ((i.prefix[ADDR_PREFIX] == 0)
3614                                      ? Disp32S : Disp32);
3615                     }
3616                   else if ((flag_code == CODE_16BIT)
3617                            ^ (i.prefix[ADDR_PREFIX] != 0))
3618                     {
3619                       i.rm.regmem = NO_BASE_REGISTER_16;
3620                       i.types[op] = Disp16;
3621                     }
3622                   else
3623                     {
3624                       i.rm.regmem = NO_BASE_REGISTER;
3625                       i.types[op] = Disp32;
3626                     }
3627                 }
3628               else /* !i.base_reg && i.index_reg  */
3629                 {
3630                   i.sib.index = i.index_reg->reg_num;
3631                   i.sib.base = NO_BASE_REGISTER;
3632                   i.sib.scale = i.log2_scale_factor;
3633                   i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
3634                   i.types[op] &= ~Disp;
3635                   if (flag_code != CODE_64BIT)
3636                     i.types[op] |= Disp32;      /* Must be 32 bit */
3637                   else
3638                     i.types[op] |= Disp32S;
3639                   if ((i.index_reg->reg_flags & RegRex) != 0)
3640                     i.rex |= REX_X;
3641                 }
3642             }
3643           /* RIP addressing for 64bit mode.  */
3644           else if (i.base_reg->reg_type == BaseIndex)
3645             {
3646               i.rm.regmem = NO_BASE_REGISTER;
3647               i.types[op] &= ~ Disp;
3648               i.types[op] |= Disp32S;
3649               i.flags[op] |= Operand_PCrel;
3650               if (! i.disp_operands)
3651                 fake_zero_displacement = 1;
3652             }
3653           else if (i.base_reg->reg_type & Reg16)
3654             {
3655               switch (i.base_reg->reg_num)
3656                 {
3657                 case 3: /* (%bx)  */
3658                   if (i.index_reg == 0)
3659                     i.rm.regmem = 7;
3660                   else /* (%bx,%si) -> 0, or (%bx,%di) -> 1  */
3661                     i.rm.regmem = i.index_reg->reg_num - 6;
3662                   break;
3663                 case 5: /* (%bp)  */
3664                   default_seg = &ss;
3665                   if (i.index_reg == 0)
3666                     {
3667                       i.rm.regmem = 6;
3668                       if ((i.types[op] & Disp) == 0)
3669                         {
3670                           /* fake (%bp) into 0(%bp)  */
3671                           i.types[op] |= Disp8;
3672                           fake_zero_displacement = 1;
3673                         }
3674                     }
3675                   else /* (%bp,%si) -> 2, or (%bp,%di) -> 3  */
3676                     i.rm.regmem = i.index_reg->reg_num - 6 + 2;
3677                   break;
3678                 default: /* (%si) -> 4 or (%di) -> 5  */
3679                   i.rm.regmem = i.base_reg->reg_num - 6 + 4;
3680                 }
3681               i.rm.mode = mode_from_disp_size (i.types[op]);
3682             }
3683           else /* i.base_reg and 32/64 bit mode  */
3684             {
3685               if (flag_code == CODE_64BIT
3686                   && (i.types[op] & Disp))
3687                 i.types[op] = ((i.types[op] & Disp8)
3688                                | (i.prefix[ADDR_PREFIX] == 0
3689                                   ? Disp32S : Disp32));
3690
3691               i.rm.regmem = i.base_reg->reg_num;
3692               if ((i.base_reg->reg_flags & RegRex) != 0)
3693                 i.rex |= REX_B;
3694               i.sib.base = i.base_reg->reg_num;
3695               /* x86-64 ignores REX prefix bit here to avoid decoder
3696                  complications.  */
3697               if ((i.base_reg->reg_num & 7) == EBP_REG_NUM)
3698                 {
3699                   default_seg = &ss;
3700                   if (i.disp_operands == 0)
3701                     {
3702                       fake_zero_displacement = 1;
3703                       i.types[op] |= Disp8;
3704                     }
3705                 }
3706               else if (i.base_reg->reg_num == ESP_REG_NUM)
3707                 {
3708                   default_seg = &ss;
3709                 }
3710               i.sib.scale = i.log2_scale_factor;
3711               if (i.index_reg == 0)
3712                 {
3713                   /* <disp>(%esp) becomes two byte modrm with no index
3714                      register.  We've already stored the code for esp
3715                      in i.rm.regmem ie. ESCAPE_TO_TWO_BYTE_ADDRESSING.
3716                      Any base register besides %esp will not use the
3717                      extra modrm byte.  */
3718                   i.sib.index = NO_INDEX_REGISTER;
3719 #if !SCALE1_WHEN_NO_INDEX
3720                   /* Another case where we force the second modrm byte.  */
3721                   if (i.log2_scale_factor)
3722                     i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
3723 #endif
3724                 }
3725               else
3726                 {
3727                   i.sib.index = i.index_reg->reg_num;
3728                   i.rm.regmem = ESCAPE_TO_TWO_BYTE_ADDRESSING;
3729                   if ((i.index_reg->reg_flags & RegRex) != 0)
3730                     i.rex |= REX_X;
3731                 }
3732
3733               if (i.disp_operands
3734                   && (i.reloc[op] == BFD_RELOC_386_TLS_DESC_CALL
3735                       || i.reloc[op] == BFD_RELOC_X86_64_TLSDESC_CALL))
3736                 i.rm.mode = 0;
3737               else
3738                 i.rm.mode = mode_from_disp_size (i.types[op]);
3739             }
3740
3741           if (fake_zero_displacement)
3742             {
3743               /* Fakes a zero displacement assuming that i.types[op]
3744                  holds the correct displacement size.  */
3745               expressionS *exp;
3746
3747               assert (i.op[op].disps == 0);
3748               exp = &disp_expressions[i.disp_operands++];
3749               i.op[op].disps = exp;
3750               exp->X_op = O_constant;
3751               exp->X_add_number = 0;
3752               exp->X_add_symbol = (symbolS *) 0;
3753               exp->X_op_symbol = (symbolS *) 0;
3754             }
3755         }
3756
3757       /* Fill in i.rm.reg or i.rm.regmem field with register operand
3758          (if any) based on i.tm.extension_opcode.  Again, we must be
3759          careful to make sure that segment/control/debug/test/MMX
3760          registers are coded into the i.rm.reg field.  */
3761       if (i.reg_operands)
3762         {
3763           unsigned int op;
3764
3765           for (op = 0; op < i.operands; op++)
3766             if ((i.types[op] & (Reg | RegMMX | RegXMM
3767                                 | SReg2 | SReg3
3768                                 | Control | Debug | Test)))
3769               break;
3770           assert (op < i.operands);
3771
3772           /* If there is an extension opcode to put here, the register
3773              number must be put into the regmem field.  */
3774           if (i.tm.extension_opcode != None)
3775             {
3776               i.rm.regmem = i.op[op].regs->reg_num;
3777               if ((i.op[op].regs->reg_flags & RegRex) != 0)
3778                 i.rex |= REX_B;
3779             }
3780           else
3781             {
3782               i.rm.reg = i.op[op].regs->reg_num;
3783               if ((i.op[op].regs->reg_flags & RegRex) != 0)
3784                 i.rex |= REX_R;
3785             }
3786
3787           /* Now, if no memory operand has set i.rm.mode = 0, 1, 2 we
3788              must set it to 3 to indicate this is a register operand
3789              in the regmem field.  */
3790           if (!i.mem_operands)
3791             i.rm.mode = 3;
3792         }
3793
3794       /* Fill in i.rm.reg field with extension opcode (if any).  */
3795       if (i.tm.extension_opcode != None)
3796         i.rm.reg = i.tm.extension_opcode;
3797     }
3798   return default_seg;
3799 }
3800
3801 static void
3802 output_branch (void)
3803 {
3804   char *p;
3805   int code16;
3806   int prefix;
3807   relax_substateT subtype;
3808   symbolS *sym;
3809   offsetT off;
3810
3811   code16 = 0;
3812   if (flag_code == CODE_16BIT)
3813     code16 = CODE16;
3814
3815   prefix = 0;
3816   if (i.prefix[DATA_PREFIX] != 0)
3817     {
3818       prefix = 1;
3819       i.prefixes -= 1;
3820       code16 ^= CODE16;
3821     }
3822   /* Pentium4 branch hints.  */
3823   if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE /* not taken */
3824       || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE /* taken */)
3825     {
3826       prefix++;
3827       i.prefixes--;
3828     }
3829   if (i.prefix[REX_PREFIX] != 0)
3830     {
3831       prefix++;
3832       i.prefixes--;
3833     }
3834
3835   if (i.prefixes != 0 && !intel_syntax)
3836     as_warn (_("skipping prefixes on this instruction"));
3837
3838   /* It's always a symbol;  End frag & setup for relax.
3839      Make sure there is enough room in this frag for the largest
3840      instruction we may generate in md_convert_frag.  This is 2
3841      bytes for the opcode and room for the prefix and largest
3842      displacement.  */
3843   frag_grow (prefix + 2 + 4);
3844   /* Prefix and 1 opcode byte go in fr_fix.  */
3845   p = frag_more (prefix + 1);
3846   if (i.prefix[DATA_PREFIX] != 0)
3847     *p++ = DATA_PREFIX_OPCODE;
3848   if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE
3849       || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE)
3850     *p++ = i.prefix[SEG_PREFIX];
3851   if (i.prefix[REX_PREFIX] != 0)
3852     *p++ = i.prefix[REX_PREFIX];
3853   *p = i.tm.base_opcode;
3854
3855   if ((unsigned char) *p == JUMP_PC_RELATIVE)
3856     subtype = ENCODE_RELAX_STATE (UNCOND_JUMP, SMALL);
3857   else if ((cpu_arch_flags & Cpu386) != 0)
3858     subtype = ENCODE_RELAX_STATE (COND_JUMP, SMALL);
3859   else
3860     subtype = ENCODE_RELAX_STATE (COND_JUMP86, SMALL);
3861   subtype |= code16;
3862
3863   sym = i.op[0].disps->X_add_symbol;
3864   off = i.op[0].disps->X_add_number;
3865
3866   if (i.op[0].disps->X_op != O_constant
3867       && i.op[0].disps->X_op != O_symbol)
3868     {
3869       /* Handle complex expressions.  */
3870       sym = make_expr_symbol (i.op[0].disps);
3871       off = 0;
3872     }
3873
3874   /* 1 possible extra opcode + 4 byte displacement go in var part.
3875      Pass reloc in fr_var.  */
3876   frag_var (rs_machine_dependent, 5, i.reloc[0], subtype, sym, off, p);
3877 }
3878
3879 static void
3880 output_jump (void)
3881 {
3882   char *p;
3883   int size;
3884   fixS *fixP;
3885
3886   if (i.tm.opcode_modifier & JumpByte)
3887     {
3888       /* This is a loop or jecxz type instruction.  */
3889       size = 1;
3890       if (i.prefix[ADDR_PREFIX] != 0)
3891         {
3892           FRAG_APPEND_1_CHAR (ADDR_PREFIX_OPCODE);
3893           i.prefixes -= 1;
3894         }
3895       /* Pentium4 branch hints.  */
3896       if (i.prefix[SEG_PREFIX] == CS_PREFIX_OPCODE /* not taken */
3897           || i.prefix[SEG_PREFIX] == DS_PREFIX_OPCODE /* taken */)
3898         {
3899           FRAG_APPEND_1_CHAR (i.prefix[SEG_PREFIX]);
3900           i.prefixes--;
3901         }
3902     }
3903   else
3904     {
3905       int code16;
3906
3907       code16 = 0;
3908       if (flag_code == CODE_16BIT)
3909         code16 = CODE16;
3910
3911       if (i.prefix[DATA_PREFIX] != 0)
3912         {
3913           FRAG_APPEND_1_CHAR (DATA_PREFIX_OPCODE);
3914           i.prefixes -= 1;
3915           code16 ^= CODE16;
3916         }
3917
3918       size = 4;
3919       if (code16)
3920         size = 2;
3921     }
3922
3923   if (i.prefix[REX_PREFIX] != 0)
3924     {
3925       FRAG_APPEND_1_CHAR (i.prefix[REX_PREFIX]);
3926       i.prefixes -= 1;
3927     }
3928
3929   if (i.prefixes != 0 && !intel_syntax)
3930     as_warn (_("skipping prefixes on this instruction"));
3931
3932   p = frag_more (1 + size);
3933   *p++ = i.tm.base_opcode;
3934
3935   fixP = fix_new_exp (frag_now, p - frag_now->fr_literal, size,
3936                       i.op[0].disps, 1, reloc (size, 1, 1, i.reloc[0]));
3937
3938   /* All jumps handled here are signed, but don't use a signed limit
3939      check for 32 and 16 bit jumps as we want to allow wrap around at
3940      4G and 64k respectively.  */
3941   if (size == 1)
3942     fixP->fx_signed = 1;
3943 }
3944
3945 static void
3946 output_interseg_jump (void)
3947 {
3948   char *p;
3949   int size;
3950   int prefix;
3951   int code16;
3952
3953   code16 = 0;
3954   if (flag_code == CODE_16BIT)
3955     code16 = CODE16;
3956
3957   prefix = 0;
3958   if (i.prefix[DATA_PREFIX] != 0)
3959     {
3960       prefix = 1;
3961       i.prefixes -= 1;
3962       code16 ^= CODE16;
3963     }
3964   if (i.prefix[REX_PREFIX] != 0)
3965     {
3966       prefix++;
3967       i.prefixes -= 1;
3968     }
3969
3970   size = 4;
3971   if (code16)
3972     size = 2;
3973
3974   if (i.prefixes != 0 && !intel_syntax)
3975     as_warn (_("skipping prefixes on this instruction"));
3976
3977   /* 1 opcode; 2 segment; offset  */
3978   p = frag_more (prefix + 1 + 2 + size);
3979
3980   if (i.prefix[DATA_PREFIX] != 0)
3981     *p++ = DATA_PREFIX_OPCODE;
3982
3983   if (i.prefix[REX_PREFIX] != 0)
3984     *p++ = i.prefix[REX_PREFIX];
3985
3986   *p++ = i.tm.base_opcode;
3987   if (i.op[1].imms->X_op == O_constant)
3988     {
3989       offsetT n = i.op[1].imms->X_add_number;
3990
3991       if (size == 2
3992           && !fits_in_unsigned_word (n)
3993           && !fits_in_signed_word (n))
3994         {
3995           as_bad (_("16-bit jump out of range"));
3996           return;
3997         }
3998       md_number_to_chars (p, n, size);
3999     }
4000   else
4001     fix_new_exp (frag_now, p - frag_now->fr_literal, size,
4002                  i.op[1].imms, 0, reloc (size, 0, 0, i.reloc[1]));
4003   if (i.op[0].imms->X_op != O_constant)
4004     as_bad (_("can't handle non absolute segment in `%s'"),
4005             i.tm.name);
4006   md_number_to_chars (p + size, (valueT) i.op[0].imms->X_add_number, 2);
4007 }
4008
4009 static void
4010 output_insn (void)
4011 {
4012   fragS *insn_start_frag;
4013   offsetT insn_start_off;
4014
4015   /* Tie dwarf2 debug info to the address at the start of the insn.
4016      We can't do this after the insn has been output as the current
4017      frag may have been closed off.  eg. by frag_var.  */
4018   dwarf2_emit_insn (0);
4019
4020   insn_start_frag = frag_now;
4021   insn_start_off = frag_now_fix ();
4022
4023   /* Output jumps.  */
4024   if (i.tm.opcode_modifier & Jump)
4025     output_branch ();
4026   else if (i.tm.opcode_modifier & (JumpByte | JumpDword))
4027     output_jump ();
4028   else if (i.tm.opcode_modifier & JumpInterSegment)
4029     output_interseg_jump ();
4030   else
4031     {
4032       /* Output normal instructions here.  */
4033       char *p;
4034       unsigned char *q;
4035       unsigned int prefix;
4036
4037       /* All opcodes on i386 have either 1 or 2 bytes.  SSSE3 and
4038          SSE4 instructions have 3 bytes.  We may use one more higher
4039          byte to specify a prefix the instruction requires.  Exclude
4040          instructions which are in both SSE4 and ABM.  */
4041       if ((i.tm.cpu_flags & (CpuSSSE3 | CpuSSE4)) != 0
4042           && (i.tm.cpu_flags & CpuABM) == 0)
4043         {
4044           if (i.tm.base_opcode & 0xff000000)
4045             {
4046               prefix = (i.tm.base_opcode >> 24) & 0xff;
4047               goto check_prefix;
4048             }
4049         }
4050       else if ((i.tm.base_opcode & 0xff0000) != 0)
4051         {
4052           prefix = (i.tm.base_opcode >> 16) & 0xff;
4053           if ((i.tm.cpu_flags & CpuPadLock) != 0)
4054             {
4055             check_prefix:
4056               if (prefix != REPE_PREFIX_OPCODE
4057                   || i.prefix[LOCKREP_PREFIX] != REPE_PREFIX_OPCODE)
4058                 add_prefix (prefix);
4059             }
4060           else
4061             add_prefix (prefix);
4062         }
4063
4064       /* The prefix bytes.  */
4065       for (q = i.prefix;
4066            q < i.prefix + sizeof (i.prefix) / sizeof (i.prefix[0]);
4067            q++)
4068         {
4069           if (*q)
4070             {
4071               p = frag_more (1);
4072               md_number_to_chars (p, (valueT) *q, 1);
4073             }
4074         }
4075
4076       /* Now the opcode; be careful about word order here!  */
4077       if (fits_in_unsigned_byte (i.tm.base_opcode))
4078         {
4079           FRAG_APPEND_1_CHAR (i.tm.base_opcode);
4080         }
4081       else
4082         {
4083           if ((i.tm.cpu_flags & (CpuSSSE3 | CpuSSE4)) != 0
4084               && (i.tm.cpu_flags & CpuABM) == 0)
4085             {
4086               p = frag_more (3);
4087               *p++ = (i.tm.base_opcode >> 16) & 0xff;
4088             }
4089           else
4090             p = frag_more (2);
4091
4092           /* Put out high byte first: can't use md_number_to_chars!  */
4093           *p++ = (i.tm.base_opcode >> 8) & 0xff;
4094           *p = i.tm.base_opcode & 0xff;
4095         }
4096
4097       /* Now the modrm byte and sib byte (if present).  */
4098       if (i.tm.opcode_modifier & Modrm)
4099         {
4100           p = frag_more (1);
4101           md_number_to_chars (p,
4102                               (valueT) (i.rm.regmem << 0
4103                                         | i.rm.reg << 3
4104                                         | i.rm.mode << 6),
4105                               1);
4106           /* If i.rm.regmem == ESP (4)
4107              && i.rm.mode != (Register mode)
4108              && not 16 bit
4109              ==> need second modrm byte.  */
4110           if (i.rm.regmem == ESCAPE_TO_TWO_BYTE_ADDRESSING
4111               && i.rm.mode != 3
4112               && !(i.base_reg && (i.base_reg->reg_type & Reg16) != 0))
4113             {
4114               p = frag_more (1);
4115               md_number_to_chars (p,
4116                                   (valueT) (i.sib.base << 0
4117                                             | i.sib.index << 3
4118                                             | i.sib.scale << 6),
4119                                   1);
4120             }
4121         }
4122
4123       if (i.disp_operands)
4124         output_disp (insn_start_frag, insn_start_off);
4125
4126       if (i.imm_operands)
4127         output_imm (insn_start_frag, insn_start_off);
4128     }
4129
4130 #ifdef DEBUG386
4131   if (flag_debug)
4132     {
4133       pi ("" /*line*/, &i);
4134     }
4135 #endif /* DEBUG386  */
4136 }
4137
4138 /* Return the size of the displacement operand N.  */
4139
4140 static int
4141 disp_size (unsigned int n)
4142 {
4143   int size = 4;
4144   if (i.types[n] & (Disp8 | Disp16 | Disp64))
4145     {
4146       size = 2;
4147       if (i.types[n] & Disp8)
4148         size = 1;
4149       if (i.types[n] & Disp64)
4150         size = 8;
4151     }
4152   return size;
4153 }
4154
4155 /* Return the size of the immediate operand N.  */
4156
4157 static int
4158 imm_size (unsigned int n)
4159 {
4160   int size = 4;
4161   if (i.types[n] & (Imm8 | Imm8S | Imm16 | Imm64))
4162     {
4163       size = 2;
4164       if (i.types[n] & (Imm8 | Imm8S))
4165         size = 1;
4166       if (i.types[n] & Imm64)
4167         size = 8;
4168     }
4169   return size;
4170 }
4171
4172 static void
4173 output_disp (fragS *insn_start_frag, offsetT insn_start_off)
4174 {
4175   char *p;
4176   unsigned int n;
4177
4178   for (n = 0; n < i.operands; n++)
4179     {
4180       if (i.types[n] & Disp)
4181         {
4182           if (i.op[n].disps->X_op == O_constant)
4183             {
4184               int size = disp_size (n);
4185               offsetT val;
4186
4187               val = offset_in_range (i.op[n].disps->X_add_number,
4188                                      size);
4189               p = frag_more (size);
4190               md_number_to_chars (p, val, size);
4191             }
4192           else
4193             {
4194               enum bfd_reloc_code_real reloc_type;
4195               int size = disp_size (n);
4196               int sign = (i.types[n] & Disp32S) != 0;
4197               int pcrel = (i.flags[n] & Operand_PCrel) != 0;
4198
4199               /* We can't have 8 bit displacement here.  */
4200               assert ((i.types[n] & Disp8) == 0);
4201
4202               /* The PC relative address is computed relative
4203                  to the instruction boundary, so in case immediate
4204                  fields follows, we need to adjust the value.  */
4205               if (pcrel && i.imm_operands)
4206                 {
4207                   unsigned int n1;
4208                   int sz = 0;
4209
4210                   for (n1 = 0; n1 < i.operands; n1++)
4211                     if (i.types[n1] & Imm)
4212                       {
4213                         /* Only one immediate is allowed for PC
4214                            relative address.  */
4215                         assert (sz == 0);
4216                         sz = imm_size (n1);
4217                         i.op[n].disps->X_add_number -= sz;
4218                       }
4219                   /* We should find the immediate.  */
4220                   assert (sz != 0);
4221                 }
4222
4223               p = frag_more (size);
4224               reloc_type = reloc (size, pcrel, sign, i.reloc[n]);
4225               if (GOT_symbol
4226                   && GOT_symbol == i.op[n].disps->X_add_symbol
4227                   && (((reloc_type == BFD_RELOC_32
4228                         || reloc_type == BFD_RELOC_X86_64_32S
4229                         || (reloc_type == BFD_RELOC_64
4230                             && object_64bit))
4231                        && (i.op[n].disps->X_op == O_symbol
4232                            || (i.op[n].disps->X_op == O_add
4233                                && ((symbol_get_value_expression
4234                                     (i.op[n].disps->X_op_symbol)->X_op)
4235                                    == O_subtract))))
4236                       || reloc_type == BFD_RELOC_32_PCREL))
4237                 {
4238                   offsetT add;
4239
4240                   if (insn_start_frag == frag_now)
4241                     add = (p - frag_now->fr_literal) - insn_start_off;
4242                   else
4243                     {
4244                       fragS *fr;
4245
4246                       add = insn_start_frag->fr_fix - insn_start_off;
4247                       for (fr = insn_start_frag->fr_next;
4248                            fr && fr != frag_now; fr = fr->fr_next)
4249                         add += fr->fr_fix;
4250                       add += p - frag_now->fr_literal;
4251                     }
4252
4253                   if (!object_64bit)
4254                     {
4255                       reloc_type = BFD_RELOC_386_GOTPC;
4256                       i.op[n].imms->X_add_number += add;
4257                     }
4258                   else if (reloc_type == BFD_RELOC_64)
4259                     reloc_type = BFD_RELOC_X86_64_GOTPC64;
4260                   else
4261                     /* Don't do the adjustment for x86-64, as there
4262                        the pcrel addressing is relative to the _next_
4263                        insn, and that is taken care of in other code.  */
4264                     reloc_type = BFD_RELOC_X86_64_GOTPC32;
4265                 }
4266               fix_new_exp (frag_now, p - frag_now->fr_literal, size,
4267                            i.op[n].disps, pcrel, reloc_type);
4268             }
4269         }
4270     }
4271 }
4272
4273 static void
4274 output_imm (fragS *insn_start_frag, offsetT insn_start_off)
4275 {
4276   char *p;
4277   unsigned int n;
4278
4279   for (n = 0; n < i.operands; n++)
4280     {
4281       if (i.types[n] & Imm)
4282         {
4283           if (i.op[n].imms->X_op == O_constant)
4284             {
4285               int size = imm_size (n);
4286               offsetT val;
4287
4288               val = offset_in_range (i.op[n].imms->X_add_number,
4289                                      size);
4290               p = frag_more (size);
4291               md_number_to_chars (p, val, size);
4292             }
4293           else
4294             {
4295               /* Not absolute_section.
4296                  Need a 32-bit fixup (don't support 8bit
4297                  non-absolute imms).  Try to support other
4298                  sizes ...  */
4299               enum bfd_reloc_code_real reloc_type;
4300               int size = imm_size (n);
4301               int sign;
4302
4303               if ((i.types[n] & (Imm32S))
4304                   && (i.suffix == QWORD_MNEM_SUFFIX
4305                       || (!i.suffix && (i.tm.opcode_modifier & No_lSuf))))
4306                 sign = 1;
4307               else
4308                 sign = 0;
4309
4310               p = frag_more (size);
4311               reloc_type = reloc (size, 0, sign, i.reloc[n]);
4312
4313               /*   This is tough to explain.  We end up with this one if we
4314                * have operands that look like
4315                * "_GLOBAL_OFFSET_TABLE_+[.-.L284]".  The goal here is to
4316                * obtain the absolute address of the GOT, and it is strongly
4317                * preferable from a performance point of view to avoid using
4318                * a runtime relocation for this.  The actual sequence of
4319                * instructions often look something like:
4320                *
4321                *        call    .L66
4322                * .L66:
4323                *        popl    %ebx
4324                *        addl    $_GLOBAL_OFFSET_TABLE_+[.-.L66],%ebx
4325                *
4326                *   The call and pop essentially return the absolute address
4327                * of the label .L66 and store it in %ebx.  The linker itself
4328                * will ultimately change the first operand of the addl so
4329                * that %ebx points to the GOT, but to keep things simple, the
4330                * .o file must have this operand set so that it generates not
4331                * the absolute address of .L66, but the absolute address of
4332                * itself.  This allows the linker itself simply treat a GOTPC
4333                * relocation as asking for a pcrel offset to the GOT to be
4334                * added in, and the addend of the relocation is stored in the
4335                * operand field for the instruction itself.
4336                *
4337                *   Our job here is to fix the operand so that it would add
4338                * the correct offset so that %ebx would point to itself.  The
4339                * thing that is tricky is that .-.L66 will point to the
4340                * beginning of the instruction, so we need to further modify
4341                * the operand so that it will point to itself.  There are
4342                * other cases where you have something like:
4343                *
4344                *        .long   $_GLOBAL_OFFSET_TABLE_+[.-.L66]
4345                *
4346                * and here no correction would be required.  Internally in
4347                * the assembler we treat operands of this form as not being
4348                * pcrel since the '.' is explicitly mentioned, and I wonder
4349                * whether it would simplify matters to do it this way.  Who
4350                * knows.  In earlier versions of the PIC patches, the
4351                * pcrel_adjust field was used to store the correction, but
4352                * since the expression is not pcrel, I felt it would be
4353                * confusing to do it this way.  */
4354
4355               if ((reloc_type == BFD_RELOC_32
4356                    || reloc_type == BFD_RELOC_X86_64_32S
4357                    || reloc_type == BFD_RELOC_64)
4358                   && GOT_symbol
4359                   && GOT_symbol == i.op[n].imms->X_add_symbol
4360                   && (i.op[n].imms->X_op == O_symbol
4361                       || (i.op[n].imms->X_op == O_add
4362                           && ((symbol_get_value_expression
4363                                (i.op[n].imms->X_op_symbol)->X_op)
4364                               == O_subtract))))
4365                 {
4366                   offsetT add;
4367
4368                   if (insn_start_frag == frag_now)
4369                     add = (p - frag_now->fr_literal) - insn_start_off;
4370                   else
4371                     {
4372                       fragS *fr;
4373
4374                       add = insn_start_frag->fr_fix - insn_start_off;
4375                       for (fr = insn_start_frag->fr_next;
4376                            fr && fr != frag_now; fr = fr->fr_next)
4377                         add += fr->fr_fix;
4378                       add += p - frag_now->fr_literal;
4379                     }
4380
4381                   if (!object_64bit)
4382                     reloc_type = BFD_RELOC_386_GOTPC;
4383                   else if (size == 4)
4384                     reloc_type = BFD_RELOC_X86_64_GOTPC32;
4385                   else if (size == 8)
4386                     reloc_type = BFD_RELOC_X86_64_GOTPC64;
4387                   i.op[n].imms->X_add_number += add;
4388                 }
4389               fix_new_exp (frag_now, p - frag_now->fr_literal, size,
4390                            i.op[n].imms, 0, reloc_type);
4391             }
4392         }
4393     }
4394 }
4395 \f
4396 /* x86_cons_fix_new is called via the expression parsing code when a
4397    reloc is needed.  We use this hook to get the correct .got reloc.  */
4398 static enum bfd_reloc_code_real got_reloc = NO_RELOC;
4399 static int cons_sign = -1;
4400
4401 void
4402 x86_cons_fix_new (fragS *frag, unsigned int off, unsigned int len,
4403                   expressionS *exp)
4404 {
4405   enum bfd_reloc_code_real r = reloc (len, 0, cons_sign, got_reloc);
4406
4407   got_reloc = NO_RELOC;
4408
4409 #ifdef TE_PE
4410   if (exp->X_op == O_secrel)
4411     {
4412       exp->X_op = O_symbol;
4413       r = BFD_RELOC_32_SECREL;
4414     }
4415 #endif
4416
4417   fix_new_exp (frag, off, len, exp, 0, r);
4418 }
4419
4420 #if (!defined (OBJ_ELF) && !defined (OBJ_MAYBE_ELF)) || defined (LEX_AT)
4421 # define lex_got(reloc, adjust, types) NULL
4422 #else
4423 /* Parse operands of the form
4424    <symbol>@GOTOFF+<nnn>
4425    and similar .plt or .got references.
4426
4427    If we find one, set up the correct relocation in RELOC and copy the
4428    input string, minus the `@GOTOFF' into a malloc'd buffer for
4429    parsing by the calling routine.  Return this buffer, and if ADJUST
4430    is non-null set it to the length of the string we removed from the
4431    input line.  Otherwise return NULL.  */
4432 static char *
4433 lex_got (enum bfd_reloc_code_real *reloc,
4434          int *adjust,
4435          unsigned int *types)
4436 {
4437   /* Some of the relocations depend on the size of what field is to
4438      be relocated.  But in our callers i386_immediate and i386_displacement
4439      we don't yet know the operand size (this will be set by insn
4440      matching).  Hence we record the word32 relocation here,
4441      and adjust the reloc according to the real size in reloc().  */
4442   static const struct {
4443     const char *str;
4444     const enum bfd_reloc_code_real rel[2];
4445     const unsigned int types64;
4446   } gotrel[] = {
4447     { "PLTOFF",   { 0,
4448                     BFD_RELOC_X86_64_PLTOFF64 },
4449       Imm64 },
4450     { "PLT",      { BFD_RELOC_386_PLT32,
4451                     BFD_RELOC_X86_64_PLT32    },
4452       Imm32 | Imm32S | Disp32 },
4453     { "GOTPLT",   { 0,
4454                     BFD_RELOC_X86_64_GOTPLT64 },
4455       Imm64 | Disp64 },
4456     { "GOTOFF",   { BFD_RELOC_386_GOTOFF,
4457                     BFD_RELOC_X86_64_GOTOFF64 },
4458       Imm64 | Disp64 },
4459     { "GOTPCREL", { 0,
4460                     BFD_RELOC_X86_64_GOTPCREL },
4461       Imm32 | Imm32S | Disp32 },
4462     { "TLSGD",    { BFD_RELOC_386_TLS_GD,
4463                     BFD_RELOC_X86_64_TLSGD    },
4464       Imm32 | Imm32S | Disp32 },
4465     { "TLSLDM",   { BFD_RELOC_386_TLS_LDM,
4466                     0                         },
4467       0 },
4468     { "TLSLD",    { 0,
4469                     BFD_RELOC_X86_64_TLSLD    },
4470       Imm32 | Imm32S | Disp32 },
4471     { "GOTTPOFF", { BFD_RELOC_386_TLS_IE_32,
4472                     BFD_RELOC_X86_64_GOTTPOFF },
4473       Imm32 | Imm32S | Disp32 },
4474     { "TPOFF",    { BFD_RELOC_386_TLS_LE_32,
4475                     BFD_RELOC_X86_64_TPOFF32  },
4476       Imm32 | Imm32S | Imm64 | Disp32 | Disp64 },
4477     { "NTPOFF",   { BFD_RELOC_386_TLS_LE,
4478                     0                         },
4479       0 },
4480     { "DTPOFF",   { BFD_RELOC_386_TLS_LDO_32,
4481                     BFD_RELOC_X86_64_DTPOFF32 },
4482       Imm32 | Imm32S | Imm64 | Disp32 | Disp64 },
4483     { "GOTNTPOFF",{ BFD_RELOC_386_TLS_GOTIE,
4484                     0                         },
4485       0 },
4486     { "INDNTPOFF",{ BFD_RELOC_386_TLS_IE,
4487                     0                         },
4488       0 },
4489     { "GOT",      { BFD_RELOC_386_GOT32,
4490                     BFD_RELOC_X86_64_GOT32    },
4491       Imm32 | Imm32S | Disp32 | Imm64 },
4492     { "TLSDESC",  { BFD_RELOC_386_TLS_GOTDESC,
4493                     BFD_RELOC_X86_64_GOTPC32_TLSDESC },
4494       Imm32 | Imm32S | Disp32 },
4495     { "TLSCALL",  { BFD_RELOC_386_TLS_DESC_CALL,
4496                     BFD_RELOC_X86_64_TLSDESC_CALL },
4497       Imm32 | Imm32S | Disp32 }
4498   };
4499   char *cp;
4500   unsigned int j;
4501
4502   if (!IS_ELF)
4503     return NULL;
4504
4505   for (cp = input_line_pointer; *cp != '@'; cp++)
4506     if (is_end_of_line[(unsigned char) *cp] || *cp == ',')
4507       return NULL;
4508
4509   for (j = 0; j < sizeof (gotrel) / sizeof (gotrel[0]); j++)
4510     {
4511       int len;
4512
4513       len = strlen (gotrel[j].str);
4514       if (strncasecmp (cp + 1, gotrel[j].str, len) == 0)
4515         {
4516           if (gotrel[j].rel[object_64bit] != 0)
4517             {
4518               int first, second;
4519               char *tmpbuf, *past_reloc;
4520
4521               *reloc = gotrel[j].rel[object_64bit];
4522               if (adjust)
4523                 *adjust = len;
4524
4525               if (types)
4526                 {
4527                   if (flag_code != CODE_64BIT)
4528                     *types = Imm32 | Disp32;
4529                   else
4530                     *types = gotrel[j].types64;
4531                 }
4532
4533               if (GOT_symbol == NULL)
4534                 GOT_symbol = symbol_find_or_make (GLOBAL_OFFSET_TABLE_NAME);
4535
4536               /* The length of the first part of our input line.  */
4537               first = cp - input_line_pointer;
4538
4539               /* The second part goes from after the reloc token until
4540                  (and including) an end_of_line char or comma.  */
4541               past_reloc = cp + 1 + len;
4542               cp = past_reloc;
4543               while (!is_end_of_line[(unsigned char) *cp] && *cp != ',')
4544                 ++cp;
4545               second = cp + 1 - past_reloc;
4546
4547               /* Allocate and copy string.  The trailing NUL shouldn't
4548                  be necessary, but be safe.  */
4549               tmpbuf = xmalloc (first + second + 2);
4550               memcpy (tmpbuf, input_line_pointer, first);
4551               if (second != 0 && *past_reloc != ' ')
4552                 /* Replace the relocation token with ' ', so that
4553                    errors like foo@GOTOFF1 will be detected.  */
4554                 tmpbuf[first++] = ' ';
4555               memcpy (tmpbuf + first, past_reloc, second);
4556               tmpbuf[first + second] = '\0';
4557               return tmpbuf;
4558             }
4559
4560           as_bad (_("@%s reloc is not supported with %d-bit output format"),
4561                   gotrel[j].str, 1 << (5 + object_64bit));
4562           return NULL;
4563         }
4564     }
4565
4566   /* Might be a symbol version string.  Don't as_bad here.  */
4567   return NULL;
4568 }
4569
4570 void
4571 x86_cons (expressionS *exp, int size)
4572 {
4573   if (size == 4 || (object_64bit && size == 8))
4574     {
4575       /* Handle @GOTOFF and the like in an expression.  */
4576       char *save;
4577       char *gotfree_input_line;
4578       int adjust;
4579
4580       save = input_line_pointer;
4581       gotfree_input_line = lex_got (&got_reloc, &adjust, NULL);
4582       if (gotfree_input_line)
4583         input_line_pointer = gotfree_input_line;
4584
4585       expression (exp);
4586
4587       if (gotfree_input_line)
4588         {
4589           /* expression () has merrily parsed up to the end of line,
4590              or a comma - in the wrong buffer.  Transfer how far
4591              input_line_pointer has moved to the right buffer.  */
4592           input_line_pointer = (save
4593                                 + (input_line_pointer - gotfree_input_line)
4594                                 + adjust);
4595           free (gotfree_input_line);
4596           if (exp->X_op == O_constant
4597               || exp->X_op == O_absent
4598               || exp->X_op == O_illegal
4599               || exp->X_op == O_register
4600               || exp->X_op == O_big)
4601             {
4602               char c = *input_line_pointer;
4603               *input_line_pointer = 0;
4604               as_bad (_("missing or invalid expression `%s'"), save);
4605               *input_line_pointer = c;
4606             }
4607         }
4608     }
4609   else
4610     expression (exp);
4611 }
4612 #endif
4613
4614 static void signed_cons (int size)
4615 {
4616   if (flag_code == CODE_64BIT)
4617     cons_sign = 1;
4618   cons (size);
4619   cons_sign = -1;
4620 }
4621
4622 #ifdef TE_PE
4623 static void
4624 pe_directive_secrel (dummy)
4625      int dummy ATTRIBUTE_UNUSED;
4626 {
4627   expressionS exp;
4628
4629   do
4630     {
4631       expression (&exp);
4632       if (exp.X_op == O_symbol)
4633         exp.X_op = O_secrel;
4634
4635       emit_expr (&exp, 4);
4636     }
4637   while (*input_line_pointer++ == ',');
4638
4639   input_line_pointer--;
4640   demand_empty_rest_of_line ();
4641 }
4642 #endif
4643
4644 static int
4645 i386_immediate (char *imm_start)
4646 {
4647   char *save_input_line_pointer;
4648   char *gotfree_input_line;
4649   segT exp_seg = 0;
4650   expressionS *exp;
4651   unsigned int types = ~0U;
4652
4653   if (i.imm_operands == MAX_IMMEDIATE_OPERANDS)
4654     {
4655       as_bad (_("at most %d immediate operands are allowed"),
4656               MAX_IMMEDIATE_OPERANDS);
4657       return 0;
4658     }
4659
4660   exp = &im_expressions[i.imm_operands++];
4661   i.op[this_operand].imms = exp;
4662
4663   if (is_space_char (*imm_start))
4664     ++imm_start;
4665
4666   save_input_line_pointer = input_line_pointer;
4667   input_line_pointer = imm_start;
4668
4669   gotfree_input_line = lex_got (&i.reloc[this_operand], NULL, &types);
4670   if (gotfree_input_line)
4671     input_line_pointer = gotfree_input_line;
4672
4673   exp_seg = expression (exp);
4674
4675   SKIP_WHITESPACE ();
4676   if (*input_line_pointer)
4677     as_bad (_("junk `%s' after expression"), input_line_pointer);
4678
4679   input_line_pointer = save_input_line_pointer;
4680   if (gotfree_input_line)
4681     free (gotfree_input_line);
4682
4683   if (exp->X_op == O_absent
4684       || exp->X_op == O_illegal
4685       || exp->X_op == O_big
4686       || (gotfree_input_line
4687           && (exp->X_op == O_constant
4688               || exp->X_op == O_register)))
4689     {
4690       as_bad (_("missing or invalid immediate expression `%s'"),
4691               imm_start);
4692       return 0;
4693     }
4694   else if (exp->X_op == O_constant)
4695     {
4696       /* Size it properly later.  */
4697       i.types[this_operand] |= Imm64;
4698       /* If BFD64, sign extend val.  */
4699       if (!use_rela_relocations
4700           && (exp->X_add_number & ~(((addressT) 2 << 31) - 1)) == 0)
4701         exp->X_add_number
4702           = (exp->X_add_number ^ ((addressT) 1 << 31)) - ((addressT) 1 << 31);
4703     }
4704 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
4705   else if (OUTPUT_FLAVOR == bfd_target_aout_flavour
4706            && exp_seg != absolute_section
4707            && exp_seg != text_section
4708            && exp_seg != data_section
4709            && exp_seg != bss_section
4710            && exp_seg != undefined_section
4711            && !bfd_is_com_section (exp_seg))
4712     {
4713       as_bad (_("unimplemented segment %s in operand"), exp_seg->name);
4714       return 0;
4715     }
4716 #endif
4717   else if (!intel_syntax && exp->X_op == O_register)
4718     {
4719       as_bad (_("illegal immediate register operand %s"), imm_start);
4720       return 0;
4721     }
4722   else
4723     {
4724       /* This is an address.  The size of the address will be
4725          determined later, depending on destination register,
4726          suffix, or the default for the section.  */
4727       i.types[this_operand] |= Imm8 | Imm16 | Imm32 | Imm32S | Imm64;
4728       i.types[this_operand] &= types;
4729     }
4730
4731   return 1;
4732 }
4733
4734 static char *
4735 i386_scale (char *scale)
4736 {
4737   offsetT val;
4738   char *save = input_line_pointer;
4739
4740   input_line_pointer = scale;
4741   val = get_absolute_expression ();
4742
4743   switch (val)
4744     {
4745     case 1:
4746       i.log2_scale_factor = 0;
4747       break;
4748     case 2:
4749       i.log2_scale_factor = 1;
4750       break;
4751     case 4:
4752       i.log2_scale_factor = 2;
4753       break;
4754     case 8:
4755       i.log2_scale_factor = 3;
4756       break;
4757     default:
4758       {
4759         char sep = *input_line_pointer;
4760
4761         *input_line_pointer = '\0';
4762         as_bad (_("expecting scale factor of 1, 2, 4, or 8: got `%s'"),
4763                 scale);
4764         *input_line_pointer = sep;
4765         input_line_pointer = save;
4766         return NULL;
4767       }
4768     }
4769   if (i.log2_scale_factor != 0 && i.index_reg == 0)
4770     {
4771       as_warn (_("scale factor of %d without an index register"),
4772                1 << i.log2_scale_factor);
4773 #if SCALE1_WHEN_NO_INDEX
4774       i.log2_scale_factor = 0;
4775 #endif
4776     }
4777   scale = input_line_pointer;
4778   input_line_pointer = save;
4779   return scale;
4780 }
4781
4782 static int
4783 i386_displacement (char *disp_start, char *disp_end)
4784 {
4785   expressionS *exp;
4786   segT exp_seg = 0;
4787   char *save_input_line_pointer;
4788   char *gotfree_input_line;
4789   int bigdisp, override;
4790   unsigned int types = Disp;
4791   int ret;
4792
4793   if (i.disp_operands == MAX_MEMORY_OPERANDS)
4794     {
4795       as_bad (_("at most %d displacement operands are allowed"),
4796               MAX_MEMORY_OPERANDS);
4797       return 0;
4798     }
4799
4800   if ((i.types[this_operand] & JumpAbsolute)
4801       || !(current_templates->start->opcode_modifier & (Jump | JumpDword)))
4802     {
4803       bigdisp = Disp32;
4804       override = (i.prefix[ADDR_PREFIX] != 0);
4805     }
4806   else
4807     {
4808       /* For PC-relative branches, the width of the displacement
4809          is dependent upon data size, not address size.  */
4810       bigdisp = 0;
4811       override = (i.prefix[DATA_PREFIX] != 0);
4812     }
4813   if (flag_code == CODE_64BIT)
4814     {
4815       if (!bigdisp)
4816         bigdisp = ((override || i.suffix == WORD_MNEM_SUFFIX)
4817                    ? Disp16
4818                    : Disp32S | Disp32);
4819       else if (!override)
4820         bigdisp = Disp64 | Disp32S | Disp32;
4821     }
4822   else
4823     {
4824       if (!bigdisp)
4825         {
4826           if (!override)
4827             override = (i.suffix == (flag_code != CODE_16BIT
4828                                      ? WORD_MNEM_SUFFIX
4829                                      : LONG_MNEM_SUFFIX));
4830           bigdisp = Disp32;
4831         }
4832       if ((flag_code == CODE_16BIT) ^ override)
4833         bigdisp = Disp16;
4834     }
4835   i.types[this_operand] |= bigdisp;
4836
4837   exp = &disp_expressions[i.disp_operands];
4838   i.op[this_operand].disps = exp;
4839   i.disp_operands++;
4840   save_input_line_pointer = input_line_pointer;
4841   input_line_pointer = disp_start;
4842   END_STRING_AND_SAVE (disp_end);
4843
4844 #ifndef GCC_ASM_O_HACK
4845 #define GCC_ASM_O_HACK 0
4846 #endif
4847 #if GCC_ASM_O_HACK
4848   END_STRING_AND_SAVE (disp_end + 1);
4849   if ((i.types[this_operand] & BaseIndex) != 0
4850       && displacement_string_end[-1] == '+')
4851     {
4852       /* This hack is to avoid a warning when using the "o"
4853          constraint within gcc asm statements.
4854          For instance:
4855
4856          #define _set_tssldt_desc(n,addr,limit,type) \
4857          __asm__ __volatile__ ( \
4858          "movw %w2,%0\n\t" \
4859          "movw %w1,2+%0\n\t" \
4860          "rorl $16,%1\n\t" \
4861          "movb %b1,4+%0\n\t" \
4862          "movb %4,5+%0\n\t" \
4863          "movb $0,6+%0\n\t" \
4864          "movb %h1,7+%0\n\t" \
4865          "rorl $16,%1" \
4866          : "=o"(*(n)) : "q" (addr), "ri"(limit), "i"(type))
4867
4868          This works great except that the output assembler ends
4869          up looking a bit weird if it turns out that there is
4870          no offset.  You end up producing code that looks like:
4871
4872          #APP
4873          movw $235,(%eax)
4874          movw %dx,2+(%eax)
4875          rorl $16,%edx
4876          movb %dl,4+(%eax)
4877          movb $137,5+(%eax)
4878          movb $0,6+(%eax)
4879          movb %dh,7+(%eax)
4880          rorl $16,%edx
4881          #NO_APP
4882
4883          So here we provide the missing zero.  */
4884
4885       *displacement_string_end = '0';
4886     }
4887 #endif
4888   gotfree_input_line = lex_got (&i.reloc[this_operand], NULL, &types);
4889   if (gotfree_input_line)
4890     input_line_pointer = gotfree_input_line;
4891
4892   exp_seg = expression (exp);
4893
4894   SKIP_WHITESPACE ();
4895   if (*input_line_pointer)
4896     as_bad (_("junk `%s' after expression"), input_line_pointer);
4897 #if GCC_ASM_O_HACK
4898   RESTORE_END_STRING (disp_end + 1);
4899 #endif
4900   input_line_pointer = save_input_line_pointer;
4901   if (gotfree_input_line)
4902     free (gotfree_input_line);
4903   ret = 1;
4904
4905   /* We do this to make sure that the section symbol is in
4906      the symbol table.  We will ultimately change the relocation
4907      to be relative to the beginning of the section.  */
4908   if (i.reloc[this_operand] == BFD_RELOC_386_GOTOFF
4909       || i.reloc[this_operand] == BFD_RELOC_X86_64_GOTPCREL
4910       || i.reloc[this_operand] == BFD_RELOC_X86_64_GOTOFF64)
4911     {
4912       if (exp->X_op != O_symbol)
4913         goto inv_disp;
4914
4915       if (S_IS_LOCAL (exp->X_add_symbol)
4916           && S_GET_SEGMENT (exp->X_add_symbol) != undefined_section)
4917         section_symbol (S_GET_SEGMENT (exp->X_add_symbol));
4918       exp->X_op = O_subtract;
4919       exp->X_op_symbol = GOT_symbol;
4920       if (i.reloc[this_operand] == BFD_RELOC_X86_64_GOTPCREL)
4921         i.reloc[this_operand] = BFD_RELOC_32_PCREL;
4922       else if (i.reloc[this_operand] == BFD_RELOC_X86_64_GOTOFF64)
4923         i.reloc[this_operand] = BFD_RELOC_64;
4924       else
4925         i.reloc[this_operand] = BFD_RELOC_32;
4926     }
4927
4928   else if (exp->X_op == O_absent
4929            || exp->X_op == O_illegal
4930            || exp->X_op == O_big
4931            || (gotfree_input_line
4932                && (exp->X_op == O_constant
4933                    || exp->X_op == O_register)))
4934     {
4935     inv_disp:
4936       as_bad (_("missing or invalid displacement expression `%s'"),
4937               disp_start);
4938       ret = 0;
4939     }
4940
4941 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
4942   else if (exp->X_op != O_constant
4943            && OUTPUT_FLAVOR == bfd_target_aout_flavour
4944            && exp_seg != absolute_section
4945            && exp_seg != text_section
4946            && exp_seg != data_section
4947            && exp_seg != bss_section
4948            && exp_seg != undefined_section
4949            && !bfd_is_com_section (exp_seg))
4950     {
4951       as_bad (_("unimplemented segment %s in operand"), exp_seg->name);
4952       ret = 0;
4953     }
4954 #endif
4955
4956   RESTORE_END_STRING (disp_end);
4957
4958   if (!(i.types[this_operand] & ~Disp))
4959     i.types[this_operand] &= types;
4960
4961   return ret;
4962 }
4963
4964 /* Make sure the memory operand we've been dealt is valid.
4965    Return 1 on success, 0 on a failure.  */
4966
4967 static int
4968 i386_index_check (const char *operand_string)
4969 {
4970   int ok;
4971 #if INFER_ADDR_PREFIX
4972   int fudged = 0;
4973
4974  tryprefix:
4975 #endif
4976   ok = 1;
4977   if (flag_code == CODE_64BIT)
4978     {
4979       unsigned RegXX = (i.prefix[ADDR_PREFIX] == 0 ? Reg64 : Reg32);
4980
4981       if ((i.base_reg
4982            && ((i.base_reg->reg_type & RegXX) == 0)
4983            && (i.base_reg->reg_type != BaseIndex
4984                || i.index_reg))
4985           || (i.index_reg
4986               && ((i.index_reg->reg_type & (RegXX | BaseIndex))
4987                   != (RegXX | BaseIndex))))
4988         ok = 0;
4989     }
4990   else
4991     {
4992       if ((flag_code == CODE_16BIT) ^ (i.prefix[ADDR_PREFIX] != 0))
4993         {
4994           /* 16bit checks.  */
4995           if ((i.base_reg
4996                && ((i.base_reg->reg_type & (Reg16 | BaseIndex))
4997                    != (Reg16 | BaseIndex)))
4998               || (i.index_reg
4999                   && (((i.index_reg->reg_type & (Reg16 | BaseIndex))
5000                        != (Reg16 | BaseIndex))
5001                       || !(i.base_reg
5002                            && i.base_reg->reg_num < 6
5003                            && i.index_reg->reg_num >= 6
5004                            && i.log2_scale_factor == 0))))
5005             ok = 0;
5006         }
5007       else
5008         {
5009           /* 32bit checks.  */
5010           if ((i.base_reg
5011                && (i.base_reg->reg_type & Reg32) != Reg32)
5012               || (i.index_reg
5013                   && ((i.index_reg->reg_type & (Reg32 | BaseIndex))
5014                       != (Reg32 | BaseIndex))))
5015             ok = 0;
5016         }
5017     }
5018   if (!ok)
5019     {
5020 #if INFER_ADDR_PREFIX
5021       if (i.prefix[ADDR_PREFIX] == 0)
5022         {
5023           i.prefix[ADDR_PREFIX] = ADDR_PREFIX_OPCODE;
5024           i.prefixes += 1;
5025           /* Change the size of any displacement too.  At most one of
5026              Disp16 or Disp32 is set.
5027              FIXME.  There doesn't seem to be any real need for separate
5028              Disp16 and Disp32 flags.  The same goes for Imm16 and Imm32.
5029              Removing them would probably clean up the code quite a lot.  */
5030           if (flag_code != CODE_64BIT
5031               && (i.types[this_operand] & (Disp16 | Disp32)))
5032             i.types[this_operand] ^= (Disp16 | Disp32);
5033           fudged = 1;
5034           goto tryprefix;
5035         }
5036       if (fudged)
5037         as_bad (_("`%s' is not a valid base/index expression"),
5038                 operand_string);
5039       else
5040 #endif
5041         as_bad (_("`%s' is not a valid %s bit base/index expression"),
5042                 operand_string,
5043                 flag_code_names[flag_code]);
5044     }
5045   return ok;
5046 }
5047
5048 /* Parse OPERAND_STRING into the i386_insn structure I.  Returns non-zero
5049    on error.  */
5050
5051 static int
5052 i386_operand (char *operand_string)
5053 {
5054   const reg_entry *r;
5055   char *end_op;
5056   char *op_string = operand_string;
5057
5058   if (is_space_char (*op_string))
5059     ++op_string;
5060
5061   /* We check for an absolute prefix (differentiating,
5062      for example, 'jmp pc_relative_label' from 'jmp *absolute_label'.  */
5063   if (*op_string == ABSOLUTE_PREFIX)
5064     {
5065       ++op_string;
5066       if (is_space_char (*op_string))
5067         ++op_string;
5068       i.types[this_operand] |= JumpAbsolute;
5069     }
5070
5071   /* Check if operand is a register.  */
5072   if ((r = parse_register (op_string, &end_op)) != NULL)
5073     {
5074       /* Check for a segment override by searching for ':' after a
5075          segment register.  */
5076       op_string = end_op;
5077       if (is_space_char (*op_string))
5078         ++op_string;
5079       if (*op_string == ':' && (r->reg_type & (SReg2 | SReg3)))
5080         {
5081           switch (r->reg_num)
5082             {
5083             case 0:
5084               i.seg[i.mem_operands] = &es;
5085               break;
5086             case 1:
5087               i.seg[i.mem_operands] = &cs;
5088               break;
5089             case 2:
5090               i.seg[i.mem_operands] = &ss;
5091               break;
5092             case 3:
5093               i.seg[i.mem_operands] = &ds;
5094               break;
5095             case 4:
5096               i.seg[i.mem_operands] = &fs;
5097               break;
5098             case 5:
5099               i.seg[i.mem_operands] = &gs;
5100               break;
5101             }
5102
5103           /* Skip the ':' and whitespace.  */
5104           ++op_string;
5105           if (is_space_char (*op_string))
5106             ++op_string;
5107
5108           if (!is_digit_char (*op_string)
5109               && !is_identifier_char (*op_string)
5110               && *op_string != '('
5111               && *op_string != ABSOLUTE_PREFIX)
5112             {
5113               as_bad (_("bad memory operand `%s'"), op_string);
5114               return 0;
5115             }
5116           /* Handle case of %es:*foo.  */
5117           if (*op_string == ABSOLUTE_PREFIX)
5118             {
5119               ++op_string;
5120               if (is_space_char (*op_string))
5121                 ++op_string;
5122               i.types[this_operand] |= JumpAbsolute;
5123             }
5124           goto do_memory_reference;
5125         }
5126       if (*op_string)
5127         {
5128           as_bad (_("junk `%s' after register"), op_string);
5129           return 0;
5130         }
5131       i.types[this_operand] |= r->reg_type & ~BaseIndex;
5132       i.op[this_operand].regs = r;
5133       i.reg_operands++;
5134     }
5135   else if (*op_string == REGISTER_PREFIX)
5136     {
5137       as_bad (_("bad register name `%s'"), op_string);
5138       return 0;
5139     }
5140   else if (*op_string == IMMEDIATE_PREFIX)
5141     {
5142       ++op_string;
5143       if (i.types[this_operand] & JumpAbsolute)
5144         {
5145           as_bad (_("immediate operand illegal with absolute jump"));
5146           return 0;
5147         }
5148       if (!i386_immediate (op_string))
5149         return 0;
5150     }
5151   else if (is_digit_char (*op_string)
5152            || is_identifier_char (*op_string)
5153            || *op_string == '(')
5154     {
5155       /* This is a memory reference of some sort.  */
5156       char *base_string;
5157
5158       /* Start and end of displacement string expression (if found).  */
5159       char *displacement_string_start;
5160       char *displacement_string_end;
5161
5162     do_memory_reference:
5163       if ((i.mem_operands == 1
5164            && (current_templates->start->opcode_modifier & IsString) == 0)
5165           || i.mem_operands == 2)
5166         {
5167           as_bad (_("too many memory references for `%s'"),
5168                   current_templates->start->name);
5169           return 0;
5170         }
5171
5172       /* Check for base index form.  We detect the base index form by
5173          looking for an ')' at the end of the operand, searching
5174          for the '(' matching it, and finding a REGISTER_PREFIX or ','
5175          after the '('.  */
5176       base_string = op_string + strlen (op_string);
5177
5178       --base_string;
5179       if (is_space_char (*base_string))
5180         --base_string;
5181
5182       /* If we only have a displacement, set-up for it to be parsed later.  */
5183       displacement_string_start = op_string;
5184       displacement_string_end = base_string + 1;
5185
5186       if (*base_string == ')')
5187         {
5188           char *temp_string;
5189           unsigned int parens_balanced = 1;
5190           /* We've already checked that the number of left & right ()'s are
5191              equal, so this loop will not be infinite.  */
5192           do
5193             {
5194               base_string--;
5195               if (*base_string == ')')
5196                 parens_balanced++;
5197               if (*base_string == '(')
5198                 parens_balanced--;
5199             }
5200           while (parens_balanced);
5201
5202           temp_string = base_string;
5203
5204           /* Skip past '(' and whitespace.  */
5205           ++base_string;
5206           if (is_space_char (*base_string))
5207             ++base_string;
5208
5209           if (*base_string == ','
5210               || ((i.base_reg = parse_register (base_string, &end_op))
5211                   != NULL))
5212             {
5213               displacement_string_end = temp_string;
5214
5215               i.types[this_operand] |= BaseIndex;
5216
5217               if (i.base_reg)
5218                 {
5219                   base_string = end_op;
5220                   if (is_space_char (*base_string))
5221                     ++base_string;
5222                 }
5223
5224               /* There may be an index reg or scale factor here.  */
5225               if (*base_string == ',')
5226                 {
5227                   ++base_string;
5228                   if (is_space_char (*base_string))
5229                     ++base_string;
5230
5231                   if ((i.index_reg = parse_register (base_string, &end_op))
5232                       != NULL)
5233                     {
5234                       base_string = end_op;
5235                       if (is_space_char (*base_string))
5236                         ++base_string;
5237                       if (*base_string == ',')
5238                         {
5239                           ++base_string;
5240                           if (is_space_char (*base_string))
5241                             ++base_string;
5242                         }
5243                       else if (*base_string != ')')
5244                         {
5245                           as_bad (_("expecting `,' or `)' "
5246                                     "after index register in `%s'"),
5247                                   operand_string);
5248                           return 0;
5249                         }
5250                     }
5251                   else if (*base_string == REGISTER_PREFIX)
5252                     {
5253                       as_bad (_("bad register name `%s'"), base_string);
5254                       return 0;
5255                     }
5256
5257                   /* Check for scale factor.  */
5258                   if (*base_string != ')')
5259                     {
5260                       char *end_scale = i386_scale (base_string);
5261
5262                       if (!end_scale)
5263                         return 0;
5264
5265                       base_string = end_scale;
5266                       if (is_space_char (*base_string))
5267                         ++base_string;
5268                       if (*base_string != ')')
5269                         {
5270                           as_bad (_("expecting `)' "
5271                                     "after scale factor in `%s'"),
5272                                   operand_string);
5273                           return 0;
5274                         }
5275                     }
5276                   else if (!i.index_reg)
5277                     {
5278                       as_bad (_("expecting index register or scale factor "
5279                                 "after `,'; got '%c'"),
5280                               *base_string);
5281                       return 0;
5282                     }
5283                 }
5284               else if (*base_string != ')')
5285                 {
5286                   as_bad (_("expecting `,' or `)' "
5287                             "after base register in `%s'"),
5288                           operand_string);
5289                   return 0;
5290                 }
5291             }
5292           else if (*base_string == REGISTER_PREFIX)
5293             {
5294               as_bad (_("bad register name `%s'"), base_string);
5295               return 0;
5296             }
5297         }
5298
5299       /* If there's an expression beginning the operand, parse it,
5300          assuming displacement_string_start and
5301          displacement_string_end are meaningful.  */
5302       if (displacement_string_start != displacement_string_end)
5303         {
5304           if (!i386_displacement (displacement_string_start,
5305                                   displacement_string_end))
5306             return 0;
5307         }
5308
5309       /* Special case for (%dx) while doing input/output op.  */
5310       if (i.base_reg
5311           && i.base_reg->reg_type == (Reg16 | InOutPortReg)
5312           && i.index_reg == 0
5313           && i.log2_scale_factor == 0
5314           && i.seg[i.mem_operands] == 0
5315           && (i.types[this_operand] & Disp) == 0)
5316         {
5317           i.types[this_operand] = InOutPortReg;
5318           return 1;
5319         }
5320
5321       if (i386_index_check (operand_string) == 0)
5322         return 0;
5323       i.mem_operands++;
5324     }
5325   else
5326     {
5327       /* It's not a memory operand; argh!  */
5328       as_bad (_("invalid char %s beginning operand %d `%s'"),
5329               output_invalid (*op_string),
5330               this_operand + 1,
5331               op_string);
5332       return 0;
5333     }
5334   return 1;                     /* Normal return.  */
5335 }
5336 \f
5337 /* md_estimate_size_before_relax()
5338
5339    Called just before relax() for rs_machine_dependent frags.  The x86
5340    assembler uses these frags to handle variable size jump
5341    instructions.
5342
5343    Any symbol that is now undefined will not become defined.
5344    Return the correct fr_subtype in the frag.
5345    Return the initial "guess for variable size of frag" to caller.
5346    The guess is actually the growth beyond the fixed part.  Whatever
5347    we do to grow the fixed or variable part contributes to our
5348    returned value.  */
5349
5350 int
5351 md_estimate_size_before_relax (fragP, segment)
5352      fragS *fragP;
5353      segT segment;
5354 {
5355   /* We've already got fragP->fr_subtype right;  all we have to do is
5356      check for un-relaxable symbols.  On an ELF system, we can't relax
5357      an externally visible symbol, because it may be overridden by a
5358      shared library.  */
5359   if (S_GET_SEGMENT (fragP->fr_symbol) != segment
5360 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
5361       || (IS_ELF
5362           && (S_IS_EXTERNAL (fragP->fr_symbol)
5363               || S_IS_WEAK (fragP->fr_symbol)))
5364 #endif
5365       )
5366     {
5367       /* Symbol is undefined in this segment, or we need to keep a
5368          reloc so that weak symbols can be overridden.  */
5369       int size = (fragP->fr_subtype & CODE16) ? 2 : 4;
5370       enum bfd_reloc_code_real reloc_type;
5371       unsigned char *opcode;
5372       int old_fr_fix;
5373
5374       if (fragP->fr_var != NO_RELOC)
5375         reloc_type = fragP->fr_var;
5376       else if (size == 2)
5377         reloc_type = BFD_RELOC_16_PCREL;
5378       else
5379         reloc_type = BFD_RELOC_32_PCREL;
5380
5381       old_fr_fix = fragP->fr_fix;
5382       opcode = (unsigned char *) fragP->fr_opcode;
5383
5384       switch (TYPE_FROM_RELAX_STATE (fragP->fr_subtype))
5385         {
5386         case UNCOND_JUMP:
5387           /* Make jmp (0xeb) a (d)word displacement jump.  */
5388           opcode[0] = 0xe9;
5389           fragP->fr_fix += size;
5390           fix_new (fragP, old_fr_fix, size,
5391                    fragP->fr_symbol,
5392                    fragP->fr_offset, 1,
5393                    reloc_type);
5394           break;
5395
5396         case COND_JUMP86:
5397           if (size == 2
5398               && (!no_cond_jump_promotion || fragP->fr_var != NO_RELOC))
5399             {
5400               /* Negate the condition, and branch past an
5401                  unconditional jump.  */
5402               opcode[0] ^= 1;
5403               opcode[1] = 3;
5404               /* Insert an unconditional jump.  */
5405               opcode[2] = 0xe9;
5406               /* We added two extra opcode bytes, and have a two byte
5407                  offset.  */
5408               fragP->fr_fix += 2 + 2;
5409               fix_new (fragP, old_fr_fix + 2, 2,
5410                        fragP->fr_symbol,
5411                        fragP->fr_offset, 1,
5412                        reloc_type);
5413               break;
5414             }
5415           /* Fall through.  */
5416
5417         case COND_JUMP:
5418           if (no_cond_jump_promotion && fragP->fr_var == NO_RELOC)
5419             {
5420               fixS *fixP;
5421
5422               fragP->fr_fix += 1;
5423               fixP = fix_new (fragP, old_fr_fix, 1,
5424                               fragP->fr_symbol,
5425                               fragP->fr_offset, 1,
5426                               BFD_RELOC_8_PCREL);
5427               fixP->fx_signed = 1;
5428               break;
5429             }
5430
5431           /* This changes the byte-displacement jump 0x7N
5432              to the (d)word-displacement jump 0x0f,0x8N.  */
5433           opcode[1] = opcode[0] + 0x10;
5434           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
5435           /* We've added an opcode byte.  */
5436           fragP->fr_fix += 1 + size;
5437           fix_new (fragP, old_fr_fix + 1, size,
5438                    fragP->fr_symbol,
5439                    fragP->fr_offset, 1,
5440                    reloc_type);
5441           break;
5442
5443         default:
5444           BAD_CASE (fragP->fr_subtype);
5445           break;
5446         }
5447       frag_wane (fragP);
5448       return fragP->fr_fix - old_fr_fix;
5449     }
5450
5451   /* Guess size depending on current relax state.  Initially the relax
5452      state will correspond to a short jump and we return 1, because
5453      the variable part of the frag (the branch offset) is one byte
5454      long.  However, we can relax a section more than once and in that
5455      case we must either set fr_subtype back to the unrelaxed state,
5456      or return the value for the appropriate branch.  */
5457   return md_relax_table[fragP->fr_subtype].rlx_length;
5458 }
5459
5460 /* Called after relax() is finished.
5461
5462    In:  Address of frag.
5463         fr_type == rs_machine_dependent.
5464         fr_subtype is what the address relaxed to.
5465
5466    Out: Any fixSs and constants are set up.
5467         Caller will turn frag into a ".space 0".  */
5468
5469 void
5470 md_convert_frag (abfd, sec, fragP)
5471      bfd *abfd ATTRIBUTE_UNUSED;
5472      segT sec ATTRIBUTE_UNUSED;
5473      fragS *fragP;
5474 {
5475   unsigned char *opcode;
5476   unsigned char *where_to_put_displacement = NULL;
5477   offsetT target_address;
5478   offsetT opcode_address;
5479   unsigned int extension = 0;
5480   offsetT displacement_from_opcode_start;
5481
5482   opcode = (unsigned char *) fragP->fr_opcode;
5483
5484   /* Address we want to reach in file space.  */
5485   target_address = S_GET_VALUE (fragP->fr_symbol) + fragP->fr_offset;
5486
5487   /* Address opcode resides at in file space.  */
5488   opcode_address = fragP->fr_address + fragP->fr_fix;
5489
5490   /* Displacement from opcode start to fill into instruction.  */
5491   displacement_from_opcode_start = target_address - opcode_address;
5492
5493   if ((fragP->fr_subtype & BIG) == 0)
5494     {
5495       /* Don't have to change opcode.  */
5496       extension = 1;            /* 1 opcode + 1 displacement  */
5497       where_to_put_displacement = &opcode[1];
5498     }
5499   else
5500     {
5501       if (no_cond_jump_promotion
5502           && TYPE_FROM_RELAX_STATE (fragP->fr_subtype) != UNCOND_JUMP)
5503         as_warn_where (fragP->fr_file, fragP->fr_line,
5504                        _("long jump required"));
5505
5506       switch (fragP->fr_subtype)
5507         {
5508         case ENCODE_RELAX_STATE (UNCOND_JUMP, BIG):
5509           extension = 4;                /* 1 opcode + 4 displacement  */
5510           opcode[0] = 0xe9;
5511           where_to_put_displacement = &opcode[1];
5512           break;
5513
5514         case ENCODE_RELAX_STATE (UNCOND_JUMP, BIG16):
5515           extension = 2;                /* 1 opcode + 2 displacement  */
5516           opcode[0] = 0xe9;
5517           where_to_put_displacement = &opcode[1];
5518           break;
5519
5520         case ENCODE_RELAX_STATE (COND_JUMP, BIG):
5521         case ENCODE_RELAX_STATE (COND_JUMP86, BIG):
5522           extension = 5;                /* 2 opcode + 4 displacement  */
5523           opcode[1] = opcode[0] + 0x10;
5524           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
5525           where_to_put_displacement = &opcode[2];
5526           break;
5527
5528         case ENCODE_RELAX_STATE (COND_JUMP, BIG16):
5529           extension = 3;                /* 2 opcode + 2 displacement  */
5530           opcode[1] = opcode[0] + 0x10;
5531           opcode[0] = TWO_BYTE_OPCODE_ESCAPE;
5532           where_to_put_displacement = &opcode[2];
5533           break;
5534
5535         case ENCODE_RELAX_STATE (COND_JUMP86, BIG16):
5536           extension = 4;
5537           opcode[0] ^= 1;
5538           opcode[1] = 3;
5539           opcode[2] = 0xe9;
5540           where_to_put_displacement = &opcode[3];
5541           break;
5542
5543         default:
5544           BAD_CASE (fragP->fr_subtype);
5545           break;
5546         }
5547     }
5548
5549   /* If size if less then four we are sure that the operand fits,
5550      but if it's 4, then it could be that the displacement is larger
5551      then -/+ 2GB.  */
5552   if (DISP_SIZE_FROM_RELAX_STATE (fragP->fr_subtype) == 4
5553       && object_64bit
5554       && ((addressT) (displacement_from_opcode_start - extension
5555                       + ((addressT) 1 << 31))
5556           > (((addressT) 2 << 31) - 1)))
5557     {
5558       as_bad_where (fragP->fr_file, fragP->fr_line,
5559                     _("jump target out of range"));
5560       /* Make us emit 0.  */
5561       displacement_from_opcode_start = extension;
5562     }
5563   /* Now put displacement after opcode.  */
5564   md_number_to_chars ((char *) where_to_put_displacement,
5565                       (valueT) (displacement_from_opcode_start - extension),
5566                       DISP_SIZE_FROM_RELAX_STATE (fragP->fr_subtype));
5567   fragP->fr_fix += extension;
5568 }
5569 \f
5570 /* Size of byte displacement jmp.  */
5571 int md_short_jump_size = 2;
5572
5573 /* Size of dword displacement jmp.  */
5574 int md_long_jump_size = 5;
5575
5576 void
5577 md_create_short_jump (ptr, from_addr, to_addr, frag, to_symbol)
5578      char *ptr;
5579      addressT from_addr, to_addr;
5580      fragS *frag ATTRIBUTE_UNUSED;
5581      symbolS *to_symbol ATTRIBUTE_UNUSED;
5582 {
5583   offsetT offset;
5584
5585   offset = to_addr - (from_addr + 2);
5586   /* Opcode for byte-disp jump.  */
5587   md_number_to_chars (ptr, (valueT) 0xeb, 1);
5588   md_number_to_chars (ptr + 1, (valueT) offset, 1);
5589 }
5590
5591 void
5592 md_create_long_jump (ptr, from_addr, to_addr, frag, to_symbol)
5593      char *ptr;
5594      addressT from_addr, to_addr;
5595      fragS *frag ATTRIBUTE_UNUSED;
5596      symbolS *to_symbol ATTRIBUTE_UNUSED;
5597 {
5598   offsetT offset;
5599
5600   offset = to_addr - (from_addr + 5);
5601   md_number_to_chars (ptr, (valueT) 0xe9, 1);
5602   md_number_to_chars (ptr + 1, (valueT) offset, 4);
5603 }
5604 \f
5605 /* Apply a fixup (fixS) to segment data, once it has been determined
5606    by our caller that we have all the info we need to fix it up.
5607
5608    On the 386, immediates, displacements, and data pointers are all in
5609    the same (little-endian) format, so we don't need to care about which
5610    we are handling.  */
5611
5612 void
5613 md_apply_fix (fixP, valP, seg)
5614      /* The fix we're to put in.  */
5615      fixS *fixP;
5616      /* Pointer to the value of the bits.  */
5617      valueT *valP;
5618      /* Segment fix is from.  */
5619      segT seg ATTRIBUTE_UNUSED;
5620 {
5621   char *p = fixP->fx_where + fixP->fx_frag->fr_literal;
5622   valueT value = *valP;
5623
5624 #if !defined (TE_Mach)
5625   if (fixP->fx_pcrel)
5626     {
5627       switch (fixP->fx_r_type)
5628         {
5629         default:
5630           break;
5631
5632         case BFD_RELOC_64:
5633           fixP->fx_r_type = BFD_RELOC_64_PCREL;
5634           break;
5635         case BFD_RELOC_32:
5636         case BFD_RELOC_X86_64_32S:
5637           fixP->fx_r_type = BFD_RELOC_32_PCREL;
5638           break;
5639         case BFD_RELOC_16:
5640           fixP->fx_r_type = BFD_RELOC_16_PCREL;
5641           break;
5642         case BFD_RELOC_8:
5643           fixP->fx_r_type = BFD_RELOC_8_PCREL;
5644           break;
5645         }
5646     }
5647
5648   if (fixP->fx_addsy != NULL
5649       && (fixP->fx_r_type == BFD_RELOC_32_PCREL
5650           || fixP->fx_r_type == BFD_RELOC_64_PCREL
5651           || fixP->fx_r_type == BFD_RELOC_16_PCREL
5652           || fixP->fx_r_type == BFD_RELOC_8_PCREL)
5653       && !use_rela_relocations)
5654     {
5655       /* This is a hack.  There should be a better way to handle this.
5656          This covers for the fact that bfd_install_relocation will
5657          subtract the current location (for partial_inplace, PC relative
5658          relocations); see more below.  */
5659 #ifndef OBJ_AOUT
5660       if (IS_ELF
5661 #ifdef TE_PE
5662           || OUTPUT_FLAVOR == bfd_target_coff_flavour
5663 #endif
5664           )
5665         value += fixP->fx_where + fixP->fx_frag->fr_address;
5666 #endif
5667 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
5668       if (IS_ELF)
5669         {
5670           segT sym_seg = S_GET_SEGMENT (fixP->fx_addsy);
5671
5672           if ((sym_seg == seg
5673                || (symbol_section_p (fixP->fx_addsy)
5674                    && sym_seg != absolute_section))
5675               && !generic_force_reloc (fixP))
5676             {
5677               /* Yes, we add the values in twice.  This is because
5678                  bfd_install_relocation subtracts them out again.  I think
5679                  bfd_install_relocation is broken, but I don't dare change
5680                  it.  FIXME.  */
5681               value += fixP->fx_where + fixP->fx_frag->fr_address;
5682             }
5683         }
5684 #endif
5685 #if defined (OBJ_COFF) && defined (TE_PE)
5686       /* For some reason, the PE format does not store a
5687          section address offset for a PC relative symbol.  */
5688       if (S_GET_SEGMENT (fixP->fx_addsy) != seg
5689           || S_IS_WEAK (fixP->fx_addsy))
5690         value += md_pcrel_from (fixP);
5691 #endif
5692     }
5693
5694   /* Fix a few things - the dynamic linker expects certain values here,
5695      and we must not disappoint it.  */
5696 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
5697   if (IS_ELF && fixP->fx_addsy)
5698     switch (fixP->fx_r_type)
5699       {
5700       case BFD_RELOC_386_PLT32:
5701       case BFD_RELOC_X86_64_PLT32:
5702         /* Make the jump instruction point to the address of the operand.  At
5703            runtime we merely add the offset to the actual PLT entry.  */
5704         value = -4;
5705         break;
5706
5707       case BFD_RELOC_386_TLS_GD:
5708       case BFD_RELOC_386_TLS_LDM:
5709       case BFD_RELOC_386_TLS_IE_32:
5710       case BFD_RELOC_386_TLS_IE:
5711       case BFD_RELOC_386_TLS_GOTIE:
5712       case BFD_RELOC_386_TLS_GOTDESC:
5713       case BFD_RELOC_X86_64_TLSGD:
5714       case BFD_RELOC_X86_64_TLSLD:
5715       case BFD_RELOC_X86_64_GOTTPOFF:
5716       case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
5717         value = 0; /* Fully resolved at runtime.  No addend.  */
5718         /* Fallthrough */
5719       case BFD_RELOC_386_TLS_LE:
5720       case BFD_RELOC_386_TLS_LDO_32:
5721       case BFD_RELOC_386_TLS_LE_32:
5722       case BFD_RELOC_X86_64_DTPOFF32:
5723       case BFD_RELOC_X86_64_DTPOFF64:
5724       case BFD_RELOC_X86_64_TPOFF32:
5725       case BFD_RELOC_X86_64_TPOFF64:
5726         S_SET_THREAD_LOCAL (fixP->fx_addsy);
5727         break;
5728
5729       case BFD_RELOC_386_TLS_DESC_CALL:
5730       case BFD_RELOC_X86_64_TLSDESC_CALL:
5731         value = 0; /* Fully resolved at runtime.  No addend.  */
5732         S_SET_THREAD_LOCAL (fixP->fx_addsy);
5733         fixP->fx_done = 0;
5734         return;
5735
5736       case BFD_RELOC_386_GOT32:
5737       case BFD_RELOC_X86_64_GOT32:
5738         value = 0; /* Fully resolved at runtime.  No addend.  */
5739         break;
5740
5741       case BFD_RELOC_VTABLE_INHERIT:
5742       case BFD_RELOC_VTABLE_ENTRY:
5743         fixP->fx_done = 0;
5744         return;
5745
5746       default:
5747         break;
5748       }
5749 #endif /* defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)  */
5750   *valP = value;
5751 #endif /* !defined (TE_Mach)  */
5752
5753   /* Are we finished with this relocation now?  */
5754   if (fixP->fx_addsy == NULL)
5755     fixP->fx_done = 1;
5756   else if (use_rela_relocations)
5757     {
5758       fixP->fx_no_overflow = 1;
5759       /* Remember value for tc_gen_reloc.  */
5760       fixP->fx_addnumber = value;
5761       value = 0;
5762     }
5763
5764   md_number_to_chars (p, value, fixP->fx_size);
5765 }
5766 \f
5767 #define MAX_LITTLENUMS 6
5768
5769 /* Turn the string pointed to by litP into a floating point constant
5770    of type TYPE, and emit the appropriate bytes.  The number of
5771    LITTLENUMS emitted is stored in *SIZEP.  An error message is
5772    returned, or NULL on OK.  */
5773
5774 char *
5775 md_atof (type, litP, sizeP)
5776      int type;
5777      char *litP;
5778      int *sizeP;
5779 {
5780   int prec;
5781   LITTLENUM_TYPE words[MAX_LITTLENUMS];
5782   LITTLENUM_TYPE *wordP;
5783   char *t;
5784
5785   switch (type)
5786     {
5787     case 'f':
5788     case 'F':
5789       prec = 2;
5790       break;
5791
5792     case 'd':
5793     case 'D':
5794       prec = 4;
5795       break;
5796
5797     case 'x':
5798     case 'X':
5799       prec = 5;
5800       break;
5801
5802     default:
5803       *sizeP = 0;
5804       return _("Bad call to md_atof ()");
5805     }
5806   t = atof_ieee (input_line_pointer, type, words);
5807   if (t)
5808     input_line_pointer = t;
5809
5810   *sizeP = prec * sizeof (LITTLENUM_TYPE);
5811   /* This loops outputs the LITTLENUMs in REVERSE order; in accord with
5812      the bigendian 386.  */
5813   for (wordP = words + prec - 1; prec--;)
5814     {
5815       md_number_to_chars (litP, (valueT) (*wordP--), sizeof (LITTLENUM_TYPE));
5816       litP += sizeof (LITTLENUM_TYPE);
5817     }
5818   return 0;
5819 }
5820 \f
5821 static char output_invalid_buf[sizeof (unsigned char) * 2 + 6];
5822
5823 static char *
5824 output_invalid (int c)
5825 {
5826   if (ISPRINT (c))
5827     snprintf (output_invalid_buf, sizeof (output_invalid_buf),
5828               "'%c'", c);
5829   else
5830     snprintf (output_invalid_buf, sizeof (output_invalid_buf),
5831               "(0x%x)", (unsigned char) c);
5832   return output_invalid_buf;
5833 }
5834
5835 /* REG_STRING starts *before* REGISTER_PREFIX.  */
5836
5837 static const reg_entry *
5838 parse_real_register (char *reg_string, char **end_op)
5839 {
5840   char *s = reg_string;
5841   char *p;
5842   char reg_name_given[MAX_REG_NAME_SIZE + 1];
5843   const reg_entry *r;
5844
5845   /* Skip possible REGISTER_PREFIX and possible whitespace.  */
5846   if (*s == REGISTER_PREFIX)
5847     ++s;
5848
5849   if (is_space_char (*s))
5850     ++s;
5851
5852   p = reg_name_given;
5853   while ((*p++ = register_chars[(unsigned char) *s]) != '\0')
5854     {
5855       if (p >= reg_name_given + MAX_REG_NAME_SIZE)
5856         return (const reg_entry *) NULL;
5857       s++;
5858     }
5859
5860   /* For naked regs, make sure that we are not dealing with an identifier.
5861      This prevents confusing an identifier like `eax_var' with register
5862      `eax'.  */
5863   if (allow_naked_reg && identifier_chars[(unsigned char) *s])
5864     return (const reg_entry *) NULL;
5865
5866   *end_op = s;
5867
5868   r = (const reg_entry *) hash_find (reg_hash, reg_name_given);
5869
5870   /* Handle floating point regs, allowing spaces in the (i) part.  */
5871   if (r == i386_regtab /* %st is first entry of table  */)
5872     {
5873       if (is_space_char (*s))
5874         ++s;
5875       if (*s == '(')
5876         {
5877           ++s;
5878           if (is_space_char (*s))
5879             ++s;
5880           if (*s >= '0' && *s <= '7')
5881             {
5882               int fpr = *s - '0';
5883               ++s;
5884               if (is_space_char (*s))
5885                 ++s;
5886               if (*s == ')')
5887                 {
5888                   *end_op = s + 1;
5889                   r = hash_find (reg_hash, "st(0)");
5890                   know (r);
5891                   return r + fpr;
5892                 }
5893             }
5894           /* We have "%st(" then garbage.  */
5895           return (const reg_entry *) NULL;
5896         }
5897     }
5898
5899   if (r != NULL
5900       && ((r->reg_flags & (RegRex64 | RegRex))
5901           || (r->reg_type & Reg64))
5902       && (r->reg_type != Control || !(cpu_arch_flags & CpuSledgehammer))
5903       && flag_code != CODE_64BIT)
5904     return (const reg_entry *) NULL;
5905
5906   return r;
5907 }
5908
5909 /* REG_STRING starts *before* REGISTER_PREFIX.  */
5910
5911 static const reg_entry *
5912 parse_register (char *reg_string, char **end_op)
5913 {
5914   const reg_entry *r;
5915
5916   if (*reg_string == REGISTER_PREFIX || allow_naked_reg)
5917     r = parse_real_register (reg_string, end_op);
5918   else
5919     r = NULL;
5920   if (!r)
5921     {
5922       char *save = input_line_pointer;
5923       char c;
5924       symbolS *symbolP;
5925
5926       input_line_pointer = reg_string;
5927       c = get_symbol_end ();
5928       symbolP = symbol_find (reg_string);
5929       if (symbolP && S_GET_SEGMENT (symbolP) == reg_section)
5930         {
5931           const expressionS *e = symbol_get_value_expression (symbolP);
5932
5933           know (e->X_op == O_register);
5934           know (e->X_add_number >= 0
5935                 && (valueT) e->X_add_number < i386_regtab_size);
5936           r = i386_regtab + e->X_add_number;
5937           *end_op = input_line_pointer;
5938         }
5939       *input_line_pointer = c;
5940       input_line_pointer = save;
5941     }
5942   return r;
5943 }
5944
5945 int
5946 i386_parse_name (char *name, expressionS *e, char *nextcharP)
5947 {
5948   const reg_entry *r;
5949   char *end = input_line_pointer;
5950
5951   *end = *nextcharP;
5952   r = parse_register (name, &input_line_pointer);
5953   if (r && end <= input_line_pointer)
5954     {
5955       *nextcharP = *input_line_pointer;
5956       *input_line_pointer = 0;
5957       e->X_op = O_register;
5958       e->X_add_number = r - i386_regtab;
5959       return 1;
5960     }
5961   input_line_pointer = end;
5962   *end = 0;
5963   return 0;
5964 }
5965
5966 void
5967 md_operand (expressionS *e)
5968 {
5969   if (*input_line_pointer == REGISTER_PREFIX)
5970     {
5971       char *end;
5972       const reg_entry *r = parse_real_register (input_line_pointer, &end);
5973
5974       if (r)
5975         {
5976           e->X_op = O_register;
5977           e->X_add_number = r - i386_regtab;
5978           input_line_pointer = end;
5979         }
5980     }
5981 }
5982
5983 \f
5984 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
5985 const char *md_shortopts = "kVQ:sqn";
5986 #else
5987 const char *md_shortopts = "qn";
5988 #endif
5989
5990 #define OPTION_32 (OPTION_MD_BASE + 0)
5991 #define OPTION_64 (OPTION_MD_BASE + 1)
5992 #define OPTION_DIVIDE (OPTION_MD_BASE + 2)
5993 #define OPTION_MARCH (OPTION_MD_BASE + 3)
5994 #define OPTION_MTUNE (OPTION_MD_BASE + 4)
5995
5996 struct option md_longopts[] =
5997 {
5998   {"32", no_argument, NULL, OPTION_32},
5999 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) || defined(TE_PEP)
6000   {"64", no_argument, NULL, OPTION_64},
6001 #endif
6002   {"divide", no_argument, NULL, OPTION_DIVIDE},
6003   {"march", required_argument, NULL, OPTION_MARCH},
6004   {"mtune", required_argument, NULL, OPTION_MTUNE},
6005   {NULL, no_argument, NULL, 0}
6006 };
6007 size_t md_longopts_size = sizeof (md_longopts);
6008
6009 int
6010 md_parse_option (int c, char *arg)
6011 {
6012   unsigned int i;
6013
6014   switch (c)
6015     {
6016     case 'n':
6017       optimize_align_code = 0;
6018       break;
6019
6020     case 'q':
6021       quiet_warnings = 1;
6022       break;
6023
6024 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
6025       /* -Qy, -Qn: SVR4 arguments controlling whether a .comment section
6026          should be emitted or not.  FIXME: Not implemented.  */
6027     case 'Q':
6028       break;
6029
6030       /* -V: SVR4 argument to print version ID.  */
6031     case 'V':
6032       print_version_id ();
6033       break;
6034
6035       /* -k: Ignore for FreeBSD compatibility.  */
6036     case 'k':
6037       break;
6038
6039     case 's':
6040       /* -s: On i386 Solaris, this tells the native assembler to use
6041          .stab instead of .stab.excl.  We always use .stab anyhow.  */
6042       break;
6043 #endif
6044 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) || defined(TE_PEP)
6045     case OPTION_64:
6046       {
6047         const char **list, **l;
6048
6049         list = bfd_target_list ();
6050         for (l = list; *l != NULL; l++)
6051           if (CONST_STRNEQ (*l, "elf64-x86-64")
6052               || strcmp (*l, "coff-x86-64") == 0
6053               || strcmp (*l, "pe-x86-64") == 0
6054               || strcmp (*l, "pei-x86-64") == 0)
6055             {
6056               default_arch = "x86_64";
6057               break;
6058             }
6059         if (*l == NULL)
6060           as_fatal (_("No compiled in support for x86_64"));
6061         free (list);
6062       }
6063       break;
6064 #endif
6065
6066     case OPTION_32:
6067       default_arch = "i386";
6068       break;
6069
6070     case OPTION_DIVIDE:
6071 #ifdef SVR4_COMMENT_CHARS
6072       {
6073         char *n, *t;
6074         const char *s;
6075
6076         n = (char *) xmalloc (strlen (i386_comment_chars) + 1);
6077         t = n;
6078         for (s = i386_comment_chars; *s != '\0'; s++)
6079           if (*s != '/')
6080             *t++ = *s;
6081         *t = '\0';
6082         i386_comment_chars = n;
6083       }
6084 #endif
6085       break;
6086
6087     case OPTION_MARCH:
6088       if (*arg == '.')
6089         as_fatal (_("Invalid -march= option: `%s'"), arg);
6090       for (i = 0; i < ARRAY_SIZE (cpu_arch); i++)
6091         {
6092           if (strcmp (arg, cpu_arch [i].name) == 0)
6093             {
6094               cpu_arch_isa = cpu_arch[i].type;
6095               cpu_arch_isa_flags = cpu_arch[i].flags;
6096               if (!cpu_arch_tune_set)
6097                 {
6098                   cpu_arch_tune = cpu_arch_isa;
6099                   cpu_arch_tune_flags = cpu_arch_isa_flags;
6100                 }
6101               break;
6102             }
6103         }
6104       if (i >= ARRAY_SIZE (cpu_arch))
6105         as_fatal (_("Invalid -march= option: `%s'"), arg);
6106       break;
6107
6108     case OPTION_MTUNE:
6109       if (*arg == '.')
6110         as_fatal (_("Invalid -mtune= option: `%s'"), arg);
6111       for (i = 0; i < ARRAY_SIZE (cpu_arch); i++)
6112         {
6113           if (strcmp (arg, cpu_arch [i].name) == 0)
6114             {
6115               cpu_arch_tune_set = 1;
6116               cpu_arch_tune = cpu_arch [i].type;
6117               cpu_arch_tune_flags = cpu_arch[i].flags;
6118               break;
6119             }
6120         }
6121       if (i >= ARRAY_SIZE (cpu_arch))
6122         as_fatal (_("Invalid -mtune= option: `%s'"), arg);
6123       break;
6124
6125     default:
6126       return 0;
6127     }
6128   return 1;
6129 }
6130
6131 void
6132 md_show_usage (stream)
6133      FILE *stream;
6134 {
6135 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
6136   fprintf (stream, _("\
6137   -Q                      ignored\n\
6138   -V                      print assembler version number\n\
6139   -k                      ignored\n"));
6140 #endif
6141   fprintf (stream, _("\
6142   -n                      Do not optimize code alignment\n\
6143   -q                      quieten some warnings\n"));
6144 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
6145   fprintf (stream, _("\
6146   -s                      ignored\n"));
6147 #endif
6148 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) || defined(TE_PEP)
6149   fprintf (stream, _("\
6150   --32/--64               generate 32bit/64bit code\n"));
6151 #endif
6152 #ifdef SVR4_COMMENT_CHARS
6153   fprintf (stream, _("\
6154   --divide                do not treat `/' as a comment character\n"));
6155 #else
6156   fprintf (stream, _("\
6157   --divide                ignored\n"));
6158 #endif
6159   fprintf (stream, _("\
6160   -march=CPU/-mtune=CPU   generate code/optimize for CPU, where CPU is one of:\n\
6161                            i386, i486, pentium, pentiumpro, pentium4, nocona,\n\
6162                            core, core2, k6, athlon, k8, generic32, generic64\n"));
6163
6164 }
6165
6166 #if ((defined (OBJ_MAYBE_COFF) && defined (OBJ_MAYBE_AOUT)) \
6167      || defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF) || defined (TE_PEP))
6168
6169 /* Pick the target format to use.  */
6170
6171 const char *
6172 i386_target_format (void)
6173 {
6174   if (!strcmp (default_arch, "x86_64"))
6175     {
6176       set_code_flag (CODE_64BIT);
6177       if (cpu_arch_isa_flags == 0)
6178         cpu_arch_isa_flags = Cpu186|Cpu286|Cpu386|Cpu486
6179                              |Cpu586|Cpu686|CpuP4|CpuMMX|CpuMMX2
6180                              |CpuSSE|CpuSSE2;
6181       if (cpu_arch_tune_flags == 0)
6182         cpu_arch_tune_flags = Cpu186|Cpu286|Cpu386|Cpu486
6183                               |Cpu586|Cpu686|CpuP4|CpuMMX|CpuMMX2
6184                               |CpuSSE|CpuSSE2;
6185     }
6186   else if (!strcmp (default_arch, "i386"))
6187     {
6188       set_code_flag (CODE_32BIT);
6189       if (cpu_arch_isa_flags == 0)
6190         cpu_arch_isa_flags = Cpu186|Cpu286|Cpu386;
6191       if (cpu_arch_tune_flags == 0)
6192         cpu_arch_tune_flags = Cpu186|Cpu286|Cpu386;
6193     }
6194   else
6195     as_fatal (_("Unknown architecture"));
6196   switch (OUTPUT_FLAVOR)
6197     {
6198 #ifdef TE_PEP
6199     case bfd_target_coff_flavour:
6200       return flag_code == CODE_64BIT ? COFF_TARGET_FORMAT : "coff-i386";
6201       break;
6202 #endif
6203 #ifdef OBJ_MAYBE_AOUT
6204     case bfd_target_aout_flavour:
6205       return AOUT_TARGET_FORMAT;
6206 #endif
6207 #ifdef OBJ_MAYBE_COFF
6208     case bfd_target_coff_flavour:
6209       return "coff-i386";
6210 #endif
6211 #if defined (OBJ_MAYBE_ELF) || defined (OBJ_ELF)
6212     case bfd_target_elf_flavour:
6213       {
6214         if (flag_code == CODE_64BIT)
6215           {
6216             object_64bit = 1;
6217             use_rela_relocations = 1;
6218           }
6219         return flag_code == CODE_64BIT ? ELF_TARGET_FORMAT64 : ELF_TARGET_FORMAT;
6220       }
6221 #endif
6222     default:
6223       abort ();
6224       return NULL;
6225     }
6226 }
6227
6228 #endif /* OBJ_MAYBE_ more than one  */
6229
6230 #if (defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF))
6231 void
6232 i386_elf_emit_arch_note (void)
6233 {
6234   if (IS_ELF && cpu_arch_name != NULL)
6235     {
6236       char *p;
6237       asection *seg = now_seg;
6238       subsegT subseg = now_subseg;
6239       Elf_Internal_Note i_note;
6240       Elf_External_Note e_note;
6241       asection *note_secp;
6242       int len;
6243
6244       /* Create the .note section.  */
6245       note_secp = subseg_new (".note", 0);
6246       bfd_set_section_flags (stdoutput,
6247                              note_secp,
6248                              SEC_HAS_CONTENTS | SEC_READONLY);
6249
6250       /* Process the arch string.  */
6251       len = strlen (cpu_arch_name);
6252
6253       i_note.namesz = len + 1;
6254       i_note.descsz = 0;
6255       i_note.type = NT_ARCH;
6256       p = frag_more (sizeof (e_note.namesz));
6257       md_number_to_chars (p, (valueT) i_note.namesz, sizeof (e_note.namesz));
6258       p = frag_more (sizeof (e_note.descsz));
6259       md_number_to_chars (p, (valueT) i_note.descsz, sizeof (e_note.descsz));
6260       p = frag_more (sizeof (e_note.type));
6261       md_number_to_chars (p, (valueT) i_note.type, sizeof (e_note.type));
6262       p = frag_more (len + 1);
6263       strcpy (p, cpu_arch_name);
6264
6265       frag_align (2, 0, 0);
6266
6267       subseg_set (seg, subseg);
6268     }
6269 }
6270 #endif
6271 \f
6272 symbolS *
6273 md_undefined_symbol (name)
6274      char *name;
6275 {
6276   if (name[0] == GLOBAL_OFFSET_TABLE_NAME[0]
6277       && name[1] == GLOBAL_OFFSET_TABLE_NAME[1]
6278       && name[2] == GLOBAL_OFFSET_TABLE_NAME[2]
6279       && strcmp (name, GLOBAL_OFFSET_TABLE_NAME) == 0)
6280     {
6281       if (!GOT_symbol)
6282         {
6283           if (symbol_find (name))
6284             as_bad (_("GOT already in symbol table"));
6285           GOT_symbol = symbol_new (name, undefined_section,
6286                                    (valueT) 0, &zero_address_frag);
6287         };
6288       return GOT_symbol;
6289     }
6290   return 0;
6291 }
6292
6293 /* Round up a section size to the appropriate boundary.  */
6294
6295 valueT
6296 md_section_align (segment, size)
6297      segT segment ATTRIBUTE_UNUSED;
6298      valueT size;
6299 {
6300 #if (defined (OBJ_AOUT) || defined (OBJ_MAYBE_AOUT))
6301   if (OUTPUT_FLAVOR == bfd_target_aout_flavour)
6302     {
6303       /* For a.out, force the section size to be aligned.  If we don't do
6304          this, BFD will align it for us, but it will not write out the
6305          final bytes of the section.  This may be a bug in BFD, but it is
6306          easier to fix it here since that is how the other a.out targets
6307          work.  */
6308       int align;
6309
6310       align = bfd_get_section_alignment (stdoutput, segment);
6311       size = ((size + (1 << align) - 1) & ((valueT) -1 << align));
6312     }
6313 #endif
6314
6315   return size;
6316 }
6317
6318 /* On the i386, PC-relative offsets are relative to the start of the
6319    next instruction.  That is, the address of the offset, plus its
6320    size, since the offset is always the last part of the insn.  */
6321
6322 long
6323 md_pcrel_from (fixS *fixP)
6324 {
6325   return fixP->fx_size + fixP->fx_where + fixP->fx_frag->fr_address;
6326 }
6327
6328 #ifndef I386COFF
6329
6330 static void
6331 s_bss (int ignore ATTRIBUTE_UNUSED)
6332 {
6333   int temp;
6334
6335 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
6336   if (IS_ELF)
6337     obj_elf_section_change_hook ();
6338 #endif
6339   temp = get_absolute_expression ();
6340   subseg_set (bss_section, (subsegT) temp);
6341   demand_empty_rest_of_line ();
6342 }
6343
6344 #endif
6345
6346 void
6347 i386_validate_fix (fixS *fixp)
6348 {
6349   if (fixp->fx_subsy && fixp->fx_subsy == GOT_symbol)
6350     {
6351       if (fixp->fx_r_type == BFD_RELOC_32_PCREL)
6352         {
6353           if (!object_64bit)
6354             abort ();
6355           fixp->fx_r_type = BFD_RELOC_X86_64_GOTPCREL;
6356         }
6357       else
6358         {
6359           if (!object_64bit)
6360             fixp->fx_r_type = BFD_RELOC_386_GOTOFF;
6361           else
6362             fixp->fx_r_type = BFD_RELOC_X86_64_GOTOFF64;
6363         }
6364       fixp->fx_subsy = 0;
6365     }
6366 }
6367
6368 arelent *
6369 tc_gen_reloc (section, fixp)
6370      asection *section ATTRIBUTE_UNUSED;
6371      fixS *fixp;
6372 {
6373   arelent *rel;
6374   bfd_reloc_code_real_type code;
6375
6376   switch (fixp->fx_r_type)
6377     {
6378     case BFD_RELOC_X86_64_PLT32:
6379     case BFD_RELOC_X86_64_GOT32:
6380     case BFD_RELOC_X86_64_GOTPCREL:
6381     case BFD_RELOC_386_PLT32:
6382     case BFD_RELOC_386_GOT32:
6383     case BFD_RELOC_386_GOTOFF:
6384     case BFD_RELOC_386_GOTPC:
6385     case BFD_RELOC_386_TLS_GD:
6386     case BFD_RELOC_386_TLS_LDM:
6387     case BFD_RELOC_386_TLS_LDO_32:
6388     case BFD_RELOC_386_TLS_IE_32:
6389     case BFD_RELOC_386_TLS_IE:
6390     case BFD_RELOC_386_TLS_GOTIE:
6391     case BFD_RELOC_386_TLS_LE_32:
6392     case BFD_RELOC_386_TLS_LE:
6393     case BFD_RELOC_386_TLS_GOTDESC:
6394     case BFD_RELOC_386_TLS_DESC_CALL:
6395     case BFD_RELOC_X86_64_TLSGD:
6396     case BFD_RELOC_X86_64_TLSLD:
6397     case BFD_RELOC_X86_64_DTPOFF32:
6398     case BFD_RELOC_X86_64_DTPOFF64:
6399     case BFD_RELOC_X86_64_GOTTPOFF:
6400     case BFD_RELOC_X86_64_TPOFF32:
6401     case BFD_RELOC_X86_64_TPOFF64:
6402     case BFD_RELOC_X86_64_GOTOFF64:
6403     case BFD_RELOC_X86_64_GOTPC32:
6404     case BFD_RELOC_X86_64_GOT64:
6405     case BFD_RELOC_X86_64_GOTPCREL64:
6406     case BFD_RELOC_X86_64_GOTPC64:
6407     case BFD_RELOC_X86_64_GOTPLT64:
6408     case BFD_RELOC_X86_64_PLTOFF64:
6409     case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
6410     case BFD_RELOC_X86_64_TLSDESC_CALL:
6411     case BFD_RELOC_RVA:
6412     case BFD_RELOC_VTABLE_ENTRY:
6413     case BFD_RELOC_VTABLE_INHERIT:
6414 #ifdef TE_PE
6415     case BFD_RELOC_32_SECREL:
6416 #endif
6417       code = fixp->fx_r_type;
6418       break;
6419     case BFD_RELOC_X86_64_32S:
6420       if (!fixp->fx_pcrel)
6421         {
6422           /* Don't turn BFD_RELOC_X86_64_32S into BFD_RELOC_32.  */
6423           code = fixp->fx_r_type;
6424           break;
6425         }
6426     default:
6427       if (fixp->fx_pcrel)
6428         {
6429           switch (fixp->fx_size)
6430             {
6431             default:
6432               as_bad_where (fixp->fx_file, fixp->fx_line,
6433                             _("can not do %d byte pc-relative relocation"),
6434                             fixp->fx_size);
6435               code = BFD_RELOC_32_PCREL;
6436               break;
6437             case 1: code = BFD_RELOC_8_PCREL;  break;
6438             case 2: code = BFD_RELOC_16_PCREL; break;
6439             case 4: code = BFD_RELOC_32_PCREL; break;
6440 #ifdef BFD64
6441             case 8: code = BFD_RELOC_64_PCREL; break;
6442 #endif
6443             }
6444         }
6445       else
6446         {
6447           switch (fixp->fx_size)
6448             {
6449             default:
6450               as_bad_where (fixp->fx_file, fixp->fx_line,
6451                             _("can not do %d byte relocation"),
6452                             fixp->fx_size);
6453               code = BFD_RELOC_32;
6454               break;
6455             case 1: code = BFD_RELOC_8;  break;
6456             case 2: code = BFD_RELOC_16; break;
6457             case 4: code = BFD_RELOC_32; break;
6458 #ifdef BFD64
6459             case 8: code = BFD_RELOC_64; break;
6460 #endif
6461             }
6462         }
6463       break;
6464     }
6465
6466   if ((code == BFD_RELOC_32
6467        || code == BFD_RELOC_32_PCREL
6468        || code == BFD_RELOC_X86_64_32S)
6469       && GOT_symbol
6470       && fixp->fx_addsy == GOT_symbol)
6471     {
6472       if (!object_64bit)
6473         code = BFD_RELOC_386_GOTPC;
6474       else
6475         code = BFD_RELOC_X86_64_GOTPC32;
6476     }
6477   if ((code == BFD_RELOC_64 || code == BFD_RELOC_64_PCREL)
6478       && GOT_symbol
6479       && fixp->fx_addsy == GOT_symbol)
6480     {
6481       code = BFD_RELOC_X86_64_GOTPC64;
6482     }
6483
6484   rel = (arelent *) xmalloc (sizeof (arelent));
6485   rel->sym_ptr_ptr = (asymbol **) xmalloc (sizeof (asymbol *));
6486   *rel->sym_ptr_ptr = symbol_get_bfdsym (fixp->fx_addsy);
6487
6488   rel->address = fixp->fx_frag->fr_address + fixp->fx_where;
6489
6490   if (!use_rela_relocations)
6491     {
6492       /* HACK: Since i386 ELF uses Rel instead of Rela, encode the
6493          vtable entry to be used in the relocation's section offset.  */
6494       if (fixp->fx_r_type == BFD_RELOC_VTABLE_ENTRY)
6495         rel->address = fixp->fx_offset;
6496
6497       rel->addend = 0;
6498     }
6499   /* Use the rela in 64bit mode.  */
6500   else
6501     {
6502       if (!fixp->fx_pcrel)
6503         rel->addend = fixp->fx_offset;
6504       else
6505         switch (code)
6506           {
6507           case BFD_RELOC_X86_64_PLT32:
6508           case BFD_RELOC_X86_64_GOT32:
6509           case BFD_RELOC_X86_64_GOTPCREL:
6510           case BFD_RELOC_X86_64_TLSGD:
6511           case BFD_RELOC_X86_64_TLSLD:
6512           case BFD_RELOC_X86_64_GOTTPOFF:
6513           case BFD_RELOC_X86_64_GOTPC32_TLSDESC:
6514           case BFD_RELOC_X86_64_TLSDESC_CALL:
6515             rel->addend = fixp->fx_offset - fixp->fx_size;
6516             break;
6517           default:
6518             rel->addend = (section->vma
6519                            - fixp->fx_size
6520                            + fixp->fx_addnumber
6521                            + md_pcrel_from (fixp));
6522             break;
6523           }
6524     }
6525
6526   rel->howto = bfd_reloc_type_lookup (stdoutput, code);
6527   if (rel->howto == NULL)
6528     {
6529       as_bad_where (fixp->fx_file, fixp->fx_line,
6530                     _("cannot represent relocation type %s"),
6531                     bfd_get_reloc_code_name (code));
6532       /* Set howto to a garbage value so that we can keep going.  */
6533       rel->howto = bfd_reloc_type_lookup (stdoutput, BFD_RELOC_32);
6534       assert (rel->howto != NULL);
6535     }
6536
6537   return rel;
6538 }
6539
6540 \f
6541 /* Parse operands using Intel syntax. This implements a recursive descent
6542    parser based on the BNF grammar published in Appendix B of the MASM 6.1
6543    Programmer's Guide.
6544
6545    FIXME: We do not recognize the full operand grammar defined in the MASM
6546           documentation.  In particular, all the structure/union and
6547           high-level macro operands are missing.
6548
6549    Uppercase words are terminals, lower case words are non-terminals.
6550    Objects surrounded by double brackets '[[' ']]' are optional. Vertical
6551    bars '|' denote choices. Most grammar productions are implemented in
6552    functions called 'intel_<production>'.
6553
6554    Initial production is 'expr'.
6555
6556     addOp               + | -
6557
6558     alpha               [a-zA-Z]
6559
6560     binOp               & | AND | \| | OR | ^ | XOR
6561
6562     byteRegister        AL | AH | BL | BH | CL | CH | DL | DH
6563
6564     constant            digits [[ radixOverride ]]
6565
6566     dataType            BYTE | WORD | DWORD | FWORD | QWORD | TBYTE | OWORD | XMMWORD
6567
6568     digits              decdigit
6569                         | digits decdigit
6570                         | digits hexdigit
6571
6572     decdigit            [0-9]
6573
6574     e04                 e04 addOp e05
6575                         | e05
6576
6577     e05                 e05 binOp e06
6578                         | e06
6579
6580     e06                 e06 mulOp e09
6581                         | e09
6582
6583     e09                 OFFSET e10
6584                         | SHORT e10
6585                         | + e10
6586                         | - e10
6587                         | ~ e10
6588                         | NOT e10
6589                         | e09 PTR e10
6590                         | e09 : e10
6591                         | e10
6592
6593     e10                 e10 [ expr ]
6594                         | e11
6595
6596     e11                 ( expr )
6597                         | [ expr ]
6598                         | constant
6599                         | dataType
6600                         | id
6601                         | $
6602                         | register
6603
6604  => expr                expr cmpOp e04
6605                         | e04
6606
6607     gpRegister          AX | EAX | BX | EBX | CX | ECX | DX | EDX
6608                         | BP | EBP | SP | ESP | DI | EDI | SI | ESI
6609
6610     hexdigit            a | b | c | d | e | f
6611                         | A | B | C | D | E | F
6612
6613     id                  alpha
6614                         | id alpha
6615                         | id decdigit
6616
6617     mulOp               * | / | % | MOD | << | SHL | >> | SHR
6618
6619     quote               " | '
6620
6621     register            specialRegister
6622                         | gpRegister
6623                         | byteRegister
6624
6625     segmentRegister     CS | DS | ES | FS | GS | SS
6626
6627     specialRegister     CR0 | CR2 | CR3 | CR4
6628                         | DR0 | DR1 | DR2 | DR3 | DR6 | DR7
6629                         | TR3 | TR4 | TR5 | TR6 | TR7
6630
6631     We simplify the grammar in obvious places (e.g., register parsing is
6632     done by calling parse_register) and eliminate immediate left recursion
6633     to implement a recursive-descent parser.
6634
6635     expr        e04 expr'
6636
6637     expr'       cmpOp e04 expr'
6638                 | Empty
6639
6640     e04         e05 e04'
6641
6642     e04'        addOp e05 e04'
6643                 | Empty
6644
6645     e05         e06 e05'
6646
6647     e05'        binOp e06 e05'
6648                 | Empty
6649
6650     e06         e09 e06'
6651
6652     e06'        mulOp e09 e06'
6653                 | Empty
6654
6655     e09         OFFSET e10 e09'
6656                 | SHORT e10'
6657                 | + e10'
6658                 | - e10'
6659                 | ~ e10'
6660                 | NOT e10'
6661                 | e10 e09'
6662
6663     e09'        PTR e10 e09'
6664                 | : e10 e09'
6665                 | Empty
6666
6667     e10         e11 e10'
6668
6669     e10'        [ expr ] e10'
6670                 | Empty
6671
6672     e11         ( expr )
6673                 | [ expr ]
6674                 | BYTE
6675                 | WORD
6676                 | DWORD
6677                 | FWORD
6678                 | QWORD
6679                 | TBYTE
6680                 | OWORD
6681                 | XMMWORD
6682                 | .
6683                 | $
6684                 | register
6685                 | id
6686                 | constant  */
6687
6688 /* Parsing structure for the intel syntax parser. Used to implement the
6689    semantic actions for the operand grammar.  */
6690 struct intel_parser_s
6691   {
6692     char *op_string;            /* The string being parsed.  */
6693     int got_a_float;            /* Whether the operand is a float.  */
6694     int op_modifier;            /* Operand modifier.  */
6695     int is_mem;                 /* 1 if operand is memory reference.  */
6696     int in_offset;              /* >=1 if parsing operand of offset.  */
6697     int in_bracket;             /* >=1 if parsing operand in brackets.  */
6698     const reg_entry *reg;       /* Last register reference found.  */
6699     char *disp;                 /* Displacement string being built.  */
6700     char *next_operand;         /* Resume point when splitting operands.  */
6701   };
6702
6703 static struct intel_parser_s intel_parser;
6704
6705 /* Token structure for parsing intel syntax.  */
6706 struct intel_token
6707   {
6708     int code;                   /* Token code.  */
6709     const reg_entry *reg;       /* Register entry for register tokens.  */
6710     char *str;                  /* String representation.  */
6711   };
6712
6713 static struct intel_token cur_token, prev_token;
6714
6715 /* Token codes for the intel parser. Since T_SHORT is already used
6716    by COFF, undefine it first to prevent a warning.  */
6717 #define T_NIL           -1
6718 #define T_CONST         1
6719 #define T_REG           2
6720 #define T_BYTE          3
6721 #define T_WORD          4
6722 #define T_DWORD         5
6723 #define T_FWORD         6
6724 #define T_QWORD         7
6725 #define T_TBYTE         8
6726 #define T_XMMWORD       9
6727 #undef  T_SHORT
6728 #define T_SHORT         10
6729 #define T_OFFSET        11
6730 #define T_PTR           12
6731 #define T_ID            13
6732 #define T_SHL           14
6733 #define T_SHR           15
6734
6735 /* Prototypes for intel parser functions.  */
6736 static int intel_match_token (int);
6737 static void intel_putback_token (void);
6738 static void intel_get_token (void);
6739 static int intel_expr (void);
6740 static int intel_e04 (void);
6741 static int intel_e05 (void);
6742 static int intel_e06 (void);
6743 static int intel_e09 (void);
6744 static int intel_e10 (void);
6745 static int intel_e11 (void);
6746
6747 static int
6748 i386_intel_operand (char *operand_string, int got_a_float)
6749 {
6750   int ret;
6751   char *p;
6752
6753   p = intel_parser.op_string = xstrdup (operand_string);
6754   intel_parser.disp = (char *) xmalloc (strlen (operand_string) + 1);
6755
6756   for (;;)
6757     {
6758       /* Initialize token holders.  */
6759       cur_token.code = prev_token.code = T_NIL;
6760       cur_token.reg = prev_token.reg = NULL;
6761       cur_token.str = prev_token.str = NULL;
6762
6763       /* Initialize parser structure.  */
6764       intel_parser.got_a_float = got_a_float;
6765       intel_parser.op_modifier = 0;
6766       intel_parser.is_mem = 0;
6767       intel_parser.in_offset = 0;
6768       intel_parser.in_bracket = 0;
6769       intel_parser.reg = NULL;
6770       intel_parser.disp[0] = '\0';
6771       intel_parser.next_operand = NULL;
6772
6773       /* Read the first token and start the parser.  */
6774       intel_get_token ();
6775       ret = intel_expr ();
6776
6777       if (!ret)
6778         break;
6779
6780       if (cur_token.code != T_NIL)
6781         {
6782           as_bad (_("invalid operand for '%s' ('%s' unexpected)"),
6783                   current_templates->start->name, cur_token.str);
6784           ret = 0;
6785         }
6786       /* If we found a memory reference, hand it over to i386_displacement
6787          to fill in the rest of the operand fields.  */
6788       else if (intel_parser.is_mem)
6789         {
6790           if ((i.mem_operands == 1
6791                && (current_templates->start->opcode_modifier & IsString) == 0)
6792               || i.mem_operands == 2)
6793             {
6794               as_bad (_("too many memory references for '%s'"),
6795                       current_templates->start->name);
6796               ret = 0;
6797             }
6798           else
6799             {
6800               char *s = intel_parser.disp;
6801               i.mem_operands++;
6802
6803               if (!quiet_warnings && intel_parser.is_mem < 0)
6804                 /* See the comments in intel_bracket_expr.  */
6805                 as_warn (_("Treating `%s' as memory reference"), operand_string);
6806
6807               /* Add the displacement expression.  */
6808               if (*s != '\0')
6809                 ret = i386_displacement (s, s + strlen (s));
6810               if (ret)
6811                 {
6812                   /* Swap base and index in 16-bit memory operands like
6813                      [si+bx]. Since i386_index_check is also used in AT&T
6814                      mode we have to do that here.  */
6815                   if (i.base_reg
6816                       && i.index_reg
6817                       && (i.base_reg->reg_type & Reg16)
6818                       && (i.index_reg->reg_type & Reg16)
6819                       && i.base_reg->reg_num >= 6
6820                       && i.index_reg->reg_num < 6)
6821                     {
6822                       const reg_entry *base = i.index_reg;
6823
6824                       i.index_reg = i.base_reg;
6825                       i.base_reg = base;
6826                     }
6827                   ret = i386_index_check (operand_string);
6828                 }
6829             }
6830         }
6831
6832       /* Constant and OFFSET expressions are handled by i386_immediate.  */
6833       else if ((intel_parser.op_modifier & (1 << T_OFFSET))
6834                || intel_parser.reg == NULL)
6835         ret = i386_immediate (intel_parser.disp);
6836
6837       if (intel_parser.next_operand && this_operand >= MAX_OPERANDS - 1)
6838         ret = 0;
6839       if (!ret || !intel_parser.next_operand)
6840         break;
6841       intel_parser.op_string = intel_parser.next_operand;
6842       this_operand = i.operands++;
6843     }
6844
6845   free (p);
6846   free (intel_parser.disp);
6847
6848   return ret;
6849 }
6850
6851 #define NUM_ADDRESS_REGS (!!i.base_reg + !!i.index_reg)
6852
6853 /* expr e04 expr'
6854
6855    expr'  cmpOp e04 expr'
6856         | Empty  */
6857 static int
6858 intel_expr (void)
6859 {
6860   /* XXX Implement the comparison operators.  */
6861   return intel_e04 ();
6862 }
6863
6864 /* e04  e05 e04'
6865
6866    e04' addOp e05 e04'
6867         | Empty  */
6868 static int
6869 intel_e04 (void)
6870 {
6871   int nregs = -1;
6872
6873   for (;;)
6874     {
6875       if (!intel_e05())
6876         return 0;
6877
6878       if (nregs >= 0 && NUM_ADDRESS_REGS > nregs)
6879         i.base_reg = i386_regtab + REGNAM_AL; /* al is invalid as base */
6880
6881       if (cur_token.code == '+')
6882         nregs = -1;
6883       else if (cur_token.code == '-')
6884         nregs = NUM_ADDRESS_REGS;
6885       else
6886         return 1;
6887
6888       strcat (intel_parser.disp, cur_token.str);
6889       intel_match_token (cur_token.code);
6890     }
6891 }
6892
6893 /* e05  e06 e05'
6894
6895    e05' binOp e06 e05'
6896         | Empty  */
6897 static int
6898 intel_e05 (void)
6899 {
6900   int nregs = ~NUM_ADDRESS_REGS;
6901
6902   for (;;)
6903     {
6904       if (!intel_e06())
6905         return 0;
6906
6907       if (cur_token.code == '&'
6908           || cur_token.code == '|'
6909           || cur_token.code == '^')
6910         {
6911           char str[2];
6912
6913           str[0] = cur_token.code;
6914           str[1] = 0;
6915           strcat (intel_parser.disp, str);
6916         }
6917       else
6918         break;
6919
6920       intel_match_token (cur_token.code);
6921
6922       if (nregs < 0)
6923         nregs = ~nregs;
6924     }
6925   if (nregs >= 0 && NUM_ADDRESS_REGS > nregs)
6926     i.base_reg = i386_regtab + REGNAM_AL + 1; /* cl is invalid as base */
6927   return 1;
6928 }
6929
6930 /* e06  e09 e06'
6931
6932    e06' mulOp e09 e06'
6933         | Empty  */
6934 static int
6935 intel_e06 (void)
6936 {
6937   int nregs = ~NUM_ADDRESS_REGS;
6938
6939   for (;;)
6940     {
6941       if (!intel_e09())
6942         return 0;
6943
6944       if (cur_token.code == '*'
6945           || cur_token.code == '/'
6946           || cur_token.code == '%')
6947         {
6948           char str[2];
6949
6950           str[0] = cur_token.code;
6951           str[1] = 0;
6952           strcat (intel_parser.disp, str);
6953         }
6954       else if (cur_token.code == T_SHL)
6955         strcat (intel_parser.disp, "<<");
6956       else if (cur_token.code == T_SHR)
6957         strcat (intel_parser.disp, ">>");
6958       else
6959         break;
6960
6961       intel_match_token (cur_token.code);
6962
6963       if (nregs < 0)
6964         nregs = ~nregs;
6965     }
6966   if (nregs >= 0 && NUM_ADDRESS_REGS > nregs)
6967     i.base_reg = i386_regtab + REGNAM_AL + 2; /* dl is invalid as base */
6968   return 1;
6969 }
6970
6971 /* e09  OFFSET e09
6972         | SHORT e09
6973         | + e09
6974         | - e09
6975         | ~ e09
6976         | NOT e09
6977         | e10 e09'
6978
6979    e09' PTR e10 e09'
6980         | : e10 e09'
6981         | Empty */
6982 static int
6983 intel_e09 (void)
6984 {
6985   int nregs = ~NUM_ADDRESS_REGS;
6986   int in_offset = 0;
6987
6988   for (;;)
6989     {
6990       /* Don't consume constants here.  */
6991       if (cur_token.code == '+' || cur_token.code == '-')
6992         {
6993           /* Need to look one token ahead - if the next token
6994              is a constant, the current token is its sign.  */
6995           int next_code;
6996
6997           intel_match_token (cur_token.code);
6998           next_code = cur_token.code;
6999           intel_putback_token ();
7000           if (next_code == T_CONST)
7001             break;
7002         }
7003
7004       /* e09  OFFSET e09  */
7005       if (cur_token.code == T_OFFSET)
7006         {
7007           if (!in_offset++)
7008             ++intel_parser.in_offset;
7009         }
7010
7011       /* e09  SHORT e09  */
7012       else if (cur_token.code == T_SHORT)
7013         intel_parser.op_modifier |= 1 << T_SHORT;
7014
7015       /* e09  + e09  */
7016       else if (cur_token.code == '+')
7017         strcat (intel_parser.disp, "+");
7018
7019       /* e09  - e09
7020               | ~ e09
7021               | NOT e09  */
7022       else if (cur_token.code == '-' || cur_token.code == '~')
7023         {
7024           char str[2];
7025
7026           if (nregs < 0)
7027             nregs = ~nregs;
7028           str[0] = cur_token.code;
7029           str[1] = 0;
7030           strcat (intel_parser.disp, str);
7031         }
7032
7033       /* e09  e10 e09'  */
7034       else
7035         break;
7036
7037       intel_match_token (cur_token.code);
7038     }
7039
7040   for (;;)
7041     {
7042       if (!intel_e10 ())
7043         return 0;
7044
7045       /* e09'  PTR e10 e09' */
7046       if (cur_token.code == T_PTR)
7047         {
7048           char suffix;
7049
7050           if (prev_token.code == T_BYTE)
7051             suffix = BYTE_MNEM_SUFFIX;
7052
7053           else if (prev_token.code == T_WORD)
7054             {
7055               if (current_templates->start->name[0] == 'l'
7056                   && current_templates->start->name[2] == 's'
7057                   && current_templates->start->name[3] == 0)
7058                 suffix = BYTE_MNEM_SUFFIX; /* so it will cause an error */
7059               else if (intel_parser.got_a_float == 2)   /* "fi..." */
7060                 suffix = SHORT_MNEM_SUFFIX;
7061               else
7062                 suffix = WORD_MNEM_SUFFIX;
7063             }
7064
7065           else if (prev_token.code == T_DWORD)
7066             {
7067               if (current_templates->start->name[0] == 'l'
7068                   && current_templates->start->name[2] == 's'
7069                   && current_templates->start->name[3] == 0)
7070                 suffix = WORD_MNEM_SUFFIX;
7071               else if (flag_code == CODE_16BIT
7072                        && (current_templates->start->opcode_modifier
7073                            & (Jump | JumpDword)))
7074                 suffix = LONG_DOUBLE_MNEM_SUFFIX;
7075               else if (intel_parser.got_a_float == 1)   /* "f..." */
7076                 suffix = SHORT_MNEM_SUFFIX;
7077               else
7078                 suffix = LONG_MNEM_SUFFIX;
7079             }
7080
7081           else if (prev_token.code == T_FWORD)
7082             {
7083               if (current_templates->start->name[0] == 'l'
7084                   && current_templates->start->name[2] == 's'
7085                   && current_templates->start->name[3] == 0)
7086                 suffix = LONG_MNEM_SUFFIX;
7087               else if (!intel_parser.got_a_float)
7088                 {
7089                   if (flag_code == CODE_16BIT)
7090                     add_prefix (DATA_PREFIX_OPCODE);
7091                   suffix = LONG_DOUBLE_MNEM_SUFFIX;
7092                 }
7093               else
7094                 suffix = BYTE_MNEM_SUFFIX; /* so it will cause an error */
7095             }
7096
7097           else if (prev_token.code == T_QWORD)
7098             {
7099               if (intel_parser.got_a_float == 1)        /* "f..." */
7100                 suffix = LONG_MNEM_SUFFIX;
7101               else
7102                 suffix = QWORD_MNEM_SUFFIX;
7103             }
7104
7105           else if (prev_token.code == T_TBYTE)
7106             {
7107               if (intel_parser.got_a_float == 1)
7108                 suffix = LONG_DOUBLE_MNEM_SUFFIX;
7109               else
7110                 suffix = BYTE_MNEM_SUFFIX; /* so it will cause an error */
7111             }
7112
7113           else if (prev_token.code == T_XMMWORD)
7114             {
7115               /* XXX ignored for now, but accepted since gcc uses it */
7116               suffix = 0;
7117             }
7118
7119           else
7120             {
7121               as_bad (_("Unknown operand modifier `%s'"), prev_token.str);
7122               return 0;
7123             }
7124
7125           /* Operands for jump/call using 'ptr' notation denote absolute
7126              addresses.  */
7127           if (current_templates->start->opcode_modifier & (Jump | JumpDword))
7128             i.types[this_operand] |= JumpAbsolute;
7129
7130           if (current_templates->start->base_opcode == 0x8d /* lea */)
7131             ;
7132           else if (!i.suffix)
7133             i.suffix = suffix;
7134           else if (i.suffix != suffix)
7135             {
7136               as_bad (_("Conflicting operand modifiers"));
7137               return 0;
7138             }
7139
7140         }
7141
7142       /* e09'  : e10 e09'  */
7143       else if (cur_token.code == ':')
7144         {
7145           if (prev_token.code != T_REG)
7146             {
7147               /* While {call,jmp} SSSS:OOOO is MASM syntax only when SSSS is a
7148                  segment/group identifier (which we don't have), using comma
7149                  as the operand separator there is even less consistent, since
7150                  there all branches only have a single operand.  */
7151               if (this_operand != 0
7152                   || intel_parser.in_offset
7153                   || intel_parser.in_bracket
7154                   || (!(current_templates->start->opcode_modifier
7155                         & (Jump|JumpDword|JumpInterSegment))
7156                       && !(current_templates->start->operand_types[0]
7157                            & JumpAbsolute)))
7158                 return intel_match_token (T_NIL);
7159               /* Remember the start of the 2nd operand and terminate 1st
7160                  operand here.
7161                  XXX This isn't right, yet (when SSSS:OOOO is right operand of
7162                  another expression), but it gets at least the simplest case
7163                  (a plain number or symbol on the left side) right.  */
7164               intel_parser.next_operand = intel_parser.op_string;
7165               *--intel_parser.op_string = '\0';
7166               return intel_match_token (':');
7167             }
7168         }
7169
7170       /* e09'  Empty  */
7171       else
7172         break;
7173
7174       intel_match_token (cur_token.code);
7175
7176     }
7177
7178   if (in_offset)
7179     {
7180       --intel_parser.in_offset;
7181       if (nregs < 0)
7182         nregs = ~nregs;
7183       if (NUM_ADDRESS_REGS > nregs)
7184         {
7185           as_bad (_("Invalid operand to `OFFSET'"));
7186           return 0;
7187         }
7188       intel_parser.op_modifier |= 1 << T_OFFSET;
7189     }
7190
7191   if (nregs >= 0 && NUM_ADDRESS_REGS > nregs)
7192     i.base_reg = i386_regtab + REGNAM_AL + 3; /* bl is invalid as base */
7193   return 1;
7194 }
7195
7196 static int
7197 intel_bracket_expr (void)
7198 {
7199   int was_offset = intel_parser.op_modifier & (1 << T_OFFSET);
7200   const char *start = intel_parser.op_string;
7201   int len;
7202
7203   if (i.op[this_operand].regs)
7204     return intel_match_token (T_NIL);
7205
7206   intel_match_token ('[');
7207
7208   /* Mark as a memory operand only if it's not already known to be an
7209      offset expression.  If it's an offset expression, we need to keep
7210      the brace in.  */
7211   if (!intel_parser.in_offset)
7212     {
7213       ++intel_parser.in_bracket;
7214
7215       /* Operands for jump/call inside brackets denote absolute addresses.  */
7216       if (current_templates->start->opcode_modifier & (Jump | JumpDword))
7217         i.types[this_operand] |= JumpAbsolute;
7218
7219       /* Unfortunately gas always diverged from MASM in a respect that can't
7220          be easily fixed without risking to break code sequences likely to be
7221          encountered (the testsuite even check for this): MASM doesn't consider
7222          an expression inside brackets unconditionally as a memory reference.
7223          When that is e.g. a constant, an offset expression, or the sum of the
7224          two, this is still taken as a constant load. gas, however, always
7225          treated these as memory references. As a compromise, we'll try to make
7226          offset expressions inside brackets work the MASM way (since that's
7227          less likely to be found in real world code), but make constants alone
7228          continue to work the traditional gas way. In either case, issue a
7229          warning.  */
7230       intel_parser.op_modifier &= ~was_offset;
7231     }
7232   else
7233     strcat (intel_parser.disp, "[");
7234
7235   /* Add a '+' to the displacement string if necessary.  */
7236   if (*intel_parser.disp != '\0'
7237       && *(intel_parser.disp + strlen (intel_parser.disp) - 1) != '+')
7238     strcat (intel_parser.disp, "+");
7239
7240   if (intel_expr ()
7241       && (len = intel_parser.op_string - start - 1,
7242           intel_match_token (']')))
7243     {
7244       /* Preserve brackets when the operand is an offset expression.  */
7245       if (intel_parser.in_offset)
7246         strcat (intel_parser.disp, "]");
7247       else
7248         {
7249           --intel_parser.in_bracket;
7250           if (i.base_reg || i.index_reg)
7251             intel_parser.is_mem = 1;
7252           if (!intel_parser.is_mem)
7253             {
7254               if (!(intel_parser.op_modifier & (1 << T_OFFSET)))
7255                 /* Defer the warning until all of the operand was parsed.  */
7256                 intel_parser.is_mem = -1;
7257               else if (!quiet_warnings)
7258                 as_warn (_("`[%.*s]' taken to mean just `%.*s'"),
7259                          len, start, len, start);
7260             }
7261         }
7262       intel_parser.op_modifier |= was_offset;
7263
7264       return 1;
7265     }
7266   return 0;
7267 }
7268
7269 /* e10  e11 e10'
7270
7271    e10' [ expr ] e10'
7272         | Empty  */
7273 static int
7274 intel_e10 (void)
7275 {
7276   if (!intel_e11 ())
7277     return 0;
7278
7279   while (cur_token.code == '[')
7280     {
7281       if (!intel_bracket_expr ())
7282         return 0;
7283     }
7284
7285   return 1;
7286 }
7287
7288 /* e11  ( expr )
7289         | [ expr ]
7290         | BYTE
7291         | WORD
7292         | DWORD
7293         | FWORD
7294         | QWORD
7295         | TBYTE
7296         | OWORD
7297         | XMMWORD
7298         | $
7299         | .
7300         | register
7301         | id
7302         | constant  */
7303 static int
7304 intel_e11 (void)
7305 {
7306   switch (cur_token.code)
7307     {
7308     /* e11  ( expr ) */
7309     case '(':
7310       intel_match_token ('(');
7311       strcat (intel_parser.disp, "(");
7312
7313       if (intel_expr () && intel_match_token (')'))
7314         {
7315           strcat (intel_parser.disp, ")");
7316           return 1;
7317         }
7318       return 0;
7319
7320     /* e11  [ expr ] */
7321     case '[':
7322       return intel_bracket_expr ();
7323
7324     /* e11  $
7325             | .  */
7326     case '.':
7327       strcat (intel_parser.disp, cur_token.str);
7328       intel_match_token (cur_token.code);
7329
7330       /* Mark as a memory operand only if it's not already known to be an
7331          offset expression.  */
7332       if (!intel_parser.in_offset)
7333         intel_parser.is_mem = 1;
7334
7335       return 1;
7336
7337     /* e11  register  */
7338     case T_REG:
7339       {
7340         const reg_entry *reg = intel_parser.reg = cur_token.reg;
7341
7342         intel_match_token (T_REG);
7343
7344         /* Check for segment change.  */
7345         if (cur_token.code == ':')
7346           {
7347             if (!(reg->reg_type & (SReg2 | SReg3)))
7348               {
7349                 as_bad (_("`%s' is not a valid segment register"),
7350                         reg->reg_name);
7351                 return 0;
7352               }
7353             else if (i.seg[i.mem_operands])
7354               as_warn (_("Extra segment override ignored"));
7355             else
7356               {
7357                 if (!intel_parser.in_offset)
7358                   intel_parser.is_mem = 1;
7359                 switch (reg->reg_num)
7360                   {
7361                   case 0:
7362                     i.seg[i.mem_operands] = &es;
7363                     break;
7364                   case 1:
7365                     i.seg[i.mem_operands] = &cs;
7366                     break;
7367                   case 2:
7368                     i.seg[i.mem_operands] = &ss;
7369                     break;
7370                   case 3:
7371                     i.seg[i.mem_operands] = &ds;
7372                     break;
7373                   case 4:
7374                     i.seg[i.mem_operands] = &fs;
7375                     break;
7376                   case 5:
7377                     i.seg[i.mem_operands] = &gs;
7378                     break;
7379                   }
7380               }
7381           }
7382
7383         /* Not a segment register. Check for register scaling.  */
7384         else if (cur_token.code == '*')
7385           {
7386             if (!intel_parser.in_bracket)
7387               {
7388                 as_bad (_("Register scaling only allowed in memory operands"));
7389                 return 0;
7390               }
7391
7392             if (reg->reg_type & Reg16) /* Disallow things like [si*1]. */
7393               reg = i386_regtab + REGNAM_AX + 4; /* sp is invalid as index */
7394             else if (i.index_reg)
7395               reg = i386_regtab + REGNAM_EAX + 4; /* esp is invalid as index */
7396
7397             /* What follows must be a valid scale.  */
7398             intel_match_token ('*');
7399             i.index_reg = reg;
7400             i.types[this_operand] |= BaseIndex;
7401
7402             /* Set the scale after setting the register (otherwise,
7403                i386_scale will complain)  */
7404             if (cur_token.code == '+' || cur_token.code == '-')
7405               {
7406                 char *str, sign = cur_token.code;
7407                 intel_match_token (cur_token.code);
7408                 if (cur_token.code != T_CONST)
7409                   {
7410                     as_bad (_("Syntax error: Expecting a constant, got `%s'"),
7411                             cur_token.str);
7412                     return 0;
7413                   }
7414                 str = (char *) xmalloc (strlen (cur_token.str) + 2);
7415                 strcpy (str + 1, cur_token.str);
7416                 *str = sign;
7417                 if (!i386_scale (str))
7418                   return 0;
7419                 free (str);
7420               }
7421             else if (!i386_scale (cur_token.str))
7422               return 0;
7423             intel_match_token (cur_token.code);
7424           }
7425
7426         /* No scaling. If this is a memory operand, the register is either a
7427            base register (first occurrence) or an index register (second
7428            occurrence).  */
7429         else if (intel_parser.in_bracket)
7430           {
7431
7432             if (!i.base_reg)
7433               i.base_reg = reg;
7434             else if (!i.index_reg)
7435               i.index_reg = reg;
7436             else
7437               {
7438                 as_bad (_("Too many register references in memory operand"));
7439                 return 0;
7440               }
7441
7442             i.types[this_operand] |= BaseIndex;
7443           }
7444
7445         /* It's neither base nor index.  */
7446         else if (!intel_parser.in_offset && !intel_parser.is_mem)
7447           {
7448             i.types[this_operand] |= reg->reg_type & ~BaseIndex;
7449             i.op[this_operand].regs = reg;
7450             i.reg_operands++;
7451           }
7452         else
7453           {
7454             as_bad (_("Invalid use of register"));
7455             return 0;
7456           }
7457
7458         /* Since registers are not part of the displacement string (except
7459            when we're parsing offset operands), we may need to remove any
7460            preceding '+' from the displacement string.  */
7461         if (*intel_parser.disp != '\0'
7462             && !intel_parser.in_offset)
7463           {
7464             char *s = intel_parser.disp;
7465             s += strlen (s) - 1;
7466             if (*s == '+')
7467               *s = '\0';
7468           }
7469
7470         return 1;
7471       }
7472
7473     /* e11  BYTE
7474             | WORD
7475             | DWORD
7476             | FWORD
7477             | QWORD
7478             | TBYTE
7479             | OWORD
7480             | XMMWORD  */
7481     case T_BYTE:
7482     case T_WORD:
7483     case T_DWORD:
7484     case T_FWORD:
7485     case T_QWORD:
7486     case T_TBYTE:
7487     case T_XMMWORD:
7488       intel_match_token (cur_token.code);
7489
7490       if (cur_token.code == T_PTR)
7491         return 1;
7492
7493       /* It must have been an identifier.  */
7494       intel_putback_token ();
7495       cur_token.code = T_ID;
7496       /* FALLTHRU */
7497
7498     /* e11  id
7499             | constant  */
7500     case T_ID:
7501       if (!intel_parser.in_offset && intel_parser.is_mem <= 0)
7502         {
7503           symbolS *symbolP;
7504
7505           /* The identifier represents a memory reference only if it's not
7506              preceded by an offset modifier and if it's not an equate.  */
7507           symbolP = symbol_find(cur_token.str);
7508           if (!symbolP || S_GET_SEGMENT(symbolP) != absolute_section)
7509             intel_parser.is_mem = 1;
7510         }
7511         /* FALLTHRU */
7512
7513     case T_CONST:
7514     case '-':
7515     case '+':
7516       {
7517         char *save_str, sign = 0;
7518
7519         /* Allow constants that start with `+' or `-'.  */
7520         if (cur_token.code == '-' || cur_token.code == '+')
7521           {
7522             sign = cur_token.code;
7523             intel_match_token (cur_token.code);
7524             if (cur_token.code != T_CONST)
7525               {
7526                 as_bad (_("Syntax error: Expecting a constant, got `%s'"),
7527                         cur_token.str);
7528                 return 0;
7529               }
7530           }
7531
7532         save_str = (char *) xmalloc (strlen (cur_token.str) + 2);
7533         strcpy (save_str + !!sign, cur_token.str);
7534         if (sign)
7535           *save_str = sign;
7536
7537         /* Get the next token to check for register scaling.  */
7538         intel_match_token (cur_token.code);
7539
7540         /* Check if this constant is a scaling factor for an
7541            index register.  */
7542         if (cur_token.code == '*')
7543           {
7544             if (intel_match_token ('*') && cur_token.code == T_REG)
7545               {
7546                 const reg_entry *reg = cur_token.reg;
7547
7548                 if (!intel_parser.in_bracket)
7549                   {
7550                     as_bad (_("Register scaling only allowed "
7551                               "in memory operands"));
7552                     return 0;
7553                   }
7554
7555                  /* Disallow things like [1*si].
7556                     sp and esp are invalid as index.  */
7557                 if (reg->reg_type & Reg16)
7558                   reg = i386_regtab + REGNAM_AX + 4;
7559                 else if (i.index_reg)
7560                   reg = i386_regtab + REGNAM_EAX + 4;
7561
7562                 /* The constant is followed by `* reg', so it must be
7563                    a valid scale.  */
7564                 i.index_reg = reg;
7565                 i.types[this_operand] |= BaseIndex;
7566
7567                 /* Set the scale after setting the register (otherwise,
7568                    i386_scale will complain)  */
7569                 if (!i386_scale (save_str))
7570                   return 0;
7571                 intel_match_token (T_REG);
7572
7573                 /* Since registers are not part of the displacement
7574                    string, we may need to remove any preceding '+' from
7575                    the displacement string.  */
7576                 if (*intel_parser.disp != '\0')
7577                   {
7578                     char *s = intel_parser.disp;
7579                     s += strlen (s) - 1;
7580                     if (*s == '+')
7581                       *s = '\0';
7582                   }
7583
7584                 free (save_str);
7585
7586                 return 1;
7587               }
7588
7589             /* The constant was not used for register scaling. Since we have
7590                already consumed the token following `*' we now need to put it
7591                back in the stream.  */
7592             intel_putback_token ();
7593           }
7594
7595         /* Add the constant to the displacement string.  */
7596         strcat (intel_parser.disp, save_str);
7597         free (save_str);
7598
7599         return 1;
7600       }
7601     }
7602
7603   as_bad (_("Unrecognized token '%s'"), cur_token.str);
7604   return 0;
7605 }
7606
7607 /* Match the given token against cur_token. If they match, read the next
7608    token from the operand string.  */
7609 static int
7610 intel_match_token (int code)
7611 {
7612   if (cur_token.code == code)
7613     {
7614       intel_get_token ();
7615       return 1;
7616     }
7617   else
7618     {
7619       as_bad (_("Unexpected token `%s'"), cur_token.str);
7620       return 0;
7621     }
7622 }
7623
7624 /* Read a new token from intel_parser.op_string and store it in cur_token.  */
7625 static void
7626 intel_get_token (void)
7627 {
7628   char *end_op;
7629   const reg_entry *reg;
7630   struct intel_token new_token;
7631
7632   new_token.code = T_NIL;
7633   new_token.reg = NULL;
7634   new_token.str = NULL;
7635
7636   /* Free the memory allocated to the previous token and move
7637      cur_token to prev_token.  */
7638   if (prev_token.str)
7639     free (prev_token.str);
7640
7641   prev_token = cur_token;
7642
7643   /* Skip whitespace.  */
7644   while (is_space_char (*intel_parser.op_string))
7645     intel_parser.op_string++;
7646
7647   /* Return an empty token if we find nothing else on the line.  */
7648   if (*intel_parser.op_string == '\0')
7649     {
7650       cur_token = new_token;
7651       return;
7652     }
7653
7654   /* The new token cannot be larger than the remainder of the operand
7655      string.  */
7656   new_token.str = (char *) xmalloc (strlen (intel_parser.op_string) + 1);
7657   new_token.str[0] = '\0';
7658
7659   if (strchr ("0123456789", *intel_parser.op_string))
7660     {
7661       char *p = new_token.str;
7662       char *q = intel_parser.op_string;
7663       new_token.code = T_CONST;
7664
7665       /* Allow any kind of identifier char to encompass floating point and
7666          hexadecimal numbers.  */
7667       while (is_identifier_char (*q))
7668         *p++ = *q++;
7669       *p = '\0';
7670
7671       /* Recognize special symbol names [0-9][bf].  */
7672       if (strlen (intel_parser.op_string) == 2
7673           && (intel_parser.op_string[1] == 'b'
7674               || intel_parser.op_string[1] == 'f'))
7675         new_token.code = T_ID;
7676     }
7677
7678   else if ((reg = parse_register (intel_parser.op_string, &end_op)) != NULL)
7679     {
7680       size_t len = end_op - intel_parser.op_string;
7681
7682       new_token.code = T_REG;
7683       new_token.reg = reg;
7684
7685       memcpy (new_token.str, intel_parser.op_string, len);
7686       new_token.str[len] = '\0';
7687     }
7688
7689   else if (is_identifier_char (*intel_parser.op_string))
7690     {
7691       char *p = new_token.str;
7692       char *q = intel_parser.op_string;
7693
7694       /* A '.' or '$' followed by an identifier char is an identifier.
7695          Otherwise, it's operator '.' followed by an expression.  */
7696       if ((*q == '.' || *q == '$') && !is_identifier_char (*(q + 1)))
7697         {
7698           new_token.code = '.';
7699           new_token.str[0] = '.';
7700           new_token.str[1] = '\0';
7701         }
7702       else
7703         {
7704           while (is_identifier_char (*q) || *q == '@')
7705             *p++ = *q++;
7706           *p = '\0';
7707
7708           if (strcasecmp (new_token.str, "NOT") == 0)
7709             new_token.code = '~';
7710
7711           else if (strcasecmp (new_token.str, "MOD") == 0)
7712             new_token.code = '%';
7713
7714           else if (strcasecmp (new_token.str, "AND") == 0)
7715             new_token.code = '&';
7716
7717           else if (strcasecmp (new_token.str, "OR") == 0)
7718             new_token.code = '|';
7719
7720           else if (strcasecmp (new_token.str, "XOR") == 0)
7721             new_token.code = '^';
7722
7723           else if (strcasecmp (new_token.str, "SHL") == 0)
7724             new_token.code = T_SHL;
7725
7726           else if (strcasecmp (new_token.str, "SHR") == 0)
7727             new_token.code = T_SHR;
7728
7729           else if (strcasecmp (new_token.str, "BYTE") == 0)
7730             new_token.code = T_BYTE;
7731
7732           else if (strcasecmp (new_token.str, "WORD") == 0)
7733             new_token.code = T_WORD;
7734
7735           else if (strcasecmp (new_token.str, "DWORD") == 0)
7736             new_token.code = T_DWORD;
7737
7738           else if (strcasecmp (new_token.str, "FWORD") == 0)
7739             new_token.code = T_FWORD;
7740
7741           else if (strcasecmp (new_token.str, "QWORD") == 0)
7742             new_token.code = T_QWORD;
7743
7744           else if (strcasecmp (new_token.str, "TBYTE") == 0
7745                    /* XXX remove (gcc still uses it) */
7746                    || strcasecmp (new_token.str, "XWORD") == 0)
7747             new_token.code = T_TBYTE;
7748
7749           else if (strcasecmp (new_token.str, "XMMWORD") == 0
7750                    || strcasecmp (new_token.str, "OWORD") == 0)
7751             new_token.code = T_XMMWORD;
7752
7753           else if (strcasecmp (new_token.str, "PTR") == 0)
7754             new_token.code = T_PTR;
7755
7756           else if (strcasecmp (new_token.str, "SHORT") == 0)
7757             new_token.code = T_SHORT;
7758
7759           else if (strcasecmp (new_token.str, "OFFSET") == 0)
7760             {
7761               new_token.code = T_OFFSET;
7762
7763               /* ??? This is not mentioned in the MASM grammar but gcc
7764                      makes use of it with -mintel-syntax.  OFFSET may be
7765                      followed by FLAT:  */
7766               if (strncasecmp (q, " FLAT:", 6) == 0)
7767                 strcat (new_token.str, " FLAT:");
7768             }
7769
7770           /* ??? This is not mentioned in the MASM grammar.  */
7771           else if (strcasecmp (new_token.str, "FLAT") == 0)
7772             {
7773               new_token.code = T_OFFSET;
7774               if (*q == ':')
7775                 strcat (new_token.str, ":");
7776               else
7777                 as_bad (_("`:' expected"));
7778             }
7779
7780           else
7781             new_token.code = T_ID;
7782         }
7783     }
7784
7785   else if (strchr ("+-/*%|&^:[]()~", *intel_parser.op_string))
7786     {
7787       new_token.code = *intel_parser.op_string;
7788       new_token.str[0] = *intel_parser.op_string;
7789       new_token.str[1] = '\0';
7790     }
7791
7792   else if (strchr ("<>", *intel_parser.op_string)
7793            && *intel_parser.op_string == *(intel_parser.op_string + 1))
7794     {
7795       new_token.code = *intel_parser.op_string == '<' ? T_SHL : T_SHR;
7796       new_token.str[0] = *intel_parser.op_string;
7797       new_token.str[1] = *intel_parser.op_string;
7798       new_token.str[2] = '\0';
7799     }
7800
7801   else
7802     as_bad (_("Unrecognized token `%s'"), intel_parser.op_string);
7803
7804   intel_parser.op_string += strlen (new_token.str);
7805   cur_token = new_token;
7806 }
7807
7808 /* Put cur_token back into the token stream and make cur_token point to
7809    prev_token.  */
7810 static void
7811 intel_putback_token (void)
7812 {
7813   if (cur_token.code != T_NIL)
7814     {
7815       intel_parser.op_string -= strlen (cur_token.str);
7816       free (cur_token.str);
7817     }
7818   cur_token = prev_token;
7819
7820   /* Forget prev_token.  */
7821   prev_token.code = T_NIL;
7822   prev_token.reg = NULL;
7823   prev_token.str = NULL;
7824 }
7825
7826 int
7827 tc_x86_regname_to_dw2regnum (char *regname)
7828 {
7829   unsigned int regnum;
7830   unsigned int regnames_count;
7831   static const char *const regnames_32[] =
7832     {
7833       "eax", "ecx", "edx", "ebx",
7834       "esp", "ebp", "esi", "edi",
7835       "eip", "eflags", NULL,
7836       "st0", "st1", "st2", "st3",
7837       "st4", "st5", "st6", "st7",
7838       NULL, NULL,
7839       "xmm0", "xmm1", "xmm2", "xmm3",
7840       "xmm4", "xmm5", "xmm6", "xmm7",
7841       "mm0", "mm1", "mm2", "mm3",
7842       "mm4", "mm5", "mm6", "mm7",
7843       "fcw", "fsw", "mxcsr",
7844       "es", "cs", "ss", "ds", "fs", "gs", NULL, NULL,
7845       "tr", "ldtr"
7846     };
7847   static const char *const regnames_64[] =
7848     {
7849       "rax", "rdx", "rcx", "rbx",
7850       "rsi", "rdi", "rbp", "rsp",
7851       "r8",  "r9",  "r10", "r11",
7852       "r12", "r13", "r14", "r15",
7853       "rip",
7854       "xmm0",  "xmm1",  "xmm2",  "xmm3",
7855       "xmm4",  "xmm5",  "xmm6",  "xmm7",
7856       "xmm8",  "xmm9",  "xmm10", "xmm11",
7857       "xmm12", "xmm13", "xmm14", "xmm15",
7858       "st0", "st1", "st2", "st3",
7859       "st4", "st5", "st6", "st7",
7860       "mm0", "mm1", "mm2", "mm3",
7861       "mm4", "mm5", "mm6", "mm7",
7862       "rflags",
7863       "es", "cs", "ss", "ds", "fs", "gs", NULL, NULL,
7864       "fs.base", "gs.base", NULL, NULL,
7865       "tr", "ldtr",
7866       "mxcsr", "fcw", "fsw"
7867     };
7868   const char *const *regnames;
7869
7870   if (flag_code == CODE_64BIT)
7871     {
7872       regnames = regnames_64;
7873       regnames_count = ARRAY_SIZE (regnames_64);
7874     }
7875   else
7876     {
7877       regnames = regnames_32;
7878       regnames_count = ARRAY_SIZE (regnames_32);
7879     }
7880
7881   for (regnum = 0; regnum < regnames_count; regnum++)
7882     if (regnames[regnum] != NULL
7883         && strcmp (regname, regnames[regnum]) == 0)
7884       return regnum;
7885
7886   return -1;
7887 }
7888
7889 void
7890 tc_x86_frame_initial_instructions (void)
7891 {
7892   static unsigned int sp_regno;
7893
7894   if (!sp_regno)
7895     sp_regno = tc_x86_regname_to_dw2regnum (flag_code == CODE_64BIT
7896                                             ? "rsp" : "esp");
7897
7898   cfi_add_CFA_def_cfa (sp_regno, -x86_cie_data_alignment);
7899   cfi_add_CFA_offset (x86_dwarf2_return_column, x86_cie_data_alignment);
7900 }
7901
7902 int
7903 i386_elf_section_type (const char *str, size_t len)
7904 {
7905   if (flag_code == CODE_64BIT
7906       && len == sizeof ("unwind") - 1
7907       && strncmp (str, "unwind", 6) == 0)
7908     return SHT_X86_64_UNWIND;
7909
7910   return -1;
7911 }
7912
7913 #ifdef TE_PE
7914 void
7915 tc_pe_dwarf2_emit_offset (symbolS *symbol, unsigned int size)
7916 {
7917   expressionS expr;
7918
7919   expr.X_op = O_secrel;
7920   expr.X_add_symbol = symbol;
7921   expr.X_add_number = 0;
7922   emit_expr (&expr, size);
7923 }
7924 #endif
7925
7926 #if defined (OBJ_ELF) || defined (OBJ_MAYBE_ELF)
7927 /* For ELF on x86-64, add support for SHF_X86_64_LARGE.  */
7928
7929 int
7930 x86_64_section_letter (int letter, char **ptr_msg)
7931 {
7932   if (flag_code == CODE_64BIT)
7933     {
7934       if (letter == 'l')
7935         return SHF_X86_64_LARGE;
7936
7937       *ptr_msg = _("Bad .section directive: want a,l,w,x,M,S,G,T in string");
7938     }
7939   else
7940     *ptr_msg = _("Bad .section directive: want a,w,x,M,S,G,T in string");
7941   return -1;
7942 }
7943
7944 int
7945 x86_64_section_word (char *str, size_t len)
7946 {
7947   if (len == 5 && flag_code == CODE_64BIT && CONST_STRNEQ (str, "large"))
7948     return SHF_X86_64_LARGE;
7949
7950   return -1;
7951 }
7952
7953 static void
7954 handle_large_common (int small ATTRIBUTE_UNUSED)
7955 {
7956   if (flag_code != CODE_64BIT)
7957     {
7958       s_comm_internal (0, elf_common_parse);
7959       as_warn (_(".largecomm supported only in 64bit mode, producing .comm"));
7960     }
7961   else
7962     {
7963       static segT lbss_section;
7964       asection *saved_com_section_ptr = elf_com_section_ptr;
7965       asection *saved_bss_section = bss_section;
7966
7967       if (lbss_section == NULL)
7968         {
7969           flagword applicable;
7970           segT seg = now_seg;
7971           subsegT subseg = now_subseg;
7972
7973           /* The .lbss section is for local .largecomm symbols.  */
7974           lbss_section = subseg_new (".lbss", 0);
7975           applicable = bfd_applicable_section_flags (stdoutput);
7976           bfd_set_section_flags (stdoutput, lbss_section,
7977                                  applicable & SEC_ALLOC);
7978           seg_info (lbss_section)->bss = 1;
7979
7980           subseg_set (seg, subseg);
7981         }
7982
7983       elf_com_section_ptr = &_bfd_elf_large_com_section;
7984       bss_section = lbss_section;
7985
7986       s_comm_internal (0, elf_common_parse);
7987
7988       elf_com_section_ptr = saved_com_section_ptr;
7989       bss_section = saved_bss_section;
7990     }
7991 }
7992 #endif /* OBJ_ELF || OBJ_MAYBE_ELF */