drivers/video/s5p-fimd.c

   1 /*
   2  * S5PC100 and S5PC110 LCD Controller Specific driver.
   3  *
   4  * Author: InKi Dae <inki.dae@samsung.com>
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; either version 2 of
   9  * the License, or (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  19  * MA 02111-1307 USA
  20  */
  21
  22 #include <config.h>
  23 #include <common.h>
  24 #include <stdarg.h>
  25 #include <linux/types.h>
  26 #include <asm/io.h>
  27 #include <lcd.h>
  28
  29 #include <asm/arch/cpu.h>
  30 #include <asm/arch/regs-fb.h>
  31 #include <asm/arch/hardware.h>
  32 #include <asm/arch/gpio.h>
  33 #include "s5p-fb.h"
  34
  35 /* DISPLAY CONTROL REGISTER */
  36 #define DCR             0xE0107008
  37
  38 /* CLOCK DIVIDER 0 */
  39 #define CLK_DIV0        0xE0100300
  40 #define CLK_DIV1        0xE0100304
  41
  42 /* LCD CONTROLLER REGISTER BASE */
  43 #define S5PC100_LCRB            0xEE000000
  44 #define S5PC110_LCRB            0xF8000000
  45
  46 #define MPLL 1
  47
  48 #define S5P_VFRAME_FREQ         60
  49
  50 static unsigned int ctrl_base;
  51 static unsigned long *lcd_base_addr;
  52 static vidinfo_t *pvid = NULL;
  53
  54 extern unsigned long get_pll_clk(int pllreg);
  55
  56 void s5pc_fimd_lcd_init_mem(u_long screen_base, u_long fb_size, u_long palette_size)
  57 {
  58         lcd_base_addr = (unsigned long *)screen_base;
  59
  60         udebug("lcd_base_addr(framebuffer memory) = %x\n", lcd_base_addr);
  61
  62         return;
  63 }
  64
  65 void s5pc_c100_gpio_setup(void)
  66 {
  67         /* set GPF0[0:7] for RGB Interface and Data lines */
  68         writel(0x22222222, S5PC100_GPIO_BASE(S5PC100_GPIO_F0_OFFSET));
  69
  70         /* set Data lines */
  71         writel(0x22222222, S5PC100_GPIO_BASE(S5PC100_GPIO_F1_OFFSET));
  72         writel(0x22222222, S5PC100_GPIO_BASE(S5PC100_GPIO_F2_OFFSET));
  73         writel(0x2222, S5PC100_GPIO_BASE(S5PC100_GPIO_F3_OFFSET));
  74
  75         /* set gpio configuration pin for MLCD_RST */
  76         writel(0x10000000, S5PC100_GPIO_BASE(S5PC100_GPIO_H1_OFFSET));
  77
  78         /* set gpio configuration pin for MLCD_ON */
  79         writel(0x1000, S5PC100_GPIO_BASE(S5PC100_GPIO_J1_OFFSET));
  80         writel(readl(S5PC100_GPIO_BASE(S5PC100_GPIO_J1_OFFSET+S5PC1XX_GPIO_DAT_OFFSET)) & 0xf7,
  81                 S5PC100_GPIO_BASE(S5PC100_GPIO_J1_OFFSET+S5PC1XX_GPIO_DAT_OFFSET));
  82
  83         /* set gpio configuration pin for DISPLAY_CS, DISPLAY_CLK and DISPLSY_SI */
  84         writel(0x11100000, S5PC100_GPIO_BASE(S5PC100_GPIO_K3_OFFSET));
  85 }
  86
  87 void s5pc_c110_gpio_setup(void)
  88 {
  89         /* set GPF0[0:7] for RGB Interface and Data lines (32bit) */
  90         writel(0x22222222, S5PC110_GPIO_BASE(S5PC110_GPIO_F0_OFFSET));
  91         /* pull-up/down disable */
  92         writel(0x0, S5PC110_GPIO_BASE(S5PC110_GPIO_F0_OFFSET+S5PC1XX_GPIO_PULL_OFFSET));
  93         /* drive strength to max (24bit) */
  94         writel(0xffffff, S5PC110_GPIO_BASE(S5PC110_GPIO_F0_OFFSET+S5PC1XX_GPIO_DRV_OFFSET));
  95
  96         /* set Data lines (32bit) */
  97         writel(0x22222222, S5PC110_GPIO_BASE(S5PC110_GPIO_F1_OFFSET));
  98         writel(0x22222222, S5PC110_GPIO_BASE(S5PC110_GPIO_F2_OFFSET));
  99         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET)) & 0xFF0000,
 100                 S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET));
 101         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET)) | 0x002222,
 102                 S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET));
 103
 104         /* drive strength to max (24bit) */
 105         writel(0xffffff, S5PC110_GPIO_BASE(S5PC110_GPIO_F1_OFFSET+S5PC1XX_GPIO_DRV_OFFSET));
 106         writel(0xffffff, S5PC110_GPIO_BASE(S5PC110_GPIO_F2_OFFSET+S5PC1XX_GPIO_DRV_OFFSET));
 107         /* [11:0](drive stength level), [15:12](none), [21:16](Slew Rate) */
 108         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET+S5PC1XX_GPIO_DRV_OFFSET)) & 0x3FFF00,
 109                 S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET+S5PC1XX_GPIO_DRV_OFFSET));
 110         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET+S5PC1XX_GPIO_DRV_OFFSET)) | 0x0000FF,
 111                 S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET+S5PC1XX_GPIO_DRV_OFFSET));
 112
 113         /* pull-up/down disable */
 114         writel(0x0, S5PC110_GPIO_BASE(S5PC110_GPIO_F1_OFFSET+S5PC1XX_GPIO_PULL_OFFSET));
 115         writel(0x0, S5PC110_GPIO_BASE(S5PC110_GPIO_F2_OFFSET+S5PC1XX_GPIO_PULL_OFFSET));
 116         writel(0x0, S5PC110_GPIO_BASE(S5PC110_GPIO_F3_OFFSET+S5PC1XX_GPIO_PULL_OFFSET));
 117
 118         /* display output path selection (only [1:0] valid) */
 119         writel(0x2, DCR);
 120
 121         /* set gpio configuration pin for MLCD_RST */
 122         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_H1_OFFSET)) & 0x0fffffff,
 123                 S5PC110_GPIO_BASE(S5PC110_GPIO_H1_OFFSET));
 124         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_H1_OFFSET)) | 0x10000000,
 125                 S5PC110_GPIO_BASE(S5PC110_GPIO_H1_OFFSET));
 126
 127         /* set gpio configuration pin for MLCD_ON and then to LOW */
 128         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET)) & 0xFFFF0FFF,
 129                 S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET));
 130         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET)) | 0x00001000,
 131                 S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET));
 132         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET+4)) & 0xf7,
 133                 S5PC110_GPIO_BASE(S5PC110_GPIO_J1_OFFSET+S5PC1XX_GPIO_DAT_OFFSET));
 134
 135         /* set gpio configuration pin for DISPLAY_CS, DISPLAY_CLK, DISPLSY_SI and LCD_ID */
 136         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_1_OFFSET)) & 0xFFFFFF0F,
 137                 S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_1_OFFSET));
 138         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_1_OFFSET)) | 0x00000010,
 139                 S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_1_OFFSET));
 140         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_4_OFFSET)) & 0xFFFF000F,
 141                 S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_4_OFFSET));
 142         writel(readl(S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_4_OFFSET)) | 0x00001110,
 143                 S5PC110_GPIO_BASE(S5PC110_GPIO_MP0_4_OFFSET));
 144         return;
 145 }
 146
 147 static void s5pc_fimd_set_par(unsigned int win_id)
 148 {
 149         unsigned int cfg = 0;
 150
 151         /* set window control */
 152         cfg = readl(ctrl_base + S5P_WINCON(win_id));
 153
 154         cfg &= ~(S5P_WINCON_BITSWP_ENABLE | S5P_WINCON_BYTESWP_ENABLE | \
 155                 S5P_WINCON_HAWSWP_ENABLE | S5P_WINCON_WSWP_ENABLE | \
 156                 S5P_WINCON_BURSTLEN_MASK | S5P_WINCON_BPPMODE_MASK | \
 157                 S5P_WINCON_INRGB_MASK | S5P_WINCON_DATAPATH_MASK);
 158
 159         /* DATAPATH is DMA */
 160         cfg |= S5P_WINCON_DATAPATH_DMA;
 161
 162         /* bpp is 32 */
 163         cfg |= S5P_WINCON_WSWP_ENABLE;
 164
 165         /* dma burst is 16 */
 166         cfg |= S5P_WINCON_BURSTLEN_16WORD;
 167
 168         /* pixel format is unpacked RGB888 */
 169         cfg |= S5P_WINCON_BPPMODE_24BPP_888;
 170
 171         writel(cfg, ctrl_base + S5P_WINCON(win_id));
 172         udebug("wincon%d = %x\n", win_id, cfg);
 173
 174         /* set window position to x=0, y=0*/
 175         cfg = S5P_VIDOSD_LEFT_X(0) | S5P_VIDOSD_TOP_Y(0);
 176         writel(cfg, ctrl_base + S5P_VIDOSD_A(win_id));
 177         udebug("window postion left,top = %x\n", cfg);
 178
 179         cfg = S5P_VIDOSD_RIGHT_X(pvid->vl_col - 1) |
 180                 S5P_VIDOSD_BOTTOM_Y(pvid->vl_row - 1);
 181         writel(cfg, ctrl_base + S5P_VIDOSD_B(win_id));
 182         udebug("window postion right,bottom= %x\n", cfg);
 183
 184         /* set window size for window0*/
 185         cfg = S5P_VIDOSD_SIZE(pvid->vl_col * pvid->vl_row);
 186         writel(cfg, ctrl_base + S5P_VIDOSD_C(win_id));
 187         udebug("vidosd_c%d= %x\n", win_id, cfg);
 188
 189         return;
 190 }
 191
 192 static void s5pc_fimd_set_buffer_address(unsigned int win_id)
 193 {
 194         unsigned long start_addr, end_addr;
 195
 196         start_addr = (unsigned long)lcd_base_addr;
 197         end_addr = start_addr + ((pvid->vl_col * (pvid->vl_bpix / 8))
 198                 * pvid->vl_row);
 199
 200         writel(start_addr, ctrl_base + S5P_VIDADDR_START0(win_id));
 201         writel(end_addr, ctrl_base + S5P_VIDADDR_END0(win_id));
 202
 203         udebug("start addr = %x, end addr = %x\n", start_addr, end_addr);
 204
 205         return;
 206 }
 207
 208 static void s5pc_fimd_set_clock(void)
 209 {
 210         unsigned int cfg = 0, div = 0, mpll_ratio = 0;
 211         unsigned long pixel_clock, src_clock, max_clock;
 212
 213         max_clock = 66 * 1000000;
 214
 215         pixel_clock = S5P_VFRAME_FREQ * (pvid->vl_hpw + pvid->vl_blw +
 216                 pvid->vl_elw + pvid->vl_width) * (pvid->vl_vpw +
 217                     pvid->vl_bfw + pvid->vl_efw + pvid->vl_height);
 218
 219         src_clock = get_pll_clk(MPLL);
 220
 221         cfg = readl(ctrl_base + S5P_VIDCON0);
 222         cfg &= ~(S5P_VIDCON0_CLKSEL_MASK | S5P_VIDCON0_CLKVALUP_MASK | \
 223                 S5P_VIDCON0_VCLKEN_MASK | S5P_VIDCON0_CLKDIR_MASK);
 224         cfg |= (S5P_VIDCON0_CLKSEL_HCLK | S5P_VIDCON0_CLKVALUP_ALWAYS | \
 225                 S5P_VIDCON0_VCLKEN_NORMAL | S5P_VIDCON0_CLKDIR_DIVIDED);
 226
 227         if (pixel_clock > max_clock)
 228                 pixel_clock = max_clock;
 229
 230         /* get mpll ratio */
 231         if (cpu_is_s5pc110())
 232                 mpll_ratio = (readl(CLK_DIV0) & 0xf0000) >> 16;
 233         else
 234                 mpll_ratio = (readl(CLK_DIV1) & 0xf0) >> 4;
 235
 236         /*
 237          * It can get source clock speed as (mpll / mpll_ratio)
 238          * because lcd controller uses hclk_dsys.
 239          * mpll is a parent of hclk_dsys.
 240          */
 241         div = (unsigned int)((src_clock / (mpll_ratio + 1)) / pixel_clock);
 242         cfg |= S5P_VIDCON0_CLKVAL_F(div - 1);
 243         writel(cfg, ctrl_base + S5P_VIDCON0);
 244
 245         udebug("mpll_ratio = %d, src_clock = %d, pixel_clock = %d, div = %d\n",
 246                 mpll_ratio, src_clock, pixel_clock, div);
 247
 248         return;
 249 }
 250
 251 static s5pc_fimd_lcd_on(unsigned int win_id)
 252 {
 253         int cfg = 0;
 254
 255         /* display on */
 256         cfg = readl(ctrl_base + S5P_VIDCON0);
 257         cfg |= (S5P_VIDCON0_ENVID_ENABLE | S5P_VIDCON0_ENVID_F_ENABLE);
 258         writel(cfg, ctrl_base + S5P_VIDCON0);
 259         udebug("vidcon0 = %x\n", cfg);
 260
 261         /* enable window */
 262         cfg = readl(ctrl_base + S5P_WINCON(win_id));
 263         cfg |= S5P_WINCON_ENWIN_ENABLE;
 264         writel(cfg, ctrl_base + S5P_WINCON(win_id));
 265         udebug("wincon%d=%x\n", win_id, cfg);
 266 }
 267
 268 void s5pc_fimd_lcd_init(vidinfo_t *vid)
 269 {
 270         unsigned int cfg = 0, rgb_mode, win_id = 0;
 271
 272         /* store panel info to global variable */
 273         pvid = vid;
 274
 275         /* select register base according to cpu type */
 276         if (cpu_is_s5pc110())
 277                 ctrl_base = S5PC110_LCRB;
 278         else
 279                 ctrl_base = S5PC100_LCRB;
 280
 281         /* set output to RGB */
 282         rgb_mode = MODE_RGB_P;
 283         cfg = readl(ctrl_base + S5P_VIDCON0);
 284         cfg &= ~S5P_VIDCON0_VIDOUT_MASK;
 285
 286         /* clock source is HCLK */
 287         cfg |= 0 << 2;
 288
 289         cfg |= S5P_VIDCON0_VIDOUT_RGB;
 290         writel(cfg, ctrl_base + S5P_VIDCON0);
 291
 292         /* set display mode */
 293         cfg = readl(ctrl_base + S5P_VIDCON0);
 294         cfg &= ~S5P_VIDCON0_PNRMODE_MASK;
 295         cfg |= (rgb_mode << S5P_VIDCON0_PNRMODE_SHIFT);
 296         writel(cfg, ctrl_base + S5P_VIDCON0);
 297
 298         /* set polarity */
 299         cfg = 0;
 300         cfg |= S5P_VIDCON1_IVDEN_INVERT | S5P_VIDCON1_IVCLK_RISING_EDGE;
 301         writel(cfg, ctrl_base + S5P_VIDCON1);
 302
 303         /* set timing */
 304         cfg = 0;
 305         cfg |= S5P_VIDTCON0_VBPD(pvid->vl_bfw - 1);
 306         cfg |= S5P_VIDTCON0_VFPD(pvid->vl_efw - 1);
 307         cfg |= S5P_VIDTCON0_VSPW(pvid->vl_vpw - 1);
 308         writel(cfg, ctrl_base + S5P_VIDTCON0);
 309         udebug("vidtcon0 = %x\n", cfg);
 310
 311         cfg = 0;
 312         cfg |= S5P_VIDTCON1_HBPD(pvid->vl_blw - 1);
 313         cfg |= S5P_VIDTCON1_HFPD(pvid->vl_elw - 1);
 314         cfg |= S5P_VIDTCON1_HSPW(pvid->vl_hpw - 1);
 315
 316         writel(cfg, ctrl_base + S5P_VIDTCON1);
 317         udebug("vidtcon1 = %x\n", cfg);
 318
 319         /* set lcd size */
 320         cfg = 0;
 321         cfg |= S5P_VIDTCON2_HOZVAL(pvid->vl_col - 1);
 322         cfg |= S5P_VIDTCON2_LINEVAL(pvid->vl_row - 1);
 323
 324         writel(cfg, ctrl_base + S5P_VIDTCON2);
 325         udebug("vidtcon2 = %x\n", cfg);
 326
 327         /* set par */
 328         s5pc_fimd_set_par(win_id);
 329
 330         /* set memory address */
 331         s5pc_fimd_set_buffer_address(win_id);
 332
 333         /* set buffer size */
 334         cfg = S5P_VIDADDR_PAGEWIDTH(pvid->vl_col * pvid->vl_bpix / 8);
 335         writel(cfg, ctrl_base + S5P_VIDADDR_SIZE(win_id));
 336         udebug("vidaddr_pagewidth = %d\n", cfg);
 337
 338         /* set clock */
 339         s5pc_fimd_set_clock();
 340
 341         /* display on */
 342         s5pc_fimd_lcd_on(win_id);
 343
 344         udebug("lcd controller init completed.\n");
 345
 346         return;
 347 }
 348
 349 ulong s5pc_fimd_calc_fbsize(void)
 350 {
 351         return (pvid->vl_col * pvid->vl_row * (pvid->vl_bpix / 8));
 352 }