drivers/video/rockchip/rk_vop.c

   1 /*
   2  * Copyright (c) 2015 Google, Inc
   3  * Copyright 2014 Rockchip Inc.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 #include <common.h>
   9 #include <clk.h>
  10 #include <display.h>
  11 #include <dm.h>
  12 #include <edid.h>
  13 #include <regmap.h>
  14 #include <syscon.h>
  15 #include <video.h>
  16 #include <asm/gpio.h>
  17 #include <asm/hardware.h>
  18 #include <asm/io.h>
  19 #include <asm/arch/clock.h>
  20 #include <asm/arch/cru_rk3288.h>
  21 #include <asm/arch/grf_rk3288.h>
  22 #include <asm/arch/edp_rk3288.h>
  23 #include <asm/arch/vop_rk3288.h>
  24 #include <dm/device-internal.h>
  25 #include <dm/uclass-internal.h>
  26 #include <dt-bindings/clock/rk3288-cru.h>
  27 #include <power/regulator.h>
  28
  29 DECLARE_GLOBAL_DATA_PTR;
  30
  31 struct rk_vop_priv {
  32         struct rk3288_vop *regs;
  33         struct rk3288_grf *grf;
  34 };
  35
  36 void rkvop_enable(struct rk3288_vop *regs, ulong fbbase,
  37                   int fb_bits_per_pixel, const struct display_timing *edid)
  38 {
  39         u32 lb_mode;
  40         u32 rgb_mode;
  41         u32 hactive = edid->hactive.typ;
  42         u32 vactive = edid->vactive.typ;
  43
  44         writel(V_ACT_WIDTH(hactive - 1) | V_ACT_HEIGHT(vactive - 1),
  45                &regs->win0_act_info);
  46
  47         writel(V_DSP_XST(edid->hsync_len.typ + edid->hback_porch.typ) |
  48                V_DSP_YST(edid->vsync_len.typ + edid->vback_porch.typ),
  49                &regs->win0_dsp_st);
  50
  51         writel(V_DSP_WIDTH(hactive - 1) |
  52                 V_DSP_HEIGHT(vactive - 1),
  53                 &regs->win0_dsp_info);
  54
  55         clrsetbits_le32(&regs->win0_color_key, M_WIN0_KEY_EN | M_WIN0_KEY_COLOR,
  56                         V_WIN0_KEY_EN(0) | V_WIN0_KEY_COLOR(0));
  57
  58         switch (fb_bits_per_pixel) {
  59         case 16:
  60                 rgb_mode = RGB565;
  61                 writel(V_RGB565_VIRWIDTH(hactive), &regs->win0_vir);
  62                 break;
  63         case 24:
  64                 rgb_mode = RGB888;
  65                 writel(V_RGB888_VIRWIDTH(hactive), &regs->win0_vir);
  66                 break;
  67         case 32:
  68         default:
  69                 rgb_mode = ARGB8888;
  70                 writel(V_ARGB888_VIRWIDTH(hactive), &regs->win0_vir);
  71                 break;
  72         }
  73
  74         if (hactive > 2560)
  75                 lb_mode = LB_RGB_3840X2;
  76         else if (hactive > 1920)
  77                 lb_mode = LB_RGB_2560X4;
  78         else if (hactive > 1280)
  79                 lb_mode = LB_RGB_1920X5;
  80         else
  81                 lb_mode = LB_RGB_1280X8;
  82
  83         clrsetbits_le32(&regs->win0_ctrl0,
  84                         M_WIN0_LB_MODE | M_WIN0_DATA_FMT | M_WIN0_EN,
  85                         V_WIN0_LB_MODE(lb_mode) | V_WIN0_DATA_FMT(rgb_mode) |
  86                         V_WIN0_EN(1));
  87
  88         writel(fbbase, &regs->win0_yrgb_mst);
  89         writel(0x01, &regs->reg_cfg_done); /* enable reg config */
  90 }
  91
  92 void rkvop_mode_set(struct rk3288_vop *regs,
  93                     const struct display_timing *edid, enum vop_modes mode)
  94 {
  95         u32 hactive = edid->hactive.typ;
  96         u32 vactive = edid->vactive.typ;
  97         u32 hsync_len = edid->hsync_len.typ;
  98         u32 hback_porch = edid->hback_porch.typ;
  99         u32 vsync_len = edid->vsync_len.typ;
 100         u32 vback_porch = edid->vback_porch.typ;
 101         u32 hfront_porch = edid->hfront_porch.typ;
 102         u32 vfront_porch = edid->vfront_porch.typ;
 103         uint flags;
 104         int mode_flags;
 105
 106         switch (mode) {
 107         case VOP_MODE_HDMI:
 108                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 109                                 V_HDMI_OUT_EN(1));
 110                 break;
 111         case VOP_MODE_EDP:
 112         default:
 113                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 114                                 V_EDP_OUT_EN(1));
 115                 break;
 116         case VOP_MODE_LVDS:
 117                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 118                                 V_RGB_OUT_EN(1));
 119                 break;
 120         case VOP_MODE_MIPI:
 121                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 122                                 V_MIPI_OUT_EN(1));
 123                  break;
 124         }
 125
 126         if (mode == VOP_MODE_HDMI || mode == VOP_MODE_EDP)
 127                 /* RGBaaa */
 128                 mode_flags = 15;
 129         else
 130                 /* RGB888 */
 131                 mode_flags = 0;
 132
 133         flags = V_DSP_OUT_MODE(mode_flags) |
 134                 V_DSP_HSYNC_POL(!!(edid->flags & DISPLAY_FLAGS_HSYNC_HIGH)) |
 135                 V_DSP_VSYNC_POL(!!(edid->flags & DISPLAY_FLAGS_VSYNC_HIGH));
 136
 137         clrsetbits_le32(&regs->dsp_ctrl0,
 138                         M_DSP_OUT_MODE | M_DSP_VSYNC_POL | M_DSP_HSYNC_POL,
 139                         flags);
 140
 141         writel(V_HSYNC(hsync_len) |
 142                V_HORPRD(hsync_len + hback_porch + hactive + hfront_porch),
 143                         &regs->dsp_htotal_hs_end);
 144
 145         writel(V_HEAP(hsync_len + hback_porch + hactive) |
 146                V_HASP(hsync_len + hback_porch),
 147                &regs->dsp_hact_st_end);
 148
 149         writel(V_VSYNC(vsync_len) |
 150                V_VERPRD(vsync_len + vback_porch + vactive + vfront_porch),
 151                &regs->dsp_vtotal_vs_end);
 152
 153         writel(V_VAEP(vsync_len + vback_porch + vactive)|
 154                V_VASP(vsync_len + vback_porch),
 155                &regs->dsp_vact_st_end);
 156
 157         writel(V_HEAP(hsync_len + hback_porch + hactive) |
 158                V_HASP(hsync_len + hback_porch),
 159                &regs->post_dsp_hact_info);
 160
 161         writel(V_VAEP(vsync_len + vback_porch + vactive)|
 162                V_VASP(vsync_len + vback_porch),
 163                &regs->post_dsp_vact_info);
 164
 165         writel(0x01, &regs->reg_cfg_done); /* enable reg config */
 166 }
 167
 168 /**
 169  * rk_display_init() - Try to enable the given display device
 170  *
 171  * This function performs many steps:
 172  * - Finds the display device being referenced by @ep_node
 173  * - Puts the VOP's ID into its uclass platform data
 174  * - Probes the device to set it up
 175  * - Reads the EDID timing information
 176  * - Sets up the VOP clocks, etc. for the selected pixel clock and display mode
 177  * - Enables the display (the display device handles this and will do different
 178  *     things depending on the display type)
 179  * - Tells the uclass about the display resolution so that the console will
 180  *     appear correctly
 181  *
 182  * @dev:        VOP device that we want to connect to the display
 183  * @fbbase:     Frame buffer address
 184  * @l2bpp       Log2 of bits-per-pixels for the display
 185  * @ep_node:    Device tree node to process - this is the offset of an endpoint
 186  *              node within the VOP's 'port' list.
 187  * @return 0 if OK, -ve if something went wrong
 188  */
 189 int rk_display_init(struct udevice *dev, ulong fbbase,
 190                     enum video_log2_bpp l2bpp, int ep_node)
 191 {
 192         struct video_priv *uc_priv = dev_get_uclass_priv(dev);
 193         const void *blob = gd->fdt_blob;
 194         struct rk_vop_priv *priv = dev_get_priv(dev);
 195         int vop_id, remote_vop_id;
 196         struct rk3288_vop *regs = priv->regs;
 197         struct display_timing timing;
 198         struct udevice *disp;
 199         int ret, remote, i, offset;
 200         struct display_plat *disp_uc_plat;
 201         struct clk clk;
 202
 203         vop_id = fdtdec_get_int(blob, ep_node, "reg", -1);
 204         debug("vop_id=%d\n", vop_id);
 205         remote = fdtdec_lookup_phandle(blob, ep_node, "remote-endpoint");
 206         if (remote < 0)
 207                 return -EINVAL;
 208         remote_vop_id = fdtdec_get_int(blob, remote, "reg", -1);
 209         debug("remote vop_id=%d\n", remote_vop_id);
 210
 211         for (i = 0, offset = remote; i < 3 && offset > 0; i++)
 212                 offset = fdt_parent_offset(blob, offset);
 213         if (offset < 0) {
 214                 debug("%s: Invalid remote-endpoint position\n", dev->name);
 215                 return -EINVAL;
 216         }
 217
 218         ret = uclass_find_device_by_of_offset(UCLASS_DISPLAY, offset, &disp);
 219         if (ret) {
 220                 debug("%s: device '%s' display not found (ret=%d)\n", __func__,
 221                       dev->name, ret);
 222                 return ret;
 223         }
 224
 225         disp_uc_plat = dev_get_uclass_platdata(disp);
 226         debug("Found device '%s', disp_uc_priv=%p\n", disp->name, disp_uc_plat);
 227         if (display_in_use(disp)) {
 228                 debug("   - device in use\n");
 229                 return -EBUSY;
 230         }
 231
 232         disp_uc_plat->source_id = remote_vop_id;
 233         disp_uc_plat->src_dev = dev;
 234
 235         ret = device_probe(disp);
 236         if (ret) {
 237                 debug("%s: device '%s' display won't probe (ret=%d)\n",
 238                       __func__, dev->name, ret);
 239                 return ret;
 240         }
 241
 242         ret = display_read_timing(disp, &timing);
 243         if (ret) {
 244                 debug("%s: Failed to read timings\n", __func__);
 245                 return ret;
 246         }
 247
 248         ret = clk_get_by_index(dev, 1, &clk);
 249         if (!ret)
 250                 ret = clk_set_rate(&clk, timing.pixelclock.typ);
 251         if (IS_ERR_VALUE(ret)) {
 252                 debug("%s: Failed to set pixel clock: ret=%d\n", __func__, ret);
 253                 return ret;
 254         }
 255
 256         rkvop_mode_set(regs, &timing, vop_id);
 257
 258         rkvop_enable(regs, fbbase, 1 << l2bpp, &timing);
 259
 260         ret = display_enable(disp, 1 << l2bpp, &timing);
 261         if (ret)
 262                 return ret;
 263
 264         uc_priv->xsize = timing.hactive.typ;
 265         uc_priv->ysize = timing.vactive.typ;
 266         uc_priv->bpix = l2bpp;
 267         debug("fb=%lx, size=%d %d\n", fbbase, uc_priv->xsize, uc_priv->ysize);
 268
 269         return 0;
 270 }
 271
 272 static int rk_vop_probe(struct udevice *dev)
 273 {
 274         struct video_uc_platdata *plat = dev_get_uclass_platdata(dev);
 275         const void *blob = gd->fdt_blob;
 276         struct rk_vop_priv *priv = dev_get_priv(dev);
 277         struct udevice *reg;
 278         int ret, port, node;
 279
 280         /* Before relocation we don't need to do anything */
 281         if (!(gd->flags & GD_FLG_RELOC))
 282                 return 0;
 283
 284         priv->grf = syscon_get_first_range(ROCKCHIP_SYSCON_GRF);
 285         priv->regs = (struct rk3288_vop *)dev_get_addr(dev);
 286
 287         /* lcdc(vop) iodomain select 1.8V */
 288         rk_setreg(&priv->grf->io_vsel, 1 << 0);
 289
 290         /*
 291          * Try some common regulators. We should really get these from the
 292          * device tree somehow.
 293          */
 294         ret = regulator_autoset_by_name("vcc18_lcd", &reg);
 295         if (ret)
 296                 debug("%s: Cannot autoset regulator vcc18_lcd\n", __func__);
 297         ret = regulator_autoset_by_name("VCC18_LCD", &reg);
 298         if (ret)
 299                 debug("%s: Cannot autoset regulator VCC18_LCD\n", __func__);
 300         ret = regulator_autoset_by_name("vdd10_lcd_pwren_h", &reg);
 301         if (ret) {
 302                 debug("%s: Cannot autoset regulator vdd10_lcd_pwren_h\n",
 303                       __func__);
 304         }
 305         ret = regulator_autoset_by_name("vdd10_lcd", &reg);
 306         if (ret) {
 307                 debug("%s: Cannot autoset regulator vdd10_lcd\n",
 308                       __func__);
 309         }
 310         ret = regulator_autoset_by_name("VDD10_LCD", &reg);
 311         if (ret) {
 312                 debug("%s: Cannot autoset regulator VDD10_LCD\n",
 313                       __func__);
 314         }
 315         ret = regulator_autoset_by_name("vcc33_lcd", &reg);
 316         if (ret)
 317                 debug("%s: Cannot autoset regulator vcc33_lcd\n", __func__);
 318
 319         /*
 320          * Try all the ports until we find one that works. In practice this
 321          * tries EDP first if available, then HDMI.
 322          *
 323          * Note that rockchip_vop_set_clk() always uses NPLL as the source
 324          * clock so it is currently not possible to use more than one display
 325          * device simultaneously.
 326          */
 327         port = fdt_subnode_offset(blob, dev_of_offset(dev), "port");
 328         if (port < 0)
 329                 return -EINVAL;
 330         for (node = fdt_first_subnode(blob, port);
 331              node > 0;
 332              node = fdt_next_subnode(blob, node)) {
 333                 ret = rk_display_init(dev, plat->base, VIDEO_BPP16, node);
 334                 if (ret)
 335                         debug("Device failed: ret=%d\n", ret);
 336                 if (!ret)
 337                         break;
 338         }
 339         video_set_flush_dcache(dev, 1);
 340
 341         return ret;
 342 }
 343
 344 static int rk_vop_bind(struct udevice *dev)
 345 {
 346         struct video_uc_platdata *plat = dev_get_uclass_platdata(dev);
 347
 348         plat->size = 1920 * 1080 * 2;
 349
 350         return 0;
 351 }
 352
 353 static const struct video_ops rk_vop_ops = {
 354 };
 355
 356 static const struct udevice_id rk_vop_ids[] = {
 357         { .compatible = "rockchip,rk3399-vop-big" },
 358         { .compatible = "rockchip,rk3399-vop-lit" },
 359         { .compatible = "rockchip,rk3288-vop" },
 360         { }
 361 };
 362
 363 U_BOOT_DRIVER(rk_vop) = {
 364         .name   = "rk_vop",
 365         .id     = UCLASS_VIDEO,
 366         .of_match = rk_vop_ids,
 367         .ops    = &rk_vop_ops,
 368         .bind   = rk_vop_bind,
 369         .probe  = rk_vop_probe,
 370         .priv_auto_alloc_size   = sizeof(struct rk_vop_priv),
 371 };