drivers/video/rockchip/rk_vop.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (c) 2015 Google, Inc
   4  * Copyright 2014 Rockchip Inc.
   5  */
   6
   7 #include <common.h>
   8 #include <clk.h>
   9 #include <display.h>
  10 #include <dm.h>
  11 #include <dm/device_compat.h>
  12 #include <edid.h>
  13 #include <log.h>
  14 #include <regmap.h>
  15 #include <reset.h>
  16 #include <syscon.h>
  17 #include <video.h>
  18 #include <asm/global_data.h>
  19 #include <asm/gpio.h>
  20 #include <asm/io.h>
  21 #include <asm/arch-rockchip/clock.h>
  22 #include <asm/arch-rockchip/edp_rk3288.h>
  23 #include <asm/arch-rockchip/vop_rk3288.h>
  24 #include <dm/device-internal.h>
  25 #include <dm/uclass-internal.h>
  26 #include <efi.h>
  27 #include <efi_loader.h>
  28 #include <linux/bitops.h>
  29 #include <linux/err.h>
  30 #include <power/regulator.h>
  31 #include "rk_vop.h"
  32
  33 DECLARE_GLOBAL_DATA_PTR;
  34
  35 enum vop_pol {
  36         HSYNC_POSITIVE = 0,
  37         VSYNC_POSITIVE = 1,
  38         DEN_NEGATIVE   = 2,
  39         DCLK_INVERT    = 3
  40 };
  41
  42 static void rkvop_enable(struct udevice *dev, struct rk3288_vop *regs, ulong fbbase,
  43                          int fb_bits_per_pixel,
  44                          const struct display_timing *edid,
  45                          struct reset_ctl *dclk_rst)
  46 {
  47         u32 lb_mode;
  48         u32 rgb_mode;
  49         u32 hactive = edid->hactive.typ;
  50         u32 vactive = edid->vactive.typ;
  51         int ret;
  52
  53         writel(V_ACT_WIDTH(hactive - 1) | V_ACT_HEIGHT(vactive - 1),
  54                &regs->win0_act_info);
  55
  56         writel(V_DSP_XST(edid->hsync_len.typ + edid->hback_porch.typ) |
  57                V_DSP_YST(edid->vsync_len.typ + edid->vback_porch.typ),
  58                &regs->win0_dsp_st);
  59
  60         writel(V_DSP_WIDTH(hactive - 1) |
  61                 V_DSP_HEIGHT(vactive - 1),
  62                 &regs->win0_dsp_info);
  63
  64         clrsetbits_le32(&regs->win0_color_key, M_WIN0_KEY_EN | M_WIN0_KEY_COLOR,
  65                         V_WIN0_KEY_EN(0) | V_WIN0_KEY_COLOR(0));
  66
  67         switch (fb_bits_per_pixel) {
  68         case 16:
  69                 rgb_mode = RGB565;
  70                 writel(V_RGB565_VIRWIDTH(hactive), &regs->win0_vir);
  71                 break;
  72         case 24:
  73                 rgb_mode = RGB888;
  74                 writel(V_RGB888_VIRWIDTH(hactive), &regs->win0_vir);
  75                 break;
  76         case 32:
  77         default:
  78                 rgb_mode = ARGB8888;
  79                 writel(V_ARGB888_VIRWIDTH(hactive), &regs->win0_vir);
  80                 break;
  81         }
  82
  83         if (hactive > 2560)
  84                 lb_mode = LB_RGB_3840X2;
  85         else if (hactive > 1920)
  86                 lb_mode = LB_RGB_2560X4;
  87         else if (hactive > 1280)
  88                 lb_mode = LB_RGB_1920X5;
  89         else
  90                 lb_mode = LB_RGB_1280X8;
  91
  92         clrsetbits_le32(&regs->win0_ctrl0,
  93                         M_WIN0_LB_MODE | M_WIN0_DATA_FMT | M_WIN0_EN,
  94                         V_WIN0_LB_MODE(lb_mode) | V_WIN0_DATA_FMT(rgb_mode) |
  95                         V_WIN0_EN(1));
  96
  97         writel(fbbase, &regs->win0_yrgb_mst);
  98         writel(0x01, &regs->reg_cfg_done); /* enable reg config */
  99
 100         ret = reset_assert(dclk_rst);
 101         if (ret) {
 102                 dev_warn(dev, "failed to assert dclk reset (ret=%d)\n", ret);
 103                 return;
 104         }
 105         udelay(20);
 106
 107         ret = reset_deassert(dclk_rst);
 108         if (ret)
 109                 dev_warn(dev, "failed to deassert dclk reset (ret=%d)\n", ret);
 110
 111 }
 112
 113 static void rkvop_set_pin_polarity(struct udevice *dev,
 114                                    enum vop_modes mode, u32 polarity)
 115 {
 116         struct rkvop_driverdata *ops =
 117                 (struct rkvop_driverdata *)dev_get_driver_data(dev);
 118
 119         if (ops->set_pin_polarity)
 120                 ops->set_pin_polarity(dev, mode, polarity);
 121 }
 122
 123 static void rkvop_enable_output(struct udevice *dev, enum vop_modes mode)
 124 {
 125         struct rk_vop_priv *priv = dev_get_priv(dev);
 126         struct rk3288_vop *regs = priv->regs;
 127
 128         /* remove from standby */
 129         clrbits_le32(&regs->sys_ctrl, V_STANDBY_EN(1));
 130
 131         switch (mode) {
 132         case VOP_MODE_HDMI:
 133                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 134                                 V_HDMI_OUT_EN(1));
 135                 break;
 136
 137         case VOP_MODE_EDP:
 138                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 139                                 V_EDP_OUT_EN(1));
 140                 break;
 141
 142 #if defined(CONFIG_ROCKCHIP_RK3288)
 143         case VOP_MODE_LVDS:
 144                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 145                                 V_RGB_OUT_EN(1));
 146                 break;
 147 #endif
 148
 149         case VOP_MODE_MIPI:
 150                 clrsetbits_le32(&regs->sys_ctrl, M_ALL_OUT_EN,
 151                                 V_MIPI_OUT_EN(1));
 152                 break;
 153
 154         default:
 155                 debug("%s: unsupported output mode %x\n", __func__, mode);
 156         }
 157 }
 158
 159 static void rkvop_mode_set(struct udevice *dev,
 160                            const struct display_timing *edid,
 161                            enum vop_modes mode)
 162 {
 163         struct rk_vop_priv *priv = dev_get_priv(dev);
 164         struct rk3288_vop *regs = priv->regs;
 165         struct rkvop_driverdata *data =
 166                 (struct rkvop_driverdata *)dev_get_driver_data(dev);
 167
 168         u32 hactive = edid->hactive.typ;
 169         u32 vactive = edid->vactive.typ;
 170         u32 hsync_len = edid->hsync_len.typ;
 171         u32 hback_porch = edid->hback_porch.typ;
 172         u32 vsync_len = edid->vsync_len.typ;
 173         u32 vback_porch = edid->vback_porch.typ;
 174         u32 hfront_porch = edid->hfront_porch.typ;
 175         u32 vfront_porch = edid->vfront_porch.typ;
 176         int mode_flags;
 177         u32 pin_polarity;
 178
 179         pin_polarity = BIT(DCLK_INVERT);
 180         if (edid->flags & DISPLAY_FLAGS_HSYNC_HIGH)
 181                 pin_polarity |= BIT(HSYNC_POSITIVE);
 182         if (edid->flags & DISPLAY_FLAGS_VSYNC_HIGH)
 183                 pin_polarity |= BIT(VSYNC_POSITIVE);
 184
 185         rkvop_set_pin_polarity(dev, mode, pin_polarity);
 186         rkvop_enable_output(dev, mode);
 187
 188         mode_flags = 0;  /* RGB888 */
 189         if ((data->features & VOP_FEATURE_OUTPUT_10BIT) &&
 190             (mode == VOP_MODE_HDMI || mode == VOP_MODE_EDP))
 191                 mode_flags = 15;  /* RGBaaa */
 192
 193         clrsetbits_le32(&regs->dsp_ctrl0, M_DSP_OUT_MODE,
 194                         V_DSP_OUT_MODE(mode_flags));
 195
 196         writel(V_HSYNC(hsync_len) |
 197                V_HORPRD(hsync_len + hback_porch + hactive + hfront_porch),
 198                         &regs->dsp_htotal_hs_end);
 199
 200         writel(V_HEAP(hsync_len + hback_porch + hactive) |
 201                V_HASP(hsync_len + hback_porch),
 202                &regs->dsp_hact_st_end);
 203
 204         writel(V_VSYNC(vsync_len) |
 205                V_VERPRD(vsync_len + vback_porch + vactive + vfront_porch),
 206                &regs->dsp_vtotal_vs_end);
 207
 208         writel(V_VAEP(vsync_len + vback_porch + vactive)|
 209                V_VASP(vsync_len + vback_porch),
 210                &regs->dsp_vact_st_end);
 211
 212         writel(V_HEAP(hsync_len + hback_porch + hactive) |
 213                V_HASP(hsync_len + hback_porch),
 214                &regs->post_dsp_hact_info);
 215
 216         writel(V_VAEP(vsync_len + vback_porch + vactive)|
 217                V_VASP(vsync_len + vback_porch),
 218                &regs->post_dsp_vact_info);
 219
 220         writel(0x01, &regs->reg_cfg_done); /* enable reg config */
 221 }
 222
 223 /**
 224  * rk_display_init() - Try to enable the given display device
 225  *
 226  * This function performs many steps:
 227  * - Finds the display device being referenced by @ep_node
 228  * - Puts the VOP's ID into its uclass platform data
 229  * - Probes the device to set it up
 230  * - Reads the EDID timing information
 231  * - Sets up the VOP clocks, etc. for the selected pixel clock and display mode
 232  * - Enables the display (the display device handles this and will do different
 233  *     things depending on the display type)
 234  * - Tells the uclass about the display resolution so that the console will
 235  *     appear correctly
 236  *
 237  * @dev:        VOP device that we want to connect to the display
 238  * @fbbase:     Frame buffer address
 239  * @ep_node:    Device tree node to process - this is the offset of an endpoint
 240  *              node within the VOP's 'port' list.
 241  * Return: 0 if OK, -ve if something went wrong
 242  */
 243 static int rk_display_init(struct udevice *dev, ulong fbbase, ofnode ep_node)
 244 {
 245         struct video_priv *uc_priv = dev_get_uclass_priv(dev);
 246         struct rk_vop_priv *priv = dev_get_priv(dev);
 247         int vop_id, remote_vop_id;
 248         struct rk3288_vop *regs = priv->regs;
 249         struct display_timing timing;
 250         struct udevice *disp;
 251         int ret;
 252         u32 remote_phandle;
 253         struct display_plat *disp_uc_plat;
 254         struct clk clk;
 255         enum video_log2_bpp l2bpp;
 256         ofnode remote;
 257         const char *compat;
 258         struct reset_ctl dclk_rst;
 259
 260         debug("%s(%s, 0x%lx, %s)\n", __func__,
 261               dev_read_name(dev), fbbase, ofnode_get_name(ep_node));
 262
 263         ret = ofnode_read_u32(ep_node, "remote-endpoint", &remote_phandle);
 264         if (ret)
 265                 return ret;
 266
 267         remote = ofnode_get_by_phandle(remote_phandle);
 268         if (!ofnode_valid(remote))
 269                 return -EINVAL;
 270         remote_vop_id = ofnode_read_u32_default(remote, "reg", -1);
 271         debug("remote vop_id=%d\n", remote_vop_id);
 272
 273         /*
 274          * The remote-endpoint references into a subnode of the encoder
 275          * (i.e. HDMI, MIPI, etc.) with the DTS looking something like
 276          * the following (assume 'hdmi_in_vopl' to be referenced):
 277          *
 278          * hdmi: hdmi@ff940000 {
 279          *   ports {
 280          *     hdmi_in: port {
 281          *       hdmi_in_vopb: endpoint@0 { ... };
 282          *       hdmi_in_vopl: endpoint@1 { ... };
 283          *     }
 284          *   }
 285          * }
 286          *
 287          * The original code had 3 steps of "walking the parent", but
 288          * a much better (as in: less likely to break if the DTS
 289          * changes) way of doing this is to "find the enclosing device
 290          * of UCLASS_DISPLAY".
 291          */
 292         while (ofnode_valid(remote)) {
 293                 remote = ofnode_get_parent(remote);
 294                 if (!ofnode_valid(remote)) {
 295                         debug("%s(%s): no UCLASS_DISPLAY for remote-endpoint\n",
 296                               __func__, dev_read_name(dev));
 297                         return -EINVAL;
 298                 }
 299
 300                 uclass_find_device_by_ofnode(UCLASS_DISPLAY, remote, &disp);
 301                 if (disp)
 302                         break;
 303         };
 304         compat = ofnode_get_property(remote, "compatible", NULL);
 305         if (!compat) {
 306                 debug("%s(%s): Failed to find compatible property\n",
 307                       __func__, dev_read_name(dev));
 308                 return -EINVAL;
 309         }
 310         if (strstr(compat, "edp") ||
 311             strstr(compat, "rk3288-dp")) {
 312                 vop_id = VOP_MODE_EDP;
 313         } else if (strstr(compat, "mipi")) {
 314                 vop_id = VOP_MODE_MIPI;
 315         } else if (strstr(compat, "hdmi")) {
 316                 vop_id = VOP_MODE_HDMI;
 317         } else if (strstr(compat, "cdn-dp")) {
 318                 vop_id = VOP_MODE_DP;
 319         } else if (strstr(compat, "lvds")) {
 320                 vop_id = VOP_MODE_LVDS;
 321         } else {
 322                 debug("%s(%s): Failed to find vop mode for %s\n",
 323                       __func__, dev_read_name(dev), compat);
 324                 return -EINVAL;
 325         }
 326         debug("vop_id=%d\n", vop_id);
 327
 328         disp_uc_plat = dev_get_uclass_plat(disp);
 329         debug("Found device '%s', disp_uc_priv=%p\n", disp->name, disp_uc_plat);
 330         if (display_in_use(disp)) {
 331                 debug("   - device in use\n");
 332                 return -EBUSY;
 333         }
 334
 335         disp_uc_plat->source_id = remote_vop_id;
 336         disp_uc_plat->src_dev = dev;
 337
 338         ret = device_probe(disp);
 339         if (ret) {
 340                 debug("%s: device '%s' display won't probe (ret=%d)\n",
 341                       __func__, dev->name, ret);
 342                 return ret;
 343         }
 344
 345         ret = display_read_timing(disp, &timing);
 346         if (ret) {
 347                 debug("%s: Failed to read timings\n", __func__);
 348                 return ret;
 349         }
 350
 351         ret = clk_get_by_index(dev, 1, &clk);
 352         if (!ret)
 353                 ret = clk_set_rate(&clk, timing.pixelclock.typ);
 354         if (IS_ERR_VALUE(ret)) {
 355                 debug("%s: Failed to set pixel clock: ret=%d\n", __func__, ret);
 356                 return ret;
 357         }
 358
 359         /* Set bitwidth for vop display according to vop mode */
 360         switch (vop_id) {
 361         case VOP_MODE_EDP:
 362 #if defined(CONFIG_ROCKCHIP_RK3288)
 363         case VOP_MODE_LVDS:
 364 #endif
 365                 l2bpp = VIDEO_BPP16;
 366                 break;
 367         case VOP_MODE_HDMI:
 368         case VOP_MODE_MIPI:
 369                 l2bpp = VIDEO_BPP32;
 370                 break;
 371         default:
 372                 l2bpp = VIDEO_BPP16;
 373         }
 374
 375         rkvop_mode_set(dev, &timing, vop_id);
 376
 377         ret = reset_get_by_name(dev, "dclk", &dclk_rst);
 378         if (ret) {
 379                 dev_err(dev, "failed to get dclk reset (ret=%d)\n", ret);
 380                 return ret;
 381         }
 382
 383         rkvop_enable(dev, regs, fbbase, 1 << l2bpp, &timing, &dclk_rst);
 384
 385         ret = display_enable(disp, 1 << l2bpp, &timing);
 386         if (ret)
 387                 return ret;
 388
 389         uc_priv->xsize = timing.hactive.typ;
 390         uc_priv->ysize = timing.vactive.typ;
 391         uc_priv->bpix = l2bpp;
 392         debug("fb=%lx, size=%d %d\n", fbbase, uc_priv->xsize, uc_priv->ysize);
 393
 394         return 0;
 395 }
 396
 397 void rk_vop_probe_regulators(struct udevice *dev,
 398                              const char * const *names, int cnt)
 399 {
 400         int i, ret;
 401         const char *name;
 402         struct udevice *reg;
 403
 404         for (i = 0; i < cnt; ++i) {
 405                 name = names[i];
 406                 debug("%s: probing regulator '%s'\n", dev->name, name);
 407
 408                 ret = regulator_autoset_by_name(name, &reg);
 409                 if (!ret)
 410                         ret = regulator_set_enable(reg, true);
 411         }
 412 }
 413
 414 int rk_vop_probe(struct udevice *dev)
 415 {
 416         struct video_uc_plat *plat = dev_get_uclass_plat(dev);
 417         struct rk_vop_priv *priv = dev_get_priv(dev);
 418         int ret = 0;
 419         ofnode port, node;
 420         struct reset_ctl ahb_rst;
 421
 422         /* Before relocation we don't need to do anything */
 423         if (!(gd->flags & GD_FLG_RELOC))
 424                 return 0;
 425
 426         ret = reset_get_by_name(dev, "ahb", &ahb_rst);
 427         if (ret) {
 428                 dev_err(dev, "failed to get ahb reset (ret=%d)\n", ret);
 429                 return ret;
 430         }
 431
 432         ret = reset_assert(&ahb_rst);
 433         if (ret) {
 434                 dev_err(dev, "failed to assert ahb reset (ret=%d)\n", ret);
 435         return ret;
 436         }
 437         udelay(20);
 438
 439         ret = reset_deassert(&ahb_rst);
 440         if (ret) {
 441                 dev_err(dev, "failed to deassert ahb reset (ret=%d)\n", ret);
 442                 return ret;
 443         }
 444
 445 #if defined(CONFIG_EFI_LOADER)
 446         debug("Adding to EFI map %d @ %lx\n", plat->size, plat->base);
 447         efi_add_memory_map(plat->base, plat->size, EFI_RESERVED_MEMORY_TYPE);
 448 #endif
 449
 450         priv->regs = (struct rk3288_vop *)dev_read_addr(dev);
 451
 452         /*
 453          * Try all the ports until we find one that works. In practice this
 454          * tries EDP first if available, then HDMI.
 455          *
 456          * Note that rockchip_vop_set_clk() always uses NPLL as the source
 457          * clock so it is currently not possible to use more than one display
 458          * device simultaneously.
 459          */
 460         port = dev_read_subnode(dev, "port");
 461         if (!ofnode_valid(port)) {
 462                 debug("%s(%s): 'port' subnode not found\n",
 463                       __func__, dev_read_name(dev));
 464                 return -EINVAL;
 465         }
 466
 467         for (node = ofnode_first_subnode(port);
 468              ofnode_valid(node);
 469              node = dev_read_next_subnode(node)) {
 470                 ret = rk_display_init(dev, plat->base, node);
 471                 if (ret)
 472                         debug("Device failed: ret=%d\n", ret);
 473                 if (!ret)
 474                         break;
 475         }
 476         video_set_flush_dcache(dev, 1);
 477
 478         return ret;
 479 }
 480
 481 int rk_vop_bind(struct udevice *dev)
 482 {
 483         struct video_uc_plat *plat = dev_get_uclass_plat(dev);
 484
 485         plat->size = 4 * (CONFIG_VIDEO_ROCKCHIP_MAX_XRES *
 486                           CONFIG_VIDEO_ROCKCHIP_MAX_YRES);
 487
 488         return 0;
 489 }