drivers/usb/musb/sunxi.c

   1 /*
   2  * Allwinner sun4i MUSB Glue Layer
   3  *
   4  * Copyright (C) 2015 Hans de Goede <hdegoede@redhat.com>
   5  *
   6  * Based on code from
   7  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  */
  19
  20 #include <linux/clk.h>
  21 #include <linux/err.h>
  22 #include <linux/extcon.h>
  23 #include <linux/io.h>
  24 #include <linux/kernel.h>
  25 #include <linux/module.h>
  26 #include <linux/of.h>
  27 #include <linux/phy/phy-sun4i-usb.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/reset.h>
  30 #include <linux/soc/sunxi/sunxi_sram.h>
  31 #include <linux/usb/musb.h>
  32 #include <linux/usb/of.h>
  33 #include <linux/usb/usb_phy_generic.h>
  34 #include <linux/workqueue.h>
  35 #include "musb_core.h"
  36
  37 /*
  38  * Register offsets, note sunxi musb has a different layout then most
  39  * musb implementations, we translate the layout in musb_readb & friends.
  40  */
  41 #define SUNXI_MUSB_POWER                        0x0040
  42 #define SUNXI_MUSB_DEVCTL                       0x0041
  43 #define SUNXI_MUSB_INDEX                        0x0042
  44 #define SUNXI_MUSB_VEND0                        0x0043
  45 #define SUNXI_MUSB_INTRTX                       0x0044
  46 #define SUNXI_MUSB_INTRRX                       0x0046
  47 #define SUNXI_MUSB_INTRTXE                      0x0048
  48 #define SUNXI_MUSB_INTRRXE                      0x004a
  49 #define SUNXI_MUSB_INTRUSB                      0x004c
  50 #define SUNXI_MUSB_INTRUSBE                     0x0050
  51 #define SUNXI_MUSB_FRAME                        0x0054
  52 #define SUNXI_MUSB_TXFIFOSZ                     0x0090
  53 #define SUNXI_MUSB_TXFIFOADD                    0x0092
  54 #define SUNXI_MUSB_RXFIFOSZ                     0x0094
  55 #define SUNXI_MUSB_RXFIFOADD                    0x0096
  56 #define SUNXI_MUSB_FADDR                        0x0098
  57 #define SUNXI_MUSB_TXFUNCADDR                   0x0098
  58 #define SUNXI_MUSB_TXHUBADDR                    0x009a
  59 #define SUNXI_MUSB_TXHUBPORT                    0x009b
  60 #define SUNXI_MUSB_RXFUNCADDR                   0x009c
  61 #define SUNXI_MUSB_RXHUBADDR                    0x009e
  62 #define SUNXI_MUSB_RXHUBPORT                    0x009f
  63 #define SUNXI_MUSB_CONFIGDATA                   0x00c0
  64
  65 /* VEND0 bits */
  66 #define SUNXI_MUSB_VEND0_PIO_MODE               0
  67
  68 /* flags */
  69 #define SUNXI_MUSB_FL_ENABLED                   0
  70 #define SUNXI_MUSB_FL_HOSTMODE                  1
  71 #define SUNXI_MUSB_FL_HOSTMODE_PEND             2
  72 #define SUNXI_MUSB_FL_VBUS_ON                   3
  73 #define SUNXI_MUSB_FL_PHY_ON                    4
  74 #define SUNXI_MUSB_FL_HAS_SRAM                  5
  75 #define SUNXI_MUSB_FL_HAS_RESET                 6
  76 #define SUNXI_MUSB_FL_NO_CONFIGDATA             7
  77
  78 /* Our read/write methods need access and do not get passed in a musb ref :| */
  79 static struct musb *sunxi_musb;
  80
  81 struct sunxi_glue {
  82         struct device           *dev;
  83         struct platform_device  *musb;
  84         struct clk              *clk;
  85         struct reset_control    *rst;
  86         struct phy              *phy;
  87         struct platform_device  *usb_phy;
  88         struct usb_phy          *xceiv;
  89         unsigned long           flags;
  90         struct work_struct      work;
  91         struct extcon_dev       *extcon;
  92         struct notifier_block   host_nb;
  93 };
  94
  95 /* phy_power_on / off may sleep, so we use a workqueue  */
  96 static void sunxi_musb_work(struct work_struct *work)
  97 {
  98         struct sunxi_glue *glue = container_of(work, struct sunxi_glue, work);
  99         bool vbus_on, phy_on;
 100
 101         if (!test_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags))
 102                 return;
 103
 104         if (test_and_clear_bit(SUNXI_MUSB_FL_HOSTMODE_PEND, &glue->flags)) {
 105                 struct musb *musb = platform_get_drvdata(glue->musb);
 106                 unsigned long flags;
 107                 u8 devctl;
 108
 109                 spin_lock_irqsave(&musb->lock, flags);
 110
 111                 devctl = readb(musb->mregs + SUNXI_MUSB_DEVCTL);
 112                 if (test_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags)) {
 113                         set_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 114                         musb->xceiv->otg->default_a = 1;
 115                         musb->xceiv->otg->state = OTG_STATE_A_IDLE;
 116                         MUSB_HST_MODE(musb);
 117                         devctl |= MUSB_DEVCTL_SESSION;
 118                 } else {
 119                         clear_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 120                         musb->xceiv->otg->default_a = 0;
 121                         musb->xceiv->otg->state = OTG_STATE_B_IDLE;
 122                         MUSB_DEV_MODE(musb);
 123                         devctl &= ~MUSB_DEVCTL_SESSION;
 124                 }
 125                 writeb(devctl, musb->mregs + SUNXI_MUSB_DEVCTL);
 126
 127                 spin_unlock_irqrestore(&musb->lock, flags);
 128         }
 129
 130         vbus_on = test_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 131         phy_on = test_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 132
 133         if (phy_on != vbus_on) {
 134                 if (vbus_on) {
 135                         phy_power_on(glue->phy);
 136                         set_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 137                 } else {
 138                         phy_power_off(glue->phy);
 139                         clear_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 140                 }
 141         }
 142 }
 143
 144 static void sunxi_musb_set_vbus(struct musb *musb, int is_on)
 145 {
 146         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 147
 148         if (is_on)
 149                 set_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 150         else
 151                 clear_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 152
 153         schedule_work(&glue->work);
 154 }
 155
 156 static void sunxi_musb_pre_root_reset_end(struct musb *musb)
 157 {
 158         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 159
 160         sun4i_usb_phy_set_squelch_detect(glue->phy, false);
 161 }
 162
 163 static void sunxi_musb_post_root_reset_end(struct musb *musb)
 164 {
 165         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 166
 167         sun4i_usb_phy_set_squelch_detect(glue->phy, true);
 168 }
 169
 170 static irqreturn_t sunxi_musb_interrupt(int irq, void *__hci)
 171 {
 172         struct musb *musb = __hci;
 173         unsigned long flags;
 174
 175         spin_lock_irqsave(&musb->lock, flags);
 176
 177         musb->int_usb = readb(musb->mregs + SUNXI_MUSB_INTRUSB);
 178         if (musb->int_usb)
 179                 writeb(musb->int_usb, musb->mregs + SUNXI_MUSB_INTRUSB);
 180
 181         /*
 182          * sunxi musb often signals babble on low / full speed device
 183          * disconnect, without ever raising MUSB_INTR_DISCONNECT, since
 184          * normally babble never happens treat it as disconnect.
 185          */
 186         if ((musb->int_usb & MUSB_INTR_BABBLE) && is_host_active(musb)) {
 187                 musb->int_usb &= ~MUSB_INTR_BABBLE;
 188                 musb->int_usb |= MUSB_INTR_DISCONNECT;
 189         }
 190
 191         if ((musb->int_usb & MUSB_INTR_RESET) && !is_host_active(musb)) {
 192                 /* ep0 FADDR must be 0 when (re)entering peripheral mode */
 193                 musb_ep_select(musb->mregs, 0);
 194                 musb_writeb(musb->mregs, MUSB_FADDR, 0);
 195         }
 196
 197         musb->int_tx = readw(musb->mregs + SUNXI_MUSB_INTRTX);
 198         if (musb->int_tx)
 199                 writew(musb->int_tx, musb->mregs + SUNXI_MUSB_INTRTX);
 200
 201         musb->int_rx = readw(musb->mregs + SUNXI_MUSB_INTRRX);
 202         if (musb->int_rx)
 203                 writew(musb->int_rx, musb->mregs + SUNXI_MUSB_INTRRX);
 204
 205         musb_interrupt(musb);
 206
 207         spin_unlock_irqrestore(&musb->lock, flags);
 208
 209         return IRQ_HANDLED;
 210 }
 211
 212 static int sunxi_musb_host_notifier(struct notifier_block *nb,
 213                                     unsigned long event, void *ptr)
 214 {
 215         struct sunxi_glue *glue = container_of(nb, struct sunxi_glue, host_nb);
 216
 217         if (event)
 218                 set_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags);
 219         else
 220                 clear_bit(SUNXI_MUSB_FL_HOSTMODE, &glue->flags);
 221
 222         set_bit(SUNXI_MUSB_FL_HOSTMODE_PEND, &glue->flags);
 223         schedule_work(&glue->work);
 224
 225         return NOTIFY_DONE;
 226 }
 227
 228 static int sunxi_musb_init(struct musb *musb)
 229 {
 230         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 231         int ret;
 232
 233         sunxi_musb = musb;
 234         musb->phy = glue->phy;
 235         musb->xceiv = glue->xceiv;
 236
 237         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags)) {
 238                 ret = sunxi_sram_claim(musb->controller->parent);
 239                 if (ret)
 240                         return ret;
 241         }
 242
 243         ret = clk_prepare_enable(glue->clk);
 244         if (ret)
 245                 goto error_sram_release;
 246
 247         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags)) {
 248                 ret = reset_control_deassert(glue->rst);
 249                 if (ret)
 250                         goto error_clk_disable;
 251         }
 252
 253         writeb(SUNXI_MUSB_VEND0_PIO_MODE, musb->mregs + SUNXI_MUSB_VEND0);
 254
 255         /* Register notifier before calling phy_init() */
 256         if (musb->port_mode == MUSB_PORT_MODE_DUAL_ROLE) {
 257                 ret = extcon_register_notifier(glue->extcon, EXTCON_USB_HOST,
 258                                                &glue->host_nb);
 259                 if (ret)
 260                         goto error_reset_assert;
 261         }
 262
 263         ret = phy_init(glue->phy);
 264         if (ret)
 265                 goto error_unregister_notifier;
 266
 267         if (musb->port_mode == MUSB_PORT_MODE_HOST) {
 268                 ret = phy_power_on(glue->phy);
 269                 if (ret)
 270                         goto error_phy_exit;
 271                 set_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags);
 272                 /* Stop musb work from turning vbus off again */
 273                 set_bit(SUNXI_MUSB_FL_VBUS_ON, &glue->flags);
 274         }
 275
 276         musb->isr = sunxi_musb_interrupt;
 277
 278         /* Stop the musb-core from doing runtime pm (not supported on sunxi) */
 279         pm_runtime_get(musb->controller);
 280
 281         return 0;
 282
 283 error_phy_exit:
 284         phy_exit(glue->phy);
 285 error_unregister_notifier:
 286         if (musb->port_mode == MUSB_PORT_MODE_DUAL_ROLE)
 287                 extcon_unregister_notifier(glue->extcon, EXTCON_USB_HOST,
 288                                            &glue->host_nb);
 289 error_reset_assert:
 290         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags))
 291                 reset_control_assert(glue->rst);
 292 error_clk_disable:
 293         clk_disable_unprepare(glue->clk);
 294 error_sram_release:
 295         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags))
 296                 sunxi_sram_release(musb->controller->parent);
 297         return ret;
 298 }
 299
 300 static int sunxi_musb_exit(struct musb *musb)
 301 {
 302         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 303
 304         pm_runtime_put(musb->controller);
 305
 306         cancel_work_sync(&glue->work);
 307         if (test_bit(SUNXI_MUSB_FL_PHY_ON, &glue->flags))
 308                 phy_power_off(glue->phy);
 309
 310         phy_exit(glue->phy);
 311
 312         if (musb->port_mode == MUSB_PORT_MODE_DUAL_ROLE)
 313                 extcon_unregister_notifier(glue->extcon, EXTCON_USB_HOST,
 314                                            &glue->host_nb);
 315
 316         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags))
 317                 reset_control_assert(glue->rst);
 318
 319         clk_disable_unprepare(glue->clk);
 320         if (test_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags))
 321                 sunxi_sram_release(musb->controller->parent);
 322
 323         return 0;
 324 }
 325
 326 static void sunxi_musb_enable(struct musb *musb)
 327 {
 328         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 329
 330         /* musb_core does not call us in a balanced manner */
 331         if (test_and_set_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags))
 332                 return;
 333
 334         schedule_work(&glue->work);
 335 }
 336
 337 static void sunxi_musb_disable(struct musb *musb)
 338 {
 339         struct sunxi_glue *glue = dev_get_drvdata(musb->controller->parent);
 340
 341         clear_bit(SUNXI_MUSB_FL_ENABLED, &glue->flags);
 342 }
 343
 344 /*
 345  * sunxi musb register layout
 346  * 0x00 - 0x17  fifo regs, 1 long per fifo
 347  * 0x40 - 0x57  generic control regs (power - frame)
 348  * 0x80 - 0x8f  ep control regs (addressed through hw_ep->regs, indexed)
 349  * 0x90 - 0x97  fifo control regs (indexed)
 350  * 0x98 - 0x9f  multipoint / busctl regs (indexed)
 351  * 0xc0         configdata reg
 352  */
 353
 354 static u32 sunxi_musb_fifo_offset(u8 epnum)
 355 {
 356         return (epnum * 4);
 357 }
 358
 359 static u32 sunxi_musb_ep_offset(u8 epnum, u16 offset)
 360 {
 361         WARN_ONCE(offset != 0,
 362                   "sunxi_musb_ep_offset called with non 0 offset\n");
 363
 364         return 0x80; /* indexed, so ignore epnum */
 365 }
 366
 367 static u32 sunxi_musb_busctl_offset(u8 epnum, u16 offset)
 368 {
 369         return SUNXI_MUSB_TXFUNCADDR + offset;
 370 }
 371
 372 static u8 sunxi_musb_readb(const void __iomem *addr, unsigned offset)
 373 {
 374         struct sunxi_glue *glue;
 375
 376         if (addr == sunxi_musb->mregs) {
 377                 /* generic control or fifo control reg access */
 378                 switch (offset) {
 379                 case MUSB_FADDR:
 380                         return readb(addr + SUNXI_MUSB_FADDR);
 381                 case MUSB_POWER:
 382                         return readb(addr + SUNXI_MUSB_POWER);
 383                 case MUSB_INTRUSB:
 384                         return readb(addr + SUNXI_MUSB_INTRUSB);
 385                 case MUSB_INTRUSBE:
 386                         return readb(addr + SUNXI_MUSB_INTRUSBE);
 387                 case MUSB_INDEX:
 388                         return readb(addr + SUNXI_MUSB_INDEX);
 389                 case MUSB_TESTMODE:
 390                         return 0; /* No testmode on sunxi */
 391                 case MUSB_DEVCTL:
 392                         return readb(addr + SUNXI_MUSB_DEVCTL);
 393                 case MUSB_TXFIFOSZ:
 394                         return readb(addr + SUNXI_MUSB_TXFIFOSZ);
 395                 case MUSB_RXFIFOSZ:
 396                         return readb(addr + SUNXI_MUSB_RXFIFOSZ);
 397                 case MUSB_CONFIGDATA + 0x10: /* See musb_read_configdata() */
 398                         glue = dev_get_drvdata(sunxi_musb->controller->parent);
 399                         /* A33 saves a reg, and we get to hardcode this */
 400                         if (test_bit(SUNXI_MUSB_FL_NO_CONFIGDATA,
 401                                      &glue->flags))
 402                                 return 0xde;
 403
 404                         return readb(addr + SUNXI_MUSB_CONFIGDATA);
 405                 /* Offset for these is fixed by sunxi_musb_busctl_offset() */
 406                 case SUNXI_MUSB_TXFUNCADDR:
 407                 case SUNXI_MUSB_TXHUBADDR:
 408                 case SUNXI_MUSB_TXHUBPORT:
 409                 case SUNXI_MUSB_RXFUNCADDR:
 410                 case SUNXI_MUSB_RXHUBADDR:
 411                 case SUNXI_MUSB_RXHUBPORT:
 412                         /* multipoint / busctl reg access */
 413                         return readb(addr + offset);
 414                 default:
 415                         dev_err(sunxi_musb->controller->parent,
 416                                 "Error unknown readb offset %u\n", offset);
 417                         return 0;
 418                 }
 419         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 420                 /* ep control reg access */
 421                 /* sunxi has a 2 byte hole before the txtype register */
 422                 if (offset >= MUSB_TXTYPE)
 423                         offset += 2;
 424                 return readb(addr + offset);
 425         }
 426
 427         dev_err(sunxi_musb->controller->parent,
 428                 "Error unknown readb at 0x%x bytes offset\n",
 429                 (int)(addr - sunxi_musb->mregs));
 430         return 0;
 431 }
 432
 433 static void sunxi_musb_writeb(void __iomem *addr, unsigned offset, u8 data)
 434 {
 435         if (addr == sunxi_musb->mregs) {
 436                 /* generic control or fifo control reg access */
 437                 switch (offset) {
 438                 case MUSB_FADDR:
 439                         return writeb(data, addr + SUNXI_MUSB_FADDR);
 440                 case MUSB_POWER:
 441                         return writeb(data, addr + SUNXI_MUSB_POWER);
 442                 case MUSB_INTRUSB:
 443                         return writeb(data, addr + SUNXI_MUSB_INTRUSB);
 444                 case MUSB_INTRUSBE:
 445                         return writeb(data, addr + SUNXI_MUSB_INTRUSBE);
 446                 case MUSB_INDEX:
 447                         return writeb(data, addr + SUNXI_MUSB_INDEX);
 448                 case MUSB_TESTMODE:
 449                         if (data)
 450                                 dev_warn(sunxi_musb->controller->parent,
 451                                         "sunxi-musb does not have testmode\n");
 452                         return;
 453                 case MUSB_DEVCTL:
 454                         return writeb(data, addr + SUNXI_MUSB_DEVCTL);
 455                 case MUSB_TXFIFOSZ:
 456                         return writeb(data, addr + SUNXI_MUSB_TXFIFOSZ);
 457                 case MUSB_RXFIFOSZ:
 458                         return writeb(data, addr + SUNXI_MUSB_RXFIFOSZ);
 459                 /* Offset for these is fixed by sunxi_musb_busctl_offset() */
 460                 case SUNXI_MUSB_TXFUNCADDR:
 461                 case SUNXI_MUSB_TXHUBADDR:
 462                 case SUNXI_MUSB_TXHUBPORT:
 463                 case SUNXI_MUSB_RXFUNCADDR:
 464                 case SUNXI_MUSB_RXHUBADDR:
 465                 case SUNXI_MUSB_RXHUBPORT:
 466                         /* multipoint / busctl reg access */
 467                         return writeb(data, addr + offset);
 468                 default:
 469                         dev_err(sunxi_musb->controller->parent,
 470                                 "Error unknown writeb offset %u\n", offset);
 471                         return;
 472                 }
 473         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 474                 /* ep control reg access */
 475                 if (offset >= MUSB_TXTYPE)
 476                         offset += 2;
 477                 return writeb(data, addr + offset);
 478         }
 479
 480         dev_err(sunxi_musb->controller->parent,
 481                 "Error unknown writeb at 0x%x bytes offset\n",
 482                 (int)(addr - sunxi_musb->mregs));
 483 }
 484
 485 static u16 sunxi_musb_readw(const void __iomem *addr, unsigned offset)
 486 {
 487         if (addr == sunxi_musb->mregs) {
 488                 /* generic control or fifo control reg access */
 489                 switch (offset) {
 490                 case MUSB_INTRTX:
 491                         return readw(addr + SUNXI_MUSB_INTRTX);
 492                 case MUSB_INTRRX:
 493                         return readw(addr + SUNXI_MUSB_INTRRX);
 494                 case MUSB_INTRTXE:
 495                         return readw(addr + SUNXI_MUSB_INTRTXE);
 496                 case MUSB_INTRRXE:
 497                         return readw(addr + SUNXI_MUSB_INTRRXE);
 498                 case MUSB_FRAME:
 499                         return readw(addr + SUNXI_MUSB_FRAME);
 500                 case MUSB_TXFIFOADD:
 501                         return readw(addr + SUNXI_MUSB_TXFIFOADD);
 502                 case MUSB_RXFIFOADD:
 503                         return readw(addr + SUNXI_MUSB_RXFIFOADD);
 504                 case MUSB_HWVERS:
 505                         return 0; /* sunxi musb version is not known */
 506                 default:
 507                         dev_err(sunxi_musb->controller->parent,
 508                                 "Error unknown readw offset %u\n", offset);
 509                         return 0;
 510                 }
 511         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 512                 /* ep control reg access */
 513                 return readw(addr + offset);
 514         }
 515
 516         dev_err(sunxi_musb->controller->parent,
 517                 "Error unknown readw at 0x%x bytes offset\n",
 518                 (int)(addr - sunxi_musb->mregs));
 519         return 0;
 520 }
 521
 522 static void sunxi_musb_writew(void __iomem *addr, unsigned offset, u16 data)
 523 {
 524         if (addr == sunxi_musb->mregs) {
 525                 /* generic control or fifo control reg access */
 526                 switch (offset) {
 527                 case MUSB_INTRTX:
 528                         return writew(data, addr + SUNXI_MUSB_INTRTX);
 529                 case MUSB_INTRRX:
 530                         return writew(data, addr + SUNXI_MUSB_INTRRX);
 531                 case MUSB_INTRTXE:
 532                         return writew(data, addr + SUNXI_MUSB_INTRTXE);
 533                 case MUSB_INTRRXE:
 534                         return writew(data, addr + SUNXI_MUSB_INTRRXE);
 535                 case MUSB_FRAME:
 536                         return writew(data, addr + SUNXI_MUSB_FRAME);
 537                 case MUSB_TXFIFOADD:
 538                         return writew(data, addr + SUNXI_MUSB_TXFIFOADD);
 539                 case MUSB_RXFIFOADD:
 540                         return writew(data, addr + SUNXI_MUSB_RXFIFOADD);
 541                 default:
 542                         dev_err(sunxi_musb->controller->parent,
 543                                 "Error unknown writew offset %u\n", offset);
 544                         return;
 545                 }
 546         } else if (addr == (sunxi_musb->mregs + 0x80)) {
 547                 /* ep control reg access */
 548                 return writew(data, addr + offset);
 549         }
 550
 551         dev_err(sunxi_musb->controller->parent,
 552                 "Error unknown writew at 0x%x bytes offset\n",
 553                 (int)(addr - sunxi_musb->mregs));
 554 }
 555
 556 static const struct musb_platform_ops sunxi_musb_ops = {
 557         .quirks         = MUSB_INDEXED_EP,
 558         .init           = sunxi_musb_init,
 559         .exit           = sunxi_musb_exit,
 560         .enable         = sunxi_musb_enable,
 561         .disable        = sunxi_musb_disable,
 562         .fifo_offset    = sunxi_musb_fifo_offset,
 563         .ep_offset      = sunxi_musb_ep_offset,
 564         .busctl_offset  = sunxi_musb_busctl_offset,
 565         .readb          = sunxi_musb_readb,
 566         .writeb         = sunxi_musb_writeb,
 567         .readw          = sunxi_musb_readw,
 568         .writew         = sunxi_musb_writew,
 569         .set_vbus       = sunxi_musb_set_vbus,
 570         .pre_root_reset_end = sunxi_musb_pre_root_reset_end,
 571         .post_root_reset_end = sunxi_musb_post_root_reset_end,
 572 };
 573
 574 /* Allwinner OTG supports up to 5 endpoints */
 575 #define SUNXI_MUSB_MAX_EP_NUM   6
 576 #define SUNXI_MUSB_RAM_BITS     11
 577
 578 static struct musb_fifo_cfg sunxi_musb_mode_cfg[] = {
 579         MUSB_EP_FIFO_SINGLE(1, FIFO_TX, 512),
 580         MUSB_EP_FIFO_SINGLE(1, FIFO_RX, 512),
 581         MUSB_EP_FIFO_SINGLE(2, FIFO_TX, 512),
 582         MUSB_EP_FIFO_SINGLE(2, FIFO_RX, 512),
 583         MUSB_EP_FIFO_SINGLE(3, FIFO_TX, 512),
 584         MUSB_EP_FIFO_SINGLE(3, FIFO_RX, 512),
 585         MUSB_EP_FIFO_SINGLE(4, FIFO_TX, 512),
 586         MUSB_EP_FIFO_SINGLE(4, FIFO_RX, 512),
 587         MUSB_EP_FIFO_SINGLE(5, FIFO_TX, 512),
 588         MUSB_EP_FIFO_SINGLE(5, FIFO_RX, 512),
 589 };
 590
 591 static struct musb_hdrc_config sunxi_musb_hdrc_config = {
 592         .fifo_cfg       = sunxi_musb_mode_cfg,
 593         .fifo_cfg_size  = ARRAY_SIZE(sunxi_musb_mode_cfg),
 594         .multipoint     = true,
 595         .dyn_fifo       = true,
 596         .soft_con       = true,
 597         .num_eps        = SUNXI_MUSB_MAX_EP_NUM,
 598         .ram_bits       = SUNXI_MUSB_RAM_BITS,
 599         .dma            = 0,
 600 };
 601
 602 static int sunxi_musb_probe(struct platform_device *pdev)
 603 {
 604         struct musb_hdrc_platform_data  pdata;
 605         struct platform_device_info     pinfo;
 606         struct sunxi_glue               *glue;
 607         struct device_node              *np = pdev->dev.of_node;
 608         int ret;
 609
 610         if (!np) {
 611                 dev_err(&pdev->dev, "Error no device tree node found\n");
 612                 return -EINVAL;
 613         }
 614
 615         glue = devm_kzalloc(&pdev->dev, sizeof(*glue), GFP_KERNEL);
 616         if (!glue)
 617                 return -ENOMEM;
 618
 619         memset(&pdata, 0, sizeof(pdata));
 620         switch (of_usb_get_dr_mode(np)) {
 621 #if defined CONFIG_USB_MUSB_DUAL_ROLE || defined CONFIG_USB_MUSB_HOST
 622         case USB_DR_MODE_HOST:
 623                 pdata.mode = MUSB_PORT_MODE_HOST;
 624                 break;
 625 #endif
 626 #ifdef CONFIG_USB_MUSB_DUAL_ROLE
 627         case USB_DR_MODE_OTG:
 628                 glue->extcon = extcon_get_edev_by_phandle(&pdev->dev, 0);
 629                 if (IS_ERR(glue->extcon)) {
 630                         if (PTR_ERR(glue->extcon) == -EPROBE_DEFER)
 631                                 return -EPROBE_DEFER;
 632                         dev_err(&pdev->dev, "Invalid or missing extcon\n");
 633                         return PTR_ERR(glue->extcon);
 634                 }
 635                 pdata.mode = MUSB_PORT_MODE_DUAL_ROLE;
 636                 break;
 637 #endif
 638         default:
 639                 dev_err(&pdev->dev, "Invalid or missing 'dr_mode' property\n");
 640                 return -EINVAL;
 641         }
 642         pdata.platform_ops      = &sunxi_musb_ops;
 643         pdata.config            = &sunxi_musb_hdrc_config;
 644
 645         glue->dev = &pdev->dev;
 646         INIT_WORK(&glue->work, sunxi_musb_work);
 647         glue->host_nb.notifier_call = sunxi_musb_host_notifier;
 648
 649         if (of_device_is_compatible(np, "allwinner,sun4i-a10-musb"))
 650                 set_bit(SUNXI_MUSB_FL_HAS_SRAM, &glue->flags);
 651
 652         if (of_device_is_compatible(np, "allwinner,sun6i-a31-musb"))
 653                 set_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags);
 654
 655         if (of_device_is_compatible(np, "allwinner,sun8i-a33-musb")) {
 656                 set_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags);
 657                 set_bit(SUNXI_MUSB_FL_NO_CONFIGDATA, &glue->flags);
 658         }
 659
 660         glue->clk = devm_clk_get(&pdev->dev, NULL);
 661         if (IS_ERR(glue->clk)) {
 662                 dev_err(&pdev->dev, "Error getting clock: %ld\n",
 663                         PTR_ERR(glue->clk));
 664                 return PTR_ERR(glue->clk);
 665         }
 666
 667         if (test_bit(SUNXI_MUSB_FL_HAS_RESET, &glue->flags)) {
 668                 glue->rst = devm_reset_control_get(&pdev->dev, NULL);
 669                 if (IS_ERR(glue->rst)) {
 670                         if (PTR_ERR(glue->rst) == -EPROBE_DEFER)
 671                                 return -EPROBE_DEFER;
 672                         dev_err(&pdev->dev, "Error getting reset %ld\n",
 673                                 PTR_ERR(glue->rst));
 674                         return PTR_ERR(glue->rst);
 675                 }
 676         }
 677
 678         glue->phy = devm_phy_get(&pdev->dev, "usb");
 679         if (IS_ERR(glue->phy)) {
 680                 if (PTR_ERR(glue->phy) == -EPROBE_DEFER)
 681                         return -EPROBE_DEFER;
 682                 dev_err(&pdev->dev, "Error getting phy %ld\n",
 683                         PTR_ERR(glue->phy));
 684                 return PTR_ERR(glue->phy);
 685         }
 686
 687         glue->usb_phy = usb_phy_generic_register();
 688         if (IS_ERR(glue->usb_phy)) {
 689                 dev_err(&pdev->dev, "Error registering usb-phy %ld\n",
 690                         PTR_ERR(glue->usb_phy));
 691                 return PTR_ERR(glue->usb_phy);
 692         }
 693
 694         glue->xceiv = devm_usb_get_phy(&pdev->dev, USB_PHY_TYPE_USB2);
 695         if (IS_ERR(glue->xceiv)) {
 696                 ret = PTR_ERR(glue->xceiv);
 697                 dev_err(&pdev->dev, "Error getting usb-phy %d\n", ret);
 698                 goto err_unregister_usb_phy;
 699         }
 700
 701         platform_set_drvdata(pdev, glue);
 702
 703         memset(&pinfo, 0, sizeof(pinfo));
 704         pinfo.name       = "musb-hdrc";
 705         pinfo.id        = PLATFORM_DEVID_AUTO;
 706         pinfo.parent    = &pdev->dev;
 707         pinfo.res       = pdev->resource;
 708         pinfo.num_res   = pdev->num_resources;
 709         pinfo.data      = &pdata;
 710         pinfo.size_data = sizeof(pdata);
 711
 712         glue->musb = platform_device_register_full(&pinfo);
 713         if (IS_ERR(glue->musb)) {
 714                 ret = PTR_ERR(glue->musb);
 715                 dev_err(&pdev->dev, "Error registering musb dev: %d\n", ret);
 716                 goto err_unregister_usb_phy;
 717         }
 718
 719         return 0;
 720
 721 err_unregister_usb_phy:
 722         usb_phy_generic_unregister(glue->usb_phy);
 723         return ret;
 724 }
 725
 726 static int sunxi_musb_remove(struct platform_device *pdev)
 727 {
 728         struct sunxi_glue *glue = platform_get_drvdata(pdev);
 729         struct platform_device *usb_phy = glue->usb_phy;
 730
 731         platform_device_unregister(glue->musb); /* Frees glue ! */
 732         usb_phy_generic_unregister(usb_phy);
 733
 734         return 0;
 735 }
 736
 737 static const struct of_device_id sunxi_musb_match[] = {
 738         { .compatible = "allwinner,sun4i-a10-musb", },
 739         { .compatible = "allwinner,sun6i-a31-musb", },
 740         { .compatible = "allwinner,sun8i-a33-musb", },
 741         {}
 742 };
 743
 744 static struct platform_driver sunxi_musb_driver = {
 745         .probe = sunxi_musb_probe,
 746         .remove = sunxi_musb_remove,
 747         .driver = {
 748                 .name = "musb-sunxi",
 749                 .of_match_table = sunxi_musb_match,
 750         },
 751 };
 752 module_platform_driver(sunxi_musb_driver);
 753
 754 MODULE_DESCRIPTION("Allwinner sunxi MUSB Glue Layer");
 755 MODULE_AUTHOR("Hans de Goede <hdegoede@redhat.com>");
 756 MODULE_LICENSE("GPL v2");