drivers/tty/serial/sh-sci.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * SuperH on-chip serial module support.  (SCI with no FIFO / with FIFO)
   4  *
   5  *  Copyright (C) 2002 - 2011  Paul Mundt
   6  *  Copyright (C) 2015 Glider bvba
   7  *  Modified to support SH7720 SCIF. Markus Brunner, Mark Jonas (Jul 2007).
   8  *
   9  * based off of the old drivers/char/sh-sci.c by:
  10  *
  11  *   Copyright (C) 1999, 2000  Niibe Yutaka
  12  *   Copyright (C) 2000  Sugioka Toshinobu
  13  *   Modified to support multiple serial ports. Stuart Menefy (May 2000).
  14  *   Modified to support SecureEdge. David McCullough (2002)
  15  *   Modified to support SH7300 SCIF. Takashi Kusuda (Jun 2003).
  16  *   Removed SH7300 support (Jul 2007).
  17  */
  18 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  19 #define SUPPORT_SYSRQ
  20 #endif
  21
  22 #undef DEBUG
  23
  24 #include <linux/clk.h>
  25 #include <linux/console.h>
  26 #include <linux/ctype.h>
  27 #include <linux/cpufreq.h>
  28 #include <linux/delay.h>
  29 #include <linux/dmaengine.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/err.h>
  32 #include <linux/errno.h>
  33 #include <linux/init.h>
  34 #include <linux/interrupt.h>
  35 #include <linux/ioport.h>
  36 #include <linux/ktime.h>
  37 #include <linux/major.h>
  38 #include <linux/module.h>
  39 #include <linux/mm.h>
  40 #include <linux/of.h>
  41 #include <linux/of_device.h>
  42 #include <linux/platform_device.h>
  43 #include <linux/pm_runtime.h>
  44 #include <linux/scatterlist.h>
  45 #include <linux/serial.h>
  46 #include <linux/serial_sci.h>
  47 #include <linux/sh_dma.h>
  48 #include <linux/slab.h>
  49 #include <linux/string.h>
  50 #include <linux/sysrq.h>
  51 #include <linux/timer.h>
  52 #include <linux/tty.h>
  53 #include <linux/tty_flip.h>
  54
  55 #ifdef CONFIG_SUPERH
  56 #include <asm/sh_bios.h>
  57 #endif
  58
  59 #include "serial_mctrl_gpio.h"
  60 #include "sh-sci.h"
  61
  62 /* Offsets into the sci_port->irqs array */
  63 enum {
  64         SCIx_ERI_IRQ,
  65         SCIx_RXI_IRQ,
  66         SCIx_TXI_IRQ,
  67         SCIx_BRI_IRQ,
  68         SCIx_DRI_IRQ,
  69         SCIx_TEI_IRQ,
  70         SCIx_NR_IRQS,
  71
  72         SCIx_MUX_IRQ = SCIx_NR_IRQS,    /* special case */
  73 };
  74
  75 #define SCIx_IRQ_IS_MUXED(port)                 \
  76         ((port)->irqs[SCIx_ERI_IRQ] ==  \
  77          (port)->irqs[SCIx_RXI_IRQ]) || \
  78         ((port)->irqs[SCIx_ERI_IRQ] &&  \
  79          ((port)->irqs[SCIx_RXI_IRQ] < 0))
  80
  81 enum SCI_CLKS {
  82         SCI_FCK,                /* Functional Clock */
  83         SCI_SCK,                /* Optional External Clock */
  84         SCI_BRG_INT,            /* Optional BRG Internal Clock Source */
  85         SCI_SCIF_CLK,           /* Optional BRG External Clock Source */
  86         SCI_NUM_CLKS
  87 };
  88
  89 /* Bit x set means sampling rate x + 1 is supported */
  90 #define SCI_SR(x)               BIT((x) - 1)
  91 #define SCI_SR_RANGE(x, y)      GENMASK((y) - 1, (x) - 1)
  92
  93 #define SCI_SR_SCIFAB           SCI_SR(5) | SCI_SR(7) | SCI_SR(11) | \
  94                                 SCI_SR(13) | SCI_SR(16) | SCI_SR(17) | \
  95                                 SCI_SR(19) | SCI_SR(27)
  96
  97 #define min_sr(_port)           ffs((_port)->sampling_rate_mask)
  98 #define max_sr(_port)           fls((_port)->sampling_rate_mask)
  99
 100 /* Iterate over all supported sampling rates, from high to low */
 101 #define for_each_sr(_sr, _port)                                         \
 102         for ((_sr) = max_sr(_port); (_sr) >= min_sr(_port); (_sr)--)    \
 103                 if ((_port)->sampling_rate_mask & SCI_SR((_sr)))
 104
 105 struct plat_sci_reg {
 106         u8 offset, size;
 107 };
 108
 109 struct sci_port_params {
 110         const struct plat_sci_reg regs[SCIx_NR_REGS];
 111         unsigned int fifosize;
 112         unsigned int overrun_reg;
 113         unsigned int overrun_mask;
 114         unsigned int sampling_rate_mask;
 115         unsigned int error_mask;
 116         unsigned int error_clear;
 117 };
 118
 119 struct sci_port {
 120         struct uart_port        port;
 121
 122         /* Platform configuration */
 123         const struct sci_port_params *params;
 124         const struct plat_sci_port *cfg;
 125         unsigned int            sampling_rate_mask;
 126         resource_size_t         reg_size;
 127         struct mctrl_gpios      *gpios;
 128
 129         /* Clocks */
 130         struct clk              *clks[SCI_NUM_CLKS];
 131         unsigned long           clk_rates[SCI_NUM_CLKS];
 132
 133         int                     irqs[SCIx_NR_IRQS];
 134         char                    *irqstr[SCIx_NR_IRQS];
 135
 136         struct dma_chan                 *chan_tx;
 137         struct dma_chan                 *chan_rx;
 138
 139 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 140         struct dma_chan                 *chan_tx_saved;
 141         struct dma_chan                 *chan_rx_saved;
 142         dma_cookie_t                    cookie_tx;
 143         dma_cookie_t                    cookie_rx[2];
 144         dma_cookie_t                    active_rx;
 145         dma_addr_t                      tx_dma_addr;
 146         unsigned int                    tx_dma_len;
 147         struct scatterlist              sg_rx[2];
 148         void                            *rx_buf[2];
 149         size_t                          buf_len_rx;
 150         struct work_struct              work_tx;
 151         struct hrtimer                  rx_timer;
 152         unsigned int                    rx_timeout;     /* microseconds */
 153 #endif
 154         unsigned int                    rx_frame;
 155         int                             rx_trigger;
 156         struct timer_list               rx_fifo_timer;
 157         int                             rx_fifo_timeout;
 158         u16                             hscif_tot;
 159
 160         bool has_rtscts;
 161         bool autorts;
 162 };
 163
 164 #define SCI_NPORTS CONFIG_SERIAL_SH_SCI_NR_UARTS
 165
 166 static struct sci_port sci_ports[SCI_NPORTS];
 167 static unsigned long sci_ports_in_use;
 168 static struct uart_driver sci_uart_driver;
 169
 170 static inline struct sci_port *
 171 to_sci_port(struct uart_port *uart)
 172 {
 173         return container_of(uart, struct sci_port, port);
 174 }
 175
 176 static const struct sci_port_params sci_port_params[SCIx_NR_REGTYPES] = {
 177         /*
 178          * Common SCI definitions, dependent on the port's regshift
 179          * value.
 180          */
 181         [SCIx_SCI_REGTYPE] = {
 182                 .regs = {
 183                         [SCSMR]         = { 0x00,  8 },
 184                         [SCBRR]         = { 0x01,  8 },
 185                         [SCSCR]         = { 0x02,  8 },
 186                         [SCxTDR]        = { 0x03,  8 },
 187                         [SCxSR]         = { 0x04,  8 },
 188                         [SCxRDR]        = { 0x05,  8 },
 189                 },
 190                 .fifosize = 1,
 191                 .overrun_reg = SCxSR,
 192                 .overrun_mask = SCI_ORER,
 193                 .sampling_rate_mask = SCI_SR(32),
 194                 .error_mask = SCI_DEFAULT_ERROR_MASK | SCI_ORER,
 195                 .error_clear = SCI_ERROR_CLEAR & ~SCI_ORER,
 196         },
 197
 198         /*
 199          * Common definitions for legacy IrDA ports.
 200          */
 201         [SCIx_IRDA_REGTYPE] = {
 202                 .regs = {
 203                         [SCSMR]         = { 0x00,  8 },
 204                         [SCBRR]         = { 0x02,  8 },
 205                         [SCSCR]         = { 0x04,  8 },
 206                         [SCxTDR]        = { 0x06,  8 },
 207                         [SCxSR]         = { 0x08, 16 },
 208                         [SCxRDR]        = { 0x0a,  8 },
 209                         [SCFCR]         = { 0x0c,  8 },
 210                         [SCFDR]         = { 0x0e, 16 },
 211                 },
 212                 .fifosize = 1,
 213                 .overrun_reg = SCxSR,
 214                 .overrun_mask = SCI_ORER,
 215                 .sampling_rate_mask = SCI_SR(32),
 216                 .error_mask = SCI_DEFAULT_ERROR_MASK | SCI_ORER,
 217                 .error_clear = SCI_ERROR_CLEAR & ~SCI_ORER,
 218         },
 219
 220         /*
 221          * Common SCIFA definitions.
 222          */
 223         [SCIx_SCIFA_REGTYPE] = {
 224                 .regs = {
 225                         [SCSMR]         = { 0x00, 16 },
 226                         [SCBRR]         = { 0x04,  8 },
 227                         [SCSCR]         = { 0x08, 16 },
 228                         [SCxTDR]        = { 0x20,  8 },
 229                         [SCxSR]         = { 0x14, 16 },
 230                         [SCxRDR]        = { 0x24,  8 },
 231                         [SCFCR]         = { 0x18, 16 },
 232                         [SCFDR]         = { 0x1c, 16 },
 233                         [SCPCR]         = { 0x30, 16 },
 234                         [SCPDR]         = { 0x34, 16 },
 235                 },
 236                 .fifosize = 64,
 237                 .overrun_reg = SCxSR,
 238                 .overrun_mask = SCIFA_ORER,
 239                 .sampling_rate_mask = SCI_SR_SCIFAB,
 240                 .error_mask = SCIF_DEFAULT_ERROR_MASK | SCIFA_ORER,
 241                 .error_clear = SCIF_ERROR_CLEAR & ~SCIFA_ORER,
 242         },
 243
 244         /*
 245          * Common SCIFB definitions.
 246          */
 247         [SCIx_SCIFB_REGTYPE] = {
 248                 .regs = {
 249                         [SCSMR]         = { 0x00, 16 },
 250                         [SCBRR]         = { 0x04,  8 },
 251                         [SCSCR]         = { 0x08, 16 },
 252                         [SCxTDR]        = { 0x40,  8 },
 253                         [SCxSR]         = { 0x14, 16 },
 254                         [SCxRDR]        = { 0x60,  8 },
 255                         [SCFCR]         = { 0x18, 16 },
 256                         [SCTFDR]        = { 0x38, 16 },
 257                         [SCRFDR]        = { 0x3c, 16 },
 258                         [SCPCR]         = { 0x30, 16 },
 259                         [SCPDR]         = { 0x34, 16 },
 260                 },
 261                 .fifosize = 256,
 262                 .overrun_reg = SCxSR,
 263                 .overrun_mask = SCIFA_ORER,
 264                 .sampling_rate_mask = SCI_SR_SCIFAB,
 265                 .error_mask = SCIF_DEFAULT_ERROR_MASK | SCIFA_ORER,
 266                 .error_clear = SCIF_ERROR_CLEAR & ~SCIFA_ORER,
 267         },
 268
 269         /*
 270          * Common SH-2(A) SCIF definitions for ports with FIFO data
 271          * count registers.
 272          */
 273         [SCIx_SH2_SCIF_FIFODATA_REGTYPE] = {
 274                 .regs = {
 275                         [SCSMR]         = { 0x00, 16 },
 276                         [SCBRR]         = { 0x04,  8 },
 277                         [SCSCR]         = { 0x08, 16 },
 278                         [SCxTDR]        = { 0x0c,  8 },
 279                         [SCxSR]         = { 0x10, 16 },
 280                         [SCxRDR]        = { 0x14,  8 },
 281                         [SCFCR]         = { 0x18, 16 },
 282                         [SCFDR]         = { 0x1c, 16 },
 283                         [SCSPTR]        = { 0x20, 16 },
 284                         [SCLSR]         = { 0x24, 16 },
 285                 },
 286                 .fifosize = 16,
 287                 .overrun_reg = SCLSR,
 288                 .overrun_mask = SCLSR_ORER,
 289                 .sampling_rate_mask = SCI_SR(32),
 290                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 291                 .error_clear = SCIF_ERROR_CLEAR,
 292         },
 293
 294         /*
 295          * The "SCIFA" that is in RZ/T and RZ/A2.
 296          * It looks like a normal SCIF with FIFO data, but with a
 297          * compressed address space. Also, the break out of interrupts
 298          * are different: ERI/BRI, RXI, TXI, TEI, DRI.
 299          */
 300         [SCIx_RZ_SCIFA_REGTYPE] = {
 301                 .regs = {
 302                         [SCSMR]         = { 0x00, 16 },
 303                         [SCBRR]         = { 0x02,  8 },
 304                         [SCSCR]         = { 0x04, 16 },
 305                         [SCxTDR]        = { 0x06,  8 },
 306                         [SCxSR]         = { 0x08, 16 },
 307                         [SCxRDR]        = { 0x0A,  8 },
 308                         [SCFCR]         = { 0x0C, 16 },
 309                         [SCFDR]         = { 0x0E, 16 },
 310                         [SCSPTR]        = { 0x10, 16 },
 311                         [SCLSR]         = { 0x12, 16 },
 312                 },
 313                 .fifosize = 16,
 314                 .overrun_reg = SCLSR,
 315                 .overrun_mask = SCLSR_ORER,
 316                 .sampling_rate_mask = SCI_SR(32),
 317                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 318                 .error_clear = SCIF_ERROR_CLEAR,
 319         },
 320
 321         /*
 322          * Common SH-3 SCIF definitions.
 323          */
 324         [SCIx_SH3_SCIF_REGTYPE] = {
 325                 .regs = {
 326                         [SCSMR]         = { 0x00,  8 },
 327                         [SCBRR]         = { 0x02,  8 },
 328                         [SCSCR]         = { 0x04,  8 },
 329                         [SCxTDR]        = { 0x06,  8 },
 330                         [SCxSR]         = { 0x08, 16 },
 331                         [SCxRDR]        = { 0x0a,  8 },
 332                         [SCFCR]         = { 0x0c,  8 },
 333                         [SCFDR]         = { 0x0e, 16 },
 334                 },
 335                 .fifosize = 16,
 336                 .overrun_reg = SCLSR,
 337                 .overrun_mask = SCLSR_ORER,
 338                 .sampling_rate_mask = SCI_SR(32),
 339                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 340                 .error_clear = SCIF_ERROR_CLEAR,
 341         },
 342
 343         /*
 344          * Common SH-4(A) SCIF(B) definitions.
 345          */
 346         [SCIx_SH4_SCIF_REGTYPE] = {
 347                 .regs = {
 348                         [SCSMR]         = { 0x00, 16 },
 349                         [SCBRR]         = { 0x04,  8 },
 350                         [SCSCR]         = { 0x08, 16 },
 351                         [SCxTDR]        = { 0x0c,  8 },
 352                         [SCxSR]         = { 0x10, 16 },
 353                         [SCxRDR]        = { 0x14,  8 },
 354                         [SCFCR]         = { 0x18, 16 },
 355                         [SCFDR]         = { 0x1c, 16 },
 356                         [SCSPTR]        = { 0x20, 16 },
 357                         [SCLSR]         = { 0x24, 16 },
 358                 },
 359                 .fifosize = 16,
 360                 .overrun_reg = SCLSR,
 361                 .overrun_mask = SCLSR_ORER,
 362                 .sampling_rate_mask = SCI_SR(32),
 363                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 364                 .error_clear = SCIF_ERROR_CLEAR,
 365         },
 366
 367         /*
 368          * Common SCIF definitions for ports with a Baud Rate Generator for
 369          * External Clock (BRG).
 370          */
 371         [SCIx_SH4_SCIF_BRG_REGTYPE] = {
 372                 .regs = {
 373                         [SCSMR]         = { 0x00, 16 },
 374                         [SCBRR]         = { 0x04,  8 },
 375                         [SCSCR]         = { 0x08, 16 },
 376                         [SCxTDR]        = { 0x0c,  8 },
 377                         [SCxSR]         = { 0x10, 16 },
 378                         [SCxRDR]        = { 0x14,  8 },
 379                         [SCFCR]         = { 0x18, 16 },
 380                         [SCFDR]         = { 0x1c, 16 },
 381                         [SCSPTR]        = { 0x20, 16 },
 382                         [SCLSR]         = { 0x24, 16 },
 383                         [SCDL]          = { 0x30, 16 },
 384                         [SCCKS]         = { 0x34, 16 },
 385                 },
 386                 .fifosize = 16,
 387                 .overrun_reg = SCLSR,
 388                 .overrun_mask = SCLSR_ORER,
 389                 .sampling_rate_mask = SCI_SR(32),
 390                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 391                 .error_clear = SCIF_ERROR_CLEAR,
 392         },
 393
 394         /*
 395          * Common HSCIF definitions.
 396          */
 397         [SCIx_HSCIF_REGTYPE] = {
 398                 .regs = {
 399                         [SCSMR]         = { 0x00, 16 },
 400                         [SCBRR]         = { 0x04,  8 },
 401                         [SCSCR]         = { 0x08, 16 },
 402                         [SCxTDR]        = { 0x0c,  8 },
 403                         [SCxSR]         = { 0x10, 16 },
 404                         [SCxRDR]        = { 0x14,  8 },
 405                         [SCFCR]         = { 0x18, 16 },
 406                         [SCFDR]         = { 0x1c, 16 },
 407                         [SCSPTR]        = { 0x20, 16 },
 408                         [SCLSR]         = { 0x24, 16 },
 409                         [HSSRR]         = { 0x40, 16 },
 410                         [SCDL]          = { 0x30, 16 },
 411                         [SCCKS]         = { 0x34, 16 },
 412                         [HSRTRGR]       = { 0x54, 16 },
 413                         [HSTTRGR]       = { 0x58, 16 },
 414                 },
 415                 .fifosize = 128,
 416                 .overrun_reg = SCLSR,
 417                 .overrun_mask = SCLSR_ORER,
 418                 .sampling_rate_mask = SCI_SR_RANGE(8, 32),
 419                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 420                 .error_clear = SCIF_ERROR_CLEAR,
 421         },
 422
 423         /*
 424          * Common SH-4(A) SCIF(B) definitions for ports without an SCSPTR
 425          * register.
 426          */
 427         [SCIx_SH4_SCIF_NO_SCSPTR_REGTYPE] = {
 428                 .regs = {
 429                         [SCSMR]         = { 0x00, 16 },
 430                         [SCBRR]         = { 0x04,  8 },
 431                         [SCSCR]         = { 0x08, 16 },
 432                         [SCxTDR]        = { 0x0c,  8 },
 433                         [SCxSR]         = { 0x10, 16 },
 434                         [SCxRDR]        = { 0x14,  8 },
 435                         [SCFCR]         = { 0x18, 16 },
 436                         [SCFDR]         = { 0x1c, 16 },
 437                         [SCLSR]         = { 0x24, 16 },
 438                 },
 439                 .fifosize = 16,
 440                 .overrun_reg = SCLSR,
 441                 .overrun_mask = SCLSR_ORER,
 442                 .sampling_rate_mask = SCI_SR(32),
 443                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 444                 .error_clear = SCIF_ERROR_CLEAR,
 445         },
 446
 447         /*
 448          * Common SH-4(A) SCIF(B) definitions for ports with FIFO data
 449          * count registers.
 450          */
 451         [SCIx_SH4_SCIF_FIFODATA_REGTYPE] = {
 452                 .regs = {
 453                         [SCSMR]         = { 0x00, 16 },
 454                         [SCBRR]         = { 0x04,  8 },
 455                         [SCSCR]         = { 0x08, 16 },
 456                         [SCxTDR]        = { 0x0c,  8 },
 457                         [SCxSR]         = { 0x10, 16 },
 458                         [SCxRDR]        = { 0x14,  8 },
 459                         [SCFCR]         = { 0x18, 16 },
 460                         [SCFDR]         = { 0x1c, 16 },
 461                         [SCTFDR]        = { 0x1c, 16 }, /* aliased to SCFDR */
 462                         [SCRFDR]        = { 0x20, 16 },
 463                         [SCSPTR]        = { 0x24, 16 },
 464                         [SCLSR]         = { 0x28, 16 },
 465                 },
 466                 .fifosize = 16,
 467                 .overrun_reg = SCLSR,
 468                 .overrun_mask = SCLSR_ORER,
 469                 .sampling_rate_mask = SCI_SR(32),
 470                 .error_mask = SCIF_DEFAULT_ERROR_MASK,
 471                 .error_clear = SCIF_ERROR_CLEAR,
 472         },
 473
 474         /*
 475          * SH7705-style SCIF(B) ports, lacking both SCSPTR and SCLSR
 476          * registers.
 477          */
 478         [SCIx_SH7705_SCIF_REGTYPE] = {
 479                 .regs = {
 480                         [SCSMR]         = { 0x00, 16 },
 481                         [SCBRR]         = { 0x04,  8 },
 482                         [SCSCR]         = { 0x08, 16 },
 483                         [SCxTDR]        = { 0x20,  8 },
 484                         [SCxSR]         = { 0x14, 16 },
 485                         [SCxRDR]        = { 0x24,  8 },
 486                         [SCFCR]         = { 0x18, 16 },
 487                         [SCFDR]         = { 0x1c, 16 },
 488                 },
 489                 .fifosize = 64,
 490                 .overrun_reg = SCxSR,
 491                 .overrun_mask = SCIFA_ORER,
 492                 .sampling_rate_mask = SCI_SR(16),
 493                 .error_mask = SCIF_DEFAULT_ERROR_MASK | SCIFA_ORER,
 494                 .error_clear = SCIF_ERROR_CLEAR & ~SCIFA_ORER,
 495         },
 496 };
 497
 498 #define sci_getreg(up, offset)          (&to_sci_port(up)->params->regs[offset])
 499
 500 /*
 501  * The "offset" here is rather misleading, in that it refers to an enum
 502  * value relative to the port mapping rather than the fixed offset
 503  * itself, which needs to be manually retrieved from the platform's
 504  * register map for the given port.
 505  */
 506 static unsigned int sci_serial_in(struct uart_port *p, int offset)
 507 {
 508         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 509
 510         if (reg->size == 8)
 511                 return ioread8(p->membase + (reg->offset << p->regshift));
 512         else if (reg->size == 16)
 513                 return ioread16(p->membase + (reg->offset << p->regshift));
 514         else
 515                 WARN(1, "Invalid register access\n");
 516
 517         return 0;
 518 }
 519
 520 static void sci_serial_out(struct uart_port *p, int offset, int value)
 521 {
 522         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 523
 524         if (reg->size == 8)
 525                 iowrite8(value, p->membase + (reg->offset << p->regshift));
 526         else if (reg->size == 16)
 527                 iowrite16(value, p->membase + (reg->offset << p->regshift));
 528         else
 529                 WARN(1, "Invalid register access\n");
 530 }
 531
 532 static void sci_port_enable(struct sci_port *sci_port)
 533 {
 534         unsigned int i;
 535
 536         if (!sci_port->port.dev)
 537                 return;
 538
 539         pm_runtime_get_sync(sci_port->port.dev);
 540
 541         for (i = 0; i < SCI_NUM_CLKS; i++) {
 542                 clk_prepare_enable(sci_port->clks[i]);
 543                 sci_port->clk_rates[i] = clk_get_rate(sci_port->clks[i]);
 544         }
 545         sci_port->port.uartclk = sci_port->clk_rates[SCI_FCK];
 546 }
 547
 548 static void sci_port_disable(struct sci_port *sci_port)
 549 {
 550         unsigned int i;
 551
 552         if (!sci_port->port.dev)
 553                 return;
 554
 555         for (i = SCI_NUM_CLKS; i-- > 0; )
 556                 clk_disable_unprepare(sci_port->clks[i]);
 557
 558         pm_runtime_put_sync(sci_port->port.dev);
 559 }
 560
 561 static inline unsigned long port_rx_irq_mask(struct uart_port *port)
 562 {
 563         /*
 564          * Not all ports (such as SCIFA) will support REIE. Rather than
 565          * special-casing the port type, we check the port initialization
 566          * IRQ enable mask to see whether the IRQ is desired at all. If
 567          * it's unset, it's logically inferred that there's no point in
 568          * testing for it.
 569          */
 570         return SCSCR_RIE | (to_sci_port(port)->cfg->scscr & SCSCR_REIE);
 571 }
 572
 573 static void sci_start_tx(struct uart_port *port)
 574 {
 575         struct sci_port *s = to_sci_port(port);
 576         unsigned short ctrl;
 577
 578 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 579         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 580                 u16 new, scr = serial_port_in(port, SCSCR);
 581                 if (s->chan_tx)
 582                         new = scr | SCSCR_TDRQE;
 583                 else
 584                         new = scr & ~SCSCR_TDRQE;
 585                 if (new != scr)
 586                         serial_port_out(port, SCSCR, new);
 587         }
 588
 589         if (s->chan_tx && !uart_circ_empty(&s->port.state->xmit) &&
 590             dma_submit_error(s->cookie_tx)) {
 591                 s->cookie_tx = 0;
 592                 schedule_work(&s->work_tx);
 593         }
 594 #endif
 595
 596         if (!s->chan_tx || port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 597                 /* Set TIE (Transmit Interrupt Enable) bit in SCSCR */
 598                 ctrl = serial_port_in(port, SCSCR);
 599                 serial_port_out(port, SCSCR, ctrl | SCSCR_TIE);
 600         }
 601 }
 602
 603 static void sci_stop_tx(struct uart_port *port)
 604 {
 605         unsigned short ctrl;
 606
 607         /* Clear TIE (Transmit Interrupt Enable) bit in SCSCR */
 608         ctrl = serial_port_in(port, SCSCR);
 609
 610         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 611                 ctrl &= ~SCSCR_TDRQE;
 612
 613         ctrl &= ~SCSCR_TIE;
 614
 615         serial_port_out(port, SCSCR, ctrl);
 616 }
 617
 618 static void sci_start_rx(struct uart_port *port)
 619 {
 620         unsigned short ctrl;
 621
 622         ctrl = serial_port_in(port, SCSCR) | port_rx_irq_mask(port);
 623
 624         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 625                 ctrl &= ~SCSCR_RDRQE;
 626
 627         serial_port_out(port, SCSCR, ctrl);
 628 }
 629
 630 static void sci_stop_rx(struct uart_port *port)
 631 {
 632         unsigned short ctrl;
 633
 634         ctrl = serial_port_in(port, SCSCR);
 635
 636         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 637                 ctrl &= ~SCSCR_RDRQE;
 638
 639         ctrl &= ~port_rx_irq_mask(port);
 640
 641         serial_port_out(port, SCSCR, ctrl);
 642 }
 643
 644 static void sci_clear_SCxSR(struct uart_port *port, unsigned int mask)
 645 {
 646         if (port->type == PORT_SCI) {
 647                 /* Just store the mask */
 648                 serial_port_out(port, SCxSR, mask);
 649         } else if (to_sci_port(port)->params->overrun_mask == SCIFA_ORER) {
 650                 /* SCIFA/SCIFB and SCIF on SH7705/SH7720/SH7721 */
 651                 /* Only clear the status bits we want to clear */
 652                 serial_port_out(port, SCxSR,
 653                                 serial_port_in(port, SCxSR) & mask);
 654         } else {
 655                 /* Store the mask, clear parity/framing errors */
 656                 serial_port_out(port, SCxSR, mask & ~(SCIF_FERC | SCIF_PERC));
 657         }
 658 }
 659
 660 #if defined(CONFIG_CONSOLE_POLL) || defined(CONFIG_SERIAL_SH_SCI_CONSOLE) || \
 661     defined(CONFIG_SERIAL_SH_SCI_EARLYCON)
 662
 663 #ifdef CONFIG_CONSOLE_POLL
 664 static int sci_poll_get_char(struct uart_port *port)
 665 {
 666         unsigned short status;
 667         int c;
 668
 669         do {
 670                 status = serial_port_in(port, SCxSR);
 671                 if (status & SCxSR_ERRORS(port)) {
 672                         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
 673                         continue;
 674                 }
 675                 break;
 676         } while (1);
 677
 678         if (!(status & SCxSR_RDxF(port)))
 679                 return NO_POLL_CHAR;
 680
 681         c = serial_port_in(port, SCxRDR);
 682
 683         /* Dummy read */
 684         serial_port_in(port, SCxSR);
 685         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 686
 687         return c;
 688 }
 689 #endif
 690
 691 static void sci_poll_put_char(struct uart_port *port, unsigned char c)
 692 {
 693         unsigned short status;
 694
 695         do {
 696                 status = serial_port_in(port, SCxSR);
 697         } while (!(status & SCxSR_TDxE(port)));
 698
 699         serial_port_out(port, SCxTDR, c);
 700         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port) & ~SCxSR_TEND(port));
 701 }
 702 #endif /* CONFIG_CONSOLE_POLL || CONFIG_SERIAL_SH_SCI_CONSOLE ||
 703           CONFIG_SERIAL_SH_SCI_EARLYCON */
 704
 705 static void sci_init_pins(struct uart_port *port, unsigned int cflag)
 706 {
 707         struct sci_port *s = to_sci_port(port);
 708
 709         /*
 710          * Use port-specific handler if provided.
 711          */
 712         if (s->cfg->ops && s->cfg->ops->init_pins) {
 713                 s->cfg->ops->init_pins(port, cflag);
 714                 return;
 715         }
 716
 717         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 718                 u16 data = serial_port_in(port, SCPDR);
 719                 u16 ctrl = serial_port_in(port, SCPCR);
 720
 721                 /* Enable RXD and TXD pin functions */
 722                 ctrl &= ~(SCPCR_RXDC | SCPCR_TXDC);
 723                 if (to_sci_port(port)->has_rtscts) {
 724                         /* RTS# is output, active low, unless autorts */
 725                         if (!(port->mctrl & TIOCM_RTS)) {
 726                                 ctrl |= SCPCR_RTSC;
 727                                 data |= SCPDR_RTSD;
 728                         } else if (!s->autorts) {
 729                                 ctrl |= SCPCR_RTSC;
 730                                 data &= ~SCPDR_RTSD;
 731                         } else {
 732                                 /* Enable RTS# pin function */
 733                                 ctrl &= ~SCPCR_RTSC;
 734                         }
 735                         /* Enable CTS# pin function */
 736                         ctrl &= ~SCPCR_CTSC;
 737                 }
 738                 serial_port_out(port, SCPDR, data);
 739                 serial_port_out(port, SCPCR, ctrl);
 740         } else if (sci_getreg(port, SCSPTR)->size) {
 741                 u16 status = serial_port_in(port, SCSPTR);
 742
 743                 /* RTS# is always output; and active low, unless autorts */
 744                 status |= SCSPTR_RTSIO;
 745                 if (!(port->mctrl & TIOCM_RTS))
 746                         status |= SCSPTR_RTSDT;
 747                 else if (!s->autorts)
 748                         status &= ~SCSPTR_RTSDT;
 749                 /* CTS# and SCK are inputs */
 750                 status &= ~(SCSPTR_CTSIO | SCSPTR_SCKIO);
 751                 serial_port_out(port, SCSPTR, status);
 752         }
 753 }
 754
 755 static int sci_txfill(struct uart_port *port)
 756 {
 757         struct sci_port *s = to_sci_port(port);
 758         unsigned int fifo_mask = (s->params->fifosize << 1) - 1;
 759         const struct plat_sci_reg *reg;
 760
 761         reg = sci_getreg(port, SCTFDR);
 762         if (reg->size)
 763                 return serial_port_in(port, SCTFDR) & fifo_mask;
 764
 765         reg = sci_getreg(port, SCFDR);
 766         if (reg->size)
 767                 return serial_port_in(port, SCFDR) >> 8;
 768
 769         return !(serial_port_in(port, SCxSR) & SCI_TDRE);
 770 }
 771
 772 static int sci_txroom(struct uart_port *port)
 773 {
 774         return port->fifosize - sci_txfill(port);
 775 }
 776
 777 static int sci_rxfill(struct uart_port *port)
 778 {
 779         struct sci_port *s = to_sci_port(port);
 780         unsigned int fifo_mask = (s->params->fifosize << 1) - 1;
 781         const struct plat_sci_reg *reg;
 782
 783         reg = sci_getreg(port, SCRFDR);
 784         if (reg->size)
 785                 return serial_port_in(port, SCRFDR) & fifo_mask;
 786
 787         reg = sci_getreg(port, SCFDR);
 788         if (reg->size)
 789                 return serial_port_in(port, SCFDR) & fifo_mask;
 790
 791         return (serial_port_in(port, SCxSR) & SCxSR_RDxF(port)) != 0;
 792 }
 793
 794 /* ********************************************************************** *
 795  *                   the interrupt related routines                       *
 796  * ********************************************************************** */
 797
 798 static void sci_transmit_chars(struct uart_port *port)
 799 {
 800         struct circ_buf *xmit = &port->state->xmit;
 801         unsigned int stopped = uart_tx_stopped(port);
 802         unsigned short status;
 803         unsigned short ctrl;
 804         int count;
 805
 806         status = serial_port_in(port, SCxSR);
 807         if (!(status & SCxSR_TDxE(port))) {
 808                 ctrl = serial_port_in(port, SCSCR);
 809                 if (uart_circ_empty(xmit))
 810                         ctrl &= ~SCSCR_TIE;
 811                 else
 812                         ctrl |= SCSCR_TIE;
 813                 serial_port_out(port, SCSCR, ctrl);
 814                 return;
 815         }
 816
 817         count = sci_txroom(port);
 818
 819         do {
 820                 unsigned char c;
 821
 822                 if (port->x_char) {
 823                         c = port->x_char;
 824                         port->x_char = 0;
 825                 } else if (!uart_circ_empty(xmit) && !stopped) {
 826                         c = xmit->buf[xmit->tail];
 827                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 828                 } else {
 829                         break;
 830                 }
 831
 832                 serial_port_out(port, SCxTDR, c);
 833
 834                 port->icount.tx++;
 835         } while (--count > 0);
 836
 837         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 838
 839         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 840                 uart_write_wakeup(port);
 841         if (uart_circ_empty(xmit)) {
 842                 sci_stop_tx(port);
 843         } else {
 844                 ctrl = serial_port_in(port, SCSCR);
 845
 846                 if (port->type != PORT_SCI) {
 847                         serial_port_in(port, SCxSR); /* Dummy read */
 848                         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 849                 }
 850
 851                 ctrl |= SCSCR_TIE;
 852                 serial_port_out(port, SCSCR, ctrl);
 853         }
 854 }
 855
 856 /* On SH3, SCIF may read end-of-break as a space->mark char */
 857 #define STEPFN(c)  ({int __c = (c); (((__c-1)|(__c)) == -1); })
 858
 859 static void sci_receive_chars(struct uart_port *port)
 860 {
 861         struct tty_port *tport = &port->state->port;
 862         int i, count, copied = 0;
 863         unsigned short status;
 864         unsigned char flag;
 865
 866         status = serial_port_in(port, SCxSR);
 867         if (!(status & SCxSR_RDxF(port)))
 868                 return;
 869
 870         while (1) {
 871                 /* Don't copy more bytes than there is room for in the buffer */
 872                 count = tty_buffer_request_room(tport, sci_rxfill(port));
 873
 874                 /* If for any reason we can't copy more data, we're done! */
 875                 if (count == 0)
 876                         break;
 877
 878                 if (port->type == PORT_SCI) {
 879                         char c = serial_port_in(port, SCxRDR);
 880                         if (uart_handle_sysrq_char(port, c))
 881                                 count = 0;
 882                         else
 883                                 tty_insert_flip_char(tport, c, TTY_NORMAL);
 884                 } else {
 885                         for (i = 0; i < count; i++) {
 886                                 char c = serial_port_in(port, SCxRDR);
 887
 888                                 status = serial_port_in(port, SCxSR);
 889                                 if (uart_handle_sysrq_char(port, c)) {
 890                                         count--; i--;
 891                                         continue;
 892                                 }
 893
 894                                 /* Store data and status */
 895                                 if (status & SCxSR_FER(port)) {
 896                                         flag = TTY_FRAME;
 897                                         port->icount.frame++;
 898                                         dev_notice(port->dev, "frame error\n");
 899                                 } else if (status & SCxSR_PER(port)) {
 900                                         flag = TTY_PARITY;
 901                                         port->icount.parity++;
 902                                         dev_notice(port->dev, "parity error\n");
 903                                 } else
 904                                         flag = TTY_NORMAL;
 905
 906                                 tty_insert_flip_char(tport, c, flag);
 907                         }
 908                 }
 909
 910                 serial_port_in(port, SCxSR); /* dummy read */
 911                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 912
 913                 copied += count;
 914                 port->icount.rx += count;
 915         }
 916
 917         if (copied) {
 918                 /* Tell the rest of the system the news. New characters! */
 919                 tty_flip_buffer_push(tport);
 920         } else {
 921                 /* TTY buffers full; read from RX reg to prevent lockup */
 922                 serial_port_in(port, SCxRDR);
 923                 serial_port_in(port, SCxSR); /* dummy read */
 924                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 925         }
 926 }
 927
 928 static int sci_handle_errors(struct uart_port *port)
 929 {
 930         int copied = 0;
 931         unsigned short status = serial_port_in(port, SCxSR);
 932         struct tty_port *tport = &port->state->port;
 933         struct sci_port *s = to_sci_port(port);
 934
 935         /* Handle overruns */
 936         if (status & s->params->overrun_mask) {
 937                 port->icount.overrun++;
 938
 939                 /* overrun error */
 940                 if (tty_insert_flip_char(tport, 0, TTY_OVERRUN))
 941                         copied++;
 942
 943                 dev_notice(port->dev, "overrun error\n");
 944         }
 945
 946         if (status & SCxSR_FER(port)) {
 947                 /* frame error */
 948                 port->icount.frame++;
 949
 950                 if (tty_insert_flip_char(tport, 0, TTY_FRAME))
 951                         copied++;
 952
 953                 dev_notice(port->dev, "frame error\n");
 954         }
 955
 956         if (status & SCxSR_PER(port)) {
 957                 /* parity error */
 958                 port->icount.parity++;
 959
 960                 if (tty_insert_flip_char(tport, 0, TTY_PARITY))
 961                         copied++;
 962
 963                 dev_notice(port->dev, "parity error\n");
 964         }
 965
 966         if (copied)
 967                 tty_flip_buffer_push(tport);
 968
 969         return copied;
 970 }
 971
 972 static int sci_handle_fifo_overrun(struct uart_port *port)
 973 {
 974         struct tty_port *tport = &port->state->port;
 975         struct sci_port *s = to_sci_port(port);
 976         const struct plat_sci_reg *reg;
 977         int copied = 0;
 978         u16 status;
 979
 980         reg = sci_getreg(port, s->params->overrun_reg);
 981         if (!reg->size)
 982                 return 0;
 983
 984         status = serial_port_in(port, s->params->overrun_reg);
 985         if (status & s->params->overrun_mask) {
 986                 status &= ~s->params->overrun_mask;
 987                 serial_port_out(port, s->params->overrun_reg, status);
 988
 989                 port->icount.overrun++;
 990
 991                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 992                 tty_flip_buffer_push(tport);
 993
 994                 dev_dbg(port->dev, "overrun error\n");
 995                 copied++;
 996         }
 997
 998         return copied;
 999 }
1000
1001 static int sci_handle_breaks(struct uart_port *port)
1002 {
1003         int copied = 0;
1004         unsigned short status = serial_port_in(port, SCxSR);
1005         struct tty_port *tport = &port->state->port;
1006
1007         if (uart_handle_break(port))
1008                 return 0;
1009
1010         if (status & SCxSR_BRK(port)) {
1011                 port->icount.brk++;
1012
1013                 /* Notify of BREAK */
1014                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
1015                         copied++;
1016
1017                 dev_dbg(port->dev, "BREAK detected\n");
1018         }
1019
1020         if (copied)
1021                 tty_flip_buffer_push(tport);
1022
1023         copied += sci_handle_fifo_overrun(port);
1024
1025         return copied;
1026 }
1027
1028 static int scif_set_rtrg(struct uart_port *port, int rx_trig)
1029 {
1030         unsigned int bits;
1031
1032         if (rx_trig < 1)
1033                 rx_trig = 1;
1034         if (rx_trig >= port->fifosize)
1035                 rx_trig = port->fifosize;
1036
1037         /* HSCIF can be set to an arbitrary level. */
1038         if (sci_getreg(port, HSRTRGR)->size) {
1039                 serial_port_out(port, HSRTRGR, rx_trig);
1040                 return rx_trig;
1041         }
1042
1043         switch (port->type) {
1044         case PORT_SCIF:
1045                 if (rx_trig < 4) {
1046                         bits = 0;
1047                         rx_trig = 1;
1048                 } else if (rx_trig < 8) {
1049                         bits = SCFCR_RTRG0;
1050                         rx_trig = 4;
1051                 } else if (rx_trig < 14) {
1052                         bits = SCFCR_RTRG1;
1053                         rx_trig = 8;
1054                 } else {
1055                         bits = SCFCR_RTRG0 | SCFCR_RTRG1;
1056                         rx_trig = 14;
1057                 }
1058                 break;
1059         case PORT_SCIFA:
1060         case PORT_SCIFB:
1061                 if (rx_trig < 16) {
1062                         bits = 0;
1063                         rx_trig = 1;
1064                 } else if (rx_trig < 32) {
1065                         bits = SCFCR_RTRG0;
1066                         rx_trig = 16;
1067                 } else if (rx_trig < 48) {
1068                         bits = SCFCR_RTRG1;
1069                         rx_trig = 32;
1070                 } else {
1071                         bits = SCFCR_RTRG0 | SCFCR_RTRG1;
1072                         rx_trig = 48;
1073                 }
1074                 break;
1075         default:
1076                 WARN(1, "unknown FIFO configuration");
1077                 return 1;
1078         }
1079
1080         serial_port_out(port, SCFCR,
1081                 (serial_port_in(port, SCFCR) &
1082                 ~(SCFCR_RTRG1 | SCFCR_RTRG0)) | bits);
1083
1084         return rx_trig;
1085 }
1086
1087 static int scif_rtrg_enabled(struct uart_port *port)
1088 {
1089         if (sci_getreg(port, HSRTRGR)->size)
1090                 return serial_port_in(port, HSRTRGR) != 0;
1091         else
1092                 return (serial_port_in(port, SCFCR) &
1093                         (SCFCR_RTRG0 | SCFCR_RTRG1)) != 0;
1094 }
1095
1096 static void rx_fifo_timer_fn(struct timer_list *t)
1097 {
1098         struct sci_port *s = from_timer(s, t, rx_fifo_timer);
1099         struct uart_port *port = &s->port;
1100
1101         dev_dbg(port->dev, "Rx timed out\n");
1102         scif_set_rtrg(port, 1);
1103 }
1104
1105 static ssize_t rx_trigger_show(struct device *dev,
1106                                struct device_attribute *attr,
1107                                char *buf)
1108 {
1109         struct uart_port *port = dev_get_drvdata(dev);
1110         struct sci_port *sci = to_sci_port(port);
1111
1112         return sprintf(buf, "%d\n", sci->rx_trigger);
1113 }
1114
1115 static ssize_t rx_trigger_store(struct device *dev,
1116                                 struct device_attribute *attr,
1117                                 const char *buf,
1118                                 size_t count)
1119 {
1120         struct uart_port *port = dev_get_drvdata(dev);
1121         struct sci_port *sci = to_sci_port(port);
1122         int ret;
1123         long r;
1124
1125         ret = kstrtol(buf, 0, &r);
1126         if (ret)
1127                 return ret;
1128
1129         sci->rx_trigger = scif_set_rtrg(port, r);
1130         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1131                 scif_set_rtrg(port, 1);
1132
1133         return count;
1134 }
1135
1136 static DEVICE_ATTR(rx_fifo_trigger, 0644, rx_trigger_show, rx_trigger_store);
1137
1138 static ssize_t rx_fifo_timeout_show(struct device *dev,
1139                                struct device_attribute *attr,
1140                                char *buf)
1141 {
1142         struct uart_port *port = dev_get_drvdata(dev);
1143         struct sci_port *sci = to_sci_port(port);
1144         int v;
1145
1146         if (port->type == PORT_HSCIF)
1147                 v = sci->hscif_tot >> HSSCR_TOT_SHIFT;
1148         else
1149                 v = sci->rx_fifo_timeout;
1150
1151         return sprintf(buf, "%d\n", v);
1152 }
1153
1154 static ssize_t rx_fifo_timeout_store(struct device *dev,
1155                                 struct device_attribute *attr,
1156                                 const char *buf,
1157                                 size_t count)
1158 {
1159         struct uart_port *port = dev_get_drvdata(dev);
1160         struct sci_port *sci = to_sci_port(port);
1161         int ret;
1162         long r;
1163
1164         ret = kstrtol(buf, 0, &r);
1165         if (ret)
1166                 return ret;
1167
1168         if (port->type == PORT_HSCIF) {
1169                 if (r < 0 || r > 3)
1170                         return -EINVAL;
1171                 sci->hscif_tot = r << HSSCR_TOT_SHIFT;
1172         } else {
1173                 sci->rx_fifo_timeout = r;
1174                 scif_set_rtrg(port, 1);
1175                 if (r > 0)
1176                         timer_setup(&sci->rx_fifo_timer, rx_fifo_timer_fn, 0);
1177         }
1178
1179         return count;
1180 }
1181
1182 static DEVICE_ATTR_RW(rx_fifo_timeout);
1183
1184
1185 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1186 static void sci_dma_tx_complete(void *arg)
1187 {
1188         struct sci_port *s = arg;
1189         struct uart_port *port = &s->port;
1190         struct circ_buf *xmit = &port->state->xmit;
1191         unsigned long flags;
1192
1193         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1194
1195         spin_lock_irqsave(&port->lock, flags);
1196
1197         xmit->tail += s->tx_dma_len;
1198         xmit->tail &= UART_XMIT_SIZE - 1;
1199
1200         port->icount.tx += s->tx_dma_len;
1201
1202         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1203                 uart_write_wakeup(port);
1204
1205         if (!uart_circ_empty(xmit)) {
1206                 s->cookie_tx = 0;
1207                 schedule_work(&s->work_tx);
1208         } else {
1209                 s->cookie_tx = -EINVAL;
1210                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1211                         u16 ctrl = serial_port_in(port, SCSCR);
1212                         serial_port_out(port, SCSCR, ctrl & ~SCSCR_TIE);
1213                 }
1214         }
1215
1216         spin_unlock_irqrestore(&port->lock, flags);
1217 }
1218
1219 /* Locking: called with port lock held */
1220 static int sci_dma_rx_push(struct sci_port *s, void *buf, size_t count)
1221 {
1222         struct uart_port *port = &s->port;
1223         struct tty_port *tport = &port->state->port;
1224         int copied;
1225
1226         copied = tty_insert_flip_string(tport, buf, count);
1227         if (copied < count)
1228                 port->icount.buf_overrun++;
1229
1230         port->icount.rx += copied;
1231
1232         return copied;
1233 }
1234
1235 static int sci_dma_rx_find_active(struct sci_port *s)
1236 {
1237         unsigned int i;
1238
1239         for (i = 0; i < ARRAY_SIZE(s->cookie_rx); i++)
1240                 if (s->active_rx == s->cookie_rx[i])
1241                         return i;
1242
1243         return -1;
1244 }
1245
1246 static void sci_dma_rx_chan_invalidate(struct sci_port *s)
1247 {
1248         unsigned int i;
1249
1250         s->chan_rx = NULL;
1251         for (i = 0; i < ARRAY_SIZE(s->cookie_rx); i++)
1252                 s->cookie_rx[i] = -EINVAL;
1253         s->active_rx = 0;
1254 }
1255
1256 static void sci_rx_dma_release(struct sci_port *s)
1257 {
1258         struct dma_chan *chan = s->chan_rx_saved;
1259
1260         s->chan_rx_saved = NULL;
1261         sci_dma_rx_chan_invalidate(s);
1262         dmaengine_terminate_sync(chan);
1263         dma_free_coherent(chan->device->dev, s->buf_len_rx * 2, s->rx_buf[0],
1264                           sg_dma_address(&s->sg_rx[0]));
1265         dma_release_channel(chan);
1266 }
1267
1268 static void start_hrtimer_us(struct hrtimer *hrt, unsigned long usec)
1269 {
1270         long sec = usec / 1000000;
1271         long nsec = (usec % 1000000) * 1000;
1272         ktime_t t = ktime_set(sec, nsec);
1273
1274         hrtimer_start(hrt, t, HRTIMER_MODE_REL);
1275 }
1276
1277 static void sci_dma_rx_reenable_irq(struct sci_port *s)
1278 {
1279         struct uart_port *port = &s->port;
1280         u16 scr;
1281
1282         /* Direct new serial port interrupts back to CPU */
1283         scr = serial_port_in(port, SCSCR);
1284         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1285                 scr &= ~SCSCR_RDRQE;
1286                 enable_irq(s->irqs[SCIx_RXI_IRQ]);
1287         }
1288         serial_port_out(port, SCSCR, scr | SCSCR_RIE);
1289 }
1290
1291 static void sci_dma_rx_complete(void *arg)
1292 {
1293         struct sci_port *s = arg;
1294         struct dma_chan *chan = s->chan_rx;
1295         struct uart_port *port = &s->port;
1296         struct dma_async_tx_descriptor *desc;
1297         unsigned long flags;
1298         int active, count = 0;
1299
1300         dev_dbg(port->dev, "%s(%d) active cookie %d\n", __func__, port->line,
1301                 s->active_rx);
1302
1303         spin_lock_irqsave(&port->lock, flags);
1304
1305         active = sci_dma_rx_find_active(s);
1306         if (active >= 0)
1307                 count = sci_dma_rx_push(s, s->rx_buf[active], s->buf_len_rx);
1308
1309         start_hrtimer_us(&s->rx_timer, s->rx_timeout);
1310
1311         if (count)
1312                 tty_flip_buffer_push(&port->state->port);
1313
1314         desc = dmaengine_prep_slave_sg(s->chan_rx, &s->sg_rx[active], 1,
1315                                        DMA_DEV_TO_MEM,
1316                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1317         if (!desc)
1318                 goto fail;
1319
1320         desc->callback = sci_dma_rx_complete;
1321         desc->callback_param = s;
1322         s->cookie_rx[active] = dmaengine_submit(desc);
1323         if (dma_submit_error(s->cookie_rx[active]))
1324                 goto fail;
1325
1326         s->active_rx = s->cookie_rx[!active];
1327
1328         dma_async_issue_pending(chan);
1329
1330         spin_unlock_irqrestore(&port->lock, flags);
1331         dev_dbg(port->dev, "%s: cookie %d #%d, new active cookie %d\n",
1332                 __func__, s->cookie_rx[active], active, s->active_rx);
1333         return;
1334
1335 fail:
1336         spin_unlock_irqrestore(&port->lock, flags);
1337         dev_warn(port->dev, "Failed submitting Rx DMA descriptor\n");
1338         /* Switch to PIO */
1339         spin_lock_irqsave(&port->lock, flags);
1340         s->chan_rx = NULL;
1341         sci_start_rx(port);
1342         spin_unlock_irqrestore(&port->lock, flags);
1343 }
1344
1345 static void sci_tx_dma_release(struct sci_port *s)
1346 {
1347         struct dma_chan *chan = s->chan_tx_saved;
1348
1349         cancel_work_sync(&s->work_tx);
1350         s->chan_tx_saved = s->chan_tx = NULL;
1351         s->cookie_tx = -EINVAL;
1352         dmaengine_terminate_sync(chan);
1353         dma_unmap_single(chan->device->dev, s->tx_dma_addr, UART_XMIT_SIZE,
1354                          DMA_TO_DEVICE);
1355         dma_release_channel(chan);
1356 }
1357
1358 static int sci_submit_rx(struct sci_port *s, bool port_lock_held)
1359 {
1360         struct dma_chan *chan = s->chan_rx;
1361         struct uart_port *port = &s->port;
1362         unsigned long flags;
1363         int i;
1364
1365         for (i = 0; i < 2; i++) {
1366                 struct scatterlist *sg = &s->sg_rx[i];
1367                 struct dma_async_tx_descriptor *desc;
1368
1369                 desc = dmaengine_prep_slave_sg(chan,
1370                         sg, 1, DMA_DEV_TO_MEM,
1371                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1372                 if (!desc)
1373                         goto fail;
1374
1375                 desc->callback = sci_dma_rx_complete;
1376                 desc->callback_param = s;
1377                 s->cookie_rx[i] = dmaengine_submit(desc);
1378                 if (dma_submit_error(s->cookie_rx[i]))
1379                         goto fail;
1380
1381         }
1382
1383         s->active_rx = s->cookie_rx[0];
1384
1385         dma_async_issue_pending(chan);
1386         return 0;
1387
1388 fail:
1389         /* Switch to PIO */
1390         if (!port_lock_held)
1391                 spin_lock_irqsave(&port->lock, flags);
1392         if (i)
1393                 dmaengine_terminate_async(chan);
1394         sci_dma_rx_chan_invalidate(s);
1395         sci_start_rx(port);
1396         if (!port_lock_held)
1397                 spin_unlock_irqrestore(&port->lock, flags);
1398         return -EAGAIN;
1399 }
1400
1401 static void work_fn_tx(struct work_struct *work)
1402 {
1403         struct sci_port *s = container_of(work, struct sci_port, work_tx);
1404         struct dma_async_tx_descriptor *desc;
1405         struct dma_chan *chan = s->chan_tx;
1406         struct uart_port *port = &s->port;
1407         struct circ_buf *xmit = &port->state->xmit;
1408         unsigned long flags;
1409         dma_addr_t buf;
1410
1411         /*
1412          * DMA is idle now.
1413          * Port xmit buffer is already mapped, and it is one page... Just adjust
1414          * offsets and lengths. Since it is a circular buffer, we have to
1415          * transmit till the end, and then the rest. Take the port lock to get a
1416          * consistent xmit buffer state.
1417          */
1418         spin_lock_irq(&port->lock);
1419         buf = s->tx_dma_addr + (xmit->tail & (UART_XMIT_SIZE - 1));
1420         s->tx_dma_len = min_t(unsigned int,
1421                 CIRC_CNT(xmit->head, xmit->tail, UART_XMIT_SIZE),
1422                 CIRC_CNT_TO_END(xmit->head, xmit->tail, UART_XMIT_SIZE));
1423         spin_unlock_irq(&port->lock);
1424
1425         desc = dmaengine_prep_slave_single(chan, buf, s->tx_dma_len,
1426                                            DMA_MEM_TO_DEV,
1427                                            DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1428         if (!desc) {
1429                 dev_warn(port->dev, "Failed preparing Tx DMA descriptor\n");
1430                 goto switch_to_pio;
1431         }
1432
1433         dma_sync_single_for_device(chan->device->dev, buf, s->tx_dma_len,
1434                                    DMA_TO_DEVICE);
1435
1436         spin_lock_irq(&port->lock);
1437         desc->callback = sci_dma_tx_complete;
1438         desc->callback_param = s;
1439         spin_unlock_irq(&port->lock);
1440         s->cookie_tx = dmaengine_submit(desc);
1441         if (dma_submit_error(s->cookie_tx)) {
1442                 dev_warn(port->dev, "Failed submitting Tx DMA descriptor\n");
1443                 goto switch_to_pio;
1444         }
1445
1446         dev_dbg(port->dev, "%s: %p: %d...%d, cookie %d\n",
1447                 __func__, xmit->buf, xmit->tail, xmit->head, s->cookie_tx);
1448
1449         dma_async_issue_pending(chan);
1450         return;
1451
1452 switch_to_pio:
1453         spin_lock_irqsave(&port->lock, flags);
1454         s->chan_tx = NULL;
1455         sci_start_tx(port);
1456         spin_unlock_irqrestore(&port->lock, flags);
1457         return;
1458 }
1459
1460 static enum hrtimer_restart rx_timer_fn(struct hrtimer *t)
1461 {
1462         struct sci_port *s = container_of(t, struct sci_port, rx_timer);
1463         struct dma_chan *chan = s->chan_rx;
1464         struct uart_port *port = &s->port;
1465         struct dma_tx_state state;
1466         enum dma_status status;
1467         unsigned long flags;
1468         unsigned int read;
1469         int active, count;
1470
1471         dev_dbg(port->dev, "DMA Rx timed out\n");
1472
1473         spin_lock_irqsave(&port->lock, flags);
1474
1475         active = sci_dma_rx_find_active(s);
1476         if (active < 0) {
1477                 spin_unlock_irqrestore(&port->lock, flags);
1478                 return HRTIMER_NORESTART;
1479         }
1480
1481         status = dmaengine_tx_status(s->chan_rx, s->active_rx, &state);
1482         if (status == DMA_COMPLETE) {
1483                 spin_unlock_irqrestore(&port->lock, flags);
1484                 dev_dbg(port->dev, "Cookie %d #%d has already completed\n",
1485                         s->active_rx, active);
1486
1487                 /* Let packet complete handler take care of the packet */
1488                 return HRTIMER_NORESTART;
1489         }
1490
1491         dmaengine_pause(chan);
1492
1493         /*
1494          * sometimes DMA transfer doesn't stop even if it is stopped and
1495          * data keeps on coming until transaction is complete so check
1496          * for DMA_COMPLETE again
1497          * Let packet complete handler take care of the packet
1498          */
1499         status = dmaengine_tx_status(s->chan_rx, s->active_rx, &state);
1500         if (status == DMA_COMPLETE) {
1501                 spin_unlock_irqrestore(&port->lock, flags);
1502                 dev_dbg(port->dev, "Transaction complete after DMA engine was stopped");
1503                 return HRTIMER_NORESTART;
1504         }
1505
1506         /* Handle incomplete DMA receive */
1507         dmaengine_terminate_async(s->chan_rx);
1508         read = sg_dma_len(&s->sg_rx[active]) - state.residue;
1509
1510         if (read) {
1511                 count = sci_dma_rx_push(s, s->rx_buf[active], read);
1512                 if (count)
1513                         tty_flip_buffer_push(&port->state->port);
1514         }
1515
1516         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1517                 sci_submit_rx(s, true);
1518
1519         sci_dma_rx_reenable_irq(s);
1520
1521         spin_unlock_irqrestore(&port->lock, flags);
1522
1523         return HRTIMER_NORESTART;
1524 }
1525
1526 static struct dma_chan *sci_request_dma_chan(struct uart_port *port,
1527                                              enum dma_transfer_direction dir)
1528 {
1529         struct dma_chan *chan;
1530         struct dma_slave_config cfg;
1531         int ret;
1532
1533         chan = dma_request_slave_channel(port->dev,
1534                                          dir == DMA_MEM_TO_DEV ? "tx" : "rx");
1535         if (!chan) {
1536                 dev_dbg(port->dev, "dma_request_slave_channel failed\n");
1537                 return NULL;
1538         }
1539
1540         memset(&cfg, 0, sizeof(cfg));
1541         cfg.direction = dir;
1542         if (dir == DMA_MEM_TO_DEV) {
1543                 cfg.dst_addr = port->mapbase +
1544                         (sci_getreg(port, SCxTDR)->offset << port->regshift);
1545                 cfg.dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
1546         } else {
1547                 cfg.src_addr = port->mapbase +
1548                         (sci_getreg(port, SCxRDR)->offset << port->regshift);
1549                 cfg.src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
1550         }
1551
1552         ret = dmaengine_slave_config(chan, &cfg);
1553         if (ret) {
1554                 dev_warn(port->dev, "dmaengine_slave_config failed %d\n", ret);
1555                 dma_release_channel(chan);
1556                 return NULL;
1557         }
1558
1559         return chan;
1560 }
1561
1562 static void sci_request_dma(struct uart_port *port)
1563 {
1564         struct sci_port *s = to_sci_port(port);
1565         struct dma_chan *chan;
1566
1567         dev_dbg(port->dev, "%s: port %d\n", __func__, port->line);
1568
1569         if (!port->dev->of_node)
1570                 return;
1571
1572         s->cookie_tx = -EINVAL;
1573
1574         /*
1575          * Don't request a dma channel if no channel was specified
1576          * in the device tree.
1577          */
1578         if (!of_find_property(port->dev->of_node, "dmas", NULL))
1579                 return;
1580
1581         chan = sci_request_dma_chan(port, DMA_MEM_TO_DEV);
1582         dev_dbg(port->dev, "%s: TX: got channel %p\n", __func__, chan);
1583         if (chan) {
1584                 /* UART circular tx buffer is an aligned page. */
1585                 s->tx_dma_addr = dma_map_single(chan->device->dev,
1586                                                 port->state->xmit.buf,
1587                                                 UART_XMIT_SIZE,
1588                                                 DMA_TO_DEVICE);
1589                 if (dma_mapping_error(chan->device->dev, s->tx_dma_addr)) {
1590                         dev_warn(port->dev, "Failed mapping Tx DMA descriptor\n");
1591                         dma_release_channel(chan);
1592                 } else {
1593                         dev_dbg(port->dev, "%s: mapped %lu@%p to %pad\n",
1594                                 __func__, UART_XMIT_SIZE,
1595                                 port->state->xmit.buf, &s->tx_dma_addr);
1596
1597                         INIT_WORK(&s->work_tx, work_fn_tx);
1598                         s->chan_tx_saved = s->chan_tx = chan;
1599                 }
1600         }
1601
1602         chan = sci_request_dma_chan(port, DMA_DEV_TO_MEM);
1603         dev_dbg(port->dev, "%s: RX: got channel %p\n", __func__, chan);
1604         if (chan) {
1605                 unsigned int i;
1606                 dma_addr_t dma;
1607                 void *buf;
1608
1609                 s->buf_len_rx = 2 * max_t(size_t, 16, port->fifosize);
1610                 buf = dma_alloc_coherent(chan->device->dev, s->buf_len_rx * 2,
1611                                          &dma, GFP_KERNEL);
1612                 if (!buf) {
1613                         dev_warn(port->dev,
1614                                  "Failed to allocate Rx dma buffer, using PIO\n");
1615                         dma_release_channel(chan);
1616                         return;
1617                 }
1618
1619                 for (i = 0; i < 2; i++) {
1620                         struct scatterlist *sg = &s->sg_rx[i];
1621
1622                         sg_init_table(sg, 1);
1623                         s->rx_buf[i] = buf;
1624                         sg_dma_address(sg) = dma;
1625                         sg_dma_len(sg) = s->buf_len_rx;
1626
1627                         buf += s->buf_len_rx;
1628                         dma += s->buf_len_rx;
1629                 }
1630
1631                 hrtimer_init(&s->rx_timer, CLOCK_MONOTONIC, HRTIMER_MODE_REL);
1632                 s->rx_timer.function = rx_timer_fn;
1633
1634                 s->chan_rx_saved = s->chan_rx = chan;
1635
1636                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1637                         sci_submit_rx(s, false);
1638         }
1639 }
1640
1641 static void sci_free_dma(struct uart_port *port)
1642 {
1643         struct sci_port *s = to_sci_port(port);
1644
1645         if (s->chan_tx_saved)
1646                 sci_tx_dma_release(s);
1647         if (s->chan_rx_saved)
1648                 sci_rx_dma_release(s);
1649 }
1650
1651 static void sci_flush_buffer(struct uart_port *port)
1652 {
1653         /*
1654          * In uart_flush_buffer(), the xmit circular buffer has just been
1655          * cleared, so we have to reset tx_dma_len accordingly.
1656          */
1657         to_sci_port(port)->tx_dma_len = 0;
1658 }
1659 #else /* !CONFIG_SERIAL_SH_SCI_DMA */
1660 static inline void sci_request_dma(struct uart_port *port)
1661 {
1662 }
1663
1664 static inline void sci_free_dma(struct uart_port *port)
1665 {
1666 }
1667
1668 #define sci_flush_buffer        NULL
1669 #endif /* !CONFIG_SERIAL_SH_SCI_DMA */
1670
1671 static irqreturn_t sci_rx_interrupt(int irq, void *ptr)
1672 {
1673         struct uart_port *port = ptr;
1674         struct sci_port *s = to_sci_port(port);
1675
1676 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1677         if (s->chan_rx) {
1678                 u16 scr = serial_port_in(port, SCSCR);
1679                 u16 ssr = serial_port_in(port, SCxSR);
1680
1681                 /* Disable future Rx interrupts */
1682                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1683                         disable_irq_nosync(irq);
1684                         scr |= SCSCR_RDRQE;
1685                 } else {
1686                         if (sci_submit_rx(s, false) < 0)
1687                                 goto handle_pio;
1688
1689                         scr &= ~SCSCR_RIE;
1690                 }
1691                 serial_port_out(port, SCSCR, scr);
1692                 /* Clear current interrupt */
1693                 serial_port_out(port, SCxSR,
1694                                 ssr & ~(SCIF_DR | SCxSR_RDxF(port)));
1695                 dev_dbg(port->dev, "Rx IRQ %lu: setup t-out in %u us\n",
1696                         jiffies, s->rx_timeout);
1697                 start_hrtimer_us(&s->rx_timer, s->rx_timeout);
1698
1699                 return IRQ_HANDLED;
1700         }
1701
1702 handle_pio:
1703 #endif
1704
1705         if (s->rx_trigger > 1 && s->rx_fifo_timeout > 0) {
1706                 if (!scif_rtrg_enabled(port))
1707                         scif_set_rtrg(port, s->rx_trigger);
1708
1709                 mod_timer(&s->rx_fifo_timer, jiffies + DIV_ROUND_UP(
1710                           s->rx_frame * HZ * s->rx_fifo_timeout, 1000000));
1711         }
1712
1713         /* I think sci_receive_chars has to be called irrespective
1714          * of whether the I_IXOFF is set, otherwise, how is the interrupt
1715          * to be disabled?
1716          */
1717         sci_receive_chars(port);
1718
1719         return IRQ_HANDLED;
1720 }
1721
1722 static irqreturn_t sci_tx_interrupt(int irq, void *ptr)
1723 {
1724         struct uart_port *port = ptr;
1725         unsigned long flags;
1726
1727         spin_lock_irqsave(&port->lock, flags);
1728         sci_transmit_chars(port);
1729         spin_unlock_irqrestore(&port->lock, flags);
1730
1731         return IRQ_HANDLED;
1732 }
1733
1734 static irqreturn_t sci_br_interrupt(int irq, void *ptr)
1735 {
1736         struct uart_port *port = ptr;
1737
1738         /* Handle BREAKs */
1739         sci_handle_breaks(port);
1740         sci_clear_SCxSR(port, SCxSR_BREAK_CLEAR(port));
1741
1742         return IRQ_HANDLED;
1743 }
1744
1745 static irqreturn_t sci_er_interrupt(int irq, void *ptr)
1746 {
1747         struct uart_port *port = ptr;
1748         struct sci_port *s = to_sci_port(port);
1749
1750         if (s->irqs[SCIx_ERI_IRQ] == s->irqs[SCIx_BRI_IRQ]) {
1751                 /* Break and Error interrupts are muxed */
1752                 unsigned short ssr_status = serial_port_in(port, SCxSR);
1753
1754                 /* Break Interrupt */
1755                 if (ssr_status & SCxSR_BRK(port))
1756                         sci_br_interrupt(irq, ptr);
1757
1758                 /* Break only? */
1759                 if (!(ssr_status & SCxSR_ERRORS(port)))
1760                         return IRQ_HANDLED;
1761         }
1762
1763         /* Handle errors */
1764         if (port->type == PORT_SCI) {
1765                 if (sci_handle_errors(port)) {
1766                         /* discard character in rx buffer */
1767                         serial_port_in(port, SCxSR);
1768                         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
1769                 }
1770         } else {
1771                 sci_handle_fifo_overrun(port);
1772                 if (!s->chan_rx)
1773                         sci_receive_chars(port);
1774         }
1775
1776         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
1777
1778         /* Kick the transmission */
1779         if (!s->chan_tx)
1780                 sci_tx_interrupt(irq, ptr);
1781
1782         return IRQ_HANDLED;
1783 }
1784
1785 static irqreturn_t sci_mpxed_interrupt(int irq, void *ptr)
1786 {
1787         unsigned short ssr_status, scr_status, err_enabled, orer_status = 0;
1788         struct uart_port *port = ptr;
1789         struct sci_port *s = to_sci_port(port);
1790         irqreturn_t ret = IRQ_NONE;
1791
1792         ssr_status = serial_port_in(port, SCxSR);
1793         scr_status = serial_port_in(port, SCSCR);
1794         if (s->params->overrun_reg == SCxSR)
1795                 orer_status = ssr_status;
1796         else if (sci_getreg(port, s->params->overrun_reg)->size)
1797                 orer_status = serial_port_in(port, s->params->overrun_reg);
1798
1799         err_enabled = scr_status & port_rx_irq_mask(port);
1800
1801         /* Tx Interrupt */
1802         if ((ssr_status & SCxSR_TDxE(port)) && (scr_status & SCSCR_TIE) &&
1803             !s->chan_tx)
1804                 ret = sci_tx_interrupt(irq, ptr);
1805
1806         /*
1807          * Rx Interrupt: if we're using DMA, the DMA controller clears RDF /
1808          * DR flags
1809          */
1810         if (((ssr_status & SCxSR_RDxF(port)) || s->chan_rx) &&
1811             (scr_status & SCSCR_RIE))
1812                 ret = sci_rx_interrupt(irq, ptr);
1813
1814         /* Error Interrupt */
1815         if ((ssr_status & SCxSR_ERRORS(port)) && err_enabled)
1816                 ret = sci_er_interrupt(irq, ptr);
1817
1818         /* Break Interrupt */
1819         if ((ssr_status & SCxSR_BRK(port)) && err_enabled)
1820                 ret = sci_br_interrupt(irq, ptr);
1821
1822         /* Overrun Interrupt */
1823         if (orer_status & s->params->overrun_mask) {
1824                 sci_handle_fifo_overrun(port);
1825                 ret = IRQ_HANDLED;
1826         }
1827
1828         return ret;
1829 }
1830
1831 static const struct sci_irq_desc {
1832         const char      *desc;
1833         irq_handler_t   handler;
1834 } sci_irq_desc[] = {
1835         /*
1836          * Split out handlers, the default case.
1837          */
1838         [SCIx_ERI_IRQ] = {
1839                 .desc = "rx err",
1840                 .handler = sci_er_interrupt,
1841         },
1842
1843         [SCIx_RXI_IRQ] = {
1844                 .desc = "rx full",
1845                 .handler = sci_rx_interrupt,
1846         },
1847
1848         [SCIx_TXI_IRQ] = {
1849                 .desc = "tx empty",
1850                 .handler = sci_tx_interrupt,
1851         },
1852
1853         [SCIx_BRI_IRQ] = {
1854                 .desc = "break",
1855                 .handler = sci_br_interrupt,
1856         },
1857
1858         [SCIx_DRI_IRQ] = {
1859                 .desc = "rx ready",
1860                 .handler = sci_rx_interrupt,
1861         },
1862
1863         [SCIx_TEI_IRQ] = {
1864                 .desc = "tx end",
1865                 .handler = sci_tx_interrupt,
1866         },
1867
1868         /*
1869          * Special muxed handler.
1870          */
1871         [SCIx_MUX_IRQ] = {
1872                 .desc = "mux",
1873                 .handler = sci_mpxed_interrupt,
1874         },
1875 };
1876
1877 static int sci_request_irq(struct sci_port *port)
1878 {
1879         struct uart_port *up = &port->port;
1880         int i, j, w, ret = 0;
1881
1882         for (i = j = 0; i < SCIx_NR_IRQS; i++, j++) {
1883                 const struct sci_irq_desc *desc;
1884                 int irq;
1885
1886                 /* Check if already registered (muxed) */
1887                 for (w = 0; w < i; w++)
1888                         if (port->irqs[w] == port->irqs[i])
1889                                 w = i + 1;
1890                 if (w > i)
1891                         continue;
1892
1893                 if (SCIx_IRQ_IS_MUXED(port)) {
1894                         i = SCIx_MUX_IRQ;
1895                         irq = up->irq;
1896                 } else {
1897                         irq = port->irqs[i];
1898
1899                         /*
1900                          * Certain port types won't support all of the
1901                          * available interrupt sources.
1902                          */
1903                         if (unlikely(irq < 0))
1904                                 continue;
1905                 }
1906
1907                 desc = sci_irq_desc + i;
1908                 port->irqstr[j] = kasprintf(GFP_KERNEL, "%s:%s",
1909                                             dev_name(up->dev), desc->desc);
1910                 if (!port->irqstr[j]) {
1911                         ret = -ENOMEM;
1912                         goto out_nomem;
1913                 }
1914
1915                 ret = request_irq(irq, desc->handler, up->irqflags,
1916                                   port->irqstr[j], port);
1917                 if (unlikely(ret)) {
1918                         dev_err(up->dev, "Can't allocate %s IRQ\n", desc->desc);
1919                         goto out_noirq;
1920                 }
1921         }
1922
1923         return 0;
1924
1925 out_noirq:
1926         while (--i >= 0)
1927                 free_irq(port->irqs[i], port);
1928
1929 out_nomem:
1930         while (--j >= 0)
1931                 kfree(port->irqstr[j]);
1932
1933         return ret;
1934 }
1935
1936 static void sci_free_irq(struct sci_port *port)
1937 {
1938         int i;
1939
1940         /*
1941          * Intentionally in reverse order so we iterate over the muxed
1942          * IRQ first.
1943          */
1944         for (i = 0; i < SCIx_NR_IRQS; i++) {
1945                 int irq = port->irqs[i];
1946
1947                 /*
1948                  * Certain port types won't support all of the available
1949                  * interrupt sources.
1950                  */
1951                 if (unlikely(irq < 0))
1952                         continue;
1953
1954                 free_irq(port->irqs[i], port);
1955                 kfree(port->irqstr[i]);
1956
1957                 if (SCIx_IRQ_IS_MUXED(port)) {
1958                         /* If there's only one IRQ, we're done. */
1959                         return;
1960                 }
1961         }
1962 }
1963
1964 static unsigned int sci_tx_empty(struct uart_port *port)
1965 {
1966         unsigned short status = serial_port_in(port, SCxSR);
1967         unsigned short in_tx_fifo = sci_txfill(port);
1968
1969         return (status & SCxSR_TEND(port)) && !in_tx_fifo ? TIOCSER_TEMT : 0;
1970 }
1971
1972 static void sci_set_rts(struct uart_port *port, bool state)
1973 {
1974         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1975                 u16 data = serial_port_in(port, SCPDR);
1976
1977                 /* Active low */
1978                 if (state)
1979                         data &= ~SCPDR_RTSD;
1980                 else
1981                         data |= SCPDR_RTSD;
1982                 serial_port_out(port, SCPDR, data);
1983
1984                 /* RTS# is output */
1985                 serial_port_out(port, SCPCR,
1986                                 serial_port_in(port, SCPCR) | SCPCR_RTSC);
1987         } else if (sci_getreg(port, SCSPTR)->size) {
1988                 u16 ctrl = serial_port_in(port, SCSPTR);
1989
1990                 /* Active low */
1991                 if (state)
1992                         ctrl &= ~SCSPTR_RTSDT;
1993                 else
1994                         ctrl |= SCSPTR_RTSDT;
1995                 serial_port_out(port, SCSPTR, ctrl);
1996         }
1997 }
1998
1999 static bool sci_get_cts(struct uart_port *port)
2000 {
2001         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
2002                 /* Active low */
2003                 return !(serial_port_in(port, SCPDR) & SCPDR_CTSD);
2004         } else if (sci_getreg(port, SCSPTR)->size) {
2005                 /* Active low */
2006                 return !(serial_port_in(port, SCSPTR) & SCSPTR_CTSDT);
2007         }
2008
2009         return true;
2010 }
2011
2012 /*
2013  * Modem control is a bit of a mixed bag for SCI(F) ports. Generally
2014  * CTS/RTS is supported in hardware by at least one port and controlled
2015  * via SCSPTR (SCxPCR for SCIFA/B parts), or external pins (presently
2016  * handled via the ->init_pins() op, which is a bit of a one-way street,
2017  * lacking any ability to defer pin control -- this will later be
2018  * converted over to the GPIO framework).
2019  *
2020  * Other modes (such as loopback) are supported generically on certain
2021  * port types, but not others. For these it's sufficient to test for the
2022  * existence of the support register and simply ignore the port type.
2023  */
2024 static void sci_set_mctrl(struct uart_port *port, unsigned int mctrl)
2025 {
2026         struct sci_port *s = to_sci_port(port);
2027
2028         if (mctrl & TIOCM_LOOP) {
2029                 const struct plat_sci_reg *reg;
2030
2031                 /*
2032                  * Standard loopback mode for SCFCR ports.
2033                  */
2034                 reg = sci_getreg(port, SCFCR);
2035                 if (reg->size)
2036                         serial_port_out(port, SCFCR,
2037                                         serial_port_in(port, SCFCR) |
2038                                         SCFCR_LOOP);
2039         }
2040
2041         mctrl_gpio_set(s->gpios, mctrl);
2042
2043         if (!s->has_rtscts)
2044                 return;
2045
2046         if (!(mctrl & TIOCM_RTS)) {
2047                 /* Disable Auto RTS */
2048                 serial_port_out(port, SCFCR,
2049                                 serial_port_in(port, SCFCR) & ~SCFCR_MCE);
2050
2051                 /* Clear RTS */
2052                 sci_set_rts(port, 0);
2053         } else if (s->autorts) {
2054                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
2055                         /* Enable RTS# pin function */
2056                         serial_port_out(port, SCPCR,
2057                                 serial_port_in(port, SCPCR) & ~SCPCR_RTSC);
2058                 }
2059
2060                 /* Enable Auto RTS */
2061                 serial_port_out(port, SCFCR,
2062                                 serial_port_in(port, SCFCR) | SCFCR_MCE);
2063         } else {
2064                 /* Set RTS */
2065                 sci_set_rts(port, 1);
2066         }
2067 }
2068
2069 static unsigned int sci_get_mctrl(struct uart_port *port)
2070 {
2071         struct sci_port *s = to_sci_port(port);
2072         struct mctrl_gpios *gpios = s->gpios;
2073         unsigned int mctrl = 0;
2074
2075         mctrl_gpio_get(gpios, &mctrl);
2076
2077         /*
2078          * CTS/RTS is handled in hardware when supported, while nothing
2079          * else is wired up.
2080          */
2081         if (s->autorts) {
2082                 if (sci_get_cts(port))
2083                         mctrl |= TIOCM_CTS;
2084         } else if (IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(gpios, UART_GPIO_CTS))) {
2085                 mctrl |= TIOCM_CTS;
2086         }
2087         if (IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(gpios, UART_GPIO_DSR)))
2088                 mctrl |= TIOCM_DSR;
2089         if (IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(gpios, UART_GPIO_DCD)))
2090                 mctrl |= TIOCM_CAR;
2091
2092         return mctrl;
2093 }
2094
2095 static void sci_enable_ms(struct uart_port *port)
2096 {
2097         mctrl_gpio_enable_ms(to_sci_port(port)->gpios);
2098 }
2099
2100 static void sci_break_ctl(struct uart_port *port, int break_state)
2101 {
2102         unsigned short scscr, scsptr;
2103         unsigned long flags;
2104
2105         /* check wheter the port has SCSPTR */
2106         if (!sci_getreg(port, SCSPTR)->size) {
2107                 /*
2108                  * Not supported by hardware. Most parts couple break and rx
2109                  * interrupts together, with break detection always enabled.
2110                  */
2111                 return;
2112         }
2113
2114         spin_lock_irqsave(&port->lock, flags);
2115         scsptr = serial_port_in(port, SCSPTR);
2116         scscr = serial_port_in(port, SCSCR);
2117
2118         if (break_state == -1) {
2119                 scsptr = (scsptr | SCSPTR_SPB2IO) & ~SCSPTR_SPB2DT;
2120                 scscr &= ~SCSCR_TE;
2121         } else {
2122                 scsptr = (scsptr | SCSPTR_SPB2DT) & ~SCSPTR_SPB2IO;
2123                 scscr |= SCSCR_TE;
2124         }
2125
2126         serial_port_out(port, SCSPTR, scsptr);
2127         serial_port_out(port, SCSCR, scscr);
2128         spin_unlock_irqrestore(&port->lock, flags);
2129 }
2130
2131 static int sci_startup(struct uart_port *port)
2132 {
2133         struct sci_port *s = to_sci_port(port);
2134         int ret;
2135
2136         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
2137
2138         sci_request_dma(port);
2139
2140         ret = sci_request_irq(s);
2141         if (unlikely(ret < 0)) {
2142                 sci_free_dma(port);
2143                 return ret;
2144         }
2145
2146         return 0;
2147 }
2148
2149 static void sci_shutdown(struct uart_port *port)
2150 {
2151         struct sci_port *s = to_sci_port(port);
2152         unsigned long flags;
2153         u16 scr;
2154
2155         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
2156
2157         s->autorts = false;
2158         mctrl_gpio_disable_ms(to_sci_port(port)->gpios);
2159
2160         spin_lock_irqsave(&port->lock, flags);
2161         sci_stop_rx(port);
2162         sci_stop_tx(port);
2163         /*
2164          * Stop RX and TX, disable related interrupts, keep clock source
2165          * and HSCIF TOT bits
2166          */
2167         scr = serial_port_in(port, SCSCR);
2168         serial_port_out(port, SCSCR, scr &
2169                         (SCSCR_CKE1 | SCSCR_CKE0 | s->hscif_tot));
2170         spin_unlock_irqrestore(&port->lock, flags);
2171
2172 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2173         if (s->chan_rx_saved) {
2174                 dev_dbg(port->dev, "%s(%d) deleting rx_timer\n", __func__,
2175                         port->line);
2176                 hrtimer_cancel(&s->rx_timer);
2177         }
2178 #endif
2179
2180         if (s->rx_trigger > 1 && s->rx_fifo_timeout > 0)
2181                 del_timer_sync(&s->rx_fifo_timer);
2182         sci_free_irq(s);
2183         sci_free_dma(port);
2184 }
2185
2186 static int sci_sck_calc(struct sci_port *s, unsigned int bps,
2187                         unsigned int *srr)
2188 {
2189         unsigned long freq = s->clk_rates[SCI_SCK];
2190         int err, min_err = INT_MAX;
2191         unsigned int sr;
2192
2193         if (s->port.type != PORT_HSCIF)
2194                 freq *= 2;
2195
2196         for_each_sr(sr, s) {
2197                 err = DIV_ROUND_CLOSEST(freq, sr) - bps;
2198                 if (abs(err) >= abs(min_err))
2199                         continue;
2200
2201                 min_err = err;
2202                 *srr = sr - 1;
2203
2204                 if (!err)
2205                         break;
2206         }
2207
2208         dev_dbg(s->port.dev, "SCK: %u%+d bps using SR %u\n", bps, min_err,
2209                 *srr + 1);
2210         return min_err;
2211 }
2212
2213 static int sci_brg_calc(struct sci_port *s, unsigned int bps,
2214                         unsigned long freq, unsigned int *dlr,
2215                         unsigned int *srr)
2216 {
2217         int err, min_err = INT_MAX;
2218         unsigned int sr, dl;
2219
2220         if (s->port.type != PORT_HSCIF)
2221                 freq *= 2;
2222
2223         for_each_sr(sr, s) {
2224                 dl = DIV_ROUND_CLOSEST(freq, sr * bps);
2225                 dl = clamp(dl, 1U, 65535U);
2226
2227                 err = DIV_ROUND_CLOSEST(freq, sr * dl) - bps;
2228                 if (abs(err) >= abs(min_err))
2229                         continue;
2230
2231                 min_err = err;
2232                 *dlr = dl;
2233                 *srr = sr - 1;
2234
2235                 if (!err)
2236                         break;
2237         }
2238
2239         dev_dbg(s->port.dev, "BRG: %u%+d bps using DL %u SR %u\n", bps,
2240                 min_err, *dlr, *srr + 1);
2241         return min_err;
2242 }
2243
2244 /* calculate sample rate, BRR, and clock select */
2245 static int sci_scbrr_calc(struct sci_port *s, unsigned int bps,
2246                           unsigned int *brr, unsigned int *srr,
2247                           unsigned int *cks)
2248 {
2249         unsigned long freq = s->clk_rates[SCI_FCK];
2250         unsigned int sr, br, prediv, scrate, c;
2251         int err, min_err = INT_MAX;
2252
2253         if (s->port.type != PORT_HSCIF)
2254                 freq *= 2;
2255
2256         /*
2257          * Find the combination of sample rate and clock select with the
2258          * smallest deviation from the desired baud rate.
2259          * Prefer high sample rates to maximise the receive margin.
2260          *
2261          * M: Receive margin (%)
2262          * N: Ratio of bit rate to clock (N = sampling rate)
2263          * D: Clock duty (D = 0 to 1.0)
2264          * L: Frame length (L = 9 to 12)
2265          * F: Absolute value of clock frequency deviation
2266          *
2267          *  M = |(0.5 - 1 / 2 * N) - ((L - 0.5) * F) -
2268          *      (|D - 0.5| / N * (1 + F))|
2269          *  NOTE: Usually, treat D for 0.5, F is 0 by this calculation.
2270          */
2271         for_each_sr(sr, s) {
2272                 for (c = 0; c <= 3; c++) {
2273                         /* integerized formulas from HSCIF documentation */
2274                         prediv = sr * (1 << (2 * c + 1));
2275
2276                         /*
2277                          * We need to calculate:
2278                          *
2279                          *     br = freq / (prediv * bps) clamped to [1..256]
2280                          *     err = freq / (br * prediv) - bps
2281                          *
2282                          * Watch out for overflow when calculating the desired
2283                          * sampling clock rate!
2284                          */
2285                         if (bps > UINT_MAX / prediv)
2286                                 break;
2287
2288                         scrate = prediv * bps;
2289                         br = DIV_ROUND_CLOSEST(freq, scrate);
2290                         br = clamp(br, 1U, 256U);
2291
2292                         err = DIV_ROUND_CLOSEST(freq, br * prediv) - bps;
2293                         if (abs(err) >= abs(min_err))
2294                                 continue;
2295
2296                         min_err = err;
2297                         *brr = br - 1;
2298                         *srr = sr - 1;
2299                         *cks = c;
2300
2301                         if (!err)
2302                                 goto found;
2303                 }
2304         }
2305
2306 found:
2307         dev_dbg(s->port.dev, "BRR: %u%+d bps using N %u SR %u cks %u\n", bps,
2308                 min_err, *brr, *srr + 1, *cks);
2309         return min_err;
2310 }
2311
2312 static void sci_reset(struct uart_port *port)
2313 {
2314         const struct plat_sci_reg *reg;
2315         unsigned int status;
2316         struct sci_port *s = to_sci_port(port);
2317
2318         serial_port_out(port, SCSCR, s->hscif_tot);     /* TE=0, RE=0, CKE1=0 */
2319
2320         reg = sci_getreg(port, SCFCR);
2321         if (reg->size)
2322                 serial_port_out(port, SCFCR, SCFCR_RFRST | SCFCR_TFRST);
2323
2324         sci_clear_SCxSR(port,
2325                         SCxSR_RDxF_CLEAR(port) & SCxSR_ERROR_CLEAR(port) &
2326                         SCxSR_BREAK_CLEAR(port));
2327         if (sci_getreg(port, SCLSR)->size) {
2328                 status = serial_port_in(port, SCLSR);
2329                 status &= ~(SCLSR_TO | SCLSR_ORER);
2330                 serial_port_out(port, SCLSR, status);
2331         }
2332
2333         if (s->rx_trigger > 1) {
2334                 if (s->rx_fifo_timeout) {
2335                         scif_set_rtrg(port, 1);
2336                         timer_setup(&s->rx_fifo_timer, rx_fifo_timer_fn, 0);
2337                 } else {
2338                         if (port->type == PORT_SCIFA ||
2339                             port->type == PORT_SCIFB)
2340                                 scif_set_rtrg(port, 1);
2341                         else
2342                                 scif_set_rtrg(port, s->rx_trigger);
2343                 }
2344         }
2345 }
2346
2347 static void sci_set_termios(struct uart_port *port, struct ktermios *termios,
2348                             struct ktermios *old)
2349 {
2350         unsigned int baud, smr_val = SCSMR_ASYNC, scr_val = 0, i, bits;
2351         unsigned int brr = 255, cks = 0, srr = 15, dl = 0, sccks = 0;
2352         unsigned int brr1 = 255, cks1 = 0, srr1 = 15, dl1 = 0;
2353         struct sci_port *s = to_sci_port(port);
2354         const struct plat_sci_reg *reg;
2355         int min_err = INT_MAX, err;
2356         unsigned long max_freq = 0;
2357         int best_clk = -1;
2358         unsigned long flags;
2359
2360         if ((termios->c_cflag & CSIZE) == CS7)
2361                 smr_val |= SCSMR_CHR;
2362         if (termios->c_cflag & PARENB)
2363                 smr_val |= SCSMR_PE;
2364         if (termios->c_cflag & PARODD)
2365                 smr_val |= SCSMR_PE | SCSMR_ODD;
2366         if (termios->c_cflag & CSTOPB)
2367                 smr_val |= SCSMR_STOP;
2368
2369         /*
2370          * earlyprintk comes here early on with port->uartclk set to zero.
2371          * the clock framework is not up and running at this point so here
2372          * we assume that 115200 is the maximum baud rate. please note that
2373          * the baud rate is not programmed during earlyprintk - it is assumed
2374          * that the previous boot loader has enabled required clocks and
2375          * setup the baud rate generator hardware for us already.
2376          */
2377         if (!port->uartclk) {
2378                 baud = uart_get_baud_rate(port, termios, old, 0, 115200);
2379                 goto done;
2380         }
2381
2382         for (i = 0; i < SCI_NUM_CLKS; i++)
2383                 max_freq = max(max_freq, s->clk_rates[i]);
2384
2385         baud = uart_get_baud_rate(port, termios, old, 0, max_freq / min_sr(s));
2386         if (!baud)
2387                 goto done;
2388
2389         /*
2390          * There can be multiple sources for the sampling clock.  Find the one
2391          * that gives us the smallest deviation from the desired baud rate.
2392          */
2393
2394         /* Optional Undivided External Clock */
2395         if (s->clk_rates[SCI_SCK] && port->type != PORT_SCIFA &&
2396             port->type != PORT_SCIFB) {
2397                 err = sci_sck_calc(s, baud, &srr1);
2398                 if (abs(err) < abs(min_err)) {
2399                         best_clk = SCI_SCK;
2400                         scr_val = SCSCR_CKE1;
2401                         sccks = SCCKS_CKS;
2402                         min_err = err;
2403                         srr = srr1;
2404                         if (!err)
2405                                 goto done;
2406                 }
2407         }
2408
2409         /* Optional BRG Frequency Divided External Clock */
2410         if (s->clk_rates[SCI_SCIF_CLK] && sci_getreg(port, SCDL)->size) {
2411                 err = sci_brg_calc(s, baud, s->clk_rates[SCI_SCIF_CLK], &dl1,
2412                                    &srr1);
2413                 if (abs(err) < abs(min_err)) {
2414                         best_clk = SCI_SCIF_CLK;
2415                         scr_val = SCSCR_CKE1;
2416                         sccks = 0;
2417                         min_err = err;
2418                         dl = dl1;
2419                         srr = srr1;
2420                         if (!err)
2421                                 goto done;
2422                 }
2423         }
2424
2425         /* Optional BRG Frequency Divided Internal Clock */
2426         if (s->clk_rates[SCI_BRG_INT] && sci_getreg(port, SCDL)->size) {
2427                 err = sci_brg_calc(s, baud, s->clk_rates[SCI_BRG_INT], &dl1,
2428                                    &srr1);
2429                 if (abs(err) < abs(min_err)) {
2430                         best_clk = SCI_BRG_INT;
2431                         scr_val = SCSCR_CKE1;
2432                         sccks = SCCKS_XIN;
2433                         min_err = err;
2434                         dl = dl1;
2435                         srr = srr1;
2436                         if (!min_err)
2437                                 goto done;
2438                 }
2439         }
2440
2441         /* Divided Functional Clock using standard Bit Rate Register */
2442         err = sci_scbrr_calc(s, baud, &brr1, &srr1, &cks1);
2443         if (abs(err) < abs(min_err)) {
2444                 best_clk = SCI_FCK;
2445                 scr_val = 0;
2446                 min_err = err;
2447                 brr = brr1;
2448                 srr = srr1;
2449                 cks = cks1;
2450         }
2451
2452 done:
2453         if (best_clk >= 0)
2454                 dev_dbg(port->dev, "Using clk %pC for %u%+d bps\n",
2455                         s->clks[best_clk], baud, min_err);
2456
2457         sci_port_enable(s);
2458
2459         /*
2460          * Program the optional External Baud Rate Generator (BRG) first.
2461          * It controls the mux to select (H)SCK or frequency divided clock.
2462          */
2463         if (best_clk >= 0 && sci_getreg(port, SCCKS)->size) {
2464                 serial_port_out(port, SCDL, dl);
2465                 serial_port_out(port, SCCKS, sccks);
2466         }
2467
2468         spin_lock_irqsave(&port->lock, flags);
2469
2470         sci_reset(port);
2471
2472         uart_update_timeout(port, termios->c_cflag, baud);
2473
2474         /* byte size and parity */
2475         switch (termios->c_cflag & CSIZE) {
2476         case CS5:
2477                 bits = 7;
2478                 break;
2479         case CS6:
2480                 bits = 8;
2481                 break;
2482         case CS7:
2483                 bits = 9;
2484                 break;
2485         default:
2486                 bits = 10;
2487                 break;
2488         }
2489
2490         if (termios->c_cflag & CSTOPB)
2491                 bits++;
2492         if (termios->c_cflag & PARENB)
2493                 bits++;
2494
2495         if (best_clk >= 0) {
2496                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
2497                         switch (srr + 1) {
2498                         case 5:  smr_val |= SCSMR_SRC_5;  break;
2499                         case 7:  smr_val |= SCSMR_SRC_7;  break;
2500                         case 11: smr_val |= SCSMR_SRC_11; break;
2501                         case 13: smr_val |= SCSMR_SRC_13; break;
2502                         case 16: smr_val |= SCSMR_SRC_16; break;
2503                         case 17: smr_val |= SCSMR_SRC_17; break;
2504                         case 19: smr_val |= SCSMR_SRC_19; break;
2505                         case 27: smr_val |= SCSMR_SRC_27; break;
2506                         }
2507                 smr_val |= cks;
2508                 serial_port_out(port, SCSCR, scr_val | s->hscif_tot);
2509                 serial_port_out(port, SCSMR, smr_val);
2510                 serial_port_out(port, SCBRR, brr);
2511                 if (sci_getreg(port, HSSRR)->size) {
2512                         unsigned int hssrr = srr | HSCIF_SRE;
2513                         /* Calculate deviation from intended rate at the
2514                          * center of the last stop bit in sampling clocks.
2515                          */
2516                         int last_stop = bits * 2 - 1;
2517                         int deviation = min_err * srr * last_stop / 2 / baud;
2518
2519                         if (abs(deviation) >= 2) {
2520                                 /* At least two sampling clocks off at the
2521                                  * last stop bit; we can increase the error
2522                                  * margin by shifting the sampling point.
2523                                  */
2524                                 int shift = min(-8, max(7, deviation / 2));
2525
2526                                 hssrr |= (shift << HSCIF_SRHP_SHIFT) &
2527                                          HSCIF_SRHP_MASK;
2528                                 hssrr |= HSCIF_SRDE;
2529                         }
2530                         serial_port_out(port, HSSRR, hssrr);
2531                 }
2532
2533                 /* Wait one bit interval */
2534                 udelay((1000000 + (baud - 1)) / baud);
2535         } else {
2536                 /* Don't touch the bit rate configuration */
2537                 scr_val = s->cfg->scscr & (SCSCR_CKE1 | SCSCR_CKE0);
2538                 smr_val |= serial_port_in(port, SCSMR) &
2539                            (SCSMR_CKEDG | SCSMR_SRC_MASK | SCSMR_CKS);
2540                 serial_port_out(port, SCSCR, scr_val | s->hscif_tot);
2541                 serial_port_out(port, SCSMR, smr_val);
2542         }
2543
2544         sci_init_pins(port, termios->c_cflag);
2545
2546         port->status &= ~UPSTAT_AUTOCTS;
2547         s->autorts = false;
2548         reg = sci_getreg(port, SCFCR);
2549         if (reg->size) {
2550                 unsigned short ctrl = serial_port_in(port, SCFCR);
2551
2552                 if ((port->flags & UPF_HARD_FLOW) &&
2553                     (termios->c_cflag & CRTSCTS)) {
2554                         /* There is no CTS interrupt to restart the hardware */
2555                         port->status |= UPSTAT_AUTOCTS;
2556                         /* MCE is enabled when RTS is raised */
2557                         s->autorts = true;
2558                 }
2559
2560                 /*
2561                  * As we've done a sci_reset() above, ensure we don't
2562                  * interfere with the FIFOs while toggling MCE. As the
2563                  * reset values could still be set, simply mask them out.
2564                  */
2565                 ctrl &= ~(SCFCR_RFRST | SCFCR_TFRST);
2566
2567                 serial_port_out(port, SCFCR, ctrl);
2568         }
2569         if (port->flags & UPF_HARD_FLOW) {
2570                 /* Refresh (Auto) RTS */
2571                 sci_set_mctrl(port, port->mctrl);
2572         }
2573
2574         scr_val |= SCSCR_RE | SCSCR_TE |
2575                    (s->cfg->scscr & ~(SCSCR_CKE1 | SCSCR_CKE0));
2576         serial_port_out(port, SCSCR, scr_val | s->hscif_tot);
2577         if ((srr + 1 == 5) &&
2578             (port->type == PORT_SCIFA || port->type == PORT_SCIFB)) {
2579                 /*
2580                  * In asynchronous mode, when the sampling rate is 1/5, first
2581                  * received data may become invalid on some SCIFA and SCIFB.
2582                  * To avoid this problem wait more than 1 serial data time (1
2583                  * bit time x serial data number) after setting SCSCR.RE = 1.
2584                  */
2585                 udelay(DIV_ROUND_UP(10 * 1000000, baud));
2586         }
2587
2588         /*
2589          * Calculate delay for 2 DMA buffers (4 FIFO).
2590          * See serial_core.c::uart_update_timeout().
2591          * With 10 bits (CS8), 250Hz, 115200 baud and 64 bytes FIFO, the above
2592          * function calculates 1 jiffie for the data plus 5 jiffies for the
2593          * "slop(e)." Then below we calculate 5 jiffies (20ms) for 2 DMA
2594          * buffers (4 FIFO sizes), but when performing a faster transfer, the
2595          * value obtained by this formula is too small. Therefore, if the value
2596          * is smaller than 20ms, use 20ms as the timeout value for DMA.
2597          */
2598         s->rx_frame = (10000 * bits) / (baud / 100);
2599 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2600         s->rx_timeout = s->buf_len_rx * 2 * s->rx_frame;
2601         if (s->rx_timeout < 20)
2602                 s->rx_timeout = 20;
2603 #endif
2604
2605         if ((termios->c_cflag & CREAD) != 0)
2606                 sci_start_rx(port);
2607
2608         spin_unlock_irqrestore(&port->lock, flags);
2609
2610         sci_port_disable(s);
2611
2612         if (UART_ENABLE_MS(port, termios->c_cflag))
2613                 sci_enable_ms(port);
2614 }
2615
2616 static void sci_pm(struct uart_port *port, unsigned int state,
2617                    unsigned int oldstate)
2618 {
2619         struct sci_port *sci_port = to_sci_port(port);
2620
2621         switch (state) {
2622         case UART_PM_STATE_OFF:
2623                 sci_port_disable(sci_port);
2624                 break;
2625         default:
2626                 sci_port_enable(sci_port);
2627                 break;
2628         }
2629 }
2630
2631 static const char *sci_type(struct uart_port *port)
2632 {
2633         switch (port->type) {
2634         case PORT_IRDA:
2635                 return "irda";
2636         case PORT_SCI:
2637                 return "sci";
2638         case PORT_SCIF:
2639                 return "scif";
2640         case PORT_SCIFA:
2641                 return "scifa";
2642         case PORT_SCIFB:
2643                 return "scifb";
2644         case PORT_HSCIF:
2645                 return "hscif";
2646         }
2647
2648         return NULL;
2649 }
2650
2651 static int sci_remap_port(struct uart_port *port)
2652 {
2653         struct sci_port *sport = to_sci_port(port);
2654
2655         /*
2656          * Nothing to do if there's already an established membase.
2657          */
2658         if (port->membase)
2659                 return 0;
2660
2661         if (port->dev->of_node || (port->flags & UPF_IOREMAP)) {
2662                 port->membase = ioremap_nocache(port->mapbase, sport->reg_size);
2663                 if (unlikely(!port->membase)) {
2664                         dev_err(port->dev, "can't remap port#%d\n", port->line);
2665                         return -ENXIO;
2666                 }
2667         } else {
2668                 /*
2669                  * For the simple (and majority of) cases where we don't
2670                  * need to do any remapping, just cast the cookie
2671                  * directly.
2672                  */
2673                 port->membase = (void __iomem *)(uintptr_t)port->mapbase;
2674         }
2675
2676         return 0;
2677 }
2678
2679 static void sci_release_port(struct uart_port *port)
2680 {
2681         struct sci_port *sport = to_sci_port(port);
2682
2683         if (port->dev->of_node || (port->flags & UPF_IOREMAP)) {
2684                 iounmap(port->membase);
2685                 port->membase = NULL;
2686         }
2687
2688         release_mem_region(port->mapbase, sport->reg_size);
2689 }
2690
2691 static int sci_request_port(struct uart_port *port)
2692 {
2693         struct resource *res;
2694         struct sci_port *sport = to_sci_port(port);
2695         int ret;
2696
2697         res = request_mem_region(port->mapbase, sport->reg_size,
2698                                  dev_name(port->dev));
2699         if (unlikely(res == NULL)) {
2700                 dev_err(port->dev, "request_mem_region failed.");
2701                 return -EBUSY;
2702         }
2703
2704         ret = sci_remap_port(port);
2705         if (unlikely(ret != 0)) {
2706                 release_resource(res);
2707                 return ret;
2708         }
2709
2710         return 0;
2711 }
2712
2713 static void sci_config_port(struct uart_port *port, int flags)
2714 {
2715         if (flags & UART_CONFIG_TYPE) {
2716                 struct sci_port *sport = to_sci_port(port);
2717
2718                 port->type = sport->cfg->type;
2719                 sci_request_port(port);
2720         }
2721 }
2722
2723 static int sci_verify_port(struct uart_port *port, struct serial_struct *ser)
2724 {
2725         if (ser->baud_base < 2400)
2726                 /* No paper tape reader for Mitch.. */
2727                 return -EINVAL;
2728
2729         return 0;
2730 }
2731
2732 static const struct uart_ops sci_uart_ops = {
2733         .tx_empty       = sci_tx_empty,
2734         .set_mctrl      = sci_set_mctrl,
2735         .get_mctrl      = sci_get_mctrl,
2736         .start_tx       = sci_start_tx,
2737         .stop_tx        = sci_stop_tx,
2738         .stop_rx        = sci_stop_rx,
2739         .enable_ms      = sci_enable_ms,
2740         .break_ctl      = sci_break_ctl,
2741         .startup        = sci_startup,
2742         .shutdown       = sci_shutdown,
2743         .flush_buffer   = sci_flush_buffer,
2744         .set_termios    = sci_set_termios,
2745         .pm             = sci_pm,
2746         .type           = sci_type,
2747         .release_port   = sci_release_port,
2748         .request_port   = sci_request_port,
2749         .config_port    = sci_config_port,
2750         .verify_port    = sci_verify_port,
2751 #ifdef CONFIG_CONSOLE_POLL
2752         .poll_get_char  = sci_poll_get_char,
2753         .poll_put_char  = sci_poll_put_char,
2754 #endif
2755 };
2756
2757 static int sci_init_clocks(struct sci_port *sci_port, struct device *dev)
2758 {
2759         const char *clk_names[] = {
2760                 [SCI_FCK] = "fck",
2761                 [SCI_SCK] = "sck",
2762                 [SCI_BRG_INT] = "brg_int",
2763                 [SCI_SCIF_CLK] = "scif_clk",
2764         };
2765         struct clk *clk;
2766         unsigned int i;
2767
2768         if (sci_port->cfg->type == PORT_HSCIF)
2769                 clk_names[SCI_SCK] = "hsck";
2770
2771         for (i = 0; i < SCI_NUM_CLKS; i++) {
2772                 clk = devm_clk_get(dev, clk_names[i]);
2773                 if (PTR_ERR(clk) == -EPROBE_DEFER)
2774                         return -EPROBE_DEFER;
2775
2776                 if (IS_ERR(clk) && i == SCI_FCK) {
2777                         /*
2778                          * "fck" used to be called "sci_ick", and we need to
2779                          * maintain DT backward compatibility.
2780                          */
2781                         clk = devm_clk_get(dev, "sci_ick");
2782                         if (PTR_ERR(clk) == -EPROBE_DEFER)
2783                                 return -EPROBE_DEFER;
2784
2785                         if (!IS_ERR(clk))
2786                                 goto found;
2787
2788                         /*
2789                          * Not all SH platforms declare a clock lookup entry
2790                          * for SCI devices, in which case we need to get the
2791                          * global "peripheral_clk" clock.
2792                          */
2793                         clk = devm_clk_get(dev, "peripheral_clk");
2794                         if (!IS_ERR(clk))
2795                                 goto found;
2796
2797                         dev_err(dev, "failed to get %s (%ld)\n", clk_names[i],
2798                                 PTR_ERR(clk));
2799                         return PTR_ERR(clk);
2800                 }
2801
2802 found:
2803                 if (IS_ERR(clk))
2804                         dev_dbg(dev, "failed to get %s (%ld)\n", clk_names[i],
2805                                 PTR_ERR(clk));
2806                 else
2807                         dev_dbg(dev, "clk %s is %pC rate %lu\n", clk_names[i],
2808                                 clk, clk_get_rate(clk));
2809                 sci_port->clks[i] = IS_ERR(clk) ? NULL : clk;
2810         }
2811         return 0;
2812 }
2813
2814 static const struct sci_port_params *
2815 sci_probe_regmap(const struct plat_sci_port *cfg)
2816 {
2817         unsigned int regtype;
2818
2819         if (cfg->regtype != SCIx_PROBE_REGTYPE)
2820                 return &sci_port_params[cfg->regtype];
2821
2822         switch (cfg->type) {
2823         case PORT_SCI:
2824                 regtype = SCIx_SCI_REGTYPE;
2825                 break;
2826         case PORT_IRDA:
2827                 regtype = SCIx_IRDA_REGTYPE;
2828                 break;
2829         case PORT_SCIFA:
2830                 regtype = SCIx_SCIFA_REGTYPE;
2831                 break;
2832         case PORT_SCIFB:
2833                 regtype = SCIx_SCIFB_REGTYPE;
2834                 break;
2835         case PORT_SCIF:
2836                 /*
2837                  * The SH-4 is a bit of a misnomer here, although that's
2838                  * where this particular port layout originated. This
2839                  * configuration (or some slight variation thereof)
2840                  * remains the dominant model for all SCIFs.
2841                  */
2842                 regtype = SCIx_SH4_SCIF_REGTYPE;
2843                 break;
2844         case PORT_HSCIF:
2845                 regtype = SCIx_HSCIF_REGTYPE;
2846                 break;
2847         default:
2848                 pr_err("Can't probe register map for given port\n");
2849                 return NULL;
2850         }
2851
2852         return &sci_port_params[regtype];
2853 }
2854
2855 static int sci_init_single(struct platform_device *dev,
2856                            struct sci_port *sci_port, unsigned int index,
2857                            const struct plat_sci_port *p, bool early)
2858 {
2859         struct uart_port *port = &sci_port->port;
2860         const struct resource *res;
2861         unsigned int i;
2862         int ret;
2863
2864         sci_port->cfg   = p;
2865
2866         port->ops       = &sci_uart_ops;
2867         port->iotype    = UPIO_MEM;
2868         port->line      = index;
2869
2870         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
2871         if (res == NULL)
2872                 return -ENOMEM;
2873
2874         port->mapbase = res->start;
2875         sci_port->reg_size = resource_size(res);
2876
2877         for (i = 0; i < ARRAY_SIZE(sci_port->irqs); ++i)
2878                 sci_port->irqs[i] = platform_get_irq(dev, i);
2879
2880         /* The SCI generates several interrupts. They can be muxed together or
2881          * connected to different interrupt lines. In the muxed case only one
2882          * interrupt resource is specified as there is only one interrupt ID.
2883          * In the non-muxed case, up to 6 interrupt signals might be generated
2884          * from the SCI, however those signals might have their own individual
2885          * interrupt ID numbers, or muxed together with another interrupt.
2886          */
2887         if (sci_port->irqs[0] < 0)
2888                 return -ENXIO;
2889
2890         if (sci_port->irqs[1] < 0)
2891                 for (i = 1; i < ARRAY_SIZE(sci_port->irqs); i++)
2892                         sci_port->irqs[i] = sci_port->irqs[0];
2893
2894         sci_port->params = sci_probe_regmap(p);
2895         if (unlikely(sci_port->params == NULL))
2896                 return -EINVAL;
2897
2898         switch (p->type) {
2899         case PORT_SCIFB:
2900                 sci_port->rx_trigger = 48;
2901                 break;
2902         case PORT_HSCIF:
2903                 sci_port->rx_trigger = 64;
2904                 break;
2905         case PORT_SCIFA:
2906                 sci_port->rx_trigger = 32;
2907                 break;
2908         case PORT_SCIF:
2909                 if (p->regtype == SCIx_SH7705_SCIF_REGTYPE)
2910                         /* RX triggering not implemented for this IP */
2911                         sci_port->rx_trigger = 1;
2912                 else
2913                         sci_port->rx_trigger = 8;
2914                 break;
2915         default:
2916                 sci_port->rx_trigger = 1;
2917                 break;
2918         }
2919
2920         sci_port->rx_fifo_timeout = 0;
2921         sci_port->hscif_tot = 0;
2922
2923         /* SCIFA on sh7723 and sh7724 need a custom sampling rate that doesn't
2924          * match the SoC datasheet, this should be investigated. Let platform
2925          * data override the sampling rate for now.
2926          */
2927         sci_port->sampling_rate_mask = p->sampling_rate
2928                                      ? SCI_SR(p->sampling_rate)
2929                                      : sci_port->params->sampling_rate_mask;
2930
2931         if (!early) {
2932                 ret = sci_init_clocks(sci_port, &dev->dev);
2933                 if (ret < 0)
2934                         return ret;
2935
2936                 port->dev = &dev->dev;
2937
2938                 pm_runtime_enable(&dev->dev);
2939         }
2940
2941         port->type              = p->type;
2942         port->flags             = UPF_FIXED_PORT | UPF_BOOT_AUTOCONF | p->flags;
2943         port->fifosize          = sci_port->params->fifosize;
2944
2945         if (port->type == PORT_SCI) {
2946                 if (sci_port->reg_size >= 0x20)
2947                         port->regshift = 2;
2948                 else
2949                         port->regshift = 1;
2950         }
2951
2952         /*
2953          * The UART port needs an IRQ value, so we peg this to the RX IRQ
2954          * for the multi-IRQ ports, which is where we are primarily
2955          * concerned with the shutdown path synchronization.
2956          *
2957          * For the muxed case there's nothing more to do.
2958          */
2959         port->irq               = sci_port->irqs[SCIx_RXI_IRQ];
2960         port->irqflags          = 0;
2961
2962         port->serial_in         = sci_serial_in;
2963         port->serial_out        = sci_serial_out;
2964
2965         return 0;
2966 }
2967
2968 static void sci_cleanup_single(struct sci_port *port)
2969 {
2970         pm_runtime_disable(port->port.dev);
2971 }
2972
2973 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) || \
2974     defined(CONFIG_SERIAL_SH_SCI_EARLYCON)
2975 static void serial_console_putchar(struct uart_port *port, int ch)
2976 {
2977         sci_poll_put_char(port, ch);
2978 }
2979
2980 /*
2981  *      Print a string to the serial port trying not to disturb
2982  *      any possible real use of the port...
2983  */
2984 static void serial_console_write(struct console *co, const char *s,
2985                                  unsigned count)
2986 {
2987         struct sci_port *sci_port = &sci_ports[co->index];
2988         struct uart_port *port = &sci_port->port;
2989         unsigned short bits, ctrl, ctrl_temp;
2990         unsigned long flags;
2991         int locked = 1;
2992
2993 #if defined(SUPPORT_SYSRQ)
2994         if (port->sysrq)
2995                 locked = 0;
2996         else
2997 #endif
2998         if (oops_in_progress)
2999                 locked = spin_trylock_irqsave(&port->lock, flags);
3000         else
3001                 spin_lock_irqsave(&port->lock, flags);
3002
3003         /* first save SCSCR then disable interrupts, keep clock source */
3004         ctrl = serial_port_in(port, SCSCR);
3005         ctrl_temp = SCSCR_RE | SCSCR_TE |
3006                     (sci_port->cfg->scscr & ~(SCSCR_CKE1 | SCSCR_CKE0)) |
3007                     (ctrl & (SCSCR_CKE1 | SCSCR_CKE0));
3008         serial_port_out(port, SCSCR, ctrl_temp | sci_port->hscif_tot);
3009
3010         uart_console_write(port, s, count, serial_console_putchar);
3011
3012         /* wait until fifo is empty and last bit has been transmitted */
3013         bits = SCxSR_TDxE(port) | SCxSR_TEND(port);
3014         while ((serial_port_in(port, SCxSR) & bits) != bits)
3015                 cpu_relax();
3016
3017         /* restore the SCSCR */
3018         serial_port_out(port, SCSCR, ctrl);
3019
3020         if (locked)
3021                 spin_unlock_irqrestore(&port->lock, flags);
3022 }
3023
3024 static int serial_console_setup(struct console *co, char *options)
3025 {
3026         struct sci_port *sci_port;
3027         struct uart_port *port;
3028         int baud = 115200;
3029         int bits = 8;
3030         int parity = 'n';
3031         int flow = 'n';
3032         int ret;
3033
3034         /*
3035          * Refuse to handle any bogus ports.
3036          */
3037         if (co->index < 0 || co->index >= SCI_NPORTS)
3038                 return -ENODEV;
3039
3040         sci_port = &sci_ports[co->index];
3041         port = &sci_port->port;
3042
3043         /*
3044          * Refuse to handle uninitialized ports.
3045          */
3046         if (!port->ops)
3047                 return -ENODEV;
3048
3049         ret = sci_remap_port(port);
3050         if (unlikely(ret != 0))
3051                 return ret;
3052
3053         if (options)
3054                 uart_parse_options(options, &baud, &parity, &bits, &flow);
3055
3056         return uart_set_options(port, co, baud, parity, bits, flow);
3057 }
3058
3059 static struct console serial_console = {
3060         .name           = "ttySC",
3061         .device         = uart_console_device,
3062         .write          = serial_console_write,
3063         .setup          = serial_console_setup,
3064         .flags          = CON_PRINTBUFFER,
3065         .index          = -1,
3066         .data           = &sci_uart_driver,
3067 };
3068
3069 static struct console early_serial_console = {
3070         .name           = "early_ttySC",
3071         .write          = serial_console_write,
3072         .flags          = CON_PRINTBUFFER,
3073         .index          = -1,
3074 };
3075
3076 static char early_serial_buf[32];
3077
3078 static int sci_probe_earlyprintk(struct platform_device *pdev)
3079 {
3080         const struct plat_sci_port *cfg = dev_get_platdata(&pdev->dev);
3081
3082         if (early_serial_console.data)
3083                 return -EEXIST;
3084
3085         early_serial_console.index = pdev->id;
3086
3087         sci_init_single(pdev, &sci_ports[pdev->id], pdev->id, cfg, true);
3088
3089         serial_console_setup(&early_serial_console, early_serial_buf);
3090
3091         if (!strstr(early_serial_buf, "keep"))
3092                 early_serial_console.flags |= CON_BOOT;
3093
3094         register_console(&early_serial_console);
3095         return 0;
3096 }
3097
3098 #define SCI_CONSOLE     (&serial_console)
3099
3100 #else
3101 static inline int sci_probe_earlyprintk(struct platform_device *pdev)
3102 {
3103         return -EINVAL;
3104 }
3105
3106 #define SCI_CONSOLE     NULL
3107
3108 #endif /* CONFIG_SERIAL_SH_SCI_CONSOLE || CONFIG_SERIAL_SH_SCI_EARLYCON */
3109
3110 static const char banner[] __initconst = "SuperH (H)SCI(F) driver initialized";
3111
3112 static DEFINE_MUTEX(sci_uart_registration_lock);
3113 static struct uart_driver sci_uart_driver = {
3114         .owner          = THIS_MODULE,
3115         .driver_name    = "sci",
3116         .dev_name       = "ttySC",
3117         .major          = SCI_MAJOR,
3118         .minor          = SCI_MINOR_START,
3119         .nr             = SCI_NPORTS,
3120         .cons           = SCI_CONSOLE,
3121 };
3122
3123 static int sci_remove(struct platform_device *dev)
3124 {
3125         struct sci_port *port = platform_get_drvdata(dev);
3126         unsigned int type = port->port.type;    /* uart_remove_... clears it */
3127
3128         sci_ports_in_use &= ~BIT(port->port.line);
3129         uart_remove_one_port(&sci_uart_driver, &port->port);
3130
3131         sci_cleanup_single(port);
3132
3133         if (port->port.fifosize > 1) {
3134                 sysfs_remove_file(&dev->dev.kobj,
3135                                   &dev_attr_rx_fifo_trigger.attr);
3136         }
3137         if (type == PORT_SCIFA || type == PORT_SCIFB || type == PORT_HSCIF) {
3138                 sysfs_remove_file(&dev->dev.kobj,
3139                                   &dev_attr_rx_fifo_timeout.attr);
3140         }
3141
3142         return 0;
3143 }
3144
3145
3146 #define SCI_OF_DATA(type, regtype)      (void *)((type) << 16 | (regtype))
3147 #define SCI_OF_TYPE(data)               ((unsigned long)(data) >> 16)
3148 #define SCI_OF_REGTYPE(data)            ((unsigned long)(data) & 0xffff)
3149
3150 static const struct of_device_id of_sci_match[] = {
3151         /* SoC-specific types */
3152         {
3153                 .compatible = "renesas,scif-r7s72100",
3154                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_SH2_SCIF_FIFODATA_REGTYPE),
3155         },
3156         {
3157                 .compatible = "renesas,scif-r7s9210",
3158                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_RZ_SCIFA_REGTYPE),
3159         },
3160         /* Family-specific types */
3161         {
3162                 .compatible = "renesas,rcar-gen1-scif",
3163                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_SH4_SCIF_BRG_REGTYPE),
3164         }, {
3165                 .compatible = "renesas,rcar-gen2-scif",
3166                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_SH4_SCIF_BRG_REGTYPE),
3167         }, {
3168                 .compatible = "renesas,rcar-gen3-scif",
3169                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_SH4_SCIF_BRG_REGTYPE),
3170         },
3171         /* Generic types */
3172         {
3173                 .compatible = "renesas,scif",
3174                 .data = SCI_OF_DATA(PORT_SCIF, SCIx_SH4_SCIF_REGTYPE),
3175         }, {
3176                 .compatible = "renesas,scifa",
3177                 .data = SCI_OF_DATA(PORT_SCIFA, SCIx_SCIFA_REGTYPE),
3178         }, {
3179                 .compatible = "renesas,scifb",
3180                 .data = SCI_OF_DATA(PORT_SCIFB, SCIx_SCIFB_REGTYPE),
3181         }, {
3182                 .compatible = "renesas,hscif",
3183                 .data = SCI_OF_DATA(PORT_HSCIF, SCIx_HSCIF_REGTYPE),
3184         }, {
3185                 .compatible = "renesas,sci",
3186                 .data = SCI_OF_DATA(PORT_SCI, SCIx_SCI_REGTYPE),
3187         }, {
3188                 /* Terminator */
3189         },
3190 };
3191 MODULE_DEVICE_TABLE(of, of_sci_match);
3192
3193 static struct plat_sci_port *sci_parse_dt(struct platform_device *pdev,
3194                                           unsigned int *dev_id)
3195 {
3196         struct device_node *np = pdev->dev.of_node;
3197         struct plat_sci_port *p;
3198         struct sci_port *sp;
3199         const void *data;
3200         int id;
3201
3202         if (!IS_ENABLED(CONFIG_OF) || !np)
3203                 return NULL;
3204
3205         data = of_device_get_match_data(&pdev->dev);
3206
3207         p = devm_kzalloc(&pdev->dev, sizeof(struct plat_sci_port), GFP_KERNEL);
3208         if (!p)
3209                 return NULL;
3210
3211         /* Get the line number from the aliases node. */
3212         id = of_alias_get_id(np, "serial");
3213         if (id < 0 && ~sci_ports_in_use)
3214                 id = ffz(sci_ports_in_use);
3215         if (id < 0) {
3216                 dev_err(&pdev->dev, "failed to get alias id (%d)\n", id);
3217                 return NULL;
3218         }
3219         if (id >= ARRAY_SIZE(sci_ports)) {
3220                 dev_err(&pdev->dev, "serial%d out of range\n", id);
3221                 return NULL;
3222         }
3223
3224         sp = &sci_ports[id];
3225         *dev_id = id;
3226
3227         p->type = SCI_OF_TYPE(data);
3228         p->regtype = SCI_OF_REGTYPE(data);
3229
3230         sp->has_rtscts = of_property_read_bool(np, "uart-has-rtscts");
3231
3232         return p;
3233 }
3234
3235 static int sci_probe_single(struct platform_device *dev,
3236                                       unsigned int index,
3237                                       struct plat_sci_port *p,
3238                                       struct sci_port *sciport)
3239 {
3240         int ret;
3241
3242         /* Sanity check */
3243         if (unlikely(index >= SCI_NPORTS)) {
3244                 dev_notice(&dev->dev, "Attempting to register port %d when only %d are available\n",
3245                            index+1, SCI_NPORTS);
3246                 dev_notice(&dev->dev, "Consider bumping CONFIG_SERIAL_SH_SCI_NR_UARTS!\n");
3247                 return -EINVAL;
3248         }
3249         BUILD_BUG_ON(SCI_NPORTS > sizeof(sci_ports_in_use) * 8);
3250         if (sci_ports_in_use & BIT(index))
3251                 return -EBUSY;
3252
3253         mutex_lock(&sci_uart_registration_lock);
3254         if (!sci_uart_driver.state) {
3255                 ret = uart_register_driver(&sci_uart_driver);
3256                 if (ret) {
3257                         mutex_unlock(&sci_uart_registration_lock);
3258                         return ret;
3259                 }
3260         }
3261         mutex_unlock(&sci_uart_registration_lock);
3262
3263         ret = sci_init_single(dev, sciport, index, p, false);
3264         if (ret)
3265                 return ret;
3266
3267         sciport->gpios = mctrl_gpio_init(&sciport->port, 0);
3268         if (IS_ERR(sciport->gpios) && PTR_ERR(sciport->gpios) != -ENOSYS)
3269                 return PTR_ERR(sciport->gpios);
3270
3271         if (sciport->has_rtscts) {
3272                 if (!IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(sciport->gpios,
3273                                                         UART_GPIO_CTS)) ||
3274                     !IS_ERR_OR_NULL(mctrl_gpio_to_gpiod(sciport->gpios,
3275                                                         UART_GPIO_RTS))) {
3276                         dev_err(&dev->dev, "Conflicting RTS/CTS config\n");
3277                         return -EINVAL;
3278                 }
3279                 sciport->port.flags |= UPF_HARD_FLOW;
3280         }
3281
3282         ret = uart_add_one_port(&sci_uart_driver, &sciport->port);
3283         if (ret) {
3284                 sci_cleanup_single(sciport);
3285                 return ret;
3286         }
3287
3288         return 0;
3289 }
3290
3291 static int sci_probe(struct platform_device *dev)
3292 {
3293         struct plat_sci_port *p;
3294         struct sci_port *sp;
3295         unsigned int dev_id;
3296         int ret;
3297
3298         /*
3299          * If we've come here via earlyprintk initialization, head off to
3300          * the special early probe. We don't have sufficient device state
3301          * to make it beyond this yet.
3302          */
3303         if (is_early_platform_device(dev))
3304                 return sci_probe_earlyprintk(dev);
3305
3306         if (dev->dev.of_node) {
3307                 p = sci_parse_dt(dev, &dev_id);
3308                 if (p == NULL)
3309                         return -EINVAL;
3310         } else {
3311                 p = dev->dev.platform_data;
3312                 if (p == NULL) {
3313                         dev_err(&dev->dev, "no platform data supplied\n");
3314                         return -EINVAL;
3315                 }
3316
3317                 dev_id = dev->id;
3318         }
3319
3320         sp = &sci_ports[dev_id];
3321         platform_set_drvdata(dev, sp);
3322
3323         ret = sci_probe_single(dev, dev_id, p, sp);
3324         if (ret)
3325                 return ret;
3326
3327         if (sp->port.fifosize > 1) {
3328                 ret = sysfs_create_file(&dev->dev.kobj,
3329                                 &dev_attr_rx_fifo_trigger.attr);
3330                 if (ret)
3331                         return ret;
3332         }
3333         if (sp->port.type == PORT_SCIFA || sp->port.type == PORT_SCIFB ||
3334             sp->port.type == PORT_HSCIF) {
3335                 ret = sysfs_create_file(&dev->dev.kobj,
3336                                 &dev_attr_rx_fifo_timeout.attr);
3337                 if (ret) {
3338                         if (sp->port.fifosize > 1) {
3339                                 sysfs_remove_file(&dev->dev.kobj,
3340                                         &dev_attr_rx_fifo_trigger.attr);
3341                         }
3342                         return ret;
3343                 }
3344         }
3345
3346 #ifdef CONFIG_SH_STANDARD_BIOS
3347         sh_bios_gdb_detach();
3348 #endif
3349
3350         sci_ports_in_use |= BIT(dev_id);
3351         return 0;
3352 }
3353
3354 static __maybe_unused int sci_suspend(struct device *dev)
3355 {
3356         struct sci_port *sport = dev_get_drvdata(dev);
3357
3358         if (sport)
3359                 uart_suspend_port(&sci_uart_driver, &sport->port);
3360
3361         return 0;
3362 }
3363
3364 static __maybe_unused int sci_resume(struct device *dev)
3365 {
3366         struct sci_port *sport = dev_get_drvdata(dev);
3367
3368         if (sport)
3369                 uart_resume_port(&sci_uart_driver, &sport->port);
3370
3371         return 0;
3372 }
3373
3374 static SIMPLE_DEV_PM_OPS(sci_dev_pm_ops, sci_suspend, sci_resume);
3375
3376 static struct platform_driver sci_driver = {
3377         .probe          = sci_probe,
3378         .remove         = sci_remove,
3379         .driver         = {
3380                 .name   = "sh-sci",
3381                 .pm     = &sci_dev_pm_ops,
3382                 .of_match_table = of_match_ptr(of_sci_match),
3383         },
3384 };
3385
3386 static int __init sci_init(void)
3387 {
3388         pr_info("%s\n", banner);
3389
3390         return platform_driver_register(&sci_driver);
3391 }
3392
3393 static void __exit sci_exit(void)
3394 {
3395         platform_driver_unregister(&sci_driver);
3396
3397         if (sci_uart_driver.state)
3398                 uart_unregister_driver(&sci_uart_driver);
3399 }
3400
3401 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
3402 early_platform_init_buffer("earlyprintk", &sci_driver,
3403                            early_serial_buf, ARRAY_SIZE(early_serial_buf));
3404 #endif
3405 #ifdef CONFIG_SERIAL_SH_SCI_EARLYCON
3406 static struct plat_sci_port port_cfg __initdata;
3407
3408 static int __init early_console_setup(struct earlycon_device *device,
3409                                       int type)
3410 {
3411         if (!device->port.membase)
3412                 return -ENODEV;
3413
3414         device->port.serial_in = sci_serial_in;
3415         device->port.serial_out = sci_serial_out;
3416         device->port.type = type;
3417         memcpy(&sci_ports[0].port, &device->port, sizeof(struct uart_port));
3418         port_cfg.type = type;
3419         sci_ports[0].cfg = &port_cfg;
3420         sci_ports[0].params = sci_probe_regmap(&port_cfg);
3421         port_cfg.scscr = sci_serial_in(&sci_ports[0].port, SCSCR);
3422         sci_serial_out(&sci_ports[0].port, SCSCR,
3423                        SCSCR_RE | SCSCR_TE | port_cfg.scscr);
3424
3425         device->con->write = serial_console_write;
3426         return 0;
3427 }
3428 static int __init sci_early_console_setup(struct earlycon_device *device,
3429                                           const char *opt)
3430 {
3431         return early_console_setup(device, PORT_SCI);
3432 }
3433 static int __init scif_early_console_setup(struct earlycon_device *device,
3434                                           const char *opt)
3435 {
3436         return early_console_setup(device, PORT_SCIF);
3437 }
3438 static int __init rzscifa_early_console_setup(struct earlycon_device *device,
3439                                           const char *opt)
3440 {
3441         port_cfg.regtype = SCIx_RZ_SCIFA_REGTYPE;
3442         return early_console_setup(device, PORT_SCIF);
3443 }
3444 static int __init scifa_early_console_setup(struct earlycon_device *device,
3445                                           const char *opt)
3446 {
3447         return early_console_setup(device, PORT_SCIFA);
3448 }
3449 static int __init scifb_early_console_setup(struct earlycon_device *device,
3450                                           const char *opt)
3451 {
3452         return early_console_setup(device, PORT_SCIFB);
3453 }
3454 static int __init hscif_early_console_setup(struct earlycon_device *device,
3455                                           const char *opt)
3456 {
3457         return early_console_setup(device, PORT_HSCIF);
3458 }
3459
3460 OF_EARLYCON_DECLARE(sci, "renesas,sci", sci_early_console_setup);
3461 OF_EARLYCON_DECLARE(scif, "renesas,scif", scif_early_console_setup);
3462 OF_EARLYCON_DECLARE(scif, "renesas,scif-r7s9210", rzscifa_early_console_setup);
3463 OF_EARLYCON_DECLARE(scifa, "renesas,scifa", scifa_early_console_setup);
3464 OF_EARLYCON_DECLARE(scifb, "renesas,scifb", scifb_early_console_setup);
3465 OF_EARLYCON_DECLARE(hscif, "renesas,hscif", hscif_early_console_setup);
3466 #endif /* CONFIG_SERIAL_SH_SCI_EARLYCON */
3467
3468 module_init(sci_init);
3469 module_exit(sci_exit);
3470
3471 MODULE_LICENSE("GPL");
3472 MODULE_ALIAS("platform:sh-sci");
3473 MODULE_AUTHOR("Paul Mundt");
3474 MODULE_DESCRIPTION("SuperH (H)SCI(F) serial driver");