drivers/tty/serial/sc16is7xx.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * SC16IS7xx tty serial driver - Copyright (C) 2014 GridPoint
   4  * Author: Jon Ringle <jringle@gridpoint.com>
   5  *
   6  *  Based on max310x.c, by Alexander Shiyan <shc_work@mail.ru>
   7  */
   8
   9 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  10
  11 #include <linux/bitops.h>
  12 #include <linux/clk.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/gpio/driver.h>
  16 #include <linux/i2c.h>
  17 #include <linux/mod_devicetable.h>
  18 #include <linux/module.h>
  19 #include <linux/property.h>
  20 #include <linux/regmap.h>
  21 #include <linux/serial_core.h>
  22 #include <linux/serial.h>
  23 #include <linux/tty.h>
  24 #include <linux/tty_flip.h>
  25 #include <linux/spi/spi.h>
  26 #include <linux/uaccess.h>
  27 #include <uapi/linux/sched/types.h>
  28
  29 #define SC16IS7XX_NAME                  "sc16is7xx"
  30 #define SC16IS7XX_MAX_DEVS              8
  31
  32 /* SC16IS7XX register definitions */
  33 #define SC16IS7XX_RHR_REG               (0x00) /* RX FIFO */
  34 #define SC16IS7XX_THR_REG               (0x00) /* TX FIFO */
  35 #define SC16IS7XX_IER_REG               (0x01) /* Interrupt enable */
  36 #define SC16IS7XX_IIR_REG               (0x02) /* Interrupt Identification */
  37 #define SC16IS7XX_FCR_REG               (0x02) /* FIFO control */
  38 #define SC16IS7XX_LCR_REG               (0x03) /* Line Control */
  39 #define SC16IS7XX_MCR_REG               (0x04) /* Modem Control */
  40 #define SC16IS7XX_LSR_REG               (0x05) /* Line Status */
  41 #define SC16IS7XX_MSR_REG               (0x06) /* Modem Status */
  42 #define SC16IS7XX_SPR_REG               (0x07) /* Scratch Pad */
  43 #define SC16IS7XX_TXLVL_REG             (0x08) /* TX FIFO level */
  44 #define SC16IS7XX_RXLVL_REG             (0x09) /* RX FIFO level */
  45 #define SC16IS7XX_IODIR_REG             (0x0a) /* I/O Direction
  46                                                 * - only on 75x/76x
  47                                                 */
  48 #define SC16IS7XX_IOSTATE_REG           (0x0b) /* I/O State
  49                                                 * - only on 75x/76x
  50                                                 */
  51 #define SC16IS7XX_IOINTENA_REG          (0x0c) /* I/O Interrupt Enable
  52                                                 * - only on 75x/76x
  53                                                 */
  54 #define SC16IS7XX_IOCONTROL_REG         (0x0e) /* I/O Control
  55                                                 * - only on 75x/76x
  56                                                 */
  57 #define SC16IS7XX_EFCR_REG              (0x0f) /* Extra Features Control */
  58
  59 /* TCR/TLR Register set: Only if ((MCR[2] == 1) && (EFR[4] == 1)) */
  60 #define SC16IS7XX_TCR_REG               (0x06) /* Transmit control */
  61 #define SC16IS7XX_TLR_REG               (0x07) /* Trigger level */
  62
  63 /* Special Register set: Only if ((LCR[7] == 1) && (LCR != 0xBF)) */
  64 #define SC16IS7XX_DLL_REG               (0x00) /* Divisor Latch Low */
  65 #define SC16IS7XX_DLH_REG               (0x01) /* Divisor Latch High */
  66
  67 /* Enhanced Register set: Only if (LCR == 0xBF) */
  68 #define SC16IS7XX_EFR_REG               (0x02) /* Enhanced Features */
  69 #define SC16IS7XX_XON1_REG              (0x04) /* Xon1 word */
  70 #define SC16IS7XX_XON2_REG              (0x05) /* Xon2 word */
  71 #define SC16IS7XX_XOFF1_REG             (0x06) /* Xoff1 word */
  72 #define SC16IS7XX_XOFF2_REG             (0x07) /* Xoff2 word */
  73
  74 /* IER register bits */
  75 #define SC16IS7XX_IER_RDI_BIT           (1 << 0) /* Enable RX data interrupt */
  76 #define SC16IS7XX_IER_THRI_BIT          (1 << 1) /* Enable TX holding register
  77                                                   * interrupt */
  78 #define SC16IS7XX_IER_RLSI_BIT          (1 << 2) /* Enable RX line status
  79                                                   * interrupt */
  80 #define SC16IS7XX_IER_MSI_BIT           (1 << 3) /* Enable Modem status
  81                                                   * interrupt */
  82
  83 /* IER register bits - write only if (EFR[4] == 1) */
  84 #define SC16IS7XX_IER_SLEEP_BIT         (1 << 4) /* Enable Sleep mode */
  85 #define SC16IS7XX_IER_XOFFI_BIT         (1 << 5) /* Enable Xoff interrupt */
  86 #define SC16IS7XX_IER_RTSI_BIT          (1 << 6) /* Enable nRTS interrupt */
  87 #define SC16IS7XX_IER_CTSI_BIT          (1 << 7) /* Enable nCTS interrupt */
  88
  89 /* FCR register bits */
  90 #define SC16IS7XX_FCR_FIFO_BIT          (1 << 0) /* Enable FIFO */
  91 #define SC16IS7XX_FCR_RXRESET_BIT       (1 << 1) /* Reset RX FIFO */
  92 #define SC16IS7XX_FCR_TXRESET_BIT       (1 << 2) /* Reset TX FIFO */
  93 #define SC16IS7XX_FCR_RXLVLL_BIT        (1 << 6) /* RX Trigger level LSB */
  94 #define SC16IS7XX_FCR_RXLVLH_BIT        (1 << 7) /* RX Trigger level MSB */
  95
  96 /* FCR register bits - write only if (EFR[4] == 1) */
  97 #define SC16IS7XX_FCR_TXLVLL_BIT        (1 << 4) /* TX Trigger level LSB */
  98 #define SC16IS7XX_FCR_TXLVLH_BIT        (1 << 5) /* TX Trigger level MSB */
  99
 100 /* IIR register bits */
 101 #define SC16IS7XX_IIR_NO_INT_BIT        (1 << 0) /* No interrupts pending */
 102 #define SC16IS7XX_IIR_ID_MASK           0x3e     /* Mask for the interrupt ID */
 103 #define SC16IS7XX_IIR_THRI_SRC          0x02     /* TX holding register empty */
 104 #define SC16IS7XX_IIR_RDI_SRC           0x04     /* RX data interrupt */
 105 #define SC16IS7XX_IIR_RLSE_SRC          0x06     /* RX line status error */
 106 #define SC16IS7XX_IIR_RTOI_SRC          0x0c     /* RX time-out interrupt */
 107 #define SC16IS7XX_IIR_MSI_SRC           0x00     /* Modem status interrupt
 108                                                   * - only on 75x/76x
 109                                                   */
 110 #define SC16IS7XX_IIR_INPIN_SRC         0x30     /* Input pin change of state
 111                                                   * - only on 75x/76x
 112                                                   */
 113 #define SC16IS7XX_IIR_XOFFI_SRC         0x10     /* Received Xoff */
 114 #define SC16IS7XX_IIR_CTSRTS_SRC        0x20     /* nCTS,nRTS change of state
 115                                                   * from active (LOW)
 116                                                   * to inactive (HIGH)
 117                                                   */
 118 /* LCR register bits */
 119 #define SC16IS7XX_LCR_LENGTH0_BIT       (1 << 0) /* Word length bit 0 */
 120 #define SC16IS7XX_LCR_LENGTH1_BIT       (1 << 1) /* Word length bit 1
 121                                                   *
 122                                                   * Word length bits table:
 123                                                   * 00 -> 5 bit words
 124                                                   * 01 -> 6 bit words
 125                                                   * 10 -> 7 bit words
 126                                                   * 11 -> 8 bit words
 127                                                   */
 128 #define SC16IS7XX_LCR_STOPLEN_BIT       (1 << 2) /* STOP length bit
 129                                                   *
 130                                                   * STOP length bit table:
 131                                                   * 0 -> 1 stop bit
 132                                                   * 1 -> 1-1.5 stop bits if
 133                                                   *      word length is 5,
 134                                                   *      2 stop bits otherwise
 135                                                   */
 136 #define SC16IS7XX_LCR_PARITY_BIT        (1 << 3) /* Parity bit enable */
 137 #define SC16IS7XX_LCR_EVENPARITY_BIT    (1 << 4) /* Even parity bit enable */
 138 #define SC16IS7XX_LCR_FORCEPARITY_BIT   (1 << 5) /* 9-bit multidrop parity */
 139 #define SC16IS7XX_LCR_TXBREAK_BIT       (1 << 6) /* TX break enable */
 140 #define SC16IS7XX_LCR_DLAB_BIT          (1 << 7) /* Divisor Latch enable */
 141 #define SC16IS7XX_LCR_WORD_LEN_5        (0x00)
 142 #define SC16IS7XX_LCR_WORD_LEN_6        (0x01)
 143 #define SC16IS7XX_LCR_WORD_LEN_7        (0x02)
 144 #define SC16IS7XX_LCR_WORD_LEN_8        (0x03)
 145 #define SC16IS7XX_LCR_CONF_MODE_A       SC16IS7XX_LCR_DLAB_BIT /* Special
 146                                                                 * reg set */
 147 #define SC16IS7XX_LCR_CONF_MODE_B       0xBF                   /* Enhanced
 148                                                                 * reg set */
 149
 150 /* MCR register bits */
 151 #define SC16IS7XX_MCR_DTR_BIT           (1 << 0) /* DTR complement
 152                                                   * - only on 75x/76x
 153                                                   */
 154 #define SC16IS7XX_MCR_RTS_BIT           (1 << 1) /* RTS complement */
 155 #define SC16IS7XX_MCR_TCRTLR_BIT        (1 << 2) /* TCR/TLR register enable */
 156 #define SC16IS7XX_MCR_LOOP_BIT          (1 << 4) /* Enable loopback test mode */
 157 #define SC16IS7XX_MCR_XONANY_BIT        (1 << 5) /* Enable Xon Any
 158                                                   * - write enabled
 159                                                   * if (EFR[4] == 1)
 160                                                   */
 161 #define SC16IS7XX_MCR_IRDA_BIT          (1 << 6) /* Enable IrDA mode
 162                                                   * - write enabled
 163                                                   * if (EFR[4] == 1)
 164                                                   */
 165 #define SC16IS7XX_MCR_CLKSEL_BIT        (1 << 7) /* Divide clock by 4
 166                                                   * - write enabled
 167                                                   * if (EFR[4] == 1)
 168                                                   */
 169
 170 /* LSR register bits */
 171 #define SC16IS7XX_LSR_DR_BIT            (1 << 0) /* Receiver data ready */
 172 #define SC16IS7XX_LSR_OE_BIT            (1 << 1) /* Overrun Error */
 173 #define SC16IS7XX_LSR_PE_BIT            (1 << 2) /* Parity Error */
 174 #define SC16IS7XX_LSR_FE_BIT            (1 << 3) /* Frame Error */
 175 #define SC16IS7XX_LSR_BI_BIT            (1 << 4) /* Break Interrupt */
 176 #define SC16IS7XX_LSR_BRK_ERROR_MASK    0x1E     /* BI, FE, PE, OE bits */
 177 #define SC16IS7XX_LSR_THRE_BIT          (1 << 5) /* TX holding register empty */
 178 #define SC16IS7XX_LSR_TEMT_BIT          (1 << 6) /* Transmitter empty */
 179 #define SC16IS7XX_LSR_FIFOE_BIT         (1 << 7) /* Fifo Error */
 180
 181 /* MSR register bits */
 182 #define SC16IS7XX_MSR_DCTS_BIT          (1 << 0) /* Delta CTS Clear To Send */
 183 #define SC16IS7XX_MSR_DDSR_BIT          (1 << 1) /* Delta DSR Data Set Ready
 184                                                   * or (IO4)
 185                                                   * - only on 75x/76x
 186                                                   */
 187 #define SC16IS7XX_MSR_DRI_BIT           (1 << 2) /* Delta RI Ring Indicator
 188                                                   * or (IO7)
 189                                                   * - only on 75x/76x
 190                                                   */
 191 #define SC16IS7XX_MSR_DCD_BIT           (1 << 3) /* Delta CD Carrier Detect
 192                                                   * or (IO6)
 193                                                   * - only on 75x/76x
 194                                                   */
 195 #define SC16IS7XX_MSR_CTS_BIT           (1 << 4) /* CTS */
 196 #define SC16IS7XX_MSR_DSR_BIT           (1 << 5) /* DSR (IO4)
 197                                                   * - only on 75x/76x
 198                                                   */
 199 #define SC16IS7XX_MSR_RI_BIT            (1 << 6) /* RI (IO7)
 200                                                   * - only on 75x/76x
 201                                                   */
 202 #define SC16IS7XX_MSR_CD_BIT            (1 << 7) /* CD (IO6)
 203                                                   * - only on 75x/76x
 204                                                   */
 205 #define SC16IS7XX_MSR_DELTA_MASK        0x0F     /* Any of the delta bits! */
 206
 207 /*
 208  * TCR register bits
 209  * TCR trigger levels are available from 0 to 60 characters with a granularity
 210  * of four.
 211  * The programmer must program the TCR such that TCR[3:0] > TCR[7:4]. There is
 212  * no built-in hardware check to make sure this condition is met. Also, the TCR
 213  * must be programmed with this condition before auto RTS or software flow
 214  * control is enabled to avoid spurious operation of the device.
 215  */
 216 #define SC16IS7XX_TCR_RX_HALT(words)    ((((words) / 4) & 0x0f) << 0)
 217 #define SC16IS7XX_TCR_RX_RESUME(words)  ((((words) / 4) & 0x0f) << 4)
 218
 219 /*
 220  * TLR register bits
 221  * If TLR[3:0] or TLR[7:4] are logical 0, the selectable trigger levels via the
 222  * FIFO Control Register (FCR) are used for the transmit and receive FIFO
 223  * trigger levels. Trigger levels from 4 characters to 60 characters are
 224  * available with a granularity of four.
 225  *
 226  * When the trigger level setting in TLR is zero, the SC16IS740/750/760 uses the
 227  * trigger level setting defined in FCR. If TLR has non-zero trigger level value
 228  * the trigger level defined in FCR is discarded. This applies to both transmit
 229  * FIFO and receive FIFO trigger level setting.
 230  *
 231  * When TLR is used for RX trigger level control, FCR[7:6] should be left at the
 232  * default state, that is, '00'.
 233  */
 234 #define SC16IS7XX_TLR_TX_TRIGGER(words) ((((words) / 4) & 0x0f) << 0)
 235 #define SC16IS7XX_TLR_RX_TRIGGER(words) ((((words) / 4) & 0x0f) << 4)
 236
 237 /* IOControl register bits (Only 750/760) */
 238 #define SC16IS7XX_IOCONTROL_LATCH_BIT   (1 << 0) /* Enable input latching */
 239 #define SC16IS7XX_IOCONTROL_MODEM_BIT   (1 << 1) /* Enable GPIO[7:4] as modem pins */
 240 #define SC16IS7XX_IOCONTROL_SRESET_BIT  (1 << 3) /* Software Reset */
 241
 242 /* EFCR register bits */
 243 #define SC16IS7XX_EFCR_9BIT_MODE_BIT    (1 << 0) /* Enable 9-bit or Multidrop
 244                                                   * mode (RS485) */
 245 #define SC16IS7XX_EFCR_RXDISABLE_BIT    (1 << 1) /* Disable receiver */
 246 #define SC16IS7XX_EFCR_TXDISABLE_BIT    (1 << 2) /* Disable transmitter */
 247 #define SC16IS7XX_EFCR_AUTO_RS485_BIT   (1 << 4) /* Auto RS485 RTS direction */
 248 #define SC16IS7XX_EFCR_RTS_INVERT_BIT   (1 << 5) /* RTS output inversion */
 249 #define SC16IS7XX_EFCR_IRDA_MODE_BIT    (1 << 7) /* IrDA mode
 250                                                   * 0 = rate upto 115.2 kbit/s
 251                                                   *   - Only 750/760
 252                                                   * 1 = rate upto 1.152 Mbit/s
 253                                                   *   - Only 760
 254                                                   */
 255
 256 /* EFR register bits */
 257 #define SC16IS7XX_EFR_AUTORTS_BIT       (1 << 6) /* Auto RTS flow ctrl enable */
 258 #define SC16IS7XX_EFR_AUTOCTS_BIT       (1 << 7) /* Auto CTS flow ctrl enable */
 259 #define SC16IS7XX_EFR_XOFF2_DETECT_BIT  (1 << 5) /* Enable Xoff2 detection */
 260 #define SC16IS7XX_EFR_ENABLE_BIT        (1 << 4) /* Enable enhanced functions
 261                                                   * and writing to IER[7:4],
 262                                                   * FCR[5:4], MCR[7:5]
 263                                                   */
 264 #define SC16IS7XX_EFR_SWFLOW3_BIT       (1 << 3) /* SWFLOW bit 3 */
 265 #define SC16IS7XX_EFR_SWFLOW2_BIT       (1 << 2) /* SWFLOW bit 2
 266                                                   *
 267                                                   * SWFLOW bits 3 & 2 table:
 268                                                   * 00 -> no transmitter flow
 269                                                   *       control
 270                                                   * 01 -> transmitter generates
 271                                                   *       XON2 and XOFF2
 272                                                   * 10 -> transmitter generates
 273                                                   *       XON1 and XOFF1
 274                                                   * 11 -> transmitter generates
 275                                                   *       XON1, XON2, XOFF1 and
 276                                                   *       XOFF2
 277                                                   */
 278 #define SC16IS7XX_EFR_SWFLOW1_BIT       (1 << 1) /* SWFLOW bit 2 */
 279 #define SC16IS7XX_EFR_SWFLOW0_BIT       (1 << 0) /* SWFLOW bit 3
 280                                                   *
 281                                                   * SWFLOW bits 3 & 2 table:
 282                                                   * 00 -> no received flow
 283                                                   *       control
 284                                                   * 01 -> receiver compares
 285                                                   *       XON2 and XOFF2
 286                                                   * 10 -> receiver compares
 287                                                   *       XON1 and XOFF1
 288                                                   * 11 -> receiver compares
 289                                                   *       XON1, XON2, XOFF1 and
 290                                                   *       XOFF2
 291                                                   */
 292
 293 /* Misc definitions */
 294 #define SC16IS7XX_FIFO_SIZE             (64)
 295 #define SC16IS7XX_REG_SHIFT             2
 296
 297 struct sc16is7xx_devtype {
 298         char    name[10];
 299         int     nr_gpio;
 300         int     nr_uart;
 301 };
 302
 303 #define SC16IS7XX_RECONF_MD             (1 << 0)
 304 #define SC16IS7XX_RECONF_IER            (1 << 1)
 305 #define SC16IS7XX_RECONF_RS485          (1 << 2)
 306
 307 struct sc16is7xx_one_config {
 308         unsigned int                    flags;
 309         u8                              ier_clear;
 310 };
 311
 312 struct sc16is7xx_one {
 313         struct uart_port                port;
 314         u8                              line;
 315         struct kthread_work             tx_work;
 316         struct kthread_work             reg_work;
 317         struct sc16is7xx_one_config     config;
 318         bool                            irda_mode;
 319 };
 320
 321 struct sc16is7xx_port {
 322         const struct sc16is7xx_devtype  *devtype;
 323         struct regmap                   *regmap;
 324         struct clk                      *clk;
 325 #ifdef CONFIG_GPIOLIB
 326         struct gpio_chip                gpio;
 327 #endif
 328         unsigned char                   buf[SC16IS7XX_FIFO_SIZE];
 329         struct kthread_worker           kworker;
 330         struct task_struct              *kworker_task;
 331         struct mutex                    efr_lock;
 332         struct sc16is7xx_one            p[];
 333 };
 334
 335 static unsigned long sc16is7xx_lines;
 336
 337 static struct uart_driver sc16is7xx_uart = {
 338         .owner          = THIS_MODULE,
 339         .dev_name       = "ttySC",
 340         .nr             = SC16IS7XX_MAX_DEVS,
 341 };
 342
 343 #define to_sc16is7xx_port(p,e)  ((container_of((p), struct sc16is7xx_port, e)))
 344 #define to_sc16is7xx_one(p,e)   ((container_of((p), struct sc16is7xx_one, e)))
 345
 346 static int sc16is7xx_line(struct uart_port *port)
 347 {
 348         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
 349
 350         return one->line;
 351 }
 352
 353 static u8 sc16is7xx_port_read(struct uart_port *port, u8 reg)
 354 {
 355         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 356         unsigned int val = 0;
 357         const u8 line = sc16is7xx_line(port);
 358
 359         regmap_read(s->regmap, (reg << SC16IS7XX_REG_SHIFT) | line, &val);
 360
 361         return val;
 362 }
 363
 364 static void sc16is7xx_port_write(struct uart_port *port, u8 reg, u8 val)
 365 {
 366         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 367         const u8 line = sc16is7xx_line(port);
 368
 369         regmap_write(s->regmap, (reg << SC16IS7XX_REG_SHIFT) | line, val);
 370 }
 371
 372 static void sc16is7xx_fifo_read(struct uart_port *port, unsigned int rxlen)
 373 {
 374         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 375         const u8 line = sc16is7xx_line(port);
 376         u8 addr = (SC16IS7XX_RHR_REG << SC16IS7XX_REG_SHIFT) | line;
 377
 378         regcache_cache_bypass(s->regmap, true);
 379         regmap_raw_read(s->regmap, addr, s->buf, rxlen);
 380         regcache_cache_bypass(s->regmap, false);
 381 }
 382
 383 static void sc16is7xx_fifo_write(struct uart_port *port, u8 to_send)
 384 {
 385         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 386         const u8 line = sc16is7xx_line(port);
 387         u8 addr = (SC16IS7XX_THR_REG << SC16IS7XX_REG_SHIFT) | line;
 388
 389         /*
 390          * Don't send zero-length data, at least on SPI it confuses the chip
 391          * delivering wrong TXLVL data.
 392          */
 393         if (unlikely(!to_send))
 394                 return;
 395
 396         regcache_cache_bypass(s->regmap, true);
 397         regmap_raw_write(s->regmap, addr, s->buf, to_send);
 398         regcache_cache_bypass(s->regmap, false);
 399 }
 400
 401 static void sc16is7xx_port_update(struct uart_port *port, u8 reg,
 402                                   u8 mask, u8 val)
 403 {
 404         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 405         const u8 line = sc16is7xx_line(port);
 406
 407         regmap_update_bits(s->regmap, (reg << SC16IS7XX_REG_SHIFT) | line,
 408                            mask, val);
 409 }
 410
 411 static int sc16is7xx_alloc_line(void)
 412 {
 413         int i;
 414
 415         BUILD_BUG_ON(SC16IS7XX_MAX_DEVS > BITS_PER_LONG);
 416
 417         for (i = 0; i < SC16IS7XX_MAX_DEVS; i++)
 418                 if (!test_and_set_bit(i, &sc16is7xx_lines))
 419                         break;
 420
 421         return i;
 422 }
 423
 424 static void sc16is7xx_power(struct uart_port *port, int on)
 425 {
 426         sc16is7xx_port_update(port, SC16IS7XX_IER_REG,
 427                               SC16IS7XX_IER_SLEEP_BIT,
 428                               on ? 0 : SC16IS7XX_IER_SLEEP_BIT);
 429 }
 430
 431 static const struct sc16is7xx_devtype sc16is74x_devtype = {
 432         .name           = "SC16IS74X",
 433         .nr_gpio        = 0,
 434         .nr_uart        = 1,
 435 };
 436
 437 static const struct sc16is7xx_devtype sc16is750_devtype = {
 438         .name           = "SC16IS750",
 439         .nr_gpio        = 8,
 440         .nr_uart        = 1,
 441 };
 442
 443 static const struct sc16is7xx_devtype sc16is752_devtype = {
 444         .name           = "SC16IS752",
 445         .nr_gpio        = 8,
 446         .nr_uart        = 2,
 447 };
 448
 449 static const struct sc16is7xx_devtype sc16is760_devtype = {
 450         .name           = "SC16IS760",
 451         .nr_gpio        = 8,
 452         .nr_uart        = 1,
 453 };
 454
 455 static const struct sc16is7xx_devtype sc16is762_devtype = {
 456         .name           = "SC16IS762",
 457         .nr_gpio        = 8,
 458         .nr_uart        = 2,
 459 };
 460
 461 static bool sc16is7xx_regmap_volatile(struct device *dev, unsigned int reg)
 462 {
 463         switch (reg >> SC16IS7XX_REG_SHIFT) {
 464         case SC16IS7XX_RHR_REG:
 465         case SC16IS7XX_IIR_REG:
 466         case SC16IS7XX_LSR_REG:
 467         case SC16IS7XX_MSR_REG:
 468         case SC16IS7XX_TXLVL_REG:
 469         case SC16IS7XX_RXLVL_REG:
 470         case SC16IS7XX_IOSTATE_REG:
 471                 return true;
 472         default:
 473                 break;
 474         }
 475
 476         return false;
 477 }
 478
 479 static bool sc16is7xx_regmap_precious(struct device *dev, unsigned int reg)
 480 {
 481         switch (reg >> SC16IS7XX_REG_SHIFT) {
 482         case SC16IS7XX_RHR_REG:
 483                 return true;
 484         default:
 485                 break;
 486         }
 487
 488         return false;
 489 }
 490
 491 static int sc16is7xx_set_baud(struct uart_port *port, int baud)
 492 {
 493         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 494         u8 lcr;
 495         u8 prescaler = 0;
 496         unsigned long clk = port->uartclk, div = clk / 16 / baud;
 497
 498         if (div > 0xffff) {
 499                 prescaler = SC16IS7XX_MCR_CLKSEL_BIT;
 500                 div /= 4;
 501         }
 502
 503         /* In an amazing feat of design, the Enhanced Features Register shares
 504          * the address of the Interrupt Identification Register, and is
 505          * switched in by writing a magic value (0xbf) to the Line Control
 506          * Register. Any interrupt firing during this time will see the EFR
 507          * where it expects the IIR to be, leading to "Unexpected interrupt"
 508          * messages.
 509          *
 510          * Prevent this possibility by claiming a mutex while accessing the
 511          * EFR, and claiming the same mutex from within the interrupt handler.
 512          * This is similar to disabling the interrupt, but that doesn't work
 513          * because the bulk of the interrupt processing is run as a workqueue
 514          * job in thread context.
 515          */
 516         mutex_lock(&s->efr_lock);
 517
 518         lcr = sc16is7xx_port_read(port, SC16IS7XX_LCR_REG);
 519
 520         /* Open the LCR divisors for configuration */
 521         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG,
 522                              SC16IS7XX_LCR_CONF_MODE_B);
 523
 524         /* Enable enhanced features */
 525         regcache_cache_bypass(s->regmap, true);
 526         sc16is7xx_port_update(port, SC16IS7XX_EFR_REG,
 527                               SC16IS7XX_EFR_ENABLE_BIT,
 528                               SC16IS7XX_EFR_ENABLE_BIT);
 529         regcache_cache_bypass(s->regmap, false);
 530
 531         /* Put LCR back to the normal mode */
 532         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG, lcr);
 533
 534         mutex_unlock(&s->efr_lock);
 535
 536         sc16is7xx_port_update(port, SC16IS7XX_MCR_REG,
 537                               SC16IS7XX_MCR_CLKSEL_BIT,
 538                               prescaler);
 539
 540         /* Open the LCR divisors for configuration */
 541         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG,
 542                              SC16IS7XX_LCR_CONF_MODE_A);
 543
 544         /* Write the new divisor */
 545         regcache_cache_bypass(s->regmap, true);
 546         sc16is7xx_port_write(port, SC16IS7XX_DLH_REG, div / 256);
 547         sc16is7xx_port_write(port, SC16IS7XX_DLL_REG, div % 256);
 548         regcache_cache_bypass(s->regmap, false);
 549
 550         /* Put LCR back to the normal mode */
 551         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG, lcr);
 552
 553         return DIV_ROUND_CLOSEST(clk / 16, div);
 554 }
 555
 556 static void sc16is7xx_handle_rx(struct uart_port *port, unsigned int rxlen,
 557                                 unsigned int iir)
 558 {
 559         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 560         unsigned int lsr = 0, ch, flag, bytes_read, i;
 561         bool read_lsr = (iir == SC16IS7XX_IIR_RLSE_SRC) ? true : false;
 562
 563         if (unlikely(rxlen >= sizeof(s->buf))) {
 564                 dev_warn_ratelimited(port->dev,
 565                                      "ttySC%i: Possible RX FIFO overrun: %d\n",
 566                                      port->line, rxlen);
 567                 port->icount.buf_overrun++;
 568                 /* Ensure sanity of RX level */
 569                 rxlen = sizeof(s->buf);
 570         }
 571
 572         while (rxlen) {
 573                 /* Only read lsr if there are possible errors in FIFO */
 574                 if (read_lsr) {
 575                         lsr = sc16is7xx_port_read(port, SC16IS7XX_LSR_REG);
 576                         if (!(lsr & SC16IS7XX_LSR_FIFOE_BIT))
 577                                 read_lsr = false; /* No errors left in FIFO */
 578                 } else
 579                         lsr = 0;
 580
 581                 if (read_lsr) {
 582                         s->buf[0] = sc16is7xx_port_read(port, SC16IS7XX_RHR_REG);
 583                         bytes_read = 1;
 584                 } else {
 585                         sc16is7xx_fifo_read(port, rxlen);
 586                         bytes_read = rxlen;
 587                 }
 588
 589                 lsr &= SC16IS7XX_LSR_BRK_ERROR_MASK;
 590
 591                 port->icount.rx++;
 592                 flag = TTY_NORMAL;
 593
 594                 if (unlikely(lsr)) {
 595                         if (lsr & SC16IS7XX_LSR_BI_BIT) {
 596                                 port->icount.brk++;
 597                                 if (uart_handle_break(port))
 598                                         continue;
 599                         } else if (lsr & SC16IS7XX_LSR_PE_BIT)
 600                                 port->icount.parity++;
 601                         else if (lsr & SC16IS7XX_LSR_FE_BIT)
 602                                 port->icount.frame++;
 603                         else if (lsr & SC16IS7XX_LSR_OE_BIT)
 604                                 port->icount.overrun++;
 605
 606                         lsr &= port->read_status_mask;
 607                         if (lsr & SC16IS7XX_LSR_BI_BIT)
 608                                 flag = TTY_BREAK;
 609                         else if (lsr & SC16IS7XX_LSR_PE_BIT)
 610                                 flag = TTY_PARITY;
 611                         else if (lsr & SC16IS7XX_LSR_FE_BIT)
 612                                 flag = TTY_FRAME;
 613                         else if (lsr & SC16IS7XX_LSR_OE_BIT)
 614                                 flag = TTY_OVERRUN;
 615                 }
 616
 617                 for (i = 0; i < bytes_read; ++i) {
 618                         ch = s->buf[i];
 619                         if (uart_handle_sysrq_char(port, ch))
 620                                 continue;
 621
 622                         if (lsr & port->ignore_status_mask)
 623                                 continue;
 624
 625                         uart_insert_char(port, lsr, SC16IS7XX_LSR_OE_BIT, ch,
 626                                          flag);
 627                 }
 628                 rxlen -= bytes_read;
 629         }
 630
 631         tty_flip_buffer_push(&port->state->port);
 632 }
 633
 634 static void sc16is7xx_handle_tx(struct uart_port *port)
 635 {
 636         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 637         struct circ_buf *xmit = &port->state->xmit;
 638         unsigned int txlen, to_send, i;
 639
 640         if (unlikely(port->x_char)) {
 641                 sc16is7xx_port_write(port, SC16IS7XX_THR_REG, port->x_char);
 642                 port->icount.tx++;
 643                 port->x_char = 0;
 644                 return;
 645         }
 646
 647         if (uart_circ_empty(xmit) || uart_tx_stopped(port))
 648                 return;
 649
 650         /* Get length of data pending in circular buffer */
 651         to_send = uart_circ_chars_pending(xmit);
 652         if (likely(to_send)) {
 653                 /* Limit to size of TX FIFO */
 654                 txlen = sc16is7xx_port_read(port, SC16IS7XX_TXLVL_REG);
 655                 if (txlen > SC16IS7XX_FIFO_SIZE) {
 656                         dev_err_ratelimited(port->dev,
 657                                 "chip reports %d free bytes in TX fifo, but it only has %d",
 658                                 txlen, SC16IS7XX_FIFO_SIZE);
 659                         txlen = 0;
 660                 }
 661                 to_send = (to_send > txlen) ? txlen : to_send;
 662
 663                 /* Add data to send */
 664                 port->icount.tx += to_send;
 665
 666                 /* Convert to linear buffer */
 667                 for (i = 0; i < to_send; ++i) {
 668                         s->buf[i] = xmit->buf[xmit->tail];
 669                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 670                 }
 671
 672                 sc16is7xx_fifo_write(port, to_send);
 673         }
 674
 675         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 676                 uart_write_wakeup(port);
 677 }
 678
 679 static bool sc16is7xx_port_irq(struct sc16is7xx_port *s, int portno)
 680 {
 681         struct uart_port *port = &s->p[portno].port;
 682
 683         do {
 684                 unsigned int iir, rxlen;
 685
 686                 iir = sc16is7xx_port_read(port, SC16IS7XX_IIR_REG);
 687                 if (iir & SC16IS7XX_IIR_NO_INT_BIT)
 688                         return false;
 689
 690                 iir &= SC16IS7XX_IIR_ID_MASK;
 691
 692                 switch (iir) {
 693                 case SC16IS7XX_IIR_RDI_SRC:
 694                 case SC16IS7XX_IIR_RLSE_SRC:
 695                 case SC16IS7XX_IIR_RTOI_SRC:
 696                 case SC16IS7XX_IIR_XOFFI_SRC:
 697                         rxlen = sc16is7xx_port_read(port, SC16IS7XX_RXLVL_REG);
 698                         if (rxlen)
 699                                 sc16is7xx_handle_rx(port, rxlen, iir);
 700                         else
 701                                 return false;
 702                         break;
 703                 case SC16IS7XX_IIR_THRI_SRC:
 704                         sc16is7xx_handle_tx(port);
 705                         break;
 706                 default:
 707                         dev_err_ratelimited(port->dev,
 708                                             "ttySC%i: Unexpected interrupt: %x",
 709                                             port->line, iir);
 710                         break;
 711                 }
 712         } while (0);
 713         return true;
 714 }
 715
 716 static irqreturn_t sc16is7xx_irq(int irq, void *dev_id)
 717 {
 718         struct sc16is7xx_port *s = (struct sc16is7xx_port *)dev_id;
 719
 720         mutex_lock(&s->efr_lock);
 721
 722         while (1) {
 723                 bool keep_polling = false;
 724                 int i;
 725
 726                 for (i = 0; i < s->devtype->nr_uart; ++i)
 727                         keep_polling |= sc16is7xx_port_irq(s, i);
 728                 if (!keep_polling)
 729                         break;
 730         }
 731
 732         mutex_unlock(&s->efr_lock);
 733
 734         return IRQ_HANDLED;
 735 }
 736
 737 static void sc16is7xx_tx_proc(struct kthread_work *ws)
 738 {
 739         struct uart_port *port = &(to_sc16is7xx_one(ws, tx_work)->port);
 740         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 741
 742         if ((port->rs485.flags & SER_RS485_ENABLED) &&
 743             (port->rs485.delay_rts_before_send > 0))
 744                 msleep(port->rs485.delay_rts_before_send);
 745
 746         mutex_lock(&s->efr_lock);
 747         sc16is7xx_handle_tx(port);
 748         mutex_unlock(&s->efr_lock);
 749 }
 750
 751 static void sc16is7xx_reconf_rs485(struct uart_port *port)
 752 {
 753         const u32 mask = SC16IS7XX_EFCR_AUTO_RS485_BIT |
 754                          SC16IS7XX_EFCR_RTS_INVERT_BIT;
 755         u32 efcr = 0;
 756         struct serial_rs485 *rs485 = &port->rs485;
 757         unsigned long irqflags;
 758
 759         spin_lock_irqsave(&port->lock, irqflags);
 760         if (rs485->flags & SER_RS485_ENABLED) {
 761                 efcr |= SC16IS7XX_EFCR_AUTO_RS485_BIT;
 762
 763                 if (rs485->flags & SER_RS485_RTS_AFTER_SEND)
 764                         efcr |= SC16IS7XX_EFCR_RTS_INVERT_BIT;
 765         }
 766         spin_unlock_irqrestore(&port->lock, irqflags);
 767
 768         sc16is7xx_port_update(port, SC16IS7XX_EFCR_REG, mask, efcr);
 769 }
 770
 771 static void sc16is7xx_reg_proc(struct kthread_work *ws)
 772 {
 773         struct sc16is7xx_one *one = to_sc16is7xx_one(ws, reg_work);
 774         struct sc16is7xx_one_config config;
 775         unsigned long irqflags;
 776
 777         spin_lock_irqsave(&one->port.lock, irqflags);
 778         config = one->config;
 779         memset(&one->config, 0, sizeof(one->config));
 780         spin_unlock_irqrestore(&one->port.lock, irqflags);
 781
 782         if (config.flags & SC16IS7XX_RECONF_MD) {
 783                 sc16is7xx_port_update(&one->port, SC16IS7XX_MCR_REG,
 784                                       SC16IS7XX_MCR_LOOP_BIT,
 785                                       (one->port.mctrl & TIOCM_LOOP) ?
 786                                       SC16IS7XX_MCR_LOOP_BIT : 0);
 787                 sc16is7xx_port_update(&one->port, SC16IS7XX_MCR_REG,
 788                                       SC16IS7XX_MCR_RTS_BIT,
 789                                       (one->port.mctrl & TIOCM_RTS) ?
 790                                       SC16IS7XX_MCR_RTS_BIT : 0);
 791                 sc16is7xx_port_update(&one->port, SC16IS7XX_MCR_REG,
 792                                       SC16IS7XX_MCR_DTR_BIT,
 793                                       (one->port.mctrl & TIOCM_DTR) ?
 794                                       SC16IS7XX_MCR_DTR_BIT : 0);
 795         }
 796         if (config.flags & SC16IS7XX_RECONF_IER)
 797                 sc16is7xx_port_update(&one->port, SC16IS7XX_IER_REG,
 798                                       config.ier_clear, 0);
 799
 800         if (config.flags & SC16IS7XX_RECONF_RS485)
 801                 sc16is7xx_reconf_rs485(&one->port);
 802 }
 803
 804 static void sc16is7xx_ier_clear(struct uart_port *port, u8 bit)
 805 {
 806         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 807         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
 808
 809         one->config.flags |= SC16IS7XX_RECONF_IER;
 810         one->config.ier_clear |= bit;
 811         kthread_queue_work(&s->kworker, &one->reg_work);
 812 }
 813
 814 static void sc16is7xx_stop_tx(struct uart_port *port)
 815 {
 816         sc16is7xx_ier_clear(port, SC16IS7XX_IER_THRI_BIT);
 817 }
 818
 819 static void sc16is7xx_stop_rx(struct uart_port *port)
 820 {
 821         sc16is7xx_ier_clear(port, SC16IS7XX_IER_RDI_BIT);
 822 }
 823
 824 static void sc16is7xx_start_tx(struct uart_port *port)
 825 {
 826         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 827         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
 828
 829         kthread_queue_work(&s->kworker, &one->tx_work);
 830 }
 831
 832 static unsigned int sc16is7xx_tx_empty(struct uart_port *port)
 833 {
 834         unsigned int lsr;
 835
 836         lsr = sc16is7xx_port_read(port, SC16IS7XX_LSR_REG);
 837
 838         return (lsr & SC16IS7XX_LSR_TEMT_BIT) ? TIOCSER_TEMT : 0;
 839 }
 840
 841 static unsigned int sc16is7xx_get_mctrl(struct uart_port *port)
 842 {
 843         /* DCD and DSR are not wired and CTS/RTS is handled automatically
 844          * so just indicate DSR and CAR asserted
 845          */
 846         return TIOCM_DSR | TIOCM_CAR | TIOCM_RI | TIOCM_CTS;
 847 }
 848
 849 static void sc16is7xx_set_mctrl(struct uart_port *port, unsigned int mctrl)
 850 {
 851         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 852         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
 853
 854         one->config.flags |= SC16IS7XX_RECONF_MD;
 855         kthread_queue_work(&s->kworker, &one->reg_work);
 856 }
 857
 858 static void sc16is7xx_break_ctl(struct uart_port *port, int break_state)
 859 {
 860         sc16is7xx_port_update(port, SC16IS7XX_LCR_REG,
 861                               SC16IS7XX_LCR_TXBREAK_BIT,
 862                               break_state ? SC16IS7XX_LCR_TXBREAK_BIT : 0);
 863 }
 864
 865 static void sc16is7xx_set_termios(struct uart_port *port,
 866                                   struct ktermios *termios,
 867                                   struct ktermios *old)
 868 {
 869         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 870         unsigned int lcr, flow = 0;
 871         int baud;
 872
 873         /* Mask termios capabilities we don't support */
 874         termios->c_cflag &= ~CMSPAR;
 875
 876         /* Word size */
 877         switch (termios->c_cflag & CSIZE) {
 878         case CS5:
 879                 lcr = SC16IS7XX_LCR_WORD_LEN_5;
 880                 break;
 881         case CS6:
 882                 lcr = SC16IS7XX_LCR_WORD_LEN_6;
 883                 break;
 884         case CS7:
 885                 lcr = SC16IS7XX_LCR_WORD_LEN_7;
 886                 break;
 887         case CS8:
 888                 lcr = SC16IS7XX_LCR_WORD_LEN_8;
 889                 break;
 890         default:
 891                 lcr = SC16IS7XX_LCR_WORD_LEN_8;
 892                 termios->c_cflag &= ~CSIZE;
 893                 termios->c_cflag |= CS8;
 894                 break;
 895         }
 896
 897         /* Parity */
 898         if (termios->c_cflag & PARENB) {
 899                 lcr |= SC16IS7XX_LCR_PARITY_BIT;
 900                 if (!(termios->c_cflag & PARODD))
 901                         lcr |= SC16IS7XX_LCR_EVENPARITY_BIT;
 902         }
 903
 904         /* Stop bits */
 905         if (termios->c_cflag & CSTOPB)
 906                 lcr |= SC16IS7XX_LCR_STOPLEN_BIT; /* 2 stops */
 907
 908         /* Set read status mask */
 909         port->read_status_mask = SC16IS7XX_LSR_OE_BIT;
 910         if (termios->c_iflag & INPCK)
 911                 port->read_status_mask |= SC16IS7XX_LSR_PE_BIT |
 912                                           SC16IS7XX_LSR_FE_BIT;
 913         if (termios->c_iflag & (BRKINT | PARMRK))
 914                 port->read_status_mask |= SC16IS7XX_LSR_BI_BIT;
 915
 916         /* Set status ignore mask */
 917         port->ignore_status_mask = 0;
 918         if (termios->c_iflag & IGNBRK)
 919                 port->ignore_status_mask |= SC16IS7XX_LSR_BI_BIT;
 920         if (!(termios->c_cflag & CREAD))
 921                 port->ignore_status_mask |= SC16IS7XX_LSR_BRK_ERROR_MASK;
 922
 923         /* As above, claim the mutex while accessing the EFR. */
 924         mutex_lock(&s->efr_lock);
 925
 926         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG,
 927                              SC16IS7XX_LCR_CONF_MODE_B);
 928
 929         /* Configure flow control */
 930         regcache_cache_bypass(s->regmap, true);
 931         sc16is7xx_port_write(port, SC16IS7XX_XON1_REG, termios->c_cc[VSTART]);
 932         sc16is7xx_port_write(port, SC16IS7XX_XOFF1_REG, termios->c_cc[VSTOP]);
 933         if (termios->c_cflag & CRTSCTS) {
 934                 flow |= SC16IS7XX_EFR_AUTOCTS_BIT |
 935                         SC16IS7XX_EFR_AUTORTS_BIT;
 936                 port->status |= UPSTAT_AUTOCTS;
 937         };
 938         if (termios->c_iflag & IXON)
 939                 flow |= SC16IS7XX_EFR_SWFLOW3_BIT;
 940         if (termios->c_iflag & IXOFF)
 941                 flow |= SC16IS7XX_EFR_SWFLOW1_BIT;
 942
 943         /* Always set enable enhanced */
 944         flow |= SC16IS7XX_EFR_ENABLE_BIT;
 945
 946         sc16is7xx_port_write(port, SC16IS7XX_EFR_REG, flow);
 947         regcache_cache_bypass(s->regmap, false);
 948
 949         /* Update LCR register */
 950         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG, lcr);
 951
 952         mutex_unlock(&s->efr_lock);
 953
 954         /* Get baud rate generator configuration */
 955         baud = uart_get_baud_rate(port, termios, old,
 956                                   port->uartclk / 16 / 4 / 0xffff,
 957                                   port->uartclk / 16);
 958
 959         /* Setup baudrate generator */
 960         baud = sc16is7xx_set_baud(port, baud);
 961
 962         /* Update timeout according to new baud rate */
 963         uart_update_timeout(port, termios->c_cflag, baud);
 964 }
 965
 966 static int sc16is7xx_config_rs485(struct uart_port *port,
 967                                   struct serial_rs485 *rs485)
 968 {
 969         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
 970         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
 971
 972         if (rs485->flags & SER_RS485_ENABLED) {
 973                 bool rts_during_rx, rts_during_tx;
 974
 975                 rts_during_rx = rs485->flags & SER_RS485_RTS_AFTER_SEND;
 976                 rts_during_tx = rs485->flags & SER_RS485_RTS_ON_SEND;
 977
 978                 if (rts_during_rx == rts_during_tx)
 979                         dev_err(port->dev,
 980                                 "unsupported RTS signalling on_send:%d after_send:%d - exactly one of RS485 RTS flags should be set\n",
 981                                 rts_during_tx, rts_during_rx);
 982
 983                 /*
 984                  * RTS signal is handled by HW, it's timing can't be influenced.
 985                  * However, it's sometimes useful to delay TX even without RTS
 986                  * control therefore we try to handle .delay_rts_before_send.
 987                  */
 988                 if (rs485->delay_rts_after_send)
 989                         return -EINVAL;
 990         }
 991
 992         port->rs485 = *rs485;
 993         one->config.flags |= SC16IS7XX_RECONF_RS485;
 994         kthread_queue_work(&s->kworker, &one->reg_work);
 995
 996         return 0;
 997 }
 998
 999 static int sc16is7xx_startup(struct uart_port *port)
1000 {
1001         struct sc16is7xx_one *one = to_sc16is7xx_one(port, port);
1002         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
1003         unsigned int val;
1004
1005         sc16is7xx_power(port, 1);
1006
1007         /* Reset FIFOs*/
1008         val = SC16IS7XX_FCR_RXRESET_BIT | SC16IS7XX_FCR_TXRESET_BIT;
1009         sc16is7xx_port_write(port, SC16IS7XX_FCR_REG, val);
1010         udelay(5);
1011         sc16is7xx_port_write(port, SC16IS7XX_FCR_REG,
1012                              SC16IS7XX_FCR_FIFO_BIT);
1013
1014         /* Enable EFR */
1015         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG,
1016                              SC16IS7XX_LCR_CONF_MODE_B);
1017
1018         regcache_cache_bypass(s->regmap, true);
1019
1020         /* Enable write access to enhanced features and internal clock div */
1021         sc16is7xx_port_write(port, SC16IS7XX_EFR_REG,
1022                              SC16IS7XX_EFR_ENABLE_BIT);
1023
1024         /* Enable TCR/TLR */
1025         sc16is7xx_port_update(port, SC16IS7XX_MCR_REG,
1026                               SC16IS7XX_MCR_TCRTLR_BIT,
1027                               SC16IS7XX_MCR_TCRTLR_BIT);
1028
1029         /* Configure flow control levels */
1030         /* Flow control halt level 48, resume level 24 */
1031         sc16is7xx_port_write(port, SC16IS7XX_TCR_REG,
1032                              SC16IS7XX_TCR_RX_RESUME(24) |
1033                              SC16IS7XX_TCR_RX_HALT(48));
1034
1035         regcache_cache_bypass(s->regmap, false);
1036
1037         /* Now, initialize the UART */
1038         sc16is7xx_port_write(port, SC16IS7XX_LCR_REG, SC16IS7XX_LCR_WORD_LEN_8);
1039
1040         /* Enable IrDA mode if requested in DT */
1041         /* This bit must be written with LCR[7] = 0 */
1042         sc16is7xx_port_update(port, SC16IS7XX_MCR_REG,
1043                               SC16IS7XX_MCR_IRDA_BIT,
1044                               one->irda_mode ?
1045                                 SC16IS7XX_MCR_IRDA_BIT : 0);
1046
1047         /* Enable the Rx and Tx FIFO */
1048         sc16is7xx_port_update(port, SC16IS7XX_EFCR_REG,
1049                               SC16IS7XX_EFCR_RXDISABLE_BIT |
1050                               SC16IS7XX_EFCR_TXDISABLE_BIT,
1051                               0);
1052
1053         /* Enable RX, TX interrupts */
1054         val = SC16IS7XX_IER_RDI_BIT | SC16IS7XX_IER_THRI_BIT;
1055         sc16is7xx_port_write(port, SC16IS7XX_IER_REG, val);
1056
1057         return 0;
1058 }
1059
1060 static void sc16is7xx_shutdown(struct uart_port *port)
1061 {
1062         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
1063
1064         /* Disable all interrupts */
1065         sc16is7xx_port_write(port, SC16IS7XX_IER_REG, 0);
1066         /* Disable TX/RX */
1067         sc16is7xx_port_update(port, SC16IS7XX_EFCR_REG,
1068                               SC16IS7XX_EFCR_RXDISABLE_BIT |
1069                               SC16IS7XX_EFCR_TXDISABLE_BIT,
1070                               SC16IS7XX_EFCR_RXDISABLE_BIT |
1071                               SC16IS7XX_EFCR_TXDISABLE_BIT);
1072
1073         sc16is7xx_power(port, 0);
1074
1075         kthread_flush_worker(&s->kworker);
1076 }
1077
1078 static const char *sc16is7xx_type(struct uart_port *port)
1079 {
1080         struct sc16is7xx_port *s = dev_get_drvdata(port->dev);
1081
1082         return (port->type == PORT_SC16IS7XX) ? s->devtype->name : NULL;
1083 }
1084
1085 static int sc16is7xx_request_port(struct uart_port *port)
1086 {
1087         /* Do nothing */
1088         return 0;
1089 }
1090
1091 static void sc16is7xx_config_port(struct uart_port *port, int flags)
1092 {
1093         if (flags & UART_CONFIG_TYPE)
1094                 port->type = PORT_SC16IS7XX;
1095 }
1096
1097 static int sc16is7xx_verify_port(struct uart_port *port,
1098                                  struct serial_struct *s)
1099 {
1100         if ((s->type != PORT_UNKNOWN) && (s->type != PORT_SC16IS7XX))
1101                 return -EINVAL;
1102         if (s->irq != port->irq)
1103                 return -EINVAL;
1104
1105         return 0;
1106 }
1107
1108 static void sc16is7xx_pm(struct uart_port *port, unsigned int state,
1109                          unsigned int oldstate)
1110 {
1111         sc16is7xx_power(port, (state == UART_PM_STATE_ON) ? 1 : 0);
1112 }
1113
1114 static void sc16is7xx_null_void(struct uart_port *port)
1115 {
1116         /* Do nothing */
1117 }
1118
1119 static const struct uart_ops sc16is7xx_ops = {
1120         .tx_empty       = sc16is7xx_tx_empty,
1121         .set_mctrl      = sc16is7xx_set_mctrl,
1122         .get_mctrl      = sc16is7xx_get_mctrl,
1123         .stop_tx        = sc16is7xx_stop_tx,
1124         .start_tx       = sc16is7xx_start_tx,
1125         .stop_rx        = sc16is7xx_stop_rx,
1126         .break_ctl      = sc16is7xx_break_ctl,
1127         .startup        = sc16is7xx_startup,
1128         .shutdown       = sc16is7xx_shutdown,
1129         .set_termios    = sc16is7xx_set_termios,
1130         .type           = sc16is7xx_type,
1131         .request_port   = sc16is7xx_request_port,
1132         .release_port   = sc16is7xx_null_void,
1133         .config_port    = sc16is7xx_config_port,
1134         .verify_port    = sc16is7xx_verify_port,
1135         .pm             = sc16is7xx_pm,
1136 };
1137
1138 #ifdef CONFIG_GPIOLIB
1139 static int sc16is7xx_gpio_get(struct gpio_chip *chip, unsigned offset)
1140 {
1141         unsigned int val;
1142         struct sc16is7xx_port *s = gpiochip_get_data(chip);
1143         struct uart_port *port = &s->p[0].port;
1144
1145         val = sc16is7xx_port_read(port, SC16IS7XX_IOSTATE_REG);
1146
1147         return !!(val & BIT(offset));
1148 }
1149
1150 static void sc16is7xx_gpio_set(struct gpio_chip *chip, unsigned offset, int val)
1151 {
1152         struct sc16is7xx_port *s = gpiochip_get_data(chip);
1153         struct uart_port *port = &s->p[0].port;
1154
1155         sc16is7xx_port_update(port, SC16IS7XX_IOSTATE_REG, BIT(offset),
1156                               val ? BIT(offset) : 0);
1157 }
1158
1159 static int sc16is7xx_gpio_direction_input(struct gpio_chip *chip,
1160                                           unsigned offset)
1161 {
1162         struct sc16is7xx_port *s = gpiochip_get_data(chip);
1163         struct uart_port *port = &s->p[0].port;
1164
1165         sc16is7xx_port_update(port, SC16IS7XX_IODIR_REG, BIT(offset), 0);
1166
1167         return 0;
1168 }
1169
1170 static int sc16is7xx_gpio_direction_output(struct gpio_chip *chip,
1171                                            unsigned offset, int val)
1172 {
1173         struct sc16is7xx_port *s = gpiochip_get_data(chip);
1174         struct uart_port *port = &s->p[0].port;
1175         u8 state = sc16is7xx_port_read(port, SC16IS7XX_IOSTATE_REG);
1176
1177         if (val)
1178                 state |= BIT(offset);
1179         else
1180                 state &= ~BIT(offset);
1181         sc16is7xx_port_write(port, SC16IS7XX_IOSTATE_REG, state);
1182         sc16is7xx_port_update(port, SC16IS7XX_IODIR_REG, BIT(offset),
1183                               BIT(offset));
1184
1185         return 0;
1186 }
1187 #endif
1188
1189 static int sc16is7xx_probe(struct device *dev,
1190                            const struct sc16is7xx_devtype *devtype,
1191                            struct regmap *regmap, int irq)
1192 {
1193         unsigned long freq = 0, *pfreq = dev_get_platdata(dev);
1194         unsigned int val;
1195         u32 uartclk = 0;
1196         int i, ret;
1197         struct sc16is7xx_port *s;
1198
1199         if (IS_ERR(regmap))
1200                 return PTR_ERR(regmap);
1201
1202         /*
1203          * This device does not have an identification register that would
1204          * tell us if we are really connected to the correct device.
1205          * The best we can do is to check if communication is at all possible.
1206          */
1207         ret = regmap_read(regmap,
1208                           SC16IS7XX_LSR_REG << SC16IS7XX_REG_SHIFT, &val);
1209         if (ret < 0)
1210                 return -EPROBE_DEFER;
1211
1212         /* Alloc port structure */
1213         s = devm_kzalloc(dev, struct_size(s, p, devtype->nr_uart), GFP_KERNEL);
1214         if (!s) {
1215                 dev_err(dev, "Error allocating port structure\n");
1216                 return -ENOMEM;
1217         }
1218
1219         /* Always ask for fixed clock rate from a property. */
1220         device_property_read_u32(dev, "clock-frequency", &uartclk);
1221
1222         s->clk = devm_clk_get_optional(dev, NULL);
1223         if (IS_ERR(s->clk))
1224                 return PTR_ERR(s->clk);
1225
1226         ret = clk_prepare_enable(s->clk);
1227         if (ret)
1228                 return ret;
1229
1230         freq = clk_get_rate(s->clk);
1231         if (freq == 0) {
1232                 if (uartclk)
1233                         freq = uartclk;
1234                 if (pfreq)
1235                         freq = *pfreq;
1236                 if (freq)
1237                         dev_dbg(dev, "Clock frequency: %luHz\n", freq);
1238                 else
1239                         return -EINVAL;
1240         }
1241
1242         s->regmap = regmap;
1243         s->devtype = devtype;
1244         dev_set_drvdata(dev, s);
1245         mutex_init(&s->efr_lock);
1246
1247         kthread_init_worker(&s->kworker);
1248         s->kworker_task = kthread_run(kthread_worker_fn, &s->kworker,
1249                                       "sc16is7xx");
1250         if (IS_ERR(s->kworker_task)) {
1251                 ret = PTR_ERR(s->kworker_task);
1252                 goto out_clk;
1253         }
1254         sched_set_fifo(s->kworker_task);
1255
1256 #ifdef CONFIG_GPIOLIB
1257         if (devtype->nr_gpio) {
1258                 /* Setup GPIO cotroller */
1259                 s->gpio.owner            = THIS_MODULE;
1260                 s->gpio.parent           = dev;
1261                 s->gpio.label            = dev_name(dev);
1262                 s->gpio.direction_input  = sc16is7xx_gpio_direction_input;
1263                 s->gpio.get              = sc16is7xx_gpio_get;
1264                 s->gpio.direction_output = sc16is7xx_gpio_direction_output;
1265                 s->gpio.set              = sc16is7xx_gpio_set;
1266                 s->gpio.base             = -1;
1267                 s->gpio.ngpio            = devtype->nr_gpio;
1268                 s->gpio.can_sleep        = 1;
1269                 ret = gpiochip_add_data(&s->gpio, s);
1270                 if (ret)
1271                         goto out_thread;
1272         }
1273 #endif
1274
1275         /* reset device, purging any pending irq / data */
1276         regmap_write(s->regmap, SC16IS7XX_IOCONTROL_REG << SC16IS7XX_REG_SHIFT,
1277                         SC16IS7XX_IOCONTROL_SRESET_BIT);
1278
1279         for (i = 0; i < devtype->nr_uart; ++i) {
1280                 s->p[i].line            = i;
1281                 /* Initialize port data */
1282                 s->p[i].port.dev        = dev;
1283                 s->p[i].port.irq        = irq;
1284                 s->p[i].port.type       = PORT_SC16IS7XX;
1285                 s->p[i].port.fifosize   = SC16IS7XX_FIFO_SIZE;
1286                 s->p[i].port.flags      = UPF_FIXED_TYPE | UPF_LOW_LATENCY;
1287                 s->p[i].port.iobase     = i;
1288                 s->p[i].port.iotype     = UPIO_PORT;
1289                 s->p[i].port.uartclk    = freq;
1290                 s->p[i].port.rs485_config = sc16is7xx_config_rs485;
1291                 s->p[i].port.ops        = &sc16is7xx_ops;
1292                 s->p[i].port.line       = sc16is7xx_alloc_line();
1293                 if (s->p[i].port.line >= SC16IS7XX_MAX_DEVS) {
1294                         ret = -ENOMEM;
1295                         goto out_ports;
1296                 }
1297
1298                 /* Disable all interrupts */
1299                 sc16is7xx_port_write(&s->p[i].port, SC16IS7XX_IER_REG, 0);
1300                 /* Disable TX/RX */
1301                 sc16is7xx_port_write(&s->p[i].port, SC16IS7XX_EFCR_REG,
1302                                      SC16IS7XX_EFCR_RXDISABLE_BIT |
1303                                      SC16IS7XX_EFCR_TXDISABLE_BIT);
1304                 /* Initialize kthread work structs */
1305                 kthread_init_work(&s->p[i].tx_work, sc16is7xx_tx_proc);
1306                 kthread_init_work(&s->p[i].reg_work, sc16is7xx_reg_proc);
1307                 /* Register port */
1308                 uart_add_one_port(&sc16is7xx_uart, &s->p[i].port);
1309
1310                 /* Enable EFR */
1311                 sc16is7xx_port_write(&s->p[i].port, SC16IS7XX_LCR_REG,
1312                                      SC16IS7XX_LCR_CONF_MODE_B);
1313
1314                 regcache_cache_bypass(s->regmap, true);
1315
1316                 /* Enable write access to enhanced features */
1317                 sc16is7xx_port_write(&s->p[i].port, SC16IS7XX_EFR_REG,
1318                                      SC16IS7XX_EFR_ENABLE_BIT);
1319
1320                 regcache_cache_bypass(s->regmap, false);
1321
1322                 /* Restore access to general registers */
1323                 sc16is7xx_port_write(&s->p[i].port, SC16IS7XX_LCR_REG, 0x00);
1324
1325                 /* Go to suspend mode */
1326                 sc16is7xx_power(&s->p[i].port, 0);
1327         }
1328
1329         if (dev->of_node) {
1330                 struct property *prop;
1331                 const __be32 *p;
1332                 u32 u;
1333
1334                 of_property_for_each_u32(dev->of_node, "irda-mode-ports",
1335                                          prop, p, u)
1336                         if (u < devtype->nr_uart)
1337                                 s->p[u].irda_mode = true;
1338         }
1339
1340         /*
1341          * Setup interrupt. We first try to acquire the IRQ line as level IRQ.
1342          * If that succeeds, we can allow sharing the interrupt as well.
1343          * In case the interrupt controller doesn't support that, we fall
1344          * back to a non-shared falling-edge trigger.
1345          */
1346         ret = devm_request_threaded_irq(dev, irq, NULL, sc16is7xx_irq,
1347                                         IRQF_TRIGGER_LOW | IRQF_SHARED |
1348                                         IRQF_ONESHOT,
1349                                         dev_name(dev), s);
1350         if (!ret)
1351                 return 0;
1352
1353         ret = devm_request_threaded_irq(dev, irq, NULL, sc16is7xx_irq,
1354                                         IRQF_TRIGGER_FALLING | IRQF_ONESHOT,
1355                                         dev_name(dev), s);
1356         if (!ret)
1357                 return 0;
1358
1359 out_ports:
1360         for (i--; i >= 0; i--) {
1361                 uart_remove_one_port(&sc16is7xx_uart, &s->p[i].port);
1362                 clear_bit(s->p[i].port.line, &sc16is7xx_lines);
1363         }
1364
1365 #ifdef CONFIG_GPIOLIB
1366         if (devtype->nr_gpio)
1367                 gpiochip_remove(&s->gpio);
1368
1369 out_thread:
1370 #endif
1371         kthread_stop(s->kworker_task);
1372
1373 out_clk:
1374         clk_disable_unprepare(s->clk);
1375
1376         return ret;
1377 }
1378
1379 static int sc16is7xx_remove(struct device *dev)
1380 {
1381         struct sc16is7xx_port *s = dev_get_drvdata(dev);
1382         int i;
1383
1384 #ifdef CONFIG_GPIOLIB
1385         if (s->devtype->nr_gpio)
1386                 gpiochip_remove(&s->gpio);
1387 #endif
1388
1389         for (i = 0; i < s->devtype->nr_uart; i++) {
1390                 uart_remove_one_port(&sc16is7xx_uart, &s->p[i].port);
1391                 clear_bit(s->p[i].port.line, &sc16is7xx_lines);
1392                 sc16is7xx_power(&s->p[i].port, 0);
1393         }
1394
1395         kthread_flush_worker(&s->kworker);
1396         kthread_stop(s->kworker_task);
1397
1398         clk_disable_unprepare(s->clk);
1399
1400         return 0;
1401 }
1402
1403 static const struct of_device_id __maybe_unused sc16is7xx_dt_ids[] = {
1404         { .compatible = "nxp,sc16is740",        .data = &sc16is74x_devtype, },
1405         { .compatible = "nxp,sc16is741",        .data = &sc16is74x_devtype, },
1406         { .compatible = "nxp,sc16is750",        .data = &sc16is750_devtype, },
1407         { .compatible = "nxp,sc16is752",        .data = &sc16is752_devtype, },
1408         { .compatible = "nxp,sc16is760",        .data = &sc16is760_devtype, },
1409         { .compatible = "nxp,sc16is762",        .data = &sc16is762_devtype, },
1410         { }
1411 };
1412 MODULE_DEVICE_TABLE(of, sc16is7xx_dt_ids);
1413
1414 static struct regmap_config regcfg = {
1415         .reg_bits = 7,
1416         .pad_bits = 1,
1417         .val_bits = 8,
1418         .cache_type = REGCACHE_RBTREE,
1419         .volatile_reg = sc16is7xx_regmap_volatile,
1420         .precious_reg = sc16is7xx_regmap_precious,
1421 };
1422
1423 #ifdef CONFIG_SERIAL_SC16IS7XX_SPI
1424 static int sc16is7xx_spi_probe(struct spi_device *spi)
1425 {
1426         const struct sc16is7xx_devtype *devtype;
1427         struct regmap *regmap;
1428         int ret;
1429
1430         /* Setup SPI bus */
1431         spi->bits_per_word      = 8;
1432         /* only supports mode 0 on SC16IS762 */
1433         spi->mode               = spi->mode ? : SPI_MODE_0;
1434         spi->max_speed_hz       = spi->max_speed_hz ? : 15000000;
1435         ret = spi_setup(spi);
1436         if (ret)
1437                 return ret;
1438
1439         if (spi->dev.of_node) {
1440                 devtype = device_get_match_data(&spi->dev);
1441                 if (!devtype)
1442                         return -ENODEV;
1443         } else {
1444                 const struct spi_device_id *id_entry = spi_get_device_id(spi);
1445
1446                 devtype = (struct sc16is7xx_devtype *)id_entry->driver_data;
1447         }
1448
1449         regcfg.max_register = (0xf << SC16IS7XX_REG_SHIFT) |
1450                               (devtype->nr_uart - 1);
1451         regmap = devm_regmap_init_spi(spi, &regcfg);
1452
1453         return sc16is7xx_probe(&spi->dev, devtype, regmap, spi->irq);
1454 }
1455
1456 static int sc16is7xx_spi_remove(struct spi_device *spi)
1457 {
1458         return sc16is7xx_remove(&spi->dev);
1459 }
1460
1461 static const struct spi_device_id sc16is7xx_spi_id_table[] = {
1462         { "sc16is74x",  (kernel_ulong_t)&sc16is74x_devtype, },
1463         { "sc16is740",  (kernel_ulong_t)&sc16is74x_devtype, },
1464         { "sc16is741",  (kernel_ulong_t)&sc16is74x_devtype, },
1465         { "sc16is750",  (kernel_ulong_t)&sc16is750_devtype, },
1466         { "sc16is752",  (kernel_ulong_t)&sc16is752_devtype, },
1467         { "sc16is760",  (kernel_ulong_t)&sc16is760_devtype, },
1468         { "sc16is762",  (kernel_ulong_t)&sc16is762_devtype, },
1469         { }
1470 };
1471
1472 MODULE_DEVICE_TABLE(spi, sc16is7xx_spi_id_table);
1473
1474 static struct spi_driver sc16is7xx_spi_uart_driver = {
1475         .driver = {
1476                 .name           = SC16IS7XX_NAME,
1477                 .of_match_table = sc16is7xx_dt_ids,
1478         },
1479         .probe          = sc16is7xx_spi_probe,
1480         .remove         = sc16is7xx_spi_remove,
1481         .id_table       = sc16is7xx_spi_id_table,
1482 };
1483
1484 MODULE_ALIAS("spi:sc16is7xx");
1485 #endif
1486
1487 #ifdef CONFIG_SERIAL_SC16IS7XX_I2C
1488 static int sc16is7xx_i2c_probe(struct i2c_client *i2c,
1489                                const struct i2c_device_id *id)
1490 {
1491         const struct sc16is7xx_devtype *devtype;
1492         struct regmap *regmap;
1493
1494         if (i2c->dev.of_node) {
1495                 devtype = device_get_match_data(&i2c->dev);
1496                 if (!devtype)
1497                         return -ENODEV;
1498         } else {
1499                 devtype = (struct sc16is7xx_devtype *)id->driver_data;
1500         }
1501
1502         regcfg.max_register = (0xf << SC16IS7XX_REG_SHIFT) |
1503                               (devtype->nr_uart - 1);
1504         regmap = devm_regmap_init_i2c(i2c, &regcfg);
1505
1506         return sc16is7xx_probe(&i2c->dev, devtype, regmap, i2c->irq);
1507 }
1508
1509 static int sc16is7xx_i2c_remove(struct i2c_client *client)
1510 {
1511         return sc16is7xx_remove(&client->dev);
1512 }
1513
1514 static const struct i2c_device_id sc16is7xx_i2c_id_table[] = {
1515         { "sc16is74x",  (kernel_ulong_t)&sc16is74x_devtype, },
1516         { "sc16is740",  (kernel_ulong_t)&sc16is74x_devtype, },
1517         { "sc16is741",  (kernel_ulong_t)&sc16is74x_devtype, },
1518         { "sc16is750",  (kernel_ulong_t)&sc16is750_devtype, },
1519         { "sc16is752",  (kernel_ulong_t)&sc16is752_devtype, },
1520         { "sc16is760",  (kernel_ulong_t)&sc16is760_devtype, },
1521         { "sc16is762",  (kernel_ulong_t)&sc16is762_devtype, },
1522         { }
1523 };
1524 MODULE_DEVICE_TABLE(i2c, sc16is7xx_i2c_id_table);
1525
1526 static struct i2c_driver sc16is7xx_i2c_uart_driver = {
1527         .driver = {
1528                 .name           = SC16IS7XX_NAME,
1529                 .of_match_table = sc16is7xx_dt_ids,
1530         },
1531         .probe          = sc16is7xx_i2c_probe,
1532         .remove         = sc16is7xx_i2c_remove,
1533         .id_table       = sc16is7xx_i2c_id_table,
1534 };
1535
1536 #endif
1537
1538 static int __init sc16is7xx_init(void)
1539 {
1540         int ret;
1541
1542         ret = uart_register_driver(&sc16is7xx_uart);
1543         if (ret) {
1544                 pr_err("Registering UART driver failed\n");
1545                 return ret;
1546         }
1547
1548 #ifdef CONFIG_SERIAL_SC16IS7XX_I2C
1549         ret = i2c_add_driver(&sc16is7xx_i2c_uart_driver);
1550         if (ret < 0) {
1551                 pr_err("failed to init sc16is7xx i2c --> %d\n", ret);
1552                 goto err_i2c;
1553         }
1554 #endif
1555
1556 #ifdef CONFIG_SERIAL_SC16IS7XX_SPI
1557         ret = spi_register_driver(&sc16is7xx_spi_uart_driver);
1558         if (ret < 0) {
1559                 pr_err("failed to init sc16is7xx spi --> %d\n", ret);
1560                 goto err_spi;
1561         }
1562 #endif
1563         return ret;
1564
1565 #ifdef CONFIG_SERIAL_SC16IS7XX_SPI
1566 err_spi:
1567 #endif
1568 #ifdef CONFIG_SERIAL_SC16IS7XX_I2C
1569         i2c_del_driver(&sc16is7xx_i2c_uart_driver);
1570 err_i2c:
1571 #endif
1572         uart_unregister_driver(&sc16is7xx_uart);
1573         return ret;
1574 }
1575 module_init(sc16is7xx_init);
1576
1577 static void __exit sc16is7xx_exit(void)
1578 {
1579 #ifdef CONFIG_SERIAL_SC16IS7XX_I2C
1580         i2c_del_driver(&sc16is7xx_i2c_uart_driver);
1581 #endif
1582
1583 #ifdef CONFIG_SERIAL_SC16IS7XX_SPI
1584         spi_unregister_driver(&sc16is7xx_spi_uart_driver);
1585 #endif
1586         uart_unregister_driver(&sc16is7xx_uart);
1587 }
1588 module_exit(sc16is7xx_exit);
1589
1590 MODULE_LICENSE("GPL");
1591 MODULE_AUTHOR("Jon Ringle <jringle@gridpoint.com>");
1592 MODULE_DESCRIPTION("SC16IS7XX serial driver");