drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/slab.h>
  16 #include <linux/io.h>
  17 #include <linux/ioport.h>
  18 #include <linux/irq.h>
  19 #include <linux/errno.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/dma-mapping.h>
  23 #include <linux/spi/spi.h>
  24 #include <linux/workqueue.h>
  25
  26 #include <asm/dma.h>
  27 #include <asm/portmux.h>
  28 #include <asm/bfin5xx_spi.h>
  29 #include <asm/cacheflush.h>
  30
  31 #define DRV_NAME        "bfin-spi"
  32 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  33 #define DRV_DESC        "Blackfin on-chip SPI Controller Driver"
  34 #define DRV_VERSION     "1.0"
  35
  36 MODULE_AUTHOR(DRV_AUTHOR);
  37 MODULE_DESCRIPTION(DRV_DESC);
  38 MODULE_LICENSE("GPL");
  39
  40 #define START_STATE     ((void *)0)
  41 #define RUNNING_STATE   ((void *)1)
  42 #define DONE_STATE      ((void *)2)
  43 #define ERROR_STATE     ((void *)-1)
  44
  45 struct master_data;
  46
  47 struct transfer_ops {
  48         void (*write) (struct master_data *);
  49         void (*read) (struct master_data *);
  50         void (*duplex) (struct master_data *);
  51 };
  52
  53 struct master_data {
  54         /* Driver model hookup */
  55         struct platform_device *pdev;
  56
  57         /* SPI framework hookup */
  58         struct spi_master *master;
  59
  60         /* Regs base of SPI controller */
  61         void __iomem *regs_base;
  62
  63         /* Pin request list */
  64         u16 *pin_req;
  65
  66         /* BFIN hookup */
  67         struct bfin5xx_spi_master *master_info;
  68
  69         /* Driver message queue */
  70         struct workqueue_struct *workqueue;
  71         struct work_struct pump_messages;
  72         spinlock_t lock;
  73         struct list_head queue;
  74         int busy;
  75         bool running;
  76
  77         /* Message Transfer pump */
  78         struct tasklet_struct pump_transfers;
  79
  80         /* Current message transfer state info */
  81         struct spi_message *cur_msg;
  82         struct spi_transfer *cur_transfer;
  83         struct slave_data *cur_chip;
  84         size_t len_in_bytes;
  85         size_t len;
  86         void *tx;
  87         void *tx_end;
  88         void *rx;
  89         void *rx_end;
  90
  91         /* DMA stuffs */
  92         int dma_channel;
  93         int dma_mapped;
  94         int dma_requested;
  95         dma_addr_t rx_dma;
  96         dma_addr_t tx_dma;
  97
  98         int irq_requested;
  99         int spi_irq;
 100
 101         size_t rx_map_len;
 102         size_t tx_map_len;
 103         u8 n_bytes;
 104         int cs_change;
 105         const struct transfer_ops *ops;
 106 };
 107
 108 struct slave_data {
 109         u16 ctl_reg;
 110         u16 baud;
 111         u16 flag;
 112
 113         u8 chip_select_num;
 114         u8 n_bytes;
 115         u8 width;               /* 0 or 1 */
 116         u8 enable_dma;
 117         u8 bits_per_word;       /* 8 or 16 */
 118         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 119         u32 cs_gpio;
 120         u16 idle_tx_val;
 121         u8 pio_interrupt;       /* use spi data irq */
 122         const struct transfer_ops *ops;
 123 };
 124
 125 #define DEFINE_SPI_REG(reg, off) \
 126 static inline u16 read_##reg(struct master_data *drv_data) \
 127         { return bfin_read16(drv_data->regs_base + off); } \
 128 static inline void write_##reg(struct master_data *drv_data, u16 v) \
 129         { bfin_write16(drv_data->regs_base + off, v); }
 130
 131 DEFINE_SPI_REG(CTRL, 0x00)
 132 DEFINE_SPI_REG(FLAG, 0x04)
 133 DEFINE_SPI_REG(STAT, 0x08)
 134 DEFINE_SPI_REG(TDBR, 0x0C)
 135 DEFINE_SPI_REG(RDBR, 0x10)
 136 DEFINE_SPI_REG(BAUD, 0x14)
 137 DEFINE_SPI_REG(SHAW, 0x18)
 138
 139 static void bfin_spi_enable(struct master_data *drv_data)
 140 {
 141         u16 cr;
 142
 143         cr = read_CTRL(drv_data);
 144         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 145 }
 146
 147 static void bfin_spi_disable(struct master_data *drv_data)
 148 {
 149         u16 cr;
 150
 151         cr = read_CTRL(drv_data);
 152         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 153 }
 154
 155 /* Caculate the SPI_BAUD register value based on input HZ */
 156 static u16 hz_to_spi_baud(u32 speed_hz)
 157 {
 158         u_long sclk = get_sclk();
 159         u16 spi_baud = (sclk / (2 * speed_hz));
 160
 161         if ((sclk % (2 * speed_hz)) > 0)
 162                 spi_baud++;
 163
 164         if (spi_baud < MIN_SPI_BAUD_VAL)
 165                 spi_baud = MIN_SPI_BAUD_VAL;
 166
 167         return spi_baud;
 168 }
 169
 170 static int bfin_spi_flush(struct master_data *drv_data)
 171 {
 172         unsigned long limit = loops_per_jiffy << 1;
 173
 174         /* wait for stop and clear stat */
 175         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && --limit)
 176                 cpu_relax();
 177
 178         write_STAT(drv_data, BIT_STAT_CLR);
 179
 180         return limit;
 181 }
 182
 183 /* Chip select operation functions for cs_change flag */
 184 static void bfin_spi_cs_active(struct master_data *drv_data, struct slave_data *chip)
 185 {
 186         if (likely(chip->chip_select_num)) {
 187                 u16 flag = read_FLAG(drv_data);
 188
 189                 flag &= ~chip->flag;
 190
 191                 write_FLAG(drv_data, flag);
 192         } else {
 193                 gpio_set_value(chip->cs_gpio, 0);
 194         }
 195 }
 196
 197 static void bfin_spi_cs_deactive(struct master_data *drv_data, struct slave_data *chip)
 198 {
 199         if (likely(chip->chip_select_num)) {
 200                 u16 flag = read_FLAG(drv_data);
 201
 202                 flag |= chip->flag;
 203
 204                 write_FLAG(drv_data, flag);
 205         } else {
 206                 gpio_set_value(chip->cs_gpio, 1);
 207         }
 208
 209         /* Move delay here for consistency */
 210         if (chip->cs_chg_udelay)
 211                 udelay(chip->cs_chg_udelay);
 212 }
 213
 214 /* enable or disable the pin muxed by GPIO and SPI CS to work as SPI CS */
 215 static inline void bfin_spi_cs_enable(struct master_data *drv_data, struct slave_data *chip)
 216 {
 217         u16 flag = read_FLAG(drv_data);
 218
 219         flag |= (chip->flag >> 8);
 220
 221         write_FLAG(drv_data, flag);
 222 }
 223
 224 static inline void bfin_spi_cs_disable(struct master_data *drv_data, struct slave_data *chip)
 225 {
 226         u16 flag = read_FLAG(drv_data);
 227
 228         flag &= ~(chip->flag >> 8);
 229
 230         write_FLAG(drv_data, flag);
 231 }
 232
 233 /* stop controller and re-config current chip*/
 234 static void bfin_spi_restore_state(struct master_data *drv_data)
 235 {
 236         struct slave_data *chip = drv_data->cur_chip;
 237
 238         /* Clear status and disable clock */
 239         write_STAT(drv_data, BIT_STAT_CLR);
 240         bfin_spi_disable(drv_data);
 241         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 242
 243         /* Load the registers */
 244         write_CTRL(drv_data, chip->ctl_reg);
 245         write_BAUD(drv_data, chip->baud);
 246
 247         bfin_spi_enable(drv_data);
 248         bfin_spi_cs_active(drv_data, chip);
 249 }
 250
 251 /* used to kick off transfer in rx mode and read unwanted RX data */
 252 static inline void bfin_spi_dummy_read(struct master_data *drv_data)
 253 {
 254         (void) read_RDBR(drv_data);
 255 }
 256
 257 static void bfin_spi_u8_writer(struct master_data *drv_data)
 258 {
 259         /* clear RXS (we check for RXS inside the loop) */
 260         bfin_spi_dummy_read(drv_data);
 261
 262         while (drv_data->tx < drv_data->tx_end) {
 263                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 264                 /* wait until transfer finished.
 265                    checking SPIF or TXS may not guarantee transfer completion */
 266                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 267                         cpu_relax();
 268                 /* discard RX data and clear RXS */
 269                 bfin_spi_dummy_read(drv_data);
 270         }
 271 }
 272
 273 static void bfin_spi_u8_reader(struct master_data *drv_data)
 274 {
 275         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 276
 277         /* discard old RX data and clear RXS */
 278         bfin_spi_dummy_read(drv_data);
 279
 280         while (drv_data->rx < drv_data->rx_end) {
 281                 write_TDBR(drv_data, tx_val);
 282                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 283                         cpu_relax();
 284                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 285         }
 286 }
 287
 288 static void bfin_spi_u8_duplex(struct master_data *drv_data)
 289 {
 290         /* discard old RX data and clear RXS */
 291         bfin_spi_dummy_read(drv_data);
 292
 293         while (drv_data->rx < drv_data->rx_end) {
 294                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 295                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 296                         cpu_relax();
 297                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 298         }
 299 }
 300
 301 static const struct transfer_ops bfin_transfer_ops_u8 = {
 302         .write  = bfin_spi_u8_writer,
 303         .read   = bfin_spi_u8_reader,
 304         .duplex = bfin_spi_u8_duplex,
 305 };
 306
 307 static void bfin_spi_u16_writer(struct master_data *drv_data)
 308 {
 309         /* clear RXS (we check for RXS inside the loop) */
 310         bfin_spi_dummy_read(drv_data);
 311
 312         while (drv_data->tx < drv_data->tx_end) {
 313                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 314                 drv_data->tx += 2;
 315                 /* wait until transfer finished.
 316                    checking SPIF or TXS may not guarantee transfer completion */
 317                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 318                         cpu_relax();
 319                 /* discard RX data and clear RXS */
 320                 bfin_spi_dummy_read(drv_data);
 321         }
 322 }
 323
 324 static void bfin_spi_u16_reader(struct master_data *drv_data)
 325 {
 326         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 327
 328         /* discard old RX data and clear RXS */
 329         bfin_spi_dummy_read(drv_data);
 330
 331         while (drv_data->rx < drv_data->rx_end) {
 332                 write_TDBR(drv_data, tx_val);
 333                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 334                         cpu_relax();
 335                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 336                 drv_data->rx += 2;
 337         }
 338 }
 339
 340 static void bfin_spi_u16_duplex(struct master_data *drv_data)
 341 {
 342         /* discard old RX data and clear RXS */
 343         bfin_spi_dummy_read(drv_data);
 344
 345         while (drv_data->rx < drv_data->rx_end) {
 346                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 347                 drv_data->tx += 2;
 348                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 349                         cpu_relax();
 350                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 351                 drv_data->rx += 2;
 352         }
 353 }
 354
 355 static const struct transfer_ops bfin_transfer_ops_u16 = {
 356         .write  = bfin_spi_u16_writer,
 357         .read   = bfin_spi_u16_reader,
 358         .duplex = bfin_spi_u16_duplex,
 359 };
 360
 361 /* test if ther is more transfer to be done */
 362 static void *bfin_spi_next_transfer(struct master_data *drv_data)
 363 {
 364         struct spi_message *msg = drv_data->cur_msg;
 365         struct spi_transfer *trans = drv_data->cur_transfer;
 366
 367         /* Move to next transfer */
 368         if (trans->transfer_list.next != &msg->transfers) {
 369                 drv_data->cur_transfer =
 370                     list_entry(trans->transfer_list.next,
 371                                struct spi_transfer, transfer_list);
 372                 return RUNNING_STATE;
 373         } else
 374                 return DONE_STATE;
 375 }
 376
 377 /*
 378  * caller already set message->status;
 379  * dma and pio irqs are blocked give finished message back
 380  */
 381 static void bfin_spi_giveback(struct master_data *drv_data)
 382 {
 383         struct slave_data *chip = drv_data->cur_chip;
 384         struct spi_transfer *last_transfer;
 385         unsigned long flags;
 386         struct spi_message *msg;
 387
 388         spin_lock_irqsave(&drv_data->lock, flags);
 389         msg = drv_data->cur_msg;
 390         drv_data->cur_msg = NULL;
 391         drv_data->cur_transfer = NULL;
 392         drv_data->cur_chip = NULL;
 393         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 394         spin_unlock_irqrestore(&drv_data->lock, flags);
 395
 396         last_transfer = list_entry(msg->transfers.prev,
 397                                    struct spi_transfer, transfer_list);
 398
 399         msg->state = NULL;
 400
 401         if (!drv_data->cs_change)
 402                 bfin_spi_cs_deactive(drv_data, chip);
 403
 404         /* Not stop spi in autobuffer mode */
 405         if (drv_data->tx_dma != 0xFFFF)
 406                 bfin_spi_disable(drv_data);
 407
 408         if (msg->complete)
 409                 msg->complete(msg->context);
 410 }
 411
 412 /* spi data irq handler */
 413 static irqreturn_t bfin_spi_pio_irq_handler(int irq, void *dev_id)
 414 {
 415         struct master_data *drv_data = dev_id;
 416         struct slave_data *chip = drv_data->cur_chip;
 417         struct spi_message *msg = drv_data->cur_msg;
 418         int n_bytes = drv_data->n_bytes;
 419
 420         /* wait until transfer finished. */
 421         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 422                 cpu_relax();
 423
 424         if ((drv_data->tx && drv_data->tx >= drv_data->tx_end) ||
 425                 (drv_data->rx && drv_data->rx >= (drv_data->rx_end - n_bytes))) {
 426                 /* last read */
 427                 if (drv_data->rx) {
 428                         dev_dbg(&drv_data->pdev->dev, "last read\n");
 429                         if (n_bytes == 2)
 430                                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 431                         else if (n_bytes == 1)
 432                                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 433                         drv_data->rx += n_bytes;
 434                 }
 435
 436                 msg->actual_length += drv_data->len_in_bytes;
 437                 if (drv_data->cs_change)
 438                         bfin_spi_cs_deactive(drv_data, chip);
 439                 /* Move to next transfer */
 440                 msg->state = bfin_spi_next_transfer(drv_data);
 441
 442                 disable_irq(drv_data->spi_irq);
 443
 444                 /* Schedule transfer tasklet */
 445                 tasklet_schedule(&drv_data->pump_transfers);
 446                 return IRQ_HANDLED;
 447         }
 448
 449         if (drv_data->rx && drv_data->tx) {
 450                 /* duplex */
 451                 dev_dbg(&drv_data->pdev->dev, "duplex: write_TDBR\n");
 452                 if (drv_data->n_bytes == 2) {
 453                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 454                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 455                 } else if (drv_data->n_bytes == 1) {
 456                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 457                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 458                 }
 459         } else if (drv_data->rx) {
 460                 /* read */
 461                 dev_dbg(&drv_data->pdev->dev, "read: write_TDBR\n");
 462                 if (drv_data->n_bytes == 2)
 463                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 464                 else if (drv_data->n_bytes == 1)
 465                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 466                 write_TDBR(drv_data, chip->idle_tx_val);
 467         } else if (drv_data->tx) {
 468                 /* write */
 469                 dev_dbg(&drv_data->pdev->dev, "write: write_TDBR\n");
 470                 bfin_spi_dummy_read(drv_data);
 471                 if (drv_data->n_bytes == 2)
 472                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 473                 else if (drv_data->n_bytes == 1)
 474                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 475         }
 476
 477         if (drv_data->tx)
 478                 drv_data->tx += n_bytes;
 479         if (drv_data->rx)
 480                 drv_data->rx += n_bytes;
 481
 482         return IRQ_HANDLED;
 483 }
 484
 485 static irqreturn_t bfin_spi_dma_irq_handler(int irq, void *dev_id)
 486 {
 487         struct master_data *drv_data = dev_id;
 488         struct slave_data *chip = drv_data->cur_chip;
 489         struct spi_message *msg = drv_data->cur_msg;
 490         unsigned long timeout;
 491         unsigned short dmastat = get_dma_curr_irqstat(drv_data->dma_channel);
 492         u16 spistat = read_STAT(drv_data);
 493
 494         dev_dbg(&drv_data->pdev->dev,
 495                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 496                 dmastat, spistat);
 497
 498         clear_dma_irqstat(drv_data->dma_channel);
 499
 500         /*
 501          * wait for the last transaction shifted out.  HRM states:
 502          * at this point there may still be data in the SPI DMA FIFO waiting
 503          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 504          * register until it goes low for 2 successive reads
 505          */
 506         if (drv_data->tx != NULL) {
 507                 while ((read_STAT(drv_data) & BIT_STAT_TXS) ||
 508                        (read_STAT(drv_data) & BIT_STAT_TXS))
 509                         cpu_relax();
 510         }
 511
 512         dev_dbg(&drv_data->pdev->dev,
 513                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 514                 dmastat, read_STAT(drv_data));
 515
 516         timeout = jiffies + HZ;
 517         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 518                 if (!time_before(jiffies, timeout)) {
 519                         dev_warn(&drv_data->pdev->dev, "timeout waiting for SPIF");
 520                         break;
 521                 } else
 522                         cpu_relax();
 523
 524         if ((dmastat & DMA_ERR) && (spistat & BIT_STAT_RBSY)) {
 525                 msg->state = ERROR_STATE;
 526                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 527         } else {
 528                 msg->actual_length += drv_data->len_in_bytes;
 529
 530                 if (drv_data->cs_change)
 531                         bfin_spi_cs_deactive(drv_data, chip);
 532
 533                 /* Move to next transfer */
 534                 msg->state = bfin_spi_next_transfer(drv_data);
 535         }
 536
 537         /* Schedule transfer tasklet */
 538         tasklet_schedule(&drv_data->pump_transfers);
 539
 540         /* free the irq handler before next transfer */
 541         dev_dbg(&drv_data->pdev->dev,
 542                 "disable dma channel irq%d\n",
 543                 drv_data->dma_channel);
 544         dma_disable_irq(drv_data->dma_channel);
 545
 546         return IRQ_HANDLED;
 547 }
 548
 549 static void bfin_spi_pump_transfers(unsigned long data)
 550 {
 551         struct master_data *drv_data = (struct master_data *)data;
 552         struct spi_message *message = NULL;
 553         struct spi_transfer *transfer = NULL;
 554         struct spi_transfer *previous = NULL;
 555         struct slave_data *chip = NULL;
 556         u8 width;
 557         u16 cr, dma_width, dma_config;
 558         u32 tranf_success = 1;
 559         u8 full_duplex = 0;
 560
 561         /* Get current state information */
 562         message = drv_data->cur_msg;
 563         transfer = drv_data->cur_transfer;
 564         chip = drv_data->cur_chip;
 565
 566         /*
 567          * if msg is error or done, report it back using complete() callback
 568          */
 569
 570          /* Handle for abort */
 571         if (message->state == ERROR_STATE) {
 572                 dev_dbg(&drv_data->pdev->dev, "transfer: we've hit an error\n");
 573                 message->status = -EIO;
 574                 bfin_spi_giveback(drv_data);
 575                 return;
 576         }
 577
 578         /* Handle end of message */
 579         if (message->state == DONE_STATE) {
 580                 dev_dbg(&drv_data->pdev->dev, "transfer: all done!\n");
 581                 message->status = 0;
 582                 bfin_spi_giveback(drv_data);
 583                 return;
 584         }
 585
 586         /* Delay if requested at end of transfer */
 587         if (message->state == RUNNING_STATE) {
 588                 dev_dbg(&drv_data->pdev->dev, "transfer: still running ...\n");
 589                 previous = list_entry(transfer->transfer_list.prev,
 590                                       struct spi_transfer, transfer_list);
 591                 if (previous->delay_usecs)
 592                         udelay(previous->delay_usecs);
 593         }
 594
 595         /* Flush any existing transfers that may be sitting in the hardware */
 596         if (bfin_spi_flush(drv_data) == 0) {
 597                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 598                 message->status = -EIO;
 599                 bfin_spi_giveback(drv_data);
 600                 return;
 601         }
 602
 603         if (transfer->len == 0) {
 604                 /* Move to next transfer of this msg */
 605                 message->state = bfin_spi_next_transfer(drv_data);
 606                 /* Schedule next transfer tasklet */
 607                 tasklet_schedule(&drv_data->pump_transfers);
 608         }
 609
 610         if (transfer->tx_buf != NULL) {
 611                 drv_data->tx = (void *)transfer->tx_buf;
 612                 drv_data->tx_end = drv_data->tx + transfer->len;
 613                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 614                         transfer->tx_buf, drv_data->tx_end);
 615         } else {
 616                 drv_data->tx = NULL;
 617         }
 618
 619         if (transfer->rx_buf != NULL) {
 620                 full_duplex = transfer->tx_buf != NULL;
 621                 drv_data->rx = transfer->rx_buf;
 622                 drv_data->rx_end = drv_data->rx + transfer->len;
 623                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 624                         transfer->rx_buf, drv_data->rx_end);
 625         } else {
 626                 drv_data->rx = NULL;
 627         }
 628
 629         drv_data->rx_dma = transfer->rx_dma;
 630         drv_data->tx_dma = transfer->tx_dma;
 631         drv_data->len_in_bytes = transfer->len;
 632         drv_data->cs_change = transfer->cs_change;
 633
 634         /* Bits per word setup */
 635         switch (transfer->bits_per_word) {
 636         case 8:
 637                 drv_data->n_bytes = 1;
 638                 width = CFG_SPI_WORDSIZE8;
 639                 drv_data->ops = &bfin_transfer_ops_u8;
 640                 break;
 641
 642         case 16:
 643                 drv_data->n_bytes = 2;
 644                 width = CFG_SPI_WORDSIZE16;
 645                 drv_data->ops = &bfin_transfer_ops_u16;
 646                 break;
 647
 648         default:
 649                 /* No change, the same as default setting */
 650                 transfer->bits_per_word = chip->bits_per_word;
 651                 drv_data->n_bytes = chip->n_bytes;
 652                 width = chip->width;
 653                 drv_data->ops = chip->ops;
 654                 break;
 655         }
 656         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 657         cr |= (width << 8);
 658         write_CTRL(drv_data, cr);
 659
 660         if (width == CFG_SPI_WORDSIZE16) {
 661                 drv_data->len = (transfer->len) >> 1;
 662         } else {
 663                 drv_data->len = transfer->len;
 664         }
 665         dev_dbg(&drv_data->pdev->dev,
 666                 "transfer: drv_data->ops is %p, chip->ops is %p, u8_ops is %p\n",
 667                 drv_data->ops, chip->ops, &bfin_transfer_ops_u8);
 668
 669         message->state = RUNNING_STATE;
 670         dma_config = 0;
 671
 672         /* Speed setup (surely valid because already checked) */
 673         if (transfer->speed_hz)
 674                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 675         else
 676                 write_BAUD(drv_data, chip->baud);
 677
 678         write_STAT(drv_data, BIT_STAT_CLR);
 679         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 680         if (drv_data->cs_change)
 681                 bfin_spi_cs_active(drv_data, chip);
 682
 683         dev_dbg(&drv_data->pdev->dev,
 684                 "now pumping a transfer: width is %d, len is %d\n",
 685                 width, transfer->len);
 686
 687         /*
 688          * Try to map dma buffer and do a dma transfer.  If successful use,
 689          * different way to r/w according to the enable_dma settings and if
 690          * we are not doing a full duplex transfer (since the hardware does
 691          * not support full duplex DMA transfers).
 692          */
 693         if (!full_duplex && drv_data->cur_chip->enable_dma
 694                                 && drv_data->len > 6) {
 695
 696                 unsigned long dma_start_addr, flags;
 697
 698                 disable_dma(drv_data->dma_channel);
 699                 clear_dma_irqstat(drv_data->dma_channel);
 700
 701                 /* config dma channel */
 702                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 703                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 704                 if (width == CFG_SPI_WORDSIZE16) {
 705                         set_dma_x_modify(drv_data->dma_channel, 2);
 706                         dma_width = WDSIZE_16;
 707                 } else {
 708                         set_dma_x_modify(drv_data->dma_channel, 1);
 709                         dma_width = WDSIZE_8;
 710                 }
 711
 712                 /* poll for SPI completion before start */
 713                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 714                         cpu_relax();
 715
 716                 /* dirty hack for autobuffer DMA mode */
 717                 if (drv_data->tx_dma == 0xFFFF) {
 718                         dev_dbg(&drv_data->pdev->dev,
 719                                 "doing autobuffer DMA out.\n");
 720
 721                         /* no irq in autobuffer mode */
 722                         dma_config =
 723                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 724                         set_dma_config(drv_data->dma_channel, dma_config);
 725                         set_dma_start_addr(drv_data->dma_channel,
 726                                         (unsigned long)drv_data->tx);
 727                         enable_dma(drv_data->dma_channel);
 728
 729                         /* start SPI transfer */
 730                         write_CTRL(drv_data, cr | BIT_CTL_TIMOD_DMA_TX);
 731
 732                         /* just return here, there can only be one transfer
 733                          * in this mode
 734                          */
 735                         message->status = 0;
 736                         bfin_spi_giveback(drv_data);
 737                         return;
 738                 }
 739
 740                 /* In dma mode, rx or tx must be NULL in one transfer */
 741                 dma_config = (RESTART | dma_width | DI_EN);
 742                 if (drv_data->rx != NULL) {
 743                         /* set transfer mode, and enable SPI */
 744                         dev_dbg(&drv_data->pdev->dev, "doing DMA in to %p (size %zx)\n",
 745                                 drv_data->rx, drv_data->len_in_bytes);
 746
 747                         /* invalidate caches, if needed */
 748                         if (bfin_addr_dcacheable((unsigned long) drv_data->rx))
 749                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 750                                                         (unsigned long) (drv_data->rx +
 751                                                         drv_data->len_in_bytes));
 752
 753                         dma_config |= WNR;
 754                         dma_start_addr = (unsigned long)drv_data->rx;
 755                         cr |= BIT_CTL_TIMOD_DMA_RX | BIT_CTL_SENDOPT;
 756
 757                 } else if (drv_data->tx != NULL) {
 758                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 759
 760                         /* flush caches, if needed */
 761                         if (bfin_addr_dcacheable((unsigned long) drv_data->tx))
 762                                 flush_dcache_range((unsigned long) drv_data->tx,
 763                                                 (unsigned long) (drv_data->tx +
 764                                                 drv_data->len_in_bytes));
 765
 766                         dma_start_addr = (unsigned long)drv_data->tx;
 767                         cr |= BIT_CTL_TIMOD_DMA_TX;
 768
 769                 } else
 770                         BUG();
 771
 772                 /* oh man, here there be monsters ... and i dont mean the
 773                  * fluffy cute ones from pixar, i mean the kind that'll eat
 774                  * your data, kick your dog, and love it all.  do *not* try
 775                  * and change these lines unless you (1) heavily test DMA
 776                  * with SPI flashes on a loaded system (e.g. ping floods),
 777                  * (2) know just how broken the DMA engine interaction with
 778                  * the SPI peripheral is, and (3) have someone else to blame
 779                  * when you screw it all up anyways.
 780                  */
 781                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 782                 set_dma_config(drv_data->dma_channel, dma_config);
 783                 local_irq_save(flags);
 784                 SSYNC();
 785                 write_CTRL(drv_data, cr);
 786                 enable_dma(drv_data->dma_channel);
 787                 dma_enable_irq(drv_data->dma_channel);
 788                 local_irq_restore(flags);
 789
 790                 return;
 791         }
 792
 793         if (chip->pio_interrupt) {
 794                 /* use write mode. spi irq should have been disabled */
 795                 cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 796                 write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 797
 798                 /* discard old RX data and clear RXS */
 799                 bfin_spi_dummy_read(drv_data);
 800
 801                 /* start transfer */
 802                 if (drv_data->tx == NULL)
 803                         write_TDBR(drv_data, chip->idle_tx_val);
 804                 else {
 805                         if (transfer->bits_per_word == 8)
 806                                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 807                         else if (transfer->bits_per_word == 16)
 808                                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 809                         drv_data->tx += drv_data->n_bytes;
 810                 }
 811
 812                 /* once TDBR is empty, interrupt is triggered */
 813                 enable_irq(drv_data->spi_irq);
 814                 return;
 815         }
 816
 817         /* IO mode */
 818         dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 819
 820         /* we always use SPI_WRITE mode. SPI_READ mode
 821            seems to have problems with setting up the
 822            output value in TDBR prior to the transfer. */
 823         write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 824
 825         if (full_duplex) {
 826                 /* full duplex mode */
 827                 BUG_ON((drv_data->tx_end - drv_data->tx) !=
 828                        (drv_data->rx_end - drv_data->rx));
 829                 dev_dbg(&drv_data->pdev->dev,
 830                         "IO duplex: cr is 0x%x\n", cr);
 831
 832                 drv_data->ops->duplex(drv_data);
 833
 834                 if (drv_data->tx != drv_data->tx_end)
 835                         tranf_success = 0;
 836         } else if (drv_data->tx != NULL) {
 837                 /* write only half duplex */
 838                 dev_dbg(&drv_data->pdev->dev,
 839                         "IO write: cr is 0x%x\n", cr);
 840
 841                 drv_data->ops->write(drv_data);
 842
 843                 if (drv_data->tx != drv_data->tx_end)
 844                         tranf_success = 0;
 845         } else if (drv_data->rx != NULL) {
 846                 /* read only half duplex */
 847                 dev_dbg(&drv_data->pdev->dev,
 848                         "IO read: cr is 0x%x\n", cr);
 849
 850                 drv_data->ops->read(drv_data);
 851                 if (drv_data->rx != drv_data->rx_end)
 852                         tranf_success = 0;
 853         }
 854
 855         if (!tranf_success) {
 856                 dev_dbg(&drv_data->pdev->dev,
 857                         "IO write error!\n");
 858                 message->state = ERROR_STATE;
 859         } else {
 860                 /* Update total byte transfered */
 861                 message->actual_length += drv_data->len_in_bytes;
 862                 /* Move to next transfer of this msg */
 863                 message->state = bfin_spi_next_transfer(drv_data);
 864                 if (drv_data->cs_change)
 865                         bfin_spi_cs_deactive(drv_data, chip);
 866         }
 867
 868         /* Schedule next transfer tasklet */
 869         tasklet_schedule(&drv_data->pump_transfers);
 870 }
 871
 872 /* pop a msg from queue and kick off real transfer */
 873 static void bfin_spi_pump_messages(struct work_struct *work)
 874 {
 875         struct master_data *drv_data;
 876         unsigned long flags;
 877
 878         drv_data = container_of(work, struct master_data, pump_messages);
 879
 880         /* Lock queue and check for queue work */
 881         spin_lock_irqsave(&drv_data->lock, flags);
 882         if (list_empty(&drv_data->queue) || !drv_data->running) {
 883                 /* pumper kicked off but no work to do */
 884                 drv_data->busy = 0;
 885                 spin_unlock_irqrestore(&drv_data->lock, flags);
 886                 return;
 887         }
 888
 889         /* Make sure we are not already running a message */
 890         if (drv_data->cur_msg) {
 891                 spin_unlock_irqrestore(&drv_data->lock, flags);
 892                 return;
 893         }
 894
 895         /* Extract head of queue */
 896         drv_data->cur_msg = list_entry(drv_data->queue.next,
 897                                        struct spi_message, queue);
 898
 899         /* Setup the SSP using the per chip configuration */
 900         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 901         bfin_spi_restore_state(drv_data);
 902
 903         list_del_init(&drv_data->cur_msg->queue);
 904
 905         /* Initial message state */
 906         drv_data->cur_msg->state = START_STATE;
 907         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 908                                             struct spi_transfer, transfer_list);
 909
 910         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 911                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 912                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 913                 drv_data->cur_chip->ctl_reg);
 914
 915         dev_dbg(&drv_data->pdev->dev,
 916                 "the first transfer len is %d\n",
 917                 drv_data->cur_transfer->len);
 918
 919         /* Mark as busy and launch transfers */
 920         tasklet_schedule(&drv_data->pump_transfers);
 921
 922         drv_data->busy = 1;
 923         spin_unlock_irqrestore(&drv_data->lock, flags);
 924 }
 925
 926 /*
 927  * got a msg to transfer, queue it in drv_data->queue.
 928  * And kick off message pumper
 929  */
 930 static int bfin_spi_transfer(struct spi_device *spi, struct spi_message *msg)
 931 {
 932         struct master_data *drv_data = spi_master_get_devdata(spi->master);
 933         unsigned long flags;
 934
 935         spin_lock_irqsave(&drv_data->lock, flags);
 936
 937         if (!drv_data->running) {
 938                 spin_unlock_irqrestore(&drv_data->lock, flags);
 939                 return -ESHUTDOWN;
 940         }
 941
 942         msg->actual_length = 0;
 943         msg->status = -EINPROGRESS;
 944         msg->state = START_STATE;
 945
 946         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 947         list_add_tail(&msg->queue, &drv_data->queue);
 948
 949         if (drv_data->running && !drv_data->busy)
 950                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 951
 952         spin_unlock_irqrestore(&drv_data->lock, flags);
 953
 954         return 0;
 955 }
 956
 957 #define MAX_SPI_SSEL    7
 958
 959 static u16 ssel[][MAX_SPI_SSEL] = {
 960         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 961         P_SPI0_SSEL4, P_SPI0_SSEL5,
 962         P_SPI0_SSEL6, P_SPI0_SSEL7},
 963
 964         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
 965         P_SPI1_SSEL4, P_SPI1_SSEL5,
 966         P_SPI1_SSEL6, P_SPI1_SSEL7},
 967
 968         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
 969         P_SPI2_SSEL4, P_SPI2_SSEL5,
 970         P_SPI2_SSEL6, P_SPI2_SSEL7},
 971 };
 972
 973 /* setup for devices (may be called multiple times -- not just first setup) */
 974 static int bfin_spi_setup(struct spi_device *spi)
 975 {
 976         struct bfin5xx_spi_chip *chip_info;
 977         struct slave_data *chip = NULL;
 978         struct master_data *drv_data = spi_master_get_devdata(spi->master);
 979         int ret = -EINVAL;
 980
 981         if (spi->bits_per_word != 8 && spi->bits_per_word != 16)
 982                 goto error;
 983
 984         /* Only alloc (or use chip_info) on first setup */
 985         chip_info = NULL;
 986         chip = spi_get_ctldata(spi);
 987         if (chip == NULL) {
 988                 chip = kzalloc(sizeof(*chip), GFP_KERNEL);
 989                 if (!chip) {
 990                         dev_err(&spi->dev, "cannot allocate chip data\n");
 991                         ret = -ENOMEM;
 992                         goto error;
 993                 }
 994
 995                 chip->enable_dma = 0;
 996                 chip_info = spi->controller_data;
 997         }
 998
 999         /* chip_info isn't always needed */
1000         if (chip_info) {
1001                 /* Make sure people stop trying to set fields via ctl_reg
1002                  * when they should actually be using common SPI framework.
1003                  * Currently we let through: WOM EMISO PSSE GM SZ.
1004                  * Not sure if a user actually needs/uses any of these,
1005                  * but let's assume (for now) they do.
1006                  */
1007                 if (chip_info->ctl_reg & ~(BIT_CTL_OPENDRAIN | BIT_CTL_EMISO | \
1008                                            BIT_CTL_PSSE | BIT_CTL_GM | BIT_CTL_SZ)) {
1009                         dev_err(&spi->dev, "do not set bits in ctl_reg "
1010                                 "that the SPI framework manages\n");
1011                         goto error;
1012                 }
1013
1014                 chip->enable_dma = chip_info->enable_dma != 0
1015                     && drv_data->master_info->enable_dma;
1016                 chip->ctl_reg = chip_info->ctl_reg;
1017                 chip->bits_per_word = chip_info->bits_per_word;
1018                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1019                 chip->cs_gpio = chip_info->cs_gpio;
1020                 chip->idle_tx_val = chip_info->idle_tx_val;
1021                 chip->pio_interrupt = chip_info->pio_interrupt;
1022         }
1023
1024         /* translate common spi framework into our register */
1025         if (spi->mode & SPI_CPOL)
1026                 chip->ctl_reg |= BIT_CTL_CPOL;
1027         if (spi->mode & SPI_CPHA)
1028                 chip->ctl_reg |= BIT_CTL_CPHA;
1029         if (spi->mode & SPI_LSB_FIRST)
1030                 chip->ctl_reg |= BIT_CTL_LSBF;
1031         /* we dont support running in slave mode (yet?) */
1032         chip->ctl_reg |= BIT_CTL_MASTER;
1033
1034         /*
1035          * Notice: for blackfin, the speed_hz is the value of register
1036          * SPI_BAUD, not the real baudrate
1037          */
1038         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1039         chip->flag = (1 << (spi->chip_select)) << 8;
1040         chip->chip_select_num = spi->chip_select;
1041
1042         switch (chip->bits_per_word) {
1043         case 8:
1044                 chip->n_bytes = 1;
1045                 chip->width = CFG_SPI_WORDSIZE8;
1046                 chip->ops = &bfin_transfer_ops_u8;
1047                 break;
1048
1049         case 16:
1050                 chip->n_bytes = 2;
1051                 chip->width = CFG_SPI_WORDSIZE16;
1052                 chip->ops = &bfin_transfer_ops_u16;
1053                 break;
1054
1055         default:
1056                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1057                                 chip->bits_per_word);
1058                 goto error;
1059         }
1060
1061         if (chip->enable_dma && chip->pio_interrupt) {
1062                 dev_err(&spi->dev, "enable_dma is set, "
1063                                 "do not set pio_interrupt\n");
1064                 goto error;
1065         }
1066         /*
1067          * if any one SPI chip is registered and wants DMA, request the
1068          * DMA channel for it
1069          */
1070         if (chip->enable_dma && !drv_data->dma_requested) {
1071                 /* register dma irq handler */
1072                 ret = request_dma(drv_data->dma_channel, "BFIN_SPI_DMA");
1073                 if (ret) {
1074                         dev_err(&spi->dev,
1075                                 "Unable to request BlackFin SPI DMA channel\n");
1076                         goto error;
1077                 }
1078                 drv_data->dma_requested = 1;
1079
1080                 ret = set_dma_callback(drv_data->dma_channel,
1081                         bfin_spi_dma_irq_handler, drv_data);
1082                 if (ret) {
1083                         dev_err(&spi->dev, "Unable to set dma callback\n");
1084                         goto error;
1085                 }
1086                 dma_disable_irq(drv_data->dma_channel);
1087         }
1088
1089         if (chip->pio_interrupt && !drv_data->irq_requested) {
1090                 ret = request_irq(drv_data->spi_irq, bfin_spi_pio_irq_handler,
1091                         IRQF_DISABLED, "BFIN_SPI", drv_data);
1092                 if (ret) {
1093                         dev_err(&spi->dev, "Unable to register spi IRQ\n");
1094                         goto error;
1095                 }
1096                 drv_data->irq_requested = 1;
1097                 /* we use write mode, spi irq has to be disabled here */
1098                 disable_irq(drv_data->spi_irq);
1099         }
1100
1101         if (chip->chip_select_num == 0) {
1102                 ret = gpio_request(chip->cs_gpio, spi->modalias);
1103                 if (ret) {
1104                         dev_err(&spi->dev, "gpio_request() error\n");
1105                         goto pin_error;
1106                 }
1107                 gpio_direction_output(chip->cs_gpio, 1);
1108         }
1109
1110         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1111                         spi->modalias, chip->width, chip->enable_dma);
1112         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1113                         chip->ctl_reg, chip->flag);
1114
1115         spi_set_ctldata(spi, chip);
1116
1117         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1118         if (chip->chip_select_num > 0 &&
1119             chip->chip_select_num <= spi->master->num_chipselect) {
1120                 ret = peripheral_request(ssel[spi->master->bus_num]
1121                                          [chip->chip_select_num-1], spi->modalias);
1122                 if (ret) {
1123                         dev_err(&spi->dev, "peripheral_request() error\n");
1124                         goto pin_error;
1125                 }
1126         }
1127
1128         bfin_spi_cs_enable(drv_data, chip);
1129         bfin_spi_cs_deactive(drv_data, chip);
1130
1131         return 0;
1132
1133  pin_error:
1134         if (chip->chip_select_num == 0)
1135                 gpio_free(chip->cs_gpio);
1136         else
1137                 peripheral_free(ssel[spi->master->bus_num]
1138                         [chip->chip_select_num - 1]);
1139  error:
1140         if (chip) {
1141                 if (drv_data->dma_requested)
1142                         free_dma(drv_data->dma_channel);
1143                 drv_data->dma_requested = 0;
1144
1145                 kfree(chip);
1146                 /* prevent free 'chip' twice */
1147                 spi_set_ctldata(spi, NULL);
1148         }
1149
1150         return ret;
1151 }
1152
1153 /*
1154  * callback for spi framework.
1155  * clean driver specific data
1156  */
1157 static void bfin_spi_cleanup(struct spi_device *spi)
1158 {
1159         struct slave_data *chip = spi_get_ctldata(spi);
1160         struct master_data *drv_data = spi_master_get_devdata(spi->master);
1161
1162         if (!chip)
1163                 return;
1164
1165         if ((chip->chip_select_num > 0)
1166                 && (chip->chip_select_num <= spi->master->num_chipselect)) {
1167                 peripheral_free(ssel[spi->master->bus_num]
1168                                         [chip->chip_select_num-1]);
1169                 bfin_spi_cs_disable(drv_data, chip);
1170         }
1171
1172         if (chip->chip_select_num == 0)
1173                 gpio_free(chip->cs_gpio);
1174
1175         kfree(chip);
1176         /* prevent free 'chip' twice */
1177         spi_set_ctldata(spi, NULL);
1178 }
1179
1180 static inline int bfin_spi_init_queue(struct master_data *drv_data)
1181 {
1182         INIT_LIST_HEAD(&drv_data->queue);
1183         spin_lock_init(&drv_data->lock);
1184
1185         drv_data->running = false;
1186         drv_data->busy = 0;
1187
1188         /* init transfer tasklet */
1189         tasklet_init(&drv_data->pump_transfers,
1190                      bfin_spi_pump_transfers, (unsigned long)drv_data);
1191
1192         /* init messages workqueue */
1193         INIT_WORK(&drv_data->pump_messages, bfin_spi_pump_messages);
1194         drv_data->workqueue = create_singlethread_workqueue(
1195                                 dev_name(drv_data->master->dev.parent));
1196         if (drv_data->workqueue == NULL)
1197                 return -EBUSY;
1198
1199         return 0;
1200 }
1201
1202 static inline int bfin_spi_start_queue(struct master_data *drv_data)
1203 {
1204         unsigned long flags;
1205
1206         spin_lock_irqsave(&drv_data->lock, flags);
1207
1208         if (drv_data->running || drv_data->busy) {
1209                 spin_unlock_irqrestore(&drv_data->lock, flags);
1210                 return -EBUSY;
1211         }
1212
1213         drv_data->running = true;
1214         drv_data->cur_msg = NULL;
1215         drv_data->cur_transfer = NULL;
1216         drv_data->cur_chip = NULL;
1217         spin_unlock_irqrestore(&drv_data->lock, flags);
1218
1219         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1220
1221         return 0;
1222 }
1223
1224 static inline int bfin_spi_stop_queue(struct master_data *drv_data)
1225 {
1226         unsigned long flags;
1227         unsigned limit = 500;
1228         int status = 0;
1229
1230         spin_lock_irqsave(&drv_data->lock, flags);
1231
1232         /*
1233          * This is a bit lame, but is optimized for the common execution path.
1234          * A wait_queue on the drv_data->busy could be used, but then the common
1235          * execution path (pump_messages) would be required to call wake_up or
1236          * friends on every SPI message. Do this instead
1237          */
1238         drv_data->running = false;
1239         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1240                 spin_unlock_irqrestore(&drv_data->lock, flags);
1241                 msleep(10);
1242                 spin_lock_irqsave(&drv_data->lock, flags);
1243         }
1244
1245         if (!list_empty(&drv_data->queue) || drv_data->busy)
1246                 status = -EBUSY;
1247
1248         spin_unlock_irqrestore(&drv_data->lock, flags);
1249
1250         return status;
1251 }
1252
1253 static inline int bfin_spi_destroy_queue(struct master_data *drv_data)
1254 {
1255         int status;
1256
1257         status = bfin_spi_stop_queue(drv_data);
1258         if (status != 0)
1259                 return status;
1260
1261         destroy_workqueue(drv_data->workqueue);
1262
1263         return 0;
1264 }
1265
1266 static int __init bfin_spi_probe(struct platform_device *pdev)
1267 {
1268         struct device *dev = &pdev->dev;
1269         struct bfin5xx_spi_master *platform_info;
1270         struct spi_master *master;
1271         struct master_data *drv_data;
1272         struct resource *res;
1273         int status = 0;
1274
1275         platform_info = dev->platform_data;
1276
1277         /* Allocate master with space for drv_data */
1278         master = spi_alloc_master(dev, sizeof(*drv_data));
1279         if (!master) {
1280                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1281                 return -ENOMEM;
1282         }
1283
1284         drv_data = spi_master_get_devdata(master);
1285         drv_data->master = master;
1286         drv_data->master_info = platform_info;
1287         drv_data->pdev = pdev;
1288         drv_data->pin_req = platform_info->pin_req;
1289
1290         /* the spi->mode bits supported by this driver: */
1291         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST;
1292
1293         master->bus_num = pdev->id;
1294         master->num_chipselect = platform_info->num_chipselect;
1295         master->cleanup = bfin_spi_cleanup;
1296         master->setup = bfin_spi_setup;
1297         master->transfer = bfin_spi_transfer;
1298
1299         /* Find and map our resources */
1300         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1301         if (res == NULL) {
1302                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1303                 status = -ENOENT;
1304                 goto out_error_get_res;
1305         }
1306
1307         drv_data->regs_base = ioremap(res->start, resource_size(res));
1308         if (drv_data->regs_base == NULL) {
1309                 dev_err(dev, "Cannot map IO\n");
1310                 status = -ENXIO;
1311                 goto out_error_ioremap;
1312         }
1313
1314         res = platform_get_resource(pdev, IORESOURCE_DMA, 0);
1315         if (res == NULL) {
1316                 dev_err(dev, "No DMA channel specified\n");
1317                 status = -ENOENT;
1318                 goto out_error_free_io;
1319         }
1320         drv_data->dma_channel = res->start;
1321
1322         drv_data->spi_irq = platform_get_irq(pdev, 0);
1323         if (drv_data->spi_irq < 0) {
1324                 dev_err(dev, "No spi pio irq specified\n");
1325                 status = -ENOENT;
1326                 goto out_error_free_io;
1327         }
1328
1329         /* Initial and start queue */
1330         status = bfin_spi_init_queue(drv_data);
1331         if (status != 0) {
1332                 dev_err(dev, "problem initializing queue\n");
1333                 goto out_error_queue_alloc;
1334         }
1335
1336         status = bfin_spi_start_queue(drv_data);
1337         if (status != 0) {
1338                 dev_err(dev, "problem starting queue\n");
1339                 goto out_error_queue_alloc;
1340         }
1341
1342         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1343         if (status != 0) {
1344                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1345                 goto out_error_queue_alloc;
1346         }
1347
1348         /* Reset SPI registers. If these registers were used by the boot loader,
1349          * the sky may fall on your head if you enable the dma controller.
1350          */
1351         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1352         write_FLAG(drv_data, 0xFF00);
1353
1354         /* Register with the SPI framework */
1355         platform_set_drvdata(pdev, drv_data);
1356         status = spi_register_master(master);
1357         if (status != 0) {
1358                 dev_err(dev, "problem registering spi master\n");
1359                 goto out_error_queue_alloc;
1360         }
1361
1362         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1363                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1364                 drv_data->dma_channel);
1365         return status;
1366
1367 out_error_queue_alloc:
1368         bfin_spi_destroy_queue(drv_data);
1369 out_error_free_io:
1370         iounmap((void *) drv_data->regs_base);
1371 out_error_ioremap:
1372 out_error_get_res:
1373         spi_master_put(master);
1374
1375         return status;
1376 }
1377
1378 /* stop hardware and remove the driver */
1379 static int __devexit bfin_spi_remove(struct platform_device *pdev)
1380 {
1381         struct master_data *drv_data = platform_get_drvdata(pdev);
1382         int status = 0;
1383
1384         if (!drv_data)
1385                 return 0;
1386
1387         /* Remove the queue */
1388         status = bfin_spi_destroy_queue(drv_data);
1389         if (status != 0)
1390                 return status;
1391
1392         /* Disable the SSP at the peripheral and SOC level */
1393         bfin_spi_disable(drv_data);
1394
1395         /* Release DMA */
1396         if (drv_data->master_info->enable_dma) {
1397                 if (dma_channel_active(drv_data->dma_channel))
1398                         free_dma(drv_data->dma_channel);
1399         }
1400
1401         if (drv_data->irq_requested) {
1402                 free_irq(drv_data->spi_irq, drv_data);
1403                 drv_data->irq_requested = 0;
1404         }
1405
1406         /* Disconnect from the SPI framework */
1407         spi_unregister_master(drv_data->master);
1408
1409         peripheral_free_list(drv_data->pin_req);
1410
1411         /* Prevent double remove */
1412         platform_set_drvdata(pdev, NULL);
1413
1414         return 0;
1415 }
1416
1417 #ifdef CONFIG_PM
1418 static int bfin_spi_suspend(struct platform_device *pdev, pm_message_t state)
1419 {
1420         struct master_data *drv_data = platform_get_drvdata(pdev);
1421         int status = 0;
1422
1423         status = bfin_spi_stop_queue(drv_data);
1424         if (status != 0)
1425                 return status;
1426
1427         /* stop hardware */
1428         bfin_spi_disable(drv_data);
1429
1430         return 0;
1431 }
1432
1433 static int bfin_spi_resume(struct platform_device *pdev)
1434 {
1435         struct master_data *drv_data = platform_get_drvdata(pdev);
1436         int status = 0;
1437
1438         /* Enable the SPI interface */
1439         bfin_spi_enable(drv_data);
1440
1441         /* Start the queue running */
1442         status = bfin_spi_start_queue(drv_data);
1443         if (status != 0) {
1444                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1445                 return status;
1446         }
1447
1448         return 0;
1449 }
1450 #else
1451 #define bfin_spi_suspend NULL
1452 #define bfin_spi_resume NULL
1453 #endif                          /* CONFIG_PM */
1454
1455 MODULE_ALIAS("platform:bfin-spi");
1456 static struct platform_driver bfin_spi_driver = {
1457         .driver = {
1458                 .name   = DRV_NAME,
1459                 .owner  = THIS_MODULE,
1460         },
1461         .suspend        = bfin_spi_suspend,
1462         .resume         = bfin_spi_resume,
1463         .remove         = __devexit_p(bfin_spi_remove),
1464 };
1465
1466 static int __init bfin_spi_init(void)
1467 {
1468         return platform_driver_probe(&bfin_spi_driver, bfin_spi_probe);
1469 }
1470 module_init(bfin_spi_init);
1471
1472 static void __exit bfin_spi_exit(void)
1473 {
1474         platform_driver_unregister(&bfin_spi_driver);
1475 }
1476 module_exit(bfin_spi_exit);