drivers/smc91111.c

   1 /*------------------------------------------------------------------------
   2  . smc91111.c
   3  . This is a driver for SMSC's 91C111 single-chip Ethernet device.
   4  .
   5  . (C) Copyright 2002
   6  . Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   7  . Rolf Offermanns <rof@sysgo.de>
   8  .
   9  . Copyright (C) 2001 Standard Microsystems Corporation (SMSC)
  10  .       Developed by Simple Network Magic Corporation (SNMC)
  11  . Copyright (C) 1996 by Erik Stahlman (ES)
  12  .
  13  . This program is free software; you can redistribute it and/or modify
  14  . it under the terms of the GNU General Public License as published by
  15  . the Free Software Foundation; either version 2 of the License, or
  16  . (at your option) any later version.
  17  .
  18  . This program is distributed in the hope that it will be useful,
  19  . but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  . MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  . GNU General Public License for more details.
  22  .
  23  . You should have received a copy of the GNU General Public License
  24  . along with this program; if not, write to the Free Software
  25  . Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  26  .
  27  . Information contained in this file was obtained from the LAN91C111
  28  . manual from SMC.  To get a copy, if you really want one, you can find
  29  . information under www.smsc.com.
  30  .
  31  .
  32  . "Features" of the SMC chip:
  33  .   Integrated PHY/MAC for 10/100BaseT Operation
  34  .   Supports internal and external MII
  35  .   Integrated 8K packet memory
  36  .   EEPROM interface for configuration
  37  .
  38  . Arguments:
  39  .      io      = for the base address
  40  .      irq     = for the IRQ
  41  .
  42  . author:
  43  .      Erik Stahlman                           ( erik@vt.edu )
  44  .      Daris A Nevil                           ( dnevil@snmc.com )
  45  .
  46  .
  47  . Hardware multicast code from Peter Cammaert ( pc@denkart.be )
  48  .
  49  . Sources:
  50  .    o   SMSC LAN91C111 databook (www.smsc.com)
  51  .    o   smc9194.c by Erik Stahlman
  52  .    o   skeleton.c by Donald Becker ( becker@cesdis.gsfc.nasa.gov )
  53  .
  54  . History:
  55  .      06/19/03  Richard Woodruff Made u-boot environment aware and added mac addr checks.
  56  .      10/17/01  Marco Hasewinkel Modify for DNP/1110
  57  .      07/25/01  Woojung Huh      Modify for ADS Bitsy
  58  .      04/25/01  Daris A Nevil    Initial public release through SMSC
  59  .      03/16/01  Daris A Nevil    Modified smc9194.c for use with LAN91C111
  60  ----------------------------------------------------------------------------*/
  61
  62 #include <common.h>
  63 #include <command.h>
  64 #include <config.h>
  65 #include "smc91111.h"
  66 #include <net.h>
  67
  68 #ifdef CONFIG_DRIVER_SMC91111
  69
  70 /* Use power-down feature of the chip */
  71 #define POWER_DOWN      0
  72
  73 #define NO_AUTOPROBE
  74
  75 #define SMC_DEBUG 0
  76
  77 #if SMC_DEBUG > 1
  78 static const char version[] =
  79         "smc91111.c:v1.0 04/25/01 by Daris A Nevil (dnevil@snmc.com)\n";
  80 #endif
  81
  82 /* Autonegotiation timeout in seconds */
  83 #ifndef CONFIG_SMC_AUTONEG_TIMEOUT
  84 #define CONFIG_SMC_AUTONEG_TIMEOUT 10
  85 #endif
  86
  87 /*------------------------------------------------------------------------
  88  .
  89  . Configuration options, for the experienced user to change.
  90  .
  91  -------------------------------------------------------------------------*/
  92
  93 /*
  94  . Wait time for memory to be free.  This probably shouldn't be
  95  . tuned that much, as waiting for this means nothing else happens
  96  . in the system
  97 */
  98 #define MEMORY_WAIT_TIME 16
  99
 100
 101 #if (SMC_DEBUG > 2 )
 102 #define PRINTK3(args...) printf(args)
 103 #else
 104 #define PRINTK3(args...)
 105 #endif
 106
 107 #if SMC_DEBUG > 1
 108 #define PRINTK2(args...) printf(args)
 109 #else
 110 #define PRINTK2(args...)
 111 #endif
 112
 113 #ifdef SMC_DEBUG
 114 #define PRINTK(args...) printf(args)
 115 #else
 116 #define PRINTK(args...)
 117 #endif
 118
 119
 120 /*------------------------------------------------------------------------
 121  .
 122  . The internal workings of the driver.  If you are changing anything
 123  . here with the SMC stuff, you should have the datasheet and know
 124  . what you are doing.
 125  .
 126  -------------------------------------------------------------------------*/
 127 #define CARDNAME "LAN91C111"
 128
 129 /* Memory sizing constant */
 130 #define LAN91C111_MEMORY_MULTIPLIER     (1024*2)
 131
 132 #ifndef CONFIG_SMC91111_BASE
 133 #define CONFIG_SMC91111_BASE 0x20000300
 134 #endif
 135
 136 #define SMC_BASE_ADDRESS CONFIG_SMC91111_BASE
 137
 138 #define SMC_DEV_NAME "SMC91111"
 139 #define SMC_PHY_ADDR 0x0000
 140 #define SMC_ALLOC_MAX_TRY 5
 141 #define SMC_TX_TIMEOUT 30
 142
 143 #define SMC_PHY_CLOCK_DELAY 1000
 144
 145 #define ETH_ZLEN 60
 146
 147 #ifdef  CONFIG_SMC_USE_32_BIT
 148 #define USE_32_BIT  1
 149 #else
 150 #undef USE_32_BIT
 151 #endif
 152 /*-----------------------------------------------------------------
 153  .
 154  .  The driver can be entered at any of the following entry points.
 155  .
 156  .------------------------------------------------------------------  */
 157
 158 extern int eth_init(bd_t *bd);
 159 extern void eth_halt(void);
 160 extern int eth_rx(void);
 161 extern int eth_send(volatile void *packet, int length);
 162
 163
 164 /*
 165  . This is called by  register_netdev().  It is responsible for
 166  . checking the portlist for the SMC9000 series chipset.  If it finds
 167  . one, then it will initialize the device, find the hardware information,
 168  . and sets up the appropriate device parameters.
 169  . NOTE: Interrupts are *OFF* when this procedure is called.
 170  .
 171  . NB:This shouldn't be static since it is referred to externally.
 172 */
 173 int smc_init(void);
 174
 175 /*
 176  . This is called by  unregister_netdev().  It is responsible for
 177  . cleaning up before the driver is finally unregistered and discarded.
 178 */
 179 void smc_destructor(void);
 180
 181 /*
 182  . The kernel calls this function when someone wants to use the device,
 183  . typically 'ifconfig ethX up'.
 184 */
 185 static int smc_open(bd_t *bd);
 186
 187
 188 /*
 189  . This is called by the kernel in response to 'ifconfig ethX down'.  It
 190  . is responsible for cleaning up everything that the open routine
 191  . does, and maybe putting the card into a powerdown state.
 192 */
 193 static int smc_close(void);
 194
 195 /*
 196  . Configures the PHY through the MII Management interface
 197 */
 198 #ifndef CONFIG_SMC91111_EXT_PHY
 199 static void smc_phy_configure(void);
 200 #endif /* !CONFIG_SMC91111_EXT_PHY */
 201
 202 /*
 203  . This is a separate procedure to handle the receipt of a packet, to
 204  . leave the interrupt code looking slightly cleaner
 205 */
 206 static int smc_rcv(void);
 207
 208 /* See if a MAC address is defined in the current environment. If so use it. If not
 209  . print a warning and set the environment and other globals with the default.
 210  . If an EEPROM is present it really should be consulted.
 211 */
 212 int smc_get_ethaddr(bd_t *bd);
 213 int get_rom_mac(char *v_rom_mac);
 214
 215 /*
 216  ------------------------------------------------------------
 217  .
 218  . Internal routines
 219  .
 220  ------------------------------------------------------------
 221 */
 222
 223 #ifdef CONFIG_SMC_USE_IOFUNCS
 224 /*
 225  * input and output functions
 226  *
 227  * Implemented due to inx,outx macros accessing the device improperly
 228  * and putting the device into an unkown state.
 229  *
 230  * For instance, on Sharp LPD7A400 SDK, affects were chip memory
 231  * could not be free'd (hence the alloc failures), duplicate packets,
 232  * packets being corrupt (shifted) on the wire, etc.  Switching to the
 233  * inx,outx functions fixed this problem.
 234  */
 235 static inline word SMC_inw(dword offset);
 236 static inline void SMC_outw(word value, dword offset);
 237 static inline byte SMC_inb(dword offset);
 238 static inline void SMC_outb(byte value, dword offset);
 239 static inline void SMC_insw(dword offset, volatile uchar* buf, dword len);
 240 static inline void SMC_outsw(dword offset, uchar* buf, dword len);
 241
 242 #define barrier() __asm__ __volatile__("": : :"memory")
 243
 244 static inline word SMC_inw(dword offset)
 245 {
 246         word v;
 247         v = *((volatile word*)(SMC_BASE_ADDRESS+offset));
 248         barrier(); *(volatile u32*)(0xc0000000);
 249         return v;
 250 }
 251
 252 static inline void SMC_outw(word value, dword offset)
 253 {
 254         *((volatile word*)(SMC_BASE_ADDRESS+offset)) = value;
 255         barrier(); *(volatile u32*)(0xc0000000);
 256 }
 257
 258 static inline byte SMC_inb(dword offset)
 259 {
 260         word  _w;
 261
 262         _w = SMC_inw(offset & ~((dword)1));
 263         return (offset & 1) ? (byte)(_w >> 8) : (byte)(_w);
 264 }
 265
 266 static inline void SMC_outb(byte value, dword offset)
 267 {
 268         word  _w;
 269
 270         _w = SMC_inw(offset & ~((dword)1));
 271         if (offset & 1)
 272                         *((volatile word*)(SMC_BASE_ADDRESS+(offset & ~((dword)1)))) = (value<<8) | (_w & 0x00ff);
 273         else
 274                         *((volatile word*)(SMC_BASE_ADDRESS+offset)) = value | (_w & 0xff00);
 275 }
 276
 277 static inline void SMC_insw(dword offset, volatile uchar* buf, dword len)
 278 {
 279         while (len-- > 0) {
 280                 *((word*)buf)++ = SMC_inw(offset);
 281                 barrier(); *((volatile u32*)(0xc0000000));
 282         }
 283 }
 284
 285 static inline void SMC_outsw(dword offset, uchar* buf, dword len)
 286 {
 287         while (len-- > 0) {
 288                 SMC_outw(*((word*)buf)++, offset);
 289                 barrier(); *(volatile u32*)(0xc0000000);
 290         }
 291 }
 292 #endif  /* CONFIG_SMC_USE_IOFUNCS */
 293
 294 static char unsigned smc_mac_addr[6] = {0x02, 0x80, 0xad, 0x20, 0x31, 0xb8};
 295
 296 /*
 297  * This function must be called before smc_open() if you want to override
 298  * the default mac address.
 299  */
 300
 301 void smc_set_mac_addr(const char *addr) {
 302         int i;
 303
 304         for (i=0; i < sizeof(smc_mac_addr); i++){
 305                 smc_mac_addr[i] = addr[i];
 306         }
 307 }
 308
 309 /*
 310  * smc_get_macaddr is no longer used. If you want to override the default
 311  * mac address, call smc_get_mac_addr as a part of the board initialization.
 312  */
 313
 314 #if 0
 315 void smc_get_macaddr( byte *addr ) {
 316         /* MAC ADDRESS AT FLASHBLOCK 1 / OFFSET 0x10 */
 317         unsigned char *dnp1110_mac = (unsigned char *) (0xE8000000 + 0x20010);
 318         int i;
 319
 320
 321         for (i=0; i<6; i++) {
 322             addr[0] = *(dnp1110_mac+0);
 323             addr[1] = *(dnp1110_mac+1);
 324             addr[2] = *(dnp1110_mac+2);
 325             addr[3] = *(dnp1110_mac+3);
 326             addr[4] = *(dnp1110_mac+4);
 327             addr[5] = *(dnp1110_mac+5);
 328         }
 329 }
 330 #endif /* 0 */
 331
 332 /***********************************************
 333  * Show available memory                       *
 334  ***********************************************/
 335 void dump_memory_info(void)
 336 {
 337         word mem_info;
 338         word old_bank;
 339
 340         old_bank = SMC_inw(BANK_SELECT)&0xF;
 341
 342         SMC_SELECT_BANK(0);
 343         mem_info = SMC_inw( MIR_REG );
 344         PRINTK2("Memory: %4d available\n", (mem_info >> 8)*2048);
 345
 346         SMC_SELECT_BANK(old_bank);
 347 }
 348 /*
 349  . A rather simple routine to print out a packet for debugging purposes.
 350 */
 351 #if SMC_DEBUG > 2
 352 static void print_packet( byte *, int );
 353 #endif
 354
 355 #define tx_done(dev) 1
 356
 357
 358 /* this does a soft reset on the device */
 359 static void smc_reset( void );
 360
 361 /* Enable Interrupts, Receive, and Transmit */
 362 static void smc_enable( void );
 363
 364 /* this puts the device in an inactive state */
 365 static void smc_shutdown( void );
 366
 367 /* Routines to Read and Write the PHY Registers across the
 368    MII Management Interface
 369 */
 370
 371 #ifndef CONFIG_SMC91111_EXT_PHY
 372 static word smc_read_phy_register(byte phyreg);
 373 static void smc_write_phy_register(byte phyreg, word phydata);
 374 #endif /* !CONFIG_SMC91111_EXT_PHY */
 375
 376
 377 static int poll4int (byte mask, int timeout)
 378 {
 379         int tmo = get_timer (0) + timeout * CFG_HZ;
 380         int is_timeout = 0;
 381         word old_bank = SMC_inw (BSR_REG);
 382
 383         PRINTK2 ("Polling...\n");
 384         SMC_SELECT_BANK (2);
 385         while ((SMC_inw (SMC91111_INT_REG) & mask) == 0) {
 386                 if (get_timer (0) >= tmo) {
 387                         is_timeout = 1;
 388                         break;
 389                 }
 390         }
 391
 392         /* restore old bank selection */
 393         SMC_SELECT_BANK (old_bank);
 394
 395         if (is_timeout)
 396                 return 1;
 397         else
 398                 return 0;
 399 }
 400
 401 /* Only one release command at a time, please */
 402 static inline void smc_wait_mmu_release_complete (void)
 403 {
 404         int count = 0;
 405
 406         /* assume bank 2 selected */
 407         while (SMC_inw (MMU_CMD_REG) & MC_BUSY) {
 408                 udelay (1);     /* Wait until not busy */
 409                 if (++count > 200)
 410                         break;
 411         }
 412 }
 413
 414 /*
 415  . Function: smc_reset( void )
 416  . Purpose:
 417  .      This sets the SMC91111 chip to its normal state, hopefully from whatever
 418  .      mess that any other DOS driver has put it in.
 419  .
 420  . Maybe I should reset more registers to defaults in here?  SOFTRST  should
 421  . do that for me.
 422  .
 423  . Method:
 424  .      1.  send a SOFT RESET
 425  .      2.  wait for it to finish
 426  .      3.  enable autorelease mode
 427  .      4.  reset the memory management unit
 428  .      5.  clear all interrupts
 429  .
 430 */
 431 static void smc_reset (void)
 432 {
 433         PRINTK2 ("%s: smc_reset\n", SMC_DEV_NAME);
 434
 435         /* This resets the registers mostly to defaults, but doesn't
 436            affect EEPROM.  That seems unnecessary */
 437         SMC_SELECT_BANK (0);
 438         SMC_outw (RCR_SOFTRST, RCR_REG);
 439
 440         /* Setup the Configuration Register */
 441         /* This is necessary because the CONFIG_REG is not affected */
 442         /* by a soft reset */
 443
 444         SMC_SELECT_BANK (1);
 445 #if defined(CONFIG_SMC91111_EXT_PHY)
 446         SMC_outw (CONFIG_DEFAULT | CONFIG_EXT_PHY, CONFIG_REG);
 447 #else
 448         SMC_outw (CONFIG_DEFAULT, CONFIG_REG);
 449 #endif
 450
 451
 452         /* Release from possible power-down state */
 453         /* Configuration register is not affected by Soft Reset */
 454         SMC_outw (SMC_inw (CONFIG_REG) | CONFIG_EPH_POWER_EN, CONFIG_REG);
 455
 456         SMC_SELECT_BANK (0);
 457
 458         /* this should pause enough for the chip to be happy */
 459         udelay (10);
 460
 461         /* Disable transmit and receive functionality */
 462         SMC_outw (RCR_CLEAR, RCR_REG);
 463         SMC_outw (TCR_CLEAR, TCR_REG);
 464
 465         /* set the control register */
 466         SMC_SELECT_BANK (1);
 467         SMC_outw (CTL_DEFAULT, CTL_REG);
 468
 469         /* Reset the MMU */
 470         SMC_SELECT_BANK (2);
 471         smc_wait_mmu_release_complete ();
 472         SMC_outw (MC_RESET, MMU_CMD_REG);
 473         while (SMC_inw (MMU_CMD_REG) & MC_BUSY)
 474                 udelay (1);     /* Wait until not busy */
 475
 476         /* Note:  It doesn't seem that waiting for the MMU busy is needed here,
 477            but this is a place where future chipsets _COULD_ break.  Be wary
 478            of issuing another MMU command right after this */
 479
 480         /* Disable all interrupts */
 481         SMC_outb (0, IM_REG);
 482 }
 483
 484 /*
 485  . Function: smc_enable
 486  . Purpose: let the chip talk to the outside work
 487  . Method:
 488  .      1.  Enable the transmitter
 489  .      2.  Enable the receiver
 490  .      3.  Enable interrupts
 491 */
 492 static void smc_enable()
 493 {
 494         PRINTK2("%s: smc_enable\n", SMC_DEV_NAME);
 495         SMC_SELECT_BANK( 0 );
 496         /* see the header file for options in TCR/RCR DEFAULT*/
 497         SMC_outw( TCR_DEFAULT, TCR_REG );
 498         SMC_outw( RCR_DEFAULT, RCR_REG );
 499
 500         /* clear MII_DIS */
 501 /*      smc_write_phy_register(PHY_CNTL_REG, 0x0000); */
 502 }
 503
 504 /*
 505  . Function: smc_shutdown
 506  . Purpose:  closes down the SMC91xxx chip.
 507  . Method:
 508  .      1. zero the interrupt mask
 509  .      2. clear the enable receive flag
 510  .      3. clear the enable xmit flags
 511  .
 512  . TODO:
 513  .   (1) maybe utilize power down mode.
 514  .      Why not yet?  Because while the chip will go into power down mode,
 515  .      the manual says that it will wake up in response to any I/O requests
 516  .      in the register space.   Empirical results do not show this working.
 517 */
 518 static void smc_shutdown()
 519 {
 520         PRINTK2(CARDNAME ": smc_shutdown\n");
 521
 522         /* no more interrupts for me */
 523         SMC_SELECT_BANK( 2 );
 524         SMC_outb( 0, IM_REG );
 525
 526         /* and tell the card to stay away from that nasty outside world */
 527         SMC_SELECT_BANK( 0 );
 528         SMC_outb( RCR_CLEAR, RCR_REG );
 529         SMC_outb( TCR_CLEAR, TCR_REG );
 530 }
 531
 532
 533 /*
 534  . Function:  smc_hardware_send_packet(struct net_device * )
 535  . Purpose:
 536  .      This sends the actual packet to the SMC9xxx chip.
 537  .
 538  . Algorithm:
 539  .      First, see if a saved_skb is available.
 540  .              ( this should NOT be called if there is no 'saved_skb'
 541  .      Now, find the packet number that the chip allocated
 542  .      Point the data pointers at it in memory
 543  .      Set the length word in the chip's memory
 544  .      Dump the packet to chip memory
 545  .      Check if a last byte is needed ( odd length packet )
 546  .              if so, set the control flag right
 547  .      Tell the card to send it
 548  .      Enable the transmit interrupt, so I know if it failed
 549  .      Free the kernel data if I actually sent it.
 550 */
 551 static int smc_send_packet (volatile void *packet, int packet_length)
 552 {
 553         byte packet_no;
 554         unsigned long ioaddr;
 555         byte *buf;
 556         int length;
 557         int numPages;
 558         int try = 0;
 559         int time_out;
 560         byte status;
 561         byte saved_pnr;
 562         word saved_ptr;
 563
 564         /* save PTR and PNR registers before manipulation */
 565         SMC_SELECT_BANK (2);
 566         saved_pnr = SMC_inb( PN_REG );
 567         saved_ptr = SMC_inw( PTR_REG );
 568
 569         PRINTK3 ("%s: smc_hardware_send_packet\n", SMC_DEV_NAME);
 570
 571         length = ETH_ZLEN < packet_length ? packet_length : ETH_ZLEN;
 572
 573         /* allocate memory
 574          ** The MMU wants the number of pages to be the number of 256 bytes
 575          ** 'pages', minus 1 ( since a packet can't ever have 0 pages :) )
 576          **
 577          ** The 91C111 ignores the size bits, but the code is left intact
 578          ** for backwards and future compatibility.
 579          **
 580          ** Pkt size for allocating is data length +6 (for additional status
 581          ** words, length and ctl!)
 582          **
 583          ** If odd size then last byte is included in this header.
 584          */
 585         numPages = ((length & 0xfffe) + 6);
 586         numPages >>= 8;         /* Divide by 256 */
 587
 588         if (numPages > 7) {
 589                 printf ("%s: Far too big packet error. \n", SMC_DEV_NAME);
 590                 return 0;
 591         }
 592
 593         /* now, try to allocate the memory */
 594         SMC_SELECT_BANK (2);
 595         SMC_outw (MC_ALLOC | numPages, MMU_CMD_REG);
 596
 597         /* FIXME: the ALLOC_INT bit never gets set *
 598          * so the following will always give a     *
 599          * memory allocation error.                *
 600          * same code works in armboot though       *
 601          * -ro
 602          */
 603
 604 again:
 605         try++;
 606         time_out = MEMORY_WAIT_TIME;
 607         do {
 608                 status = SMC_inb (SMC91111_INT_REG);
 609                 if (status & IM_ALLOC_INT) {
 610                         /* acknowledge the interrupt */
 611                         SMC_outb (IM_ALLOC_INT, SMC91111_INT_REG);
 612                         break;
 613                 }
 614         } while (--time_out);
 615
 616         if (!time_out) {
 617                 PRINTK2 ("%s: memory allocation, try %d failed ...\n",
 618                          SMC_DEV_NAME, try);
 619                 if (try < SMC_ALLOC_MAX_TRY)
 620                         goto again;
 621                 else
 622                         return 0;
 623         }
 624
 625         PRINTK2 ("%s: memory allocation, try %d succeeded ...\n",
 626                  SMC_DEV_NAME, try);
 627
 628         /* I can send the packet now.. */
 629
 630         ioaddr = SMC_BASE_ADDRESS;
 631
 632         buf = (byte *) packet;
 633
 634         /* If I get here, I _know_ there is a packet slot waiting for me */
 635         packet_no = SMC_inb (AR_REG);
 636         if (packet_no & AR_FAILED) {
 637                 /* or isn't there?  BAD CHIP! */
 638                 printf ("%s: Memory allocation failed. \n", SMC_DEV_NAME);
 639                 return 0;
 640         }
 641
 642         /* we have a packet address, so tell the card to use it */
 643 #ifndef CONFIG_XAENIAX
 644         SMC_outb (packet_no, PN_REG);
 645 #else
 646         /* On Xaeniax board, we can't use SMC_outb here because that way
 647          * the Allocate MMU command will end up written to the command register
 648          * as well, which will lead to a problem.
 649          */
 650         SMC_outl (packet_no << 16, 0);
 651 #endif
 652         /* do not write new ptr value if Write data fifo not empty */
 653         while ( saved_ptr & PTR_NOTEMPTY )
 654                 printf ("Write data fifo not empty!\n");
 655
 656         /* point to the beginning of the packet */
 657         SMC_outw (PTR_AUTOINC, PTR_REG);
 658
 659         PRINTK3 ("%s: Trying to xmit packet of length %x\n",
 660                  SMC_DEV_NAME, length);
 661
 662 #if SMC_DEBUG > 2
 663         printf ("Transmitting Packet\n");
 664         print_packet (buf, length);
 665 #endif
 666
 667         /* send the packet length ( +6 for status, length and ctl byte )
 668            and the status word ( set to zeros ) */
 669 #ifdef USE_32_BIT
 670         SMC_outl ((length + 6) << 16, SMC91111_DATA_REG);
 671 #else
 672         SMC_outw (0, SMC91111_DATA_REG);
 673         /* send the packet length ( +6 for status words, length, and ctl */
 674         SMC_outw ((length + 6), SMC91111_DATA_REG);
 675 #endif
 676
 677         /* send the actual data
 678            . I _think_ it's faster to send the longs first, and then
 679            . mop up by sending the last word.  It depends heavily
 680            . on alignment, at least on the 486.  Maybe it would be
 681            . a good idea to check which is optimal?  But that could take
 682            . almost as much time as is saved?
 683          */
 684 #ifdef USE_32_BIT
 685         SMC_outsl (SMC91111_DATA_REG, buf, length >> 2);
 686         if (length & 0x2)
 687                 SMC_outw (*((word *) (buf + (length & 0xFFFFFFFC))),
 688                           SMC91111_DATA_REG);
 689 #else
 690         SMC_outsw (SMC91111_DATA_REG, buf, (length) >> 1);
 691 #endif /* USE_32_BIT */
 692
 693         /* Send the last byte, if there is one.   */
 694         if ((length & 1) == 0) {
 695                 SMC_outw (0, SMC91111_DATA_REG);
 696         } else {
 697                 SMC_outw (buf[length - 1] | 0x2000, SMC91111_DATA_REG);
 698         }
 699
 700         /* and let the chipset deal with it */
 701         SMC_outw (MC_ENQUEUE, MMU_CMD_REG);
 702
 703         /* poll for TX INT */
 704         /* if (poll4int (IM_TX_INT, SMC_TX_TIMEOUT)) { */
 705         /* poll for TX_EMPTY INT - autorelease enabled */
 706         if (poll4int(IM_TX_EMPTY_INT, SMC_TX_TIMEOUT)) {
 707                 /* sending failed */
 708                 PRINTK2 ("%s: TX timeout, sending failed...\n", SMC_DEV_NAME);
 709
 710                 /* release packet */
 711                 /* no need to release, MMU does that now */
 712 #ifdef CONFIG_XAENIAX
 713                  SMC_outw (MC_FREEPKT, MMU_CMD_REG);
 714 #endif
 715
 716                 /* wait for MMU getting ready (low) */
 717                 while (SMC_inw (MMU_CMD_REG) & MC_BUSY) {
 718                         udelay (10);
 719                 }
 720
 721                 PRINTK2 ("MMU ready\n");
 722
 723
 724                 return 0;
 725         } else {
 726                 /* ack. int */
 727                 SMC_outb (IM_TX_EMPTY_INT, SMC91111_INT_REG);
 728                 /* SMC_outb (IM_TX_INT, SMC91111_INT_REG); */
 729                 PRINTK2 ("%s: Sent packet of length %d \n", SMC_DEV_NAME,
 730                          length);
 731
 732                 /* release packet */
 733                 /* no need to release, MMU does that now */
 734 #ifdef CONFIG_XAENIAX
 735                 SMC_outw (MC_FREEPKT, MMU_CMD_REG);
 736 #endif
 737
 738                 /* wait for MMU getting ready (low) */
 739                 while (SMC_inw (MMU_CMD_REG) & MC_BUSY) {
 740                         udelay (10);
 741                 }
 742
 743                 PRINTK2 ("MMU ready\n");
 744
 745
 746         }
 747
 748         /* restore previously saved registers */
 749 #ifndef CONFIG_XAENIAX
 750         SMC_outb( saved_pnr, PN_REG );
 751 #else
 752         /* On Xaeniax board, we can't use SMC_outb here because that way
 753          * the Allocate MMU command will end up written to the command register
 754          * as well, which will lead to a problem.
 755          */
 756         SMC_outl(saved_pnr << 16, 0);
 757 #endif
 758         SMC_outw( saved_ptr, PTR_REG );
 759
 760         return length;
 761 }
 762
 763 /*-------------------------------------------------------------------------
 764  |
 765  | smc_destructor( struct net_device * dev )
 766  |   Input parameters:
 767  |      dev, pointer to the device structure
 768  |
 769  |   Output:
 770  |      None.
 771  |
 772  ---------------------------------------------------------------------------
 773 */
 774 void smc_destructor()
 775 {
 776         PRINTK2(CARDNAME ": smc_destructor\n");
 777 }
 778
 779
 780 /*
 781  * Open and Initialize the board
 782  *
 783  * Set up everything, reset the card, etc ..
 784  *
 785  */
 786 static int smc_open (bd_t * bd)
 787 {
 788         int i, err;
 789
 790         PRINTK2 ("%s: smc_open\n", SMC_DEV_NAME);
 791
 792         /* reset the hardware */
 793         smc_reset ();
 794         smc_enable ();
 795
 796         /* Configure the PHY */
 797 #ifndef CONFIG_SMC91111_EXT_PHY
 798         smc_phy_configure ();
 799 #endif
 800
 801         /* conservative setting (10Mbps, HalfDuplex, no AutoNeg.) */
 802 /*      SMC_SELECT_BANK(0); */
 803 /*      SMC_outw(0, RPC_REG); */
 804         SMC_SELECT_BANK (1);
 805
 806         err = smc_get_ethaddr (bd);     /* set smc_mac_addr, and sync it with u-boot globals */
 807         if (err < 0) {
 808                 memset (bd->bi_enetaddr, 0, 6); /* hack to make error stick! upper code will abort if not set */
 809                 return (-1);    /* upper code ignores this, but NOT bi_enetaddr */
 810         }
 811 #ifdef USE_32_BIT
 812         for (i = 0; i < 6; i += 2) {
 813                 word address;
 814
 815                 address = smc_mac_addr[i + 1] << 8;
 816                 address |= smc_mac_addr[i];
 817                 SMC_outw (address, (ADDR0_REG + i));
 818         }
 819 #else
 820         for (i = 0; i < 6; i++)
 821                 SMC_outb (smc_mac_addr[i], (ADDR0_REG + i));
 822 #endif
 823
 824         return 0;
 825 }
 826
 827 /*-------------------------------------------------------------
 828  .
 829  . smc_rcv -  receive a packet from the card
 830  .
 831  . There is ( at least ) a packet waiting to be read from
 832  . chip-memory.
 833  .
 834  . o Read the status
 835  . o If an error, record it
 836  . o otherwise, read in the packet
 837  --------------------------------------------------------------
 838 */
 839 static int smc_rcv()
 840 {
 841         int     packet_number;
 842         word    status;
 843         word    packet_length;
 844         int     is_error = 0;
 845 #ifdef USE_32_BIT
 846         dword stat_len;
 847 #endif
 848         byte saved_pnr;
 849         word saved_ptr;
 850
 851         SMC_SELECT_BANK(2);
 852         /* save PTR and PTR registers */
 853         saved_pnr = SMC_inb( PN_REG );
 854         saved_ptr = SMC_inw( PTR_REG );
 855
 856         packet_number = SMC_inw( RXFIFO_REG );
 857
 858         if ( packet_number & RXFIFO_REMPTY ) {
 859
 860                 return 0;
 861         }
 862
 863         PRINTK3("%s: smc_rcv\n", SMC_DEV_NAME);
 864         /*  start reading from the start of the packet */
 865         SMC_outw( PTR_READ | PTR_RCV | PTR_AUTOINC, PTR_REG );
 866
 867         /* First two words are status and packet_length */
 868 #ifdef USE_32_BIT
 869         stat_len = SMC_inl(SMC91111_DATA_REG);
 870         status = stat_len & 0xffff;
 871         packet_length = stat_len >> 16;
 872 #else
 873         status          = SMC_inw( SMC91111_DATA_REG );
 874         packet_length   = SMC_inw( SMC91111_DATA_REG );
 875 #endif
 876
 877         packet_length &= 0x07ff;  /* mask off top bits */
 878
 879         PRINTK2("RCV: STATUS %4x LENGTH %4x\n", status, packet_length );
 880
 881         if ( !(status & RS_ERRORS ) ){
 882                 /* Adjust for having already read the first two words */
 883                 packet_length -= 4; /*4; */
 884
 885
 886                 /* set odd length for bug in LAN91C111, */
 887                 /* which never sets RS_ODDFRAME */
 888                 /* TODO ? */
 889
 890
 891 #ifdef USE_32_BIT
 892                 PRINTK3(" Reading %d dwords (and %d bytes) \n",
 893                         packet_length >> 2, packet_length & 3 );
 894                 /* QUESTION:  Like in the TX routine, do I want
 895                    to send the DWORDs or the bytes first, or some
 896                    mixture.  A mixture might improve already slow PIO
 897                    performance  */
 898                 SMC_insl( SMC91111_DATA_REG , NetRxPackets[0], packet_length >> 2 );
 899                 /* read the left over bytes */
 900                 if (packet_length & 3) {
 901                         int i;
 902
 903                         byte *tail = (byte *)(NetRxPackets[0] + (packet_length & ~3));
 904                         dword leftover = SMC_inl(SMC91111_DATA_REG);
 905                         for (i=0; i<(packet_length & 3); i++)
 906                                 *tail++ = (byte) (leftover >> (8*i)) & 0xff;
 907                 }
 908 #else
 909                 PRINTK3(" Reading %d words and %d byte(s) \n",
 910                         (packet_length >> 1 ), packet_length & 1 );
 911                 SMC_insw(SMC91111_DATA_REG , NetRxPackets[0], packet_length >> 1);
 912
 913 #endif /* USE_32_BIT */
 914
 915 #if     SMC_DEBUG > 2
 916                 printf("Receiving Packet\n");
 917                 print_packet( NetRxPackets[0], packet_length );
 918 #endif
 919         } else {
 920                 /* error ... */
 921                 /* TODO ? */
 922                 is_error = 1;
 923         }
 924
 925         while ( SMC_inw( MMU_CMD_REG ) & MC_BUSY )
 926                 udelay(1); /* Wait until not busy */
 927
 928         /*  error or good, tell the card to get rid of this packet */
 929         SMC_outw( MC_RELEASE, MMU_CMD_REG );
 930
 931         while ( SMC_inw( MMU_CMD_REG ) & MC_BUSY )
 932                 udelay(1); /* Wait until not busy */
 933
 934         /* restore saved registers */
 935 #ifndef CONFIG_XAENIAX
 936         SMC_outb( saved_pnr, PN_REG );
 937 #else
 938         /* On Xaeniax board, we can't use SMC_outb here because that way
 939          * the Allocate MMU command will end up written to the command register
 940          * as well, which will lead to a problem.
 941          */
 942         SMC_outl( saved_pnr << 16, 0);
 943 #endif
 944         SMC_outw( saved_ptr, PTR_REG );
 945
 946         if (!is_error) {
 947                 /* Pass the packet up to the protocol layers. */
 948                 NetReceive(NetRxPackets[0], packet_length);
 949                 return packet_length;
 950         } else {
 951                 return 0;
 952         }
 953
 954 }
 955
 956
 957 /*----------------------------------------------------
 958  . smc_close
 959  .
 960  . this makes the board clean up everything that it can
 961  . and not talk to the outside world.   Caused by
 962  . an 'ifconfig ethX down'
 963  .
 964  -----------------------------------------------------*/
 965 static int smc_close()
 966 {
 967         PRINTK2("%s: smc_close\n", SMC_DEV_NAME);
 968
 969         /* clear everything */
 970         smc_shutdown();
 971
 972         return 0;
 973 }
 974
 975
 976 #if 0
 977 /*------------------------------------------------------------
 978  . Modify a bit in the LAN91C111 register set
 979  .-------------------------------------------------------------*/
 980 static word smc_modify_regbit(int bank, int ioaddr, int reg,
 981         unsigned int bit, int val)
 982 {
 983         word regval;
 984
 985         SMC_SELECT_BANK( bank );
 986
 987         regval = SMC_inw( reg );
 988         if (val)
 989                 regval |= bit;
 990         else
 991                 regval &= ~bit;
 992
 993         SMC_outw( regval, 0 );
 994         return(regval);
 995 }
 996
 997
 998 /*------------------------------------------------------------
 999  . Retrieve a bit in the LAN91C111 register set
1000  .-------------------------------------------------------------*/
1001 static int smc_get_regbit(int bank, int ioaddr, int reg, unsigned int bit)
1002 {
1003         SMC_SELECT_BANK( bank );
1004         if ( SMC_inw( reg ) & bit)
1005                 return(1);
1006         else
1007                 return(0);
1008 }
1009
1010
1011 /*------------------------------------------------------------
1012  . Modify a LAN91C111 register (word access only)
1013  .-------------------------------------------------------------*/
1014 static void smc_modify_reg(int bank, int ioaddr, int reg, word val)
1015 {
1016         SMC_SELECT_BANK( bank );
1017         SMC_outw( val, reg );
1018 }
1019
1020
1021 /*------------------------------------------------------------
1022  . Retrieve a LAN91C111 register (word access only)
1023  .-------------------------------------------------------------*/
1024 static int smc_get_reg(int bank, int ioaddr, int reg)
1025 {
1026         SMC_SELECT_BANK( bank );
1027         return(SMC_inw( reg ));
1028 }
1029
1030 #endif /* 0 */
1031
1032 /*---PHY CONTROL AND CONFIGURATION----------------------------------------- */
1033
1034 #if (SMC_DEBUG > 2 )
1035
1036 /*------------------------------------------------------------
1037  . Debugging function for viewing MII Management serial bitstream
1038  .-------------------------------------------------------------*/
1039 static void smc_dump_mii_stream (byte * bits, int size)
1040 {
1041         int i;
1042
1043         printf ("BIT#:");
1044         for (i = 0; i < size; ++i) {
1045                 printf ("%d", i % 10);
1046         }
1047
1048         printf ("\nMDOE:");
1049         for (i = 0; i < size; ++i) {
1050                 if (bits[i] & MII_MDOE)
1051                         printf ("1");
1052                 else
1053                         printf ("0");
1054         }
1055
1056         printf ("\nMDO :");
1057         for (i = 0; i < size; ++i) {
1058                 if (bits[i] & MII_MDO)
1059                         printf ("1");
1060                 else
1061                         printf ("0");
1062         }
1063
1064         printf ("\nMDI :");
1065         for (i = 0; i < size; ++i) {
1066                 if (bits[i] & MII_MDI)
1067                         printf ("1");
1068                 else
1069                         printf ("0");
1070         }
1071
1072         printf ("\n");
1073 }
1074 #endif
1075
1076 /*------------------------------------------------------------
1077  . Reads a register from the MII Management serial interface
1078  .-------------------------------------------------------------*/
1079 #ifndef CONFIG_SMC91111_EXT_PHY
1080 static word smc_read_phy_register (byte phyreg)
1081 {
1082         int oldBank;
1083         int i;
1084         byte mask;
1085         word mii_reg;
1086         byte bits[64];
1087         int clk_idx = 0;
1088         int input_idx;
1089         word phydata;
1090         byte phyaddr = SMC_PHY_ADDR;
1091
1092         /* 32 consecutive ones on MDO to establish sync */
1093         for (i = 0; i < 32; ++i)
1094                 bits[clk_idx++] = MII_MDOE | MII_MDO;
1095
1096         /* Start code <01> */
1097         bits[clk_idx++] = MII_MDOE;
1098         bits[clk_idx++] = MII_MDOE | MII_MDO;
1099
1100         /* Read command <10> */
1101         bits[clk_idx++] = MII_MDOE | MII_MDO;
1102         bits[clk_idx++] = MII_MDOE;
1103
1104         /* Output the PHY address, msb first */
1105         mask = (byte) 0x10;
1106         for (i = 0; i < 5; ++i) {
1107                 if (phyaddr & mask)
1108                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1109                 else
1110                         bits[clk_idx++] = MII_MDOE;
1111
1112                 /* Shift to next lowest bit */
1113                 mask >>= 1;
1114         }
1115
1116         /* Output the phy register number, msb first */
1117         mask = (byte) 0x10;
1118         for (i = 0; i < 5; ++i) {
1119                 if (phyreg & mask)
1120                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1121                 else
1122                         bits[clk_idx++] = MII_MDOE;
1123
1124                 /* Shift to next lowest bit */
1125                 mask >>= 1;
1126         }
1127
1128         /* Tristate and turnaround (2 bit times) */
1129         bits[clk_idx++] = 0;
1130         /*bits[clk_idx++] = 0; */
1131
1132         /* Input starts at this bit time */
1133         input_idx = clk_idx;
1134
1135         /* Will input 16 bits */
1136         for (i = 0; i < 16; ++i)
1137                 bits[clk_idx++] = 0;
1138
1139         /* Final clock bit */
1140         bits[clk_idx++] = 0;
1141
1142         /* Save the current bank */
1143         oldBank = SMC_inw (BANK_SELECT);
1144
1145         /* Select bank 3 */
1146         SMC_SELECT_BANK (3);
1147
1148         /* Get the current MII register value */
1149         mii_reg = SMC_inw (MII_REG);
1150
1151         /* Turn off all MII Interface bits */
1152         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1153
1154         /* Clock all 64 cycles */
1155         for (i = 0; i < sizeof bits; ++i) {
1156                 /* Clock Low - output data */
1157                 SMC_outw (mii_reg | bits[i], MII_REG);
1158                 udelay (SMC_PHY_CLOCK_DELAY);
1159
1160
1161                 /* Clock Hi - input data */
1162                 SMC_outw (mii_reg | bits[i] | MII_MCLK, MII_REG);
1163                 udelay (SMC_PHY_CLOCK_DELAY);
1164                 bits[i] |= SMC_inw (MII_REG) & MII_MDI;
1165         }
1166
1167         /* Return to idle state */
1168         /* Set clock to low, data to low, and output tristated */
1169         SMC_outw (mii_reg, MII_REG);
1170         udelay (SMC_PHY_CLOCK_DELAY);
1171
1172         /* Restore original bank select */
1173         SMC_SELECT_BANK (oldBank);
1174
1175         /* Recover input data */
1176         phydata = 0;
1177         for (i = 0; i < 16; ++i) {
1178                 phydata <<= 1;
1179
1180                 if (bits[input_idx++] & MII_MDI)
1181                         phydata |= 0x0001;
1182         }
1183
1184 #if (SMC_DEBUG > 2 )
1185         printf ("smc_read_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1186                 phyaddr, phyreg, phydata);
1187         smc_dump_mii_stream (bits, sizeof bits);
1188 #endif
1189
1190         return (phydata);
1191 }
1192
1193
1194 /*------------------------------------------------------------
1195  . Writes a register to the MII Management serial interface
1196  .-------------------------------------------------------------*/
1197 static void smc_write_phy_register (byte phyreg, word phydata)
1198 {
1199         int oldBank;
1200         int i;
1201         word mask;
1202         word mii_reg;
1203         byte bits[65];
1204         int clk_idx = 0;
1205         byte phyaddr = SMC_PHY_ADDR;
1206
1207         /* 32 consecutive ones on MDO to establish sync */
1208         for (i = 0; i < 32; ++i)
1209                 bits[clk_idx++] = MII_MDOE | MII_MDO;
1210
1211         /* Start code <01> */
1212         bits[clk_idx++] = MII_MDOE;
1213         bits[clk_idx++] = MII_MDOE | MII_MDO;
1214
1215         /* Write command <01> */
1216         bits[clk_idx++] = MII_MDOE;
1217         bits[clk_idx++] = MII_MDOE | MII_MDO;
1218
1219         /* Output the PHY address, msb first */
1220         mask = (byte) 0x10;
1221         for (i = 0; i < 5; ++i) {
1222                 if (phyaddr & mask)
1223                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1224                 else
1225                         bits[clk_idx++] = MII_MDOE;
1226
1227                 /* Shift to next lowest bit */
1228                 mask >>= 1;
1229         }
1230
1231         /* Output the phy register number, msb first */
1232         mask = (byte) 0x10;
1233         for (i = 0; i < 5; ++i) {
1234                 if (phyreg & mask)
1235                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1236                 else
1237                         bits[clk_idx++] = MII_MDOE;
1238
1239                 /* Shift to next lowest bit */
1240                 mask >>= 1;
1241         }
1242
1243         /* Tristate and turnaround (2 bit times) */
1244         bits[clk_idx++] = 0;
1245         bits[clk_idx++] = 0;
1246
1247         /* Write out 16 bits of data, msb first */
1248         mask = 0x8000;
1249         for (i = 0; i < 16; ++i) {
1250                 if (phydata & mask)
1251                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1252                 else
1253                         bits[clk_idx++] = MII_MDOE;
1254
1255                 /* Shift to next lowest bit */
1256                 mask >>= 1;
1257         }
1258
1259         /* Final clock bit (tristate) */
1260         bits[clk_idx++] = 0;
1261
1262         /* Save the current bank */
1263         oldBank = SMC_inw (BANK_SELECT);
1264
1265         /* Select bank 3 */
1266         SMC_SELECT_BANK (3);
1267
1268         /* Get the current MII register value */
1269         mii_reg = SMC_inw (MII_REG);
1270
1271         /* Turn off all MII Interface bits */
1272         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1273
1274         /* Clock all cycles */
1275         for (i = 0; i < sizeof bits; ++i) {
1276                 /* Clock Low - output data */
1277                 SMC_outw (mii_reg | bits[i], MII_REG);
1278                 udelay (SMC_PHY_CLOCK_DELAY);
1279
1280
1281                 /* Clock Hi - input data */
1282                 SMC_outw (mii_reg | bits[i] | MII_MCLK, MII_REG);
1283                 udelay (SMC_PHY_CLOCK_DELAY);
1284                 bits[i] |= SMC_inw (MII_REG) & MII_MDI;
1285         }
1286
1287         /* Return to idle state */
1288         /* Set clock to low, data to low, and output tristated */
1289         SMC_outw (mii_reg, MII_REG);
1290         udelay (SMC_PHY_CLOCK_DELAY);
1291
1292         /* Restore original bank select */
1293         SMC_SELECT_BANK (oldBank);
1294
1295 #if (SMC_DEBUG > 2 )
1296         printf ("smc_write_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1297                 phyaddr, phyreg, phydata);
1298         smc_dump_mii_stream (bits, sizeof bits);
1299 #endif
1300 }
1301 #endif /* !CONFIG_SMC91111_EXT_PHY */
1302
1303
1304 /*------------------------------------------------------------
1305  . Waits the specified number of milliseconds - kernel friendly
1306  .-------------------------------------------------------------*/
1307 #ifndef CONFIG_SMC91111_EXT_PHY
1308 static void smc_wait_ms(unsigned int ms)
1309 {
1310         udelay(ms*1000);
1311 }
1312 #endif /* !CONFIG_SMC91111_EXT_PHY */
1313
1314
1315 /*------------------------------------------------------------
1316  . Configures the specified PHY using Autonegotiation. Calls
1317  . smc_phy_fixed() if the user has requested a certain config.
1318  .-------------------------------------------------------------*/
1319 #ifndef CONFIG_SMC91111_EXT_PHY
1320 static void smc_phy_configure ()
1321 {
1322         int timeout;
1323         byte phyaddr;
1324         word my_phy_caps;       /* My PHY capabilities */
1325         word my_ad_caps;        /* My Advertised capabilities */
1326         word status = 0;        /*;my status = 0 */
1327         int failed = 0;
1328
1329         PRINTK3 ("%s: smc_program_phy()\n", SMC_DEV_NAME);
1330
1331
1332         /* Get the detected phy address */
1333         phyaddr = SMC_PHY_ADDR;
1334
1335         /* Reset the PHY, setting all other bits to zero */
1336         smc_write_phy_register (PHY_CNTL_REG, PHY_CNTL_RST);
1337
1338         /* Wait for the reset to complete, or time out */
1339         timeout = 6;            /* Wait up to 3 seconds */
1340         while (timeout--) {
1341                 if (!(smc_read_phy_register (PHY_CNTL_REG)
1342                       & PHY_CNTL_RST)) {
1343                         /* reset complete */
1344                         break;
1345                 }
1346
1347                 smc_wait_ms (500);      /* wait 500 millisecs */
1348         }
1349
1350         if (timeout < 1) {
1351                 printf ("%s:PHY reset timed out\n", SMC_DEV_NAME);
1352                 goto smc_phy_configure_exit;
1353         }
1354
1355         /* Read PHY Register 18, Status Output */
1356         /* lp->lastPhy18 = smc_read_phy_register(PHY_INT_REG); */
1357
1358         /* Enable PHY Interrupts (for register 18) */
1359         /* Interrupts listed here are disabled */
1360         smc_write_phy_register (PHY_MASK_REG, 0xffff);
1361
1362         /* Configure the Receive/Phy Control register */
1363         SMC_SELECT_BANK (0);
1364         SMC_outw (RPC_DEFAULT, RPC_REG);
1365
1366         /* Copy our capabilities from PHY_STAT_REG to PHY_AD_REG */
1367         my_phy_caps = smc_read_phy_register (PHY_STAT_REG);
1368         my_ad_caps = PHY_AD_CSMA;       /* I am CSMA capable */
1369
1370         if (my_phy_caps & PHY_STAT_CAP_T4)
1371                 my_ad_caps |= PHY_AD_T4;
1372
1373         if (my_phy_caps & PHY_STAT_CAP_TXF)
1374                 my_ad_caps |= PHY_AD_TX_FDX;
1375
1376         if (my_phy_caps & PHY_STAT_CAP_TXH)
1377                 my_ad_caps |= PHY_AD_TX_HDX;
1378
1379         if (my_phy_caps & PHY_STAT_CAP_TF)
1380                 my_ad_caps |= PHY_AD_10_FDX;
1381
1382         if (my_phy_caps & PHY_STAT_CAP_TH)
1383                 my_ad_caps |= PHY_AD_10_HDX;
1384
1385         /* Update our Auto-Neg Advertisement Register */
1386         smc_write_phy_register (PHY_AD_REG, my_ad_caps);
1387
1388         /* Read the register back.  Without this, it appears that when */
1389         /* auto-negotiation is restarted, sometimes it isn't ready and */
1390         /* the link does not come up. */
1391         smc_read_phy_register(PHY_AD_REG);
1392
1393         PRINTK2 ("%s: phy caps=%x\n", SMC_DEV_NAME, my_phy_caps);
1394         PRINTK2 ("%s: phy advertised caps=%x\n", SMC_DEV_NAME, my_ad_caps);
1395
1396         /* Restart auto-negotiation process in order to advertise my caps */
1397         smc_write_phy_register (PHY_CNTL_REG,
1398                                 PHY_CNTL_ANEG_EN | PHY_CNTL_ANEG_RST);
1399
1400         /* Wait for the auto-negotiation to complete.  This may take from */
1401         /* 2 to 3 seconds. */
1402         /* Wait for the reset to complete, or time out */
1403         timeout = CONFIG_SMC_AUTONEG_TIMEOUT * 2;
1404         while (timeout--) {
1405
1406                 status = smc_read_phy_register (PHY_STAT_REG);
1407                 if (status & PHY_STAT_ANEG_ACK) {
1408                         /* auto-negotiate complete */
1409                         break;
1410                 }
1411
1412                 smc_wait_ms (500);      /* wait 500 millisecs */
1413
1414                 /* Restart auto-negotiation if remote fault */
1415                 if (status & PHY_STAT_REM_FLT) {
1416                         printf ("%s: PHY remote fault detected\n",
1417                                 SMC_DEV_NAME);
1418
1419                         /* Restart auto-negotiation */
1420                         printf ("%s: PHY restarting auto-negotiation\n",
1421                                 SMC_DEV_NAME);
1422                         smc_write_phy_register (PHY_CNTL_REG,
1423                                                 PHY_CNTL_ANEG_EN |
1424                                                 PHY_CNTL_ANEG_RST |
1425                                                 PHY_CNTL_SPEED |
1426                                                 PHY_CNTL_DPLX);
1427                 }
1428         }
1429
1430         if (timeout < 1) {
1431                 printf ("%s: PHY auto-negotiate timed out\n", SMC_DEV_NAME);
1432                 failed = 1;
1433         }
1434
1435         /* Fail if we detected an auto-negotiate remote fault */
1436         if (status & PHY_STAT_REM_FLT) {
1437                 printf ("%s: PHY remote fault detected\n", SMC_DEV_NAME);
1438                 failed = 1;
1439         }
1440
1441         /* Re-Configure the Receive/Phy Control register */
1442         SMC_outw (RPC_DEFAULT, RPC_REG);
1443
1444 smc_phy_configure_exit: ;
1445
1446 }
1447 #endif /* !CONFIG_SMC91111_EXT_PHY */
1448
1449
1450 #if SMC_DEBUG > 2
1451 static void print_packet( byte * buf, int length )
1452 {
1453         int i;
1454         int remainder;
1455         int lines;
1456
1457         printf("Packet of length %d \n", length );
1458
1459 #if SMC_DEBUG > 3
1460         lines = length / 16;
1461         remainder = length % 16;
1462
1463         for ( i = 0; i < lines ; i ++ ) {
1464                 int cur;
1465
1466                 for ( cur = 0; cur < 8; cur ++ ) {
1467                         byte a, b;
1468
1469                         a = *(buf ++ );
1470                         b = *(buf ++ );
1471                         printf("%02x%02x ", a, b );
1472                 }
1473                 printf("\n");
1474         }
1475         for ( i = 0; i < remainder/2 ; i++ ) {
1476                 byte a, b;
1477
1478                 a = *(buf ++ );
1479                 b = *(buf ++ );
1480                 printf("%02x%02x ", a, b );
1481         }
1482         printf("\n");
1483 #endif
1484 }
1485 #endif
1486
1487 int eth_init(bd_t *bd) {
1488         return (smc_open(bd));
1489 }
1490
1491 void eth_halt() {
1492         smc_close();
1493 }
1494
1495 int eth_rx() {
1496         return smc_rcv();
1497 }
1498
1499 int eth_send(volatile void *packet, int length) {
1500         return smc_send_packet(packet, length);
1501 }
1502
1503 int smc_get_ethaddr (bd_t * bd)
1504 {
1505         int env_size, rom_valid, env_present = 0, reg;
1506         char *s = NULL, *e, *v_mac, es[] = "11:22:33:44:55:66";
1507         uchar s_env_mac[64], v_env_mac[6], v_rom_mac[6];
1508
1509         env_size = getenv_r ("ethaddr", s_env_mac, sizeof (s_env_mac));
1510         if ((env_size > 0) && (env_size < sizeof (es))) {       /* exit if env is bad */
1511                 printf ("\n*** ERROR: ethaddr is not set properly!!\n");
1512                 return (-1);
1513         }
1514
1515         if (env_size > 0) {
1516                 env_present = 1;
1517                 s = s_env_mac;
1518         }
1519
1520         for (reg = 0; reg < 6; ++reg) { /* turn string into mac value */
1521                 v_env_mac[reg] = s ? simple_strtoul (s, &e, 16) : 0;
1522                 if (s)
1523                         s = (*e) ? e + 1 : e;
1524         }
1525
1526         rom_valid = get_rom_mac (v_rom_mac);    /* get ROM mac value if any */
1527
1528         if (!env_present) {     /* if NO env */
1529                 if (rom_valid) {        /* but ROM is valid */
1530                         v_mac = v_rom_mac;
1531                         sprintf (s_env_mac, "%02X:%02X:%02X:%02X:%02X:%02X",
1532                                  v_mac[0], v_mac[1], v_mac[2], v_mac[3],
1533                                  v_mac[4], v_mac[5]);
1534                         setenv ("ethaddr", s_env_mac);
1535                 } else {        /* no env, bad ROM */
1536                         printf ("\n*** ERROR: ethaddr is NOT set !!\n");
1537                         return (-1);
1538                 }
1539         } else {                /* good env, don't care ROM */
1540                 v_mac = v_env_mac;      /* always use a good env over a ROM */
1541         }
1542
1543         if (env_present && rom_valid) { /* if both env and ROM are good */
1544                 if (memcmp (v_env_mac, v_rom_mac, 6) != 0) {
1545                         printf ("\nWarning: MAC addresses don't match:\n");
1546                         printf ("\tHW MAC address:  "
1547                                 "%02X:%02X:%02X:%02X:%02X:%02X\n",
1548                                 v_rom_mac[0], v_rom_mac[1],
1549                                 v_rom_mac[2], v_rom_mac[3],
1550                                 v_rom_mac[4], v_rom_mac[5] );
1551                         printf ("\t\"ethaddr\" value: "
1552                                 "%02X:%02X:%02X:%02X:%02X:%02X\n",
1553                                 v_env_mac[0], v_env_mac[1],
1554                                 v_env_mac[2], v_env_mac[3],
1555                                 v_env_mac[4], v_env_mac[5]) ;
1556                         debug ("### Set MAC addr from environment\n");
1557                 }
1558         }
1559         memcpy (bd->bi_enetaddr, v_mac, 6);     /* update global address to match env (allows env changing) */
1560         smc_set_mac_addr (v_mac);       /* use old function to update smc default */
1561         PRINTK("Using MAC Address %02X:%02X:%02X:%02X:%02X:%02X\n", v_mac[0], v_mac[1],
1562                 v_mac[2], v_mac[3], v_mac[4], v_mac[5]);
1563         return (0);
1564 }
1565
1566 int get_rom_mac (char *v_rom_mac)
1567 {
1568 #ifdef HARDCODE_MAC     /* used for testing or to supress run time warnings */
1569         char hw_mac_addr[] = { 0x02, 0x80, 0xad, 0x20, 0x31, 0xb8 };
1570
1571         memcpy (v_rom_mac, hw_mac_addr, 6);
1572         return (1);
1573 #else
1574         int i;
1575         int valid_mac = 0;
1576
1577         SMC_SELECT_BANK (1);
1578         for (i=0; i<6; i++)
1579         {
1580                 v_rom_mac[i] = SMC_inb ((ADDR0_REG + i));
1581                 valid_mac |= v_rom_mac[i];
1582         }
1583
1584         return (valid_mac ? 1 : 0);
1585 #endif
1586 }
1587 #endif /* CONFIG_DRIVER_SMC91111 */