drivers/pinctrl/pinctrl_stm32.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2017-2020 STMicroelectronics - All Rights Reserved
   4  */
   5
   6 #define LOG_CATEGORY UCLASS_PINCTRL
   7
   8 #include <common.h>
   9 #include <dm.h>
  10 #include <hwspinlock.h>
  11 #include <log.h>
  12 #include <malloc.h>
  13 #include <asm/arch/gpio.h>
  14 #include <asm/gpio.h>
  15 #include <asm/io.h>
  16 #include <dm/device_compat.h>
  17 #include <dm/lists.h>
  18 #include <dm/pinctrl.h>
  19 #include <linux/bitops.h>
  20 #include <linux/err.h>
  21 #include <linux/libfdt.h>
  22
  23 #define MAX_PINS_ONE_IP                 70
  24 #define MODE_BITS_MASK                  3
  25 #define OSPEED_MASK                     3
  26 #define PUPD_MASK                       3
  27 #define OTYPE_MSK                       1
  28 #define AFR_MASK                        0xF
  29
  30 struct stm32_pinctrl_priv {
  31         struct hwspinlock hws;
  32         int pinctrl_ngpios;
  33         struct list_head gpio_dev;
  34 };
  35
  36 struct stm32_gpio_bank {
  37         struct udevice *gpio_dev;
  38         struct list_head list;
  39 };
  40
  41 #ifndef CONFIG_SPL_BUILD
  42
  43 static char pin_name[PINNAME_SIZE];
  44 #define PINMUX_MODE_COUNT               5
  45 static const char * const pinmux_mode[PINMUX_MODE_COUNT] = {
  46         "gpio input",
  47         "gpio output",
  48         "analog",
  49         "unknown",
  50         "alt function",
  51 };
  52
  53 static const char * const pinmux_bias[] = {
  54         [STM32_GPIO_PUPD_NO] = "",
  55         [STM32_GPIO_PUPD_UP] = "pull-up",
  56         [STM32_GPIO_PUPD_DOWN] = "pull-down",
  57 };
  58
  59 static const char * const pinmux_input[] = {
  60         [STM32_GPIO_OTYPE_PP] = "push-pull",
  61         [STM32_GPIO_OTYPE_OD] = "open-drain",
  62 };
  63
  64 static int stm32_pinctrl_get_af(struct udevice *dev, unsigned int offset)
  65 {
  66         struct stm32_gpio_priv *priv = dev_get_priv(dev);
  67         struct stm32_gpio_regs *regs = priv->regs;
  68         u32 af;
  69         u32 alt_shift = (offset % 8) * 4;
  70         u32 alt_index =  offset / 8;
  71
  72         af = (readl(&regs->afr[alt_index]) &
  73               GENMASK(alt_shift + 3, alt_shift)) >> alt_shift;
  74
  75         return af;
  76 }
  77
  78 static int stm32_populate_gpio_dev_list(struct udevice *dev)
  79 {
  80         struct stm32_pinctrl_priv *priv = dev_get_priv(dev);
  81         struct udevice *gpio_dev;
  82         struct udevice *child;
  83         struct stm32_gpio_bank *gpio_bank;
  84         int ret;
  85
  86         /*
  87          * parse pin-controller sub-nodes (ie gpio bank nodes) and fill
  88          * a list with all gpio device reference which belongs to the
  89          * current pin-controller. This list is used to find pin_name and
  90          * pin muxing
  91          */
  92         list_for_each_entry(child, &dev->child_head, sibling_node) {
  93                 ret = uclass_get_device_by_name(UCLASS_GPIO, child->name,
  94                                                 &gpio_dev);
  95                 if (ret < 0)
  96                         continue;
  97
  98                 gpio_bank = malloc(sizeof(*gpio_bank));
  99                 if (!gpio_bank) {
 100                         dev_err(dev, "Not enough memory\n");
 101                         return -ENOMEM;
 102                 }
 103
 104                 gpio_bank->gpio_dev = gpio_dev;
 105                 list_add_tail(&gpio_bank->list, &priv->gpio_dev);
 106         }
 107
 108         return 0;
 109 }
 110
 111 static int stm32_pinctrl_get_pins_count(struct udevice *dev)
 112 {
 113         struct stm32_pinctrl_priv *priv = dev_get_priv(dev);
 114         struct gpio_dev_priv *uc_priv;
 115         struct stm32_gpio_bank *gpio_bank;
 116
 117         /*
 118          * if get_pins_count has already been executed once on this
 119          * pin-controller, no need to run it again
 120          */
 121         if (priv->pinctrl_ngpios)
 122                 return priv->pinctrl_ngpios;
 123
 124         if (list_empty(&priv->gpio_dev))
 125                 stm32_populate_gpio_dev_list(dev);
 126         /*
 127          * walk through all banks to retrieve the pin-controller
 128          * pins number
 129          */
 130         list_for_each_entry(gpio_bank, &priv->gpio_dev, list) {
 131                 uc_priv = dev_get_uclass_priv(gpio_bank->gpio_dev);
 132
 133                 priv->pinctrl_ngpios += uc_priv->gpio_count;
 134         }
 135
 136         return priv->pinctrl_ngpios;
 137 }
 138
 139 static struct udevice *stm32_pinctrl_get_gpio_dev(struct udevice *dev,
 140                                                   unsigned int selector,
 141                                                   unsigned int *idx)
 142 {
 143         struct stm32_pinctrl_priv *priv = dev_get_priv(dev);
 144         struct stm32_gpio_bank *gpio_bank;
 145         struct gpio_dev_priv *uc_priv;
 146         int pin_count = 0;
 147
 148         if (list_empty(&priv->gpio_dev))
 149                 stm32_populate_gpio_dev_list(dev);
 150
 151         /* look up for the bank which owns the requested pin */
 152         list_for_each_entry(gpio_bank, &priv->gpio_dev, list) {
 153                 uc_priv = dev_get_uclass_priv(gpio_bank->gpio_dev);
 154
 155                 if (selector < (pin_count + uc_priv->gpio_count)) {
 156                         /*
 157                          * we found the bank, convert pin selector to
 158                          * gpio bank index
 159                          */
 160                         *idx = stm32_offset_to_index(gpio_bank->gpio_dev,
 161                                                      selector - pin_count);
 162                         if (IS_ERR_VALUE(*idx))
 163                                 return NULL;
 164
 165                         return gpio_bank->gpio_dev;
 166                 }
 167                 pin_count += uc_priv->gpio_count;
 168         }
 169
 170         return NULL;
 171 }
 172
 173 static const char *stm32_pinctrl_get_pin_name(struct udevice *dev,
 174                                               unsigned int selector)
 175 {
 176         struct gpio_dev_priv *uc_priv;
 177         struct udevice *gpio_dev;
 178         unsigned int gpio_idx;
 179
 180         /* look up for the bank which owns the requested pin */
 181         gpio_dev = stm32_pinctrl_get_gpio_dev(dev, selector, &gpio_idx);
 182         if (!gpio_dev) {
 183                 snprintf(pin_name, PINNAME_SIZE, "Error");
 184         } else {
 185                 uc_priv = dev_get_uclass_priv(gpio_dev);
 186
 187                 snprintf(pin_name, PINNAME_SIZE, "%s%d",
 188                          uc_priv->bank_name,
 189                          gpio_idx);
 190         }
 191
 192         return pin_name;
 193 }
 194
 195 static int stm32_pinctrl_get_pin_muxing(struct udevice *dev,
 196                                         unsigned int selector,
 197                                         char *buf,
 198                                         int size)
 199 {
 200         struct udevice *gpio_dev;
 201         struct stm32_gpio_priv *priv;
 202         const char *label;
 203         int mode;
 204         int af_num;
 205         unsigned int gpio_idx;
 206         u32 pupd, otype;
 207
 208         /* look up for the bank which owns the requested pin */
 209         gpio_dev = stm32_pinctrl_get_gpio_dev(dev, selector, &gpio_idx);
 210
 211         if (!gpio_dev)
 212                 return -ENODEV;
 213
 214         mode = gpio_get_raw_function(gpio_dev, gpio_idx, &label);
 215         dev_dbg(dev, "selector = %d gpio_idx = %d mode = %d\n",
 216                 selector, gpio_idx, mode);
 217         priv = dev_get_priv(gpio_dev);
 218         pupd = (readl(&priv->regs->pupdr) >> (gpio_idx * 2)) & PUPD_MASK;
 219
 220
 221         switch (mode) {
 222         case GPIOF_UNKNOWN:
 223                 /* should never happen */
 224                 return -EINVAL;
 225         case GPIOF_UNUSED:
 226                 snprintf(buf, size, "%s", pinmux_mode[mode]);
 227                 break;
 228         case GPIOF_FUNC:
 229                 af_num = stm32_pinctrl_get_af(gpio_dev, gpio_idx);
 230                 snprintf(buf, size, "%s %d %s", pinmux_mode[mode], af_num,
 231                          pinmux_bias[pupd]);
 232                 break;
 233         case GPIOF_OUTPUT:
 234                 snprintf(buf, size, "%s %s %s",
 235                          pinmux_mode[mode], pinmux_bias[pupd],
 236                          label ? label : "");
 237                 break;
 238         case GPIOF_INPUT:
 239                 otype = (readl(&priv->regs->otyper) >> gpio_idx) & OTYPE_MSK;
 240                 snprintf(buf, size, "%s %s %s %s",
 241                          pinmux_mode[mode], pinmux_input[otype],
 242                          pinmux_bias[pupd], label ? label : "");
 243                 break;
 244         }
 245
 246         return 0;
 247 }
 248
 249 #endif
 250
 251 static int stm32_pinctrl_probe(struct udevice *dev)
 252 {
 253         struct stm32_pinctrl_priv *priv = dev_get_priv(dev);
 254         int ret;
 255
 256         INIT_LIST_HEAD(&priv->gpio_dev);
 257
 258         /* hwspinlock property is optional, just log the error */
 259         ret = hwspinlock_get_by_index(dev, 0, &priv->hws);
 260         if (ret)
 261                 dev_dbg(dev, "hwspinlock_get_by_index may have failed (%d)\n",
 262                         ret);
 263
 264         return 0;
 265 }
 266
 267 static int stm32_gpio_config(struct gpio_desc *desc,
 268                              const struct stm32_gpio_ctl *ctl)
 269 {
 270         struct stm32_gpio_priv *priv = dev_get_priv(desc->dev);
 271         struct stm32_gpio_regs *regs = priv->regs;
 272         struct stm32_pinctrl_priv *ctrl_priv;
 273         int ret;
 274         u32 index;
 275
 276         if (!ctl || ctl->af > 15 || ctl->mode > 3 || ctl->otype > 1 ||
 277             ctl->pupd > 2 || ctl->speed > 3)
 278                 return -EINVAL;
 279
 280         ctrl_priv = dev_get_priv(dev_get_parent(desc->dev));
 281         ret = hwspinlock_lock_timeout(&ctrl_priv->hws, 10);
 282         if (ret == -ETIME) {
 283                 dev_err(desc->dev, "HWSpinlock timeout\n");
 284                 return ret;
 285         }
 286
 287         index = (desc->offset & 0x07) * 4;
 288         clrsetbits_le32(&regs->afr[desc->offset >> 3], AFR_MASK << index,
 289                         ctl->af << index);
 290
 291         index = desc->offset * 2;
 292         clrsetbits_le32(&regs->moder, MODE_BITS_MASK << index,
 293                         ctl->mode << index);
 294         clrsetbits_le32(&regs->ospeedr, OSPEED_MASK << index,
 295                         ctl->speed << index);
 296         clrsetbits_le32(&regs->pupdr, PUPD_MASK << index, ctl->pupd << index);
 297
 298         index = desc->offset;
 299         clrsetbits_le32(&regs->otyper, OTYPE_MSK << index, ctl->otype << index);
 300
 301         hwspinlock_unlock(&ctrl_priv->hws);
 302
 303         return 0;
 304 }
 305
 306 static int prep_gpio_dsc(struct stm32_gpio_dsc *gpio_dsc, u32 port_pin)
 307 {
 308         gpio_dsc->port = (port_pin & 0x1F000) >> 12;
 309         gpio_dsc->pin = (port_pin & 0x0F00) >> 8;
 310         log_debug("GPIO:port= %d, pin= %d\n", gpio_dsc->port, gpio_dsc->pin);
 311
 312         return 0;
 313 }
 314
 315 static int prep_gpio_ctl(struct stm32_gpio_ctl *gpio_ctl, u32 gpio_fn,
 316                          ofnode node)
 317 {
 318         gpio_fn &= 0x00FF;
 319         gpio_ctl->af = 0;
 320
 321         switch (gpio_fn) {
 322         case 0:
 323                 gpio_ctl->mode = STM32_GPIO_MODE_IN;
 324                 break;
 325         case 1 ... 16:
 326                 gpio_ctl->mode = STM32_GPIO_MODE_AF;
 327                 gpio_ctl->af = gpio_fn - 1;
 328                 break;
 329         case 17:
 330                 gpio_ctl->mode = STM32_GPIO_MODE_AN;
 331                 break;
 332         default:
 333                 gpio_ctl->mode = STM32_GPIO_MODE_OUT;
 334                 break;
 335         }
 336
 337         gpio_ctl->speed = ofnode_read_u32_default(node, "slew-rate", 0);
 338
 339         if (ofnode_read_bool(node, "drive-open-drain"))
 340                 gpio_ctl->otype = STM32_GPIO_OTYPE_OD;
 341         else
 342                 gpio_ctl->otype = STM32_GPIO_OTYPE_PP;
 343
 344         if (ofnode_read_bool(node, "bias-pull-up"))
 345                 gpio_ctl->pupd = STM32_GPIO_PUPD_UP;
 346         else if (ofnode_read_bool(node, "bias-pull-down"))
 347                 gpio_ctl->pupd = STM32_GPIO_PUPD_DOWN;
 348         else
 349                 gpio_ctl->pupd = STM32_GPIO_PUPD_NO;
 350
 351         log_debug("gpio fn= %d, slew-rate= %x, op type= %x, pull-upd is = %x\n",
 352                   gpio_fn, gpio_ctl->speed, gpio_ctl->otype,
 353                   gpio_ctl->pupd);
 354
 355         return 0;
 356 }
 357
 358 static int stm32_pinctrl_config(ofnode node)
 359 {
 360         u32 pin_mux[MAX_PINS_ONE_IP];
 361         int rv, len;
 362         ofnode subnode;
 363
 364         /*
 365          * check for "pinmux" property in each subnode (e.g. pins1 and pins2 for
 366          * usart1) of pin controller phandle "pinctrl-0"
 367          * */
 368         ofnode_for_each_subnode(subnode, node) {
 369                 struct stm32_gpio_dsc gpio_dsc;
 370                 struct stm32_gpio_ctl gpio_ctl;
 371                 int i;
 372
 373                 rv = ofnode_read_size(subnode, "pinmux");
 374                 if (rv < 0)
 375                         return rv;
 376                 len = rv / sizeof(pin_mux[0]);
 377                 log_debug("No of pinmux entries= %d\n", len);
 378                 if (len > MAX_PINS_ONE_IP)
 379                         return -EINVAL;
 380                 rv = ofnode_read_u32_array(subnode, "pinmux", pin_mux, len);
 381                 if (rv < 0)
 382                         return rv;
 383                 for (i = 0; i < len; i++) {
 384                         struct gpio_desc desc;
 385
 386                         log_debug("pinmux = %x\n", *(pin_mux + i));
 387                         prep_gpio_dsc(&gpio_dsc, *(pin_mux + i));
 388                         prep_gpio_ctl(&gpio_ctl, *(pin_mux + i), subnode);
 389                         rv = uclass_get_device_by_seq(UCLASS_GPIO,
 390                                                       gpio_dsc.port,
 391                                                       &desc.dev);
 392                         if (rv)
 393                                 return rv;
 394                         desc.offset = gpio_dsc.pin;
 395                         rv = stm32_gpio_config(&desc, &gpio_ctl);
 396                         log_debug("rv = %d\n\n", rv);
 397                         if (rv)
 398                                 return rv;
 399                 }
 400         }
 401
 402         return 0;
 403 }
 404
 405 static int stm32_pinctrl_bind(struct udevice *dev)
 406 {
 407         ofnode node;
 408         const char *name;
 409         int ret;
 410
 411         dev_for_each_subnode(node, dev) {
 412                 dev_dbg(dev, "bind %s\n", ofnode_get_name(node));
 413
 414                 ofnode_get_property(node, "gpio-controller", &ret);
 415                 if (ret < 0)
 416                         continue;
 417                 /* Get the name of each gpio node */
 418                 name = ofnode_get_name(node);
 419                 if (!name)
 420                         return -EINVAL;
 421
 422                 /* Bind each gpio node */
 423                 ret = device_bind_driver_to_node(dev, "gpio_stm32",
 424                                                  name, node, NULL);
 425                 if (ret)
 426                         return ret;
 427
 428                 dev_dbg(dev, "bind %s\n", name);
 429         }
 430
 431         return 0;
 432 }
 433
 434 #if CONFIG_IS_ENABLED(PINCTRL_FULL)
 435 static int stm32_pinctrl_set_state(struct udevice *dev, struct udevice *config)
 436 {
 437         return stm32_pinctrl_config(dev_ofnode(config));
 438 }
 439 #else /* PINCTRL_FULL */
 440 static int stm32_pinctrl_set_state_simple(struct udevice *dev,
 441                                           struct udevice *periph)
 442 {
 443         const fdt32_t *list;
 444         uint32_t phandle;
 445         ofnode config_node;
 446         int size, i, ret;
 447
 448         list = ofnode_get_property(dev_ofnode(periph), "pinctrl-0", &size);
 449         if (!list)
 450                 return -EINVAL;
 451
 452         dev_dbg(dev, "periph->name = %s\n", periph->name);
 453
 454         size /= sizeof(*list);
 455         for (i = 0; i < size; i++) {
 456                 phandle = fdt32_to_cpu(*list++);
 457
 458                 config_node = ofnode_get_by_phandle(phandle);
 459                 if (!ofnode_valid(config_node)) {
 460                         dev_err(periph,
 461                                 "prop pinctrl-0 index %d invalid phandle\n", i);
 462                         return -EINVAL;
 463                 }
 464
 465                 ret = stm32_pinctrl_config(config_node);
 466                 if (ret)
 467                         return ret;
 468         }
 469
 470         return 0;
 471 }
 472 #endif /* PINCTRL_FULL */
 473
 474 static struct pinctrl_ops stm32_pinctrl_ops = {
 475 #if CONFIG_IS_ENABLED(PINCTRL_FULL)
 476         .set_state              = stm32_pinctrl_set_state,
 477 #else /* PINCTRL_FULL */
 478         .set_state_simple       = stm32_pinctrl_set_state_simple,
 479 #endif /* PINCTRL_FULL */
 480 #ifndef CONFIG_SPL_BUILD
 481         .get_pin_name           = stm32_pinctrl_get_pin_name,
 482         .get_pins_count         = stm32_pinctrl_get_pins_count,
 483         .get_pin_muxing         = stm32_pinctrl_get_pin_muxing,
 484 #endif
 485 };
 486
 487 static const struct udevice_id stm32_pinctrl_ids[] = {
 488         { .compatible = "st,stm32f429-pinctrl" },
 489         { .compatible = "st,stm32f469-pinctrl" },
 490         { .compatible = "st,stm32f746-pinctrl" },
 491         { .compatible = "st,stm32f769-pinctrl" },
 492         { .compatible = "st,stm32h743-pinctrl" },
 493         { .compatible = "st,stm32mp157-pinctrl" },
 494         { .compatible = "st,stm32mp157-z-pinctrl" },
 495         { }
 496 };
 497
 498 U_BOOT_DRIVER(pinctrl_stm32) = {
 499         .name                   = "pinctrl_stm32",
 500         .id                     = UCLASS_PINCTRL,
 501         .of_match               = stm32_pinctrl_ids,
 502         .ops                    = &stm32_pinctrl_ops,
 503         .bind                   = stm32_pinctrl_bind,
 504         .probe                  = stm32_pinctrl_probe,
 505         .priv_auto      = sizeof(struct stm32_pinctrl_priv),
 506 };