drivers/pci_auto.c

   1 /*
   2  * arch/ppc/kernel/pci_auto.c
   3  *
   4  * PCI autoconfiguration library
   5  *
   6  * Author: Matt Porter <mporter@mvista.com>
   7  *
   8  * Copyright 2000 MontaVista Software Inc.
   9  *
  10  * This program is free software; you can redistribute  it and/or modify it
  11  * under  the terms of  the GNU General  Public License as published by the
  12  * Free Software Foundation;  either version 2 of the  License, or (at your
  13  * option) any later version.
  14  */
  15
  16 #include <common.h>
  17
  18 #ifdef CONFIG_PCI
  19
  20 #include <pci.h>
  21
  22 #undef DEBUG
  23 #ifdef DEBUG
  24 #define DEBUGF(x...) printf(x)
  25 #else
  26 #define DEBUGF(x...)
  27 #endif /* DEBUG */
  28
  29 #define PCIAUTO_IDE_MODE_MASK           0x05
  30
  31 /*
  32  *
  33  */
  34
  35 void pciauto_region_init(struct pci_region* res)
  36 {
  37         res->bus_lower = res->bus_start;
  38 }
  39
  40 void pciauto_region_align(struct pci_region *res, unsigned long size)
  41 {
  42         res->bus_lower = ((res->bus_lower - 1) | (size - 1)) + 1;
  43 }
  44
  45 int pciauto_region_allocate(struct pci_region* res, unsigned int size, unsigned int *bar)
  46 {
  47         unsigned long addr;
  48
  49         if (!res) {
  50                 DEBUGF("No resource");
  51                 goto error;
  52         }
  53
  54         addr = ((res->bus_lower - 1) | (size - 1)) + 1;
  55
  56         if (addr - res->bus_start + size > res->size) {
  57                 DEBUGF("No room in resource");
  58                 goto error;
  59         }
  60
  61         res->bus_lower = addr + size;
  62
  63         DEBUGF("address=0x%lx", addr);
  64
  65         *bar = addr;
  66         return 0;
  67
  68  error:
  69         *bar = 0xffffffff;
  70         return -1;
  71 }
  72
  73 /*
  74  *
  75  */
  76
  77 void pciauto_setup_device(struct pci_controller *hose,
  78                           pci_dev_t dev, int bars_num,
  79                           struct pci_region *mem,
  80                           struct pci_region *prefetch,
  81                           struct pci_region *io)
  82 {
  83         unsigned int bar_value, bar_response, bar_size;
  84         unsigned int cmdstat = 0;
  85         struct pci_region *bar_res;
  86         int bar, bar_nr = 0;
  87         int found_mem64 = 0;
  88
  89         pci_hose_read_config_dword(hose, dev, PCI_COMMAND, &cmdstat);
  90         cmdstat = (cmdstat & ~(PCI_COMMAND_IO | PCI_COMMAND_MEMORY)) | PCI_COMMAND_MASTER;
  91
  92         for (bar = PCI_BASE_ADDRESS_0; bar <= PCI_BASE_ADDRESS_0 + (bars_num*4); bar += 4) {
  93                 /* Tickle the BAR and get the response */
  94                 pci_hose_write_config_dword(hose, dev, bar, 0xffffffff);
  95                 pci_hose_read_config_dword(hose, dev, bar, &bar_response);
  96
  97                 /* If BAR is not implemented go to the next BAR */
  98                 if (!bar_response)
  99                         continue;
 100
 101                 found_mem64 = 0;
 102
 103                 /* Check the BAR type and set our address mask */
 104                 if (bar_response & PCI_BASE_ADDRESS_SPACE) {
 105                         bar_size = ~(bar_response & PCI_BASE_ADDRESS_IO_MASK) + 1;
 106                         bar_res = io;
 107
 108                         DEBUGF("PCI Autoconfig: BAR %d, I/O, size=0x%x, ", bar_nr, bar_size);
 109                 } else {
 110                         if ( (bar_response & PCI_BASE_ADDRESS_MEM_TYPE_MASK) ==
 111                              PCI_BASE_ADDRESS_MEM_TYPE_64)
 112                                 found_mem64 = 1;
 113
 114                         bar_size = ~(bar_response & PCI_BASE_ADDRESS_MEM_MASK) + 1;
 115                         if (prefetch && (bar_response & PCI_BASE_ADDRESS_MEM_PREFETCH))
 116                                 bar_res = prefetch;
 117                         else
 118                                 bar_res = mem;
 119
 120                         DEBUGF("PCI Autoconfig: BAR %d, Mem, size=0x%x, ", bar_nr, bar_size);
 121                 }
 122
 123                 if (pciauto_region_allocate(bar_res, bar_size, &bar_value) == 0) {
 124                         /* Write it out and update our limit */
 125                         pci_hose_write_config_dword(hose, dev, bar, bar_value);
 126
 127                         /*
 128                          * If we are a 64-bit decoder then increment to the
 129                          * upper 32 bits of the bar and force it to locate
 130                          * in the lower 4GB of memory.
 131                          */
 132                         if (found_mem64) {
 133                                 bar += 4;
 134                                 pci_hose_write_config_dword(hose, dev, bar, 0x00000000);
 135                         }
 136
 137                         cmdstat |= (bar_response & PCI_BASE_ADDRESS_SPACE) ?
 138                                 PCI_COMMAND_IO : PCI_COMMAND_MEMORY;
 139                 }
 140
 141                 DEBUGF("\n");
 142
 143                 bar_nr++;
 144         }
 145
 146         pci_hose_write_config_dword(hose, dev, PCI_COMMAND, cmdstat);
 147         pci_hose_write_config_byte(hose, dev, PCI_CACHE_LINE_SIZE, 0x08);
 148         pci_hose_write_config_byte(hose, dev, PCI_LATENCY_TIMER, 0x80);
 149 }
 150
 151 static void pciauto_prescan_setup_bridge(struct pci_controller *hose,
 152                                          pci_dev_t dev, int sub_bus)
 153 {
 154         struct pci_region *pci_mem = hose->pci_mem;
 155         struct pci_region *pci_prefetch = hose->pci_prefetch;
 156         struct pci_region *pci_io = hose->pci_io;
 157         unsigned int cmdstat;
 158
 159         pci_hose_read_config_dword(hose, dev, PCI_COMMAND, &cmdstat);
 160
 161         /* Configure bus number registers */
 162         pci_hose_write_config_byte(hose, dev, PCI_PRIMARY_BUS, PCI_BUS(dev));
 163         pci_hose_write_config_byte(hose, dev, PCI_SECONDARY_BUS, sub_bus);
 164         pci_hose_write_config_byte(hose, dev, PCI_SUBORDINATE_BUS, 0xff);
 165
 166         if (pci_mem) {
 167                 /* Round memory allocator to 1MB boundary */
 168                 pciauto_region_align(pci_mem, 0x100000);
 169
 170                 /* Set up memory and I/O filter limits, assume 32-bit I/O space */
 171                 pci_hose_write_config_word(hose, dev, PCI_MEMORY_BASE,
 172                                         (pci_mem->bus_lower & 0xfff00000) >> 16);
 173
 174                 cmdstat |= PCI_COMMAND_MEMORY;
 175         }
 176
 177         if (pci_prefetch) {
 178                 /* Round memory allocator to 1MB boundary */
 179                 pciauto_region_align(pci_prefetch, 0x100000);
 180
 181                 /* Set up memory and I/O filter limits, assume 32-bit I/O space */
 182                 pci_hose_write_config_word(hose, dev, PCI_PREF_MEMORY_BASE,
 183                                         (pci_prefetch->bus_lower & 0xfff00000) >> 16);
 184
 185                 cmdstat |= PCI_COMMAND_MEMORY;
 186         } else {
 187                 /* We don't support prefetchable memory for now, so disable */
 188                 pci_hose_write_config_word(hose, dev, PCI_PREF_MEMORY_BASE, 0x1000);
 189                 pci_hose_write_config_word(hose, dev, PCI_PREF_MEMORY_LIMIT, 0x1000);
 190         }
 191
 192         if (pci_io) {
 193                 /* Round I/O allocator to 4KB boundary */
 194                 pciauto_region_align(pci_io, 0x1000);
 195
 196                 pci_hose_write_config_byte(hose, dev, PCI_IO_BASE,
 197                                         (pci_io->bus_lower & 0x0000f000) >> 8);
 198                 pci_hose_write_config_word(hose, dev, PCI_IO_BASE_UPPER16,
 199                                         (pci_io->bus_lower & 0xffff0000) >> 16);
 200
 201                 cmdstat |= PCI_COMMAND_IO;
 202         }
 203
 204         /* Enable memory and I/O accesses, enable bus master */
 205         pci_hose_write_config_dword(hose, dev, PCI_COMMAND, cmdstat | PCI_COMMAND_MASTER);
 206 }
 207
 208 static void pciauto_postscan_setup_bridge(struct pci_controller *hose,
 209                                           pci_dev_t dev, int sub_bus)
 210 {
 211         struct pci_region *pci_mem = hose->pci_mem;
 212         struct pci_region *pci_prefetch = hose->pci_prefetch;
 213         struct pci_region *pci_io = hose->pci_io;
 214
 215         /* Configure bus number registers */
 216         pci_hose_write_config_byte(hose, dev, PCI_SUBORDINATE_BUS, sub_bus);
 217
 218         if (pci_mem) {
 219                 /* Round memory allocator to 1MB boundary */
 220                 pciauto_region_align(pci_mem, 0x100000);
 221
 222                 pci_hose_write_config_word(hose, dev, PCI_MEMORY_LIMIT,
 223                                         (pci_mem->bus_lower-1) >> 16);
 224         }
 225
 226         if (pci_prefetch) {
 227                 /* Round memory allocator to 1MB boundary */
 228                 pciauto_region_align(pci_prefetch, 0x100000);
 229
 230                 pci_hose_write_config_word(hose, dev, PCI_PREF_MEMORY_LIMIT,
 231                                         (pci_prefetch->bus_lower-1) >> 16);
 232         }
 233
 234         if (pci_io) {
 235                 /* Round I/O allocator to 4KB boundary */
 236                 pciauto_region_align(pci_io, 0x1000);
 237
 238                 pci_hose_write_config_byte(hose, dev, PCI_IO_LIMIT,
 239                                         ((pci_io->bus_lower-1) & 0x0000f000) >> 8);
 240                 pci_hose_write_config_word(hose, dev, PCI_IO_LIMIT_UPPER16,
 241                                         ((pci_io->bus_lower-1) & 0xffff0000) >> 16);
 242         }
 243 }
 244
 245 /*
 246  *
 247  */
 248
 249 void pciauto_config_init(struct pci_controller *hose)
 250 {
 251         int i;
 252
 253         hose->pci_io = hose->pci_mem = NULL;
 254
 255         for (i=0; i<hose->region_count; i++) {
 256                 switch(hose->regions[i].flags) {
 257                 case PCI_REGION_IO:
 258                         if (!hose->pci_io ||
 259                             hose->pci_io->size < hose->regions[i].size)
 260                                 hose->pci_io = hose->regions + i;
 261                         break;
 262                 case PCI_REGION_MEM:
 263                         if (!hose->pci_mem ||
 264                             hose->pci_mem->size < hose->regions[i].size)
 265                                 hose->pci_mem = hose->regions + i;
 266                         break;
 267                 case (PCI_REGION_MEM | PCI_REGION_PREFETCH):
 268                         if (!hose->pci_prefetch ||
 269                             hose->pci_prefetch->size < hose->regions[i].size)
 270                                 hose->pci_prefetch = hose->regions + i;
 271                         break;
 272                 }
 273         }
 274
 275
 276         if (hose->pci_mem) {
 277                 pciauto_region_init(hose->pci_mem);
 278
 279                 DEBUGF("PCI Autoconfig: Memory region: [%lx-%lx]\n",
 280                     hose->pci_mem->bus_start,
 281                     hose->pci_mem->bus_start + hose->pci_mem->size - 1);
 282         }
 283
 284         if (hose->pci_prefetch) {
 285                 pciauto_region_init(hose->pci_prefetch);
 286
 287                 DEBUGF("PCI Autoconfig: Prefetchable Memory region: [%lx-%lx]\n",
 288                     hose->pci_prefetch->bus_start,
 289                     hose->pci_prefetch->bus_start + hose->pci_prefetch->size - 1);
 290         }
 291
 292         if (hose->pci_io) {
 293                 pciauto_region_init(hose->pci_io);
 294
 295                 DEBUGF("PCI Autoconfig: I/O region: [%lx-%lx]\n",
 296                     hose->pci_io->bus_start,
 297                     hose->pci_io->bus_start + hose->pci_io->size - 1);
 298         }
 299 }
 300
 301 /* HJF: Changed this to return int. I think this is required
 302  * to get the correct result when scanning bridges
 303  */
 304 int pciauto_config_device(struct pci_controller *hose, pci_dev_t dev)
 305 {
 306         unsigned int sub_bus = PCI_BUS(dev);
 307         unsigned short class;
 308         unsigned char prg_iface;
 309         int n;
 310
 311         pci_hose_read_config_word(hose, dev, PCI_CLASS_DEVICE, &class);
 312
 313         switch(class) {
 314         case PCI_CLASS_BRIDGE_PCI:
 315                 hose->current_busno++;
 316                 pciauto_setup_device(hose, dev, 2, hose->pci_mem, hose->pci_prefetch, hose->pci_io);
 317
 318                 DEBUGF("PCI Autoconfig: Found P2P bridge, device %d\n", PCI_DEV(dev));
 319
 320                 /* Passing in current_busno allows for sibling P2P bridges */
 321                 pciauto_prescan_setup_bridge(hose, dev, hose->current_busno);
 322                 /*
 323                  * need to figure out if this is a subordinate bridge on the bus
 324                  * to be able to properly set the pri/sec/sub bridge registers.
 325                  */
 326                 n = pci_hose_scan_bus(hose, hose->current_busno);
 327
 328                 /* figure out the deepest we've gone for this leg */
 329                 sub_bus = max(n, sub_bus);
 330                 pciauto_postscan_setup_bridge(hose, dev, sub_bus);
 331
 332                 sub_bus = hose->current_busno;
 333                 break;
 334
 335         case PCI_CLASS_STORAGE_IDE:
 336                 pci_hose_read_config_byte(hose, dev, PCI_CLASS_PROG, &prg_iface);
 337                 if (!(prg_iface & PCIAUTO_IDE_MODE_MASK)) {
 338                         DEBUGF("PCI Autoconfig: Skipping legacy mode IDE controller\n");
 339                         return sub_bus;
 340                 }
 341
 342                 pciauto_setup_device(hose, dev, 6, hose->pci_mem, hose->pci_prefetch, hose->pci_io);
 343                 break;
 344
 345         case PCI_CLASS_BRIDGE_CARDBUS:
 346                 /* just do a minimal setup of the bridge, let the OS take care of the rest */
 347                 pciauto_setup_device(hose, dev, 0, hose->pci_mem, hose->pci_prefetch, hose->pci_io);
 348
 349                 DEBUGF("PCI Autoconfig: Found P2CardBus bridge, device %d\n", PCI_DEV(dev));
 350
 351                 hose->current_busno++;
 352                 break;
 353
 354 #ifdef CONFIG_MPC5200
 355         case PCI_CLASS_BRIDGE_OTHER:
 356                 DEBUGF("PCI Autoconfig: Skipping bridge device %d\n",
 357                        PCI_DEV(dev));
 358                 break;
 359 #endif
 360 #ifdef CONFIG_MPC834X
 361         case PCI_CLASS_BRIDGE_OTHER:
 362                 /*
 363                  * The host/PCI bridge 1 seems broken in 8349 - it presents
 364                  * itself as 'PCI_CLASS_BRIDGE_OTHER' and appears as an _agent_
 365                  * device claiming resources io/mem/irq.. we only allow for
 366                  * the PIMMR window to be allocated (BAR0 - 1MB size)
 367                  */
 368                 DEBUGF("PCI Autoconfig: Broken bridge found, only minimal config\n");
 369                 pciauto_setup_device(hose, dev, 0, hose->pci_mem, hose->pci_prefetch, hose->pci_io);
 370                 break;
 371 #endif
 372         default:
 373                 pciauto_setup_device(hose, dev, 6, hose->pci_mem, hose->pci_prefetch, hose->pci_io);
 374                 break;
 375         }
 376
 377         return sub_bus;
 378 }
 379
 380 #endif /* CONFIG_PCI */