drivers/pci/pci-uclass.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (c) 2014 Google, Inc
   4  * Written by Simon Glass <sjg@chromium.org>
   5  */
   6
   7 #include <common.h>
   8 #include <dm.h>
   9 #include <errno.h>
  10 #include <init.h>
  11 #include <log.h>
  12 #include <malloc.h>
  13 #include <pci.h>
  14 #include <asm/io.h>
  15 #include <dm/device-internal.h>
  16 #include <dm/lists.h>
  17 #if defined(CONFIG_X86) && defined(CONFIG_HAVE_FSP)
  18 #include <asm/fsp/fsp_support.h>
  19 #endif
  20 #include <linux/delay.h>
  21 #include "pci_internal.h"
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 int pci_get_bus(int busnum, struct udevice **busp)
  26 {
  27         int ret;
  28
  29         ret = uclass_get_device_by_seq(UCLASS_PCI, busnum, busp);
  30
  31         /* Since buses may not be numbered yet try a little harder with bus 0 */
  32         if (ret == -ENODEV) {
  33                 ret = uclass_first_device_err(UCLASS_PCI, busp);
  34                 if (ret)
  35                         return ret;
  36                 ret = uclass_get_device_by_seq(UCLASS_PCI, busnum, busp);
  37         }
  38
  39         return ret;
  40 }
  41
  42 struct udevice *pci_get_controller(struct udevice *dev)
  43 {
  44         while (device_is_on_pci_bus(dev))
  45                 dev = dev->parent;
  46
  47         return dev;
  48 }
  49
  50 pci_dev_t dm_pci_get_bdf(const struct udevice *dev)
  51 {
  52         struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
  53         struct udevice *bus = dev->parent;
  54
  55         /*
  56          * This error indicates that @dev is a device on an unprobed PCI bus.
  57          * The bus likely has bus=seq == -1, so the PCI_ADD_BUS() macro below
  58          * will produce a bad BDF>
  59          *
  60          * A common cause of this problem is that this function is called in the
  61          * ofdata_to_platdata() method of @dev. Accessing the PCI bus in that
  62          * method is not allowed, since it has not yet been probed. To fix this,
  63          * move that access to the probe() method of @dev instead.
  64          */
  65         if (!device_active(bus))
  66                 log_err("PCI: Device '%s' on unprobed bus '%s'\n", dev->name,
  67                         bus->name);
  68         return PCI_ADD_BUS(bus->seq, pplat->devfn);
  69 }
  70
  71 /**
  72  * pci_get_bus_max() - returns the bus number of the last active bus
  73  *
  74  * @return last bus number, or -1 if no active buses
  75  */
  76 static int pci_get_bus_max(void)
  77 {
  78         struct udevice *bus;
  79         struct uclass *uc;
  80         int ret = -1;
  81
  82         ret = uclass_get(UCLASS_PCI, &uc);
  83         uclass_foreach_dev(bus, uc) {
  84                 if (bus->seq > ret)
  85                         ret = bus->seq;
  86         }
  87
  88         debug("%s: ret=%d\n", __func__, ret);
  89
  90         return ret;
  91 }
  92
  93 int pci_last_busno(void)
  94 {
  95         return pci_get_bus_max();
  96 }
  97
  98 int pci_get_ff(enum pci_size_t size)
  99 {
 100         switch (size) {
 101         case PCI_SIZE_8:
 102                 return 0xff;
 103         case PCI_SIZE_16:
 104                 return 0xffff;
 105         default:
 106                 return 0xffffffff;
 107         }
 108 }
 109
 110 static void pci_dev_find_ofnode(struct udevice *bus, phys_addr_t bdf,
 111                                 ofnode *rnode)
 112 {
 113         struct fdt_pci_addr addr;
 114         ofnode node;
 115         int ret;
 116
 117         dev_for_each_subnode(node, bus) {
 118                 ret = ofnode_read_pci_addr(node, FDT_PCI_SPACE_CONFIG, "reg",
 119                                            &addr);
 120                 if (ret)
 121                         continue;
 122
 123                 if (PCI_MASK_BUS(addr.phys_hi) != PCI_MASK_BUS(bdf))
 124                         continue;
 125
 126                 *rnode = node;
 127                 break;
 128         }
 129 };
 130
 131 int pci_bus_find_devfn(const struct udevice *bus, pci_dev_t find_devfn,
 132                        struct udevice **devp)
 133 {
 134         struct udevice *dev;
 135
 136         for (device_find_first_child(bus, &dev);
 137              dev;
 138              device_find_next_child(&dev)) {
 139                 struct pci_child_platdata *pplat;
 140
 141                 pplat = dev_get_parent_platdata(dev);
 142                 if (pplat && pplat->devfn == find_devfn) {
 143                         *devp = dev;
 144                         return 0;
 145                 }
 146         }
 147
 148         return -ENODEV;
 149 }
 150
 151 int dm_pci_bus_find_bdf(pci_dev_t bdf, struct udevice **devp)
 152 {
 153         struct udevice *bus;
 154         int ret;
 155
 156         ret = pci_get_bus(PCI_BUS(bdf), &bus);
 157         if (ret)
 158                 return ret;
 159         return pci_bus_find_devfn(bus, PCI_MASK_BUS(bdf), devp);
 160 }
 161
 162 static int pci_device_matches_ids(struct udevice *dev,
 163                                   struct pci_device_id *ids)
 164 {
 165         struct pci_child_platdata *pplat;
 166         int i;
 167
 168         pplat = dev_get_parent_platdata(dev);
 169         if (!pplat)
 170                 return -EINVAL;
 171         for (i = 0; ids[i].vendor != 0; i++) {
 172                 if (pplat->vendor == ids[i].vendor &&
 173                     pplat->device == ids[i].device)
 174                         return i;
 175         }
 176
 177         return -EINVAL;
 178 }
 179
 180 int pci_bus_find_devices(struct udevice *bus, struct pci_device_id *ids,
 181                          int *indexp, struct udevice **devp)
 182 {
 183         struct udevice *dev;
 184
 185         /* Scan all devices on this bus */
 186         for (device_find_first_child(bus, &dev);
 187              dev;
 188              device_find_next_child(&dev)) {
 189                 if (pci_device_matches_ids(dev, ids) >= 0) {
 190                         if ((*indexp)-- <= 0) {
 191                                 *devp = dev;
 192                                 return 0;
 193                         }
 194                 }
 195         }
 196
 197         return -ENODEV;
 198 }
 199
 200 int pci_find_device_id(struct pci_device_id *ids, int index,
 201                        struct udevice **devp)
 202 {
 203         struct udevice *bus;
 204
 205         /* Scan all known buses */
 206         for (uclass_first_device(UCLASS_PCI, &bus);
 207              bus;
 208              uclass_next_device(&bus)) {
 209                 if (!pci_bus_find_devices(bus, ids, &index, devp))
 210                         return 0;
 211         }
 212         *devp = NULL;
 213
 214         return -ENODEV;
 215 }
 216
 217 static int dm_pci_bus_find_device(struct udevice *bus, unsigned int vendor,
 218                                   unsigned int device, int *indexp,
 219                                   struct udevice **devp)
 220 {
 221         struct pci_child_platdata *pplat;
 222         struct udevice *dev;
 223
 224         for (device_find_first_child(bus, &dev);
 225              dev;
 226              device_find_next_child(&dev)) {
 227                 pplat = dev_get_parent_platdata(dev);
 228                 if (pplat->vendor == vendor && pplat->device == device) {
 229                         if (!(*indexp)--) {
 230                                 *devp = dev;
 231                                 return 0;
 232                         }
 233                 }
 234         }
 235
 236         return -ENODEV;
 237 }
 238
 239 int dm_pci_find_device(unsigned int vendor, unsigned int device, int index,
 240                        struct udevice **devp)
 241 {
 242         struct udevice *bus;
 243
 244         /* Scan all known buses */
 245         for (uclass_first_device(UCLASS_PCI, &bus);
 246              bus;
 247              uclass_next_device(&bus)) {
 248                 if (!dm_pci_bus_find_device(bus, vendor, device, &index, devp))
 249                         return device_probe(*devp);
 250         }
 251         *devp = NULL;
 252
 253         return -ENODEV;
 254 }
 255
 256 int dm_pci_find_class(uint find_class, int index, struct udevice **devp)
 257 {
 258         struct udevice *dev;
 259
 260         /* Scan all known buses */
 261         for (pci_find_first_device(&dev);
 262              dev;
 263              pci_find_next_device(&dev)) {
 264                 struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
 265
 266                 if (pplat->class == find_class && !index--) {
 267                         *devp = dev;
 268                         return device_probe(*devp);
 269                 }
 270         }
 271         *devp = NULL;
 272
 273         return -ENODEV;
 274 }
 275
 276 int pci_bus_write_config(struct udevice *bus, pci_dev_t bdf, int offset,
 277                          unsigned long value, enum pci_size_t size)
 278 {
 279         struct dm_pci_ops *ops;
 280
 281         ops = pci_get_ops(bus);
 282         if (!ops->write_config)
 283                 return -ENOSYS;
 284         return ops->write_config(bus, bdf, offset, value, size);
 285 }
 286
 287 int pci_bus_clrset_config32(struct udevice *bus, pci_dev_t bdf, int offset,
 288                             u32 clr, u32 set)
 289 {
 290         ulong val;
 291         int ret;
 292
 293         ret = pci_bus_read_config(bus, bdf, offset, &val, PCI_SIZE_32);
 294         if (ret)
 295                 return ret;
 296         val &= ~clr;
 297         val |= set;
 298
 299         return pci_bus_write_config(bus, bdf, offset, val, PCI_SIZE_32);
 300 }
 301
 302 int pci_write_config(pci_dev_t bdf, int offset, unsigned long value,
 303                      enum pci_size_t size)
 304 {
 305         struct udevice *bus;
 306         int ret;
 307
 308         ret = pci_get_bus(PCI_BUS(bdf), &bus);
 309         if (ret)
 310                 return ret;
 311
 312         return pci_bus_write_config(bus, bdf, offset, value, size);
 313 }
 314
 315 int dm_pci_write_config(struct udevice *dev, int offset, unsigned long value,
 316                         enum pci_size_t size)
 317 {
 318         struct udevice *bus;
 319
 320         for (bus = dev; device_is_on_pci_bus(bus);)
 321                 bus = bus->parent;
 322         return pci_bus_write_config(bus, dm_pci_get_bdf(dev), offset, value,
 323                                     size);
 324 }
 325
 326 int pci_write_config32(pci_dev_t bdf, int offset, u32 value)
 327 {
 328         return pci_write_config(bdf, offset, value, PCI_SIZE_32);
 329 }
 330
 331 int pci_write_config16(pci_dev_t bdf, int offset, u16 value)
 332 {
 333         return pci_write_config(bdf, offset, value, PCI_SIZE_16);
 334 }
 335
 336 int pci_write_config8(pci_dev_t bdf, int offset, u8 value)
 337 {
 338         return pci_write_config(bdf, offset, value, PCI_SIZE_8);
 339 }
 340
 341 int dm_pci_write_config8(struct udevice *dev, int offset, u8 value)
 342 {
 343         return dm_pci_write_config(dev, offset, value, PCI_SIZE_8);
 344 }
 345
 346 int dm_pci_write_config16(struct udevice *dev, int offset, u16 value)
 347 {
 348         return dm_pci_write_config(dev, offset, value, PCI_SIZE_16);
 349 }
 350
 351 int dm_pci_write_config32(struct udevice *dev, int offset, u32 value)
 352 {
 353         return dm_pci_write_config(dev, offset, value, PCI_SIZE_32);
 354 }
 355
 356 int pci_bus_read_config(const struct udevice *bus, pci_dev_t bdf, int offset,
 357                         unsigned long *valuep, enum pci_size_t size)
 358 {
 359         struct dm_pci_ops *ops;
 360
 361         ops = pci_get_ops(bus);
 362         if (!ops->read_config)
 363                 return -ENOSYS;
 364         return ops->read_config(bus, bdf, offset, valuep, size);
 365 }
 366
 367 int pci_read_config(pci_dev_t bdf, int offset, unsigned long *valuep,
 368                     enum pci_size_t size)
 369 {
 370         struct udevice *bus;
 371         int ret;
 372
 373         ret = pci_get_bus(PCI_BUS(bdf), &bus);
 374         if (ret)
 375                 return ret;
 376
 377         return pci_bus_read_config(bus, bdf, offset, valuep, size);
 378 }
 379
 380 int dm_pci_read_config(const struct udevice *dev, int offset,
 381                        unsigned long *valuep, enum pci_size_t size)
 382 {
 383         const struct udevice *bus;
 384
 385         for (bus = dev; device_is_on_pci_bus(bus);)
 386                 bus = bus->parent;
 387         return pci_bus_read_config(bus, dm_pci_get_bdf(dev), offset, valuep,
 388                                    size);
 389 }
 390
 391 int pci_read_config32(pci_dev_t bdf, int offset, u32 *valuep)
 392 {
 393         unsigned long value;
 394         int ret;
 395
 396         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_32);
 397         if (ret)
 398                 return ret;
 399         *valuep = value;
 400
 401         return 0;
 402 }
 403
 404 int pci_read_config16(pci_dev_t bdf, int offset, u16 *valuep)
 405 {
 406         unsigned long value;
 407         int ret;
 408
 409         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_16);
 410         if (ret)
 411                 return ret;
 412         *valuep = value;
 413
 414         return 0;
 415 }
 416
 417 int pci_read_config8(pci_dev_t bdf, int offset, u8 *valuep)
 418 {
 419         unsigned long value;
 420         int ret;
 421
 422         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_8);
 423         if (ret)
 424                 return ret;
 425         *valuep = value;
 426
 427         return 0;
 428 }
 429
 430 int dm_pci_read_config8(const struct udevice *dev, int offset, u8 *valuep)
 431 {
 432         unsigned long value;
 433         int ret;
 434
 435         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_8);
 436         if (ret)
 437                 return ret;
 438         *valuep = value;
 439
 440         return 0;
 441 }
 442
 443 int dm_pci_read_config16(const struct udevice *dev, int offset, u16 *valuep)
 444 {
 445         unsigned long value;
 446         int ret;
 447
 448         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_16);
 449         if (ret)
 450                 return ret;
 451         *valuep = value;
 452
 453         return 0;
 454 }
 455
 456 int dm_pci_read_config32(const struct udevice *dev, int offset, u32 *valuep)
 457 {
 458         unsigned long value;
 459         int ret;
 460
 461         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_32);
 462         if (ret)
 463                 return ret;
 464         *valuep = value;
 465
 466         return 0;
 467 }
 468
 469 int dm_pci_clrset_config8(struct udevice *dev, int offset, u32 clr, u32 set)
 470 {
 471         u8 val;
 472         int ret;
 473
 474         ret = dm_pci_read_config8(dev, offset, &val);
 475         if (ret)
 476                 return ret;
 477         val &= ~clr;
 478         val |= set;
 479
 480         return dm_pci_write_config8(dev, offset, val);
 481 }
 482
 483 int dm_pci_clrset_config16(struct udevice *dev, int offset, u32 clr, u32 set)
 484 {
 485         u16 val;
 486         int ret;
 487
 488         ret = dm_pci_read_config16(dev, offset, &val);
 489         if (ret)
 490                 return ret;
 491         val &= ~clr;
 492         val |= set;
 493
 494         return dm_pci_write_config16(dev, offset, val);
 495 }
 496
 497 int dm_pci_clrset_config32(struct udevice *dev, int offset, u32 clr, u32 set)
 498 {
 499         u32 val;
 500         int ret;
 501
 502         ret = dm_pci_read_config32(dev, offset, &val);
 503         if (ret)
 504                 return ret;
 505         val &= ~clr;
 506         val |= set;
 507
 508         return dm_pci_write_config32(dev, offset, val);
 509 }
 510
 511 static void set_vga_bridge_bits(struct udevice *dev)
 512 {
 513         struct udevice *parent = dev->parent;
 514         u16 bc;
 515
 516         while (parent->seq != 0) {
 517                 dm_pci_read_config16(parent, PCI_BRIDGE_CONTROL, &bc);
 518                 bc |= PCI_BRIDGE_CTL_VGA;
 519                 dm_pci_write_config16(parent, PCI_BRIDGE_CONTROL, bc);
 520                 parent = parent->parent;
 521         }
 522 }
 523
 524 int pci_auto_config_devices(struct udevice *bus)
 525 {
 526         struct pci_controller *hose = bus->uclass_priv;
 527         struct pci_child_platdata *pplat;
 528         unsigned int sub_bus;
 529         struct udevice *dev;
 530         int ret;
 531
 532         sub_bus = bus->seq;
 533         debug("%s: start\n", __func__);
 534         pciauto_config_init(hose);
 535         for (ret = device_find_first_child(bus, &dev);
 536              !ret && dev;
 537              ret = device_find_next_child(&dev)) {
 538                 unsigned int max_bus;
 539                 int ret;
 540
 541                 debug("%s: device %s\n", __func__, dev->name);
 542                 if (dev_read_bool(dev, "pci,no-autoconfig"))
 543                         continue;
 544                 ret = dm_pciauto_config_device(dev);
 545                 if (ret < 0)
 546                         return ret;
 547                 max_bus = ret;
 548                 sub_bus = max(sub_bus, max_bus);
 549
 550                 pplat = dev_get_parent_platdata(dev);
 551                 if (pplat->class == (PCI_CLASS_DISPLAY_VGA << 8))
 552                         set_vga_bridge_bits(dev);
 553         }
 554         debug("%s: done\n", __func__);
 555
 556         return sub_bus;
 557 }
 558
 559 int pci_generic_mmap_write_config(
 560         const struct udevice *bus,
 561         int (*addr_f)(const struct udevice *bus, pci_dev_t bdf, uint offset,
 562                       void **addrp),
 563         pci_dev_t bdf,
 564         uint offset,
 565         ulong value,
 566         enum pci_size_t size)
 567 {
 568         void *address;
 569
 570         if (addr_f(bus, bdf, offset, &address) < 0)
 571                 return 0;
 572
 573         switch (size) {
 574         case PCI_SIZE_8:
 575                 writeb(value, address);
 576                 return 0;
 577         case PCI_SIZE_16:
 578                 writew(value, address);
 579                 return 0;
 580         case PCI_SIZE_32:
 581                 writel(value, address);
 582                 return 0;
 583         default:
 584                 return -EINVAL;
 585         }
 586 }
 587
 588 int pci_generic_mmap_read_config(
 589         const struct udevice *bus,
 590         int (*addr_f)(const struct udevice *bus, pci_dev_t bdf, uint offset,
 591                       void **addrp),
 592         pci_dev_t bdf,
 593         uint offset,
 594         ulong *valuep,
 595         enum pci_size_t size)
 596 {
 597         void *address;
 598
 599         if (addr_f(bus, bdf, offset, &address) < 0) {
 600                 *valuep = pci_get_ff(size);
 601                 return 0;
 602         }
 603
 604         switch (size) {
 605         case PCI_SIZE_8:
 606                 *valuep = readb(address);
 607                 return 0;
 608         case PCI_SIZE_16:
 609                 *valuep = readw(address);
 610                 return 0;
 611         case PCI_SIZE_32:
 612                 *valuep = readl(address);
 613                 return 0;
 614         default:
 615                 return -EINVAL;
 616         }
 617 }
 618
 619 int dm_pci_hose_probe_bus(struct udevice *bus)
 620 {
 621         int sub_bus;
 622         int ret;
 623         int ea_pos;
 624         u8 reg;
 625
 626         debug("%s\n", __func__);
 627
 628         ea_pos = dm_pci_find_capability(bus, PCI_CAP_ID_EA);
 629         if (ea_pos) {
 630                 dm_pci_read_config8(bus, ea_pos + sizeof(u32) + sizeof(u8),
 631                                     &reg);
 632                 sub_bus = reg;
 633         } else {
 634                 sub_bus = pci_get_bus_max() + 1;
 635         }
 636         debug("%s: bus = %d/%s\n", __func__, sub_bus, bus->name);
 637         dm_pciauto_prescan_setup_bridge(bus, sub_bus);
 638
 639         ret = device_probe(bus);
 640         if (ret) {
 641                 debug("%s: Cannot probe bus %s: %d\n", __func__, bus->name,
 642                       ret);
 643                 return ret;
 644         }
 645
 646         if (!ea_pos) {
 647                 if (sub_bus != bus->seq) {
 648                         debug("%s: Internal error, bus '%s' got seq %d, expected %d\n",
 649                               __func__, bus->name, bus->seq, sub_bus);
 650                         return -EPIPE;
 651                 }
 652                 sub_bus = pci_get_bus_max();
 653         }
 654         dm_pciauto_postscan_setup_bridge(bus, sub_bus);
 655
 656         return sub_bus;
 657 }
 658
 659 /**
 660  * pci_match_one_device - Tell if a PCI device structure has a matching
 661  *                        PCI device id structure
 662  * @id: single PCI device id structure to match
 663  * @find: the PCI device id structure to match against
 664  *
 665  * Returns true if the finding pci_device_id structure matched or false if
 666  * there is no match.
 667  */
 668 static bool pci_match_one_id(const struct pci_device_id *id,
 669                              const struct pci_device_id *find)
 670 {
 671         if ((id->vendor == PCI_ANY_ID || id->vendor == find->vendor) &&
 672             (id->device == PCI_ANY_ID || id->device == find->device) &&
 673             (id->subvendor == PCI_ANY_ID || id->subvendor == find->subvendor) &&
 674             (id->subdevice == PCI_ANY_ID || id->subdevice == find->subdevice) &&
 675             !((id->class ^ find->class) & id->class_mask))
 676                 return true;
 677
 678         return false;
 679 }
 680
 681 /**
 682  * pci_find_and_bind_driver() - Find and bind the right PCI driver
 683  *
 684  * This only looks at certain fields in the descriptor.
 685  *
 686  * @parent:     Parent bus
 687  * @find_id:    Specification of the driver to find
 688  * @bdf:        Bus/device/function addreess - see PCI_BDF()
 689  * @devp:       Returns a pointer to the device created
 690  * @return 0 if OK, -EPERM if the device is not needed before relocation and
 691  *         therefore was not created, other -ve value on error
 692  */
 693 static int pci_find_and_bind_driver(struct udevice *parent,
 694                                     struct pci_device_id *find_id,
 695                                     pci_dev_t bdf, struct udevice **devp)
 696 {
 697         struct pci_driver_entry *start, *entry;
 698         ofnode node = ofnode_null();
 699         const char *drv;
 700         int n_ents;
 701         int ret;
 702         char name[30], *str;
 703         bool bridge;
 704
 705         *devp = NULL;
 706
 707         debug("%s: Searching for driver: vendor=%x, device=%x\n", __func__,
 708               find_id->vendor, find_id->device);
 709
 710         /* Determine optional OF node */
 711         if (ofnode_valid(dev_ofnode(parent)))
 712                 pci_dev_find_ofnode(parent, bdf, &node);
 713
 714         if (ofnode_valid(node) && !ofnode_is_available(node)) {
 715                 debug("%s: Ignoring disabled device\n", __func__);
 716                 return -EPERM;
 717         }
 718
 719         start = ll_entry_start(struct pci_driver_entry, pci_driver_entry);
 720         n_ents = ll_entry_count(struct pci_driver_entry, pci_driver_entry);
 721         for (entry = start; entry != start + n_ents; entry++) {
 722                 const struct pci_device_id *id;
 723                 struct udevice *dev;
 724                 const struct driver *drv;
 725
 726                 for (id = entry->match;
 727                      id->vendor || id->subvendor || id->class_mask;
 728                      id++) {
 729                         if (!pci_match_one_id(id, find_id))
 730                                 continue;
 731
 732                         drv = entry->driver;
 733
 734                         /*
 735                          * In the pre-relocation phase, we only bind devices
 736                          * whose driver has the DM_FLAG_PRE_RELOC set, to save
 737                          * precious memory space as on some platforms as that
 738                          * space is pretty limited (ie: using Cache As RAM).
 739                          */
 740                         if (!(gd->flags & GD_FLG_RELOC) &&
 741                             !(drv->flags & DM_FLAG_PRE_RELOC))
 742                                 return -EPERM;
 743
 744                         /*
 745                          * We could pass the descriptor to the driver as
 746                          * platdata (instead of NULL) and allow its bind()
 747                          * method to return -ENOENT if it doesn't support this
 748                          * device. That way we could continue the search to
 749                          * find another driver. For now this doesn't seem
 750                          * necesssary, so just bind the first match.
 751                          */
 752                         ret = device_bind_ofnode(parent, drv, drv->name, NULL,
 753                                                  node, &dev);
 754                         if (ret)
 755                                 goto error;
 756                         debug("%s: Match found: %s\n", __func__, drv->name);
 757                         dev->driver_data = id->driver_data;
 758                         *devp = dev;
 759                         return 0;
 760                 }
 761         }
 762
 763         bridge = (find_id->class >> 8) == PCI_CLASS_BRIDGE_PCI;
 764         /*
 765          * In the pre-relocation phase, we only bind bridge devices to save
 766          * precious memory space as on some platforms as that space is pretty
 767          * limited (ie: using Cache As RAM).
 768          */
 769         if (!(gd->flags & GD_FLG_RELOC) && !bridge)
 770                 return -EPERM;
 771
 772         /* Bind a generic driver so that the device can be used */
 773         sprintf(name, "pci_%x:%x.%x", parent->seq, PCI_DEV(bdf),
 774                 PCI_FUNC(bdf));
 775         str = strdup(name);
 776         if (!str)
 777                 return -ENOMEM;
 778         drv = bridge ? "pci_bridge_drv" : "pci_generic_drv";
 779
 780         ret = device_bind_driver_to_node(parent, drv, str, node, devp);
 781         if (ret) {
 782                 debug("%s: Failed to bind generic driver: %d\n", __func__, ret);
 783                 free(str);
 784                 return ret;
 785         }
 786         debug("%s: No match found: bound generic driver instead\n", __func__);
 787
 788         return 0;
 789
 790 error:
 791         debug("%s: No match found: error %d\n", __func__, ret);
 792         return ret;
 793 }
 794
 795 int pci_bind_bus_devices(struct udevice *bus)
 796 {
 797         ulong vendor, device;
 798         ulong header_type;
 799         pci_dev_t bdf, end;
 800         bool found_multi;
 801         int ret;
 802
 803         found_multi = false;
 804         end = PCI_BDF(bus->seq, PCI_MAX_PCI_DEVICES - 1,
 805                       PCI_MAX_PCI_FUNCTIONS - 1);
 806         for (bdf = PCI_BDF(bus->seq, 0, 0); bdf <= end;
 807              bdf += PCI_BDF(0, 0, 1)) {
 808                 struct pci_child_platdata *pplat;
 809                 struct udevice *dev;
 810                 ulong class;
 811
 812                 if (!PCI_FUNC(bdf))
 813                         found_multi = false;
 814                 if (PCI_FUNC(bdf) && !found_multi)
 815                         continue;
 816
 817                 /* Check only the first access, we don't expect problems */
 818                 ret = pci_bus_read_config(bus, bdf, PCI_VENDOR_ID, &vendor,
 819                                           PCI_SIZE_16);
 820                 if (ret)
 821                         goto error;
 822
 823                 if (vendor == 0xffff || vendor == 0x0000)
 824                         continue;
 825
 826                 pci_bus_read_config(bus, bdf, PCI_HEADER_TYPE,
 827                                     &header_type, PCI_SIZE_8);
 828
 829                 if (!PCI_FUNC(bdf))
 830                         found_multi = header_type & 0x80;
 831
 832                 debug("%s: bus %d/%s: found device %x, function %d", __func__,
 833                       bus->seq, bus->name, PCI_DEV(bdf), PCI_FUNC(bdf));
 834                 pci_bus_read_config(bus, bdf, PCI_DEVICE_ID, &device,
 835                                     PCI_SIZE_16);
 836                 pci_bus_read_config(bus, bdf, PCI_CLASS_REVISION, &class,
 837                                     PCI_SIZE_32);
 838                 class >>= 8;
 839
 840                 /* Find this device in the device tree */
 841                 ret = pci_bus_find_devfn(bus, PCI_MASK_BUS(bdf), &dev);
 842                 debug(": find ret=%d\n", ret);
 843
 844                 /* If nothing in the device tree, bind a device */
 845                 if (ret == -ENODEV) {
 846                         struct pci_device_id find_id;
 847                         ulong val;
 848
 849                         memset(&find_id, '\0', sizeof(find_id));
 850                         find_id.vendor = vendor;
 851                         find_id.device = device;
 852                         find_id.class = class;
 853                         if ((header_type & 0x7f) == PCI_HEADER_TYPE_NORMAL) {
 854                                 pci_bus_read_config(bus, bdf,
 855                                                     PCI_SUBSYSTEM_VENDOR_ID,
 856                                                     &val, PCI_SIZE_32);
 857                                 find_id.subvendor = val & 0xffff;
 858                                 find_id.subdevice = val >> 16;
 859                         }
 860                         ret = pci_find_and_bind_driver(bus, &find_id, bdf,
 861                                                        &dev);
 862                 }
 863                 if (ret == -EPERM)
 864                         continue;
 865                 else if (ret)
 866                         return ret;
 867
 868                 /* Update the platform data */
 869                 pplat = dev_get_parent_platdata(dev);
 870                 pplat->devfn = PCI_MASK_BUS(bdf);
 871                 pplat->vendor = vendor;
 872                 pplat->device = device;
 873                 pplat->class = class;
 874         }
 875
 876         return 0;
 877 error:
 878         printf("Cannot read bus configuration: %d\n", ret);
 879
 880         return ret;
 881 }
 882
 883 static void decode_regions(struct pci_controller *hose, ofnode parent_node,
 884                            ofnode node)
 885 {
 886         int pci_addr_cells, addr_cells, size_cells;
 887         struct bd_info *bd = gd->bd;
 888         int cells_per_record;
 889         const u32 *prop;
 890         int max_regions;
 891         int len;
 892         int i;
 893
 894         prop = ofnode_get_property(node, "ranges", &len);
 895         if (!prop) {
 896                 debug("%s: Cannot decode regions\n", __func__);
 897                 return;
 898         }
 899
 900         pci_addr_cells = ofnode_read_simple_addr_cells(node);
 901         addr_cells = ofnode_read_simple_addr_cells(parent_node);
 902         size_cells = ofnode_read_simple_size_cells(node);
 903
 904         /* PCI addresses are always 3-cells */
 905         len /= sizeof(u32);
 906         cells_per_record = pci_addr_cells + addr_cells + size_cells;
 907         hose->region_count = 0;
 908         debug("%s: len=%d, cells_per_record=%d\n", __func__, len,
 909               cells_per_record);
 910
 911         /* Dynamically allocate the regions array */
 912         max_regions = len / cells_per_record + CONFIG_NR_DRAM_BANKS;
 913         hose->regions = (struct pci_region *)
 914                 calloc(1, max_regions * sizeof(struct pci_region));
 915
 916         for (i = 0; i < max_regions; i++, len -= cells_per_record) {
 917                 u64 pci_addr, addr, size;
 918                 int space_code;
 919                 u32 flags;
 920                 int type;
 921                 int pos;
 922
 923                 if (len < cells_per_record)
 924                         break;
 925                 flags = fdt32_to_cpu(prop[0]);
 926                 space_code = (flags >> 24) & 3;
 927                 pci_addr = fdtdec_get_number(prop + 1, 2);
 928                 prop += pci_addr_cells;
 929                 addr = fdtdec_get_number(prop, addr_cells);
 930                 prop += addr_cells;
 931                 size = fdtdec_get_number(prop, size_cells);
 932                 prop += size_cells;
 933                 debug("%s: region %d, pci_addr=%llx, addr=%llx, size=%llx, space_code=%d\n",
 934                       __func__, hose->region_count, pci_addr, addr, size, space_code);
 935                 if (space_code & 2) {
 936                         type = flags & (1U << 30) ? PCI_REGION_PREFETCH :
 937                                         PCI_REGION_MEM;
 938                 } else if (space_code & 1) {
 939                         type = PCI_REGION_IO;
 940                 } else {
 941                         continue;
 942                 }
 943
 944                 if (!IS_ENABLED(CONFIG_SYS_PCI_64BIT) &&
 945                     type == PCI_REGION_MEM && upper_32_bits(pci_addr)) {
 946                         debug(" - beyond the 32-bit boundary, ignoring\n");
 947                         continue;
 948                 }
 949
 950                 pos = -1;
 951                 if (!IS_ENABLED(CONFIG_PCI_REGION_MULTI_ENTRY)) {
 952                         for (i = 0; i < hose->region_count; i++) {
 953                                 if (hose->regions[i].flags == type)
 954                                         pos = i;
 955                         }
 956                 }
 957
 958                 if (pos == -1)
 959                         pos = hose->region_count++;
 960                 debug(" - type=%d, pos=%d\n", type, pos);
 961                 pci_set_region(hose->regions + pos, pci_addr, addr, size, type);
 962         }
 963
 964         /* Add a region for our local memory */
 965         if (!bd)
 966                 return;
 967
 968         for (i = 0; i < CONFIG_NR_DRAM_BANKS; ++i) {
 969                 if (bd->bi_dram[i].size) {
 970                         pci_set_region(hose->regions + hose->region_count++,
 971                                        bd->bi_dram[i].start,
 972                                        bd->bi_dram[i].start,
 973                                        bd->bi_dram[i].size,
 974                                        PCI_REGION_MEM | PCI_REGION_SYS_MEMORY);
 975                 }
 976         }
 977
 978         return;
 979 }
 980
 981 static int pci_uclass_pre_probe(struct udevice *bus)
 982 {
 983         struct pci_controller *hose;
 984
 985         debug("%s, bus=%d/%s, parent=%s\n", __func__, bus->seq, bus->name,
 986               bus->parent->name);
 987         hose = bus->uclass_priv;
 988
 989         /* For bridges, use the top-level PCI controller */
 990         if (!device_is_on_pci_bus(bus)) {
 991                 hose->ctlr = bus;
 992                 decode_regions(hose, dev_ofnode(bus->parent), dev_ofnode(bus));
 993         } else {
 994                 struct pci_controller *parent_hose;
 995
 996                 parent_hose = dev_get_uclass_priv(bus->parent);
 997                 hose->ctlr = parent_hose->bus;
 998         }
 999         hose->bus = bus;
1000         hose->first_busno = bus->seq;
1001         hose->last_busno = bus->seq;
1002         hose->skip_auto_config_until_reloc =
1003                 dev_read_bool(bus, "u-boot,skip-auto-config-until-reloc");
1004
1005         return 0;
1006 }
1007
1008 static int pci_uclass_post_probe(struct udevice *bus)
1009 {
1010         struct pci_controller *hose = dev_get_uclass_priv(bus);
1011         int ret;
1012
1013         debug("%s: probing bus %d\n", __func__, bus->seq);
1014         ret = pci_bind_bus_devices(bus);
1015         if (ret)
1016                 return ret;
1017
1018         if (CONFIG_IS_ENABLED(PCI_PNP) && ll_boot_init() &&
1019             (!hose->skip_auto_config_until_reloc ||
1020              (gd->flags & GD_FLG_RELOC))) {
1021                 ret = pci_auto_config_devices(bus);
1022                 if (ret < 0)
1023                         return log_msg_ret("pci auto-config", ret);
1024         }
1025
1026 #if defined(CONFIG_X86) && defined(CONFIG_HAVE_FSP)
1027         /*
1028          * Per Intel FSP specification, we should call FSP notify API to
1029          * inform FSP that PCI enumeration has been done so that FSP will
1030          * do any necessary initialization as required by the chipset's
1031          * BIOS Writer's Guide (BWG).
1032          *
1033          * Unfortunately we have to put this call here as with driver model,
1034          * the enumeration is all done on a lazy basis as needed, so until
1035          * something is touched on PCI it won't happen.
1036          *
1037          * Note we only call this 1) after U-Boot is relocated, and 2)
1038          * root bus has finished probing.
1039          */
1040         if ((gd->flags & GD_FLG_RELOC) && bus->seq == 0 && ll_boot_init()) {
1041                 ret = fsp_init_phase_pci();
1042                 if (ret)
1043                         return ret;
1044         }
1045 #endif
1046
1047         return 0;
1048 }
1049
1050 static int pci_uclass_child_post_bind(struct udevice *dev)
1051 {
1052         struct pci_child_platdata *pplat;
1053
1054         if (!dev_of_valid(dev))
1055                 return 0;
1056
1057         pplat = dev_get_parent_platdata(dev);
1058
1059         /* Extract vendor id and device id if available */
1060         ofnode_read_pci_vendev(dev_ofnode(dev), &pplat->vendor, &pplat->device);
1061
1062         /* Extract the devfn from fdt_pci_addr */
1063         pplat->devfn = pci_get_devfn(dev);
1064
1065         return 0;
1066 }
1067
1068 static int pci_bridge_read_config(const struct udevice *bus, pci_dev_t bdf,
1069                                   uint offset, ulong *valuep,
1070                                   enum pci_size_t size)
1071 {
1072         struct pci_controller *hose = bus->uclass_priv;
1073
1074         return pci_bus_read_config(hose->ctlr, bdf, offset, valuep, size);
1075 }
1076
1077 static int pci_bridge_write_config(struct udevice *bus, pci_dev_t bdf,
1078                                    uint offset, ulong value,
1079                                    enum pci_size_t size)
1080 {
1081         struct pci_controller *hose = bus->uclass_priv;
1082
1083         return pci_bus_write_config(hose->ctlr, bdf, offset, value, size);
1084 }
1085
1086 static int skip_to_next_device(struct udevice *bus, struct udevice **devp)
1087 {
1088         struct udevice *dev;
1089         int ret = 0;
1090
1091         /*
1092          * Scan through all the PCI controllers. On x86 there will only be one
1093          * but that is not necessarily true on other hardware.
1094          */
1095         do {
1096                 device_find_first_child(bus, &dev);
1097                 if (dev) {
1098                         *devp = dev;
1099                         return 0;
1100                 }
1101                 ret = uclass_next_device(&bus);
1102                 if (ret)
1103                         return ret;
1104         } while (bus);
1105
1106         return 0;
1107 }
1108
1109 int pci_find_next_device(struct udevice **devp)
1110 {
1111         struct udevice *child = *devp;
1112         struct udevice *bus = child->parent;
1113         int ret;
1114
1115         /* First try all the siblings */
1116         *devp = NULL;
1117         while (child) {
1118                 device_find_next_child(&child);
1119                 if (child) {
1120                         *devp = child;
1121                         return 0;
1122                 }
1123         }
1124
1125         /* We ran out of siblings. Try the next bus */
1126         ret = uclass_next_device(&bus);
1127         if (ret)
1128                 return ret;
1129
1130         return bus ? skip_to_next_device(bus, devp) : 0;
1131 }
1132
1133 int pci_find_first_device(struct udevice **devp)
1134 {
1135         struct udevice *bus;
1136         int ret;
1137
1138         *devp = NULL;
1139         ret = uclass_first_device(UCLASS_PCI, &bus);
1140         if (ret)
1141                 return ret;
1142
1143         return skip_to_next_device(bus, devp);
1144 }
1145
1146 ulong pci_conv_32_to_size(ulong value, uint offset, enum pci_size_t size)
1147 {
1148         switch (size) {
1149         case PCI_SIZE_8:
1150                 return (value >> ((offset & 3) * 8)) & 0xff;
1151         case PCI_SIZE_16:
1152                 return (value >> ((offset & 2) * 8)) & 0xffff;
1153         default:
1154                 return value;
1155         }
1156 }
1157
1158 ulong pci_conv_size_to_32(ulong old, ulong value, uint offset,
1159                           enum pci_size_t size)
1160 {
1161         uint off_mask;
1162         uint val_mask, shift;
1163         ulong ldata, mask;
1164
1165         switch (size) {
1166         case PCI_SIZE_8:
1167                 off_mask = 3;
1168                 val_mask = 0xff;
1169                 break;
1170         case PCI_SIZE_16:
1171                 off_mask = 2;
1172                 val_mask = 0xffff;
1173                 break;
1174         default:
1175                 return value;
1176         }
1177         shift = (offset & off_mask) * 8;
1178         ldata = (value & val_mask) << shift;
1179         mask = val_mask << shift;
1180         value = (old & ~mask) | ldata;
1181
1182         return value;
1183 }
1184
1185 int pci_get_dma_regions(struct udevice *dev, struct pci_region *memp, int index)
1186 {
1187         int pci_addr_cells, addr_cells, size_cells;
1188         int cells_per_record;
1189         const u32 *prop;
1190         int len;
1191         int i = 0;
1192
1193         prop = ofnode_get_property(dev_ofnode(dev), "dma-ranges", &len);
1194         if (!prop) {
1195                 log_err("PCI: Device '%s': Cannot decode dma-ranges\n",
1196                         dev->name);
1197                 return -EINVAL;
1198         }
1199
1200         pci_addr_cells = ofnode_read_simple_addr_cells(dev_ofnode(dev));
1201         addr_cells = ofnode_read_simple_addr_cells(dev_ofnode(dev->parent));
1202         size_cells = ofnode_read_simple_size_cells(dev_ofnode(dev));
1203
1204         /* PCI addresses are always 3-cells */
1205         len /= sizeof(u32);
1206         cells_per_record = pci_addr_cells + addr_cells + size_cells;
1207         debug("%s: len=%d, cells_per_record=%d\n", __func__, len,
1208               cells_per_record);
1209
1210         while (len) {
1211                 memp->bus_start = fdtdec_get_number(prop + 1, 2);
1212                 prop += pci_addr_cells;
1213                 memp->phys_start = fdtdec_get_number(prop, addr_cells);
1214                 prop += addr_cells;
1215                 memp->size = fdtdec_get_number(prop, size_cells);
1216                 prop += size_cells;
1217
1218                 if (i == index)
1219                         return 0;
1220                 i++;
1221                 len -= cells_per_record;
1222         }
1223
1224         return -EINVAL;
1225 }
1226
1227 int pci_get_regions(struct udevice *dev, struct pci_region **iop,
1228                     struct pci_region **memp, struct pci_region **prefp)
1229 {
1230         struct udevice *bus = pci_get_controller(dev);
1231         struct pci_controller *hose = dev_get_uclass_priv(bus);
1232         int i;
1233
1234         *iop = NULL;
1235         *memp = NULL;
1236         *prefp = NULL;
1237         for (i = 0; i < hose->region_count; i++) {
1238                 switch (hose->regions[i].flags) {
1239                 case PCI_REGION_IO:
1240                         if (!*iop || (*iop)->size < hose->regions[i].size)
1241                                 *iop = hose->regions + i;
1242                         break;
1243                 case PCI_REGION_MEM:
1244                         if (!*memp || (*memp)->size < hose->regions[i].size)
1245                                 *memp = hose->regions + i;
1246                         break;
1247                 case (PCI_REGION_MEM | PCI_REGION_PREFETCH):
1248                         if (!*prefp || (*prefp)->size < hose->regions[i].size)
1249                                 *prefp = hose->regions + i;
1250                         break;
1251                 }
1252         }
1253
1254         return (*iop != NULL) + (*memp != NULL) + (*prefp != NULL);
1255 }
1256
1257 u32 dm_pci_read_bar32(const struct udevice *dev, int barnum)
1258 {
1259         u32 addr;
1260         int bar;
1261
1262         bar = PCI_BASE_ADDRESS_0 + barnum * 4;
1263         dm_pci_read_config32(dev, bar, &addr);
1264
1265         /*
1266          * If we get an invalid address, return this so that comparisons with
1267          * FDT_ADDR_T_NONE work correctly
1268          */
1269         if (addr == 0xffffffff)
1270                 return addr;
1271         else if (addr & PCI_BASE_ADDRESS_SPACE_IO)
1272                 return addr & PCI_BASE_ADDRESS_IO_MASK;
1273         else
1274                 return addr & PCI_BASE_ADDRESS_MEM_MASK;
1275 }
1276
1277 void dm_pci_write_bar32(struct udevice *dev, int barnum, u32 addr)
1278 {
1279         int bar;
1280
1281         bar = PCI_BASE_ADDRESS_0 + barnum * 4;
1282         dm_pci_write_config32(dev, bar, addr);
1283 }
1284
1285 static int _dm_pci_bus_to_phys(struct udevice *ctlr,
1286                                pci_addr_t bus_addr, unsigned long flags,
1287                                unsigned long skip_mask, phys_addr_t *pa)
1288 {
1289         struct pci_controller *hose = dev_get_uclass_priv(ctlr);
1290         struct pci_region *res;
1291         int i;
1292
1293         if (hose->region_count == 0) {
1294                 *pa = bus_addr;
1295                 return 0;
1296         }
1297
1298         for (i = 0; i < hose->region_count; i++) {
1299                 res = &hose->regions[i];
1300
1301                 if (((res->flags ^ flags) & PCI_REGION_TYPE) != 0)
1302                         continue;
1303
1304                 if (res->flags & skip_mask)
1305                         continue;
1306
1307                 if (bus_addr >= res->bus_start &&
1308                     (bus_addr - res->bus_start) < res->size) {
1309                         *pa = (bus_addr - res->bus_start + res->phys_start);
1310                         return 0;
1311                 }
1312         }
1313
1314         return 1;
1315 }
1316
1317 phys_addr_t dm_pci_bus_to_phys(struct udevice *dev, pci_addr_t bus_addr,
1318                                unsigned long flags)
1319 {
1320         phys_addr_t phys_addr = 0;
1321         struct udevice *ctlr;
1322         int ret;
1323
1324         /* The root controller has the region information */
1325         ctlr = pci_get_controller(dev);
1326
1327         /*
1328          * if PCI_REGION_MEM is set we do a two pass search with preference
1329          * on matches that don't have PCI_REGION_SYS_MEMORY set
1330          */
1331         if ((flags & PCI_REGION_TYPE) == PCI_REGION_MEM) {
1332                 ret = _dm_pci_bus_to_phys(ctlr, bus_addr,
1333                                           flags, PCI_REGION_SYS_MEMORY,
1334                                           &phys_addr);
1335                 if (!ret)
1336                         return phys_addr;
1337         }
1338
1339         ret = _dm_pci_bus_to_phys(ctlr, bus_addr, flags, 0, &phys_addr);
1340
1341         if (ret)
1342                 puts("pci_hose_bus_to_phys: invalid physical address\n");
1343
1344         return phys_addr;
1345 }
1346
1347 int _dm_pci_phys_to_bus(struct udevice *dev, phys_addr_t phys_addr,
1348                         unsigned long flags, unsigned long skip_mask,
1349                         pci_addr_t *ba)
1350 {
1351         struct pci_region *res;
1352         struct udevice *ctlr;
1353         pci_addr_t bus_addr;
1354         int i;
1355         struct pci_controller *hose;
1356
1357         /* The root controller has the region information */
1358         ctlr = pci_get_controller(dev);
1359         hose = dev_get_uclass_priv(ctlr);
1360
1361         if (hose->region_count == 0) {
1362                 *ba = phys_addr;
1363                 return 0;
1364         }
1365
1366         for (i = 0; i < hose->region_count; i++) {
1367                 res = &hose->regions[i];
1368
1369                 if (((res->flags ^ flags) & PCI_REGION_TYPE) != 0)
1370                         continue;
1371
1372                 if (res->flags & skip_mask)
1373                         continue;
1374
1375                 bus_addr = phys_addr - res->phys_start + res->bus_start;
1376
1377                 if (bus_addr >= res->bus_start &&
1378                     (bus_addr - res->bus_start) < res->size) {
1379                         *ba = bus_addr;
1380                         return 0;
1381                 }
1382         }
1383
1384         return 1;
1385 }
1386
1387 pci_addr_t dm_pci_phys_to_bus(struct udevice *dev, phys_addr_t phys_addr,
1388                               unsigned long flags)
1389 {
1390         pci_addr_t bus_addr = 0;
1391         int ret;
1392
1393         /*
1394          * if PCI_REGION_MEM is set we do a two pass search with preference
1395          * on matches that don't have PCI_REGION_SYS_MEMORY set
1396          */
1397         if ((flags & PCI_REGION_TYPE) == PCI_REGION_MEM) {
1398                 ret = _dm_pci_phys_to_bus(dev, phys_addr, flags,
1399                                           PCI_REGION_SYS_MEMORY, &bus_addr);
1400                 if (!ret)
1401                         return bus_addr;
1402         }
1403
1404         ret = _dm_pci_phys_to_bus(dev, phys_addr, flags, 0, &bus_addr);
1405
1406         if (ret)
1407                 puts("pci_hose_phys_to_bus: invalid physical address\n");
1408
1409         return bus_addr;
1410 }
1411
1412 static void *dm_pci_map_ea_bar(struct udevice *dev, int bar, int flags,
1413                                int ea_off)
1414 {
1415         int ea_cnt, i, entry_size;
1416         int bar_id = (bar - PCI_BASE_ADDRESS_0) >> 2;
1417         u32 ea_entry;
1418         phys_addr_t addr;
1419
1420         /* EA capability structure header */
1421         dm_pci_read_config32(dev, ea_off, &ea_entry);
1422         ea_cnt = (ea_entry >> 16) & PCI_EA_NUM_ENT_MASK;
1423         ea_off += PCI_EA_FIRST_ENT;
1424
1425         for (i = 0; i < ea_cnt; i++, ea_off += entry_size) {
1426                 /* Entry header */
1427                 dm_pci_read_config32(dev, ea_off, &ea_entry);
1428                 entry_size = ((ea_entry & PCI_EA_ES) + 1) << 2;
1429
1430                 if (((ea_entry & PCI_EA_BEI) >> 4) != bar_id)
1431                         continue;
1432
1433                 /* Base address, 1st DW */
1434                 dm_pci_read_config32(dev, ea_off + 4, &ea_entry);
1435                 addr = ea_entry & PCI_EA_FIELD_MASK;
1436                 if (ea_entry & PCI_EA_IS_64) {
1437                         /* Base address, 2nd DW, skip over 4B MaxOffset */
1438                         dm_pci_read_config32(dev, ea_off + 12, &ea_entry);
1439                         addr |= ((u64)ea_entry) << 32;
1440                 }
1441
1442                 /* size ignored for now */
1443                 return map_physmem(addr, 0, flags);
1444         }
1445
1446         return 0;
1447 }
1448
1449 void *dm_pci_map_bar(struct udevice *dev, int bar, int flags)
1450 {
1451         pci_addr_t pci_bus_addr;
1452         u32 bar_response;
1453         int ea_off;
1454
1455         /*
1456          * if the function supports Enhanced Allocation use that instead of
1457          * BARs
1458          */
1459         ea_off = dm_pci_find_capability(dev, PCI_CAP_ID_EA);
1460         if (ea_off)
1461                 return dm_pci_map_ea_bar(dev, bar, flags, ea_off);
1462
1463         /* read BAR address */
1464         dm_pci_read_config32(dev, bar, &bar_response);
1465         pci_bus_addr = (pci_addr_t)(bar_response & ~0xf);
1466
1467         /*
1468          * Pass "0" as the length argument to pci_bus_to_virt.  The arg
1469          * isn't actually used on any platform because U-Boot assumes a static
1470          * linear mapping.  In the future, this could read the BAR size
1471          * and pass that as the size if needed.
1472          */
1473         return dm_pci_bus_to_virt(dev, pci_bus_addr, flags, 0, MAP_NOCACHE);
1474 }
1475
1476 static int _dm_pci_find_next_capability(struct udevice *dev, u8 pos, int cap)
1477 {
1478         int ttl = PCI_FIND_CAP_TTL;
1479         u8 id;
1480         u16 ent;
1481
1482         dm_pci_read_config8(dev, pos, &pos);
1483
1484         while (ttl--) {
1485                 if (pos < PCI_STD_HEADER_SIZEOF)
1486                         break;
1487                 pos &= ~3;
1488                 dm_pci_read_config16(dev, pos, &ent);
1489
1490                 id = ent & 0xff;
1491                 if (id == 0xff)
1492                         break;
1493                 if (id == cap)
1494                         return pos;
1495                 pos = (ent >> 8);
1496         }
1497
1498         return 0;
1499 }
1500
1501 int dm_pci_find_next_capability(struct udevice *dev, u8 start, int cap)
1502 {
1503         return _dm_pci_find_next_capability(dev, start + PCI_CAP_LIST_NEXT,
1504                                             cap);
1505 }
1506
1507 int dm_pci_find_capability(struct udevice *dev, int cap)
1508 {
1509         u16 status;
1510         u8 header_type;
1511         u8 pos;
1512
1513         dm_pci_read_config16(dev, PCI_STATUS, &status);
1514         if (!(status & PCI_STATUS_CAP_LIST))
1515                 return 0;
1516
1517         dm_pci_read_config8(dev, PCI_HEADER_TYPE, &header_type);
1518         if ((header_type & 0x7f) == PCI_HEADER_TYPE_CARDBUS)
1519                 pos = PCI_CB_CAPABILITY_LIST;
1520         else
1521                 pos = PCI_CAPABILITY_LIST;
1522
1523         return _dm_pci_find_next_capability(dev, pos, cap);
1524 }
1525
1526 int dm_pci_find_next_ext_capability(struct udevice *dev, int start, int cap)
1527 {
1528         u32 header;
1529         int ttl;
1530         int pos = PCI_CFG_SPACE_SIZE;
1531
1532         /* minimum 8 bytes per capability */
1533         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
1534
1535         if (start)
1536                 pos = start;
1537
1538         dm_pci_read_config32(dev, pos, &header);
1539         /*
1540          * If we have no capabilities, this is indicated by cap ID,
1541          * cap version and next pointer all being 0.
1542          */
1543         if (header == 0)
1544                 return 0;
1545
1546         while (ttl--) {
1547                 if (PCI_EXT_CAP_ID(header) == cap)
1548                         return pos;
1549
1550                 pos = PCI_EXT_CAP_NEXT(header);
1551                 if (pos < PCI_CFG_SPACE_SIZE)
1552                         break;
1553
1554                 dm_pci_read_config32(dev, pos, &header);
1555         }
1556
1557         return 0;
1558 }
1559
1560 int dm_pci_find_ext_capability(struct udevice *dev, int cap)
1561 {
1562         return dm_pci_find_next_ext_capability(dev, 0, cap);
1563 }
1564
1565 int dm_pci_flr(struct udevice *dev)
1566 {
1567         int pcie_off;
1568         u32 cap;
1569
1570         /* look for PCI Express Capability */
1571         pcie_off = dm_pci_find_capability(dev, PCI_CAP_ID_EXP);
1572         if (!pcie_off)
1573                 return -ENOENT;
1574
1575         /* check FLR capability */
1576         dm_pci_read_config32(dev, pcie_off + PCI_EXP_DEVCAP, &cap);
1577         if (!(cap & PCI_EXP_DEVCAP_FLR))
1578                 return -ENOENT;
1579
1580         dm_pci_clrset_config16(dev, pcie_off + PCI_EXP_DEVCTL, 0,
1581                                PCI_EXP_DEVCTL_BCR_FLR);
1582
1583         /* wait 100ms, per PCI spec */
1584         mdelay(100);
1585
1586         return 0;
1587 }
1588
1589 #if defined(CONFIG_PCI_SRIOV)
1590 int pci_sriov_init(struct udevice *pdev, int vf_en)
1591 {
1592         u16 vendor, device;
1593         struct udevice *bus;
1594         struct udevice *dev;
1595         pci_dev_t bdf;
1596         u16 ctrl;
1597         u16 num_vfs;
1598         u16 total_vf;
1599         u16 vf_offset;
1600         u16 vf_stride;
1601         int vf, ret;
1602         int pos;
1603
1604         pos = dm_pci_find_ext_capability(pdev, PCI_EXT_CAP_ID_SRIOV);
1605         if (!pos) {
1606                 debug("Error: SRIOV capability not found\n");
1607                 return -ENOENT;
1608         }
1609
1610         dm_pci_read_config16(pdev, pos + PCI_SRIOV_CTRL, &ctrl);
1611
1612         dm_pci_read_config16(pdev, pos + PCI_SRIOV_TOTAL_VF, &total_vf);
1613         if (vf_en > total_vf)
1614                 vf_en = total_vf;
1615         dm_pci_write_config16(pdev, pos + PCI_SRIOV_NUM_VF, vf_en);
1616
1617         ctrl |= PCI_SRIOV_CTRL_VFE | PCI_SRIOV_CTRL_MSE;
1618         dm_pci_write_config16(pdev, pos + PCI_SRIOV_CTRL, ctrl);
1619
1620         dm_pci_read_config16(pdev, pos + PCI_SRIOV_NUM_VF, &num_vfs);
1621         if (num_vfs > vf_en)
1622                 num_vfs = vf_en;
1623
1624         dm_pci_read_config16(pdev, pos + PCI_SRIOV_VF_OFFSET, &vf_offset);
1625         dm_pci_read_config16(pdev, pos + PCI_SRIOV_VF_STRIDE, &vf_stride);
1626
1627         dm_pci_read_config16(pdev, PCI_VENDOR_ID, &vendor);
1628         dm_pci_read_config16(pdev, pos + PCI_SRIOV_VF_DID, &device);
1629
1630         bdf = dm_pci_get_bdf(pdev);
1631
1632         pci_get_bus(PCI_BUS(bdf), &bus);
1633
1634         if (!bus)
1635                 return -ENODEV;
1636
1637         bdf += PCI_BDF(0, 0, vf_offset);
1638
1639         for (vf = 0; vf < num_vfs; vf++) {
1640                 struct pci_child_platdata *pplat;
1641                 ulong class;
1642
1643                 pci_bus_read_config(bus, bdf, PCI_CLASS_DEVICE,
1644                                     &class, PCI_SIZE_16);
1645
1646                 debug("%s: bus %d/%s: found VF %x:%x\n", __func__,
1647                       bus->seq, bus->name, PCI_DEV(bdf), PCI_FUNC(bdf));
1648
1649                 /* Find this device in the device tree */
1650                 ret = pci_bus_find_devfn(bus, PCI_MASK_BUS(bdf), &dev);
1651
1652                 if (ret == -ENODEV) {
1653                         struct pci_device_id find_id;
1654
1655                         memset(&find_id, '\0', sizeof(find_id));
1656                         find_id.vendor = vendor;
1657                         find_id.device = device;
1658                         find_id.class = class;
1659
1660                         ret = pci_find_and_bind_driver(bus, &find_id,
1661                                                        bdf, &dev);
1662
1663                         if (ret)
1664                                 return ret;
1665                 }
1666
1667                 /* Update the platform data */
1668                 pplat = dev_get_parent_platdata(dev);
1669                 pplat->devfn = PCI_MASK_BUS(bdf);
1670                 pplat->vendor = vendor;
1671                 pplat->device = device;
1672                 pplat->class = class;
1673                 pplat->is_virtfn = true;
1674                 pplat->pfdev = pdev;
1675                 pplat->virtid = vf * vf_stride + vf_offset;
1676
1677                 debug("%s: bus %d/%s: found VF %x:%x %x:%x class %lx id %x\n",
1678                       __func__, dev->seq, dev->name, PCI_DEV(bdf),
1679                       PCI_FUNC(bdf), vendor, device, class, pplat->virtid);
1680                 bdf += PCI_BDF(0, 0, vf_stride);
1681         }
1682
1683         return 0;
1684 }
1685
1686 int pci_sriov_get_totalvfs(struct udevice *pdev)
1687 {
1688         u16 total_vf;
1689         int pos;
1690
1691         pos = dm_pci_find_ext_capability(pdev, PCI_EXT_CAP_ID_SRIOV);
1692         if (!pos) {
1693                 debug("Error: SRIOV capability not found\n");
1694                 return -ENOENT;
1695         }
1696
1697         dm_pci_read_config16(pdev, pos + PCI_SRIOV_TOTAL_VF, &total_vf);
1698
1699         return total_vf;
1700 }
1701 #endif /* SRIOV */
1702
1703 UCLASS_DRIVER(pci) = {
1704         .id             = UCLASS_PCI,
1705         .name           = "pci",
1706         .flags          = DM_UC_FLAG_SEQ_ALIAS,
1707         .post_bind      = dm_scan_fdt_dev,
1708         .pre_probe      = pci_uclass_pre_probe,
1709         .post_probe     = pci_uclass_post_probe,
1710         .child_post_bind = pci_uclass_child_post_bind,
1711         .per_device_auto_alloc_size = sizeof(struct pci_controller),
1712         .per_child_platdata_auto_alloc_size =
1713                         sizeof(struct pci_child_platdata),
1714 };
1715
1716 static const struct dm_pci_ops pci_bridge_ops = {
1717         .read_config    = pci_bridge_read_config,
1718         .write_config   = pci_bridge_write_config,
1719 };
1720
1721 static const struct udevice_id pci_bridge_ids[] = {
1722         { .compatible = "pci-bridge" },
1723         { }
1724 };
1725
1726 U_BOOT_DRIVER(pci_bridge_drv) = {
1727         .name           = "pci_bridge_drv",
1728         .id             = UCLASS_PCI,
1729         .of_match       = pci_bridge_ids,
1730         .ops            = &pci_bridge_ops,
1731 };
1732
1733 UCLASS_DRIVER(pci_generic) = {
1734         .id             = UCLASS_PCI_GENERIC,
1735         .name           = "pci_generic",
1736 };
1737
1738 static const struct udevice_id pci_generic_ids[] = {
1739         { .compatible = "pci-generic" },
1740         { }
1741 };
1742
1743 U_BOOT_DRIVER(pci_generic_drv) = {
1744         .name           = "pci_generic_drv",
1745         .id             = UCLASS_PCI_GENERIC,
1746         .of_match       = pci_generic_ids,
1747 };
1748
1749 void pci_init(void)
1750 {
1751         struct udevice *bus;
1752
1753         /*
1754          * Enumerate all known controller devices. Enumeration has the side-
1755          * effect of probing them, so PCIe devices will be enumerated too.
1756          */
1757         for (uclass_first_device_check(UCLASS_PCI, &bus);
1758              bus;
1759              uclass_next_device_check(&bus)) {
1760                 ;
1761         }
1762 }