pci: pci-uclass: Fix incorrect argument in map_physmem
[platform/kernel/u-boot.git] / drivers / pci / pci-uclass.c
1 // SPDX-License-Identifier: GPL-2.0+
2 /*
3  * Copyright (c) 2014 Google, Inc
4  * Written by Simon Glass <sjg@chromium.org>
5  */
6
7 #include <common.h>
8 #include <dm.h>
9 #include <errno.h>
10 #include <init.h>
11 #include <log.h>
12 #include <malloc.h>
13 #include <pci.h>
14 #include <asm/io.h>
15 #include <dm/device-internal.h>
16 #include <dm/lists.h>
17 #if defined(CONFIG_X86) && defined(CONFIG_HAVE_FSP)
18 #include <asm/fsp/fsp_support.h>
19 #endif
20 #include <linux/delay.h>
21 #include "pci_internal.h"
22
23 DECLARE_GLOBAL_DATA_PTR;
24
25 int pci_get_bus(int busnum, struct udevice **busp)
26 {
27         int ret;
28
29         ret = uclass_get_device_by_seq(UCLASS_PCI, busnum, busp);
30
31         /* Since buses may not be numbered yet try a little harder with bus 0 */
32         if (ret == -ENODEV) {
33                 ret = uclass_first_device_err(UCLASS_PCI, busp);
34                 if (ret)
35                         return ret;
36                 ret = uclass_get_device_by_seq(UCLASS_PCI, busnum, busp);
37         }
38
39         return ret;
40 }
41
42 struct udevice *pci_get_controller(struct udevice *dev)
43 {
44         while (device_is_on_pci_bus(dev))
45                 dev = dev->parent;
46
47         return dev;
48 }
49
50 pci_dev_t dm_pci_get_bdf(const struct udevice *dev)
51 {
52         struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
53         struct udevice *bus = dev->parent;
54
55         /*
56          * This error indicates that @dev is a device on an unprobed PCI bus.
57          * The bus likely has bus=seq == -1, so the PCI_ADD_BUS() macro below
58          * will produce a bad BDF>
59          *
60          * A common cause of this problem is that this function is called in the
61          * ofdata_to_platdata() method of @dev. Accessing the PCI bus in that
62          * method is not allowed, since it has not yet been probed. To fix this,
63          * move that access to the probe() method of @dev instead.
64          */
65         if (!device_active(bus))
66                 log_err("PCI: Device '%s' on unprobed bus '%s'\n", dev->name,
67                         bus->name);
68         return PCI_ADD_BUS(bus->seq, pplat->devfn);
69 }
70
71 /**
72  * pci_get_bus_max() - returns the bus number of the last active bus
73  *
74  * @return last bus number, or -1 if no active buses
75  */
76 static int pci_get_bus_max(void)
77 {
78         struct udevice *bus;
79         struct uclass *uc;
80         int ret = -1;
81
82         ret = uclass_get(UCLASS_PCI, &uc);
83         uclass_foreach_dev(bus, uc) {
84                 if (bus->seq > ret)
85                         ret = bus->seq;
86         }
87
88         debug("%s: ret=%d\n", __func__, ret);
89
90         return ret;
91 }
92
93 int pci_last_busno(void)
94 {
95         return pci_get_bus_max();
96 }
97
98 int pci_get_ff(enum pci_size_t size)
99 {
100         switch (size) {
101         case PCI_SIZE_8:
102                 return 0xff;
103         case PCI_SIZE_16:
104                 return 0xffff;
105         default:
106                 return 0xffffffff;
107         }
108 }
109
110 static void pci_dev_find_ofnode(struct udevice *bus, phys_addr_t bdf,
111                                 ofnode *rnode)
112 {
113         struct fdt_pci_addr addr;
114         ofnode node;
115         int ret;
116
117         dev_for_each_subnode(node, bus) {
118                 ret = ofnode_read_pci_addr(node, FDT_PCI_SPACE_CONFIG, "reg",
119                                            &addr);
120                 if (ret)
121                         continue;
122
123                 if (PCI_MASK_BUS(addr.phys_hi) != PCI_MASK_BUS(bdf))
124                         continue;
125
126                 *rnode = node;
127                 break;
128         }
129 };
130
131 int pci_bus_find_devfn(const struct udevice *bus, pci_dev_t find_devfn,
132                        struct udevice **devp)
133 {
134         struct udevice *dev;
135
136         for (device_find_first_child(bus, &dev);
137              dev;
138              device_find_next_child(&dev)) {
139                 struct pci_child_platdata *pplat;
140
141                 pplat = dev_get_parent_platdata(dev);
142                 if (pplat && pplat->devfn == find_devfn) {
143                         *devp = dev;
144                         return 0;
145                 }
146         }
147
148         return -ENODEV;
149 }
150
151 int dm_pci_bus_find_bdf(pci_dev_t bdf, struct udevice **devp)
152 {
153         struct udevice *bus;
154         int ret;
155
156         ret = pci_get_bus(PCI_BUS(bdf), &bus);
157         if (ret)
158                 return ret;
159         return pci_bus_find_devfn(bus, PCI_MASK_BUS(bdf), devp);
160 }
161
162 static int pci_device_matches_ids(struct udevice *dev,
163                                   struct pci_device_id *ids)
164 {
165         struct pci_child_platdata *pplat;
166         int i;
167
168         pplat = dev_get_parent_platdata(dev);
169         if (!pplat)
170                 return -EINVAL;
171         for (i = 0; ids[i].vendor != 0; i++) {
172                 if (pplat->vendor == ids[i].vendor &&
173                     pplat->device == ids[i].device)
174                         return i;
175         }
176
177         return -EINVAL;
178 }
179
180 int pci_bus_find_devices(struct udevice *bus, struct pci_device_id *ids,
181                          int *indexp, struct udevice **devp)
182 {
183         struct udevice *dev;
184
185         /* Scan all devices on this bus */
186         for (device_find_first_child(bus, &dev);
187              dev;
188              device_find_next_child(&dev)) {
189                 if (pci_device_matches_ids(dev, ids) >= 0) {
190                         if ((*indexp)-- <= 0) {
191                                 *devp = dev;
192                                 return 0;
193                         }
194                 }
195         }
196
197         return -ENODEV;
198 }
199
200 int pci_find_device_id(struct pci_device_id *ids, int index,
201                        struct udevice **devp)
202 {
203         struct udevice *bus;
204
205         /* Scan all known buses */
206         for (uclass_first_device(UCLASS_PCI, &bus);
207              bus;
208              uclass_next_device(&bus)) {
209                 if (!pci_bus_find_devices(bus, ids, &index, devp))
210                         return 0;
211         }
212         *devp = NULL;
213
214         return -ENODEV;
215 }
216
217 static int dm_pci_bus_find_device(struct udevice *bus, unsigned int vendor,
218                                   unsigned int device, int *indexp,
219                                   struct udevice **devp)
220 {
221         struct pci_child_platdata *pplat;
222         struct udevice *dev;
223
224         for (device_find_first_child(bus, &dev);
225              dev;
226              device_find_next_child(&dev)) {
227                 pplat = dev_get_parent_platdata(dev);
228                 if (pplat->vendor == vendor && pplat->device == device) {
229                         if (!(*indexp)--) {
230                                 *devp = dev;
231                                 return 0;
232                         }
233                 }
234         }
235
236         return -ENODEV;
237 }
238
239 int dm_pci_find_device(unsigned int vendor, unsigned int device, int index,
240                        struct udevice **devp)
241 {
242         struct udevice *bus;
243
244         /* Scan all known buses */
245         for (uclass_first_device(UCLASS_PCI, &bus);
246              bus;
247              uclass_next_device(&bus)) {
248                 if (!dm_pci_bus_find_device(bus, vendor, device, &index, devp))
249                         return device_probe(*devp);
250         }
251         *devp = NULL;
252
253         return -ENODEV;
254 }
255
256 int dm_pci_find_class(uint find_class, int index, struct udevice **devp)
257 {
258         struct udevice *dev;
259
260         /* Scan all known buses */
261         for (pci_find_first_device(&dev);
262              dev;
263              pci_find_next_device(&dev)) {
264                 struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
265
266                 if (pplat->class == find_class && !index--) {
267                         *devp = dev;
268                         return device_probe(*devp);
269                 }
270         }
271         *devp = NULL;
272
273         return -ENODEV;
274 }
275
276 int pci_bus_write_config(struct udevice *bus, pci_dev_t bdf, int offset,
277                          unsigned long value, enum pci_size_t size)
278 {
279         struct dm_pci_ops *ops;
280
281         ops = pci_get_ops(bus);
282         if (!ops->write_config)
283                 return -ENOSYS;
284         return ops->write_config(bus, bdf, offset, value, size);
285 }
286
287 int pci_bus_clrset_config32(struct udevice *bus, pci_dev_t bdf, int offset,
288                             u32 clr, u32 set)
289 {
290         ulong val;
291         int ret;
292
293         ret = pci_bus_read_config(bus, bdf, offset, &val, PCI_SIZE_32);
294         if (ret)
295                 return ret;
296         val &= ~clr;
297         val |= set;
298
299         return pci_bus_write_config(bus, bdf, offset, val, PCI_SIZE_32);
300 }
301
302 int pci_write_config(pci_dev_t bdf, int offset, unsigned long value,
303                      enum pci_size_t size)
304 {
305         struct udevice *bus;
306         int ret;
307
308         ret = pci_get_bus(PCI_BUS(bdf), &bus);
309         if (ret)
310                 return ret;
311
312         return pci_bus_write_config(bus, bdf, offset, value, size);
313 }
314
315 int dm_pci_write_config(struct udevice *dev, int offset, unsigned long value,
316                         enum pci_size_t size)
317 {
318         struct udevice *bus;
319
320         for (bus = dev; device_is_on_pci_bus(bus);)
321                 bus = bus->parent;
322         return pci_bus_write_config(bus, dm_pci_get_bdf(dev), offset, value,
323                                     size);
324 }
325
326 int pci_write_config32(pci_dev_t bdf, int offset, u32 value)
327 {
328         return pci_write_config(bdf, offset, value, PCI_SIZE_32);
329 }
330
331 int pci_write_config16(pci_dev_t bdf, int offset, u16 value)
332 {
333         return pci_write_config(bdf, offset, value, PCI_SIZE_16);
334 }
335
336 int pci_write_config8(pci_dev_t bdf, int offset, u8 value)
337 {
338         return pci_write_config(bdf, offset, value, PCI_SIZE_8);
339 }
340
341 int dm_pci_write_config8(struct udevice *dev, int offset, u8 value)
342 {
343         return dm_pci_write_config(dev, offset, value, PCI_SIZE_8);
344 }
345
346 int dm_pci_write_config16(struct udevice *dev, int offset, u16 value)
347 {
348         return dm_pci_write_config(dev, offset, value, PCI_SIZE_16);
349 }
350
351 int dm_pci_write_config32(struct udevice *dev, int offset, u32 value)
352 {
353         return dm_pci_write_config(dev, offset, value, PCI_SIZE_32);
354 }
355
356 int pci_bus_read_config(const struct udevice *bus, pci_dev_t bdf, int offset,
357                         unsigned long *valuep, enum pci_size_t size)
358 {
359         struct dm_pci_ops *ops;
360
361         ops = pci_get_ops(bus);
362         if (!ops->read_config)
363                 return -ENOSYS;
364         return ops->read_config(bus, bdf, offset, valuep, size);
365 }
366
367 int pci_read_config(pci_dev_t bdf, int offset, unsigned long *valuep,
368                     enum pci_size_t size)
369 {
370         struct udevice *bus;
371         int ret;
372
373         ret = pci_get_bus(PCI_BUS(bdf), &bus);
374         if (ret)
375                 return ret;
376
377         return pci_bus_read_config(bus, bdf, offset, valuep, size);
378 }
379
380 int dm_pci_read_config(const struct udevice *dev, int offset,
381                        unsigned long *valuep, enum pci_size_t size)
382 {
383         const struct udevice *bus;
384
385         for (bus = dev; device_is_on_pci_bus(bus);)
386                 bus = bus->parent;
387         return pci_bus_read_config(bus, dm_pci_get_bdf(dev), offset, valuep,
388                                    size);
389 }
390
391 int pci_read_config32(pci_dev_t bdf, int offset, u32 *valuep)
392 {
393         unsigned long value;
394         int ret;
395
396         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_32);
397         if (ret)
398                 return ret;
399         *valuep = value;
400
401         return 0;
402 }
403
404 int pci_read_config16(pci_dev_t bdf, int offset, u16 *valuep)
405 {
406         unsigned long value;
407         int ret;
408
409         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_16);
410         if (ret)
411                 return ret;
412         *valuep = value;
413
414         return 0;
415 }
416
417 int pci_read_config8(pci_dev_t bdf, int offset, u8 *valuep)
418 {
419         unsigned long value;
420         int ret;
421
422         ret = pci_read_config(bdf, offset, &value, PCI_SIZE_8);
423         if (ret)
424                 return ret;
425         *valuep = value;
426
427         return 0;
428 }
429
430 int dm_pci_read_config8(const struct udevice *dev, int offset, u8 *valuep)
431 {
432         unsigned long value;
433         int ret;
434
435         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_8);
436         if (ret)
437                 return ret;
438         *valuep = value;
439
440         return 0;
441 }
442
443 int dm_pci_read_config16(const struct udevice *dev, int offset, u16 *valuep)
444 {
445         unsigned long value;
446         int ret;
447
448         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_16);
449         if (ret)
450                 return ret;
451         *valuep = value;
452
453         return 0;
454 }
455
456 int dm_pci_read_config32(const struct udevice *dev, int offset, u32 *valuep)
457 {
458         unsigned long value;
459         int ret;
460
461         ret = dm_pci_read_config(dev, offset, &value, PCI_SIZE_32);
462         if (ret)
463                 return ret;
464         *valuep = value;
465
466         return 0;
467 }
468
469 int dm_pci_clrset_config8(struct udevice *dev, int offset, u32 clr, u32 set)
470 {
471         u8 val;
472         int ret;
473
474         ret = dm_pci_read_config8(dev, offset, &val);
475         if (ret)
476                 return ret;
477         val &= ~clr;
478         val |= set;
479
480         return dm_pci_write_config8(dev, offset, val);
481 }
482
483 int dm_pci_clrset_config16(struct udevice *dev, int offset, u32 clr, u32 set)
484 {
485         u16 val;
486         int ret;
487
488         ret = dm_pci_read_config16(dev, offset, &val);
489         if (ret)
490                 return ret;
491         val &= ~clr;
492         val |= set;
493
494         return dm_pci_write_config16(dev, offset, val);
495 }
496
497 int dm_pci_clrset_config32(struct udevice *dev, int offset, u32 clr, u32 set)
498 {
499         u32 val;
500         int ret;
501
502         ret = dm_pci_read_config32(dev, offset, &val);
503         if (ret)
504                 return ret;
505         val &= ~clr;
506         val |= set;
507
508         return dm_pci_write_config32(dev, offset, val);
509 }
510
511 static void set_vga_bridge_bits(struct udevice *dev)
512 {
513         struct udevice *parent = dev->parent;
514         u16 bc;
515
516         while (parent->seq != 0) {
517                 dm_pci_read_config16(parent, PCI_BRIDGE_CONTROL, &bc);
518                 bc |= PCI_BRIDGE_CTL_VGA;
519                 dm_pci_write_config16(parent, PCI_BRIDGE_CONTROL, bc);
520                 parent = parent->parent;
521         }
522 }
523
524 int pci_auto_config_devices(struct udevice *bus)
525 {
526         struct pci_controller *hose = bus->uclass_priv;
527         struct pci_child_platdata *pplat;
528         unsigned int sub_bus;
529         struct udevice *dev;
530         int ret;
531
532         sub_bus = bus->seq;
533         debug("%s: start\n", __func__);
534         pciauto_config_init(hose);
535         for (ret = device_find_first_child(bus, &dev);
536              !ret && dev;
537              ret = device_find_next_child(&dev)) {
538                 unsigned int max_bus;
539                 int ret;
540
541                 debug("%s: device %s\n", __func__, dev->name);
542                 if (dev_read_bool(dev, "pci,no-autoconfig"))
543                         continue;
544                 ret = dm_pciauto_config_device(dev);
545                 if (ret < 0)
546                         return ret;
547                 max_bus = ret;
548                 sub_bus = max(sub_bus, max_bus);
549
550                 pplat = dev_get_parent_platdata(dev);
551                 if (pplat->class == (PCI_CLASS_DISPLAY_VGA << 8))
552                         set_vga_bridge_bits(dev);
553         }
554         debug("%s: done\n", __func__);
555
556         return sub_bus;
557 }
558
559 int pci_generic_mmap_write_config(
560         const struct udevice *bus,
561         int (*addr_f)(const struct udevice *bus, pci_dev_t bdf, uint offset,
562                       void **addrp),
563         pci_dev_t bdf,
564         uint offset,
565         ulong value,
566         enum pci_size_t size)
567 {
568         void *address;
569
570         if (addr_f(bus, bdf, offset, &address) < 0)
571                 return 0;
572
573         switch (size) {
574         case PCI_SIZE_8:
575                 writeb(value, address);
576                 return 0;
577         case PCI_SIZE_16:
578                 writew(value, address);
579                 return 0;
580         case PCI_SIZE_32:
581                 writel(value, address);
582                 return 0;
583         default:
584                 return -EINVAL;
585         }
586 }
587
588 int pci_generic_mmap_read_config(
589         const struct udevice *bus,
590         int (*addr_f)(const struct udevice *bus, pci_dev_t bdf, uint offset,
591                       void **addrp),
592         pci_dev_t bdf,
593         uint offset,
594         ulong *valuep,
595         enum pci_size_t size)
596 {
597         void *address;
598
599         if (addr_f(bus, bdf, offset, &address) < 0) {
600                 *valuep = pci_get_ff(size);
601                 return 0;
602         }
603
604         switch (size) {
605         case PCI_SIZE_8:
606                 *valuep = readb(address);
607                 return 0;
608         case PCI_SIZE_16:
609                 *valuep = readw(address);
610                 return 0;
611         case PCI_SIZE_32:
612                 *valuep = readl(address);
613                 return 0;
614         default:
615                 return -EINVAL;
616         }
617 }
618
619 int dm_pci_hose_probe_bus(struct udevice *bus)
620 {
621         int sub_bus;
622         int ret;
623
624         debug("%s\n", __func__);
625
626         sub_bus = pci_get_bus_max() + 1;
627         debug("%s: bus = %d/%s\n", __func__, sub_bus, bus->name);
628         dm_pciauto_prescan_setup_bridge(bus, sub_bus);
629
630         ret = device_probe(bus);
631         if (ret) {
632                 debug("%s: Cannot probe bus %s: %d\n", __func__, bus->name,
633                       ret);
634                 return ret;
635         }
636         if (sub_bus != bus->seq) {
637                 printf("%s: Internal error, bus '%s' got seq %d, expected %d\n",
638                        __func__, bus->name, bus->seq, sub_bus);
639                 return -EPIPE;
640         }
641         sub_bus = pci_get_bus_max();
642         dm_pciauto_postscan_setup_bridge(bus, sub_bus);
643
644         return sub_bus;
645 }
646
647 /**
648  * pci_match_one_device - Tell if a PCI device structure has a matching
649  *                        PCI device id structure
650  * @id: single PCI device id structure to match
651  * @find: the PCI device id structure to match against
652  *
653  * Returns true if the finding pci_device_id structure matched or false if
654  * there is no match.
655  */
656 static bool pci_match_one_id(const struct pci_device_id *id,
657                              const struct pci_device_id *find)
658 {
659         if ((id->vendor == PCI_ANY_ID || id->vendor == find->vendor) &&
660             (id->device == PCI_ANY_ID || id->device == find->device) &&
661             (id->subvendor == PCI_ANY_ID || id->subvendor == find->subvendor) &&
662             (id->subdevice == PCI_ANY_ID || id->subdevice == find->subdevice) &&
663             !((id->class ^ find->class) & id->class_mask))
664                 return true;
665
666         return false;
667 }
668
669 /**
670  * pci_find_and_bind_driver() - Find and bind the right PCI driver
671  *
672  * This only looks at certain fields in the descriptor.
673  *
674  * @parent:     Parent bus
675  * @find_id:    Specification of the driver to find
676  * @bdf:        Bus/device/function addreess - see PCI_BDF()
677  * @devp:       Returns a pointer to the device created
678  * @return 0 if OK, -EPERM if the device is not needed before relocation and
679  *         therefore was not created, other -ve value on error
680  */
681 static int pci_find_and_bind_driver(struct udevice *parent,
682                                     struct pci_device_id *find_id,
683                                     pci_dev_t bdf, struct udevice **devp)
684 {
685         struct pci_driver_entry *start, *entry;
686         ofnode node = ofnode_null();
687         const char *drv;
688         int n_ents;
689         int ret;
690         char name[30], *str;
691         bool bridge;
692
693         *devp = NULL;
694
695         debug("%s: Searching for driver: vendor=%x, device=%x\n", __func__,
696               find_id->vendor, find_id->device);
697
698         /* Determine optional OF node */
699         pci_dev_find_ofnode(parent, bdf, &node);
700
701         if (ofnode_valid(node) && !ofnode_is_available(node)) {
702                 debug("%s: Ignoring disabled device\n", __func__);
703                 return -EPERM;
704         }
705
706         start = ll_entry_start(struct pci_driver_entry, pci_driver_entry);
707         n_ents = ll_entry_count(struct pci_driver_entry, pci_driver_entry);
708         for (entry = start; entry != start + n_ents; entry++) {
709                 const struct pci_device_id *id;
710                 struct udevice *dev;
711                 const struct driver *drv;
712
713                 for (id = entry->match;
714                      id->vendor || id->subvendor || id->class_mask;
715                      id++) {
716                         if (!pci_match_one_id(id, find_id))
717                                 continue;
718
719                         drv = entry->driver;
720
721                         /*
722                          * In the pre-relocation phase, we only bind devices
723                          * whose driver has the DM_FLAG_PRE_RELOC set, to save
724                          * precious memory space as on some platforms as that
725                          * space is pretty limited (ie: using Cache As RAM).
726                          */
727                         if (!(gd->flags & GD_FLG_RELOC) &&
728                             !(drv->flags & DM_FLAG_PRE_RELOC))
729                                 return -EPERM;
730
731                         /*
732                          * We could pass the descriptor to the driver as
733                          * platdata (instead of NULL) and allow its bind()
734                          * method to return -ENOENT if it doesn't support this
735                          * device. That way we could continue the search to
736                          * find another driver. For now this doesn't seem
737                          * necesssary, so just bind the first match.
738                          */
739                         ret = device_bind_ofnode(parent, drv, drv->name, NULL,
740                                                  node, &dev);
741                         if (ret)
742                                 goto error;
743                         debug("%s: Match found: %s\n", __func__, drv->name);
744                         dev->driver_data = id->driver_data;
745                         *devp = dev;
746                         return 0;
747                 }
748         }
749
750         bridge = (find_id->class >> 8) == PCI_CLASS_BRIDGE_PCI;
751         /*
752          * In the pre-relocation phase, we only bind bridge devices to save
753          * precious memory space as on some platforms as that space is pretty
754          * limited (ie: using Cache As RAM).
755          */
756         if (!(gd->flags & GD_FLG_RELOC) && !bridge)
757                 return -EPERM;
758
759         /* Bind a generic driver so that the device can be used */
760         sprintf(name, "pci_%x:%x.%x", parent->seq, PCI_DEV(bdf),
761                 PCI_FUNC(bdf));
762         str = strdup(name);
763         if (!str)
764                 return -ENOMEM;
765         drv = bridge ? "pci_bridge_drv" : "pci_generic_drv";
766
767         ret = device_bind_driver_to_node(parent, drv, str, node, devp);
768         if (ret) {
769                 debug("%s: Failed to bind generic driver: %d\n", __func__, ret);
770                 free(str);
771                 return ret;
772         }
773         debug("%s: No match found: bound generic driver instead\n", __func__);
774
775         return 0;
776
777 error:
778         debug("%s: No match found: error %d\n", __func__, ret);
779         return ret;
780 }
781
782 int pci_bind_bus_devices(struct udevice *bus)
783 {
784         ulong vendor, device;
785         ulong header_type;
786         pci_dev_t bdf, end;
787         bool found_multi;
788         int ret;
789
790         found_multi = false;
791         end = PCI_BDF(bus->seq, PCI_MAX_PCI_DEVICES - 1,
792                       PCI_MAX_PCI_FUNCTIONS - 1);
793         for (bdf = PCI_BDF(bus->seq, 0, 0); bdf <= end;
794              bdf += PCI_BDF(0, 0, 1)) {
795                 struct pci_child_platdata *pplat;
796                 struct udevice *dev;
797                 ulong class;
798
799                 if (!PCI_FUNC(bdf))
800                         found_multi = false;
801                 if (PCI_FUNC(bdf) && !found_multi)
802                         continue;
803
804                 /* Check only the first access, we don't expect problems */
805                 ret = pci_bus_read_config(bus, bdf, PCI_VENDOR_ID, &vendor,
806                                           PCI_SIZE_16);
807                 if (ret)
808                         goto error;
809
810                 if (vendor == 0xffff || vendor == 0x0000)
811                         continue;
812
813                 pci_bus_read_config(bus, bdf, PCI_HEADER_TYPE,
814                                     &header_type, PCI_SIZE_8);
815
816                 if (!PCI_FUNC(bdf))
817                         found_multi = header_type & 0x80;
818
819                 debug("%s: bus %d/%s: found device %x, function %d", __func__,
820                       bus->seq, bus->name, PCI_DEV(bdf), PCI_FUNC(bdf));
821                 pci_bus_read_config(bus, bdf, PCI_DEVICE_ID, &device,
822                                     PCI_SIZE_16);
823                 pci_bus_read_config(bus, bdf, PCI_CLASS_REVISION, &class,
824                                     PCI_SIZE_32);
825                 class >>= 8;
826
827                 /* Find this device in the device tree */
828                 ret = pci_bus_find_devfn(bus, PCI_MASK_BUS(bdf), &dev);
829                 debug(": find ret=%d\n", ret);
830
831                 /* If nothing in the device tree, bind a device */
832                 if (ret == -ENODEV) {
833                         struct pci_device_id find_id;
834                         ulong val;
835
836                         memset(&find_id, '\0', sizeof(find_id));
837                         find_id.vendor = vendor;
838                         find_id.device = device;
839                         find_id.class = class;
840                         if ((header_type & 0x7f) == PCI_HEADER_TYPE_NORMAL) {
841                                 pci_bus_read_config(bus, bdf,
842                                                     PCI_SUBSYSTEM_VENDOR_ID,
843                                                     &val, PCI_SIZE_32);
844                                 find_id.subvendor = val & 0xffff;
845                                 find_id.subdevice = val >> 16;
846                         }
847                         ret = pci_find_and_bind_driver(bus, &find_id, bdf,
848                                                        &dev);
849                 }
850                 if (ret == -EPERM)
851                         continue;
852                 else if (ret)
853                         return ret;
854
855                 /* Update the platform data */
856                 pplat = dev_get_parent_platdata(dev);
857                 pplat->devfn = PCI_MASK_BUS(bdf);
858                 pplat->vendor = vendor;
859                 pplat->device = device;
860                 pplat->class = class;
861         }
862
863         return 0;
864 error:
865         printf("Cannot read bus configuration: %d\n", ret);
866
867         return ret;
868 }
869
870 static void decode_regions(struct pci_controller *hose, ofnode parent_node,
871                            ofnode node)
872 {
873         int pci_addr_cells, addr_cells, size_cells;
874         struct bd_info *bd = gd->bd;
875         int cells_per_record;
876         const u32 *prop;
877         int max_regions;
878         int len;
879         int i;
880
881         prop = ofnode_get_property(node, "ranges", &len);
882         if (!prop) {
883                 debug("%s: Cannot decode regions\n", __func__);
884                 return;
885         }
886
887         pci_addr_cells = ofnode_read_simple_addr_cells(node);
888         addr_cells = ofnode_read_simple_addr_cells(parent_node);
889         size_cells = ofnode_read_simple_size_cells(node);
890
891         /* PCI addresses are always 3-cells */
892         len /= sizeof(u32);
893         cells_per_record = pci_addr_cells + addr_cells + size_cells;
894         hose->region_count = 0;
895         debug("%s: len=%d, cells_per_record=%d\n", __func__, len,
896               cells_per_record);
897
898         /* Dynamically allocate the regions array */
899         max_regions = len / cells_per_record + CONFIG_NR_DRAM_BANKS;
900         hose->regions = (struct pci_region *)
901                 calloc(1, max_regions * sizeof(struct pci_region));
902
903         for (i = 0; i < max_regions; i++, len -= cells_per_record) {
904                 u64 pci_addr, addr, size;
905                 int space_code;
906                 u32 flags;
907                 int type;
908                 int pos;
909
910                 if (len < cells_per_record)
911                         break;
912                 flags = fdt32_to_cpu(prop[0]);
913                 space_code = (flags >> 24) & 3;
914                 pci_addr = fdtdec_get_number(prop + 1, 2);
915                 prop += pci_addr_cells;
916                 addr = fdtdec_get_number(prop, addr_cells);
917                 prop += addr_cells;
918                 size = fdtdec_get_number(prop, size_cells);
919                 prop += size_cells;
920                 debug("%s: region %d, pci_addr=%llx, addr=%llx, size=%llx, space_code=%d\n",
921                       __func__, hose->region_count, pci_addr, addr, size, space_code);
922                 if (space_code & 2) {
923                         type = flags & (1U << 30) ? PCI_REGION_PREFETCH :
924                                         PCI_REGION_MEM;
925                 } else if (space_code & 1) {
926                         type = PCI_REGION_IO;
927                 } else {
928                         continue;
929                 }
930
931                 if (!IS_ENABLED(CONFIG_SYS_PCI_64BIT) &&
932                     type == PCI_REGION_MEM && upper_32_bits(pci_addr)) {
933                         debug(" - beyond the 32-bit boundary, ignoring\n");
934                         continue;
935                 }
936
937                 pos = -1;
938                 for (i = 0; i < hose->region_count; i++) {
939                         if (hose->regions[i].flags == type)
940                                 pos = i;
941                 }
942                 if (pos == -1)
943                         pos = hose->region_count++;
944                 debug(" - type=%d, pos=%d\n", type, pos);
945                 pci_set_region(hose->regions + pos, pci_addr, addr, size, type);
946         }
947
948         /* Add a region for our local memory */
949         if (!bd)
950                 return;
951
952         for (i = 0; i < CONFIG_NR_DRAM_BANKS; ++i) {
953                 if (bd->bi_dram[i].size) {
954                         pci_set_region(hose->regions + hose->region_count++,
955                                        bd->bi_dram[i].start,
956                                        bd->bi_dram[i].start,
957                                        bd->bi_dram[i].size,
958                                        PCI_REGION_MEM | PCI_REGION_SYS_MEMORY);
959                 }
960         }
961
962         return;
963 }
964
965 static int pci_uclass_pre_probe(struct udevice *bus)
966 {
967         struct pci_controller *hose;
968
969         debug("%s, bus=%d/%s, parent=%s\n", __func__, bus->seq, bus->name,
970               bus->parent->name);
971         hose = bus->uclass_priv;
972
973         /* For bridges, use the top-level PCI controller */
974         if (!device_is_on_pci_bus(bus)) {
975                 hose->ctlr = bus;
976                 decode_regions(hose, dev_ofnode(bus->parent), dev_ofnode(bus));
977         } else {
978                 struct pci_controller *parent_hose;
979
980                 parent_hose = dev_get_uclass_priv(bus->parent);
981                 hose->ctlr = parent_hose->bus;
982         }
983         hose->bus = bus;
984         hose->first_busno = bus->seq;
985         hose->last_busno = bus->seq;
986         hose->skip_auto_config_until_reloc =
987                 dev_read_bool(bus, "u-boot,skip-auto-config-until-reloc");
988
989         return 0;
990 }
991
992 static int pci_uclass_post_probe(struct udevice *bus)
993 {
994         struct pci_controller *hose = dev_get_uclass_priv(bus);
995         int ret;
996
997         debug("%s: probing bus %d\n", __func__, bus->seq);
998         ret = pci_bind_bus_devices(bus);
999         if (ret)
1000                 return ret;
1001
1002         if (CONFIG_IS_ENABLED(PCI_PNP) && ll_boot_init() &&
1003             (!hose->skip_auto_config_until_reloc ||
1004              (gd->flags & GD_FLG_RELOC))) {
1005                 ret = pci_auto_config_devices(bus);
1006                 if (ret < 0)
1007                         return log_msg_ret("pci auto-config", ret);
1008         }
1009
1010 #if defined(CONFIG_X86) && defined(CONFIG_HAVE_FSP)
1011         /*
1012          * Per Intel FSP specification, we should call FSP notify API to
1013          * inform FSP that PCI enumeration has been done so that FSP will
1014          * do any necessary initialization as required by the chipset's
1015          * BIOS Writer's Guide (BWG).
1016          *
1017          * Unfortunately we have to put this call here as with driver model,
1018          * the enumeration is all done on a lazy basis as needed, so until
1019          * something is touched on PCI it won't happen.
1020          *
1021          * Note we only call this 1) after U-Boot is relocated, and 2)
1022          * root bus has finished probing.
1023          */
1024         if ((gd->flags & GD_FLG_RELOC) && bus->seq == 0 && ll_boot_init()) {
1025                 ret = fsp_init_phase_pci();
1026                 if (ret)
1027                         return ret;
1028         }
1029 #endif
1030
1031         return 0;
1032 }
1033
1034 static int pci_uclass_child_post_bind(struct udevice *dev)
1035 {
1036         struct pci_child_platdata *pplat;
1037
1038         if (!dev_of_valid(dev))
1039                 return 0;
1040
1041         pplat = dev_get_parent_platdata(dev);
1042
1043         /* Extract vendor id and device id if available */
1044         ofnode_read_pci_vendev(dev_ofnode(dev), &pplat->vendor, &pplat->device);
1045
1046         /* Extract the devfn from fdt_pci_addr */
1047         pplat->devfn = pci_get_devfn(dev);
1048
1049         return 0;
1050 }
1051
1052 static int pci_bridge_read_config(const struct udevice *bus, pci_dev_t bdf,
1053                                   uint offset, ulong *valuep,
1054                                   enum pci_size_t size)
1055 {
1056         struct pci_controller *hose = bus->uclass_priv;
1057
1058         return pci_bus_read_config(hose->ctlr, bdf, offset, valuep, size);
1059 }
1060
1061 static int pci_bridge_write_config(struct udevice *bus, pci_dev_t bdf,
1062                                    uint offset, ulong value,
1063                                    enum pci_size_t size)
1064 {
1065         struct pci_controller *hose = bus->uclass_priv;
1066
1067         return pci_bus_write_config(hose->ctlr, bdf, offset, value, size);
1068 }
1069
1070 static int skip_to_next_device(struct udevice *bus, struct udevice **devp)
1071 {
1072         struct udevice *dev;
1073         int ret = 0;
1074
1075         /*
1076          * Scan through all the PCI controllers. On x86 there will only be one
1077          * but that is not necessarily true on other hardware.
1078          */
1079         do {
1080                 device_find_first_child(bus, &dev);
1081                 if (dev) {
1082                         *devp = dev;
1083                         return 0;
1084                 }
1085                 ret = uclass_next_device(&bus);
1086                 if (ret)
1087                         return ret;
1088         } while (bus);
1089
1090         return 0;
1091 }
1092
1093 int pci_find_next_device(struct udevice **devp)
1094 {
1095         struct udevice *child = *devp;
1096         struct udevice *bus = child->parent;
1097         int ret;
1098
1099         /* First try all the siblings */
1100         *devp = NULL;
1101         while (child) {
1102                 device_find_next_child(&child);
1103                 if (child) {
1104                         *devp = child;
1105                         return 0;
1106                 }
1107         }
1108
1109         /* We ran out of siblings. Try the next bus */
1110         ret = uclass_next_device(&bus);
1111         if (ret)
1112                 return ret;
1113
1114         return bus ? skip_to_next_device(bus, devp) : 0;
1115 }
1116
1117 int pci_find_first_device(struct udevice **devp)
1118 {
1119         struct udevice *bus;
1120         int ret;
1121
1122         *devp = NULL;
1123         ret = uclass_first_device(UCLASS_PCI, &bus);
1124         if (ret)
1125                 return ret;
1126
1127         return skip_to_next_device(bus, devp);
1128 }
1129
1130 ulong pci_conv_32_to_size(ulong value, uint offset, enum pci_size_t size)
1131 {
1132         switch (size) {
1133         case PCI_SIZE_8:
1134                 return (value >> ((offset & 3) * 8)) & 0xff;
1135         case PCI_SIZE_16:
1136                 return (value >> ((offset & 2) * 8)) & 0xffff;
1137         default:
1138                 return value;
1139         }
1140 }
1141
1142 ulong pci_conv_size_to_32(ulong old, ulong value, uint offset,
1143                           enum pci_size_t size)
1144 {
1145         uint off_mask;
1146         uint val_mask, shift;
1147         ulong ldata, mask;
1148
1149         switch (size) {
1150         case PCI_SIZE_8:
1151                 off_mask = 3;
1152                 val_mask = 0xff;
1153                 break;
1154         case PCI_SIZE_16:
1155                 off_mask = 2;
1156                 val_mask = 0xffff;
1157                 break;
1158         default:
1159                 return value;
1160         }
1161         shift = (offset & off_mask) * 8;
1162         ldata = (value & val_mask) << shift;
1163         mask = val_mask << shift;
1164         value = (old & ~mask) | ldata;
1165
1166         return value;
1167 }
1168
1169 int pci_get_dma_regions(struct udevice *dev, struct pci_region *memp, int index)
1170 {
1171         int pci_addr_cells, addr_cells, size_cells;
1172         int cells_per_record;
1173         const u32 *prop;
1174         int len;
1175         int i = 0;
1176
1177         prop = ofnode_get_property(dev_ofnode(dev), "dma-ranges", &len);
1178         if (!prop) {
1179                 log_err("PCI: Device '%s': Cannot decode dma-ranges\n",
1180                         dev->name);
1181                 return -EINVAL;
1182         }
1183
1184         pci_addr_cells = ofnode_read_simple_addr_cells(dev_ofnode(dev));
1185         addr_cells = ofnode_read_simple_addr_cells(dev_ofnode(dev->parent));
1186         size_cells = ofnode_read_simple_size_cells(dev_ofnode(dev));
1187
1188         /* PCI addresses are always 3-cells */
1189         len /= sizeof(u32);
1190         cells_per_record = pci_addr_cells + addr_cells + size_cells;
1191         debug("%s: len=%d, cells_per_record=%d\n", __func__, len,
1192               cells_per_record);
1193
1194         while (len) {
1195                 memp->bus_start = fdtdec_get_number(prop + 1, 2);
1196                 prop += pci_addr_cells;
1197                 memp->phys_start = fdtdec_get_number(prop, addr_cells);
1198                 prop += addr_cells;
1199                 memp->size = fdtdec_get_number(prop, size_cells);
1200                 prop += size_cells;
1201
1202                 if (i == index)
1203                         return 0;
1204                 i++;
1205                 len -= cells_per_record;
1206         }
1207
1208         return -EINVAL;
1209 }
1210
1211 int pci_get_regions(struct udevice *dev, struct pci_region **iop,
1212                     struct pci_region **memp, struct pci_region **prefp)
1213 {
1214         struct udevice *bus = pci_get_controller(dev);
1215         struct pci_controller *hose = dev_get_uclass_priv(bus);
1216         int i;
1217
1218         *iop = NULL;
1219         *memp = NULL;
1220         *prefp = NULL;
1221         for (i = 0; i < hose->region_count; i++) {
1222                 switch (hose->regions[i].flags) {
1223                 case PCI_REGION_IO:
1224                         if (!*iop || (*iop)->size < hose->regions[i].size)
1225                                 *iop = hose->regions + i;
1226                         break;
1227                 case PCI_REGION_MEM:
1228                         if (!*memp || (*memp)->size < hose->regions[i].size)
1229                                 *memp = hose->regions + i;
1230                         break;
1231                 case (PCI_REGION_MEM | PCI_REGION_PREFETCH):
1232                         if (!*prefp || (*prefp)->size < hose->regions[i].size)
1233                                 *prefp = hose->regions + i;
1234                         break;
1235                 }
1236         }
1237
1238         return (*iop != NULL) + (*memp != NULL) + (*prefp != NULL);
1239 }
1240
1241 u32 dm_pci_read_bar32(const struct udevice *dev, int barnum)
1242 {
1243         u32 addr;
1244         int bar;
1245
1246         bar = PCI_BASE_ADDRESS_0 + barnum * 4;
1247         dm_pci_read_config32(dev, bar, &addr);
1248
1249         /*
1250          * If we get an invalid address, return this so that comparisons with
1251          * FDT_ADDR_T_NONE work correctly
1252          */
1253         if (addr == 0xffffffff)
1254                 return addr;
1255         else if (addr & PCI_BASE_ADDRESS_SPACE_IO)
1256                 return addr & PCI_BASE_ADDRESS_IO_MASK;
1257         else
1258                 return addr & PCI_BASE_ADDRESS_MEM_MASK;
1259 }
1260
1261 void dm_pci_write_bar32(struct udevice *dev, int barnum, u32 addr)
1262 {
1263         int bar;
1264
1265         bar = PCI_BASE_ADDRESS_0 + barnum * 4;
1266         dm_pci_write_config32(dev, bar, addr);
1267 }
1268
1269 static int _dm_pci_bus_to_phys(struct udevice *ctlr,
1270                                pci_addr_t bus_addr, unsigned long flags,
1271                                unsigned long skip_mask, phys_addr_t *pa)
1272 {
1273         struct pci_controller *hose = dev_get_uclass_priv(ctlr);
1274         struct pci_region *res;
1275         int i;
1276
1277         if (hose->region_count == 0) {
1278                 *pa = bus_addr;
1279                 return 0;
1280         }
1281
1282         for (i = 0; i < hose->region_count; i++) {
1283                 res = &hose->regions[i];
1284
1285                 if (((res->flags ^ flags) & PCI_REGION_TYPE) != 0)
1286                         continue;
1287
1288                 if (res->flags & skip_mask)
1289                         continue;
1290
1291                 if (bus_addr >= res->bus_start &&
1292                     (bus_addr - res->bus_start) < res->size) {
1293                         *pa = (bus_addr - res->bus_start + res->phys_start);
1294                         return 0;
1295                 }
1296         }
1297
1298         return 1;
1299 }
1300
1301 phys_addr_t dm_pci_bus_to_phys(struct udevice *dev, pci_addr_t bus_addr,
1302                                unsigned long flags)
1303 {
1304         phys_addr_t phys_addr = 0;
1305         struct udevice *ctlr;
1306         int ret;
1307
1308         /* The root controller has the region information */
1309         ctlr = pci_get_controller(dev);
1310
1311         /*
1312          * if PCI_REGION_MEM is set we do a two pass search with preference
1313          * on matches that don't have PCI_REGION_SYS_MEMORY set
1314          */
1315         if ((flags & PCI_REGION_TYPE) == PCI_REGION_MEM) {
1316                 ret = _dm_pci_bus_to_phys(ctlr, bus_addr,
1317                                           flags, PCI_REGION_SYS_MEMORY,
1318                                           &phys_addr);
1319                 if (!ret)
1320                         return phys_addr;
1321         }
1322
1323         ret = _dm_pci_bus_to_phys(ctlr, bus_addr, flags, 0, &phys_addr);
1324
1325         if (ret)
1326                 puts("pci_hose_bus_to_phys: invalid physical address\n");
1327
1328         return phys_addr;
1329 }
1330
1331 int _dm_pci_phys_to_bus(struct udevice *dev, phys_addr_t phys_addr,
1332                         unsigned long flags, unsigned long skip_mask,
1333                         pci_addr_t *ba)
1334 {
1335         struct pci_region *res;
1336         struct udevice *ctlr;
1337         pci_addr_t bus_addr;
1338         int i;
1339         struct pci_controller *hose;
1340
1341         /* The root controller has the region information */
1342         ctlr = pci_get_controller(dev);
1343         hose = dev_get_uclass_priv(ctlr);
1344
1345         if (hose->region_count == 0) {
1346                 *ba = phys_addr;
1347                 return 0;
1348         }
1349
1350         for (i = 0; i < hose->region_count; i++) {
1351                 res = &hose->regions[i];
1352
1353                 if (((res->flags ^ flags) & PCI_REGION_TYPE) != 0)
1354                         continue;
1355
1356                 if (res->flags & skip_mask)
1357                         continue;
1358
1359                 bus_addr = phys_addr - res->phys_start + res->bus_start;
1360
1361                 if (bus_addr >= res->bus_start &&
1362                     (bus_addr - res->bus_start) < res->size) {
1363                         *ba = bus_addr;
1364                         return 0;
1365                 }
1366         }
1367
1368         return 1;
1369 }
1370
1371 pci_addr_t dm_pci_phys_to_bus(struct udevice *dev, phys_addr_t phys_addr,
1372                               unsigned long flags)
1373 {
1374         pci_addr_t bus_addr = 0;
1375         int ret;
1376
1377         /*
1378          * if PCI_REGION_MEM is set we do a two pass search with preference
1379          * on matches that don't have PCI_REGION_SYS_MEMORY set
1380          */
1381         if ((flags & PCI_REGION_TYPE) == PCI_REGION_MEM) {
1382                 ret = _dm_pci_phys_to_bus(dev, phys_addr, flags,
1383                                           PCI_REGION_SYS_MEMORY, &bus_addr);
1384                 if (!ret)
1385                         return bus_addr;
1386         }
1387
1388         ret = _dm_pci_phys_to_bus(dev, phys_addr, flags, 0, &bus_addr);
1389
1390         if (ret)
1391                 puts("pci_hose_phys_to_bus: invalid physical address\n");
1392
1393         return bus_addr;
1394 }
1395
1396 static void *dm_pci_map_ea_bar(struct udevice *dev, int bar, int flags,
1397                                int ea_off)
1398 {
1399         int ea_cnt, i, entry_size;
1400         int bar_id = (bar - PCI_BASE_ADDRESS_0) >> 2;
1401         u32 ea_entry;
1402         phys_addr_t addr;
1403
1404         /* EA capability structure header */
1405         dm_pci_read_config32(dev, ea_off, &ea_entry);
1406         ea_cnt = (ea_entry >> 16) & PCI_EA_NUM_ENT_MASK;
1407         ea_off += PCI_EA_FIRST_ENT;
1408
1409         for (i = 0; i < ea_cnt; i++, ea_off += entry_size) {
1410                 /* Entry header */
1411                 dm_pci_read_config32(dev, ea_off, &ea_entry);
1412                 entry_size = ((ea_entry & PCI_EA_ES) + 1) << 2;
1413
1414                 if (((ea_entry & PCI_EA_BEI) >> 4) != bar_id)
1415                         continue;
1416
1417                 /* Base address, 1st DW */
1418                 dm_pci_read_config32(dev, ea_off + 4, &ea_entry);
1419                 addr = ea_entry & PCI_EA_FIELD_MASK;
1420                 if (ea_entry & PCI_EA_IS_64) {
1421                         /* Base address, 2nd DW, skip over 4B MaxOffset */
1422                         dm_pci_read_config32(dev, ea_off + 12, &ea_entry);
1423                         addr |= ((u64)ea_entry) << 32;
1424                 }
1425
1426                 /* size ignored for now */
1427                 return map_physmem(addr, 0, flags);
1428         }
1429
1430         return 0;
1431 }
1432
1433 void *dm_pci_map_bar(struct udevice *dev, int bar, int flags)
1434 {
1435         pci_addr_t pci_bus_addr;
1436         u32 bar_response;
1437         int ea_off;
1438
1439         /*
1440          * if the function supports Enhanced Allocation use that instead of
1441          * BARs
1442          */
1443         ea_off = dm_pci_find_capability(dev, PCI_CAP_ID_EA);
1444         if (ea_off)
1445                 return dm_pci_map_ea_bar(dev, bar, flags, ea_off);
1446
1447         /* read BAR address */
1448         dm_pci_read_config32(dev, bar, &bar_response);
1449         pci_bus_addr = (pci_addr_t)(bar_response & ~0xf);
1450
1451         /*
1452          * Pass "0" as the length argument to pci_bus_to_virt.  The arg
1453          * isn't actually used on any platform because U-Boot assumes a static
1454          * linear mapping.  In the future, this could read the BAR size
1455          * and pass that as the size if needed.
1456          */
1457         return dm_pci_bus_to_virt(dev, pci_bus_addr, flags, 0, MAP_NOCACHE);
1458 }
1459
1460 static int _dm_pci_find_next_capability(struct udevice *dev, u8 pos, int cap)
1461 {
1462         int ttl = PCI_FIND_CAP_TTL;
1463         u8 id;
1464         u16 ent;
1465
1466         dm_pci_read_config8(dev, pos, &pos);
1467
1468         while (ttl--) {
1469                 if (pos < PCI_STD_HEADER_SIZEOF)
1470                         break;
1471                 pos &= ~3;
1472                 dm_pci_read_config16(dev, pos, &ent);
1473
1474                 id = ent & 0xff;
1475                 if (id == 0xff)
1476                         break;
1477                 if (id == cap)
1478                         return pos;
1479                 pos = (ent >> 8);
1480         }
1481
1482         return 0;
1483 }
1484
1485 int dm_pci_find_next_capability(struct udevice *dev, u8 start, int cap)
1486 {
1487         return _dm_pci_find_next_capability(dev, start + PCI_CAP_LIST_NEXT,
1488                                             cap);
1489 }
1490
1491 int dm_pci_find_capability(struct udevice *dev, int cap)
1492 {
1493         u16 status;
1494         u8 header_type;
1495         u8 pos;
1496
1497         dm_pci_read_config16(dev, PCI_STATUS, &status);
1498         if (!(status & PCI_STATUS_CAP_LIST))
1499                 return 0;
1500
1501         dm_pci_read_config8(dev, PCI_HEADER_TYPE, &header_type);
1502         if ((header_type & 0x7f) == PCI_HEADER_TYPE_CARDBUS)
1503                 pos = PCI_CB_CAPABILITY_LIST;
1504         else
1505                 pos = PCI_CAPABILITY_LIST;
1506
1507         return _dm_pci_find_next_capability(dev, pos, cap);
1508 }
1509
1510 int dm_pci_find_next_ext_capability(struct udevice *dev, int start, int cap)
1511 {
1512         u32 header;
1513         int ttl;
1514         int pos = PCI_CFG_SPACE_SIZE;
1515
1516         /* minimum 8 bytes per capability */
1517         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
1518
1519         if (start)
1520                 pos = start;
1521
1522         dm_pci_read_config32(dev, pos, &header);
1523         /*
1524          * If we have no capabilities, this is indicated by cap ID,
1525          * cap version and next pointer all being 0.
1526          */
1527         if (header == 0)
1528                 return 0;
1529
1530         while (ttl--) {
1531                 if (PCI_EXT_CAP_ID(header) == cap)
1532                         return pos;
1533
1534                 pos = PCI_EXT_CAP_NEXT(header);
1535                 if (pos < PCI_CFG_SPACE_SIZE)
1536                         break;
1537
1538                 dm_pci_read_config32(dev, pos, &header);
1539         }
1540
1541         return 0;
1542 }
1543
1544 int dm_pci_find_ext_capability(struct udevice *dev, int cap)
1545 {
1546         return dm_pci_find_next_ext_capability(dev, 0, cap);
1547 }
1548
1549 int dm_pci_flr(struct udevice *dev)
1550 {
1551         int pcie_off;
1552         u32 cap;
1553
1554         /* look for PCI Express Capability */
1555         pcie_off = dm_pci_find_capability(dev, PCI_CAP_ID_EXP);
1556         if (!pcie_off)
1557                 return -ENOENT;
1558
1559         /* check FLR capability */
1560         dm_pci_read_config32(dev, pcie_off + PCI_EXP_DEVCAP, &cap);
1561         if (!(cap & PCI_EXP_DEVCAP_FLR))
1562                 return -ENOENT;
1563
1564         dm_pci_clrset_config16(dev, pcie_off + PCI_EXP_DEVCTL, 0,
1565                                PCI_EXP_DEVCTL_BCR_FLR);
1566
1567         /* wait 100ms, per PCI spec */
1568         mdelay(100);
1569
1570         return 0;
1571 }
1572
1573 UCLASS_DRIVER(pci) = {
1574         .id             = UCLASS_PCI,
1575         .name           = "pci",
1576         .flags          = DM_UC_FLAG_SEQ_ALIAS,
1577         .post_bind      = dm_scan_fdt_dev,
1578         .pre_probe      = pci_uclass_pre_probe,
1579         .post_probe     = pci_uclass_post_probe,
1580         .child_post_bind = pci_uclass_child_post_bind,
1581         .per_device_auto_alloc_size = sizeof(struct pci_controller),
1582         .per_child_platdata_auto_alloc_size =
1583                         sizeof(struct pci_child_platdata),
1584 };
1585
1586 static const struct dm_pci_ops pci_bridge_ops = {
1587         .read_config    = pci_bridge_read_config,
1588         .write_config   = pci_bridge_write_config,
1589 };
1590
1591 static const struct udevice_id pci_bridge_ids[] = {
1592         { .compatible = "pci-bridge" },
1593         { }
1594 };
1595
1596 U_BOOT_DRIVER(pci_bridge_drv) = {
1597         .name           = "pci_bridge_drv",
1598         .id             = UCLASS_PCI,
1599         .of_match       = pci_bridge_ids,
1600         .ops            = &pci_bridge_ops,
1601 };
1602
1603 UCLASS_DRIVER(pci_generic) = {
1604         .id             = UCLASS_PCI_GENERIC,
1605         .name           = "pci_generic",
1606 };
1607
1608 static const struct udevice_id pci_generic_ids[] = {
1609         { .compatible = "pci-generic" },
1610         { }
1611 };
1612
1613 U_BOOT_DRIVER(pci_generic_drv) = {
1614         .name           = "pci_generic_drv",
1615         .id             = UCLASS_PCI_GENERIC,
1616         .of_match       = pci_generic_ids,
1617 };
1618
1619 void pci_init(void)
1620 {
1621         struct udevice *bus;
1622
1623         /*
1624          * Enumerate all known controller devices. Enumeration has the side-
1625          * effect of probing them, so PCIe devices will be enumerated too.
1626          */
1627         for (uclass_first_device_check(UCLASS_PCI, &bus);
1628              bus;
1629              uclass_next_device_check(&bus)) {
1630                 ;
1631         }
1632 }