drivers/parport/parport_serial.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Support for common PCI multi-I/O cards (which is most of them)
   4  *
   5  * Copyright (C) 2001  Tim Waugh <twaugh@redhat.com>
   6  *
   7  * Multi-function PCI cards are supposed to present separate logical
   8  * devices on the bus.  A common thing to do seems to be to just use
   9  * one logical device with lots of base address registers for both
  10  * parallel ports and serial ports.  This driver is for dealing with
  11  * that.
  12  */
  13
  14 #include <linux/interrupt.h>
  15 #include <linux/module.h>
  16 #include <linux/parport.h>
  17 #include <linux/parport_pc.h>
  18 #include <linux/pci.h>
  19 #include <linux/slab.h>
  20 #include <linux/types.h>
  21
  22 #include <linux/8250_pci.h>
  23
  24 enum parport_pc_pci_cards {
  25         titan_110l = 0,
  26         titan_210l,
  27         netmos_9xx5_combo,
  28         netmos_9855,
  29         netmos_9855_2p,
  30         netmos_9900,
  31         netmos_9900_2p,
  32         netmos_99xx_1p,
  33         avlab_1s1p,
  34         avlab_1s2p,
  35         avlab_2s1p,
  36         siig_1s1p_10x,
  37         siig_2s1p_10x,
  38         siig_2p1s_20x,
  39         siig_1s1p_20x,
  40         siig_2s1p_20x,
  41         timedia_4078a,
  42         timedia_4079h,
  43         timedia_4085h,
  44         timedia_4088a,
  45         timedia_4089a,
  46         timedia_4095a,
  47         timedia_4096a,
  48         timedia_4078u,
  49         timedia_4079a,
  50         timedia_4085u,
  51         timedia_4079r,
  52         timedia_4079s,
  53         timedia_4079d,
  54         timedia_4079e,
  55         timedia_4079f,
  56         timedia_9079a,
  57         timedia_9079b,
  58         timedia_9079c,
  59         wch_ch353_1s1p,
  60         wch_ch353_2s1p,
  61         wch_ch382_0s1p,
  62         wch_ch382_2s1p,
  63         brainboxes_5s1p,
  64         sunix_4008a,
  65         sunix_5069a,
  66         sunix_5079a,
  67         sunix_5099a,
  68         brainboxes_uc257,
  69         brainboxes_is300,
  70         brainboxes_uc414,
  71         brainboxes_px263,
  72 };
  73
  74 /* each element directly indexed from enum list, above */
  75 struct parport_pc_pci {
  76         int numports;
  77         struct { /* BAR (base address registers) numbers in the config
  78                     space header */
  79                 int lo;
  80                 int hi; /* -1 if not there, >6 for offset-method (max
  81                            BAR is 6) */
  82         } addr[4];
  83
  84         /* If set, this is called immediately after pci_enable_device.
  85          * If it returns non-zero, no probing will take place and the
  86          * ports will not be used. */
  87         int (*preinit_hook) (struct pci_dev *pdev, struct parport_pc_pci *card,
  88                                 int autoirq, int autodma);
  89
  90         /* If set, this is called after probing for ports.  If 'failed'
  91          * is non-zero we couldn't use any of the ports. */
  92         void (*postinit_hook) (struct pci_dev *pdev,
  93                                 struct parport_pc_pci *card, int failed);
  94 };
  95
  96 static int netmos_parallel_init(struct pci_dev *dev, struct parport_pc_pci *par,
  97                                 int autoirq, int autodma)
  98 {
  99         /* the rule described below doesn't hold for this device */
 100         if (dev->device == PCI_DEVICE_ID_NETMOS_9835 &&
 101                         dev->subsystem_vendor == PCI_VENDOR_ID_IBM &&
 102                         dev->subsystem_device == 0x0299)
 103                 return -ENODEV;
 104
 105         if (dev->device == PCI_DEVICE_ID_NETMOS_9912) {
 106                 par->numports = 1;
 107         } else {
 108                 /*
 109                  * Netmos uses the subdevice ID to indicate the number of parallel
 110                  * and serial ports.  The form is 0x00PS, where <P> is the number of
 111                  * parallel ports and <S> is the number of serial ports.
 112                  */
 113                 par->numports = (dev->subsystem_device & 0xf0) >> 4;
 114                 if (par->numports > ARRAY_SIZE(par->addr))
 115                         par->numports = ARRAY_SIZE(par->addr);
 116         }
 117
 118         return 0;
 119 }
 120
 121 static struct parport_pc_pci cards[] = {
 122         /* titan_110l */                { 1, { { 3, -1 }, } },
 123         /* titan_210l */                { 1, { { 3, -1 }, } },
 124         /* netmos_9xx5_combo */         { 1, { { 2, -1 }, }, netmos_parallel_init },
 125         /* netmos_9855 */               { 1, { { 0, -1 }, }, netmos_parallel_init },
 126         /* netmos_9855_2p */            { 2, { { 0, -1 }, { 2, -1 }, } },
 127         /* netmos_9900 */               {1, { { 3, 4 }, }, netmos_parallel_init },
 128         /* netmos_9900_2p */            {2, { { 0, 1 }, { 3, 4 }, } },
 129         /* netmos_99xx_1p */            {1, { { 0, 1 }, } },
 130         /* avlab_1s1p     */            { 1, { { 1, 2}, } },
 131         /* avlab_1s2p     */            { 2, { { 1, 2}, { 3, 4 },} },
 132         /* avlab_2s1p     */            { 1, { { 2, 3}, } },
 133         /* siig_1s1p_10x */             { 1, { { 3, 4 }, } },
 134         /* siig_2s1p_10x */             { 1, { { 4, 5 }, } },
 135         /* siig_2p1s_20x */             { 2, { { 1, 2 }, { 3, 4 }, } },
 136         /* siig_1s1p_20x */             { 1, { { 1, 2 }, } },
 137         /* siig_2s1p_20x */             { 1, { { 2, 3 }, } },
 138         /* timedia_4078a */             { 1, { { 2, -1 }, } },
 139         /* timedia_4079h */             { 1, { { 2, 3 }, } },
 140         /* timedia_4085h */             { 2, { { 2, -1 }, { 4, -1 }, } },
 141         /* timedia_4088a */             { 2, { { 2, 3 }, { 4, 5 }, } },
 142         /* timedia_4089a */             { 2, { { 2, 3 }, { 4, 5 }, } },
 143         /* timedia_4095a */             { 2, { { 2, 3 }, { 4, 5 }, } },
 144         /* timedia_4096a */             { 2, { { 2, 3 }, { 4, 5 }, } },
 145         /* timedia_4078u */             { 1, { { 2, -1 }, } },
 146         /* timedia_4079a */             { 1, { { 2, 3 }, } },
 147         /* timedia_4085u */             { 2, { { 2, -1 }, { 4, -1 }, } },
 148         /* timedia_4079r */             { 1, { { 2, 3 }, } },
 149         /* timedia_4079s */             { 1, { { 2, 3 }, } },
 150         /* timedia_4079d */             { 1, { { 2, 3 }, } },
 151         /* timedia_4079e */             { 1, { { 2, 3 }, } },
 152         /* timedia_4079f */             { 1, { { 2, 3 }, } },
 153         /* timedia_9079a */             { 1, { { 2, 3 }, } },
 154         /* timedia_9079b */             { 1, { { 2, 3 }, } },
 155         /* timedia_9079c */             { 1, { { 2, 3 }, } },
 156         /* wch_ch353_1s1p*/             { 1, { { 1, -1}, } },
 157         /* wch_ch353_2s1p*/             { 1, { { 2, -1}, } },
 158         /* wch_ch382_0s1p*/             { 1, { { 2, -1}, } },
 159         /* wch_ch382_2s1p*/             { 1, { { 2, -1}, } },
 160         /* brainboxes_5s1p */           { 1, { { 3, -1 }, } },
 161         /* sunix_4008a */               { 1, { { 1, 2 }, } },
 162         /* sunix_5069a */               { 1, { { 1, 2 }, } },
 163         /* sunix_5079a */               { 1, { { 1, 2 }, } },
 164         /* sunix_5099a */               { 1, { { 1, 2 }, } },
 165         /* brainboxes_uc257 */  { 1, { { 3, -1 }, } },
 166         /* brainboxes_is300 */  { 1, { { 3, -1 }, } },
 167         /* brainboxes_uc414 */  { 1, { { 3, -1 }, } },
 168         /* brainboxes_px263 */  { 1, { { 3, -1 }, } },
 169 };
 170
 171 static struct pci_device_id parport_serial_pci_tbl[] = {
 172         /* PCI cards */
 173         { PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_110L,
 174           PCI_ANY_ID, PCI_ANY_ID, 0, 0, titan_110l },
 175         { PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_210L,
 176           PCI_ANY_ID, PCI_ANY_ID, 0, 0, titan_210l },
 177         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9735,
 178           PCI_ANY_ID, PCI_ANY_ID, 0, 0, netmos_9xx5_combo },
 179         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9745,
 180           PCI_ANY_ID, PCI_ANY_ID, 0, 0, netmos_9xx5_combo },
 181         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9835,
 182           PCI_ANY_ID, PCI_ANY_ID, 0, 0, netmos_9xx5_combo },
 183         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9845,
 184           PCI_ANY_ID, PCI_ANY_ID, 0, 0, netmos_9xx5_combo },
 185         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9855,
 186           0x1000, 0x0020, 0, 0, netmos_9855_2p },
 187         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9855,
 188           0x1000, 0x0022, 0, 0, netmos_9855_2p },
 189         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9855,
 190           PCI_ANY_ID, PCI_ANY_ID, 0, 0, netmos_9855 },
 191         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9900,
 192           0xA000, 0x3011, 0, 0, netmos_9900 },
 193         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9900,
 194           0xA000, 0x3012, 0, 0, netmos_9900 },
 195         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9900,
 196           0xA000, 0x3020, 0, 0, netmos_9900_2p },
 197         { PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9912,
 198           0xA000, 0x2000, 0, 0, netmos_99xx_1p },
 199         /* PCI_VENDOR_ID_AVLAB/Intek21 has another bunch of cards ...*/
 200         { PCI_VENDOR_ID_AFAVLAB, 0x2110,
 201           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s1p },
 202         { PCI_VENDOR_ID_AFAVLAB, 0x2111,
 203           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s1p },
 204         { PCI_VENDOR_ID_AFAVLAB, 0x2112,
 205           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s1p },
 206         { PCI_VENDOR_ID_AFAVLAB, 0x2140,
 207           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s2p },
 208         { PCI_VENDOR_ID_AFAVLAB, 0x2141,
 209           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s2p },
 210         { PCI_VENDOR_ID_AFAVLAB, 0x2142,
 211           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_1s2p },
 212         { PCI_VENDOR_ID_AFAVLAB, 0x2160,
 213           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_2s1p },
 214         { PCI_VENDOR_ID_AFAVLAB, 0x2161,
 215           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_2s1p },
 216         { PCI_VENDOR_ID_AFAVLAB, 0x2162,
 217           PCI_ANY_ID, PCI_ANY_ID, 0, 0, avlab_2s1p },
 218         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_10x_550,
 219           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_1s1p_10x },
 220         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_10x_650,
 221           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_1s1p_10x },
 222         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_10x_850,
 223           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_1s1p_10x },
 224         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_10x_550,
 225           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_10x },
 226         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_10x_650,
 227           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_10x },
 228         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_10x_850,
 229           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_10x },
 230         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2P1S_20x_550,
 231           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2p1s_20x },
 232         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2P1S_20x_650,
 233           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2p1s_20x },
 234         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2P1S_20x_850,
 235           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2p1s_20x },
 236         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_20x_550,
 237           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_20x },
 238         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_20x_650,
 239           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_1s1p_20x },
 240         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S1P_20x_850,
 241           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_1s1p_20x },
 242         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_20x_550,
 243           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_20x },
 244         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_20x_650,
 245           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_20x },
 246         { PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S1P_20x_850,
 247           PCI_ANY_ID, PCI_ANY_ID, 0, 0, siig_2s1p_20x },
 248         /* PCI_VENDOR_ID_TIMEDIA/SUNIX has many differing cards ...*/
 249         { 0x1409, 0x7168, 0x1409, 0x4078, 0, 0, timedia_4078a },
 250         { 0x1409, 0x7168, 0x1409, 0x4079, 0, 0, timedia_4079h },
 251         { 0x1409, 0x7168, 0x1409, 0x4085, 0, 0, timedia_4085h },
 252         { 0x1409, 0x7168, 0x1409, 0x4088, 0, 0, timedia_4088a },
 253         { 0x1409, 0x7168, 0x1409, 0x4089, 0, 0, timedia_4089a },
 254         { 0x1409, 0x7168, 0x1409, 0x4095, 0, 0, timedia_4095a },
 255         { 0x1409, 0x7168, 0x1409, 0x4096, 0, 0, timedia_4096a },
 256         { 0x1409, 0x7168, 0x1409, 0x5078, 0, 0, timedia_4078u },
 257         { 0x1409, 0x7168, 0x1409, 0x5079, 0, 0, timedia_4079a },
 258         { 0x1409, 0x7168, 0x1409, 0x5085, 0, 0, timedia_4085u },
 259         { 0x1409, 0x7168, 0x1409, 0x6079, 0, 0, timedia_4079r },
 260         { 0x1409, 0x7168, 0x1409, 0x7079, 0, 0, timedia_4079s },
 261         { 0x1409, 0x7168, 0x1409, 0x8079, 0, 0, timedia_4079d },
 262         { 0x1409, 0x7168, 0x1409, 0x9079, 0, 0, timedia_4079e },
 263         { 0x1409, 0x7168, 0x1409, 0xa079, 0, 0, timedia_4079f },
 264         { 0x1409, 0x7168, 0x1409, 0xb079, 0, 0, timedia_9079a },
 265         { 0x1409, 0x7168, 0x1409, 0xc079, 0, 0, timedia_9079b },
 266         { 0x1409, 0x7168, 0x1409, 0xd079, 0, 0, timedia_9079c },
 267
 268         /* WCH CARDS */
 269         { 0x4348, 0x5053, PCI_ANY_ID, PCI_ANY_ID, 0, 0, wch_ch353_1s1p},
 270         { 0x4348, 0x7053, 0x4348, 0x3253, 0, 0, wch_ch353_2s1p},
 271         { 0x1c00, 0x3050, 0x1c00, 0x3050, 0, 0, wch_ch382_0s1p},
 272         { 0x1c00, 0x3250, 0x1c00, 0x3250, 0, 0, wch_ch382_2s1p},
 273
 274         /* BrainBoxes PX272/PX306 MIO card */
 275         { PCI_VENDOR_ID_INTASHIELD, 0x4100,
 276           PCI_ANY_ID, PCI_ANY_ID, 0, 0, brainboxes_5s1p },
 277
 278         /* Sunix boards */
 279         { PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999, PCI_VENDOR_ID_SUNIX,
 280           0x0100, 0, 0, sunix_4008a },
 281         { PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999, PCI_VENDOR_ID_SUNIX,
 282           0x0101, 0, 0, sunix_5069a },
 283         { PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999, PCI_VENDOR_ID_SUNIX,
 284           0x0102, 0, 0, sunix_5079a },
 285         { PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999, PCI_VENDOR_ID_SUNIX,
 286           0x0104, 0, 0, sunix_5099a },
 287
 288         { 0, } /* terminate list */
 289 };
 290 MODULE_DEVICE_TABLE(pci,parport_serial_pci_tbl);
 291
 292 /*
 293  * This table describes the serial "geometry" of these boards.  Any
 294  * quirks for these can be found in drivers/serial/8250_pci.c
 295  *
 296  * Cards not tested are marked n/t
 297  * If you have one of these cards and it works for you, please tell me..
 298  */
 299 static struct pciserial_board pci_parport_serial_boards[] = {
 300         [titan_110l] = {
 301                 .flags          = FL_BASE1 | FL_BASE_BARS,
 302                 .num_ports      = 1,
 303                 .base_baud      = 921600,
 304                 .uart_offset    = 8,
 305         },
 306         [titan_210l] = {
 307                 .flags          = FL_BASE1 | FL_BASE_BARS,
 308                 .num_ports      = 2,
 309                 .base_baud      = 921600,
 310                 .uart_offset    = 8,
 311         },
 312         [netmos_9xx5_combo] = {
 313                 .flags          = FL_BASE0 | FL_BASE_BARS,
 314                 .num_ports      = 1,
 315                 .base_baud      = 115200,
 316                 .uart_offset    = 8,
 317         },
 318         [netmos_9855] = {
 319                 .flags          = FL_BASE2 | FL_BASE_BARS,
 320                 .num_ports      = 1,
 321                 .base_baud      = 115200,
 322                 .uart_offset    = 8,
 323         },
 324         [netmos_9855_2p] = {
 325                 .flags          = FL_BASE4 | FL_BASE_BARS,
 326                 .num_ports      = 1,
 327                 .base_baud      = 115200,
 328                 .uart_offset    = 8,
 329         },
 330         [netmos_9900] = { /* n/t */
 331                 .flags          = FL_BASE0 | FL_BASE_BARS,
 332                 .num_ports      = 1,
 333                 .base_baud      = 115200,
 334                 .uart_offset    = 8,
 335         },
 336         [netmos_9900_2p] = { /* parallel only */ /* n/t */
 337                 .flags          = FL_BASE0,
 338                 .num_ports      = 0,
 339                 .base_baud      = 115200,
 340                 .uart_offset    = 8,
 341         },
 342         [netmos_99xx_1p] = { /* parallel only */ /* n/t */
 343                 .flags          = FL_BASE0,
 344                 .num_ports      = 0,
 345                 .base_baud      = 115200,
 346                 .uart_offset    = 8,
 347         },
 348         [avlab_1s1p] = { /* n/t */
 349                 .flags          = FL_BASE0 | FL_BASE_BARS,
 350                 .num_ports      = 1,
 351                 .base_baud      = 115200,
 352                 .uart_offset    = 8,
 353         },
 354         [avlab_1s2p] = { /* n/t */
 355                 .flags          = FL_BASE0 | FL_BASE_BARS,
 356                 .num_ports      = 1,
 357                 .base_baud      = 115200,
 358                 .uart_offset    = 8,
 359         },
 360         [avlab_2s1p] = { /* n/t */
 361                 .flags          = FL_BASE0 | FL_BASE_BARS,
 362                 .num_ports      = 2,
 363                 .base_baud      = 115200,
 364                 .uart_offset    = 8,
 365         },
 366         [siig_1s1p_10x] = {
 367                 .flags          = FL_BASE2,
 368                 .num_ports      = 1,
 369                 .base_baud      = 460800,
 370                 .uart_offset    = 8,
 371         },
 372         [siig_2s1p_10x] = {
 373                 .flags          = FL_BASE2,
 374                 .num_ports      = 1,
 375                 .base_baud      = 921600,
 376                 .uart_offset    = 8,
 377         },
 378         [siig_2p1s_20x] = {
 379                 .flags          = FL_BASE0,
 380                 .num_ports      = 1,
 381                 .base_baud      = 921600,
 382                 .uart_offset    = 8,
 383         },
 384         [siig_1s1p_20x] = {
 385                 .flags          = FL_BASE0,
 386                 .num_ports      = 1,
 387                 .base_baud      = 921600,
 388                 .uart_offset    = 8,
 389         },
 390         [siig_2s1p_20x] = {
 391                 .flags          = FL_BASE0,
 392                 .num_ports      = 1,
 393                 .base_baud      = 921600,
 394                 .uart_offset    = 8,
 395         },
 396         [timedia_4078a] = {
 397                 .flags          = FL_BASE0|FL_BASE_BARS,
 398                 .num_ports      = 1,
 399                 .base_baud      = 921600,
 400                 .uart_offset    = 8,
 401         },
 402         [timedia_4079h] = {
 403                 .flags          = FL_BASE0|FL_BASE_BARS,
 404                 .num_ports      = 1,
 405                 .base_baud      = 921600,
 406                 .uart_offset    = 8,
 407         },
 408         [timedia_4085h] = {
 409                 .flags          = FL_BASE0|FL_BASE_BARS,
 410                 .num_ports      = 1,
 411                 .base_baud      = 921600,
 412                 .uart_offset    = 8,
 413         },
 414         [timedia_4088a] = {
 415                 .flags          = FL_BASE0|FL_BASE_BARS,
 416                 .num_ports      = 1,
 417                 .base_baud      = 921600,
 418                 .uart_offset    = 8,
 419         },
 420         [timedia_4089a] = {
 421                 .flags          = FL_BASE0|FL_BASE_BARS,
 422                 .num_ports      = 1,
 423                 .base_baud      = 921600,
 424                 .uart_offset    = 8,
 425         },
 426         [timedia_4095a] = {
 427                 .flags          = FL_BASE0|FL_BASE_BARS,
 428                 .num_ports      = 1,
 429                 .base_baud      = 921600,
 430                 .uart_offset    = 8,
 431         },
 432         [timedia_4096a] = {
 433                 .flags          = FL_BASE0|FL_BASE_BARS,
 434                 .num_ports      = 1,
 435                 .base_baud      = 921600,
 436                 .uart_offset    = 8,
 437         },
 438         [timedia_4078u] = {
 439                 .flags          = FL_BASE0|FL_BASE_BARS,
 440                 .num_ports      = 1,
 441                 .base_baud      = 921600,
 442                 .uart_offset    = 8,
 443         },
 444         [timedia_4079a] = {
 445                 .flags          = FL_BASE0|FL_BASE_BARS,
 446                 .num_ports      = 1,
 447                 .base_baud      = 921600,
 448                 .uart_offset    = 8,
 449         },
 450         [timedia_4085u] = {
 451                 .flags          = FL_BASE0|FL_BASE_BARS,
 452                 .num_ports      = 1,
 453                 .base_baud      = 921600,
 454                 .uart_offset    = 8,
 455         },
 456         [timedia_4079r] = {
 457                 .flags          = FL_BASE0|FL_BASE_BARS,
 458                 .num_ports      = 1,
 459                 .base_baud      = 921600,
 460                 .uart_offset    = 8,
 461         },
 462         [timedia_4079s] = {
 463                 .flags          = FL_BASE0|FL_BASE_BARS,
 464                 .num_ports      = 1,
 465                 .base_baud      = 921600,
 466                 .uart_offset    = 8,
 467         },
 468         [timedia_4079d] = {
 469                 .flags          = FL_BASE0|FL_BASE_BARS,
 470                 .num_ports      = 1,
 471                 .base_baud      = 921600,
 472                 .uart_offset    = 8,
 473         },
 474         [timedia_4079e] = {
 475                 .flags          = FL_BASE0|FL_BASE_BARS,
 476                 .num_ports      = 1,
 477                 .base_baud      = 921600,
 478                 .uart_offset    = 8,
 479         },
 480         [timedia_4079f] = {
 481                 .flags          = FL_BASE0|FL_BASE_BARS,
 482                 .num_ports      = 1,
 483                 .base_baud      = 921600,
 484                 .uart_offset    = 8,
 485         },
 486         [timedia_9079a] = {
 487                 .flags          = FL_BASE0|FL_BASE_BARS,
 488                 .num_ports      = 1,
 489                 .base_baud      = 921600,
 490                 .uart_offset    = 8,
 491         },
 492         [timedia_9079b] = {
 493                 .flags          = FL_BASE0|FL_BASE_BARS,
 494                 .num_ports      = 1,
 495                 .base_baud      = 921600,
 496                 .uart_offset    = 8,
 497         },
 498         [timedia_9079c] = {
 499                 .flags          = FL_BASE0|FL_BASE_BARS,
 500                 .num_ports      = 1,
 501                 .base_baud      = 921600,
 502                 .uart_offset    = 8,
 503         },
 504         [wch_ch353_1s1p] = {
 505                 .flags          = FL_BASE0|FL_BASE_BARS,
 506                 .num_ports      = 1,
 507                 .base_baud      = 115200,
 508                 .uart_offset    = 8,
 509         },
 510         [wch_ch353_2s1p] = {
 511                 .flags          = FL_BASE0|FL_BASE_BARS,
 512                 .num_ports      = 2,
 513                 .base_baud      = 115200,
 514                 .uart_offset    = 8,
 515         },
 516         [wch_ch382_0s1p] = {
 517                 .flags          = FL_BASE0,
 518                 .num_ports      = 0,
 519                 .base_baud      = 115200,
 520                 .uart_offset    = 8,
 521         },
 522         [wch_ch382_2s1p] = {
 523                 .flags          = FL_BASE0,
 524                 .num_ports      = 2,
 525                 .base_baud      = 115200,
 526                 .uart_offset    = 8,
 527                 .first_offset   = 0xC0,
 528         },
 529         [brainboxes_5s1p] = {
 530                 .flags          = FL_BASE2,
 531                 .num_ports      = 5,
 532                 .base_baud      = 921600,
 533                 .uart_offset    = 8,
 534         },
 535         [sunix_4008a] = {
 536                 .num_ports      = 0,
 537         },
 538         [sunix_5069a] = {
 539                 .num_ports      = 1,
 540                 .base_baud      = 921600,
 541                 .uart_offset    = 0x8,
 542         },
 543         [sunix_5079a] = {
 544                 .num_ports      = 2,
 545                 .base_baud      = 921600,
 546                 .uart_offset    = 0x8,
 547         },
 548         [sunix_5099a] = {
 549                 .num_ports      = 4,
 550                 .base_baud      = 921600,
 551                 .uart_offset    = 0x8,
 552         },
 553 };
 554
 555 struct parport_serial_private {
 556         struct serial_private   *serial;
 557         int num_par;
 558         struct parport *port[PARPORT_MAX];
 559         struct parport_pc_pci par;
 560 };
 561
 562 /* Register the serial port(s) of a PCI card. */
 563 static int serial_register(struct pci_dev *dev, const struct pci_device_id *id)
 564 {
 565         struct parport_serial_private *priv = pci_get_drvdata (dev);
 566         struct pciserial_board *board;
 567         struct serial_private *serial;
 568
 569         board = &pci_parport_serial_boards[id->driver_data];
 570         if (board->num_ports == 0)
 571                 return 0;
 572
 573         serial = pciserial_init_ports(dev, board);
 574         if (IS_ERR(serial))
 575                 return PTR_ERR(serial);
 576
 577         priv->serial = serial;
 578         return 0;
 579 }
 580
 581 /* Register the parallel port(s) of a PCI card. */
 582 static int parport_register(struct pci_dev *dev, const struct pci_device_id *id)
 583 {
 584         struct parport_pc_pci *card;
 585         struct parport_serial_private *priv = pci_get_drvdata (dev);
 586         int n, success = 0;
 587
 588         priv->par = cards[id->driver_data];
 589         card = &priv->par;
 590         if (card->preinit_hook &&
 591             card->preinit_hook (dev, card, PARPORT_IRQ_NONE, PARPORT_DMA_NONE))
 592                 return -ENODEV;
 593
 594         for (n = 0; n < card->numports; n++) {
 595                 struct parport *port;
 596                 int lo = card->addr[n].lo;
 597                 int hi = card->addr[n].hi;
 598                 unsigned long io_lo, io_hi;
 599                 int irq;
 600
 601                 if (priv->num_par == ARRAY_SIZE (priv->port)) {
 602                         dev_warn(&dev->dev,
 603                                  "only %zu parallel ports supported (%d reported)\n",
 604                                  ARRAY_SIZE(priv->port), card->numports);
 605                         break;
 606                 }
 607
 608                 io_lo = pci_resource_start (dev, lo);
 609                 io_hi = 0;
 610                 if ((hi >= 0) && (hi <= 6))
 611                         io_hi = pci_resource_start (dev, hi);
 612                 else if (hi > 6)
 613                         io_lo += hi; /* Reinterpret the meaning of
 614                                         "hi" as an offset (see SYBA
 615                                         def.) */
 616                 /* TODO: test if sharing interrupts works */
 617                 irq = pci_irq_vector(dev, 0);
 618                 if (irq < 0)
 619                         return irq;
 620                 if (irq == 0)
 621                         irq = PARPORT_IRQ_NONE;
 622                 if (irq == PARPORT_IRQ_NONE) {
 623                         dev_dbg(&dev->dev,
 624                                 "PCI parallel port detected: I/O at %#lx(%#lx)\n",
 625                                 io_lo, io_hi);
 626                 } else {
 627                         dev_dbg(&dev->dev,
 628                                 "PCI parallel port detected: I/O at %#lx(%#lx), IRQ %d\n",
 629                                 io_lo, io_hi, irq);
 630                 }
 631                 port = parport_pc_probe_port (io_lo, io_hi, irq,
 632                               PARPORT_DMA_NONE, &dev->dev, IRQF_SHARED);
 633                 if (port) {
 634                         priv->port[priv->num_par++] = port;
 635                         success = 1;
 636                 }
 637         }
 638
 639         if (card->postinit_hook)
 640                 card->postinit_hook (dev, card, !success);
 641
 642         return 0;
 643 }
 644
 645 static int parport_serial_pci_probe(struct pci_dev *dev,
 646                                     const struct pci_device_id *id)
 647 {
 648         struct parport_serial_private *priv;
 649         int err;
 650
 651         priv = devm_kzalloc(&dev->dev, sizeof(*priv), GFP_KERNEL);
 652         if (!priv)
 653                 return -ENOMEM;
 654
 655         pci_set_drvdata (dev, priv);
 656
 657         err = pcim_enable_device(dev);
 658         if (err)
 659                 return err;
 660
 661         err = parport_register(dev, id);
 662         if (err)
 663                 return err;
 664
 665         err = serial_register(dev, id);
 666         if (err) {
 667                 int i;
 668                 for (i = 0; i < priv->num_par; i++)
 669                         parport_pc_unregister_port (priv->port[i]);
 670                 return err;
 671         }
 672
 673         return 0;
 674 }
 675
 676 static void parport_serial_pci_remove(struct pci_dev *dev)
 677 {
 678         struct parport_serial_private *priv = pci_get_drvdata (dev);
 679         int i;
 680
 681         // Serial ports
 682         if (priv->serial)
 683                 pciserial_remove_ports(priv->serial);
 684
 685         // Parallel ports
 686         for (i = 0; i < priv->num_par; i++)
 687                 parport_pc_unregister_port (priv->port[i]);
 688
 689         return;
 690 }
 691
 692 static int __maybe_unused parport_serial_pci_suspend(struct device *dev)
 693 {
 694         struct parport_serial_private *priv = dev_get_drvdata(dev);
 695
 696         if (priv->serial)
 697                 pciserial_suspend_ports(priv->serial);
 698
 699         /* FIXME: What about parport? */
 700         return 0;
 701 }
 702
 703 static int __maybe_unused parport_serial_pci_resume(struct device *dev)
 704 {
 705         struct parport_serial_private *priv = dev_get_drvdata(dev);
 706
 707         if (priv->serial)
 708                 pciserial_resume_ports(priv->serial);
 709
 710         /* FIXME: What about parport? */
 711         return 0;
 712 }
 713
 714 static SIMPLE_DEV_PM_OPS(parport_serial_pm_ops,
 715                          parport_serial_pci_suspend, parport_serial_pci_resume);
 716
 717 static struct pci_driver parport_serial_pci_driver = {
 718         .name           = "parport_serial",
 719         .id_table       = parport_serial_pci_tbl,
 720         .probe          = parport_serial_pci_probe,
 721         .remove         = parport_serial_pci_remove,
 722         .driver         = {
 723                 .pm     = &parport_serial_pm_ops,
 724         },
 725 };
 726 module_pci_driver(parport_serial_pci_driver);
 727
 728 MODULE_AUTHOR("Tim Waugh <twaugh@redhat.com>");
 729 MODULE_DESCRIPTION("Driver for common parallel+serial multi-I/O PCI cards");
 730 MODULE_LICENSE("GPL");