drivers/net/wireless/ath/ath9k/xmit.c

   1 /*
   2  * Copyright (c) 2008-2011 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/dma-mapping.h>
  18 #include "ath9k.h"
  19 #include "ar9003_mac.h"
  20
  21 #define BITS_PER_BYTE           8
  22 #define OFDM_PLCP_BITS          22
  23 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  24 #define L_STF                   8
  25 #define L_LTF                   8
  26 #define L_SIG                   4
  27 #define HT_SIG                  8
  28 #define HT_STF                  4
  29 #define HT_LTF(_ns)             (4 * (_ns))
  30 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
  31 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
  32 #define TIME_SYMBOLS(t)         ((t) >> 2)
  33 #define TIME_SYMBOLS_HALFGI(t)  (((t) * 5 - 4) / 18)
  34 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
  35 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
  36
  37
  38 static u16 bits_per_symbol[][2] = {
  39         /* 20MHz 40MHz */
  40         {    26,   54 },     /*  0: BPSK */
  41         {    52,  108 },     /*  1: QPSK 1/2 */
  42         {    78,  162 },     /*  2: QPSK 3/4 */
  43         {   104,  216 },     /*  3: 16-QAM 1/2 */
  44         {   156,  324 },     /*  4: 16-QAM 3/4 */
  45         {   208,  432 },     /*  5: 64-QAM 2/3 */
  46         {   234,  486 },     /*  6: 64-QAM 3/4 */
  47         {   260,  540 },     /*  7: 64-QAM 5/6 */
  48 };
  49
  50 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
  51
  52 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
  53                                struct ath_atx_tid *tid, struct sk_buff *skb);
  54 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
  55                             int tx_flags, struct ath_txq *txq);
  56 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
  57                                 struct ath_txq *txq, struct list_head *bf_q,
  58                                 struct ath_tx_status *ts, int txok);
  59 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
  60                              struct list_head *head, bool internal);
  61 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
  62                              struct ath_tx_status *ts, int nframes, int nbad,
  63                              int txok);
  64 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
  65                               int seqno);
  66 static struct ath_buf *ath_tx_setup_buffer(struct ath_softc *sc,
  67                                            struct ath_txq *txq,
  68                                            struct ath_atx_tid *tid,
  69                                            struct sk_buff *skb);
  70
  71 enum {
  72         MCS_HT20,
  73         MCS_HT20_SGI,
  74         MCS_HT40,
  75         MCS_HT40_SGI,
  76 };
  77
  78 /*********************/
  79 /* Aggregation logic */
  80 /*********************/
  81
  82 void ath_txq_lock(struct ath_softc *sc, struct ath_txq *txq)
  83         __acquires(&txq->axq_lock)
  84 {
  85         spin_lock_bh(&txq->axq_lock);
  86 }
  87
  88 void ath_txq_unlock(struct ath_softc *sc, struct ath_txq *txq)
  89         __releases(&txq->axq_lock)
  90 {
  91         spin_unlock_bh(&txq->axq_lock);
  92 }
  93
  94 void ath_txq_unlock_complete(struct ath_softc *sc, struct ath_txq *txq)
  95         __releases(&txq->axq_lock)
  96 {
  97         struct sk_buff_head q;
  98         struct sk_buff *skb;
  99
 100         __skb_queue_head_init(&q);
 101         skb_queue_splice_init(&txq->complete_q, &q);
 102         spin_unlock_bh(&txq->axq_lock);
 103
 104         while ((skb = __skb_dequeue(&q)))
 105                 ieee80211_tx_status(sc->hw, skb);
 106 }
 107
 108 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
 109 {
 110         struct ath_atx_ac *ac = tid->ac;
 111
 112         if (tid->paused)
 113                 return;
 114
 115         if (tid->sched)
 116                 return;
 117
 118         tid->sched = true;
 119         list_add_tail(&tid->list, &ac->tid_q);
 120
 121         if (ac->sched)
 122                 return;
 123
 124         ac->sched = true;
 125         list_add_tail(&ac->list, &txq->axq_acq);
 126 }
 127
 128 static struct ath_frame_info *get_frame_info(struct sk_buff *skb)
 129 {
 130         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 131         BUILD_BUG_ON(sizeof(struct ath_frame_info) >
 132                      sizeof(tx_info->rate_driver_data));
 133         return (struct ath_frame_info *) &tx_info->rate_driver_data[0];
 134 }
 135
 136 static void ath_send_bar(struct ath_atx_tid *tid, u16 seqno)
 137 {
 138         ieee80211_send_bar(tid->an->vif, tid->an->sta->addr, tid->tidno,
 139                            seqno << IEEE80211_SEQ_SEQ_SHIFT);
 140 }
 141
 142 static void ath_set_rates(struct ieee80211_vif *vif, struct ieee80211_sta *sta,
 143                           struct ath_buf *bf)
 144 {
 145         ieee80211_get_tx_rates(vif, sta, bf->bf_mpdu, bf->rates,
 146                                ARRAY_SIZE(bf->rates));
 147 }
 148
 149 static void ath_txq_skb_done(struct ath_softc *sc, struct ath_txq *txq,
 150                              struct sk_buff *skb)
 151 {
 152         int q;
 153
 154         q = skb_get_queue_mapping(skb);
 155         if (txq == sc->tx.uapsdq)
 156                 txq = sc->tx.txq_map[q];
 157
 158         if (txq != sc->tx.txq_map[q])
 159                 return;
 160
 161         if (WARN_ON(--txq->pending_frames < 0))
 162                 txq->pending_frames = 0;
 163
 164         if (txq->stopped &&
 165             txq->pending_frames < sc->tx.txq_max_pending[q]) {
 166                 ieee80211_wake_queue(sc->hw, q);
 167                 txq->stopped = false;
 168         }
 169 }
 170
 171 static struct ath_atx_tid *
 172 ath_get_skb_tid(struct ath_softc *sc, struct ath_node *an, struct sk_buff *skb)
 173 {
 174         struct ieee80211_hdr *hdr;
 175         u8 tidno = 0;
 176
 177         hdr = (struct ieee80211_hdr *) skb->data;
 178         if (ieee80211_is_data_qos(hdr->frame_control))
 179                 tidno = ieee80211_get_qos_ctl(hdr)[0];
 180
 181         tidno &= IEEE80211_QOS_CTL_TID_MASK;
 182         return ATH_AN_2_TID(an, tidno);
 183 }
 184
 185 static bool ath_tid_has_buffered(struct ath_atx_tid *tid)
 186 {
 187         return !skb_queue_empty(&tid->buf_q) || !skb_queue_empty(&tid->retry_q);
 188 }
 189
 190 static struct sk_buff *ath_tid_dequeue(struct ath_atx_tid *tid)
 191 {
 192         struct sk_buff *skb;
 193
 194         skb = __skb_dequeue(&tid->retry_q);
 195         if (!skb)
 196                 skb = __skb_dequeue(&tid->buf_q);
 197
 198         return skb;
 199 }
 200
 201 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 202 {
 203         struct ath_txq *txq = tid->ac->txq;
 204         struct sk_buff *skb;
 205         struct ath_buf *bf;
 206         struct list_head bf_head;
 207         struct ath_tx_status ts;
 208         struct ath_frame_info *fi;
 209         bool sendbar = false;
 210
 211         INIT_LIST_HEAD(&bf_head);
 212
 213         memset(&ts, 0, sizeof(ts));
 214
 215         while ((skb = ath_tid_dequeue(tid))) {
 216                 fi = get_frame_info(skb);
 217                 bf = fi->bf;
 218
 219                 if (!bf) {
 220                         bf = ath_tx_setup_buffer(sc, txq, tid, skb);
 221                         if (!bf) {
 222                                 ath_txq_skb_done(sc, txq, skb);
 223                                 ieee80211_free_txskb(sc->hw, skb);
 224                                 continue;
 225                         }
 226                 }
 227
 228                 if (fi->retries) {
 229                         list_add_tail(&bf->list, &bf_head);
 230                         ath_tx_update_baw(sc, tid, bf->bf_state.seqno);
 231                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0);
 232                         sendbar = true;
 233                 } else {
 234                         ath_set_rates(tid->an->vif, tid->an->sta, bf);
 235                         ath_tx_send_normal(sc, txq, NULL, skb);
 236                 }
 237         }
 238
 239         if (sendbar) {
 240                 ath_txq_unlock(sc, txq);
 241                 ath_send_bar(tid, tid->seq_start);
 242                 ath_txq_lock(sc, txq);
 243         }
 244 }
 245
 246 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 247                               int seqno)
 248 {
 249         int index, cindex;
 250
 251         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 252         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 253
 254         __clear_bit(cindex, tid->tx_buf);
 255
 256         while (tid->baw_head != tid->baw_tail && !test_bit(tid->baw_head, tid->tx_buf)) {
 257                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 258                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
 259                 if (tid->bar_index >= 0)
 260                         tid->bar_index--;
 261         }
 262 }
 263
 264 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 265                              u16 seqno)
 266 {
 267         int index, cindex;
 268
 269         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 270         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 271         __set_bit(cindex, tid->tx_buf);
 272
 273         if (index >= ((tid->baw_tail - tid->baw_head) &
 274                 (ATH_TID_MAX_BUFS - 1))) {
 275                 tid->baw_tail = cindex;
 276                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
 277         }
 278 }
 279
 280 /*
 281  * TODO: For frame(s) that are in the retry state, we will reuse the
 282  * sequence number(s) without setting the retry bit. The
 283  * alternative is to give up on these and BAR the receiver's window
 284  * forward.
 285  */
 286 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
 287                           struct ath_atx_tid *tid)
 288
 289 {
 290         struct sk_buff *skb;
 291         struct ath_buf *bf;
 292         struct list_head bf_head;
 293         struct ath_tx_status ts;
 294         struct ath_frame_info *fi;
 295
 296         memset(&ts, 0, sizeof(ts));
 297         INIT_LIST_HEAD(&bf_head);
 298
 299         while ((skb = ath_tid_dequeue(tid))) {
 300                 fi = get_frame_info(skb);
 301                 bf = fi->bf;
 302
 303                 if (!bf) {
 304                         ath_tx_complete(sc, skb, ATH_TX_ERROR, txq);
 305                         continue;
 306                 }
 307
 308                 list_add_tail(&bf->list, &bf_head);
 309
 310                 ath_tx_update_baw(sc, tid, bf->bf_state.seqno);
 311                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0);
 312         }
 313
 314         tid->seq_next = tid->seq_start;
 315         tid->baw_tail = tid->baw_head;
 316         tid->bar_index = -1;
 317 }
 318
 319 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_txq *txq,
 320                              struct sk_buff *skb, int count)
 321 {
 322         struct ath_frame_info *fi = get_frame_info(skb);
 323         struct ath_buf *bf = fi->bf;
 324         struct ieee80211_hdr *hdr;
 325         int prev = fi->retries;
 326
 327         TX_STAT_INC(txq->axq_qnum, a_retries);
 328         fi->retries += count;
 329
 330         if (prev > 0)
 331                 return;
 332
 333         hdr = (struct ieee80211_hdr *)skb->data;
 334         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
 335         dma_sync_single_for_device(sc->dev, bf->bf_buf_addr,
 336                 sizeof(*hdr), DMA_TO_DEVICE);
 337 }
 338
 339 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
 340 {
 341         struct ath_buf *bf = NULL;
 342
 343         spin_lock_bh(&sc->tx.txbuflock);
 344
 345         if (unlikely(list_empty(&sc->tx.txbuf))) {
 346                 spin_unlock_bh(&sc->tx.txbuflock);
 347                 return NULL;
 348         }
 349
 350         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
 351         list_del(&bf->list);
 352
 353         spin_unlock_bh(&sc->tx.txbuflock);
 354
 355         return bf;
 356 }
 357
 358 static void ath_tx_return_buffer(struct ath_softc *sc, struct ath_buf *bf)
 359 {
 360         spin_lock_bh(&sc->tx.txbuflock);
 361         list_add_tail(&bf->list, &sc->tx.txbuf);
 362         spin_unlock_bh(&sc->tx.txbuflock);
 363 }
 364
 365 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
 366 {
 367         struct ath_buf *tbf;
 368
 369         tbf = ath_tx_get_buffer(sc);
 370         if (WARN_ON(!tbf))
 371                 return NULL;
 372
 373         ATH_TXBUF_RESET(tbf);
 374
 375         tbf->bf_mpdu = bf->bf_mpdu;
 376         tbf->bf_buf_addr = bf->bf_buf_addr;
 377         memcpy(tbf->bf_desc, bf->bf_desc, sc->sc_ah->caps.tx_desc_len);
 378         tbf->bf_state = bf->bf_state;
 379
 380         return tbf;
 381 }
 382
 383 static void ath_tx_count_frames(struct ath_softc *sc, struct ath_buf *bf,
 384                                 struct ath_tx_status *ts, int txok,
 385                                 int *nframes, int *nbad)
 386 {
 387         struct ath_frame_info *fi;
 388         u16 seq_st = 0;
 389         u32 ba[WME_BA_BMP_SIZE >> 5];
 390         int ba_index;
 391         int isaggr = 0;
 392
 393         *nbad = 0;
 394         *nframes = 0;
 395
 396         isaggr = bf_isaggr(bf);
 397         if (isaggr) {
 398                 seq_st = ts->ts_seqnum;
 399                 memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 400         }
 401
 402         while (bf) {
 403                 fi = get_frame_info(bf->bf_mpdu);
 404                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_state.seqno);
 405
 406                 (*nframes)++;
 407                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
 408                         (*nbad)++;
 409
 410                 bf = bf->bf_next;
 411         }
 412 }
 413
 414
 415 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
 416                                  struct ath_buf *bf, struct list_head *bf_q,
 417                                  struct ath_tx_status *ts, int txok)
 418 {
 419         struct ath_node *an = NULL;
 420         struct sk_buff *skb;
 421         struct ieee80211_sta *sta;
 422         struct ieee80211_hw *hw = sc->hw;
 423         struct ieee80211_hdr *hdr;
 424         struct ieee80211_tx_info *tx_info;
 425         struct ath_atx_tid *tid = NULL;
 426         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
 427         struct list_head bf_head;
 428         struct sk_buff_head bf_pending;
 429         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0, seq_first;
 430         u32 ba[WME_BA_BMP_SIZE >> 5];
 431         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
 432         bool rc_update = true, isba;
 433         struct ieee80211_tx_rate rates[4];
 434         struct ath_frame_info *fi;
 435         int nframes;
 436         bool flush = !!(ts->ts_status & ATH9K_TX_FLUSH);
 437         int i, retries;
 438         int bar_index = -1;
 439
 440         skb = bf->bf_mpdu;
 441         hdr = (struct ieee80211_hdr *)skb->data;
 442
 443         tx_info = IEEE80211_SKB_CB(skb);
 444
 445         memcpy(rates, bf->rates, sizeof(rates));
 446
 447         retries = ts->ts_longretry + 1;
 448         for (i = 0; i < ts->ts_rateindex; i++)
 449                 retries += rates[i].count;
 450
 451         rcu_read_lock();
 452
 453         sta = ieee80211_find_sta_by_ifaddr(hw, hdr->addr1, hdr->addr2);
 454         if (!sta) {
 455                 rcu_read_unlock();
 456
 457                 INIT_LIST_HEAD(&bf_head);
 458                 while (bf) {
 459                         bf_next = bf->bf_next;
 460
 461                         if (!bf->bf_stale || bf_next != NULL)
 462                                 list_move_tail(&bf->list, &bf_head);
 463
 464                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts, 0);
 465
 466                         bf = bf_next;
 467                 }
 468                 return;
 469         }
 470
 471         an = (struct ath_node *)sta->drv_priv;
 472         tid = ath_get_skb_tid(sc, an, skb);
 473         seq_first = tid->seq_start;
 474         isba = ts->ts_flags & ATH9K_TX_BA;
 475
 476         /*
 477          * The hardware occasionally sends a tx status for the wrong TID.
 478          * In this case, the BA status cannot be considered valid and all
 479          * subframes need to be retransmitted
 480          *
 481          * Only BlockAcks have a TID and therefore normal Acks cannot be
 482          * checked
 483          */
 484         if (isba && tid->tidno != ts->tid)
 485                 txok = false;
 486
 487         isaggr = bf_isaggr(bf);
 488         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 489
 490         if (isaggr && txok) {
 491                 if (ts->ts_flags & ATH9K_TX_BA) {
 492                         seq_st = ts->ts_seqnum;
 493                         memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 494                 } else {
 495                         /*
 496                          * AR5416 can become deaf/mute when BA
 497                          * issue happens. Chip needs to be reset.
 498                          * But AP code may have sychronization issues
 499                          * when perform internal reset in this routine.
 500                          * Only enable reset in STA mode for now.
 501                          */
 502                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
 503                                 needreset = 1;
 504                 }
 505         }
 506
 507         __skb_queue_head_init(&bf_pending);
 508
 509         ath_tx_count_frames(sc, bf, ts, txok, &nframes, &nbad);
 510         while (bf) {
 511                 u16 seqno = bf->bf_state.seqno;
 512
 513                 txfail = txpending = sendbar = 0;
 514                 bf_next = bf->bf_next;
 515
 516                 skb = bf->bf_mpdu;
 517                 tx_info = IEEE80211_SKB_CB(skb);
 518                 fi = get_frame_info(skb);
 519
 520                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, seqno)) {
 521                         /*
 522                          * Outside of the current BlockAck window,
 523                          * maybe part of a previous session
 524                          */
 525                         txfail = 1;
 526                 } else if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, seqno))) {
 527                         /* transmit completion, subframe is
 528                          * acked by block ack */
 529                         acked_cnt++;
 530                 } else if (!isaggr && txok) {
 531                         /* transmit completion */
 532                         acked_cnt++;
 533                 } else if (flush) {
 534                         txpending = 1;
 535                 } else if (fi->retries < ATH_MAX_SW_RETRIES) {
 536                         if (txok || !an->sleeping)
 537                                 ath_tx_set_retry(sc, txq, bf->bf_mpdu,
 538                                                  retries);
 539
 540                         txpending = 1;
 541                 } else {
 542                         txfail = 1;
 543                         txfail_cnt++;
 544                         bar_index = max_t(int, bar_index,
 545                                 ATH_BA_INDEX(seq_first, seqno));
 546                 }
 547
 548                 /*
 549                  * Make sure the last desc is reclaimed if it
 550                  * not a holding desc.
 551                  */
 552                 INIT_LIST_HEAD(&bf_head);
 553                 if (bf_next != NULL || !bf_last->bf_stale)
 554                         list_move_tail(&bf->list, &bf_head);
 555
 556                 if (!txpending) {
 557                         /*
 558                          * complete the acked-ones/xretried ones; update
 559                          * block-ack window
 560                          */
 561                         ath_tx_update_baw(sc, tid, seqno);
 562
 563                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
 564                                 memcpy(tx_info->control.rates, rates, sizeof(rates));
 565                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok);
 566                                 rc_update = false;
 567                         }
 568
 569                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 570                                 !txfail);
 571                 } else {
 572                         if (tx_info->flags & IEEE80211_TX_STATUS_EOSP) {
 573                                 tx_info->flags &= ~IEEE80211_TX_STATUS_EOSP;
 574                                 ieee80211_sta_eosp(sta);
 575                         }
 576                         /* retry the un-acked ones */
 577                         if (bf->bf_next == NULL && bf_last->bf_stale) {
 578                                 struct ath_buf *tbf;
 579
 580                                 tbf = ath_clone_txbuf(sc, bf_last);
 581                                 /*
 582                                  * Update tx baw and complete the
 583                                  * frame with failed status if we
 584                                  * run out of tx buf.
 585                                  */
 586                                 if (!tbf) {
 587                                         ath_tx_update_baw(sc, tid, seqno);
 588
 589                                         ath_tx_complete_buf(sc, bf, txq,
 590                                                             &bf_head, ts, 0);
 591                                         bar_index = max_t(int, bar_index,
 592                                                 ATH_BA_INDEX(seq_first, seqno));
 593                                         break;
 594                                 }
 595
 596                                 fi->bf = tbf;
 597                         }
 598
 599                         /*
 600                          * Put this buffer to the temporary pending
 601                          * queue to retain ordering
 602                          */
 603                         __skb_queue_tail(&bf_pending, skb);
 604                 }
 605
 606                 bf = bf_next;
 607         }
 608
 609         /* prepend un-acked frames to the beginning of the pending frame queue */
 610         if (!skb_queue_empty(&bf_pending)) {
 611                 if (an->sleeping)
 612                         ieee80211_sta_set_buffered(sta, tid->tidno, true);
 613
 614                 skb_queue_splice_tail(&bf_pending, &tid->retry_q);
 615                 if (!an->sleeping) {
 616                         ath_tx_queue_tid(txq, tid);
 617
 618                         if (ts->ts_status & (ATH9K_TXERR_FILT | ATH9K_TXERR_XRETRY))
 619                                 tid->ac->clear_ps_filter = true;
 620                 }
 621         }
 622
 623         if (bar_index >= 0) {
 624                 u16 bar_seq = ATH_BA_INDEX2SEQ(seq_first, bar_index);
 625
 626                 if (BAW_WITHIN(tid->seq_start, tid->baw_size, bar_seq))
 627                         tid->bar_index = ATH_BA_INDEX(tid->seq_start, bar_seq);
 628
 629                 ath_txq_unlock(sc, txq);
 630                 ath_send_bar(tid, ATH_BA_INDEX2SEQ(seq_first, bar_index + 1));
 631                 ath_txq_lock(sc, txq);
 632         }
 633
 634         rcu_read_unlock();
 635
 636         if (needreset)
 637                 ath9k_queue_reset(sc, RESET_TYPE_TX_ERROR);
 638 }
 639
 640 static bool bf_is_ampdu_not_probing(struct ath_buf *bf)
 641 {
 642     struct ieee80211_tx_info *info = IEEE80211_SKB_CB(bf->bf_mpdu);
 643     return bf_isampdu(bf) && !(info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE);
 644 }
 645
 646 static void ath_tx_process_buffer(struct ath_softc *sc, struct ath_txq *txq,
 647                                   struct ath_tx_status *ts, struct ath_buf *bf,
 648                                   struct list_head *bf_head)
 649 {
 650         struct ieee80211_tx_info *info;
 651         bool txok, flush;
 652
 653         txok = !(ts->ts_status & ATH9K_TXERR_MASK);
 654         flush = !!(ts->ts_status & ATH9K_TX_FLUSH);
 655         txq->axq_tx_inprogress = false;
 656
 657         txq->axq_depth--;
 658         if (bf_is_ampdu_not_probing(bf))
 659                 txq->axq_ampdu_depth--;
 660
 661         if (!bf_isampdu(bf)) {
 662                 if (!flush) {
 663                         info = IEEE80211_SKB_CB(bf->bf_mpdu);
 664                         memcpy(info->control.rates, bf->rates,
 665                                sizeof(info->control.rates));
 666                         ath_tx_rc_status(sc, bf, ts, 1, txok ? 0 : 1, txok);
 667                 }
 668                 ath_tx_complete_buf(sc, bf, txq, bf_head, ts, txok);
 669         } else
 670                 ath_tx_complete_aggr(sc, txq, bf, bf_head, ts, txok);
 671
 672         if ((sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT) && !flush)
 673                 ath_txq_schedule(sc, txq);
 674 }
 675
 676 static bool ath_lookup_legacy(struct ath_buf *bf)
 677 {
 678         struct sk_buff *skb;
 679         struct ieee80211_tx_info *tx_info;
 680         struct ieee80211_tx_rate *rates;
 681         int i;
 682
 683         skb = bf->bf_mpdu;
 684         tx_info = IEEE80211_SKB_CB(skb);
 685         rates = tx_info->control.rates;
 686
 687         for (i = 0; i < 4; i++) {
 688                 if (!rates[i].count || rates[i].idx < 0)
 689                         break;
 690
 691                 if (!(rates[i].flags & IEEE80211_TX_RC_MCS))
 692                         return true;
 693         }
 694
 695         return false;
 696 }
 697
 698 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
 699                            struct ath_atx_tid *tid)
 700 {
 701         struct sk_buff *skb;
 702         struct ieee80211_tx_info *tx_info;
 703         struct ieee80211_tx_rate *rates;
 704         u32 max_4ms_framelen, frmlen;
 705         u16 aggr_limit, bt_aggr_limit, legacy = 0;
 706         int q = tid->ac->txq->mac80211_qnum;
 707         int i;
 708
 709         skb = bf->bf_mpdu;
 710         tx_info = IEEE80211_SKB_CB(skb);
 711         rates = bf->rates;
 712
 713         /*
 714          * Find the lowest frame length among the rate series that will have a
 715          * 4ms (or TXOP limited) transmit duration.
 716          */
 717         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
 718
 719         for (i = 0; i < 4; i++) {
 720                 int modeidx;
 721
 722                 if (!rates[i].count)
 723                         continue;
 724
 725                 if (!(rates[i].flags & IEEE80211_TX_RC_MCS)) {
 726                         legacy = 1;
 727                         break;
 728                 }
 729
 730                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 731                         modeidx = MCS_HT40;
 732                 else
 733                         modeidx = MCS_HT20;
 734
 735                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
 736                         modeidx++;
 737
 738                 frmlen = sc->tx.max_aggr_framelen[q][modeidx][rates[i].idx];
 739                 max_4ms_framelen = min(max_4ms_framelen, frmlen);
 740         }
 741
 742         /*
 743          * limit aggregate size by the minimum rate if rate selected is
 744          * not a probe rate, if rate selected is a probe rate then
 745          * avoid aggregation of this packet.
 746          */
 747         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
 748                 return 0;
 749
 750         aggr_limit = min(max_4ms_framelen, (u32)ATH_AMPDU_LIMIT_MAX);
 751
 752         /*
 753          * Override the default aggregation limit for BTCOEX.
 754          */
 755         bt_aggr_limit = ath9k_btcoex_aggr_limit(sc, max_4ms_framelen);
 756         if (bt_aggr_limit)
 757                 aggr_limit = bt_aggr_limit;
 758
 759         /*
 760          * h/w can accept aggregates up to 16 bit lengths (65535).
 761          * The IE, however can hold up to 65536, which shows up here
 762          * as zero. Ignore 65536 since we  are constrained by hw.
 763          */
 764         if (tid->an->maxampdu)
 765                 aggr_limit = min(aggr_limit, tid->an->maxampdu);
 766
 767         return aggr_limit;
 768 }
 769
 770 /*
 771  * Returns the number of delimiters to be added to
 772  * meet the minimum required mpdudensity.
 773  */
 774 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
 775                                   struct ath_buf *bf, u16 frmlen,
 776                                   bool first_subfrm)
 777 {
 778 #define FIRST_DESC_NDELIMS 60
 779         u32 nsymbits, nsymbols;
 780         u16 minlen;
 781         u8 flags, rix;
 782         int width, streams, half_gi, ndelim, mindelim;
 783         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
 784
 785         /* Select standard number of delimiters based on frame length alone */
 786         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
 787
 788         /*
 789          * If encryption enabled, hardware requires some more padding between
 790          * subframes.
 791          * TODO - this could be improved to be dependent on the rate.
 792          *      The hardware can keep up at lower rates, but not higher rates
 793          */
 794         if ((fi->keyix != ATH9K_TXKEYIX_INVALID) &&
 795             !(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA))
 796                 ndelim += ATH_AGGR_ENCRYPTDELIM;
 797
 798         /*
 799          * Add delimiter when using RTS/CTS with aggregation
 800          * and non enterprise AR9003 card
 801          */
 802         if (first_subfrm && !AR_SREV_9580_10_OR_LATER(sc->sc_ah) &&
 803             (sc->sc_ah->ent_mode & AR_ENT_OTP_MIN_PKT_SIZE_DISABLE))
 804                 ndelim = max(ndelim, FIRST_DESC_NDELIMS);
 805
 806         /*
 807          * Convert desired mpdu density from microeconds to bytes based
 808          * on highest rate in rate series (i.e. first rate) to determine
 809          * required minimum length for subframe. Take into account
 810          * whether high rate is 20 or 40Mhz and half or full GI.
 811          *
 812          * If there is no mpdu density restriction, no further calculation
 813          * is needed.
 814          */
 815
 816         if (tid->an->mpdudensity == 0)
 817                 return ndelim;
 818
 819         rix = bf->rates[0].idx;
 820         flags = bf->rates[0].flags;
 821         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
 822         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
 823
 824         if (half_gi)
 825                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(tid->an->mpdudensity);
 826         else
 827                 nsymbols = NUM_SYMBOLS_PER_USEC(tid->an->mpdudensity);
 828
 829         if (nsymbols == 0)
 830                 nsymbols = 1;
 831
 832         streams = HT_RC_2_STREAMS(rix);
 833         nsymbits = bits_per_symbol[rix % 8][width] * streams;
 834         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
 835
 836         if (frmlen < minlen) {
 837                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
 838                 ndelim = max(mindelim, ndelim);
 839         }
 840
 841         return ndelim;
 842 }
 843
 844 static struct ath_buf *
 845 ath_tx_get_tid_subframe(struct ath_softc *sc, struct ath_txq *txq,
 846                         struct ath_atx_tid *tid, struct sk_buff_head **q)
 847 {
 848         struct ath_frame_info *fi;
 849         struct sk_buff *skb;
 850         struct ath_buf *bf;
 851         u16 seqno;
 852
 853         while (1) {
 854                 *q = &tid->retry_q;
 855                 if (skb_queue_empty(*q))
 856                         *q = &tid->buf_q;
 857
 858                 skb = skb_peek(*q);
 859                 if (!skb)
 860                         break;
 861
 862                 fi = get_frame_info(skb);
 863                 bf = fi->bf;
 864                 if (!fi->bf)
 865                         bf = ath_tx_setup_buffer(sc, txq, tid, skb);
 866
 867                 if (!bf) {
 868                         __skb_unlink(skb, *q);
 869                         ath_txq_skb_done(sc, txq, skb);
 870                         ieee80211_free_txskb(sc->hw, skb);
 871                         continue;
 872                 }
 873
 874                 bf->bf_state.bf_type = BUF_AMPDU | BUF_AGGR;
 875                 seqno = bf->bf_state.seqno;
 876
 877                 /* do not step over block-ack window */
 878                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, seqno))
 879                         break;
 880
 881                 if (tid->bar_index > ATH_BA_INDEX(tid->seq_start, seqno)) {
 882                         struct ath_tx_status ts = {};
 883                         struct list_head bf_head;
 884
 885                         INIT_LIST_HEAD(&bf_head);
 886                         list_add(&bf->list, &bf_head);
 887                         __skb_unlink(skb, *q);
 888                         ath_tx_update_baw(sc, tid, seqno);
 889                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0);
 890                         continue;
 891                 }
 892
 893                 bf->bf_next = NULL;
 894                 bf->bf_lastbf = bf;
 895                 return bf;
 896         }
 897
 898         return NULL;
 899 }
 900
 901 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
 902                                              struct ath_txq *txq,
 903                                              struct ath_atx_tid *tid,
 904                                              struct list_head *bf_q,
 905                                              int *aggr_len)
 906 {
 907 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
 908         struct ath_buf *bf, *bf_first = NULL, *bf_prev = NULL;
 909         int rl = 0, nframes = 0, ndelim, prev_al = 0;
 910         u16 aggr_limit = 0, al = 0, bpad = 0,
 911                 al_delta, h_baw = tid->baw_size / 2;
 912         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
 913         struct ieee80211_tx_info *tx_info;
 914         struct ath_frame_info *fi;
 915         struct sk_buff *skb;
 916         struct sk_buff_head *tid_q;
 917
 918         do {
 919                 bf = ath_tx_get_tid_subframe(sc, txq, tid, &tid_q);
 920                 if (!bf) {
 921                         status = ATH_AGGR_BAW_CLOSED;
 922                         break;
 923                 }
 924
 925                 skb = bf->bf_mpdu;
 926                 fi = get_frame_info(skb);
 927
 928                 if (!bf_first)
 929                         bf_first = bf;
 930
 931                 if (!rl) {
 932                         ath_set_rates(tid->an->vif, tid->an->sta, bf);
 933                         aggr_limit = ath_lookup_rate(sc, bf, tid);
 934                         rl = 1;
 935                 }
 936
 937                 /* do not exceed aggregation limit */
 938                 al_delta = ATH_AGGR_DELIM_SZ + fi->framelen;
 939
 940                 if (nframes &&
 941                     ((aggr_limit < (al + bpad + al_delta + prev_al)) ||
 942                      ath_lookup_legacy(bf))) {
 943                         status = ATH_AGGR_LIMITED;
 944                         break;
 945                 }
 946
 947                 tx_info = IEEE80211_SKB_CB(bf->bf_mpdu);
 948                 if (nframes && (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE))
 949                         break;
 950
 951                 /* do not exceed subframe limit */
 952                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
 953                         status = ATH_AGGR_LIMITED;
 954                         break;
 955                 }
 956
 957                 /* add padding for previous frame to aggregation length */
 958                 al += bpad + al_delta;
 959
 960                 /*
 961                  * Get the delimiters needed to meet the MPDU
 962                  * density for this node.
 963                  */
 964                 ndelim = ath_compute_num_delims(sc, tid, bf_first, fi->framelen,
 965                                                 !nframes);
 966                 bpad = PADBYTES(al_delta) + (ndelim << 2);
 967
 968                 nframes++;
 969                 bf->bf_next = NULL;
 970
 971                 /* link buffers of this frame to the aggregate */
 972                 if (!fi->retries)
 973                         ath_tx_addto_baw(sc, tid, bf->bf_state.seqno);
 974                 bf->bf_state.ndelim = ndelim;
 975
 976                 __skb_unlink(skb, tid_q);
 977                 list_add_tail(&bf->list, bf_q);
 978                 if (bf_prev)
 979                         bf_prev->bf_next = bf;
 980
 981                 bf_prev = bf;
 982
 983         } while (ath_tid_has_buffered(tid));
 984
 985         *aggr_len = al;
 986
 987         return status;
 988 #undef PADBYTES
 989 }
 990
 991 /*
 992  * rix - rate index
 993  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
 994  * width  - 0 for 20 MHz, 1 for 40 MHz
 995  * half_gi - to use 4us v/s 3.6 us for symbol time
 996  */
 997 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, int pktlen,
 998                             int width, int half_gi, bool shortPreamble)
 999 {
1000         u32 nbits, nsymbits, duration, nsymbols;
1001         int streams;
1002
1003         /* find number of symbols: PLCP + data */
1004         streams = HT_RC_2_STREAMS(rix);
1005         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1006         nsymbits = bits_per_symbol[rix % 8][width] * streams;
1007         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1008
1009         if (!half_gi)
1010                 duration = SYMBOL_TIME(nsymbols);
1011         else
1012                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1013
1014         /* addup duration for legacy/ht training and signal fields */
1015         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1016
1017         return duration;
1018 }
1019
1020 static int ath_max_framelen(int usec, int mcs, bool ht40, bool sgi)
1021 {
1022         int streams = HT_RC_2_STREAMS(mcs);
1023         int symbols, bits;
1024         int bytes = 0;
1025
1026         symbols = sgi ? TIME_SYMBOLS_HALFGI(usec) : TIME_SYMBOLS(usec);
1027         bits = symbols * bits_per_symbol[mcs % 8][ht40] * streams;
1028         bits -= OFDM_PLCP_BITS;
1029         bytes = bits / 8;
1030         bytes -= L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1031         if (bytes > 65532)
1032                 bytes = 65532;
1033
1034         return bytes;
1035 }
1036
1037 void ath_update_max_aggr_framelen(struct ath_softc *sc, int queue, int txop)
1038 {
1039         u16 *cur_ht20, *cur_ht20_sgi, *cur_ht40, *cur_ht40_sgi;
1040         int mcs;
1041
1042         /* 4ms is the default (and maximum) duration */
1043         if (!txop || txop > 4096)
1044                 txop = 4096;
1045
1046         cur_ht20 = sc->tx.max_aggr_framelen[queue][MCS_HT20];
1047         cur_ht20_sgi = sc->tx.max_aggr_framelen[queue][MCS_HT20_SGI];
1048         cur_ht40 = sc->tx.max_aggr_framelen[queue][MCS_HT40];
1049         cur_ht40_sgi = sc->tx.max_aggr_framelen[queue][MCS_HT40_SGI];
1050         for (mcs = 0; mcs < 32; mcs++) {
1051                 cur_ht20[mcs] = ath_max_framelen(txop, mcs, false, false);
1052                 cur_ht20_sgi[mcs] = ath_max_framelen(txop, mcs, false, true);
1053                 cur_ht40[mcs] = ath_max_framelen(txop, mcs, true, false);
1054                 cur_ht40_sgi[mcs] = ath_max_framelen(txop, mcs, true, true);
1055         }
1056 }
1057
1058 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf,
1059                              struct ath_tx_info *info, int len, bool rts)
1060 {
1061         struct ath_hw *ah = sc->sc_ah;
1062         struct sk_buff *skb;
1063         struct ieee80211_tx_info *tx_info;
1064         struct ieee80211_tx_rate *rates;
1065         const struct ieee80211_rate *rate;
1066         struct ieee80211_hdr *hdr;
1067         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
1068         u32 rts_thresh = sc->hw->wiphy->rts_threshold;
1069         int i;
1070         u8 rix = 0;
1071
1072         skb = bf->bf_mpdu;
1073         tx_info = IEEE80211_SKB_CB(skb);
1074         rates = bf->rates;
1075         hdr = (struct ieee80211_hdr *)skb->data;
1076
1077         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1078         info->dur_update = !ieee80211_is_pspoll(hdr->frame_control);
1079         info->rtscts_rate = fi->rtscts_rate;
1080
1081         for (i = 0; i < ARRAY_SIZE(bf->rates); i++) {
1082                 bool is_40, is_sgi, is_sp;
1083                 int phy;
1084
1085                 if (!rates[i].count || (rates[i].idx < 0))
1086                         continue;
1087
1088                 rix = rates[i].idx;
1089                 info->rates[i].Tries = rates[i].count;
1090
1091                 /*
1092                  * Handle RTS threshold for unaggregated HT frames.
1093                  */
1094                 if (bf_isampdu(bf) && !bf_isaggr(bf) &&
1095                     (rates[i].flags & IEEE80211_TX_RC_MCS) &&
1096                     unlikely(rts_thresh != (u32) -1)) {
1097                         if (!rts_thresh || (len > rts_thresh))
1098                                 rts = true;
1099                 }
1100
1101                 if (rts || rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1102                         info->rates[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1103                         info->flags |= ATH9K_TXDESC_RTSENA;
1104                 } else if (rates[i].flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1105                         info->rates[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1106                         info->flags |= ATH9K_TXDESC_CTSENA;
1107                 }
1108
1109                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1110                         info->rates[i].RateFlags |= ATH9K_RATESERIES_2040;
1111                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1112                         info->rates[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1113
1114                 is_sgi = !!(rates[i].flags & IEEE80211_TX_RC_SHORT_GI);
1115                 is_40 = !!(rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH);
1116                 is_sp = !!(rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE);
1117
1118                 if (rates[i].flags & IEEE80211_TX_RC_MCS) {
1119                         /* MCS rates */
1120                         info->rates[i].Rate = rix | 0x80;
1121                         info->rates[i].ChSel = ath_txchainmask_reduction(sc,
1122                                         ah->txchainmask, info->rates[i].Rate);
1123                         info->rates[i].PktDuration = ath_pkt_duration(sc, rix, len,
1124                                  is_40, is_sgi, is_sp);
1125                         if (rix < 8 && (tx_info->flags & IEEE80211_TX_CTL_STBC))
1126                                 info->rates[i].RateFlags |= ATH9K_RATESERIES_STBC;
1127                         continue;
1128                 }
1129
1130                 /* legacy rates */
1131                 rate = &sc->sbands[tx_info->band].bitrates[rates[i].idx];
1132                 if ((tx_info->band == IEEE80211_BAND_2GHZ) &&
1133                     !(rate->flags & IEEE80211_RATE_ERP_G))
1134                         phy = WLAN_RC_PHY_CCK;
1135                 else
1136                         phy = WLAN_RC_PHY_OFDM;
1137
1138                 info->rates[i].Rate = rate->hw_value;
1139                 if (rate->hw_value_short) {
1140                         if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1141                                 info->rates[i].Rate |= rate->hw_value_short;
1142                 } else {
1143                         is_sp = false;
1144                 }
1145
1146                 if (bf->bf_state.bfs_paprd)
1147                         info->rates[i].ChSel = ah->txchainmask;
1148                 else
1149                         info->rates[i].ChSel = ath_txchainmask_reduction(sc,
1150                                         ah->txchainmask, info->rates[i].Rate);
1151
1152                 info->rates[i].PktDuration = ath9k_hw_computetxtime(sc->sc_ah,
1153                         phy, rate->bitrate * 100, len, rix, is_sp);
1154         }
1155
1156         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1157         if (bf_isaggr(bf) && (len > sc->sc_ah->caps.rts_aggr_limit))
1158                 info->flags &= ~ATH9K_TXDESC_RTSENA;
1159
1160         /* ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive. */
1161         if (info->flags & ATH9K_TXDESC_RTSENA)
1162                 info->flags &= ~ATH9K_TXDESC_CTSENA;
1163 }
1164
1165 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1166 {
1167         struct ieee80211_hdr *hdr;
1168         enum ath9k_pkt_type htype;
1169         __le16 fc;
1170
1171         hdr = (struct ieee80211_hdr *)skb->data;
1172         fc = hdr->frame_control;
1173
1174         if (ieee80211_is_beacon(fc))
1175                 htype = ATH9K_PKT_TYPE_BEACON;
1176         else if (ieee80211_is_probe_resp(fc))
1177                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1178         else if (ieee80211_is_atim(fc))
1179                 htype = ATH9K_PKT_TYPE_ATIM;
1180         else if (ieee80211_is_pspoll(fc))
1181                 htype = ATH9K_PKT_TYPE_PSPOLL;
1182         else
1183                 htype = ATH9K_PKT_TYPE_NORMAL;
1184
1185         return htype;
1186 }
1187
1188 static void ath_tx_fill_desc(struct ath_softc *sc, struct ath_buf *bf,
1189                              struct ath_txq *txq, int len)
1190 {
1191         struct ath_hw *ah = sc->sc_ah;
1192         struct ath_buf *bf_first = NULL;
1193         struct ath_tx_info info;
1194         u32 rts_thresh = sc->hw->wiphy->rts_threshold;
1195         bool rts = false;
1196
1197         memset(&info, 0, sizeof(info));
1198         info.is_first = true;
1199         info.is_last = true;
1200         info.txpower = MAX_RATE_POWER;
1201         info.qcu = txq->axq_qnum;
1202
1203         while (bf) {
1204                 struct sk_buff *skb = bf->bf_mpdu;
1205                 struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1206                 struct ath_frame_info *fi = get_frame_info(skb);
1207                 bool aggr = !!(bf->bf_state.bf_type & BUF_AGGR);
1208
1209                 info.type = get_hw_packet_type(skb);
1210                 if (bf->bf_next)
1211                         info.link = bf->bf_next->bf_daddr;
1212                 else
1213                         info.link = 0;
1214
1215                 if (!bf_first) {
1216                         bf_first = bf;
1217
1218                         info.flags = ATH9K_TXDESC_INTREQ;
1219                         if ((tx_info->flags & IEEE80211_TX_CTL_CLEAR_PS_FILT) ||
1220                             txq == sc->tx.uapsdq)
1221                                 info.flags |= ATH9K_TXDESC_CLRDMASK;
1222
1223                         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1224                                 info.flags |= ATH9K_TXDESC_NOACK;
1225                         if (tx_info->flags & IEEE80211_TX_CTL_LDPC)
1226                                 info.flags |= ATH9K_TXDESC_LDPC;
1227
1228                         if (bf->bf_state.bfs_paprd)
1229                                 info.flags |= (u32) bf->bf_state.bfs_paprd <<
1230                                               ATH9K_TXDESC_PAPRD_S;
1231
1232                         /*
1233                          * mac80211 doesn't handle RTS threshold for HT because
1234                          * the decision has to be taken based on AMPDU length
1235                          * and aggregation is done entirely inside ath9k.
1236                          * Set the RTS/CTS flag for the first subframe based
1237                          * on the threshold.
1238                          */
1239                         if (aggr && (bf == bf_first) &&
1240                             unlikely(rts_thresh != (u32) -1)) {
1241                                 /*
1242                                  * "len" is the size of the entire AMPDU.
1243                                  */
1244                                 if (!rts_thresh || (len > rts_thresh))
1245                                         rts = true;
1246                         }
1247                         ath_buf_set_rate(sc, bf, &info, len, rts);
1248                 }
1249
1250                 info.buf_addr[0] = bf->bf_buf_addr;
1251                 info.buf_len[0] = skb->len;
1252                 info.pkt_len = fi->framelen;
1253                 info.keyix = fi->keyix;
1254                 info.keytype = fi->keytype;
1255
1256                 if (aggr) {
1257                         if (bf == bf_first)
1258                                 info.aggr = AGGR_BUF_FIRST;
1259                         else if (bf == bf_first->bf_lastbf)
1260                                 info.aggr = AGGR_BUF_LAST;
1261                         else
1262                                 info.aggr = AGGR_BUF_MIDDLE;
1263
1264                         info.ndelim = bf->bf_state.ndelim;
1265                         info.aggr_len = len;
1266                 }
1267
1268                 if (bf == bf_first->bf_lastbf)
1269                         bf_first = NULL;
1270
1271                 ath9k_hw_set_txdesc(ah, bf->bf_desc, &info);
1272                 bf = bf->bf_next;
1273         }
1274 }
1275
1276 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
1277                               struct ath_atx_tid *tid)
1278 {
1279         struct ath_buf *bf;
1280         enum ATH_AGGR_STATUS status;
1281         struct ieee80211_tx_info *tx_info;
1282         struct list_head bf_q;
1283         int aggr_len;
1284
1285         do {
1286                 if (!ath_tid_has_buffered(tid))
1287                         return;
1288
1289                 INIT_LIST_HEAD(&bf_q);
1290
1291                 status = ath_tx_form_aggr(sc, txq, tid, &bf_q, &aggr_len);
1292
1293                 /*
1294                  * no frames picked up to be aggregated;
1295                  * block-ack window is not open.
1296                  */
1297                 if (list_empty(&bf_q))
1298                         break;
1299
1300                 bf = list_first_entry(&bf_q, struct ath_buf, list);
1301                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
1302                 tx_info = IEEE80211_SKB_CB(bf->bf_mpdu);
1303
1304                 if (tid->ac->clear_ps_filter) {
1305                         tid->ac->clear_ps_filter = false;
1306                         tx_info->flags |= IEEE80211_TX_CTL_CLEAR_PS_FILT;
1307                 } else {
1308                         tx_info->flags &= ~IEEE80211_TX_CTL_CLEAR_PS_FILT;
1309                 }
1310
1311                 /* if only one frame, send as non-aggregate */
1312                 if (bf == bf->bf_lastbf) {
1313                         aggr_len = get_frame_info(bf->bf_mpdu)->framelen;
1314                         bf->bf_state.bf_type = BUF_AMPDU;
1315                 } else {
1316                         TX_STAT_INC(txq->axq_qnum, a_aggr);
1317                 }
1318
1319                 ath_tx_fill_desc(sc, bf, txq, aggr_len);
1320                 ath_tx_txqaddbuf(sc, txq, &bf_q, false);
1321         } while (txq->axq_ampdu_depth < ATH_AGGR_MIN_QDEPTH &&
1322                  status != ATH_AGGR_BAW_CLOSED);
1323 }
1324
1325 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
1326                       u16 tid, u16 *ssn)
1327 {
1328         struct ath_atx_tid *txtid;
1329         struct ath_node *an;
1330         u8 density;
1331
1332         an = (struct ath_node *)sta->drv_priv;
1333         txtid = ATH_AN_2_TID(an, tid);
1334
1335         /* update ampdu factor/density, they may have changed. This may happen
1336          * in HT IBSS when a beacon with HT-info is received after the station
1337          * has already been added.
1338          */
1339         if (sta->ht_cap.ht_supported) {
1340                 an->maxampdu = 1 << (IEEE80211_HT_MAX_AMPDU_FACTOR +
1341                                      sta->ht_cap.ampdu_factor);
1342                 density = ath9k_parse_mpdudensity(sta->ht_cap.ampdu_density);
1343                 an->mpdudensity = density;
1344         }
1345
1346         txtid->active = true;
1347         txtid->paused = true;
1348         *ssn = txtid->seq_start = txtid->seq_next;
1349         txtid->bar_index = -1;
1350
1351         memset(txtid->tx_buf, 0, sizeof(txtid->tx_buf));
1352         txtid->baw_head = txtid->baw_tail = 0;
1353
1354         return 0;
1355 }
1356
1357 void ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
1358 {
1359         struct ath_node *an = (struct ath_node *)sta->drv_priv;
1360         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
1361         struct ath_txq *txq = txtid->ac->txq;
1362
1363         ath_txq_lock(sc, txq);
1364         txtid->active = false;
1365         txtid->paused = true;
1366         ath_tx_flush_tid(sc, txtid);
1367         ath_txq_unlock_complete(sc, txq);
1368 }
1369
1370 void ath_tx_aggr_sleep(struct ieee80211_sta *sta, struct ath_softc *sc,
1371                        struct ath_node *an)
1372 {
1373         struct ath_atx_tid *tid;
1374         struct ath_atx_ac *ac;
1375         struct ath_txq *txq;
1376         bool buffered;
1377         int tidno;
1378
1379         for (tidno = 0, tid = &an->tid[tidno];
1380              tidno < IEEE80211_NUM_TIDS; tidno++, tid++) {
1381
1382                 if (!tid->sched)
1383                         continue;
1384
1385                 ac = tid->ac;
1386                 txq = ac->txq;
1387
1388                 ath_txq_lock(sc, txq);
1389
1390                 buffered = ath_tid_has_buffered(tid);
1391
1392                 tid->sched = false;
1393                 list_del(&tid->list);
1394
1395                 if (ac->sched) {
1396                         ac->sched = false;
1397                         list_del(&ac->list);
1398                 }
1399
1400                 ath_txq_unlock(sc, txq);
1401
1402                 ieee80211_sta_set_buffered(sta, tidno, buffered);
1403         }
1404 }
1405
1406 void ath_tx_aggr_wakeup(struct ath_softc *sc, struct ath_node *an)
1407 {
1408         struct ath_atx_tid *tid;
1409         struct ath_atx_ac *ac;
1410         struct ath_txq *txq;
1411         int tidno;
1412
1413         for (tidno = 0, tid = &an->tid[tidno];
1414              tidno < IEEE80211_NUM_TIDS; tidno++, tid++) {
1415
1416                 ac = tid->ac;
1417                 txq = ac->txq;
1418
1419                 ath_txq_lock(sc, txq);
1420                 ac->clear_ps_filter = true;
1421
1422                 if (!tid->paused && ath_tid_has_buffered(tid)) {
1423                         ath_tx_queue_tid(txq, tid);
1424                         ath_txq_schedule(sc, txq);
1425                 }
1426
1427                 ath_txq_unlock_complete(sc, txq);
1428         }
1429 }
1430
1431 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta,
1432                         u16 tidno)
1433 {
1434         struct ath_atx_tid *tid;
1435         struct ath_node *an;
1436         struct ath_txq *txq;
1437
1438         an = (struct ath_node *)sta->drv_priv;
1439         tid = ATH_AN_2_TID(an, tidno);
1440         txq = tid->ac->txq;
1441
1442         ath_txq_lock(sc, txq);
1443
1444         tid->baw_size = IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
1445         tid->paused = false;
1446
1447         if (ath_tid_has_buffered(tid)) {
1448                 ath_tx_queue_tid(txq, tid);
1449                 ath_txq_schedule(sc, txq);
1450         }
1451
1452         ath_txq_unlock_complete(sc, txq);
1453 }
1454
1455 void ath9k_release_buffered_frames(struct ieee80211_hw *hw,
1456                                    struct ieee80211_sta *sta,
1457                                    u16 tids, int nframes,
1458                                    enum ieee80211_frame_release_type reason,
1459                                    bool more_data)
1460 {
1461         struct ath_softc *sc = hw->priv;
1462         struct ath_node *an = (struct ath_node *)sta->drv_priv;
1463         struct ath_txq *txq = sc->tx.uapsdq;
1464         struct ieee80211_tx_info *info;
1465         struct list_head bf_q;
1466         struct ath_buf *bf_tail = NULL, *bf;
1467         struct sk_buff_head *tid_q;
1468         int sent = 0;
1469         int i;
1470
1471         INIT_LIST_HEAD(&bf_q);
1472         for (i = 0; tids && nframes; i++, tids >>= 1) {
1473                 struct ath_atx_tid *tid;
1474
1475                 if (!(tids & 1))
1476                         continue;
1477
1478                 tid = ATH_AN_2_TID(an, i);
1479                 if (tid->paused)
1480                         continue;
1481
1482                 ath_txq_lock(sc, tid->ac->txq);
1483                 while (nframes > 0) {
1484                         bf = ath_tx_get_tid_subframe(sc, sc->tx.uapsdq, tid, &tid_q);
1485                         if (!bf)
1486                                 break;
1487
1488                         __skb_unlink(bf->bf_mpdu, tid_q);
1489                         list_add_tail(&bf->list, &bf_q);
1490                         ath_set_rates(tid->an->vif, tid->an->sta, bf);
1491                         ath_tx_addto_baw(sc, tid, bf->bf_state.seqno);
1492                         bf->bf_state.bf_type &= ~BUF_AGGR;
1493                         if (bf_tail)
1494                                 bf_tail->bf_next = bf;
1495
1496                         bf_tail = bf;
1497                         nframes--;
1498                         sent++;
1499                         TX_STAT_INC(txq->axq_qnum, a_queued_hw);
1500
1501                         if (!ath_tid_has_buffered(tid))
1502                                 ieee80211_sta_set_buffered(an->sta, i, false);
1503                 }
1504                 ath_txq_unlock_complete(sc, tid->ac->txq);
1505         }
1506
1507         if (list_empty(&bf_q))
1508                 return;
1509
1510         info = IEEE80211_SKB_CB(bf_tail->bf_mpdu);
1511         info->flags |= IEEE80211_TX_STATUS_EOSP;
1512
1513         bf = list_first_entry(&bf_q, struct ath_buf, list);
1514         ath_txq_lock(sc, txq);
1515         ath_tx_fill_desc(sc, bf, txq, 0);
1516         ath_tx_txqaddbuf(sc, txq, &bf_q, false);
1517         ath_txq_unlock(sc, txq);
1518 }
1519
1520 /********************/
1521 /* Queue Management */
1522 /********************/
1523
1524 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1525 {
1526         struct ath_hw *ah = sc->sc_ah;
1527         struct ath9k_tx_queue_info qi;
1528         static const int subtype_txq_to_hwq[] = {
1529                 [IEEE80211_AC_BE] = ATH_TXQ_AC_BE,
1530                 [IEEE80211_AC_BK] = ATH_TXQ_AC_BK,
1531                 [IEEE80211_AC_VI] = ATH_TXQ_AC_VI,
1532                 [IEEE80211_AC_VO] = ATH_TXQ_AC_VO,
1533         };
1534         int axq_qnum, i;
1535
1536         memset(&qi, 0, sizeof(qi));
1537         qi.tqi_subtype = subtype_txq_to_hwq[subtype];
1538         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1539         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1540         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1541         qi.tqi_physCompBuf = 0;
1542
1543         /*
1544          * Enable interrupts only for EOL and DESC conditions.
1545          * We mark tx descriptors to receive a DESC interrupt
1546          * when a tx queue gets deep; otherwise waiting for the
1547          * EOL to reap descriptors.  Note that this is done to
1548          * reduce interrupt load and this only defers reaping
1549          * descriptors, never transmitting frames.  Aside from
1550          * reducing interrupts this also permits more concurrency.
1551          * The only potential downside is if the tx queue backs
1552          * up in which case the top half of the kernel may backup
1553          * due to a lack of tx descriptors.
1554          *
1555          * The UAPSD queue is an exception, since we take a desc-
1556          * based intr on the EOSP frames.
1557          */
1558         if (ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1559                 qi.tqi_qflags = TXQ_FLAG_TXINT_ENABLE;
1560         } else {
1561                 if (qtype == ATH9K_TX_QUEUE_UAPSD)
1562                         qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1563                 else
1564                         qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1565                                         TXQ_FLAG_TXDESCINT_ENABLE;
1566         }
1567         axq_qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1568         if (axq_qnum == -1) {
1569                 /*
1570                  * NB: don't print a message, this happens
1571                  * normally on parts with too few tx queues
1572                  */
1573                 return NULL;
1574         }
1575         if (!ATH_TXQ_SETUP(sc, axq_qnum)) {
1576                 struct ath_txq *txq = &sc->tx.txq[axq_qnum];
1577
1578                 txq->axq_qnum = axq_qnum;
1579                 txq->mac80211_qnum = -1;
1580                 txq->axq_link = NULL;
1581                 __skb_queue_head_init(&txq->complete_q);
1582                 INIT_LIST_HEAD(&txq->axq_q);
1583                 INIT_LIST_HEAD(&txq->axq_acq);
1584                 spin_lock_init(&txq->axq_lock);
1585                 txq->axq_depth = 0;
1586                 txq->axq_ampdu_depth = 0;
1587                 txq->axq_tx_inprogress = false;
1588                 sc->tx.txqsetup |= 1<<axq_qnum;
1589
1590                 txq->txq_headidx = txq->txq_tailidx = 0;
1591                 for (i = 0; i < ATH_TXFIFO_DEPTH; i++)
1592                         INIT_LIST_HEAD(&txq->txq_fifo[i]);
1593         }
1594         return &sc->tx.txq[axq_qnum];
1595 }
1596
1597 int ath_txq_update(struct ath_softc *sc, int qnum,
1598                    struct ath9k_tx_queue_info *qinfo)
1599 {
1600         struct ath_hw *ah = sc->sc_ah;
1601         int error = 0;
1602         struct ath9k_tx_queue_info qi;
1603
1604         BUG_ON(sc->tx.txq[qnum].axq_qnum != qnum);
1605
1606         ath9k_hw_get_txq_props(ah, qnum, &qi);
1607         qi.tqi_aifs = qinfo->tqi_aifs;
1608         qi.tqi_cwmin = qinfo->tqi_cwmin;
1609         qi.tqi_cwmax = qinfo->tqi_cwmax;
1610         qi.tqi_burstTime = qinfo->tqi_burstTime;
1611         qi.tqi_readyTime = qinfo->tqi_readyTime;
1612
1613         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
1614                 ath_err(ath9k_hw_common(sc->sc_ah),
1615                         "Unable to update hardware queue %u!\n", qnum);
1616                 error = -EIO;
1617         } else {
1618                 ath9k_hw_resettxqueue(ah, qnum);
1619         }
1620
1621         return error;
1622 }
1623
1624 int ath_cabq_update(struct ath_softc *sc)
1625 {
1626         struct ath9k_tx_queue_info qi;
1627         struct ath_beacon_config *cur_conf = &sc->cur_beacon_conf;
1628         int qnum = sc->beacon.cabq->axq_qnum;
1629
1630         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
1631         /*
1632          * Ensure the readytime % is within the bounds.
1633          */
1634         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
1635                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
1636         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
1637                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
1638
1639         qi.tqi_readyTime = (cur_conf->beacon_interval *
1640                             sc->config.cabqReadytime) / 100;
1641         ath_txq_update(sc, qnum, &qi);
1642
1643         return 0;
1644 }
1645
1646 static void ath_drain_txq_list(struct ath_softc *sc, struct ath_txq *txq,
1647                                struct list_head *list)
1648 {
1649         struct ath_buf *bf, *lastbf;
1650         struct list_head bf_head;
1651         struct ath_tx_status ts;
1652
1653         memset(&ts, 0, sizeof(ts));
1654         ts.ts_status = ATH9K_TX_FLUSH;
1655         INIT_LIST_HEAD(&bf_head);
1656
1657         while (!list_empty(list)) {
1658                 bf = list_first_entry(list, struct ath_buf, list);
1659
1660                 if (bf->bf_stale) {
1661                         list_del(&bf->list);
1662
1663                         ath_tx_return_buffer(sc, bf);
1664                         continue;
1665                 }
1666
1667                 lastbf = bf->bf_lastbf;
1668                 list_cut_position(&bf_head, list, &lastbf->list);
1669                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
1670         }
1671 }
1672
1673 /*
1674  * Drain a given TX queue (could be Beacon or Data)
1675  *
1676  * This assumes output has been stopped and
1677  * we do not need to block ath_tx_tasklet.
1678  */
1679 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq)
1680 {
1681         ath_txq_lock(sc, txq);
1682
1683         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1684                 int idx = txq->txq_tailidx;
1685
1686                 while (!list_empty(&txq->txq_fifo[idx])) {
1687                         ath_drain_txq_list(sc, txq, &txq->txq_fifo[idx]);
1688
1689                         INCR(idx, ATH_TXFIFO_DEPTH);
1690                 }
1691                 txq->txq_tailidx = idx;
1692         }
1693
1694         txq->axq_link = NULL;
1695         txq->axq_tx_inprogress = false;
1696         ath_drain_txq_list(sc, txq, &txq->axq_q);
1697
1698         ath_txq_unlock_complete(sc, txq);
1699 }
1700
1701 bool ath_drain_all_txq(struct ath_softc *sc)
1702 {
1703         struct ath_hw *ah = sc->sc_ah;
1704         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1705         struct ath_txq *txq;
1706         int i;
1707         u32 npend = 0;
1708
1709         if (test_bit(SC_OP_INVALID, &sc->sc_flags))
1710                 return true;
1711
1712         ath9k_hw_abort_tx_dma(ah);
1713
1714         /* Check if any queue remains active */
1715         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1716                 if (!ATH_TXQ_SETUP(sc, i))
1717                         continue;
1718
1719                 if (ath9k_hw_numtxpending(ah, sc->tx.txq[i].axq_qnum))
1720                         npend |= BIT(i);
1721         }
1722
1723         if (npend)
1724                 ath_err(common, "Failed to stop TX DMA, queues=0x%03x!\n", npend);
1725
1726         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1727                 if (!ATH_TXQ_SETUP(sc, i))
1728                         continue;
1729
1730                 /*
1731                  * The caller will resume queues with ieee80211_wake_queues.
1732                  * Mark the queue as not stopped to prevent ath_tx_complete
1733                  * from waking the queue too early.
1734                  */
1735                 txq = &sc->tx.txq[i];
1736                 txq->stopped = false;
1737                 ath_draintxq(sc, txq);
1738         }
1739
1740         return !npend;
1741 }
1742
1743 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1744 {
1745         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1746         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1747 }
1748
1749 /* For each axq_acq entry, for each tid, try to schedule packets
1750  * for transmit until ampdu_depth has reached min Q depth.
1751  */
1752 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1753 {
1754         struct ath_atx_ac *ac, *ac_tmp, *last_ac;
1755         struct ath_atx_tid *tid, *last_tid;
1756
1757         if (test_bit(SC_OP_HW_RESET, &sc->sc_flags) ||
1758             list_empty(&txq->axq_acq) ||
1759             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1760                 return;
1761
1762         rcu_read_lock();
1763
1764         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1765         last_ac = list_entry(txq->axq_acq.prev, struct ath_atx_ac, list);
1766
1767         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1768                 last_tid = list_entry(ac->tid_q.prev, struct ath_atx_tid, list);
1769                 list_del(&ac->list);
1770                 ac->sched = false;
1771
1772                 while (!list_empty(&ac->tid_q)) {
1773                         tid = list_first_entry(&ac->tid_q, struct ath_atx_tid,
1774                                                list);
1775                         list_del(&tid->list);
1776                         tid->sched = false;
1777
1778                         if (tid->paused)
1779                                 continue;
1780
1781                         ath_tx_sched_aggr(sc, txq, tid);
1782
1783                         /*
1784                          * add tid to round-robin queue if more frames
1785                          * are pending for the tid
1786                          */
1787                         if (ath_tid_has_buffered(tid))
1788                                 ath_tx_queue_tid(txq, tid);
1789
1790                         if (tid == last_tid ||
1791                             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1792                                 break;
1793                 }
1794
1795                 if (!list_empty(&ac->tid_q) && !ac->sched) {
1796                         ac->sched = true;
1797                         list_add_tail(&ac->list, &txq->axq_acq);
1798                 }
1799
1800                 if (ac == last_ac ||
1801                     txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1802                         break;
1803         }
1804
1805         rcu_read_unlock();
1806 }
1807
1808 /***********/
1809 /* TX, DMA */
1810 /***********/
1811
1812 /*
1813  * Insert a chain of ath_buf (descriptors) on a txq and
1814  * assume the descriptors are already chained together by caller.
1815  */
1816 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1817                              struct list_head *head, bool internal)
1818 {
1819         struct ath_hw *ah = sc->sc_ah;
1820         struct ath_common *common = ath9k_hw_common(ah);
1821         struct ath_buf *bf, *bf_last;
1822         bool puttxbuf = false;
1823         bool edma;
1824
1825         /*
1826          * Insert the frame on the outbound list and
1827          * pass it on to the hardware.
1828          */
1829
1830         if (list_empty(head))
1831                 return;
1832
1833         edma = !!(ah->caps.hw_caps & ATH9K_HW_CAP_EDMA);
1834         bf = list_first_entry(head, struct ath_buf, list);
1835         bf_last = list_entry(head->prev, struct ath_buf, list);
1836
1837         ath_dbg(common, QUEUE, "qnum: %d, txq depth: %d\n",
1838                 txq->axq_qnum, txq->axq_depth);
1839
1840         if (edma && list_empty(&txq->txq_fifo[txq->txq_headidx])) {
1841                 list_splice_tail_init(head, &txq->txq_fifo[txq->txq_headidx]);
1842                 INCR(txq->txq_headidx, ATH_TXFIFO_DEPTH);
1843                 puttxbuf = true;
1844         } else {
1845                 list_splice_tail_init(head, &txq->axq_q);
1846
1847                 if (txq->axq_link) {
1848                         ath9k_hw_set_desc_link(ah, txq->axq_link, bf->bf_daddr);
1849                         ath_dbg(common, XMIT, "link[%u] (%p)=%llx (%p)\n",
1850                                 txq->axq_qnum, txq->axq_link,
1851                                 ito64(bf->bf_daddr), bf->bf_desc);
1852                 } else if (!edma)
1853                         puttxbuf = true;
1854
1855                 txq->axq_link = bf_last->bf_desc;
1856         }
1857
1858         if (puttxbuf) {
1859                 TX_STAT_INC(txq->axq_qnum, puttxbuf);
1860                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1861                 ath_dbg(common, XMIT, "TXDP[%u] = %llx (%p)\n",
1862                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1863         }
1864
1865         if (!edma) {
1866                 TX_STAT_INC(txq->axq_qnum, txstart);
1867                 ath9k_hw_txstart(ah, txq->axq_qnum);
1868         }
1869
1870         if (!internal) {
1871                 while (bf) {
1872                         txq->axq_depth++;
1873                         if (bf_is_ampdu_not_probing(bf))
1874                                 txq->axq_ampdu_depth++;
1875
1876                         bf = bf->bf_lastbf->bf_next;
1877                 }
1878         }
1879 }
1880
1881 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_txq *txq,
1882                               struct ath_atx_tid *tid, struct sk_buff *skb,
1883                               struct ath_tx_control *txctl)
1884 {
1885         struct ath_frame_info *fi = get_frame_info(skb);
1886         struct list_head bf_head;
1887         struct ath_buf *bf;
1888
1889         /*
1890          * Do not queue to h/w when any of the following conditions is true:
1891          * - there are pending frames in software queue
1892          * - the TID is currently paused for ADDBA/BAR request
1893          * - seqno is not within block-ack window
1894          * - h/w queue depth exceeds low water mark
1895          */
1896         if ((ath_tid_has_buffered(tid) || tid->paused ||
1897              !BAW_WITHIN(tid->seq_start, tid->baw_size, tid->seq_next) ||
1898              txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH) &&
1899             txq != sc->tx.uapsdq) {
1900                 /*
1901                  * Add this frame to software queue for scheduling later
1902                  * for aggregation.
1903                  */
1904                 TX_STAT_INC(txq->axq_qnum, a_queued_sw);
1905                 __skb_queue_tail(&tid->buf_q, skb);
1906                 if (!txctl->an || !txctl->an->sleeping)
1907                         ath_tx_queue_tid(txq, tid);
1908                 return;
1909         }
1910
1911         bf = ath_tx_setup_buffer(sc, txq, tid, skb);
1912         if (!bf) {
1913                 ath_txq_skb_done(sc, txq, skb);
1914                 ieee80211_free_txskb(sc->hw, skb);
1915                 return;
1916         }
1917
1918         ath_set_rates(tid->an->vif, tid->an->sta, bf);
1919         bf->bf_state.bf_type = BUF_AMPDU;
1920         INIT_LIST_HEAD(&bf_head);
1921         list_add(&bf->list, &bf_head);
1922
1923         /* Add sub-frame to BAW */
1924         ath_tx_addto_baw(sc, tid, bf->bf_state.seqno);
1925
1926         /* Queue to h/w without aggregation */
1927         TX_STAT_INC(txq->axq_qnum, a_queued_hw);
1928         bf->bf_lastbf = bf;
1929         ath_tx_fill_desc(sc, bf, txq, fi->framelen);
1930         ath_tx_txqaddbuf(sc, txq, &bf_head, false);
1931 }
1932
1933 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1934                                struct ath_atx_tid *tid, struct sk_buff *skb)
1935 {
1936         struct ath_frame_info *fi = get_frame_info(skb);
1937         struct list_head bf_head;
1938         struct ath_buf *bf;
1939
1940         bf = fi->bf;
1941
1942         INIT_LIST_HEAD(&bf_head);
1943         list_add_tail(&bf->list, &bf_head);
1944         bf->bf_state.bf_type = 0;
1945
1946         bf->bf_next = NULL;
1947         bf->bf_lastbf = bf;
1948         ath_tx_fill_desc(sc, bf, txq, fi->framelen);
1949         ath_tx_txqaddbuf(sc, txq, &bf_head, false);
1950         TX_STAT_INC(txq->axq_qnum, queued);
1951 }
1952
1953 static void setup_frame_info(struct ieee80211_hw *hw,
1954                              struct ieee80211_sta *sta,
1955                              struct sk_buff *skb,
1956                              int framelen)
1957 {
1958         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1959         struct ieee80211_key_conf *hw_key = tx_info->control.hw_key;
1960         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1961         const struct ieee80211_rate *rate;
1962         struct ath_frame_info *fi = get_frame_info(skb);
1963         struct ath_node *an = NULL;
1964         enum ath9k_key_type keytype;
1965         bool short_preamble = false;
1966
1967         /*
1968          * We check if Short Preamble is needed for the CTS rate by
1969          * checking the BSS's global flag.
1970          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1971          */
1972         if (tx_info->control.vif &&
1973             tx_info->control.vif->bss_conf.use_short_preamble)
1974                 short_preamble = true;
1975
1976         rate = ieee80211_get_rts_cts_rate(hw, tx_info);
1977         keytype = ath9k_cmn_get_hw_crypto_keytype(skb);
1978
1979         if (sta)
1980                 an = (struct ath_node *) sta->drv_priv;
1981
1982         memset(fi, 0, sizeof(*fi));
1983         if (hw_key)
1984                 fi->keyix = hw_key->hw_key_idx;
1985         else if (an && ieee80211_is_data(hdr->frame_control) && an->ps_key > 0)
1986                 fi->keyix = an->ps_key;
1987         else
1988                 fi->keyix = ATH9K_TXKEYIX_INVALID;
1989         fi->keytype = keytype;
1990         fi->framelen = framelen;
1991         fi->rtscts_rate = rate->hw_value;
1992         if (short_preamble)
1993                 fi->rtscts_rate |= rate->hw_value_short;
1994 }
1995
1996 u8 ath_txchainmask_reduction(struct ath_softc *sc, u8 chainmask, u32 rate)
1997 {
1998         struct ath_hw *ah = sc->sc_ah;
1999         struct ath9k_channel *curchan = ah->curchan;
2000
2001         if ((ah->caps.hw_caps & ATH9K_HW_CAP_APM) &&
2002             (curchan->channelFlags & CHANNEL_5GHZ) &&
2003             (chainmask == 0x7) && (rate < 0x90))
2004                 return 0x3;
2005         else if (AR_SREV_9462(ah) && ath9k_hw_btcoex_is_enabled(ah) &&
2006                  IS_CCK_RATE(rate))
2007                 return 0x2;
2008         else
2009                 return chainmask;
2010 }
2011
2012 /*
2013  * Assign a descriptor (and sequence number if necessary,
2014  * and map buffer for DMA. Frees skb on error
2015  */
2016 static struct ath_buf *ath_tx_setup_buffer(struct ath_softc *sc,
2017                                            struct ath_txq *txq,
2018                                            struct ath_atx_tid *tid,
2019                                            struct sk_buff *skb)
2020 {
2021         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2022         struct ath_frame_info *fi = get_frame_info(skb);
2023         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
2024         struct ath_buf *bf;
2025         int fragno;
2026         u16 seqno;
2027
2028         bf = ath_tx_get_buffer(sc);
2029         if (!bf) {
2030                 ath_dbg(common, XMIT, "TX buffers are full\n");
2031                 return NULL;
2032         }
2033
2034         ATH_TXBUF_RESET(bf);
2035
2036         if (tid) {
2037                 fragno = le16_to_cpu(hdr->seq_ctrl) & IEEE80211_SCTL_FRAG;
2038                 seqno = tid->seq_next;
2039                 hdr->seq_ctrl = cpu_to_le16(tid->seq_next << IEEE80211_SEQ_SEQ_SHIFT);
2040
2041                 if (fragno)
2042                         hdr->seq_ctrl |= cpu_to_le16(fragno);
2043
2044                 if (!ieee80211_has_morefrags(hdr->frame_control))
2045                         INCR(tid->seq_next, IEEE80211_SEQ_MAX);
2046
2047                 bf->bf_state.seqno = seqno;
2048         }
2049
2050         bf->bf_mpdu = skb;
2051
2052         bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
2053                                          skb->len, DMA_TO_DEVICE);
2054         if (unlikely(dma_mapping_error(sc->dev, bf->bf_buf_addr))) {
2055                 bf->bf_mpdu = NULL;
2056                 bf->bf_buf_addr = 0;
2057                 ath_err(ath9k_hw_common(sc->sc_ah),
2058                         "dma_mapping_error() on TX\n");
2059                 ath_tx_return_buffer(sc, bf);
2060                 return NULL;
2061         }
2062
2063         fi->bf = bf;
2064
2065         return bf;
2066 }
2067
2068 static int ath_tx_prepare(struct ieee80211_hw *hw, struct sk_buff *skb,
2069                           struct ath_tx_control *txctl)
2070 {
2071         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2072         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2073         struct ieee80211_sta *sta = txctl->sta;
2074         struct ieee80211_vif *vif = info->control.vif;
2075         struct ath_softc *sc = hw->priv;
2076         int frmlen = skb->len + FCS_LEN;
2077         int padpos, padsize;
2078
2079         /* NOTE:  sta can be NULL according to net/mac80211.h */
2080         if (sta)
2081                 txctl->an = (struct ath_node *)sta->drv_priv;
2082
2083         if (info->control.hw_key)
2084                 frmlen += info->control.hw_key->icv_len;
2085
2086         /*
2087          * As a temporary workaround, assign seq# here; this will likely need
2088          * to be cleaned up to work better with Beacon transmission and virtual
2089          * BSSes.
2090          */
2091         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2092                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2093                         sc->tx.seq_no += 0x10;
2094                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2095                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2096         }
2097
2098         if ((vif && vif->type != NL80211_IFTYPE_AP &&
2099                     vif->type != NL80211_IFTYPE_AP_VLAN) ||
2100             !ieee80211_is_data(hdr->frame_control))
2101                 info->flags |= IEEE80211_TX_CTL_CLEAR_PS_FILT;
2102
2103         /* Add the padding after the header if this is not already done */
2104         padpos = ieee80211_hdrlen(hdr->frame_control);
2105         padsize = padpos & 3;
2106         if (padsize && skb->len > padpos) {
2107                 if (skb_headroom(skb) < padsize)
2108                         return -ENOMEM;
2109
2110                 skb_push(skb, padsize);
2111                 memmove(skb->data, skb->data + padsize, padpos);
2112         }
2113
2114         setup_frame_info(hw, sta, skb, frmlen);
2115         return 0;
2116 }
2117
2118
2119 /* Upon failure caller should free skb */
2120 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
2121                  struct ath_tx_control *txctl)
2122 {
2123         struct ieee80211_hdr *hdr;
2124         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2125         struct ieee80211_sta *sta = txctl->sta;
2126         struct ieee80211_vif *vif = info->control.vif;
2127         struct ath_softc *sc = hw->priv;
2128         struct ath_txq *txq = txctl->txq;
2129         struct ath_atx_tid *tid = NULL;
2130         struct ath_buf *bf;
2131         int q;
2132         int ret;
2133
2134         ret = ath_tx_prepare(hw, skb, txctl);
2135         if (ret)
2136             return ret;
2137
2138         hdr = (struct ieee80211_hdr *) skb->data;
2139         /*
2140          * At this point, the vif, hw_key and sta pointers in the tx control
2141          * info are no longer valid (overwritten by the ath_frame_info data.
2142          */
2143
2144         q = skb_get_queue_mapping(skb);
2145
2146         ath_txq_lock(sc, txq);
2147         if (txq == sc->tx.txq_map[q] &&
2148             ++txq->pending_frames > sc->tx.txq_max_pending[q] &&
2149             !txq->stopped) {
2150                 ieee80211_stop_queue(sc->hw, q);
2151                 txq->stopped = true;
2152         }
2153
2154         if (info->flags & IEEE80211_TX_CTL_PS_RESPONSE) {
2155                 ath_txq_unlock(sc, txq);
2156                 txq = sc->tx.uapsdq;
2157                 ath_txq_lock(sc, txq);
2158         }
2159
2160         if (txctl->an && ieee80211_is_data_qos(hdr->frame_control)) {
2161                 tid = ath_get_skb_tid(sc, txctl->an, skb);
2162
2163                 WARN_ON(tid->ac->txq != txctl->txq);
2164         }
2165
2166         if ((info->flags & IEEE80211_TX_CTL_AMPDU) && tid) {
2167                 /*
2168                  * Try aggregation if it's a unicast data frame
2169                  * and the destination is HT capable.
2170                  */
2171                 ath_tx_send_ampdu(sc, txq, tid, skb, txctl);
2172                 goto out;
2173         }
2174
2175         bf = ath_tx_setup_buffer(sc, txq, tid, skb);
2176         if (!bf) {
2177                 ath_txq_skb_done(sc, txq, skb);
2178                 if (txctl->paprd)
2179                         dev_kfree_skb_any(skb);
2180                 else
2181                         ieee80211_free_txskb(sc->hw, skb);
2182                 goto out;
2183         }
2184
2185         bf->bf_state.bfs_paprd = txctl->paprd;
2186
2187         if (txctl->paprd)
2188                 bf->bf_state.bfs_paprd_timestamp = jiffies;
2189
2190         ath_set_rates(vif, sta, bf);
2191         ath_tx_send_normal(sc, txq, tid, skb);
2192
2193 out:
2194         ath_txq_unlock(sc, txq);
2195
2196         return 0;
2197 }
2198
2199 void ath_tx_cabq(struct ieee80211_hw *hw, struct ieee80211_vif *vif,
2200                  struct sk_buff *skb)
2201 {
2202         struct ath_softc *sc = hw->priv;
2203         struct ath_tx_control txctl = {
2204                 .txq = sc->beacon.cabq
2205         };
2206         struct ath_tx_info info = {};
2207         struct ieee80211_hdr *hdr;
2208         struct ath_buf *bf_tail = NULL;
2209         struct ath_buf *bf;
2210         LIST_HEAD(bf_q);
2211         int duration = 0;
2212         int max_duration;
2213
2214         max_duration =
2215                 sc->cur_beacon_conf.beacon_interval * 1000 *
2216                 sc->cur_beacon_conf.dtim_period / ATH_BCBUF;
2217
2218         do {
2219                 struct ath_frame_info *fi = get_frame_info(skb);
2220
2221                 if (ath_tx_prepare(hw, skb, &txctl))
2222                         break;
2223
2224                 bf = ath_tx_setup_buffer(sc, txctl.txq, NULL, skb);
2225                 if (!bf)
2226                         break;
2227
2228                 bf->bf_lastbf = bf;
2229                 ath_set_rates(vif, NULL, bf);
2230                 ath_buf_set_rate(sc, bf, &info, fi->framelen, false);
2231                 duration += info.rates[0].PktDuration;
2232                 if (bf_tail)
2233                         bf_tail->bf_next = bf;
2234
2235                 list_add_tail(&bf->list, &bf_q);
2236                 bf_tail = bf;
2237                 skb = NULL;
2238
2239                 if (duration > max_duration)
2240                         break;
2241
2242                 skb = ieee80211_get_buffered_bc(hw, vif);
2243         } while(skb);
2244
2245         if (skb)
2246                 ieee80211_free_txskb(hw, skb);
2247
2248         if (list_empty(&bf_q))
2249                 return;
2250
2251         bf = list_first_entry(&bf_q, struct ath_buf, list);
2252         hdr = (struct ieee80211_hdr *) bf->bf_mpdu->data;
2253
2254         if (hdr->frame_control & IEEE80211_FCTL_MOREDATA) {
2255                 hdr->frame_control &= ~IEEE80211_FCTL_MOREDATA;
2256                 dma_sync_single_for_device(sc->dev, bf->bf_buf_addr,
2257                         sizeof(*hdr), DMA_TO_DEVICE);
2258         }
2259
2260         ath_txq_lock(sc, txctl.txq);
2261         ath_tx_fill_desc(sc, bf, txctl.txq, 0);
2262         ath_tx_txqaddbuf(sc, txctl.txq, &bf_q, false);
2263         TX_STAT_INC(txctl.txq->axq_qnum, queued);
2264         ath_txq_unlock(sc, txctl.txq);
2265 }
2266
2267 /*****************/
2268 /* TX Completion */
2269 /*****************/
2270
2271 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
2272                             int tx_flags, struct ath_txq *txq)
2273 {
2274         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
2275         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2276         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
2277         int padpos, padsize;
2278         unsigned long flags;
2279
2280         ath_dbg(common, XMIT, "TX complete: skb: %p\n", skb);
2281
2282         if (sc->sc_ah->caldata)
2283                 sc->sc_ah->caldata->paprd_packet_sent = true;
2284
2285         if (!(tx_flags & ATH_TX_ERROR))
2286                 /* Frame was ACKed */
2287                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
2288
2289         padpos = ieee80211_hdrlen(hdr->frame_control);
2290         padsize = padpos & 3;
2291         if (padsize && skb->len>padpos+padsize) {
2292                 /*
2293                  * Remove MAC header padding before giving the frame back to
2294                  * mac80211.
2295                  */
2296                 memmove(skb->data + padsize, skb->data, padpos);
2297                 skb_pull(skb, padsize);
2298         }
2299
2300         spin_lock_irqsave(&sc->sc_pm_lock, flags);
2301         if ((sc->ps_flags & PS_WAIT_FOR_TX_ACK) && !txq->axq_depth) {
2302                 sc->ps_flags &= ~PS_WAIT_FOR_TX_ACK;
2303                 ath_dbg(common, PS,
2304                         "Going back to sleep after having received TX status (0x%lx)\n",
2305                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
2306                                         PS_WAIT_FOR_CAB |
2307                                         PS_WAIT_FOR_PSPOLL_DATA |
2308                                         PS_WAIT_FOR_TX_ACK));
2309         }
2310         spin_unlock_irqrestore(&sc->sc_pm_lock, flags);
2311
2312         __skb_queue_tail(&txq->complete_q, skb);
2313         ath_txq_skb_done(sc, txq, skb);
2314 }
2315
2316 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
2317                                 struct ath_txq *txq, struct list_head *bf_q,
2318                                 struct ath_tx_status *ts, int txok)
2319 {
2320         struct sk_buff *skb = bf->bf_mpdu;
2321         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
2322         unsigned long flags;
2323         int tx_flags = 0;
2324
2325         if (!txok)
2326                 tx_flags |= ATH_TX_ERROR;
2327
2328         if (ts->ts_status & ATH9K_TXERR_FILT)
2329                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2330
2331         dma_unmap_single(sc->dev, bf->bf_buf_addr, skb->len, DMA_TO_DEVICE);
2332         bf->bf_buf_addr = 0;
2333
2334         if (bf->bf_state.bfs_paprd) {
2335                 if (time_after(jiffies,
2336                                 bf->bf_state.bfs_paprd_timestamp +
2337                                 msecs_to_jiffies(ATH_PAPRD_TIMEOUT)))
2338                         dev_kfree_skb_any(skb);
2339                 else
2340                         complete(&sc->paprd_complete);
2341         } else {
2342                 ath_debug_stat_tx(sc, bf, ts, txq, tx_flags);
2343                 ath_tx_complete(sc, skb, tx_flags, txq);
2344         }
2345         /* At this point, skb (bf->bf_mpdu) is consumed...make sure we don't
2346          * accidentally reference it later.
2347          */
2348         bf->bf_mpdu = NULL;
2349
2350         /*
2351          * Return the list of ath_buf of this mpdu to free queue
2352          */
2353         spin_lock_irqsave(&sc->tx.txbuflock, flags);
2354         list_splice_tail_init(bf_q, &sc->tx.txbuf);
2355         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
2356 }
2357
2358 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
2359                              struct ath_tx_status *ts, int nframes, int nbad,
2360                              int txok)
2361 {
2362         struct sk_buff *skb = bf->bf_mpdu;
2363         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
2364         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
2365         struct ieee80211_hw *hw = sc->hw;
2366         struct ath_hw *ah = sc->sc_ah;
2367         u8 i, tx_rateindex;
2368
2369         if (txok)
2370                 tx_info->status.ack_signal = ts->ts_rssi;
2371
2372         tx_rateindex = ts->ts_rateindex;
2373         WARN_ON(tx_rateindex >= hw->max_rates);
2374
2375         if (tx_info->flags & IEEE80211_TX_CTL_AMPDU) {
2376                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU;
2377
2378                 BUG_ON(nbad > nframes);
2379         }
2380         tx_info->status.ampdu_len = nframes;
2381         tx_info->status.ampdu_ack_len = nframes - nbad;
2382
2383         if ((ts->ts_status & ATH9K_TXERR_FILT) == 0 &&
2384             (tx_info->flags & IEEE80211_TX_CTL_NO_ACK) == 0) {
2385                 /*
2386                  * If an underrun error is seen assume it as an excessive
2387                  * retry only if max frame trigger level has been reached
2388                  * (2 KB for single stream, and 4 KB for dual stream).
2389                  * Adjust the long retry as if the frame was tried
2390                  * hw->max_rate_tries times to affect how rate control updates
2391                  * PER for the failed rate.
2392                  * In case of congestion on the bus penalizing this type of
2393                  * underruns should help hardware actually transmit new frames
2394                  * successfully by eventually preferring slower rates.
2395                  * This itself should also alleviate congestion on the bus.
2396                  */
2397                 if (unlikely(ts->ts_flags & (ATH9K_TX_DATA_UNDERRUN |
2398                                              ATH9K_TX_DELIM_UNDERRUN)) &&
2399                     ieee80211_is_data(hdr->frame_control) &&
2400                     ah->tx_trig_level >= sc->sc_ah->config.max_txtrig_level)
2401                         tx_info->status.rates[tx_rateindex].count =
2402                                 hw->max_rate_tries;
2403         }
2404
2405         for (i = tx_rateindex + 1; i < hw->max_rates; i++) {
2406                 tx_info->status.rates[i].count = 0;
2407                 tx_info->status.rates[i].idx = -1;
2408         }
2409
2410         tx_info->status.rates[tx_rateindex].count = ts->ts_longretry + 1;
2411 }
2412
2413 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
2414 {
2415         struct ath_hw *ah = sc->sc_ah;
2416         struct ath_common *common = ath9k_hw_common(ah);
2417         struct ath_buf *bf, *lastbf, *bf_held = NULL;
2418         struct list_head bf_head;
2419         struct ath_desc *ds;
2420         struct ath_tx_status ts;
2421         int status;
2422
2423         ath_dbg(common, QUEUE, "tx queue %d (%x), link %p\n",
2424                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
2425                 txq->axq_link);
2426
2427         ath_txq_lock(sc, txq);
2428         for (;;) {
2429                 if (test_bit(SC_OP_HW_RESET, &sc->sc_flags))
2430                         break;
2431
2432                 if (list_empty(&txq->axq_q)) {
2433                         txq->axq_link = NULL;
2434                         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT)
2435                                 ath_txq_schedule(sc, txq);
2436                         break;
2437                 }
2438                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2439
2440                 /*
2441                  * There is a race condition that a BH gets scheduled
2442                  * after sw writes TxE and before hw re-load the last
2443                  * descriptor to get the newly chained one.
2444                  * Software must keep the last DONE descriptor as a
2445                  * holding descriptor - software does so by marking
2446                  * it with the STALE flag.
2447                  */
2448                 bf_held = NULL;
2449                 if (bf->bf_stale) {
2450                         bf_held = bf;
2451                         if (list_is_last(&bf_held->list, &txq->axq_q))
2452                                 break;
2453
2454                         bf = list_entry(bf_held->list.next, struct ath_buf,
2455                                         list);
2456                 }
2457
2458                 lastbf = bf->bf_lastbf;
2459                 ds = lastbf->bf_desc;
2460
2461                 memset(&ts, 0, sizeof(ts));
2462                 status = ath9k_hw_txprocdesc(ah, ds, &ts);
2463                 if (status == -EINPROGRESS)
2464                         break;
2465
2466                 TX_STAT_INC(txq->axq_qnum, txprocdesc);
2467
2468                 /*
2469                  * Remove ath_buf's of the same transmit unit from txq,
2470                  * however leave the last descriptor back as the holding
2471                  * descriptor for hw.
2472                  */
2473                 lastbf->bf_stale = true;
2474                 INIT_LIST_HEAD(&bf_head);
2475                 if (!list_is_singular(&lastbf->list))
2476                         list_cut_position(&bf_head,
2477                                 &txq->axq_q, lastbf->list.prev);
2478
2479                 if (bf_held) {
2480                         list_del(&bf_held->list);
2481                         ath_tx_return_buffer(sc, bf_held);
2482                 }
2483
2484                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2485         }
2486         ath_txq_unlock_complete(sc, txq);
2487 }
2488
2489 void ath_tx_tasklet(struct ath_softc *sc)
2490 {
2491         struct ath_hw *ah = sc->sc_ah;
2492         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1) & ah->intr_txqs;
2493         int i;
2494
2495         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2496                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2497                         ath_tx_processq(sc, &sc->tx.txq[i]);
2498         }
2499 }
2500
2501 void ath_tx_edma_tasklet(struct ath_softc *sc)
2502 {
2503         struct ath_tx_status ts;
2504         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2505         struct ath_hw *ah = sc->sc_ah;
2506         struct ath_txq *txq;
2507         struct ath_buf *bf, *lastbf;
2508         struct list_head bf_head;
2509         struct list_head *fifo_list;
2510         int status;
2511
2512         for (;;) {
2513                 if (test_bit(SC_OP_HW_RESET, &sc->sc_flags))
2514                         break;
2515
2516                 status = ath9k_hw_txprocdesc(ah, NULL, (void *)&ts);
2517                 if (status == -EINPROGRESS)
2518                         break;
2519                 if (status == -EIO) {
2520                         ath_dbg(common, XMIT, "Error processing tx status\n");
2521                         break;
2522                 }
2523
2524                 /* Process beacon completions separately */
2525                 if (ts.qid == sc->beacon.beaconq) {
2526                         sc->beacon.tx_processed = true;
2527                         sc->beacon.tx_last = !(ts.ts_status & ATH9K_TXERR_MASK);
2528                         continue;
2529                 }
2530
2531                 txq = &sc->tx.txq[ts.qid];
2532
2533                 ath_txq_lock(sc, txq);
2534
2535                 TX_STAT_INC(txq->axq_qnum, txprocdesc);
2536
2537                 fifo_list = &txq->txq_fifo[txq->txq_tailidx];
2538                 if (list_empty(fifo_list)) {
2539                         ath_txq_unlock(sc, txq);
2540                         return;
2541                 }
2542
2543                 bf = list_first_entry(fifo_list, struct ath_buf, list);
2544                 if (bf->bf_stale) {
2545                         list_del(&bf->list);
2546                         ath_tx_return_buffer(sc, bf);
2547                         bf = list_first_entry(fifo_list, struct ath_buf, list);
2548                 }
2549
2550                 lastbf = bf->bf_lastbf;
2551
2552                 INIT_LIST_HEAD(&bf_head);
2553                 if (list_is_last(&lastbf->list, fifo_list)) {
2554                         list_splice_tail_init(fifo_list, &bf_head);
2555                         INCR(txq->txq_tailidx, ATH_TXFIFO_DEPTH);
2556
2557                         if (!list_empty(&txq->axq_q)) {
2558                                 struct list_head bf_q;
2559
2560                                 INIT_LIST_HEAD(&bf_q);
2561                                 txq->axq_link = NULL;
2562                                 list_splice_tail_init(&txq->axq_q, &bf_q);
2563                                 ath_tx_txqaddbuf(sc, txq, &bf_q, true);
2564                         }
2565                 } else {
2566                         lastbf->bf_stale = true;
2567                         if (bf != lastbf)
2568                                 list_cut_position(&bf_head, fifo_list,
2569                                                   lastbf->list.prev);
2570                 }
2571
2572                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2573                 ath_txq_unlock_complete(sc, txq);
2574         }
2575 }
2576
2577 /*****************/
2578 /* Init, Cleanup */
2579 /*****************/
2580
2581 static int ath_txstatus_setup(struct ath_softc *sc, int size)
2582 {
2583         struct ath_descdma *dd = &sc->txsdma;
2584         u8 txs_len = sc->sc_ah->caps.txs_len;
2585
2586         dd->dd_desc_len = size * txs_len;
2587         dd->dd_desc = dmam_alloc_coherent(sc->dev, dd->dd_desc_len,
2588                                           &dd->dd_desc_paddr, GFP_KERNEL);
2589         if (!dd->dd_desc)
2590                 return -ENOMEM;
2591
2592         return 0;
2593 }
2594
2595 static int ath_tx_edma_init(struct ath_softc *sc)
2596 {
2597         int err;
2598
2599         err = ath_txstatus_setup(sc, ATH_TXSTATUS_RING_SIZE);
2600         if (!err)
2601                 ath9k_hw_setup_statusring(sc->sc_ah, sc->txsdma.dd_desc,
2602                                           sc->txsdma.dd_desc_paddr,
2603                                           ATH_TXSTATUS_RING_SIZE);
2604
2605         return err;
2606 }
2607
2608 int ath_tx_init(struct ath_softc *sc, int nbufs)
2609 {
2610         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2611         int error = 0;
2612
2613         spin_lock_init(&sc->tx.txbuflock);
2614
2615         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2616                                   "tx", nbufs, 1, 1);
2617         if (error != 0) {
2618                 ath_err(common,
2619                         "Failed to allocate tx descriptors: %d\n", error);
2620                 return error;
2621         }
2622
2623         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2624                                   "beacon", ATH_BCBUF, 1, 1);
2625         if (error != 0) {
2626                 ath_err(common,
2627                         "Failed to allocate beacon descriptors: %d\n", error);
2628                 return error;
2629         }
2630
2631         INIT_DELAYED_WORK(&sc->tx_complete_work, ath_tx_complete_poll_work);
2632
2633         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
2634                 error = ath_tx_edma_init(sc);
2635
2636         return error;
2637 }
2638
2639 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2640 {
2641         struct ath_atx_tid *tid;
2642         struct ath_atx_ac *ac;
2643         int tidno, acno;
2644
2645         for (tidno = 0, tid = &an->tid[tidno];
2646              tidno < IEEE80211_NUM_TIDS;
2647              tidno++, tid++) {
2648                 tid->an        = an;
2649                 tid->tidno     = tidno;
2650                 tid->seq_start = tid->seq_next = 0;
2651                 tid->baw_size  = WME_MAX_BA;
2652                 tid->baw_head  = tid->baw_tail = 0;
2653                 tid->sched     = false;
2654                 tid->paused    = false;
2655                 tid->active        = false;
2656                 __skb_queue_head_init(&tid->buf_q);
2657                 __skb_queue_head_init(&tid->retry_q);
2658                 acno = TID_TO_WME_AC(tidno);
2659                 tid->ac = &an->ac[acno];
2660         }
2661
2662         for (acno = 0, ac = &an->ac[acno];
2663              acno < IEEE80211_NUM_ACS; acno++, ac++) {
2664                 ac->sched    = false;
2665                 ac->txq = sc->tx.txq_map[acno];
2666                 INIT_LIST_HEAD(&ac->tid_q);
2667         }
2668 }
2669
2670 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2671 {
2672         struct ath_atx_ac *ac;
2673         struct ath_atx_tid *tid;
2674         struct ath_txq *txq;
2675         int tidno;
2676
2677         for (tidno = 0, tid = &an->tid[tidno];
2678              tidno < IEEE80211_NUM_TIDS; tidno++, tid++) {
2679
2680                 ac = tid->ac;
2681                 txq = ac->txq;
2682
2683                 ath_txq_lock(sc, txq);
2684
2685                 if (tid->sched) {
2686                         list_del(&tid->list);
2687                         tid->sched = false;
2688                 }
2689
2690                 if (ac->sched) {
2691                         list_del(&ac->list);
2692                         tid->ac->sched = false;
2693                 }
2694
2695                 ath_tid_drain(sc, txq, tid);
2696                 tid->active = false;
2697
2698                 ath_txq_unlock(sc, txq);
2699         }
2700 }