drivers/net/wireless/ath/ath9k/recv.c

   1 /*
   2  * Copyright (c) 2008-2011 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/dma-mapping.h>
  18 #include <linux/relay.h>
  19 #include "ath9k.h"
  20 #include "ar9003_mac.h"
  21
  22 #define SKB_CB_ATHBUF(__skb)    (*((struct ath_buf **)__skb->cb))
  23
  24 static inline bool ath9k_check_auto_sleep(struct ath_softc *sc)
  25 {
  26         return sc->ps_enabled &&
  27                (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_AUTOSLEEP);
  28 }
  29
  30 /*
  31  * Setup and link descriptors.
  32  *
  33  * 11N: we can no longer afford to self link the last descriptor.
  34  * MAC acknowledges BA status as long as it copies frames to host
  35  * buffer (or rx fifo). This can incorrectly acknowledge packets
  36  * to a sender if last desc is self-linked.
  37  */
  38 static void ath_rx_buf_link(struct ath_softc *sc, struct ath_buf *bf)
  39 {
  40         struct ath_hw *ah = sc->sc_ah;
  41         struct ath_common *common = ath9k_hw_common(ah);
  42         struct ath_desc *ds;
  43         struct sk_buff *skb;
  44
  45         ds = bf->bf_desc;
  46         ds->ds_link = 0; /* link to null */
  47         ds->ds_data = bf->bf_buf_addr;
  48
  49         /* virtual addr of the beginning of the buffer. */
  50         skb = bf->bf_mpdu;
  51         BUG_ON(skb == NULL);
  52         ds->ds_vdata = skb->data;
  53
  54         /*
  55          * setup rx descriptors. The rx_bufsize here tells the hardware
  56          * how much data it can DMA to us and that we are prepared
  57          * to process
  58          */
  59         ath9k_hw_setuprxdesc(ah, ds,
  60                              common->rx_bufsize,
  61                              0);
  62
  63         if (sc->rx.rxlink == NULL)
  64                 ath9k_hw_putrxbuf(ah, bf->bf_daddr);
  65         else
  66                 *sc->rx.rxlink = bf->bf_daddr;
  67
  68         sc->rx.rxlink = &ds->ds_link;
  69 }
  70
  71 static void ath_rx_buf_relink(struct ath_softc *sc, struct ath_buf *bf)
  72 {
  73         if (sc->rx.buf_hold)
  74                 ath_rx_buf_link(sc, sc->rx.buf_hold);
  75
  76         sc->rx.buf_hold = bf;
  77 }
  78
  79 static void ath_setdefantenna(struct ath_softc *sc, u32 antenna)
  80 {
  81         /* XXX block beacon interrupts */
  82         ath9k_hw_setantenna(sc->sc_ah, antenna);
  83         sc->rx.defant = antenna;
  84         sc->rx.rxotherant = 0;
  85 }
  86
  87 static void ath_opmode_init(struct ath_softc *sc)
  88 {
  89         struct ath_hw *ah = sc->sc_ah;
  90         struct ath_common *common = ath9k_hw_common(ah);
  91
  92         u32 rfilt, mfilt[2];
  93
  94         /* configure rx filter */
  95         rfilt = ath_calcrxfilter(sc);
  96         ath9k_hw_setrxfilter(ah, rfilt);
  97
  98         /* configure bssid mask */
  99         ath_hw_setbssidmask(common);
 100
 101         /* configure operational mode */
 102         ath9k_hw_setopmode(ah);
 103
 104         /* calculate and install multicast filter */
 105         mfilt[0] = mfilt[1] = ~0;
 106         ath9k_hw_setmcastfilter(ah, mfilt[0], mfilt[1]);
 107 }
 108
 109 static bool ath_rx_edma_buf_link(struct ath_softc *sc,
 110                                  enum ath9k_rx_qtype qtype)
 111 {
 112         struct ath_hw *ah = sc->sc_ah;
 113         struct ath_rx_edma *rx_edma;
 114         struct sk_buff *skb;
 115         struct ath_buf *bf;
 116
 117         rx_edma = &sc->rx.rx_edma[qtype];
 118         if (skb_queue_len(&rx_edma->rx_fifo) >= rx_edma->rx_fifo_hwsize)
 119                 return false;
 120
 121         bf = list_first_entry(&sc->rx.rxbuf, struct ath_buf, list);
 122         list_del_init(&bf->list);
 123
 124         skb = bf->bf_mpdu;
 125
 126         memset(skb->data, 0, ah->caps.rx_status_len);
 127         dma_sync_single_for_device(sc->dev, bf->bf_buf_addr,
 128                                 ah->caps.rx_status_len, DMA_TO_DEVICE);
 129
 130         SKB_CB_ATHBUF(skb) = bf;
 131         ath9k_hw_addrxbuf_edma(ah, bf->bf_buf_addr, qtype);
 132         __skb_queue_tail(&rx_edma->rx_fifo, skb);
 133
 134         return true;
 135 }
 136
 137 static void ath_rx_addbuffer_edma(struct ath_softc *sc,
 138                                   enum ath9k_rx_qtype qtype)
 139 {
 140         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
 141         struct ath_buf *bf, *tbf;
 142
 143         if (list_empty(&sc->rx.rxbuf)) {
 144                 ath_dbg(common, QUEUE, "No free rx buf available\n");
 145                 return;
 146         }
 147
 148         list_for_each_entry_safe(bf, tbf, &sc->rx.rxbuf, list)
 149                 if (!ath_rx_edma_buf_link(sc, qtype))
 150                         break;
 151
 152 }
 153
 154 static void ath_rx_remove_buffer(struct ath_softc *sc,
 155                                  enum ath9k_rx_qtype qtype)
 156 {
 157         struct ath_buf *bf;
 158         struct ath_rx_edma *rx_edma;
 159         struct sk_buff *skb;
 160
 161         rx_edma = &sc->rx.rx_edma[qtype];
 162
 163         while ((skb = __skb_dequeue(&rx_edma->rx_fifo)) != NULL) {
 164                 bf = SKB_CB_ATHBUF(skb);
 165                 BUG_ON(!bf);
 166                 list_add_tail(&bf->list, &sc->rx.rxbuf);
 167         }
 168 }
 169
 170 static void ath_rx_edma_cleanup(struct ath_softc *sc)
 171 {
 172         struct ath_hw *ah = sc->sc_ah;
 173         struct ath_common *common = ath9k_hw_common(ah);
 174         struct ath_buf *bf;
 175
 176         ath_rx_remove_buffer(sc, ATH9K_RX_QUEUE_LP);
 177         ath_rx_remove_buffer(sc, ATH9K_RX_QUEUE_HP);
 178
 179         list_for_each_entry(bf, &sc->rx.rxbuf, list) {
 180                 if (bf->bf_mpdu) {
 181                         dma_unmap_single(sc->dev, bf->bf_buf_addr,
 182                                         common->rx_bufsize,
 183                                         DMA_BIDIRECTIONAL);
 184                         dev_kfree_skb_any(bf->bf_mpdu);
 185                         bf->bf_buf_addr = 0;
 186                         bf->bf_mpdu = NULL;
 187                 }
 188         }
 189 }
 190
 191 static void ath_rx_edma_init_queue(struct ath_rx_edma *rx_edma, int size)
 192 {
 193         skb_queue_head_init(&rx_edma->rx_fifo);
 194         rx_edma->rx_fifo_hwsize = size;
 195 }
 196
 197 static int ath_rx_edma_init(struct ath_softc *sc, int nbufs)
 198 {
 199         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
 200         struct ath_hw *ah = sc->sc_ah;
 201         struct sk_buff *skb;
 202         struct ath_buf *bf;
 203         int error = 0, i;
 204         u32 size;
 205
 206         ath9k_hw_set_rx_bufsize(ah, common->rx_bufsize -
 207                                     ah->caps.rx_status_len);
 208
 209         ath_rx_edma_init_queue(&sc->rx.rx_edma[ATH9K_RX_QUEUE_LP],
 210                                ah->caps.rx_lp_qdepth);
 211         ath_rx_edma_init_queue(&sc->rx.rx_edma[ATH9K_RX_QUEUE_HP],
 212                                ah->caps.rx_hp_qdepth);
 213
 214         size = sizeof(struct ath_buf) * nbufs;
 215         bf = devm_kzalloc(sc->dev, size, GFP_KERNEL);
 216         if (!bf)
 217                 return -ENOMEM;
 218
 219         INIT_LIST_HEAD(&sc->rx.rxbuf);
 220
 221         for (i = 0; i < nbufs; i++, bf++) {
 222                 skb = ath_rxbuf_alloc(common, common->rx_bufsize, GFP_KERNEL);
 223                 if (!skb) {
 224                         error = -ENOMEM;
 225                         goto rx_init_fail;
 226                 }
 227
 228                 memset(skb->data, 0, common->rx_bufsize);
 229                 bf->bf_mpdu = skb;
 230
 231                 bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
 232                                                  common->rx_bufsize,
 233                                                  DMA_BIDIRECTIONAL);
 234                 if (unlikely(dma_mapping_error(sc->dev,
 235                                                 bf->bf_buf_addr))) {
 236                                 dev_kfree_skb_any(skb);
 237                                 bf->bf_mpdu = NULL;
 238                                 bf->bf_buf_addr = 0;
 239                                 ath_err(common,
 240                                         "dma_mapping_error() on RX init\n");
 241                                 error = -ENOMEM;
 242                                 goto rx_init_fail;
 243                 }
 244
 245                 list_add_tail(&bf->list, &sc->rx.rxbuf);
 246         }
 247
 248         return 0;
 249
 250 rx_init_fail:
 251         ath_rx_edma_cleanup(sc);
 252         return error;
 253 }
 254
 255 static void ath_edma_start_recv(struct ath_softc *sc)
 256 {
 257         ath9k_hw_rxena(sc->sc_ah);
 258         ath_rx_addbuffer_edma(sc, ATH9K_RX_QUEUE_HP);
 259         ath_rx_addbuffer_edma(sc, ATH9K_RX_QUEUE_LP);
 260         ath_opmode_init(sc);
 261         ath9k_hw_startpcureceive(sc->sc_ah, !!(sc->hw->conf.flags & IEEE80211_CONF_OFFCHANNEL));
 262 }
 263
 264 static void ath_edma_stop_recv(struct ath_softc *sc)
 265 {
 266         ath_rx_remove_buffer(sc, ATH9K_RX_QUEUE_HP);
 267         ath_rx_remove_buffer(sc, ATH9K_RX_QUEUE_LP);
 268 }
 269
 270 int ath_rx_init(struct ath_softc *sc, int nbufs)
 271 {
 272         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
 273         struct sk_buff *skb;
 274         struct ath_buf *bf;
 275         int error = 0;
 276
 277         spin_lock_init(&sc->sc_pcu_lock);
 278
 279         common->rx_bufsize = IEEE80211_MAX_MPDU_LEN / 2 +
 280                              sc->sc_ah->caps.rx_status_len;
 281
 282         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
 283                 return ath_rx_edma_init(sc, nbufs);
 284
 285         ath_dbg(common, CONFIG, "cachelsz %u rxbufsize %u\n",
 286                 common->cachelsz, common->rx_bufsize);
 287
 288         /* Initialize rx descriptors */
 289
 290         error = ath_descdma_setup(sc, &sc->rx.rxdma, &sc->rx.rxbuf,
 291                                   "rx", nbufs, 1, 0);
 292         if (error != 0) {
 293                 ath_err(common,
 294                         "failed to allocate rx descriptors: %d\n",
 295                         error);
 296                 goto err;
 297         }
 298
 299         list_for_each_entry(bf, &sc->rx.rxbuf, list) {
 300                 skb = ath_rxbuf_alloc(common, common->rx_bufsize,
 301                                       GFP_KERNEL);
 302                 if (skb == NULL) {
 303                         error = -ENOMEM;
 304                         goto err;
 305                 }
 306
 307                 bf->bf_mpdu = skb;
 308                 bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
 309                                                  common->rx_bufsize,
 310                                                  DMA_FROM_DEVICE);
 311                 if (unlikely(dma_mapping_error(sc->dev,
 312                                                bf->bf_buf_addr))) {
 313                         dev_kfree_skb_any(skb);
 314                         bf->bf_mpdu = NULL;
 315                         bf->bf_buf_addr = 0;
 316                         ath_err(common,
 317                                 "dma_mapping_error() on RX init\n");
 318                         error = -ENOMEM;
 319                         goto err;
 320                 }
 321         }
 322         sc->rx.rxlink = NULL;
 323 err:
 324         if (error)
 325                 ath_rx_cleanup(sc);
 326
 327         return error;
 328 }
 329
 330 void ath_rx_cleanup(struct ath_softc *sc)
 331 {
 332         struct ath_hw *ah = sc->sc_ah;
 333         struct ath_common *common = ath9k_hw_common(ah);
 334         struct sk_buff *skb;
 335         struct ath_buf *bf;
 336
 337         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
 338                 ath_rx_edma_cleanup(sc);
 339                 return;
 340         }
 341
 342         list_for_each_entry(bf, &sc->rx.rxbuf, list) {
 343                 skb = bf->bf_mpdu;
 344                 if (skb) {
 345                         dma_unmap_single(sc->dev, bf->bf_buf_addr,
 346                                          common->rx_bufsize,
 347                                          DMA_FROM_DEVICE);
 348                         dev_kfree_skb(skb);
 349                         bf->bf_buf_addr = 0;
 350                         bf->bf_mpdu = NULL;
 351                 }
 352         }
 353 }
 354
 355 /*
 356  * Calculate the receive filter according to the
 357  * operating mode and state:
 358  *
 359  * o always accept unicast, broadcast, and multicast traffic
 360  * o maintain current state of phy error reception (the hal
 361  *   may enable phy error frames for noise immunity work)
 362  * o probe request frames are accepted only when operating in
 363  *   hostap, adhoc, or monitor modes
 364  * o enable promiscuous mode according to the interface state
 365  * o accept beacons:
 366  *   - when operating in adhoc mode so the 802.11 layer creates
 367  *     node table entries for peers,
 368  *   - when operating in station mode for collecting rssi data when
 369  *     the station is otherwise quiet, or
 370  *   - when operating as a repeater so we see repeater-sta beacons
 371  *   - when scanning
 372  */
 373
 374 u32 ath_calcrxfilter(struct ath_softc *sc)
 375 {
 376         u32 rfilt;
 377
 378         rfilt = ATH9K_RX_FILTER_UCAST | ATH9K_RX_FILTER_BCAST
 379                 | ATH9K_RX_FILTER_MCAST;
 380
 381         /* if operating on a DFS channel, enable radar pulse detection */
 382         if (sc->hw->conf.radar_enabled)
 383                 rfilt |= ATH9K_RX_FILTER_PHYRADAR | ATH9K_RX_FILTER_PHYERR;
 384
 385         if (sc->rx.rxfilter & FIF_PROBE_REQ)
 386                 rfilt |= ATH9K_RX_FILTER_PROBEREQ;
 387
 388         /*
 389          * Set promiscuous mode when FIF_PROMISC_IN_BSS is enabled for station
 390          * mode interface or when in monitor mode. AP mode does not need this
 391          * since it receives all in-BSS frames anyway.
 392          */
 393         if (sc->sc_ah->is_monitoring)
 394                 rfilt |= ATH9K_RX_FILTER_PROM;
 395
 396         if (sc->rx.rxfilter & FIF_CONTROL)
 397                 rfilt |= ATH9K_RX_FILTER_CONTROL;
 398
 399         if ((sc->sc_ah->opmode == NL80211_IFTYPE_STATION) &&
 400             (sc->nvifs <= 1) &&
 401             !(sc->rx.rxfilter & FIF_BCN_PRBRESP_PROMISC))
 402                 rfilt |= ATH9K_RX_FILTER_MYBEACON;
 403         else
 404                 rfilt |= ATH9K_RX_FILTER_BEACON;
 405
 406         if ((sc->sc_ah->opmode == NL80211_IFTYPE_AP) ||
 407             (sc->rx.rxfilter & FIF_PSPOLL))
 408                 rfilt |= ATH9K_RX_FILTER_PSPOLL;
 409
 410         if (conf_is_ht(&sc->hw->conf))
 411                 rfilt |= ATH9K_RX_FILTER_COMP_BAR;
 412
 413         if (sc->nvifs > 1 || (sc->rx.rxfilter & FIF_OTHER_BSS)) {
 414                 /* This is needed for older chips */
 415                 if (sc->sc_ah->hw_version.macVersion <= AR_SREV_VERSION_9160)
 416                         rfilt |= ATH9K_RX_FILTER_PROM;
 417                 rfilt |= ATH9K_RX_FILTER_MCAST_BCAST_ALL;
 418         }
 419
 420         if (AR_SREV_9550(sc->sc_ah))
 421                 rfilt |= ATH9K_RX_FILTER_4ADDRESS;
 422
 423         return rfilt;
 424
 425 }
 426
 427 int ath_startrecv(struct ath_softc *sc)
 428 {
 429         struct ath_hw *ah = sc->sc_ah;
 430         struct ath_buf *bf, *tbf;
 431
 432         if (ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
 433                 ath_edma_start_recv(sc);
 434                 return 0;
 435         }
 436
 437         if (list_empty(&sc->rx.rxbuf))
 438                 goto start_recv;
 439
 440         sc->rx.buf_hold = NULL;
 441         sc->rx.rxlink = NULL;
 442         list_for_each_entry_safe(bf, tbf, &sc->rx.rxbuf, list) {
 443                 ath_rx_buf_link(sc, bf);
 444         }
 445
 446         /* We could have deleted elements so the list may be empty now */
 447         if (list_empty(&sc->rx.rxbuf))
 448                 goto start_recv;
 449
 450         bf = list_first_entry(&sc->rx.rxbuf, struct ath_buf, list);
 451         ath9k_hw_putrxbuf(ah, bf->bf_daddr);
 452         ath9k_hw_rxena(ah);
 453
 454 start_recv:
 455         ath_opmode_init(sc);
 456         ath9k_hw_startpcureceive(ah, !!(sc->hw->conf.flags & IEEE80211_CONF_OFFCHANNEL));
 457
 458         return 0;
 459 }
 460
 461 static void ath_flushrecv(struct ath_softc *sc)
 462 {
 463         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
 464                 ath_rx_tasklet(sc, 1, true);
 465         ath_rx_tasklet(sc, 1, false);
 466 }
 467
 468 bool ath_stoprecv(struct ath_softc *sc)
 469 {
 470         struct ath_hw *ah = sc->sc_ah;
 471         bool stopped, reset = false;
 472
 473         ath9k_hw_abortpcurecv(ah);
 474         ath9k_hw_setrxfilter(ah, 0);
 475         stopped = ath9k_hw_stopdmarecv(ah, &reset);
 476
 477         ath_flushrecv(sc);
 478
 479         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
 480                 ath_edma_stop_recv(sc);
 481         else
 482                 sc->rx.rxlink = NULL;
 483
 484         if (!(ah->ah_flags & AH_UNPLUGGED) &&
 485             unlikely(!stopped)) {
 486                 ath_err(ath9k_hw_common(sc->sc_ah),
 487                         "Could not stop RX, we could be "
 488                         "confusing the DMA engine when we start RX up\n");
 489                 ATH_DBG_WARN_ON_ONCE(!stopped);
 490         }
 491         return stopped && !reset;
 492 }
 493
 494 static bool ath_beacon_dtim_pending_cab(struct sk_buff *skb)
 495 {
 496         /* Check whether the Beacon frame has DTIM indicating buffered bc/mc */
 497         struct ieee80211_mgmt *mgmt;
 498         u8 *pos, *end, id, elen;
 499         struct ieee80211_tim_ie *tim;
 500
 501         mgmt = (struct ieee80211_mgmt *)skb->data;
 502         pos = mgmt->u.beacon.variable;
 503         end = skb->data + skb->len;
 504
 505         while (pos + 2 < end) {
 506                 id = *pos++;
 507                 elen = *pos++;
 508                 if (pos + elen > end)
 509                         break;
 510
 511                 if (id == WLAN_EID_TIM) {
 512                         if (elen < sizeof(*tim))
 513                                 break;
 514                         tim = (struct ieee80211_tim_ie *) pos;
 515                         if (tim->dtim_count != 0)
 516                                 break;
 517                         return tim->bitmap_ctrl & 0x01;
 518                 }
 519
 520                 pos += elen;
 521         }
 522
 523         return false;
 524 }
 525
 526 static void ath_rx_ps_beacon(struct ath_softc *sc, struct sk_buff *skb)
 527 {
 528         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
 529
 530         if (skb->len < 24 + 8 + 2 + 2)
 531                 return;
 532
 533         sc->ps_flags &= ~PS_WAIT_FOR_BEACON;
 534
 535         if (sc->ps_flags & PS_BEACON_SYNC) {
 536                 sc->ps_flags &= ~PS_BEACON_SYNC;
 537                 ath_dbg(common, PS,
 538                         "Reconfigure beacon timers based on synchronized timestamp\n");
 539                 ath9k_set_beacon(sc);
 540         }
 541
 542         if (ath_beacon_dtim_pending_cab(skb)) {
 543                 /*
 544                  * Remain awake waiting for buffered broadcast/multicast
 545                  * frames. If the last broadcast/multicast frame is not
 546                  * received properly, the next beacon frame will work as
 547                  * a backup trigger for returning into NETWORK SLEEP state,
 548                  * so we are waiting for it as well.
 549                  */
 550                 ath_dbg(common, PS,
 551                         "Received DTIM beacon indicating buffered broadcast/multicast frame(s)\n");
 552                 sc->ps_flags |= PS_WAIT_FOR_CAB | PS_WAIT_FOR_BEACON;
 553                 return;
 554         }
 555
 556         if (sc->ps_flags & PS_WAIT_FOR_CAB) {
 557                 /*
 558                  * This can happen if a broadcast frame is dropped or the AP
 559                  * fails to send a frame indicating that all CAB frames have
 560                  * been delivered.
 561                  */
 562                 sc->ps_flags &= ~PS_WAIT_FOR_CAB;
 563                 ath_dbg(common, PS, "PS wait for CAB frames timed out\n");
 564         }
 565 }
 566
 567 static void ath_rx_ps(struct ath_softc *sc, struct sk_buff *skb, bool mybeacon)
 568 {
 569         struct ieee80211_hdr *hdr;
 570         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
 571
 572         hdr = (struct ieee80211_hdr *)skb->data;
 573
 574         /* Process Beacon and CAB receive in PS state */
 575         if (((sc->ps_flags & PS_WAIT_FOR_BEACON) || ath9k_check_auto_sleep(sc))
 576             && mybeacon) {
 577                 ath_rx_ps_beacon(sc, skb);
 578         } else if ((sc->ps_flags & PS_WAIT_FOR_CAB) &&
 579                    (ieee80211_is_data(hdr->frame_control) ||
 580                     ieee80211_is_action(hdr->frame_control)) &&
 581                    is_multicast_ether_addr(hdr->addr1) &&
 582                    !ieee80211_has_moredata(hdr->frame_control)) {
 583                 /*
 584                  * No more broadcast/multicast frames to be received at this
 585                  * point.
 586                  */
 587                 sc->ps_flags &= ~(PS_WAIT_FOR_CAB | PS_WAIT_FOR_BEACON);
 588                 ath_dbg(common, PS,
 589                         "All PS CAB frames received, back to sleep\n");
 590         } else if ((sc->ps_flags & PS_WAIT_FOR_PSPOLL_DATA) &&
 591                    !is_multicast_ether_addr(hdr->addr1) &&
 592                    !ieee80211_has_morefrags(hdr->frame_control)) {
 593                 sc->ps_flags &= ~PS_WAIT_FOR_PSPOLL_DATA;
 594                 ath_dbg(common, PS,
 595                         "Going back to sleep after having received PS-Poll data (0x%lx)\n",
 596                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
 597                                         PS_WAIT_FOR_CAB |
 598                                         PS_WAIT_FOR_PSPOLL_DATA |
 599                                         PS_WAIT_FOR_TX_ACK));
 600         }
 601 }
 602
 603 static bool ath_edma_get_buffers(struct ath_softc *sc,
 604                                  enum ath9k_rx_qtype qtype,
 605                                  struct ath_rx_status *rs,
 606                                  struct ath_buf **dest)
 607 {
 608         struct ath_rx_edma *rx_edma = &sc->rx.rx_edma[qtype];
 609         struct ath_hw *ah = sc->sc_ah;
 610         struct ath_common *common = ath9k_hw_common(ah);
 611         struct sk_buff *skb;
 612         struct ath_buf *bf;
 613         int ret;
 614
 615         skb = skb_peek(&rx_edma->rx_fifo);
 616         if (!skb)
 617                 return false;
 618
 619         bf = SKB_CB_ATHBUF(skb);
 620         BUG_ON(!bf);
 621
 622         dma_sync_single_for_cpu(sc->dev, bf->bf_buf_addr,
 623                                 common->rx_bufsize, DMA_FROM_DEVICE);
 624
 625         ret = ath9k_hw_process_rxdesc_edma(ah, rs, skb->data);
 626         if (ret == -EINPROGRESS) {
 627                 /*let device gain the buffer again*/
 628                 dma_sync_single_for_device(sc->dev, bf->bf_buf_addr,
 629                                 common->rx_bufsize, DMA_FROM_DEVICE);
 630                 return false;
 631         }
 632
 633         __skb_unlink(skb, &rx_edma->rx_fifo);
 634         if (ret == -EINVAL) {
 635                 /* corrupt descriptor, skip this one and the following one */
 636                 list_add_tail(&bf->list, &sc->rx.rxbuf);
 637                 ath_rx_edma_buf_link(sc, qtype);
 638
 639                 skb = skb_peek(&rx_edma->rx_fifo);
 640                 if (skb) {
 641                         bf = SKB_CB_ATHBUF(skb);
 642                         BUG_ON(!bf);
 643
 644                         __skb_unlink(skb, &rx_edma->rx_fifo);
 645                         list_add_tail(&bf->list, &sc->rx.rxbuf);
 646                         ath_rx_edma_buf_link(sc, qtype);
 647                 }
 648
 649                 bf = NULL;
 650         }
 651
 652         *dest = bf;
 653         return true;
 654 }
 655
 656 static struct ath_buf *ath_edma_get_next_rx_buf(struct ath_softc *sc,
 657                                                 struct ath_rx_status *rs,
 658                                                 enum ath9k_rx_qtype qtype)
 659 {
 660         struct ath_buf *bf = NULL;
 661
 662         while (ath_edma_get_buffers(sc, qtype, rs, &bf)) {
 663                 if (!bf)
 664                         continue;
 665
 666                 return bf;
 667         }
 668         return NULL;
 669 }
 670
 671 static struct ath_buf *ath_get_next_rx_buf(struct ath_softc *sc,
 672                                            struct ath_rx_status *rs)
 673 {
 674         struct ath_hw *ah = sc->sc_ah;
 675         struct ath_common *common = ath9k_hw_common(ah);
 676         struct ath_desc *ds;
 677         struct ath_buf *bf;
 678         int ret;
 679
 680         if (list_empty(&sc->rx.rxbuf)) {
 681                 sc->rx.rxlink = NULL;
 682                 return NULL;
 683         }
 684
 685         bf = list_first_entry(&sc->rx.rxbuf, struct ath_buf, list);
 686         if (bf == sc->rx.buf_hold)
 687                 return NULL;
 688
 689         ds = bf->bf_desc;
 690
 691         /*
 692          * Must provide the virtual address of the current
 693          * descriptor, the physical address, and the virtual
 694          * address of the next descriptor in the h/w chain.
 695          * This allows the HAL to look ahead to see if the
 696          * hardware is done with a descriptor by checking the
 697          * done bit in the following descriptor and the address
 698          * of the current descriptor the DMA engine is working
 699          * on.  All this is necessary because of our use of
 700          * a self-linked list to avoid rx overruns.
 701          */
 702         ret = ath9k_hw_rxprocdesc(ah, ds, rs);
 703         if (ret == -EINPROGRESS) {
 704                 struct ath_rx_status trs;
 705                 struct ath_buf *tbf;
 706                 struct ath_desc *tds;
 707
 708                 memset(&trs, 0, sizeof(trs));
 709                 if (list_is_last(&bf->list, &sc->rx.rxbuf)) {
 710                         sc->rx.rxlink = NULL;
 711                         return NULL;
 712                 }
 713
 714                 tbf = list_entry(bf->list.next, struct ath_buf, list);
 715
 716                 /*
 717                  * On some hardware the descriptor status words could
 718                  * get corrupted, including the done bit. Because of
 719                  * this, check if the next descriptor's done bit is
 720                  * set or not.
 721                  *
 722                  * If the next descriptor's done bit is set, the current
 723                  * descriptor has been corrupted. Force s/w to discard
 724                  * this descriptor and continue...
 725                  */
 726
 727                 tds = tbf->bf_desc;
 728                 ret = ath9k_hw_rxprocdesc(ah, tds, &trs);
 729                 if (ret == -EINPROGRESS)
 730                         return NULL;
 731
 732                 /*
 733                  * mark descriptor as zero-length and set the 'more'
 734                  * flag to ensure that both buffers get discarded
 735                  */
 736                 rs->rs_datalen = 0;
 737                 rs->rs_more = true;
 738         }
 739
 740         list_del(&bf->list);
 741         if (!bf->bf_mpdu)
 742                 return bf;
 743
 744         /*
 745          * Synchronize the DMA transfer with CPU before
 746          * 1. accessing the frame
 747          * 2. requeueing the same buffer to h/w
 748          */
 749         dma_sync_single_for_cpu(sc->dev, bf->bf_buf_addr,
 750                         common->rx_bufsize,
 751                         DMA_FROM_DEVICE);
 752
 753         return bf;
 754 }
 755
 756 /* Assumes you've already done the endian to CPU conversion */
 757 static bool ath9k_rx_accept(struct ath_common *common,
 758                             struct ieee80211_hdr *hdr,
 759                             struct ieee80211_rx_status *rxs,
 760                             struct ath_rx_status *rx_stats,
 761                             bool *decrypt_error)
 762 {
 763         struct ath_softc *sc = (struct ath_softc *) common->priv;
 764         bool is_mc, is_valid_tkip, strip_mic, mic_error;
 765         struct ath_hw *ah = common->ah;
 766         __le16 fc;
 767         u8 rx_status_len = ah->caps.rx_status_len;
 768
 769         fc = hdr->frame_control;
 770
 771         is_mc = !!is_multicast_ether_addr(hdr->addr1);
 772         is_valid_tkip = rx_stats->rs_keyix != ATH9K_RXKEYIX_INVALID &&
 773                 test_bit(rx_stats->rs_keyix, common->tkip_keymap);
 774         strip_mic = is_valid_tkip && ieee80211_is_data(fc) &&
 775                 ieee80211_has_protected(fc) &&
 776                 !(rx_stats->rs_status &
 777                 (ATH9K_RXERR_DECRYPT | ATH9K_RXERR_CRC | ATH9K_RXERR_MIC |
 778                  ATH9K_RXERR_KEYMISS));
 779
 780         /*
 781          * Key miss events are only relevant for pairwise keys where the
 782          * descriptor does contain a valid key index. This has been observed
 783          * mostly with CCMP encryption.
 784          */
 785         if (rx_stats->rs_keyix == ATH9K_RXKEYIX_INVALID ||
 786             !test_bit(rx_stats->rs_keyix, common->ccmp_keymap))
 787                 rx_stats->rs_status &= ~ATH9K_RXERR_KEYMISS;
 788
 789         if (!rx_stats->rs_datalen) {
 790                 RX_STAT_INC(rx_len_err);
 791                 return false;
 792         }
 793
 794         /*
 795          * rs_status follows rs_datalen so if rs_datalen is too large
 796          * we can take a hint that hardware corrupted it, so ignore
 797          * those frames.
 798          */
 799         if (rx_stats->rs_datalen > (common->rx_bufsize - rx_status_len)) {
 800                 RX_STAT_INC(rx_len_err);
 801                 return false;
 802         }
 803
 804         /* Only use error bits from the last fragment */
 805         if (rx_stats->rs_more)
 806                 return true;
 807
 808         mic_error = is_valid_tkip && !ieee80211_is_ctl(fc) &&
 809                 !ieee80211_has_morefrags(fc) &&
 810                 !(le16_to_cpu(hdr->seq_ctrl) & IEEE80211_SCTL_FRAG) &&
 811                 (rx_stats->rs_status & ATH9K_RXERR_MIC);
 812
 813         /*
 814          * The rx_stats->rs_status will not be set until the end of the
 815          * chained descriptors so it can be ignored if rs_more is set. The
 816          * rs_more will be false at the last element of the chained
 817          * descriptors.
 818          */
 819         if (rx_stats->rs_status != 0) {
 820                 u8 status_mask;
 821
 822                 if (rx_stats->rs_status & ATH9K_RXERR_CRC) {
 823                         rxs->flag |= RX_FLAG_FAILED_FCS_CRC;
 824                         mic_error = false;
 825                 }
 826                 if (rx_stats->rs_status & ATH9K_RXERR_PHY)
 827                         return false;
 828
 829                 if ((rx_stats->rs_status & ATH9K_RXERR_DECRYPT) ||
 830                     (!is_mc && (rx_stats->rs_status & ATH9K_RXERR_KEYMISS))) {
 831                         *decrypt_error = true;
 832                         mic_error = false;
 833                 }
 834
 835                 /*
 836                  * Reject error frames with the exception of
 837                  * decryption and MIC failures. For monitor mode,
 838                  * we also ignore the CRC error.
 839                  */
 840                 status_mask = ATH9K_RXERR_DECRYPT | ATH9K_RXERR_MIC |
 841                               ATH9K_RXERR_KEYMISS;
 842
 843                 if (ah->is_monitoring && (sc->rx.rxfilter & FIF_FCSFAIL))
 844                         status_mask |= ATH9K_RXERR_CRC;
 845
 846                 if (rx_stats->rs_status & ~status_mask)
 847                         return false;
 848         }
 849
 850         /*
 851          * For unicast frames the MIC error bit can have false positives,
 852          * so all MIC error reports need to be validated in software.
 853          * False negatives are not common, so skip software verification
 854          * if the hardware considers the MIC valid.
 855          */
 856         if (strip_mic)
 857                 rxs->flag |= RX_FLAG_MMIC_STRIPPED;
 858         else if (is_mc && mic_error)
 859                 rxs->flag |= RX_FLAG_MMIC_ERROR;
 860
 861         return true;
 862 }
 863
 864 static int ath9k_process_rate(struct ath_common *common,
 865                               struct ieee80211_hw *hw,
 866                               struct ath_rx_status *rx_stats,
 867                               struct ieee80211_rx_status *rxs)
 868 {
 869         struct ieee80211_supported_band *sband;
 870         enum ieee80211_band band;
 871         unsigned int i = 0;
 872         struct ath_softc __maybe_unused *sc = common->priv;
 873
 874         band = hw->conf.chandef.chan->band;
 875         sband = hw->wiphy->bands[band];
 876
 877         if (rx_stats->rs_rate & 0x80) {
 878                 /* HT rate */
 879                 rxs->flag |= RX_FLAG_HT;
 880                 if (rx_stats->rs_flags & ATH9K_RX_2040)
 881                         rxs->flag |= RX_FLAG_40MHZ;
 882                 if (rx_stats->rs_flags & ATH9K_RX_GI)
 883                         rxs->flag |= RX_FLAG_SHORT_GI;
 884                 rxs->rate_idx = rx_stats->rs_rate & 0x7f;
 885                 return 0;
 886         }
 887
 888         for (i = 0; i < sband->n_bitrates; i++) {
 889                 if (sband->bitrates[i].hw_value == rx_stats->rs_rate) {
 890                         rxs->rate_idx = i;
 891                         return 0;
 892                 }
 893                 if (sband->bitrates[i].hw_value_short == rx_stats->rs_rate) {
 894                         rxs->flag |= RX_FLAG_SHORTPRE;
 895                         rxs->rate_idx = i;
 896                         return 0;
 897                 }
 898         }
 899
 900         /*
 901          * No valid hardware bitrate found -- we should not get here
 902          * because hardware has already validated this frame as OK.
 903          */
 904         ath_dbg(common, ANY,
 905                 "unsupported hw bitrate detected 0x%02x using 1 Mbit\n",
 906                 rx_stats->rs_rate);
 907         RX_STAT_INC(rx_rate_err);
 908         return -EINVAL;
 909 }
 910
 911 static void ath9k_process_rssi(struct ath_common *common,
 912                                struct ieee80211_hw *hw,
 913                                struct ieee80211_hdr *hdr,
 914                                struct ath_rx_status *rx_stats)
 915 {
 916         struct ath_softc *sc = hw->priv;
 917         struct ath_hw *ah = common->ah;
 918         int last_rssi;
 919         int rssi = rx_stats->rs_rssi;
 920
 921         if (!rx_stats->is_mybeacon ||
 922             ((ah->opmode != NL80211_IFTYPE_STATION) &&
 923              (ah->opmode != NL80211_IFTYPE_ADHOC)))
 924                 return;
 925
 926         if (rx_stats->rs_rssi != ATH9K_RSSI_BAD && !rx_stats->rs_moreaggr)
 927                 ATH_RSSI_LPF(sc->last_rssi, rx_stats->rs_rssi);
 928
 929         last_rssi = sc->last_rssi;
 930         if (likely(last_rssi != ATH_RSSI_DUMMY_MARKER))
 931                 rssi = ATH_EP_RND(last_rssi, ATH_RSSI_EP_MULTIPLIER);
 932         if (rssi < 0)
 933                 rssi = 0;
 934
 935         /* Update Beacon RSSI, this is used by ANI. */
 936         ah->stats.avgbrssi = rssi;
 937 }
 938
 939 /*
 940  * For Decrypt or Demic errors, we only mark packet status here and always push
 941  * up the frame up to let mac80211 handle the actual error case, be it no
 942  * decryption key or real decryption error. This let us keep statistics there.
 943  */
 944 static int ath9k_rx_skb_preprocess(struct ath_softc *sc,
 945                                    struct ieee80211_hdr *hdr,
 946                                    struct ath_rx_status *rx_stats,
 947                                    struct ieee80211_rx_status *rx_status,
 948                                    bool *decrypt_error)
 949 {
 950         struct ieee80211_hw *hw = sc->hw;
 951         struct ath_hw *ah = sc->sc_ah;
 952         struct ath_common *common = ath9k_hw_common(ah);
 953         bool discard_current = sc->rx.discard_next;
 954
 955         sc->rx.discard_next = rx_stats->rs_more;
 956         if (discard_current)
 957                 return -EINVAL;
 958
 959         /*
 960          * everything but the rate is checked here, the rate check is done
 961          * separately to avoid doing two lookups for a rate for each frame.
 962          */
 963         if (!ath9k_rx_accept(common, hdr, rx_status, rx_stats, decrypt_error))
 964                 return -EINVAL;
 965
 966         /* Only use status info from the last fragment */
 967         if (rx_stats->rs_more)
 968                 return 0;
 969
 970         ath9k_process_rssi(common, hw, hdr, rx_stats);
 971
 972         if (ath9k_process_rate(common, hw, rx_stats, rx_status))
 973                 return -EINVAL;
 974
 975         rx_status->band = hw->conf.chandef.chan->band;
 976         rx_status->freq = hw->conf.chandef.chan->center_freq;
 977         rx_status->signal = ah->noise + rx_stats->rs_rssi;
 978         rx_status->antenna = rx_stats->rs_antenna;
 979         rx_status->flag |= RX_FLAG_MACTIME_END;
 980         if (rx_stats->rs_moreaggr)
 981                 rx_status->flag |= RX_FLAG_NO_SIGNAL_VAL;
 982
 983         sc->rx.discard_next = false;
 984         return 0;
 985 }
 986
 987 static void ath9k_rx_skb_postprocess(struct ath_common *common,
 988                                      struct sk_buff *skb,
 989                                      struct ath_rx_status *rx_stats,
 990                                      struct ieee80211_rx_status *rxs,
 991                                      bool decrypt_error)
 992 {
 993         struct ath_hw *ah = common->ah;
 994         struct ieee80211_hdr *hdr;
 995         int hdrlen, padpos, padsize;
 996         u8 keyix;
 997         __le16 fc;
 998
 999         /* see if any padding is done by the hw and remove it */
1000         hdr = (struct ieee80211_hdr *) skb->data;
1001         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1002         fc = hdr->frame_control;
1003         padpos = ieee80211_hdrlen(fc);
1004
1005         /* The MAC header is padded to have 32-bit boundary if the
1006          * packet payload is non-zero. The general calculation for
1007          * padsize would take into account odd header lengths:
1008          * padsize = (4 - padpos % 4) % 4; However, since only
1009          * even-length headers are used, padding can only be 0 or 2
1010          * bytes and we can optimize this a bit. In addition, we must
1011          * not try to remove padding from short control frames that do
1012          * not have payload. */
1013         padsize = padpos & 3;
1014         if (padsize && skb->len>=padpos+padsize+FCS_LEN) {
1015                 memmove(skb->data + padsize, skb->data, padpos);
1016                 skb_pull(skb, padsize);
1017         }
1018
1019         keyix = rx_stats->rs_keyix;
1020
1021         if (!(keyix == ATH9K_RXKEYIX_INVALID) && !decrypt_error &&
1022             ieee80211_has_protected(fc)) {
1023                 rxs->flag |= RX_FLAG_DECRYPTED;
1024         } else if (ieee80211_has_protected(fc)
1025                    && !decrypt_error && skb->len >= hdrlen + 4) {
1026                 keyix = skb->data[hdrlen + 3] >> 6;
1027
1028                 if (test_bit(keyix, common->keymap))
1029                         rxs->flag |= RX_FLAG_DECRYPTED;
1030         }
1031         if (ah->sw_mgmt_crypto &&
1032             (rxs->flag & RX_FLAG_DECRYPTED) &&
1033             ieee80211_is_mgmt(fc))
1034                 /* Use software decrypt for management frames. */
1035                 rxs->flag &= ~RX_FLAG_DECRYPTED;
1036 }
1037
1038 #ifdef CONFIG_ATH9K_DEBUGFS
1039 static s8 fix_rssi_inv_only(u8 rssi_val)
1040 {
1041         if (rssi_val == 128)
1042                 rssi_val = 0;
1043         return (s8) rssi_val;
1044 }
1045 #endif
1046
1047 /* returns 1 if this was a spectral frame, even if not handled. */
1048 static int ath_process_fft(struct ath_softc *sc, struct ieee80211_hdr *hdr,
1049                            struct ath_rx_status *rs, u64 tsf)
1050 {
1051 #ifdef CONFIG_ATH9K_DEBUGFS
1052         struct ath_hw *ah = sc->sc_ah;
1053         u8 bins[SPECTRAL_HT20_NUM_BINS];
1054         u8 *vdata = (u8 *)hdr;
1055         struct fft_sample_ht20 fft_sample;
1056         struct ath_radar_info *radar_info;
1057         struct ath_ht20_mag_info *mag_info;
1058         int len = rs->rs_datalen;
1059         int dc_pos;
1060         u16 length, max_magnitude;
1061
1062         /* AR9280 and before report via ATH9K_PHYERR_RADAR, AR93xx and newer
1063          * via ATH9K_PHYERR_SPECTRAL. Haven't seen ATH9K_PHYERR_FALSE_RADAR_EXT
1064          * yet, but this is supposed to be possible as well.
1065          */
1066         if (rs->rs_phyerr != ATH9K_PHYERR_RADAR &&
1067             rs->rs_phyerr != ATH9K_PHYERR_FALSE_RADAR_EXT &&
1068             rs->rs_phyerr != ATH9K_PHYERR_SPECTRAL)
1069                 return 0;
1070
1071         /* check if spectral scan bit is set. This does not have to be checked
1072          * if received through a SPECTRAL phy error, but shouldn't hurt.
1073          */
1074         radar_info = ((struct ath_radar_info *)&vdata[len]) - 1;
1075         if (!(radar_info->pulse_bw_info & SPECTRAL_SCAN_BITMASK))
1076                 return 0;
1077
1078         /* Variation in the data length is possible and will be fixed later.
1079          * Note that we only support HT20 for now.
1080          *
1081          * TODO: add HT20_40 support as well.
1082          */
1083         if ((len > SPECTRAL_HT20_TOTAL_DATA_LEN + 2) ||
1084             (len < SPECTRAL_HT20_TOTAL_DATA_LEN - 1))
1085                 return 1;
1086
1087         fft_sample.tlv.type = ATH_FFT_SAMPLE_HT20;
1088         length = sizeof(fft_sample) - sizeof(fft_sample.tlv);
1089         fft_sample.tlv.length = __cpu_to_be16(length);
1090
1091         fft_sample.freq = __cpu_to_be16(ah->curchan->chan->center_freq);
1092         fft_sample.rssi = fix_rssi_inv_only(rs->rs_rssi_ctl0);
1093         fft_sample.noise = ah->noise;
1094
1095         switch (len - SPECTRAL_HT20_TOTAL_DATA_LEN) {
1096         case 0:
1097                 /* length correct, nothing to do. */
1098                 memcpy(bins, vdata, SPECTRAL_HT20_NUM_BINS);
1099                 break;
1100         case -1:
1101                 /* first byte missing, duplicate it. */
1102                 memcpy(&bins[1], vdata, SPECTRAL_HT20_NUM_BINS - 1);
1103                 bins[0] = vdata[0];
1104                 break;
1105         case 2:
1106                 /* MAC added 2 extra bytes at bin 30 and 32, remove them. */
1107                 memcpy(bins, vdata, 30);
1108                 bins[30] = vdata[31];
1109                 memcpy(&bins[31], &vdata[33], SPECTRAL_HT20_NUM_BINS - 31);
1110                 break;
1111         case 1:
1112                 /* MAC added 2 extra bytes AND first byte is missing. */
1113                 bins[0] = vdata[0];
1114                 memcpy(&bins[0], vdata, 30);
1115                 bins[31] = vdata[31];
1116                 memcpy(&bins[32], &vdata[33], SPECTRAL_HT20_NUM_BINS - 32);
1117                 break;
1118         default:
1119                 return 1;
1120         }
1121
1122         /* DC value (value in the middle) is the blind spot of the spectral
1123          * sample and invalid, interpolate it.
1124          */
1125         dc_pos = SPECTRAL_HT20_NUM_BINS / 2;
1126         bins[dc_pos] = (bins[dc_pos + 1] + bins[dc_pos - 1]) / 2;
1127
1128         /* mag data is at the end of the frame, in front of radar_info */
1129         mag_info = ((struct ath_ht20_mag_info *)radar_info) - 1;
1130
1131         /* copy raw bins without scaling them */
1132         memcpy(fft_sample.data, bins, SPECTRAL_HT20_NUM_BINS);
1133         fft_sample.max_exp = mag_info->max_exp & 0xf;
1134
1135         max_magnitude = spectral_max_magnitude(mag_info->all_bins);
1136         fft_sample.max_magnitude = __cpu_to_be16(max_magnitude);
1137         fft_sample.max_index = spectral_max_index(mag_info->all_bins);
1138         fft_sample.bitmap_weight = spectral_bitmap_weight(mag_info->all_bins);
1139         fft_sample.tsf = __cpu_to_be64(tsf);
1140
1141         ath_debug_send_fft_sample(sc, &fft_sample.tlv);
1142         return 1;
1143 #else
1144         return 0;
1145 #endif
1146 }
1147
1148 static void ath9k_apply_ampdu_details(struct ath_softc *sc,
1149         struct ath_rx_status *rs, struct ieee80211_rx_status *rxs)
1150 {
1151         if (rs->rs_isaggr) {
1152                 rxs->flag |= RX_FLAG_AMPDU_DETAILS | RX_FLAG_AMPDU_LAST_KNOWN;
1153
1154                 rxs->ampdu_reference = sc->rx.ampdu_ref;
1155
1156                 if (!rs->rs_moreaggr) {
1157                         rxs->flag |= RX_FLAG_AMPDU_IS_LAST;
1158                         sc->rx.ampdu_ref++;
1159                 }
1160
1161                 if (rs->rs_flags & ATH9K_RX_DELIM_CRC_PRE)
1162                         rxs->flag |= RX_FLAG_AMPDU_DELIM_CRC_ERROR;
1163         }
1164 }
1165
1166 int ath_rx_tasklet(struct ath_softc *sc, int flush, bool hp)
1167 {
1168         struct ath_buf *bf;
1169         struct sk_buff *skb = NULL, *requeue_skb, *hdr_skb;
1170         struct ieee80211_rx_status *rxs;
1171         struct ath_hw *ah = sc->sc_ah;
1172         struct ath_common *common = ath9k_hw_common(ah);
1173         struct ieee80211_hw *hw = sc->hw;
1174         struct ieee80211_hdr *hdr;
1175         int retval;
1176         struct ath_rx_status rs;
1177         enum ath9k_rx_qtype qtype;
1178         bool edma = !!(ah->caps.hw_caps & ATH9K_HW_CAP_EDMA);
1179         int dma_type;
1180         u8 rx_status_len = ah->caps.rx_status_len;
1181         u64 tsf = 0;
1182         u32 tsf_lower = 0;
1183         unsigned long flags;
1184         dma_addr_t new_buf_addr;
1185
1186         if (edma)
1187                 dma_type = DMA_BIDIRECTIONAL;
1188         else
1189                 dma_type = DMA_FROM_DEVICE;
1190
1191         qtype = hp ? ATH9K_RX_QUEUE_HP : ATH9K_RX_QUEUE_LP;
1192
1193         tsf = ath9k_hw_gettsf64(ah);
1194         tsf_lower = tsf & 0xffffffff;
1195
1196         do {
1197                 bool decrypt_error = false;
1198
1199                 memset(&rs, 0, sizeof(rs));
1200                 if (edma)
1201                         bf = ath_edma_get_next_rx_buf(sc, &rs, qtype);
1202                 else
1203                         bf = ath_get_next_rx_buf(sc, &rs);
1204
1205                 if (!bf)
1206                         break;
1207
1208                 skb = bf->bf_mpdu;
1209                 if (!skb)
1210                         continue;
1211
1212                 /*
1213                  * Take frame header from the first fragment and RX status from
1214                  * the last one.
1215                  */
1216                 if (sc->rx.frag)
1217                         hdr_skb = sc->rx.frag;
1218                 else
1219                         hdr_skb = skb;
1220
1221                 hdr = (struct ieee80211_hdr *) (hdr_skb->data + rx_status_len);
1222                 rxs = IEEE80211_SKB_RXCB(hdr_skb);
1223                 if (ieee80211_is_beacon(hdr->frame_control)) {
1224                         RX_STAT_INC(rx_beacons);
1225                         if (!is_zero_ether_addr(common->curbssid) &&
1226                             ether_addr_equal(hdr->addr3, common->curbssid))
1227                                 rs.is_mybeacon = true;
1228                         else
1229                                 rs.is_mybeacon = false;
1230                 }
1231                 else
1232                         rs.is_mybeacon = false;
1233
1234                 if (ieee80211_is_data_present(hdr->frame_control) &&
1235                     !ieee80211_is_qos_nullfunc(hdr->frame_control))
1236                         sc->rx.num_pkts++;
1237
1238                 ath_debug_stat_rx(sc, &rs);
1239
1240                 memset(rxs, 0, sizeof(struct ieee80211_rx_status));
1241
1242                 rxs->mactime = (tsf & ~0xffffffffULL) | rs.rs_tstamp;
1243                 if (rs.rs_tstamp > tsf_lower &&
1244                     unlikely(rs.rs_tstamp - tsf_lower > 0x10000000))
1245                         rxs->mactime -= 0x100000000ULL;
1246
1247                 if (rs.rs_tstamp < tsf_lower &&
1248                     unlikely(tsf_lower - rs.rs_tstamp > 0x10000000))
1249                         rxs->mactime += 0x100000000ULL;
1250
1251                 if (rs.rs_phyerr == ATH9K_PHYERR_RADAR)
1252                         ath9k_dfs_process_phyerr(sc, hdr, &rs, rxs->mactime);
1253
1254                 if (rs.rs_status & ATH9K_RXERR_PHY) {
1255                         if (ath_process_fft(sc, hdr, &rs, rxs->mactime)) {
1256                                 RX_STAT_INC(rx_spectral);
1257                                 goto requeue_drop_frag;
1258                         }
1259                 }
1260
1261                 retval = ath9k_rx_skb_preprocess(sc, hdr, &rs, rxs,
1262                                                  &decrypt_error);
1263                 if (retval)
1264                         goto requeue_drop_frag;
1265
1266                 if (rs.is_mybeacon) {
1267                         sc->hw_busy_count = 0;
1268                         ath_start_rx_poll(sc, 3);
1269                 }
1270                 /* Ensure we always have an skb to requeue once we are done
1271                  * processing the current buffer's skb */
1272                 requeue_skb = ath_rxbuf_alloc(common, common->rx_bufsize, GFP_ATOMIC);
1273
1274                 /* If there is no memory we ignore the current RX'd frame,
1275                  * tell hardware it can give us a new frame using the old
1276                  * skb and put it at the tail of the sc->rx.rxbuf list for
1277                  * processing. */
1278                 if (!requeue_skb) {
1279                         RX_STAT_INC(rx_oom_err);
1280                         goto requeue_drop_frag;
1281                 }
1282
1283                 /* We will now give hardware our shiny new allocated skb */
1284                 new_buf_addr = dma_map_single(sc->dev, requeue_skb->data,
1285                                               common->rx_bufsize, dma_type);
1286                 if (unlikely(dma_mapping_error(sc->dev, new_buf_addr))) {
1287                         dev_kfree_skb_any(requeue_skb);
1288                         goto requeue_drop_frag;
1289                 }
1290
1291                 /* Unmap the frame */
1292                 dma_unmap_single(sc->dev, bf->bf_buf_addr,
1293                                  common->rx_bufsize, dma_type);
1294
1295                 bf->bf_mpdu = requeue_skb;
1296                 bf->bf_buf_addr = new_buf_addr;
1297
1298                 skb_put(skb, rs.rs_datalen + ah->caps.rx_status_len);
1299                 if (ah->caps.rx_status_len)
1300                         skb_pull(skb, ah->caps.rx_status_len);
1301
1302                 if (!rs.rs_more)
1303                         ath9k_rx_skb_postprocess(common, hdr_skb, &rs,
1304                                                  rxs, decrypt_error);
1305
1306                 if (rs.rs_more) {
1307                         RX_STAT_INC(rx_frags);
1308                         /*
1309                          * rs_more indicates chained descriptors which can be
1310                          * used to link buffers together for a sort of
1311                          * scatter-gather operation.
1312                          */
1313                         if (sc->rx.frag) {
1314                                 /* too many fragments - cannot handle frame */
1315                                 dev_kfree_skb_any(sc->rx.frag);
1316                                 dev_kfree_skb_any(skb);
1317                                 RX_STAT_INC(rx_too_many_frags_err);
1318                                 skb = NULL;
1319                         }
1320                         sc->rx.frag = skb;
1321                         goto requeue;
1322                 }
1323                 if (rs.rs_status & ATH9K_RXERR_CORRUPT_DESC)
1324                         goto requeue_drop_frag;
1325
1326                 if (sc->rx.frag) {
1327                         int space = skb->len - skb_tailroom(hdr_skb);
1328
1329                         if (pskb_expand_head(hdr_skb, 0, space, GFP_ATOMIC) < 0) {
1330                                 dev_kfree_skb(skb);
1331                                 RX_STAT_INC(rx_oom_err);
1332                                 goto requeue_drop_frag;
1333                         }
1334
1335                         sc->rx.frag = NULL;
1336
1337                         skb_copy_from_linear_data(skb, skb_put(hdr_skb, skb->len),
1338                                                   skb->len);
1339                         dev_kfree_skb_any(skb);
1340                         skb = hdr_skb;
1341                 }
1342
1343
1344                 if (ah->caps.hw_caps & ATH9K_HW_CAP_ANT_DIV_COMB) {
1345
1346                         /*
1347                          * change the default rx antenna if rx diversity
1348                          * chooses the other antenna 3 times in a row.
1349                          */
1350                         if (sc->rx.defant != rs.rs_antenna) {
1351                                 if (++sc->rx.rxotherant >= 3)
1352                                         ath_setdefantenna(sc, rs.rs_antenna);
1353                         } else {
1354                                 sc->rx.rxotherant = 0;
1355                         }
1356
1357                 }
1358
1359                 if (rxs->flag & RX_FLAG_MMIC_STRIPPED)
1360                         skb_trim(skb, skb->len - 8);
1361
1362                 spin_lock_irqsave(&sc->sc_pm_lock, flags);
1363                 if ((sc->ps_flags & (PS_WAIT_FOR_BEACON |
1364                                      PS_WAIT_FOR_CAB |
1365                                      PS_WAIT_FOR_PSPOLL_DATA)) ||
1366                     ath9k_check_auto_sleep(sc))
1367                         ath_rx_ps(sc, skb, rs.is_mybeacon);
1368                 spin_unlock_irqrestore(&sc->sc_pm_lock, flags);
1369
1370                 if ((ah->caps.hw_caps & ATH9K_HW_CAP_ANT_DIV_COMB) && sc->ant_rx == 3)
1371                         ath_ant_comb_scan(sc, &rs);
1372
1373                 ath9k_apply_ampdu_details(sc, &rs, rxs);
1374
1375                 ieee80211_rx(hw, skb);
1376
1377 requeue_drop_frag:
1378                 if (sc->rx.frag) {
1379                         dev_kfree_skb_any(sc->rx.frag);
1380                         sc->rx.frag = NULL;
1381                 }
1382 requeue:
1383                 list_add_tail(&bf->list, &sc->rx.rxbuf);
1384                 if (flush)
1385                         continue;
1386
1387                 if (edma) {
1388                         ath_rx_edma_buf_link(sc, qtype);
1389                 } else {
1390                         ath_rx_buf_relink(sc, bf);
1391                         ath9k_hw_rxena(ah);
1392                 }
1393         } while (1);
1394
1395         if (!(ah->imask & ATH9K_INT_RXEOL)) {
1396                 ah->imask |= (ATH9K_INT_RXEOL | ATH9K_INT_RXORN);
1397                 ath9k_hw_set_interrupts(ah);
1398         }
1399
1400         return 0;
1401 }