drivers/net/rtl8139.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * rtl8139.c : U-Boot driver for the RealTek RTL8139
   4  *
   5  * Masami Komiya (mkomiya@sonare.it)
   6  *
   7  * Most part is taken from rtl8139.c of etherboot
   8  *
   9  */
  10
  11 /* rtl8139.c - etherboot driver for the Realtek 8139 chipset
  12  *
  13  * ported from the linux driver written by Donald Becker
  14  * by Rainer Bawidamann (Rainer.Bawidamann@informatik.uni-ulm.de) 1999
  15  *
  16  * changes to the original driver:
  17  * - removed support for interrupts, switching to polling mode (yuck!)
  18  * - removed support for the 8129 chip (external MII)
  19  */
  20
  21 /*********************************************************************/
  22 /* Revision History                                                  */
  23 /*********************************************************************/
  24
  25 /*
  26  * 28 Dec 2002 ken_yap@users.sourceforge.net (Ken Yap)
  27  *    Put in virt_to_bus calls to allow Etherboot relocation.
  28  *
  29  * 06 Apr 2001 ken_yap@users.sourceforge.net (Ken Yap)
  30  *    Following email from Hyun-Joon Cha, added a disable routine, otherwise
  31  *    NIC remains live and can crash the kernel later.
  32  *
  33  * 4 Feb 2000 espenlaub@informatik.uni-ulm.de (Klaus Espenlaub)
  34  *    Shuffled things around, removed the leftovers from the 8129 support
  35  *    that was in the Linux driver and added a bit more 8139 definitions.
  36  *    Moved the 8K receive buffer to a fixed, available address outside the
  37  *    0x98000-0x9ffff range. This is a bit of a hack, but currently the only
  38  *    way to make room for the Etherboot features that need substantial amounts
  39  *    of code like the ANSI console support. Currently the buffer is just below
  40  *    0x10000, so this even conforms to the tagged boot image specification,
  41  *    which reserves the ranges 0x00000-0x10000 and 0x98000-0xA0000. My
  42  *    interpretation of this "reserved" is that Etherboot may do whatever it
  43  *    likes, as long as its environment is kept intact (like the BIOS
  44  *    variables). Hopefully fixed rtl8139_recv() once and for all. The symptoms
  45  *    were that if Etherboot was left at the boot menu for several minutes, the
  46  *    first eth_poll failed. Seems like I am the only person who does this.
  47  *    First of all I fixed the debugging code and then set out for a long bug
  48  *    hunting session. It took me about a week full time work - poking around
  49  *    various places in the driver, reading Don Becker's and Jeff Garzik's Linux
  50  *    driver and even the FreeBSD driver (what a piece of crap!) - and
  51  *    eventually spotted the nasty thing: the transmit routine was acknowledging
  52  *    each and every interrupt pending, including the RxOverrun and RxFIFIOver
  53  *    interrupts. This confused the RTL8139 thoroughly. It destroyed the
  54  *    Rx ring contents by dumping the 2K FIFO contents right where we wanted to
  55  *    get the next packet. Oh well, what fun.
  56  *
  57  * 18 Jan 2000 mdc@thinguin.org (Marty Connor)
  58  *    Drastically simplified error handling. Basically, if any error
  59  *    in transmission or reception occurs, the card is reset.
  60  *    Also, pointed all transmit descriptors to the same buffer to
  61  *    save buffer space. This should decrease driver size and avoid
  62  *    corruption because of exceeding 32K during runtime.
  63  *
  64  * 28 Jul 1999 (Matthias Meixner - meixner@rbg.informatik.tu-darmstadt.de)
  65  *    rtl8139_recv was quite broken: it used the RxOK interrupt flag instead
  66  *    of the RxBufferEmpty flag which often resulted in very bad
  67  *    transmission performace - below 1kBytes/s.
  68  *
  69  */
  70
  71 #include <common.h>
  72 #include <cpu_func.h>
  73 #include <log.h>
  74 #include <malloc.h>
  75 #include <net.h>
  76 #include <netdev.h>
  77 #include <asm/io.h>
  78 #include <pci.h>
  79 #include <linux/bitops.h>
  80 #include <linux/delay.h>
  81 #include <linux/types.h>
  82
  83 #define RTL_TIMEOUT     100000
  84
  85 /* PCI Tuning Parameters */
  86 /* Threshold is bytes transferred to chip before transmission starts. */
  87 #define TX_FIFO_THRESH 256      /* In bytes, rounded down to 32 byte units. */
  88 #define RX_FIFO_THRESH  4       /* Rx buffer level before first PCI xfer.  */
  89 #define RX_DMA_BURST    4       /* Maximum PCI burst, '4' is 256 bytes */
  90 #define TX_DMA_BURST    4       /* Calculate as 16<<val. */
  91 #define NUM_TX_DESC     4       /* Number of Tx descriptor registers. */
  92 #define TX_BUF_SIZE     ETH_FRAME_LEN   /* FCS is added by the chip */
  93 #define RX_BUF_LEN_IDX 0        /* 0, 1, 2 is allowed - 8,16,32K rx buffer */
  94 #define RX_BUF_LEN (8192 << RX_BUF_LEN_IDX)
  95
  96 #define DEBUG_TX        0       /* set to 1 to enable debug code */
  97 #define DEBUG_RX        0       /* set to 1 to enable debug code */
  98
  99 #define bus_to_phys(devno, a)   pci_mem_to_phys((pci_dev_t)(devno), (a))
 100 #define phys_to_bus(devno, a)   pci_phys_to_mem((pci_dev_t)(devno), (a))
 101
 102 /* Symbolic offsets to registers. */
 103 /* Ethernet hardware address. */
 104 #define RTL_REG_MAC0                            0x00
 105 /* Multicast filter. */
 106 #define RTL_REG_MAR0                            0x08
 107 /* Transmit status (four 32bit registers). */
 108 #define RTL_REG_TXSTATUS0                       0x10
 109 /* Tx descriptors (also four 32bit). */
 110 #define RTL_REG_TXADDR0                         0x20
 111 #define RTL_REG_RXBUF                           0x30
 112 #define RTL_REG_RXEARLYCNT                      0x34
 113 #define RTL_REG_RXEARLYSTATUS                   0x36
 114 #define RTL_REG_CHIPCMD                         0x37
 115 #define RTL_REG_CHIPCMD_CMDRESET                BIT(4)
 116 #define RTL_REG_CHIPCMD_CMDRXENB                BIT(3)
 117 #define RTL_REG_CHIPCMD_CMDTXENB                BIT(2)
 118 #define RTL_REG_CHIPCMD_RXBUFEMPTY              BIT(0)
 119 #define RTL_REG_RXBUFPTR                        0x38
 120 #define RTL_REG_RXBUFADDR                       0x3A
 121 #define RTL_REG_INTRMASK                        0x3C
 122 #define RTL_REG_INTRSTATUS                      0x3E
 123 #define RTL_REG_INTRSTATUS_PCIERR               BIT(15)
 124 #define RTL_REG_INTRSTATUS_PCSTIMEOUT           BIT(14)
 125 #define RTL_REG_INTRSTATUS_CABLELENCHANGE       BIT(13)
 126 #define RTL_REG_INTRSTATUS_RXFIFOOVER           BIT(6)
 127 #define RTL_REG_INTRSTATUS_RXUNDERRUN           BIT(5)
 128 #define RTL_REG_INTRSTATUS_RXOVERFLOW           BIT(4)
 129 #define RTL_REG_INTRSTATUS_TXERR                BIT(3)
 130 #define RTL_REG_INTRSTATUS_TXOK                 BIT(2)
 131 #define RTL_REG_INTRSTATUS_RXERR                BIT(1)
 132 #define RTL_REG_INTRSTATUS_RXOK                 BIT(0)
 133 #define RTL_REG_TXCONFIG                        0x40
 134 #define RTL_REG_RXCONFIG                        0x44
 135 #define RTL_REG_RXCONFIG_RXCFGWRAP              BIT(7)
 136 #define RTL_REG_RXCONFIG_ACCEPTERR              BIT(5)
 137 #define RTL_REG_RXCONFIG_ACCEPTRUNT             BIT(4)
 138 #define RTL_REG_RXCONFIG_ACCEPTBROADCAST        BIT(3)
 139 #define RTL_REG_RXCONFIG_ACCEPTMULTICAST        BIT(2)
 140 #define RTL_REG_RXCONFIG_ACCEPTMYPHYS           BIT(1)
 141 #define RTL_REG_RXCONFIG_ACCEPTALLPHYS          BIT(0)
 142 /* general-purpose counter. */
 143 #define RTL_REG_TIMER                           0x48
 144 /* 24 bits valid, write clears. */
 145 #define RTL_REG_RXMISSED                        0x4C
 146 #define RTL_REG_CFG9346                         0x50
 147 #define RTL_REG_CONFIG0                         0x51
 148 #define RTL_REG_CONFIG1                         0x52
 149 /* intr if gp counter reaches this value */
 150 #define RTL_REG_TIMERINTRREG                    0x54
 151 #define RTL_REG_MEDIASTATUS                     0x58
 152 #define RTL_REG_MEDIASTATUS_MSRTXFLOWENABLE     BIT(7)
 153 #define RTL_REG_MEDIASTATUS_MSRRXFLOWENABLE     BIT(6)
 154 #define RTL_REG_MEDIASTATUS_MSRSPEED10          BIT(3)
 155 #define RTL_REG_MEDIASTATUS_MSRLINKFAIL         BIT(2)
 156 #define RTL_REG_MEDIASTATUS_MSRRXPAUSEFLAG      BIT(1)
 157 #define RTL_REG_MEDIASTATUS_MSRTXPAUSEFLAG      BIT(0)
 158 #define RTL_REG_CONFIG3                         0x59
 159 #define RTL_REG_MULTIINTR                       0x5C
 160 /* revision of the RTL8139 chip */
 161 #define RTL_REG_REVISIONID                      0x5E
 162 #define RTL_REG_TXSUMMARY                       0x60
 163 #define RTL_REG_MII_BMCR                        0x62
 164 #define RTL_REG_MII_BMSR                        0x64
 165 #define RTL_REG_NWAYADVERT                      0x66
 166 #define RTL_REG_NWAYLPAR                        0x68
 167 #define RTL_REG_NWAYEXPANSION                   0x6A
 168 #define RTL_REG_DISCONNECTCNT                   0x6C
 169 #define RTL_REG_FALSECARRIERCNT                 0x6E
 170 #define RTL_REG_NWAYTESTREG                     0x70
 171 /* packet received counter */
 172 #define RTL_REG_RXCNT                           0x72
 173 /* chip status and configuration register */
 174 #define RTL_REG_CSCR                            0x74
 175 #define RTL_REG_PHYPARM1                        0x78
 176 #define RTL_REG_TWISTERPARM                     0x7c
 177 /* undocumented */
 178 #define RTL_REG_PHYPARM2                        0x80
 179 /*
 180  * from 0x84 onwards are a number of power management/wakeup frame
 181  * definitions we will probably never need to know about.
 182  */
 183
 184 #define RTL_STS_RXMULTICAST                     BIT(15)
 185 #define RTL_STS_RXPHYSICAL                      BIT(14)
 186 #define RTL_STS_RXBROADCAST                     BIT(13)
 187 #define RTL_STS_RXBADSYMBOL                     BIT(5)
 188 #define RTL_STS_RXRUNT                          BIT(4)
 189 #define RTL_STS_RXTOOLONG                       BIT(3)
 190 #define RTL_STS_RXCRCERR                        BIT(2)
 191 #define RTL_STS_RXBADALIGN                      BIT(1)
 192 #define RTL_STS_RXSTATUSOK                      BIT(0)
 193
 194 static unsigned int cur_rx, cur_tx;
 195
 196 /* The RTL8139 can only transmit from a contiguous, aligned memory block.  */
 197 static unsigned char tx_buffer[TX_BUF_SIZE] __aligned(4);
 198 static unsigned char rx_ring[RX_BUF_LEN + 16] __aligned(4);
 199
 200 /* Serial EEPROM section. */
 201
 202 /*  EEPROM_Ctrl bits. */
 203 #define EE_SHIFT_CLK    0x04    /* EEPROM shift clock. */
 204 #define EE_CS           0x08    /* EEPROM chip select. */
 205 #define EE_DATA_WRITE   0x02    /* EEPROM chip data in. */
 206 #define EE_WRITE_0      0x00
 207 #define EE_WRITE_1      0x02
 208 #define EE_DATA_READ    0x01    /* EEPROM chip data out. */
 209 #define EE_ENB          (0x80 | EE_CS)
 210
 211 /* The EEPROM commands include the alway-set leading bit. */
 212 #define EE_WRITE_CMD    5
 213 #define EE_READ_CMD     6
 214 #define EE_ERASE_CMD    7
 215
 216 static void rtl8139_eeprom_delay(uintptr_t regbase)
 217 {
 218         /*
 219          * Delay between EEPROM clock transitions.
 220          * No extra delay is needed with 33MHz PCI, but 66MHz may change this.
 221          */
 222         inl(regbase + RTL_REG_CFG9346);
 223 }
 224
 225 static int rtl8139_read_eeprom(struct eth_device *dev,
 226                                unsigned int location, unsigned int addr_len)
 227 {
 228         unsigned int read_cmd = location | (EE_READ_CMD << addr_len);
 229         uintptr_t ee_addr = dev->iobase + RTL_REG_CFG9346;
 230         unsigned int retval = 0;
 231         u8 dataval;
 232         int i;
 233
 234         outb(EE_ENB & ~EE_CS, ee_addr);
 235         outb(EE_ENB, ee_addr);
 236         rtl8139_eeprom_delay(dev->iobase);
 237
 238         /* Shift the read command bits out. */
 239         for (i = 4 + addr_len; i >= 0; i--) {
 240                 dataval = (read_cmd & BIT(i)) ? EE_DATA_WRITE : 0;
 241                 outb(EE_ENB | dataval, ee_addr);
 242                 rtl8139_eeprom_delay(dev->iobase);
 243                 outb(EE_ENB | dataval | EE_SHIFT_CLK, ee_addr);
 244                 rtl8139_eeprom_delay(dev->iobase);
 245         }
 246
 247         outb(EE_ENB, ee_addr);
 248         rtl8139_eeprom_delay(dev->iobase);
 249
 250         for (i = 16; i > 0; i--) {
 251                 outb(EE_ENB | EE_SHIFT_CLK, ee_addr);
 252                 rtl8139_eeprom_delay(dev->iobase);
 253                 retval <<= 1;
 254                 retval |= inb(ee_addr) & EE_DATA_READ;
 255                 outb(EE_ENB, ee_addr);
 256                 rtl8139_eeprom_delay(dev->iobase);
 257         }
 258
 259         /* Terminate the EEPROM access. */
 260         outb(~EE_CS, ee_addr);
 261         rtl8139_eeprom_delay(dev->iobase);
 262
 263         return retval;
 264 }
 265
 266 static const unsigned int rtl8139_rx_config =
 267         (RX_BUF_LEN_IDX << 11) |
 268         (RX_FIFO_THRESH << 13) |
 269         (RX_DMA_BURST << 8);
 270
 271 static void rtl8139_set_rx_mode(struct eth_device *dev)
 272 {
 273         /* !IFF_PROMISC */
 274         unsigned int rx_mode = RTL_REG_RXCONFIG_ACCEPTBROADCAST |
 275                                RTL_REG_RXCONFIG_ACCEPTMULTICAST |
 276                                RTL_REG_RXCONFIG_ACCEPTMYPHYS;
 277
 278         outl(rtl8139_rx_config | rx_mode, dev->iobase + RTL_REG_RXCONFIG);
 279
 280         outl(0xffffffff, dev->iobase + RTL_REG_MAR0 + 0);
 281         outl(0xffffffff, dev->iobase + RTL_REG_MAR0 + 4);
 282 }
 283
 284 static void rtl8139_hw_reset(struct eth_device *dev)
 285 {
 286         u8 reg;
 287         int i;
 288
 289         outb(RTL_REG_CHIPCMD_CMDRESET, dev->iobase + RTL_REG_CHIPCMD);
 290
 291         /* Give the chip 10ms to finish the reset. */
 292         for (i = 0; i < 100; i++) {
 293                 reg = inb(dev->iobase + RTL_REG_CHIPCMD);
 294                 if (!(reg & RTL_REG_CHIPCMD_CMDRESET))
 295                         break;
 296
 297                 udelay(100);
 298         }
 299 }
 300
 301 static void rtl8139_reset(struct eth_device *dev)
 302 {
 303         int i;
 304
 305         cur_rx = 0;
 306         cur_tx = 0;
 307
 308         rtl8139_hw_reset(dev);
 309
 310         for (i = 0; i < ETH_ALEN; i++)
 311                 outb(dev->enetaddr[i], dev->iobase + RTL_REG_MAC0 + i);
 312
 313         /* Must enable Tx/Rx before setting transfer thresholds! */
 314         outb(RTL_REG_CHIPCMD_CMDRXENB | RTL_REG_CHIPCMD_CMDTXENB,
 315              dev->iobase + RTL_REG_CHIPCMD);
 316
 317         /* accept no frames yet! */
 318         outl(rtl8139_rx_config, dev->iobase + RTL_REG_RXCONFIG);
 319         outl((TX_DMA_BURST << 8) | 0x03000000, dev->iobase + RTL_REG_TXCONFIG);
 320
 321         /*
 322          * The Linux driver changes RTL_REG_CONFIG1 here to use a different
 323          * LED pattern for half duplex or full/autodetect duplex (for
 324          * full/autodetect, the outputs are TX/RX, Link10/100, FULL, while
 325          * for half duplex it uses TX/RX, Link100, Link10).  This is messy,
 326          * because it doesn't match the inscription on the mounting bracket.
 327          * It should not be changed from the configuration EEPROM default,
 328          * because the card manufacturer should have set that to match the
 329          * card.
 330          */
 331         debug_cond(DEBUG_RX, "rx ring address is %p\n", rx_ring);
 332
 333         flush_cache((unsigned long)rx_ring, RX_BUF_LEN);
 334         outl(phys_to_bus(dev->priv, (int)rx_ring), dev->iobase + RTL_REG_RXBUF);
 335
 336         /*
 337          * If we add multicast support, the RTL_REG_MAR0 register would have
 338          * to be initialized to 0xffffffffffffffff (two 32 bit accesses).
 339          * Etherboot only needs broadcast (for ARP/RARP/BOOTP/DHCP) and
 340          * unicast.
 341          */
 342         outb(RTL_REG_CHIPCMD_CMDRXENB | RTL_REG_CHIPCMD_CMDTXENB,
 343              dev->iobase + RTL_REG_CHIPCMD);
 344
 345         outl(rtl8139_rx_config, dev->iobase + RTL_REG_RXCONFIG);
 346
 347         /* Start the chip's Tx and Rx process. */
 348         outl(0, dev->iobase + RTL_REG_RXMISSED);
 349
 350         rtl8139_set_rx_mode(dev);
 351
 352         /* Disable all known interrupts by setting the interrupt mask. */
 353         outw(0, dev->iobase + RTL_REG_INTRMASK);
 354 }
 355
 356 static int rtl8139_send(struct eth_device *dev, void *packet, int length)
 357 {
 358         unsigned int len = length;
 359         unsigned long txstatus;
 360         unsigned int status;
 361         int i = 0;
 362
 363         memcpy(tx_buffer, packet, length);
 364
 365         debug_cond(DEBUG_TX, "sending %d bytes\n", len);
 366
 367         /*
 368          * Note: RTL8139 doesn't auto-pad, send minimum payload (another 4
 369          * bytes are sent automatically for the FCS, totalling to 64 bytes).
 370          */
 371         while (len < ETH_ZLEN)
 372                 tx_buffer[len++] = '\0';
 373
 374         flush_cache((unsigned long)tx_buffer, length);
 375         outl(phys_to_bus(dev->priv, (unsigned long)tx_buffer),
 376              dev->iobase + RTL_REG_TXADDR0 + cur_tx * 4);
 377         outl(((TX_FIFO_THRESH << 11) & 0x003f0000) | len,
 378              dev->iobase + RTL_REG_TXSTATUS0 + cur_tx * 4);
 379
 380         do {
 381                 status = inw(dev->iobase + RTL_REG_INTRSTATUS);
 382                 /*
 383                  * Only acknlowledge interrupt sources we can properly
 384                  * handle here - the RTL_REG_INTRSTATUS_RXOVERFLOW/
 385                  * RTL_REG_INTRSTATUS_RXFIFOOVER MUST be handled in the
 386                  * rtl8139_recv() function.
 387                  */
 388                 status &= RTL_REG_INTRSTATUS_TXOK | RTL_REG_INTRSTATUS_TXERR |
 389                           RTL_REG_INTRSTATUS_PCIERR;
 390                 outw(status, dev->iobase + RTL_REG_INTRSTATUS);
 391                 if (status)
 392                         break;
 393
 394                 udelay(10);
 395         } while (i++ < RTL_TIMEOUT);
 396
 397         txstatus = inl(dev->iobase + RTL_REG_TXSTATUS0 + cur_tx * 4);
 398
 399         if (!(status & RTL_REG_INTRSTATUS_TXOK)) {
 400                 debug_cond(DEBUG_TX,
 401                            "tx timeout/error (%d usecs), status %hX txstatus %lX\n",
 402                            10 * i, status, txstatus);
 403
 404                 rtl8139_reset(dev);
 405
 406                 return 0;
 407         }
 408
 409         cur_tx = (cur_tx + 1) % NUM_TX_DESC;
 410
 411         debug_cond(DEBUG_TX, "tx done, status %hX txstatus %lX\n",
 412                    status, txstatus);
 413
 414         return length;
 415 }
 416
 417 static int rtl8139_recv(struct eth_device *dev)
 418 {
 419         const unsigned int rxstat = RTL_REG_INTRSTATUS_RXFIFOOVER |
 420                                     RTL_REG_INTRSTATUS_RXOVERFLOW |
 421                                     RTL_REG_INTRSTATUS_RXOK;
 422         unsigned int rx_size, rx_status;
 423         unsigned int ring_offs;
 424         unsigned int status;
 425         int length = 0;
 426
 427         if (inb(dev->iobase + RTL_REG_CHIPCMD) & RTL_REG_CHIPCMD_RXBUFEMPTY)
 428                 return 0;
 429
 430         status = inw(dev->iobase + RTL_REG_INTRSTATUS);
 431         /* See below for the rest of the interrupt acknowledges.  */
 432         outw(status & ~rxstat, dev->iobase + RTL_REG_INTRSTATUS);
 433
 434         debug_cond(DEBUG_RX, "%s: int %hX ", __func__, status);
 435
 436         ring_offs = cur_rx % RX_BUF_LEN;
 437         /* ring_offs is guaranteed being 4-byte aligned */
 438         rx_status = le32_to_cpu(*(unsigned int *)(rx_ring + ring_offs));
 439         rx_size = rx_status >> 16;
 440         rx_status &= 0xffff;
 441
 442         if ((rx_status & (RTL_STS_RXBADSYMBOL | RTL_STS_RXRUNT |
 443                           RTL_STS_RXTOOLONG | RTL_STS_RXCRCERR |
 444                           RTL_STS_RXBADALIGN)) ||
 445             (rx_size < ETH_ZLEN) ||
 446             (rx_size > ETH_FRAME_LEN + 4)) {
 447                 printf("rx error %hX\n", rx_status);
 448                 /* this clears all interrupts still pending */
 449                 rtl8139_reset(dev);
 450                 return 0;
 451         }
 452
 453         /* Received a good packet */
 454         length = rx_size - 4;   /* no one cares about the FCS */
 455         if (ring_offs + 4 + rx_size - 4 > RX_BUF_LEN) {
 456                 unsigned char rxdata[RX_BUF_LEN];
 457                 int semi_count = RX_BUF_LEN - ring_offs - 4;
 458
 459                 memcpy(rxdata, rx_ring + ring_offs + 4, semi_count);
 460                 memcpy(&rxdata[semi_count], rx_ring,
 461                        rx_size - 4 - semi_count);
 462
 463                 net_process_received_packet(rxdata, length);
 464                 debug_cond(DEBUG_RX, "rx packet %d+%d bytes",
 465                            semi_count, rx_size - 4 - semi_count);
 466         } else {
 467                 net_process_received_packet(rx_ring + ring_offs + 4, length);
 468                 debug_cond(DEBUG_RX, "rx packet %d bytes", rx_size - 4);
 469         }
 470         flush_cache((unsigned long)rx_ring, RX_BUF_LEN);
 471
 472         cur_rx = ROUND(cur_rx + rx_size + 4, 4);
 473         outw(cur_rx - 16, dev->iobase + RTL_REG_RXBUFPTR);
 474         /*
 475          * See RTL8139 Programming Guide V0.1 for the official handling of
 476          * Rx overflow situations. The document itself contains basically
 477          * no usable information, except for a few exception handling rules.
 478          */
 479         outw(status & rxstat, dev->iobase + RTL_REG_INTRSTATUS);
 480
 481         return length;
 482 }
 483
 484 static int rtl8139_init(struct eth_device *dev, bd_t *bis)
 485 {
 486         unsigned short *ap = (unsigned short *)dev->enetaddr;
 487         int addr_len, i;
 488         u8 reg;
 489
 490         /* Bring the chip out of low-power mode. */
 491         outb(0x00, dev->iobase + RTL_REG_CONFIG1);
 492
 493         addr_len = rtl8139_read_eeprom(dev, 0, 8) == 0x8129 ? 8 : 6;
 494         for (i = 0; i < 3; i++)
 495                 *ap++ = le16_to_cpu(rtl8139_read_eeprom(dev, i + 7, addr_len));
 496
 497         rtl8139_reset(dev);
 498
 499         reg = inb(dev->iobase + RTL_REG_MEDIASTATUS);
 500         if (reg & RTL_REG_MEDIASTATUS_MSRLINKFAIL) {
 501                 printf("Cable not connected or other link failure\n");
 502                 return -1;
 503         }
 504
 505         return 0;
 506 }
 507
 508 static void rtl8139_stop(struct eth_device *dev)
 509 {
 510         rtl8139_hw_reset(dev);
 511 }
 512
 513 static int rtl8139_bcast_addr(struct eth_device *dev, const u8 *bcast_mac,
 514                               int join)
 515 {
 516         return 0;
 517 }
 518
 519 static void rtl8139_name(char *str, int card_number)
 520 {
 521         sprintf(str, "RTL8139#%u", card_number);
 522 }
 523
 524 static struct pci_device_id supported[] = {
 525         { PCI_VENDOR_ID_REALTEK, PCI_DEVICE_ID_REALTEK_8139 },
 526         { PCI_VENDOR_ID_DLINK, PCI_DEVICE_ID_DLINK_8139 },
 527         { }
 528 };
 529
 530 int rtl8139_initialize(bd_t *bis)
 531 {
 532         struct eth_device *dev;
 533         int card_number = 0;
 534         pci_dev_t devno;
 535         int idx = 0;
 536         u32 iobase;
 537
 538         while (1) {
 539                 /* Find RTL8139 */
 540                 devno = pci_find_devices(supported, idx++);
 541                 if (devno < 0)
 542                         break;
 543
 544                 pci_read_config_dword(devno, PCI_BASE_ADDRESS_1, &iobase);
 545                 iobase &= ~0xf;
 546
 547                 debug("rtl8139: REALTEK RTL8139 @0x%x\n", iobase);
 548
 549                 dev = calloc(1, sizeof(*dev));
 550                 if (!dev) {
 551                         printf("Can not allocate memory of rtl8139\n");
 552                         break;
 553                 }
 554
 555                 rtl8139_name(dev->name, card_number);
 556
 557                 dev->priv = (void *)devno;
 558                 dev->iobase = (unsigned long)bus_to_phys(devno, iobase);
 559                 dev->init = rtl8139_init;
 560                 dev->halt = rtl8139_stop;
 561                 dev->send = rtl8139_send;
 562                 dev->recv = rtl8139_recv;
 563                 dev->mcast = rtl8139_bcast_addr;
 564
 565                 eth_register(dev);
 566
 567                 card_number++;
 568
 569                 pci_write_config_byte(devno, PCI_LATENCY_TIMER, 0x20);
 570
 571                 udelay(10 * 1000);
 572         }
 573
 574         return card_number;
 575 }