drivers/net/macb.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2005-2006 Atmel Corporation
   4  */
   5 #include <common.h>
   6 #include <clk.h>
   7 #include <cpu_func.h>
   8 #include <dm.h>
   9 #include <log.h>
  10 #include <asm/global_data.h>
  11 #include <linux/delay.h>
  12
  13 /*
  14  * The u-boot networking stack is a little weird.  It seems like the
  15  * networking core allocates receive buffers up front without any
  16  * regard to the hardware that's supposed to actually receive those
  17  * packets.
  18  *
  19  * The MACB receives packets into 128-byte receive buffers, so the
  20  * buffers allocated by the core isn't very practical to use.  We'll
  21  * allocate our own, but we need one such buffer in case a packet
  22  * wraps around the DMA ring so that we have to copy it.
  23  *
  24  * Therefore, define CONFIG_SYS_RX_ETH_BUFFER to 1 in the board-specific
  25  * configuration header.  This way, the core allocates one RX buffer
  26  * and one TX buffer, each of which can hold a ethernet packet of
  27  * maximum size.
  28  *
  29  * For some reason, the networking core unconditionally specifies a
  30  * 32-byte packet "alignment" (which really should be called
  31  * "padding").  MACB shouldn't need that, but we'll refrain from any
  32  * core modifications here...
  33  */
  34
  35 #include <net.h>
  36 #ifndef CONFIG_DM_ETH
  37 #include <netdev.h>
  38 #endif
  39 #include <malloc.h>
  40 #include <miiphy.h>
  41
  42 #include <linux/mii.h>
  43 #include <asm/io.h>
  44 #include <linux/dma-mapping.h>
  45 #include <asm/arch/clk.h>
  46 #include <linux/errno.h>
  47
  48 #include "macb.h"
  49
  50 DECLARE_GLOBAL_DATA_PTR;
  51
  52 /*
  53  * These buffer sizes must be power of 2 and divisible
  54  * by RX_BUFFER_MULTIPLE
  55  */
  56 #define MACB_RX_BUFFER_SIZE             128
  57 #define GEM_RX_BUFFER_SIZE              2048
  58 #define RX_BUFFER_MULTIPLE              64
  59
  60 #define MACB_RX_RING_SIZE               32
  61 #define MACB_TX_RING_SIZE               16
  62
  63 #define MACB_TX_TIMEOUT         1000
  64 #define MACB_AUTONEG_TIMEOUT    5000000
  65
  66 #ifdef CONFIG_MACB_ZYNQ
  67 /* INCR4 AHB bursts */
  68 #define MACB_ZYNQ_GEM_DMACR_BLENGTH             0x00000004
  69 /* Use full configured addressable space (8 Kb) */
  70 #define MACB_ZYNQ_GEM_DMACR_RXSIZE              0x00000300
  71 /* Use full configured addressable space (4 Kb) */
  72 #define MACB_ZYNQ_GEM_DMACR_TXSIZE              0x00000400
  73 /* Set RXBUF with use of 128 byte */
  74 #define MACB_ZYNQ_GEM_DMACR_RXBUF               0x00020000
  75 #define MACB_ZYNQ_GEM_DMACR_INIT \
  76                                 (MACB_ZYNQ_GEM_DMACR_BLENGTH | \
  77                                 MACB_ZYNQ_GEM_DMACR_RXSIZE | \
  78                                 MACB_ZYNQ_GEM_DMACR_TXSIZE | \
  79                                 MACB_ZYNQ_GEM_DMACR_RXBUF)
  80 #endif
  81
  82 struct macb_dma_desc {
  83         u32     addr;
  84         u32     ctrl;
  85 };
  86
  87 struct macb_dma_desc_64 {
  88         u32 addrh;
  89         u32 unused;
  90 };
  91
  92 #define HW_DMA_CAP_32B          0
  93 #define HW_DMA_CAP_64B          1
  94
  95 #define DMA_DESC_SIZE           16
  96 #define DMA_DESC_BYTES(n)       ((n) * DMA_DESC_SIZE)
  97 #define MACB_TX_DMA_DESC_SIZE   (DMA_DESC_BYTES(MACB_TX_RING_SIZE))
  98 #define MACB_RX_DMA_DESC_SIZE   (DMA_DESC_BYTES(MACB_RX_RING_SIZE))
  99 #define MACB_TX_DUMMY_DMA_DESC_SIZE     (DMA_DESC_BYTES(1))
 100
 101 #define RXBUF_FRMLEN_MASK       0x00000fff
 102 #define TXBUF_FRMLEN_MASK       0x000007ff
 103
 104 struct macb_device {
 105         void                    *regs;
 106
 107         bool                    is_big_endian;
 108
 109         const struct macb_config *config;
 110
 111         unsigned int            rx_tail;
 112         unsigned int            tx_head;
 113         unsigned int            tx_tail;
 114         unsigned int            next_rx_tail;
 115         bool                    wrapped;
 116
 117         void                    *rx_buffer;
 118         void                    *tx_buffer;
 119         struct macb_dma_desc    *rx_ring;
 120         struct macb_dma_desc    *tx_ring;
 121         size_t                  rx_buffer_size;
 122
 123         unsigned long           rx_buffer_dma;
 124         unsigned long           rx_ring_dma;
 125         unsigned long           tx_ring_dma;
 126
 127         struct macb_dma_desc    *dummy_desc;
 128         unsigned long           dummy_desc_dma;
 129
 130         const struct device     *dev;
 131 #ifndef CONFIG_DM_ETH
 132         struct eth_device       netdev;
 133 #endif
 134         unsigned short          phy_addr;
 135         struct mii_dev          *bus;
 136 #ifdef CONFIG_PHYLIB
 137         struct phy_device       *phydev;
 138 #endif
 139
 140 #ifdef CONFIG_DM_ETH
 141 #ifdef CONFIG_CLK
 142         unsigned long           pclk_rate;
 143 #endif
 144         phy_interface_t         phy_interface;
 145 #endif
 146 };
 147
 148 struct macb_usrio_cfg {
 149         unsigned int            mii;
 150         unsigned int            rmii;
 151         unsigned int            rgmii;
 152         unsigned int            clken;
 153 };
 154
 155 struct macb_config {
 156         unsigned int            dma_burst_length;
 157         unsigned int            hw_dma_cap;
 158         unsigned int            caps;
 159
 160         int                     (*clk_init)(struct udevice *dev, ulong rate);
 161         const struct macb_usrio_cfg     *usrio;
 162 };
 163
 164 #ifndef CONFIG_DM_ETH
 165 #define to_macb(_nd) container_of(_nd, struct macb_device, netdev)
 166 #endif
 167
 168 static int macb_is_gem(struct macb_device *macb)
 169 {
 170         return MACB_BFEXT(IDNUM, macb_readl(macb, MID)) >= 0x2;
 171 }
 172
 173 #ifndef cpu_is_sama5d2
 174 #define cpu_is_sama5d2() 0
 175 #endif
 176
 177 #ifndef cpu_is_sama5d4
 178 #define cpu_is_sama5d4() 0
 179 #endif
 180
 181 static int gem_is_gigabit_capable(struct macb_device *macb)
 182 {
 183         /*
 184          * The GEM controllers embedded in SAMA5D2 and SAMA5D4 are
 185          * configured to support only 10/100.
 186          */
 187         return macb_is_gem(macb) && !cpu_is_sama5d2() && !cpu_is_sama5d4();
 188 }
 189
 190 static void macb_mdio_write(struct macb_device *macb, u8 phy_adr, u8 reg,
 191                             u16 value)
 192 {
 193         unsigned long netctl;
 194         unsigned long netstat;
 195         unsigned long frame;
 196
 197         netctl = macb_readl(macb, NCR);
 198         netctl |= MACB_BIT(MPE);
 199         macb_writel(macb, NCR, netctl);
 200
 201         frame = (MACB_BF(SOF, 1)
 202                  | MACB_BF(RW, 1)
 203                  | MACB_BF(PHYA, phy_adr)
 204                  | MACB_BF(REGA, reg)
 205                  | MACB_BF(CODE, 2)
 206                  | MACB_BF(DATA, value));
 207         macb_writel(macb, MAN, frame);
 208
 209         do {
 210                 netstat = macb_readl(macb, NSR);
 211         } while (!(netstat & MACB_BIT(IDLE)));
 212
 213         netctl = macb_readl(macb, NCR);
 214         netctl &= ~MACB_BIT(MPE);
 215         macb_writel(macb, NCR, netctl);
 216 }
 217
 218 static u16 macb_mdio_read(struct macb_device *macb, u8 phy_adr, u8 reg)
 219 {
 220         unsigned long netctl;
 221         unsigned long netstat;
 222         unsigned long frame;
 223
 224         netctl = macb_readl(macb, NCR);
 225         netctl |= MACB_BIT(MPE);
 226         macb_writel(macb, NCR, netctl);
 227
 228         frame = (MACB_BF(SOF, 1)
 229                  | MACB_BF(RW, 2)
 230                  | MACB_BF(PHYA, phy_adr)
 231                  | MACB_BF(REGA, reg)
 232                  | MACB_BF(CODE, 2));
 233         macb_writel(macb, MAN, frame);
 234
 235         do {
 236                 netstat = macb_readl(macb, NSR);
 237         } while (!(netstat & MACB_BIT(IDLE)));
 238
 239         frame = macb_readl(macb, MAN);
 240
 241         netctl = macb_readl(macb, NCR);
 242         netctl &= ~MACB_BIT(MPE);
 243         macb_writel(macb, NCR, netctl);
 244
 245         return MACB_BFEXT(DATA, frame);
 246 }
 247
 248 void __weak arch_get_mdio_control(const char *name)
 249 {
 250         return;
 251 }
 252
 253 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
 254
 255 int macb_miiphy_read(struct mii_dev *bus, int phy_adr, int devad, int reg)
 256 {
 257         u16 value = 0;
 258 #ifdef CONFIG_DM_ETH
 259         struct udevice *dev = eth_get_dev_by_name(bus->name);
 260         struct macb_device *macb = dev_get_priv(dev);
 261 #else
 262         struct eth_device *dev = eth_get_dev_by_name(bus->name);
 263         struct macb_device *macb = to_macb(dev);
 264 #endif
 265
 266         arch_get_mdio_control(bus->name);
 267         value = macb_mdio_read(macb, phy_adr, reg);
 268
 269         return value;
 270 }
 271
 272 int macb_miiphy_write(struct mii_dev *bus, int phy_adr, int devad, int reg,
 273                       u16 value)
 274 {
 275 #ifdef CONFIG_DM_ETH
 276         struct udevice *dev = eth_get_dev_by_name(bus->name);
 277         struct macb_device *macb = dev_get_priv(dev);
 278 #else
 279         struct eth_device *dev = eth_get_dev_by_name(bus->name);
 280         struct macb_device *macb = to_macb(dev);
 281 #endif
 282
 283         arch_get_mdio_control(bus->name);
 284         macb_mdio_write(macb, phy_adr, reg, value);
 285
 286         return 0;
 287 }
 288 #endif
 289
 290 #define RX      1
 291 #define TX      0
 292 static inline void macb_invalidate_ring_desc(struct macb_device *macb, bool rx)
 293 {
 294         if (rx)
 295                 invalidate_dcache_range(macb->rx_ring_dma,
 296                         ALIGN(macb->rx_ring_dma + MACB_RX_DMA_DESC_SIZE,
 297                               PKTALIGN));
 298         else
 299                 invalidate_dcache_range(macb->tx_ring_dma,
 300                         ALIGN(macb->tx_ring_dma + MACB_TX_DMA_DESC_SIZE,
 301                               PKTALIGN));
 302 }
 303
 304 static inline void macb_flush_ring_desc(struct macb_device *macb, bool rx)
 305 {
 306         if (rx)
 307                 flush_dcache_range(macb->rx_ring_dma, macb->rx_ring_dma +
 308                                    ALIGN(MACB_RX_DMA_DESC_SIZE, PKTALIGN));
 309         else
 310                 flush_dcache_range(macb->tx_ring_dma, macb->tx_ring_dma +
 311                                    ALIGN(MACB_TX_DMA_DESC_SIZE, PKTALIGN));
 312 }
 313
 314 static inline void macb_flush_rx_buffer(struct macb_device *macb)
 315 {
 316         flush_dcache_range(macb->rx_buffer_dma, macb->rx_buffer_dma +
 317                            ALIGN(macb->rx_buffer_size * MACB_RX_RING_SIZE,
 318                                  PKTALIGN));
 319 }
 320
 321 static inline void macb_invalidate_rx_buffer(struct macb_device *macb)
 322 {
 323         invalidate_dcache_range(macb->rx_buffer_dma, macb->rx_buffer_dma +
 324                                 ALIGN(macb->rx_buffer_size * MACB_RX_RING_SIZE,
 325                                       PKTALIGN));
 326 }
 327
 328 #if defined(CONFIG_CMD_NET)
 329
 330 static struct macb_dma_desc_64 *macb_64b_desc(struct macb_dma_desc *desc)
 331 {
 332         return (struct macb_dma_desc_64 *)((void *)desc
 333                 + sizeof(struct macb_dma_desc));
 334 }
 335
 336 static void macb_set_addr(struct macb_device *macb, struct macb_dma_desc *desc,
 337                           ulong addr)
 338 {
 339         struct macb_dma_desc_64 *desc_64;
 340
 341         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 342                 desc_64 = macb_64b_desc(desc);
 343                 desc_64->addrh = upper_32_bits(addr);
 344         }
 345         desc->addr = lower_32_bits(addr);
 346 }
 347
 348 static int _macb_send(struct macb_device *macb, const char *name, void *packet,
 349                       int length)
 350 {
 351         unsigned long paddr, ctrl;
 352         unsigned int tx_head = macb->tx_head;
 353         int i;
 354
 355         paddr = dma_map_single(packet, length, DMA_TO_DEVICE);
 356
 357         ctrl = length & TXBUF_FRMLEN_MASK;
 358         ctrl |= MACB_BIT(TX_LAST);
 359         if (tx_head == (MACB_TX_RING_SIZE - 1)) {
 360                 ctrl |= MACB_BIT(TX_WRAP);
 361                 macb->tx_head = 0;
 362         } else {
 363                 macb->tx_head++;
 364         }
 365
 366         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 367                 tx_head = tx_head * 2;
 368
 369         macb->tx_ring[tx_head].ctrl = ctrl;
 370         macb_set_addr(macb, &macb->tx_ring[tx_head], paddr);
 371
 372         barrier();
 373         macb_flush_ring_desc(macb, TX);
 374         macb_writel(macb, NCR, MACB_BIT(TE) | MACB_BIT(RE) | MACB_BIT(TSTART));
 375
 376         /*
 377          * I guess this is necessary because the networking core may
 378          * re-use the transmit buffer as soon as we return...
 379          */
 380         for (i = 0; i <= MACB_TX_TIMEOUT; i++) {
 381                 barrier();
 382                 macb_invalidate_ring_desc(macb, TX);
 383                 ctrl = macb->tx_ring[tx_head].ctrl;
 384                 if (ctrl & MACB_BIT(TX_USED))
 385                         break;
 386                 udelay(1);
 387         }
 388
 389         dma_unmap_single(paddr, length, DMA_TO_DEVICE);
 390
 391         if (i <= MACB_TX_TIMEOUT) {
 392                 if (ctrl & MACB_BIT(TX_UNDERRUN))
 393                         printf("%s: TX underrun\n", name);
 394                 if (ctrl & MACB_BIT(TX_BUF_EXHAUSTED))
 395                         printf("%s: TX buffers exhausted in mid frame\n", name);
 396         } else {
 397                 printf("%s: TX timeout\n", name);
 398         }
 399
 400         /* No one cares anyway */
 401         return 0;
 402 }
 403
 404 static void reclaim_rx_buffers(struct macb_device *macb,
 405                                unsigned int new_tail)
 406 {
 407         unsigned int i;
 408         unsigned int count;
 409
 410         i = macb->rx_tail;
 411
 412         macb_invalidate_ring_desc(macb, RX);
 413         while (i > new_tail) {
 414                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 415                         count = i * 2;
 416                 else
 417                         count = i;
 418                 macb->rx_ring[count].addr &= ~MACB_BIT(RX_USED);
 419                 i++;
 420                 if (i > MACB_RX_RING_SIZE)
 421                         i = 0;
 422         }
 423
 424         while (i < new_tail) {
 425                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 426                         count = i * 2;
 427                 else
 428                         count = i;
 429                 macb->rx_ring[count].addr &= ~MACB_BIT(RX_USED);
 430                 i++;
 431         }
 432
 433         barrier();
 434         macb_flush_ring_desc(macb, RX);
 435         macb->rx_tail = new_tail;
 436 }
 437
 438 static int _macb_recv(struct macb_device *macb, uchar **packetp)
 439 {
 440         unsigned int next_rx_tail = macb->next_rx_tail;
 441         void *buffer;
 442         int length;
 443         u32 status;
 444         u8 flag = false;
 445
 446         macb->wrapped = false;
 447         for (;;) {
 448                 macb_invalidate_ring_desc(macb, RX);
 449
 450                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 451                         next_rx_tail = next_rx_tail * 2;
 452
 453                 if (!(macb->rx_ring[next_rx_tail].addr & MACB_BIT(RX_USED)))
 454                         return -EAGAIN;
 455
 456                 status = macb->rx_ring[next_rx_tail].ctrl;
 457                 if (status & MACB_BIT(RX_SOF)) {
 458                         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 459                                 next_rx_tail = next_rx_tail / 2;
 460                                 flag = true;
 461                         }
 462
 463                         if (next_rx_tail != macb->rx_tail)
 464                                 reclaim_rx_buffers(macb, next_rx_tail);
 465                         macb->wrapped = false;
 466                 }
 467
 468                 if (status & MACB_BIT(RX_EOF)) {
 469                         buffer = macb->rx_buffer +
 470                                 macb->rx_buffer_size * macb->rx_tail;
 471                         length = status & RXBUF_FRMLEN_MASK;
 472
 473                         macb_invalidate_rx_buffer(macb);
 474                         if (macb->wrapped) {
 475                                 unsigned int headlen, taillen;
 476
 477                                 headlen = macb->rx_buffer_size *
 478                                         (MACB_RX_RING_SIZE - macb->rx_tail);
 479                                 taillen = length - headlen;
 480                                 memcpy((void *)net_rx_packets[0],
 481                                        buffer, headlen);
 482                                 memcpy((void *)net_rx_packets[0] + headlen,
 483                                        macb->rx_buffer, taillen);
 484                                 *packetp = (void *)net_rx_packets[0];
 485                         } else {
 486                                 *packetp = buffer;
 487                         }
 488
 489                         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 490                                 if (!flag)
 491                                         next_rx_tail = next_rx_tail / 2;
 492                         }
 493
 494                         if (++next_rx_tail >= MACB_RX_RING_SIZE)
 495                                 next_rx_tail = 0;
 496                         macb->next_rx_tail = next_rx_tail;
 497                         return length;
 498                 } else {
 499                         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 500                                 if (!flag)
 501                                         next_rx_tail = next_rx_tail / 2;
 502                                 flag = false;
 503                         }
 504
 505                         if (++next_rx_tail >= MACB_RX_RING_SIZE) {
 506                                 macb->wrapped = true;
 507                                 next_rx_tail = 0;
 508                         }
 509                 }
 510                 barrier();
 511         }
 512 }
 513
 514 static void macb_phy_reset(struct macb_device *macb, const char *name)
 515 {
 516         int i;
 517         u16 status, adv;
 518
 519         adv = ADVERTISE_CSMA | ADVERTISE_ALL;
 520         macb_mdio_write(macb, macb->phy_addr, MII_ADVERTISE, adv);
 521         printf("%s: Starting autonegotiation...\n", name);
 522         macb_mdio_write(macb, macb->phy_addr, MII_BMCR, (BMCR_ANENABLE
 523                                          | BMCR_ANRESTART));
 524
 525         for (i = 0; i < MACB_AUTONEG_TIMEOUT / 100; i++) {
 526                 status = macb_mdio_read(macb, macb->phy_addr, MII_BMSR);
 527                 if (status & BMSR_ANEGCOMPLETE)
 528                         break;
 529                 udelay(100);
 530         }
 531
 532         if (status & BMSR_ANEGCOMPLETE)
 533                 printf("%s: Autonegotiation complete\n", name);
 534         else
 535                 printf("%s: Autonegotiation timed out (status=0x%04x)\n",
 536                        name, status);
 537 }
 538
 539 static int macb_phy_find(struct macb_device *macb, const char *name)
 540 {
 541         int i;
 542         u16 phy_id;
 543
 544         phy_id = macb_mdio_read(macb, macb->phy_addr, MII_PHYSID1);
 545         if (phy_id != 0xffff) {
 546                 printf("%s: PHY present at %d\n", name, macb->phy_addr);
 547                 return 0;
 548         }
 549
 550         /* Search for PHY... */
 551         for (i = 0; i < 32; i++) {
 552                 macb->phy_addr = i;
 553                 phy_id = macb_mdio_read(macb, macb->phy_addr, MII_PHYSID1);
 554                 if (phy_id != 0xffff) {
 555                         printf("%s: PHY present at %d\n", name, i);
 556                         return 0;
 557                 }
 558         }
 559
 560         /* PHY isn't up to snuff */
 561         printf("%s: PHY not found\n", name);
 562
 563         return -ENODEV;
 564 }
 565
 566 /**
 567  * macb_linkspd_cb - Linkspeed change callback function
 568  * @dev/@regs:  MACB udevice (DM version) or
 569  *              Base Register of MACB devices (non-DM version)
 570  * @speed:      Linkspeed
 571  * Returns 0 when operation success and negative errno number
 572  * when operation failed.
 573  */
 574 #ifdef CONFIG_DM_ETH
 575 static int macb_sifive_clk_init(struct udevice *dev, ulong rate)
 576 {
 577         void *gemgxl_regs;
 578
 579         gemgxl_regs = dev_read_addr_index_ptr(dev, 1);
 580         if (!gemgxl_regs)
 581                 return -ENODEV;
 582
 583         /*
 584          * SiFive GEMGXL TX clock operation mode:
 585          *
 586          * 0 = GMII mode. Use 125 MHz gemgxlclk from PRCI in TX logic
 587          *     and output clock on GMII output signal GTX_CLK
 588          * 1 = MII mode. Use MII input signal TX_CLK in TX logic
 589          */
 590         writel(rate != 125000000, gemgxl_regs);
 591         return 0;
 592 }
 593
 594 static int macb_sama7g5_clk_init(struct udevice *dev, ulong rate)
 595 {
 596         struct clk clk;
 597         int ret;
 598
 599         ret = clk_get_by_name(dev, "tx_clk", &clk);
 600         if (ret)
 601                 return ret;
 602
 603         /*
 604          * This is for using GCK. Clock rate is addressed via assigned-clock
 605          * property, so only clock enable is needed here. The switching to
 606          * proper clock rate depending on link speed is managed by IP logic.
 607          */
 608         return clk_enable(&clk);
 609 }
 610
 611 int __weak macb_linkspd_cb(struct udevice *dev, unsigned int speed)
 612 {
 613 #ifdef CONFIG_CLK
 614         struct macb_device *macb = dev_get_priv(dev);
 615         struct clk tx_clk;
 616         ulong rate;
 617         int ret;
 618
 619         switch (speed) {
 620         case _10BASET:
 621                 rate = 2500000;         /* 2.5 MHz */
 622                 break;
 623         case _100BASET:
 624                 rate = 25000000;        /* 25 MHz */
 625                 break;
 626         case _1000BASET:
 627                 rate = 125000000;       /* 125 MHz */
 628                 break;
 629         default:
 630                 /* does not change anything */
 631                 return 0;
 632         }
 633
 634         if (macb->config->clk_init)
 635                 return macb->config->clk_init(dev, rate);
 636
 637         /*
 638          * "tx_clk" is an optional clock source for MACB.
 639          * Ignore if it does not exist in DT.
 640          */
 641         ret = clk_get_by_name(dev, "tx_clk", &tx_clk);
 642         if (ret)
 643                 return 0;
 644
 645         if (tx_clk.dev) {
 646                 ret = clk_set_rate(&tx_clk, rate);
 647                 if (ret < 0)
 648                         return ret;
 649         }
 650 #endif
 651
 652         return 0;
 653 }
 654 #else
 655 int __weak macb_linkspd_cb(void *regs, unsigned int speed)
 656 {
 657         return 0;
 658 }
 659 #endif
 660
 661 #ifdef CONFIG_DM_ETH
 662 static int macb_phy_init(struct udevice *dev, const char *name)
 663 #else
 664 static int macb_phy_init(struct macb_device *macb, const char *name)
 665 #endif
 666 {
 667 #ifdef CONFIG_DM_ETH
 668         struct macb_device *macb = dev_get_priv(dev);
 669 #endif
 670         u32 ncfgr;
 671         u16 phy_id, status, adv, lpa;
 672         int media, speed, duplex;
 673         int ret;
 674         int i;
 675
 676         arch_get_mdio_control(name);
 677         /* Auto-detect phy_addr */
 678         ret = macb_phy_find(macb, name);
 679         if (ret)
 680                 return ret;
 681
 682         /* Check if the PHY is up to snuff... */
 683         phy_id = macb_mdio_read(macb, macb->phy_addr, MII_PHYSID1);
 684         if (phy_id == 0xffff) {
 685                 printf("%s: No PHY present\n", name);
 686                 return -ENODEV;
 687         }
 688
 689 #ifdef CONFIG_PHYLIB
 690 #ifdef CONFIG_DM_ETH
 691         macb->phydev = phy_connect(macb->bus, macb->phy_addr, dev,
 692                              macb->phy_interface);
 693 #else
 694         /* need to consider other phy interface mode */
 695         macb->phydev = phy_connect(macb->bus, macb->phy_addr, &macb->netdev,
 696                              PHY_INTERFACE_MODE_RGMII);
 697 #endif
 698         if (!macb->phydev) {
 699                 printf("phy_connect failed\n");
 700                 return -ENODEV;
 701         }
 702
 703         phy_config(macb->phydev);
 704 #endif
 705
 706         status = macb_mdio_read(macb, macb->phy_addr, MII_BMSR);
 707         if (!(status & BMSR_LSTATUS)) {
 708                 /* Try to re-negotiate if we don't have link already. */
 709                 macb_phy_reset(macb, name);
 710
 711                 for (i = 0; i < MACB_AUTONEG_TIMEOUT / 100; i++) {
 712                         status = macb_mdio_read(macb, macb->phy_addr, MII_BMSR);
 713                         if (status & BMSR_LSTATUS) {
 714                                 /*
 715                                  * Delay a bit after the link is established,
 716                                  * so that the next xfer does not fail
 717                                  */
 718                                 mdelay(10);
 719                                 break;
 720                         }
 721                         udelay(100);
 722                 }
 723         }
 724
 725         if (!(status & BMSR_LSTATUS)) {
 726                 printf("%s: link down (status: 0x%04x)\n",
 727                        name, status);
 728                 return -ENETDOWN;
 729         }
 730
 731         /* First check for GMAC and that it is GiB capable */
 732         if (gem_is_gigabit_capable(macb)) {
 733                 lpa = macb_mdio_read(macb, macb->phy_addr, MII_STAT1000);
 734
 735                 if (lpa & (LPA_1000FULL | LPA_1000HALF | LPA_1000XFULL |
 736                                         LPA_1000XHALF)) {
 737                         duplex = ((lpa & (LPA_1000FULL | LPA_1000XFULL)) ?
 738                                         1 : 0);
 739
 740                         printf("%s: link up, 1000Mbps %s-duplex (lpa: 0x%04x)\n",
 741                                name,
 742                                duplex ? "full" : "half",
 743                                lpa);
 744
 745                         ncfgr = macb_readl(macb, NCFGR);
 746                         ncfgr &= ~(MACB_BIT(SPD) | MACB_BIT(FD));
 747                         ncfgr |= GEM_BIT(GBE);
 748
 749                         if (duplex)
 750                                 ncfgr |= MACB_BIT(FD);
 751
 752                         macb_writel(macb, NCFGR, ncfgr);
 753
 754 #ifdef CONFIG_DM_ETH
 755                         ret = macb_linkspd_cb(dev, _1000BASET);
 756 #else
 757                         ret = macb_linkspd_cb(macb->regs, _1000BASET);
 758 #endif
 759                         if (ret)
 760                                 return ret;
 761
 762                         return 0;
 763                 }
 764         }
 765
 766         /* fall back for EMAC checking */
 767         adv = macb_mdio_read(macb, macb->phy_addr, MII_ADVERTISE);
 768         lpa = macb_mdio_read(macb, macb->phy_addr, MII_LPA);
 769         media = mii_nway_result(lpa & adv);
 770         speed = (media & (ADVERTISE_100FULL | ADVERTISE_100HALF)
 771                  ? 1 : 0);
 772         duplex = (media & ADVERTISE_FULL) ? 1 : 0;
 773         printf("%s: link up, %sMbps %s-duplex (lpa: 0x%04x)\n",
 774                name,
 775                speed ? "100" : "10",
 776                duplex ? "full" : "half",
 777                lpa);
 778
 779         ncfgr = macb_readl(macb, NCFGR);
 780         ncfgr &= ~(MACB_BIT(SPD) | MACB_BIT(FD) | GEM_BIT(GBE));
 781         if (speed) {
 782                 ncfgr |= MACB_BIT(SPD);
 783 #ifdef CONFIG_DM_ETH
 784                 ret = macb_linkspd_cb(dev, _100BASET);
 785 #else
 786                 ret = macb_linkspd_cb(macb->regs, _100BASET);
 787 #endif
 788         } else {
 789 #ifdef CONFIG_DM_ETH
 790                 ret = macb_linkspd_cb(dev, _10BASET);
 791 #else
 792                 ret = macb_linkspd_cb(macb->regs, _10BASET);
 793 #endif
 794         }
 795
 796         if (ret)
 797                 return ret;
 798
 799         if (duplex)
 800                 ncfgr |= MACB_BIT(FD);
 801         macb_writel(macb, NCFGR, ncfgr);
 802
 803         return 0;
 804 }
 805
 806 static int gmac_init_multi_queues(struct macb_device *macb)
 807 {
 808         int i, num_queues = 1;
 809         u32 queue_mask;
 810         unsigned long paddr;
 811
 812         /* bit 0 is never set but queue 0 always exists */
 813         queue_mask = gem_readl(macb, DCFG6) & 0xff;
 814         queue_mask |= 0x1;
 815
 816         for (i = 1; i < MACB_MAX_QUEUES; i++)
 817                 if (queue_mask & (1 << i))
 818                         num_queues++;
 819
 820         macb->dummy_desc->ctrl = MACB_BIT(TX_USED);
 821         macb->dummy_desc->addr = 0;
 822         flush_dcache_range(macb->dummy_desc_dma, macb->dummy_desc_dma +
 823                         ALIGN(MACB_TX_DUMMY_DMA_DESC_SIZE, PKTALIGN));
 824         paddr = macb->dummy_desc_dma;
 825
 826         for (i = 1; i < num_queues; i++) {
 827                 gem_writel_queue_TBQP(macb, lower_32_bits(paddr), i - 1);
 828                 gem_writel_queue_RBQP(macb, lower_32_bits(paddr), i - 1);
 829                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 830                         gem_writel_queue_TBQPH(macb, upper_32_bits(paddr),
 831                                                i - 1);
 832                         gem_writel_queue_RBQPH(macb, upper_32_bits(paddr),
 833                                                i - 1);
 834                 }
 835         }
 836         return 0;
 837 }
 838
 839 static void gmac_configure_dma(struct macb_device *macb)
 840 {
 841         u32 buffer_size;
 842         u32 dmacfg;
 843
 844         buffer_size = macb->rx_buffer_size / RX_BUFFER_MULTIPLE;
 845         dmacfg = gem_readl(macb, DMACFG) & ~GEM_BF(RXBS, -1L);
 846         dmacfg |= GEM_BF(RXBS, buffer_size);
 847
 848         if (macb->config->dma_burst_length)
 849                 dmacfg = GEM_BFINS(FBLDO,
 850                                    macb->config->dma_burst_length, dmacfg);
 851
 852         dmacfg |= GEM_BIT(TXPBMS) | GEM_BF(RXBMS, -1L);
 853         dmacfg &= ~GEM_BIT(ENDIA_PKT);
 854
 855         if (macb->is_big_endian)
 856                 dmacfg |= GEM_BIT(ENDIA_DESC); /* CPU in big endian */
 857         else
 858                 dmacfg &= ~GEM_BIT(ENDIA_DESC);
 859
 860         dmacfg &= ~GEM_BIT(ADDR64);
 861         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 862                 dmacfg |= GEM_BIT(ADDR64);
 863
 864         gem_writel(macb, DMACFG, dmacfg);
 865 }
 866
 867 #ifdef CONFIG_DM_ETH
 868 static int _macb_init(struct udevice *dev, const char *name)
 869 #else
 870 static int _macb_init(struct macb_device *macb, const char *name)
 871 #endif
 872 {
 873 #ifdef CONFIG_DM_ETH
 874         struct macb_device *macb = dev_get_priv(dev);
 875         unsigned int val = 0;
 876 #endif
 877         unsigned long paddr;
 878         int ret;
 879         int i;
 880         int count;
 881
 882         /*
 883          * macb_halt should have been called at some point before now,
 884          * so we'll assume the controller is idle.
 885          */
 886
 887         /* initialize DMA descriptors */
 888         paddr = macb->rx_buffer_dma;
 889         for (i = 0; i < MACB_RX_RING_SIZE; i++) {
 890                 if (i == (MACB_RX_RING_SIZE - 1))
 891                         paddr |= MACB_BIT(RX_WRAP);
 892                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 893                         count = i * 2;
 894                 else
 895                         count = i;
 896                 macb->rx_ring[count].ctrl = 0;
 897                 macb_set_addr(macb, &macb->rx_ring[count], paddr);
 898                 paddr += macb->rx_buffer_size;
 899         }
 900         macb_flush_ring_desc(macb, RX);
 901         macb_flush_rx_buffer(macb);
 902
 903         for (i = 0; i < MACB_TX_RING_SIZE; i++) {
 904                 if (macb->config->hw_dma_cap & HW_DMA_CAP_64B)
 905                         count = i * 2;
 906                 else
 907                         count = i;
 908                 macb_set_addr(macb, &macb->tx_ring[count], 0);
 909                 if (i == (MACB_TX_RING_SIZE - 1))
 910                         macb->tx_ring[count].ctrl = MACB_BIT(TX_USED) |
 911                                 MACB_BIT(TX_WRAP);
 912                 else
 913                         macb->tx_ring[count].ctrl = MACB_BIT(TX_USED);
 914         }
 915         macb_flush_ring_desc(macb, TX);
 916
 917         macb->rx_tail = 0;
 918         macb->tx_head = 0;
 919         macb->tx_tail = 0;
 920         macb->next_rx_tail = 0;
 921
 922 #ifdef CONFIG_MACB_ZYNQ
 923         gem_writel(macb, DMACFG, MACB_ZYNQ_GEM_DMACR_INIT);
 924 #endif
 925
 926         macb_writel(macb, RBQP, lower_32_bits(macb->rx_ring_dma));
 927         macb_writel(macb, TBQP, lower_32_bits(macb->tx_ring_dma));
 928         if (macb->config->hw_dma_cap & HW_DMA_CAP_64B) {
 929                 macb_writel(macb, RBQPH, upper_32_bits(macb->rx_ring_dma));
 930                 macb_writel(macb, TBQPH, upper_32_bits(macb->tx_ring_dma));
 931         }
 932
 933         if (macb_is_gem(macb)) {
 934                 /* Initialize DMA properties */
 935                 gmac_configure_dma(macb);
 936                 /* Check the multi queue and initialize the queue for tx */
 937                 gmac_init_multi_queues(macb);
 938
 939                 /*
 940                  * When the GMAC IP with GE feature, this bit is used to
 941                  * select interface between RGMII and GMII.
 942                  * When the GMAC IP without GE feature, this bit is used
 943                  * to select interface between RMII and MII.
 944                  */
 945 #ifdef CONFIG_DM_ETH
 946                 if (macb->phy_interface == PHY_INTERFACE_MODE_RGMII ||
 947                     macb->phy_interface == PHY_INTERFACE_MODE_RGMII_ID ||
 948                     macb->phy_interface == PHY_INTERFACE_MODE_RGMII_RXID ||
 949                     macb->phy_interface == PHY_INTERFACE_MODE_RGMII_TXID)
 950                         val = macb->config->usrio->rgmii;
 951                 else if (macb->phy_interface == PHY_INTERFACE_MODE_RMII)
 952                         val = macb->config->usrio->rmii;
 953                 else if (macb->phy_interface == PHY_INTERFACE_MODE_MII)
 954                         val = macb->config->usrio->mii;
 955
 956                 if (macb->config->caps & MACB_CAPS_USRIO_HAS_CLKEN)
 957                         val |= macb->config->usrio->clken;
 958
 959                 gem_writel(macb, USRIO, val);
 960
 961                 if (macb->phy_interface == PHY_INTERFACE_MODE_SGMII) {
 962                         unsigned int ncfgr = macb_readl(macb, NCFGR);
 963
 964                         ncfgr |= GEM_BIT(SGMIIEN) | GEM_BIT(PCSSEL);
 965                         macb_writel(macb, NCFGR, ncfgr);
 966                 }
 967 #else
 968 #if defined(CONFIG_RGMII) || defined(CONFIG_RMII)
 969                 gem_writel(macb, USRIO, macb->config->usrio->rgmii);
 970 #else
 971                 gem_writel(macb, USRIO, 0);
 972 #endif
 973 #endif
 974         } else {
 975         /* choose RMII or MII mode. This depends on the board */
 976 #ifdef CONFIG_DM_ETH
 977 #ifdef CONFIG_AT91FAMILY
 978                 if (macb->phy_interface == PHY_INTERFACE_MODE_RMII) {
 979                         macb_writel(macb, USRIO,
 980                                     macb->config->usrio->rmii |
 981                                     macb->config->usrio->clken);
 982                 } else {
 983                         macb_writel(macb, USRIO, macb->config->usrio->clken);
 984                 }
 985 #else
 986                 if (macb->phy_interface == PHY_INTERFACE_MODE_RMII)
 987                         macb_writel(macb, USRIO, 0);
 988                 else
 989                         macb_writel(macb, USRIO, macb->config->usrio->mii);
 990 #endif
 991 #else
 992 #ifdef CONFIG_RMII
 993 #ifdef CONFIG_AT91FAMILY
 994         macb_writel(macb, USRIO, macb->config->usrio->rmii |
 995                     macb->config->usrio->clken);
 996 #else
 997         macb_writel(macb, USRIO, 0);
 998 #endif
 999 #else
1000 #ifdef CONFIG_AT91FAMILY
1001         macb_writel(macb, USRIO, macb->config->usrio->clken);
1002 #else
1003         macb_writel(macb, USRIO, macb->config->usrio->mii);
1004 #endif
1005 #endif /* CONFIG_RMII */
1006 #endif
1007         }
1008
1009 #ifdef CONFIG_DM_ETH
1010         ret = macb_phy_init(dev, name);
1011 #else
1012         ret = macb_phy_init(macb, name);
1013 #endif
1014         if (ret)
1015                 return ret;
1016
1017         /* Enable TX and RX */
1018         macb_writel(macb, NCR, MACB_BIT(TE) | MACB_BIT(RE));
1019
1020         return 0;
1021 }
1022
1023 static void _macb_halt(struct macb_device *macb)
1024 {
1025         u32 ncr, tsr;
1026
1027         /* Halt the controller and wait for any ongoing transmission to end. */
1028         ncr = macb_readl(macb, NCR);
1029         ncr |= MACB_BIT(THALT);
1030         macb_writel(macb, NCR, ncr);
1031
1032         do {
1033                 tsr = macb_readl(macb, TSR);
1034         } while (tsr & MACB_BIT(TGO));
1035
1036         /* Disable TX and RX, and clear statistics */
1037         macb_writel(macb, NCR, MACB_BIT(CLRSTAT));
1038 }
1039
1040 static int _macb_write_hwaddr(struct macb_device *macb, unsigned char *enetaddr)
1041 {
1042         u32 hwaddr_bottom;
1043         u16 hwaddr_top;
1044
1045         /* set hardware address */
1046         hwaddr_bottom = enetaddr[0] | enetaddr[1] << 8 |
1047                         enetaddr[2] << 16 | enetaddr[3] << 24;
1048         macb_writel(macb, SA1B, hwaddr_bottom);
1049         hwaddr_top = enetaddr[4] | enetaddr[5] << 8;
1050         macb_writel(macb, SA1T, hwaddr_top);
1051         return 0;
1052 }
1053
1054 static u32 macb_mdc_clk_div(int id, struct macb_device *macb)
1055 {
1056         u32 config;
1057 #if defined(CONFIG_DM_ETH) && defined(CONFIG_CLK)
1058         unsigned long macb_hz = macb->pclk_rate;
1059 #else
1060         unsigned long macb_hz = get_macb_pclk_rate(id);
1061 #endif
1062
1063         if (macb_hz < 20000000)
1064                 config = MACB_BF(CLK, MACB_CLK_DIV8);
1065         else if (macb_hz < 40000000)
1066                 config = MACB_BF(CLK, MACB_CLK_DIV16);
1067         else if (macb_hz < 80000000)
1068                 config = MACB_BF(CLK, MACB_CLK_DIV32);
1069         else
1070                 config = MACB_BF(CLK, MACB_CLK_DIV64);
1071
1072         return config;
1073 }
1074
1075 static u32 gem_mdc_clk_div(int id, struct macb_device *macb)
1076 {
1077         u32 config;
1078
1079 #if defined(CONFIG_DM_ETH) && defined(CONFIG_CLK)
1080         unsigned long macb_hz = macb->pclk_rate;
1081 #else
1082         unsigned long macb_hz = get_macb_pclk_rate(id);
1083 #endif
1084
1085         if (macb_hz < 20000000)
1086                 config = GEM_BF(CLK, GEM_CLK_DIV8);
1087         else if (macb_hz < 40000000)
1088                 config = GEM_BF(CLK, GEM_CLK_DIV16);
1089         else if (macb_hz < 80000000)
1090                 config = GEM_BF(CLK, GEM_CLK_DIV32);
1091         else if (macb_hz < 120000000)
1092                 config = GEM_BF(CLK, GEM_CLK_DIV48);
1093         else if (macb_hz < 160000000)
1094                 config = GEM_BF(CLK, GEM_CLK_DIV64);
1095         else if (macb_hz < 240000000)
1096                 config = GEM_BF(CLK, GEM_CLK_DIV96);
1097         else if (macb_hz < 320000000)
1098                 config = GEM_BF(CLK, GEM_CLK_DIV128);
1099         else
1100                 config = GEM_BF(CLK, GEM_CLK_DIV224);
1101
1102         return config;
1103 }
1104
1105 /*
1106  * Get the DMA bus width field of the network configuration register that we
1107  * should program. We find the width from decoding the design configuration
1108  * register to find the maximum supported data bus width.
1109  */
1110 static u32 macb_dbw(struct macb_device *macb)
1111 {
1112         switch (GEM_BFEXT(DBWDEF, gem_readl(macb, DCFG1))) {
1113         case 4:
1114                 return GEM_BF(DBW, GEM_DBW128);
1115         case 2:
1116                 return GEM_BF(DBW, GEM_DBW64);
1117         case 1:
1118         default:
1119                 return GEM_BF(DBW, GEM_DBW32);
1120         }
1121 }
1122
1123 static void _macb_eth_initialize(struct macb_device *macb)
1124 {
1125         int id = 0;     /* This is not used by functions we call */
1126         u32 ncfgr;
1127
1128         if (macb_is_gem(macb))
1129                 macb->rx_buffer_size = GEM_RX_BUFFER_SIZE;
1130         else
1131                 macb->rx_buffer_size = MACB_RX_BUFFER_SIZE;
1132
1133         /* TODO: we need check the rx/tx_ring_dma is dcache line aligned */
1134         macb->rx_buffer = dma_alloc_coherent(macb->rx_buffer_size *
1135                                              MACB_RX_RING_SIZE,
1136                                              &macb->rx_buffer_dma);
1137         macb->rx_ring = dma_alloc_coherent(MACB_RX_DMA_DESC_SIZE,
1138                                            &macb->rx_ring_dma);
1139         macb->tx_ring = dma_alloc_coherent(MACB_TX_DMA_DESC_SIZE,
1140                                            &macb->tx_ring_dma);
1141         macb->dummy_desc = dma_alloc_coherent(MACB_TX_DUMMY_DMA_DESC_SIZE,
1142                                            &macb->dummy_desc_dma);
1143
1144         /*
1145          * Do some basic initialization so that we at least can talk
1146          * to the PHY
1147          */
1148         if (macb_is_gem(macb)) {
1149                 ncfgr = gem_mdc_clk_div(id, macb);
1150                 ncfgr |= macb_dbw(macb);
1151         } else {
1152                 ncfgr = macb_mdc_clk_div(id, macb);
1153         }
1154
1155         macb_writel(macb, NCFGR, ncfgr);
1156 }
1157
1158 #ifndef CONFIG_DM_ETH
1159 static int macb_send(struct eth_device *netdev, void *packet, int length)
1160 {
1161         struct macb_device *macb = to_macb(netdev);
1162
1163         return _macb_send(macb, netdev->name, packet, length);
1164 }
1165
1166 static int macb_recv(struct eth_device *netdev)
1167 {
1168         struct macb_device *macb = to_macb(netdev);
1169         uchar *packet;
1170         int length;
1171
1172         macb->wrapped = false;
1173         for (;;) {
1174                 macb->next_rx_tail = macb->rx_tail;
1175                 length = _macb_recv(macb, &packet);
1176                 if (length >= 0) {
1177                         net_process_received_packet(packet, length);
1178                         reclaim_rx_buffers(macb, macb->next_rx_tail);
1179                 } else {
1180                         return length;
1181                 }
1182         }
1183 }
1184
1185 static int macb_init(struct eth_device *netdev, struct bd_info *bd)
1186 {
1187         struct macb_device *macb = to_macb(netdev);
1188
1189         return _macb_init(macb, netdev->name);
1190 }
1191
1192 static void macb_halt(struct eth_device *netdev)
1193 {
1194         struct macb_device *macb = to_macb(netdev);
1195
1196         return _macb_halt(macb);
1197 }
1198
1199 static int macb_write_hwaddr(struct eth_device *netdev)
1200 {
1201         struct macb_device *macb = to_macb(netdev);
1202
1203         return _macb_write_hwaddr(macb, netdev->enetaddr);
1204 }
1205
1206 int macb_eth_initialize(int id, void *regs, unsigned int phy_addr)
1207 {
1208         struct macb_device *macb;
1209         struct eth_device *netdev;
1210
1211         macb = malloc(sizeof(struct macb_device));
1212         if (!macb) {
1213                 printf("Error: Failed to allocate memory for MACB%d\n", id);
1214                 return -1;
1215         }
1216         memset(macb, 0, sizeof(struct macb_device));
1217
1218         netdev = &macb->netdev;
1219
1220         macb->regs = regs;
1221         macb->phy_addr = phy_addr;
1222
1223         if (macb_is_gem(macb))
1224                 sprintf(netdev->name, "gmac%d", id);
1225         else
1226                 sprintf(netdev->name, "macb%d", id);
1227
1228         netdev->init = macb_init;
1229         netdev->halt = macb_halt;
1230         netdev->send = macb_send;
1231         netdev->recv = macb_recv;
1232         netdev->write_hwaddr = macb_write_hwaddr;
1233
1234         _macb_eth_initialize(macb);
1235
1236         eth_register(netdev);
1237
1238 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
1239         int retval;
1240         struct mii_dev *mdiodev = mdio_alloc();
1241         if (!mdiodev)
1242                 return -ENOMEM;
1243         strlcpy(mdiodev->name, netdev->name, MDIO_NAME_LEN);
1244         mdiodev->read = macb_miiphy_read;
1245         mdiodev->write = macb_miiphy_write;
1246
1247         retval = mdio_register(mdiodev);
1248         if (retval < 0)
1249                 return retval;
1250         macb->bus = miiphy_get_dev_by_name(netdev->name);
1251 #endif
1252         return 0;
1253 }
1254 #endif /* !CONFIG_DM_ETH */
1255
1256 #ifdef CONFIG_DM_ETH
1257
1258 static int macb_start(struct udevice *dev)
1259 {
1260         return _macb_init(dev, dev->name);
1261 }
1262
1263 static int macb_send(struct udevice *dev, void *packet, int length)
1264 {
1265         struct macb_device *macb = dev_get_priv(dev);
1266
1267         return _macb_send(macb, dev->name, packet, length);
1268 }
1269
1270 static int macb_recv(struct udevice *dev, int flags, uchar **packetp)
1271 {
1272         struct macb_device *macb = dev_get_priv(dev);
1273
1274         macb->next_rx_tail = macb->rx_tail;
1275         macb->wrapped = false;
1276
1277         return _macb_recv(macb, packetp);
1278 }
1279
1280 static int macb_free_pkt(struct udevice *dev, uchar *packet, int length)
1281 {
1282         struct macb_device *macb = dev_get_priv(dev);
1283
1284         reclaim_rx_buffers(macb, macb->next_rx_tail);
1285
1286         return 0;
1287 }
1288
1289 static void macb_stop(struct udevice *dev)
1290 {
1291         struct macb_device *macb = dev_get_priv(dev);
1292
1293         _macb_halt(macb);
1294 }
1295
1296 static int macb_write_hwaddr(struct udevice *dev)
1297 {
1298         struct eth_pdata *plat = dev_get_plat(dev);
1299         struct macb_device *macb = dev_get_priv(dev);
1300
1301         return _macb_write_hwaddr(macb, plat->enetaddr);
1302 }
1303
1304 static const struct eth_ops macb_eth_ops = {
1305         .start  = macb_start,
1306         .send   = macb_send,
1307         .recv   = macb_recv,
1308         .stop   = macb_stop,
1309         .free_pkt       = macb_free_pkt,
1310         .write_hwaddr   = macb_write_hwaddr,
1311 };
1312
1313 #ifdef CONFIG_CLK
1314 static int macb_enable_clk(struct udevice *dev)
1315 {
1316         struct macb_device *macb = dev_get_priv(dev);
1317         struct clk clk;
1318         ulong clk_rate;
1319         int ret;
1320
1321         ret = clk_get_by_index(dev, 0, &clk);
1322         if (ret)
1323                 return -EINVAL;
1324
1325         /*
1326          * If clock driver didn't support enable or disable then
1327          * we get -ENOSYS from clk_enable(). To handle this, we
1328          * don't fail for ret == -ENOSYS.
1329          */
1330         ret = clk_enable(&clk);
1331         if (ret && ret != -ENOSYS)
1332                 return ret;
1333
1334         clk_rate = clk_get_rate(&clk);
1335         if (!clk_rate)
1336                 return -EINVAL;
1337
1338         macb->pclk_rate = clk_rate;
1339
1340         return 0;
1341 }
1342 #endif
1343
1344 static const struct macb_usrio_cfg macb_default_usrio = {
1345         .mii = MACB_BIT(MII),
1346         .rmii = MACB_BIT(RMII),
1347         .rgmii = GEM_BIT(RGMII),
1348         .clken = MACB_BIT(CLKEN),
1349 };
1350
1351 static struct macb_config default_gem_config = {
1352         .dma_burst_length = 16,
1353         .hw_dma_cap = HW_DMA_CAP_32B,
1354         .clk_init = NULL,
1355         .usrio = &macb_default_usrio,
1356 };
1357
1358 static int macb_eth_probe(struct udevice *dev)
1359 {
1360         struct eth_pdata *pdata = dev_get_plat(dev);
1361         struct macb_device *macb = dev_get_priv(dev);
1362         struct ofnode_phandle_args phandle_args;
1363         int ret;
1364
1365         macb->phy_interface = dev_read_phy_mode(dev);
1366         if (macb->phy_interface == PHY_INTERFACE_MODE_NA)
1367                 return -EINVAL;
1368
1369         /* Read phyaddr from DT */
1370         if (!dev_read_phandle_with_args(dev, "phy-handle", NULL, 0, 0,
1371                                         &phandle_args))
1372                 macb->phy_addr = ofnode_read_u32_default(phandle_args.node,
1373                                                          "reg", -1);
1374
1375         macb->regs = (void *)(uintptr_t)pdata->iobase;
1376
1377         macb->is_big_endian = (cpu_to_be32(0x12345678) == 0x12345678);
1378
1379         macb->config = (struct macb_config *)dev_get_driver_data(dev);
1380         if (!macb->config) {
1381                 if (IS_ENABLED(CONFIG_DMA_ADDR_T_64BIT)) {
1382                         if (GEM_BFEXT(DAW64, gem_readl(macb, DCFG6)))
1383                                 default_gem_config.hw_dma_cap = HW_DMA_CAP_64B;
1384                 }
1385                 macb->config = &default_gem_config;
1386         }
1387
1388 #ifdef CONFIG_CLK
1389         ret = macb_enable_clk(dev);
1390         if (ret)
1391                 return ret;
1392 #endif
1393
1394         _macb_eth_initialize(macb);
1395
1396 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
1397         macb->bus = mdio_alloc();
1398         if (!macb->bus)
1399                 return -ENOMEM;
1400         strlcpy(macb->bus->name, dev->name, MDIO_NAME_LEN);
1401         macb->bus->read = macb_miiphy_read;
1402         macb->bus->write = macb_miiphy_write;
1403
1404         ret = mdio_register(macb->bus);
1405         if (ret < 0)
1406                 return ret;
1407         macb->bus = miiphy_get_dev_by_name(dev->name);
1408 #endif
1409
1410         return 0;
1411 }
1412
1413 static int macb_eth_remove(struct udevice *dev)
1414 {
1415         struct macb_device *macb = dev_get_priv(dev);
1416
1417 #ifdef CONFIG_PHYLIB
1418         free(macb->phydev);
1419 #endif
1420         mdio_unregister(macb->bus);
1421         mdio_free(macb->bus);
1422
1423         return 0;
1424 }
1425
1426 /**
1427  * macb_late_eth_of_to_plat
1428  * @dev:        udevice struct
1429  * Returns 0 when operation success and negative errno number
1430  * when operation failed.
1431  */
1432 int __weak macb_late_eth_of_to_plat(struct udevice *dev)
1433 {
1434         return 0;
1435 }
1436
1437 static int macb_eth_of_to_plat(struct udevice *dev)
1438 {
1439         struct eth_pdata *pdata = dev_get_plat(dev);
1440
1441         pdata->iobase = (uintptr_t)dev_remap_addr(dev);
1442         if (!pdata->iobase)
1443                 return -EINVAL;
1444
1445         return macb_late_eth_of_to_plat(dev);
1446 }
1447
1448 static const struct macb_usrio_cfg sama7g5_usrio = {
1449         .mii = 0,
1450         .rmii = 1,
1451         .rgmii = 2,
1452         .clken = BIT(2),
1453 };
1454
1455 static const struct macb_config sama5d4_config = {
1456         .dma_burst_length = 4,
1457         .hw_dma_cap = HW_DMA_CAP_32B,
1458         .clk_init = NULL,
1459         .usrio = &macb_default_usrio,
1460 };
1461
1462 static const struct macb_config sifive_config = {
1463         .dma_burst_length = 16,
1464         .hw_dma_cap = HW_DMA_CAP_32B,
1465         .clk_init = macb_sifive_clk_init,
1466         .usrio = &macb_default_usrio,
1467 };
1468
1469 static const struct macb_config sama7g5_gmac_config = {
1470         .dma_burst_length = 16,
1471         .hw_dma_cap = HW_DMA_CAP_32B,
1472         .clk_init = macb_sama7g5_clk_init,
1473         .usrio = &sama7g5_usrio,
1474 };
1475
1476 static const struct macb_config sama7g5_emac_config = {
1477         .caps = MACB_CAPS_USRIO_HAS_CLKEN,
1478         .dma_burst_length = 16,
1479         .hw_dma_cap = HW_DMA_CAP_32B,
1480         .usrio = &sama7g5_usrio,
1481 };
1482
1483 static const struct udevice_id macb_eth_ids[] = {
1484         { .compatible = "cdns,macb" },
1485         { .compatible = "cdns,at91sam9260-macb" },
1486         { .compatible = "cdns,sam9x60-macb" },
1487         { .compatible = "cdns,sama7g5-gem",
1488           .data = (ulong)&sama7g5_gmac_config },
1489         { .compatible = "cdns,sama7g5-emac",
1490           .data = (ulong)&sama7g5_emac_config },
1491         { .compatible = "atmel,sama5d2-gem" },
1492         { .compatible = "atmel,sama5d3-gem" },
1493         { .compatible = "atmel,sama5d4-gem", .data = (ulong)&sama5d4_config },
1494         { .compatible = "cdns,zynq-gem" },
1495         { .compatible = "sifive,fu540-c000-gem",
1496           .data = (ulong)&sifive_config },
1497         { }
1498 };
1499
1500 U_BOOT_DRIVER(eth_macb) = {
1501         .name   = "eth_macb",
1502         .id     = UCLASS_ETH,
1503         .of_match = macb_eth_ids,
1504         .of_to_plat = macb_eth_of_to_plat,
1505         .probe  = macb_eth_probe,
1506         .remove = macb_eth_remove,
1507         .ops    = &macb_eth_ops,
1508         .priv_auto      = sizeof(struct macb_device),
1509         .plat_auto      = sizeof(struct eth_pdata),
1510 };
1511 #endif
1512
1513 #endif