drivers/net/fm/eth.c

   1 /*
   2  * Copyright 2009-2012 Freescale Semiconductor, Inc.
   3  *      Dave Liu <daveliu@freescale.com>
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7 #include <common.h>
   8 #include <asm/io.h>
   9 #include <malloc.h>
  10 #include <net.h>
  11 #include <hwconfig.h>
  12 #include <fm_eth.h>
  13 #include <fsl_mdio.h>
  14 #include <miiphy.h>
  15 #include <phy.h>
  16 #include <asm/fsl_dtsec.h>
  17 #include <asm/fsl_tgec.h>
  18 #include <fsl_memac.h>
  19
  20 #include "fm.h"
  21
  22 static struct eth_device *devlist[NUM_FM_PORTS];
  23 static int num_controllers;
  24
  25 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII) && !defined(BITBANGMII)
  26
  27 #define TBIANA_SETTINGS (TBIANA_ASYMMETRIC_PAUSE | TBIANA_SYMMETRIC_PAUSE | \
  28                          TBIANA_FULL_DUPLEX)
  29
  30 #define TBIANA_SGMII_ACK 0x4001
  31
  32 #define TBICR_SETTINGS (TBICR_ANEG_ENABLE | TBICR_RESTART_ANEG | \
  33                         TBICR_FULL_DUPLEX | TBICR_SPEED1_SET)
  34
  35 /* Configure the TBI for SGMII operation */
  36 static void dtsec_configure_serdes(struct fm_eth *priv)
  37 {
  38 #ifdef CONFIG_SYS_FMAN_V3
  39         u32 value;
  40         struct mii_dev bus;
  41         bus.priv = priv->mac->phyregs;
  42         bool sgmii_2500 = (priv->enet_if ==
  43                         PHY_INTERFACE_MODE_SGMII_2500) ? true : false;
  44
  45         /* SGMII IF mode + AN enable only for 1G SGMII, not for 2.5G */
  46         value = PHY_SGMII_IF_MODE_SGMII;
  47         if (!sgmii_2500)
  48                 value |= PHY_SGMII_IF_MODE_AN;
  49
  50         memac_mdio_write(&bus, 0, MDIO_DEVAD_NONE, 0x14, value);
  51
  52         /* Dev ability according to SGMII specification */
  53         value = PHY_SGMII_DEV_ABILITY_SGMII;
  54         memac_mdio_write(&bus, 0, MDIO_DEVAD_NONE, 0x4, value);
  55
  56         /* Adjust link timer for SGMII  -
  57         1.6 ms in units of 8 ns = 2 * 10^5 = 0x30d40 */
  58         memac_mdio_write(&bus, 0, MDIO_DEVAD_NONE, 0x13, 0x3);
  59         memac_mdio_write(&bus, 0, MDIO_DEVAD_NONE, 0x12, 0xd40);
  60
  61         /* Restart AN */
  62         value = PHY_SGMII_CR_DEF_VAL;
  63         if (!sgmii_2500)
  64                 value |= PHY_SGMII_CR_RESET_AN;
  65         memac_mdio_write(&bus, 0, MDIO_DEVAD_NONE, 0, value);
  66 #else
  67         struct dtsec *regs = priv->mac->base;
  68         struct tsec_mii_mng *phyregs = priv->mac->phyregs;
  69
  70         /*
  71          * Access TBI PHY registers at given TSEC register offset as
  72          * opposed to the register offset used for external PHY accesses
  73          */
  74         tsec_local_mdio_write(phyregs, in_be32(&regs->tbipa), 0, TBI_TBICON,
  75                         TBICON_CLK_SELECT);
  76         tsec_local_mdio_write(phyregs, in_be32(&regs->tbipa), 0, TBI_ANA,
  77                         TBIANA_SGMII_ACK);
  78         tsec_local_mdio_write(phyregs, in_be32(&regs->tbipa), 0,
  79                         TBI_CR, TBICR_SETTINGS);
  80 #endif
  81 }
  82
  83 static void dtsec_init_phy(struct eth_device *dev)
  84 {
  85         struct fm_eth *fm_eth = dev->priv;
  86 #ifndef CONFIG_SYS_FMAN_V3
  87         struct dtsec *regs = (struct dtsec *)CONFIG_SYS_FSL_FM1_DTSEC1_ADDR;
  88
  89         /* Assign a Physical address to the TBI */
  90         out_be32(&regs->tbipa, CONFIG_SYS_TBIPA_VALUE);
  91 #endif
  92
  93         if (fm_eth->enet_if == PHY_INTERFACE_MODE_SGMII ||
  94             fm_eth->enet_if == PHY_INTERFACE_MODE_SGMII_2500)
  95                 dtsec_configure_serdes(fm_eth);
  96 }
  97
  98 static int tgec_is_fibre(struct eth_device *dev)
  99 {
 100         struct fm_eth *fm = dev->priv;
 101         char phyopt[20];
 102
 103         sprintf(phyopt, "fsl_fm%d_xaui_phy", fm->fm_index + 1);
 104
 105         return hwconfig_arg_cmp(phyopt, "xfi");
 106 }
 107 #endif
 108
 109 static u16 muram_readw(u16 *addr)
 110 {
 111         ulong base = (ulong)addr & ~0x3UL;
 112         u32 val32 = in_be32((void *)base);
 113         int byte_pos;
 114         u16 ret;
 115
 116         byte_pos = (ulong)addr & 0x3UL;
 117         if (byte_pos)
 118                 ret = (u16)(val32 & 0x0000ffff);
 119         else
 120                 ret = (u16)((val32 & 0xffff0000) >> 16);
 121
 122         return ret;
 123 }
 124
 125 static void muram_writew(u16 *addr, u16 val)
 126 {
 127         ulong base = (ulong)addr & ~0x3UL;
 128         u32 org32 = in_be32((void *)base);
 129         u32 val32;
 130         int byte_pos;
 131
 132         byte_pos = (ulong)addr & 0x3UL;
 133         if (byte_pos)
 134                 val32 = (org32 & 0xffff0000) | val;
 135         else
 136                 val32 = (org32 & 0x0000ffff) | ((u32)val << 16);
 137
 138         out_be32((void *)base, val32);
 139 }
 140
 141 static void bmi_rx_port_disable(struct fm_bmi_rx_port *rx_port)
 142 {
 143         int timeout = 1000000;
 144
 145         clrbits_be32(&rx_port->fmbm_rcfg, FMBM_RCFG_EN);
 146
 147         /* wait until the rx port is not busy */
 148         while ((in_be32(&rx_port->fmbm_rst) & FMBM_RST_BSY) && timeout--)
 149                 ;
 150 }
 151
 152 static void bmi_rx_port_init(struct fm_bmi_rx_port *rx_port)
 153 {
 154         /* set BMI to independent mode, Rx port disable */
 155         out_be32(&rx_port->fmbm_rcfg, FMBM_RCFG_IM);
 156         /* clear FOF in IM case */
 157         out_be32(&rx_port->fmbm_rim, 0);
 158         /* Rx frame next engine -RISC */
 159         out_be32(&rx_port->fmbm_rfne, NIA_ENG_RISC | NIA_RISC_AC_IM_RX);
 160         /* Rx command attribute - no order, MR[3] = 1 */
 161         clrbits_be32(&rx_port->fmbm_rfca, FMBM_RFCA_ORDER | FMBM_RFCA_MR_MASK);
 162         setbits_be32(&rx_port->fmbm_rfca, FMBM_RFCA_MR(4));
 163         /* enable Rx statistic counters */
 164         out_be32(&rx_port->fmbm_rstc, FMBM_RSTC_EN);
 165         /* disable Rx performance counters */
 166         out_be32(&rx_port->fmbm_rpc, 0);
 167 }
 168
 169 static void bmi_tx_port_disable(struct fm_bmi_tx_port *tx_port)
 170 {
 171         int timeout = 1000000;
 172
 173         clrbits_be32(&tx_port->fmbm_tcfg, FMBM_TCFG_EN);
 174
 175         /* wait until the tx port is not busy */
 176         while ((in_be32(&tx_port->fmbm_tst) & FMBM_TST_BSY) && timeout--)
 177                 ;
 178 }
 179
 180 static void bmi_tx_port_init(struct fm_bmi_tx_port *tx_port)
 181 {
 182         /* set BMI to independent mode, Tx port disable */
 183         out_be32(&tx_port->fmbm_tcfg, FMBM_TCFG_IM);
 184         /* Tx frame next engine -RISC */
 185         out_be32(&tx_port->fmbm_tfne, NIA_ENG_RISC | NIA_RISC_AC_IM_TX);
 186         out_be32(&tx_port->fmbm_tfene, NIA_ENG_RISC | NIA_RISC_AC_IM_TX);
 187         /* Tx command attribute - no order, MR[3] = 1 */
 188         clrbits_be32(&tx_port->fmbm_tfca, FMBM_TFCA_ORDER | FMBM_TFCA_MR_MASK);
 189         setbits_be32(&tx_port->fmbm_tfca, FMBM_TFCA_MR(4));
 190         /* enable Tx statistic counters */
 191         out_be32(&tx_port->fmbm_tstc, FMBM_TSTC_EN);
 192         /* disable Tx performance counters */
 193         out_be32(&tx_port->fmbm_tpc, 0);
 194 }
 195
 196 static int fm_eth_rx_port_parameter_init(struct fm_eth *fm_eth)
 197 {
 198         struct fm_port_global_pram *pram;
 199         u32 pram_page_offset;
 200         void *rx_bd_ring_base;
 201         void *rx_buf_pool;
 202         u32 bd_ring_base_lo, bd_ring_base_hi;
 203         u32 buf_lo, buf_hi;
 204         struct fm_port_bd *rxbd;
 205         struct fm_port_qd *rxqd;
 206         struct fm_bmi_rx_port *bmi_rx_port = fm_eth->rx_port;
 207         int i;
 208
 209         /* alloc global parameter ram at MURAM */
 210         pram = (struct fm_port_global_pram *)fm_muram_alloc(fm_eth->fm_index,
 211                 FM_PRAM_SIZE, FM_PRAM_ALIGN);
 212         if (!pram) {
 213                 printf("%s: No muram for Rx global parameter\n", __func__);
 214                 return 0;
 215         }
 216
 217         fm_eth->rx_pram = pram;
 218
 219         /* parameter page offset to MURAM */
 220         pram_page_offset = (void *)pram - fm_muram_base(fm_eth->fm_index);
 221
 222         /* enable global mode- snooping data buffers and BDs */
 223         out_be32(&pram->mode, PRAM_MODE_GLOBAL);
 224
 225         /* init the Rx queue descriptor pionter */
 226         out_be32(&pram->rxqd_ptr, pram_page_offset + 0x20);
 227
 228         /* set the max receive buffer length, power of 2 */
 229         muram_writew(&pram->mrblr, MAX_RXBUF_LOG2);
 230
 231         /* alloc Rx buffer descriptors from main memory */
 232         rx_bd_ring_base = malloc(sizeof(struct fm_port_bd)
 233                         * RX_BD_RING_SIZE);
 234         if (!rx_bd_ring_base)
 235                 return 0;
 236         memset(rx_bd_ring_base, 0, sizeof(struct fm_port_bd)
 237                         * RX_BD_RING_SIZE);
 238
 239         /* alloc Rx buffer from main memory */
 240         rx_buf_pool = malloc(MAX_RXBUF_LEN * RX_BD_RING_SIZE);
 241         if (!rx_buf_pool)
 242                 return 0;
 243         memset(rx_buf_pool, 0, MAX_RXBUF_LEN * RX_BD_RING_SIZE);
 244         debug("%s: rx_buf_pool = %p\n", __func__, rx_buf_pool);
 245
 246         /* save them to fm_eth */
 247         fm_eth->rx_bd_ring = rx_bd_ring_base;
 248         fm_eth->cur_rxbd = rx_bd_ring_base;
 249         fm_eth->rx_buf = rx_buf_pool;
 250
 251         /* init Rx BDs ring */
 252         rxbd = (struct fm_port_bd *)rx_bd_ring_base;
 253         for (i = 0; i < RX_BD_RING_SIZE; i++) {
 254                 muram_writew(&rxbd->status, RxBD_EMPTY);
 255                 muram_writew(&rxbd->len, 0);
 256                 buf_hi = upper_32_bits(virt_to_phys(rx_buf_pool +
 257                                         i * MAX_RXBUF_LEN));
 258                 buf_lo = lower_32_bits(virt_to_phys(rx_buf_pool +
 259                                         i * MAX_RXBUF_LEN));
 260                 muram_writew(&rxbd->buf_ptr_hi, (u16)buf_hi);
 261                 out_be32(&rxbd->buf_ptr_lo, buf_lo);
 262                 rxbd++;
 263         }
 264
 265         /* set the Rx queue descriptor */
 266         rxqd = &pram->rxqd;
 267         muram_writew(&rxqd->gen, 0);
 268         bd_ring_base_hi = upper_32_bits(virt_to_phys(rx_bd_ring_base));
 269         bd_ring_base_lo = lower_32_bits(virt_to_phys(rx_bd_ring_base));
 270         muram_writew(&rxqd->bd_ring_base_hi, (u16)bd_ring_base_hi);
 271         out_be32(&rxqd->bd_ring_base_lo, bd_ring_base_lo);
 272         muram_writew(&rxqd->bd_ring_size, sizeof(struct fm_port_bd)
 273                         * RX_BD_RING_SIZE);
 274         muram_writew(&rxqd->offset_in, 0);
 275         muram_writew(&rxqd->offset_out, 0);
 276
 277         /* set IM parameter ram pointer to Rx Frame Queue ID */
 278         out_be32(&bmi_rx_port->fmbm_rfqid, pram_page_offset);
 279
 280         return 1;
 281 }
 282
 283 static int fm_eth_tx_port_parameter_init(struct fm_eth *fm_eth)
 284 {
 285         struct fm_port_global_pram *pram;
 286         u32 pram_page_offset;
 287         void *tx_bd_ring_base;
 288         u32 bd_ring_base_lo, bd_ring_base_hi;
 289         struct fm_port_bd *txbd;
 290         struct fm_port_qd *txqd;
 291         struct fm_bmi_tx_port *bmi_tx_port = fm_eth->tx_port;
 292         int i;
 293
 294         /* alloc global parameter ram at MURAM */
 295         pram = (struct fm_port_global_pram *)fm_muram_alloc(fm_eth->fm_index,
 296                 FM_PRAM_SIZE, FM_PRAM_ALIGN);
 297         if (!pram) {
 298                 printf("%s: No muram for Tx global parameter\n", __func__);
 299                 return 0;
 300         }
 301         fm_eth->tx_pram = pram;
 302
 303         /* parameter page offset to MURAM */
 304         pram_page_offset = (void *)pram - fm_muram_base(fm_eth->fm_index);
 305
 306         /* enable global mode- snooping data buffers and BDs */
 307         out_be32(&pram->mode, PRAM_MODE_GLOBAL);
 308
 309         /* init the Tx queue descriptor pionter */
 310         out_be32(&pram->txqd_ptr, pram_page_offset + 0x40);
 311
 312         /* alloc Tx buffer descriptors from main memory */
 313         tx_bd_ring_base = malloc(sizeof(struct fm_port_bd)
 314                         * TX_BD_RING_SIZE);
 315         if (!tx_bd_ring_base)
 316                 return 0;
 317         memset(tx_bd_ring_base, 0, sizeof(struct fm_port_bd)
 318                         * TX_BD_RING_SIZE);
 319         /* save it to fm_eth */
 320         fm_eth->tx_bd_ring = tx_bd_ring_base;
 321         fm_eth->cur_txbd = tx_bd_ring_base;
 322
 323         /* init Tx BDs ring */
 324         txbd = (struct fm_port_bd *)tx_bd_ring_base;
 325         for (i = 0; i < TX_BD_RING_SIZE; i++) {
 326                 muram_writew(&txbd->status, TxBD_LAST);
 327                 muram_writew(&txbd->len, 0);
 328                 muram_writew(&txbd->buf_ptr_hi, 0);
 329                 out_be32(&txbd->buf_ptr_lo, 0);
 330                 txbd++;
 331         }
 332
 333         /* set the Tx queue decriptor */
 334         txqd = &pram->txqd;
 335         bd_ring_base_hi = upper_32_bits(virt_to_phys(tx_bd_ring_base));
 336         bd_ring_base_lo = lower_32_bits(virt_to_phys(tx_bd_ring_base));
 337         muram_writew(&txqd->bd_ring_base_hi, (u16)bd_ring_base_hi);
 338         out_be32(&txqd->bd_ring_base_lo, bd_ring_base_lo);
 339         muram_writew(&txqd->bd_ring_size, sizeof(struct fm_port_bd)
 340                         * TX_BD_RING_SIZE);
 341         muram_writew(&txqd->offset_in, 0);
 342         muram_writew(&txqd->offset_out, 0);
 343
 344         /* set IM parameter ram pointer to Tx Confirmation Frame Queue ID */
 345         out_be32(&bmi_tx_port->fmbm_tcfqid, pram_page_offset);
 346
 347         return 1;
 348 }
 349
 350 static int fm_eth_init(struct fm_eth *fm_eth)
 351 {
 352
 353         if (!fm_eth_rx_port_parameter_init(fm_eth))
 354                 return 0;
 355
 356         if (!fm_eth_tx_port_parameter_init(fm_eth))
 357                 return 0;
 358
 359         return 1;
 360 }
 361
 362 static int fm_eth_startup(struct fm_eth *fm_eth)
 363 {
 364         struct fsl_enet_mac *mac;
 365         mac = fm_eth->mac;
 366
 367         /* Rx/TxBDs, Rx/TxQDs, Rx buff and parameter ram init */
 368         if (!fm_eth_init(fm_eth))
 369                 return 0;
 370         /* setup the MAC controller */
 371         mac->init_mac(mac);
 372
 373         /* For some reason we need to set SPEED_100 */
 374         if (((fm_eth->enet_if == PHY_INTERFACE_MODE_SGMII) ||
 375              (fm_eth->enet_if == PHY_INTERFACE_MODE_QSGMII)) &&
 376               mac->set_if_mode)
 377                 mac->set_if_mode(mac, fm_eth->enet_if, SPEED_100);
 378
 379         /* init bmi rx port, IM mode and disable */
 380         bmi_rx_port_init(fm_eth->rx_port);
 381         /* init bmi tx port, IM mode and disable */
 382         bmi_tx_port_init(fm_eth->tx_port);
 383
 384         return 1;
 385 }
 386
 387 static void fmc_tx_port_graceful_stop_enable(struct fm_eth *fm_eth)
 388 {
 389         struct fm_port_global_pram *pram;
 390
 391         pram = fm_eth->tx_pram;
 392         /* graceful stop transmission of frames */
 393         setbits_be32(&pram->mode, PRAM_MODE_GRACEFUL_STOP);
 394         sync();
 395 }
 396
 397 static void fmc_tx_port_graceful_stop_disable(struct fm_eth *fm_eth)
 398 {
 399         struct fm_port_global_pram *pram;
 400
 401         pram = fm_eth->tx_pram;
 402         /* re-enable transmission of frames */
 403         clrbits_be32(&pram->mode, PRAM_MODE_GRACEFUL_STOP);
 404         sync();
 405 }
 406
 407 static int fm_eth_open(struct eth_device *dev, bd_t *bd)
 408 {
 409         struct fm_eth *fm_eth;
 410         struct fsl_enet_mac *mac;
 411 #ifdef CONFIG_PHYLIB
 412         int ret;
 413 #endif
 414
 415         fm_eth = (struct fm_eth *)dev->priv;
 416         mac = fm_eth->mac;
 417
 418         /* setup the MAC address */
 419         if (dev->enetaddr[0] & 0x01) {
 420                 printf("%s: MacAddress is multcast address\n",  __func__);
 421                 return 1;
 422         }
 423         mac->set_mac_addr(mac, dev->enetaddr);
 424
 425         /* enable bmi Rx port */
 426         setbits_be32(&fm_eth->rx_port->fmbm_rcfg, FMBM_RCFG_EN);
 427         /* enable MAC rx/tx port */
 428         mac->enable_mac(mac);
 429         /* enable bmi Tx port */
 430         setbits_be32(&fm_eth->tx_port->fmbm_tcfg, FMBM_TCFG_EN);
 431         /* re-enable transmission of frame */
 432         fmc_tx_port_graceful_stop_disable(fm_eth);
 433
 434 #ifdef CONFIG_PHYLIB
 435         if (fm_eth->phydev) {
 436                 ret = phy_startup(fm_eth->phydev);
 437                 if (ret) {
 438                         printf("%s: Could not initialize\n",
 439                                fm_eth->phydev->dev->name);
 440                         return ret;
 441                 }
 442         } else {
 443                 return 0;
 444         }
 445 #else
 446         fm_eth->phydev->speed = SPEED_1000;
 447         fm_eth->phydev->link = 1;
 448         fm_eth->phydev->duplex = DUPLEX_FULL;
 449 #endif
 450
 451         /* set the MAC-PHY mode */
 452         mac->set_if_mode(mac, fm_eth->enet_if, fm_eth->phydev->speed);
 453
 454         if (!fm_eth->phydev->link)
 455                 printf("%s: No link.\n", fm_eth->phydev->dev->name);
 456
 457         return fm_eth->phydev->link ? 0 : -1;
 458 }
 459
 460 static void fm_eth_halt(struct eth_device *dev)
 461 {
 462         struct fm_eth *fm_eth;
 463         struct fsl_enet_mac *mac;
 464
 465         fm_eth = (struct fm_eth *)dev->priv;
 466         mac = fm_eth->mac;
 467
 468         /* graceful stop the transmission of frames */
 469         fmc_tx_port_graceful_stop_enable(fm_eth);
 470         /* disable bmi Tx port */
 471         bmi_tx_port_disable(fm_eth->tx_port);
 472         /* disable MAC rx/tx port */
 473         mac->disable_mac(mac);
 474         /* disable bmi Rx port */
 475         bmi_rx_port_disable(fm_eth->rx_port);
 476
 477         if (fm_eth->phydev)
 478                 phy_shutdown(fm_eth->phydev);
 479 }
 480
 481 static int fm_eth_send(struct eth_device *dev, void *buf, int len)
 482 {
 483         struct fm_eth *fm_eth;
 484         struct fm_port_global_pram *pram;
 485         struct fm_port_bd *txbd, *txbd_base;
 486         u16 offset_in;
 487         int i;
 488
 489         fm_eth = (struct fm_eth *)dev->priv;
 490         pram = fm_eth->tx_pram;
 491         txbd = fm_eth->cur_txbd;
 492
 493         /* find one empty TxBD */
 494         for (i = 0; muram_readw(&txbd->status) & TxBD_READY; i++) {
 495                 udelay(100);
 496                 if (i > 0x1000) {
 497                         printf("%s: Tx buffer not ready, txbd->status = 0x%x\n",
 498                                dev->name, muram_readw(&txbd->status));
 499                         return 0;
 500                 }
 501         }
 502         /* setup TxBD */
 503         muram_writew(&txbd->buf_ptr_hi, (u16)upper_32_bits(virt_to_phys(buf)));
 504         out_be32(&txbd->buf_ptr_lo, lower_32_bits(virt_to_phys(buf)));
 505         muram_writew(&txbd->len, len);
 506         sync();
 507         muram_writew(&txbd->status, TxBD_READY | TxBD_LAST);
 508         sync();
 509
 510         /* update TxQD, let RISC to send the packet */
 511         offset_in = muram_readw(&pram->txqd.offset_in);
 512         offset_in += sizeof(struct fm_port_bd);
 513         if (offset_in >= muram_readw(&pram->txqd.bd_ring_size))
 514                 offset_in = 0;
 515         muram_writew(&pram->txqd.offset_in, offset_in);
 516         sync();
 517
 518         /* wait for buffer to be transmitted */
 519         for (i = 0; muram_readw(&txbd->status) & TxBD_READY; i++) {
 520                 udelay(100);
 521                 if (i > 0x10000) {
 522                         printf("%s: Tx error, txbd->status = 0x%x\n",
 523                                dev->name, muram_readw(&txbd->status));
 524                         return 0;
 525                 }
 526         }
 527
 528         /* advance the TxBD */
 529         txbd++;
 530         txbd_base = (struct fm_port_bd *)fm_eth->tx_bd_ring;
 531         if (txbd >= (txbd_base + TX_BD_RING_SIZE))
 532                 txbd = txbd_base;
 533         /* update current txbd */
 534         fm_eth->cur_txbd = (void *)txbd;
 535
 536         return 1;
 537 }
 538
 539 static int fm_eth_recv(struct eth_device *dev)
 540 {
 541         struct fm_eth *fm_eth;
 542         struct fm_port_global_pram *pram;
 543         struct fm_port_bd *rxbd, *rxbd_base;
 544         u16 status, len;
 545         u32 buf_lo, buf_hi;
 546         u8 *data;
 547         u16 offset_out;
 548         int ret = 1;
 549
 550         fm_eth = (struct fm_eth *)dev->priv;
 551         pram = fm_eth->rx_pram;
 552         rxbd = fm_eth->cur_rxbd;
 553         status = muram_readw(&rxbd->status);
 554
 555         while (!(status & RxBD_EMPTY)) {
 556                 if (!(status & RxBD_ERROR)) {
 557                         buf_hi = muram_readw(&rxbd->buf_ptr_hi);
 558                         buf_lo = in_be32(&rxbd->buf_ptr_lo);
 559                         data = (u8 *)((ulong)(buf_hi << 16) << 16 | buf_lo);
 560                         len = muram_readw(&rxbd->len);
 561                         net_process_received_packet(data, len);
 562                 } else {
 563                         printf("%s: Rx error\n", dev->name);
 564                         ret = 0;
 565                 }
 566
 567                 /* clear the RxBDs */
 568                 muram_writew(&rxbd->status, RxBD_EMPTY);
 569                 muram_writew(&rxbd->len, 0);
 570                 sync();
 571
 572                 /* advance RxBD */
 573                 rxbd++;
 574                 rxbd_base = (struct fm_port_bd *)fm_eth->rx_bd_ring;
 575                 if (rxbd >= (rxbd_base + RX_BD_RING_SIZE))
 576                         rxbd = rxbd_base;
 577                 /* read next status */
 578                 status = muram_readw(&rxbd->status);
 579
 580                 /* update RxQD */
 581                 offset_out = muram_readw(&pram->rxqd.offset_out);
 582                 offset_out += sizeof(struct fm_port_bd);
 583                 if (offset_out >= muram_readw(&pram->rxqd.bd_ring_size))
 584                         offset_out = 0;
 585                 muram_writew(&pram->rxqd.offset_out, offset_out);
 586                 sync();
 587         }
 588         fm_eth->cur_rxbd = (void *)rxbd;
 589
 590         return ret;
 591 }
 592
 593 static int fm_eth_init_mac(struct fm_eth *fm_eth, struct ccsr_fman *reg)
 594 {
 595         struct fsl_enet_mac *mac;
 596         int num;
 597         void *base, *phyregs = NULL;
 598
 599         num = fm_eth->num;
 600
 601 #ifdef CONFIG_SYS_FMAN_V3
 602 #ifndef CONFIG_FSL_FM_10GEC_REGULAR_NOTATION
 603         if (fm_eth->type == FM_ETH_10G_E) {
 604                 /* 10GEC1/10GEC2 use mEMAC9/mEMAC10 on T2080/T4240.
 605                  * 10GEC3/10GEC4 use mEMAC1/mEMAC2 on T2080.
 606                  * 10GEC1 uses mEMAC1 on T1024.
 607                  * so it needs to change the num.
 608                  */
 609                 if (fm_eth->num >= 2)
 610                         num -= 2;
 611                 else
 612                         num += 8;
 613         }
 614 #endif
 615         base = &reg->memac[num].fm_memac;
 616         phyregs = &reg->memac[num].fm_memac_mdio;
 617 #else
 618         /* Get the mac registers base address */
 619         if (fm_eth->type == FM_ETH_1G_E) {
 620                 base = &reg->mac_1g[num].fm_dtesc;
 621                 phyregs = &reg->mac_1g[num].fm_mdio.miimcfg;
 622         } else {
 623                 base = &reg->mac_10g[num].fm_10gec;
 624                 phyregs = &reg->mac_10g[num].fm_10gec_mdio;
 625         }
 626 #endif
 627
 628         /* alloc mac controller */
 629         mac = malloc(sizeof(struct fsl_enet_mac));
 630         if (!mac)
 631                 return 0;
 632         memset(mac, 0, sizeof(struct fsl_enet_mac));
 633
 634         /* save the mac to fm_eth struct */
 635         fm_eth->mac = mac;
 636
 637 #ifdef CONFIG_SYS_FMAN_V3
 638         init_memac(mac, base, phyregs, MAX_RXBUF_LEN);
 639 #else
 640         if (fm_eth->type == FM_ETH_1G_E)
 641                 init_dtsec(mac, base, phyregs, MAX_RXBUF_LEN);
 642         else
 643                 init_tgec(mac, base, phyregs, MAX_RXBUF_LEN);
 644 #endif
 645
 646         return 1;
 647 }
 648
 649 static int init_phy(struct eth_device *dev)
 650 {
 651         struct fm_eth *fm_eth = dev->priv;
 652         struct phy_device *phydev = NULL;
 653         u32 supported;
 654
 655 #ifdef CONFIG_PHYLIB
 656         if (fm_eth->type == FM_ETH_1G_E)
 657                 dtsec_init_phy(dev);
 658
 659         if (fm_eth->bus) {
 660                 phydev = phy_connect(fm_eth->bus, fm_eth->phyaddr, dev,
 661                                         fm_eth->enet_if);
 662                 if (!phydev) {
 663                         printf("Failed to connect\n");
 664                         return -1;
 665                 }
 666         } else {
 667                 return 0;
 668         }
 669
 670         if (fm_eth->type == FM_ETH_1G_E) {
 671                 supported = (SUPPORTED_10baseT_Half |
 672                                 SUPPORTED_10baseT_Full |
 673                                 SUPPORTED_100baseT_Half |
 674                                 SUPPORTED_100baseT_Full |
 675                                 SUPPORTED_1000baseT_Full);
 676         } else {
 677                 supported = SUPPORTED_10000baseT_Full;
 678
 679                 if (tgec_is_fibre(dev))
 680                         phydev->port = PORT_FIBRE;
 681         }
 682
 683         phydev->supported &= supported;
 684         phydev->advertising = phydev->supported;
 685
 686         fm_eth->phydev = phydev;
 687
 688         phy_config(phydev);
 689 #endif
 690
 691         return 0;
 692 }
 693
 694 int fm_eth_initialize(struct ccsr_fman *reg, struct fm_eth_info *info)
 695 {
 696         struct eth_device *dev;
 697         struct fm_eth *fm_eth;
 698         int i, num = info->num;
 699
 700         /* alloc eth device */
 701         dev = (struct eth_device *)malloc(sizeof(struct eth_device));
 702         if (!dev)
 703                 return 0;
 704         memset(dev, 0, sizeof(struct eth_device));
 705
 706         /* alloc the FMan ethernet private struct */
 707         fm_eth = (struct fm_eth *)malloc(sizeof(struct fm_eth));
 708         if (!fm_eth)
 709                 return 0;
 710         memset(fm_eth, 0, sizeof(struct fm_eth));
 711
 712         /* save off some things we need from the info struct */
 713         fm_eth->fm_index = info->index - 1; /* keep as 0 based for muram */
 714         fm_eth->num = num;
 715         fm_eth->type = info->type;
 716
 717         fm_eth->rx_port = (void *)&reg->port[info->rx_port_id - 1].fm_bmi;
 718         fm_eth->tx_port = (void *)&reg->port[info->tx_port_id - 1].fm_bmi;
 719
 720         /* set the ethernet max receive length */
 721         fm_eth->max_rx_len = MAX_RXBUF_LEN;
 722
 723         /* init global mac structure */
 724         if (!fm_eth_init_mac(fm_eth, reg))
 725                 return 0;
 726
 727         /* keep same as the manual, we call FMAN1, FMAN2, DTSEC1, DTSEC2, etc */
 728         if (fm_eth->type == FM_ETH_1G_E)
 729                 sprintf(dev->name, "FM%d@DTSEC%d", info->index, num + 1);
 730         else
 731                 sprintf(dev->name, "FM%d@TGEC%d", info->index, num + 1);
 732
 733         devlist[num_controllers++] = dev;
 734         dev->iobase = 0;
 735         dev->priv = (void *)fm_eth;
 736         dev->init = fm_eth_open;
 737         dev->halt = fm_eth_halt;
 738         dev->send = fm_eth_send;
 739         dev->recv = fm_eth_recv;
 740         fm_eth->dev = dev;
 741         fm_eth->bus = info->bus;
 742         fm_eth->phyaddr = info->phy_addr;
 743         fm_eth->enet_if = info->enet_if;
 744
 745         /* startup the FM im */
 746         if (!fm_eth_startup(fm_eth))
 747                 return 0;
 748
 749         init_phy(dev);
 750
 751         /* clear the ethernet address */
 752         for (i = 0; i < 6; i++)
 753                 dev->enetaddr[i] = 0;
 754         eth_register(dev);
 755
 756         return 1;
 757 }