drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/highmem.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/debugfs.h>
  47 #include <linux/kmod.h>
  48 #include <linux/mlx5/mlx5_ifc.h>
  49 #include <linux/mlx5/vport.h>
  50 #ifdef CONFIG_RFS_ACCEL
  51 #include <linux/cpu_rmap.h>
  52 #endif
  53 #include <linux/version.h>
  54 #include <net/devlink.h>
  55 #include "mlx5_core.h"
  56 #include "lib/eq.h"
  57 #include "fs_core.h"
  58 #include "lib/mpfs.h"
  59 #include "eswitch.h"
  60 #include "devlink.h"
  61 #include "fw_reset.h"
  62 #include "lib/mlx5.h"
  63 #include "lib/tout.h"
  64 #include "fpga/core.h"
  65 #include "en_accel/ipsec.h"
  66 #include "lib/clock.h"
  67 #include "lib/vxlan.h"
  68 #include "lib/geneve.h"
  69 #include "lib/devcom.h"
  70 #include "lib/pci_vsc.h"
  71 #include "diag/fw_tracer.h"
  72 #include "ecpf.h"
  73 #include "lib/hv_vhca.h"
  74 #include "diag/rsc_dump.h"
  75 #include "sf/vhca_event.h"
  76 #include "sf/dev/dev.h"
  77 #include "sf/sf.h"
  78 #include "mlx5_irq.h"
  79
  80 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  81 MODULE_DESCRIPTION("Mellanox 5th generation network adapters (ConnectX series) core driver");
  82 MODULE_LICENSE("Dual BSD/GPL");
  83
  84 unsigned int mlx5_core_debug_mask;
  85 module_param_named(debug_mask, mlx5_core_debug_mask, uint, 0644);
  86 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  87
  88 static unsigned int prof_sel = MLX5_DEFAULT_PROF;
  89 module_param_named(prof_sel, prof_sel, uint, 0444);
  90 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  91
  92 static u32 sw_owner_id[4];
  93 #define MAX_SW_VHCA_ID (BIT(__mlx5_bit_sz(cmd_hca_cap_2, sw_vhca_id)) - 1)
  94 static DEFINE_IDA(sw_vhca_ida);
  95
  96 enum {
  97         MLX5_ATOMIC_REQ_MODE_BE = 0x0,
  98         MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS = 0x1,
  99 };
 100
 101 #define LOG_MAX_SUPPORTED_QPS 0xff
 102
 103 static struct mlx5_profile profile[] = {
 104         [0] = {
 105                 .mask           = 0,
 106         },
 107         [1] = {
 108                 .mask           = MLX5_PROF_MASK_QP_SIZE,
 109                 .log_max_qp     = 12,
 110         },
 111         [2] = {
 112                 .mask           = MLX5_PROF_MASK_QP_SIZE |
 113                                   MLX5_PROF_MASK_MR_CACHE,
 114                 .log_max_qp     = LOG_MAX_SUPPORTED_QPS,
 115                 .mr_cache[0]    = {
 116                         .size   = 500,
 117                         .limit  = 250
 118                 },
 119                 .mr_cache[1]    = {
 120                         .size   = 500,
 121                         .limit  = 250
 122                 },
 123                 .mr_cache[2]    = {
 124                         .size   = 500,
 125                         .limit  = 250
 126                 },
 127                 .mr_cache[3]    = {
 128                         .size   = 500,
 129                         .limit  = 250
 130                 },
 131                 .mr_cache[4]    = {
 132                         .size   = 500,
 133                         .limit  = 250
 134                 },
 135                 .mr_cache[5]    = {
 136                         .size   = 500,
 137                         .limit  = 250
 138                 },
 139                 .mr_cache[6]    = {
 140                         .size   = 500,
 141                         .limit  = 250
 142                 },
 143                 .mr_cache[7]    = {
 144                         .size   = 500,
 145                         .limit  = 250
 146                 },
 147                 .mr_cache[8]    = {
 148                         .size   = 500,
 149                         .limit  = 250
 150                 },
 151                 .mr_cache[9]    = {
 152                         .size   = 500,
 153                         .limit  = 250
 154                 },
 155                 .mr_cache[10]   = {
 156                         .size   = 500,
 157                         .limit  = 250
 158                 },
 159                 .mr_cache[11]   = {
 160                         .size   = 500,
 161                         .limit  = 250
 162                 },
 163                 .mr_cache[12]   = {
 164                         .size   = 64,
 165                         .limit  = 32
 166                 },
 167                 .mr_cache[13]   = {
 168                         .size   = 32,
 169                         .limit  = 16
 170                 },
 171                 .mr_cache[14]   = {
 172                         .size   = 16,
 173                         .limit  = 8
 174                 },
 175                 .mr_cache[15]   = {
 176                         .size   = 8,
 177                         .limit  = 4
 178                 },
 179         },
 180 };
 181
 182 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili,
 183                         u32 warn_time_mili)
 184 {
 185         unsigned long warn = jiffies + msecs_to_jiffies(warn_time_mili);
 186         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 187         u32 fw_initializing;
 188         int err = 0;
 189
 190         do {
 191                 fw_initializing = ioread32be(&dev->iseg->initializing);
 192                 if (!(fw_initializing >> 31))
 193                         break;
 194                 if (time_after(jiffies, end) ||
 195                     test_and_clear_bit(MLX5_BREAK_FW_WAIT, &dev->intf_state)) {
 196                         err = -EBUSY;
 197                         break;
 198                 }
 199                 if (warn_time_mili && time_after(jiffies, warn)) {
 200                         mlx5_core_warn(dev, "Waiting for FW initialization, timeout abort in %ds (0x%x)\n",
 201                                        jiffies_to_msecs(end - warn) / 1000, fw_initializing);
 202                         warn = jiffies + msecs_to_jiffies(warn_time_mili);
 203                 }
 204                 msleep(mlx5_tout_ms(dev, FW_PRE_INIT_WAIT));
 205         } while (true);
 206
 207         return err;
 208 }
 209
 210 static void mlx5_set_driver_version(struct mlx5_core_dev *dev)
 211 {
 212         int driver_ver_sz = MLX5_FLD_SZ_BYTES(set_driver_version_in,
 213                                               driver_version);
 214         u8 in[MLX5_ST_SZ_BYTES(set_driver_version_in)] = {};
 215         int remaining_size = driver_ver_sz;
 216         char *string;
 217
 218         if (!MLX5_CAP_GEN(dev, driver_version))
 219                 return;
 220
 221         string = MLX5_ADDR_OF(set_driver_version_in, in, driver_version);
 222
 223         strncpy(string, "Linux", remaining_size);
 224
 225         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
 226         strncat(string, ",", remaining_size);
 227
 228         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
 229         strncat(string, KBUILD_MODNAME, remaining_size);
 230
 231         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
 232         strncat(string, ",", remaining_size);
 233
 234         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
 235
 236         snprintf(string + strlen(string), remaining_size, "%u.%u.%u",
 237                 LINUX_VERSION_MAJOR, LINUX_VERSION_PATCHLEVEL,
 238                 LINUX_VERSION_SUBLEVEL);
 239
 240         /*Send the command*/
 241         MLX5_SET(set_driver_version_in, in, opcode,
 242                  MLX5_CMD_OP_SET_DRIVER_VERSION);
 243
 244         mlx5_cmd_exec_in(dev, set_driver_version, in);
 245 }
 246
 247 static int set_dma_caps(struct pci_dev *pdev)
 248 {
 249         int err;
 250
 251         err = dma_set_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(64));
 252         if (err) {
 253                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 254                 err = dma_set_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(32));
 255                 if (err) {
 256                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 257                         return err;
 258                 }
 259         }
 260
 261         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 262         return err;
 263 }
 264
 265 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 266 {
 267         struct pci_dev *pdev = dev->pdev;
 268         int err = 0;
 269
 270         mutex_lock(&dev->pci_status_mutex);
 271         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 272                 err = pci_enable_device(pdev);
 273                 if (!err)
 274                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 275         }
 276         mutex_unlock(&dev->pci_status_mutex);
 277
 278         return err;
 279 }
 280
 281 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 282 {
 283         struct pci_dev *pdev = dev->pdev;
 284
 285         mutex_lock(&dev->pci_status_mutex);
 286         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 287                 pci_disable_device(pdev);
 288                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 289         }
 290         mutex_unlock(&dev->pci_status_mutex);
 291 }
 292
 293 static int request_bar(struct pci_dev *pdev)
 294 {
 295         int err = 0;
 296
 297         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 298                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 299                 return -ENODEV;
 300         }
 301
 302         err = pci_request_regions(pdev, KBUILD_MODNAME);
 303         if (err)
 304                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 305
 306         return err;
 307 }
 308
 309 static void release_bar(struct pci_dev *pdev)
 310 {
 311         pci_release_regions(pdev);
 312 }
 313
 314 struct mlx5_reg_host_endianness {
 315         u8      he;
 316         u8      rsvd[15];
 317 };
 318
 319 static u16 to_fw_pkey_sz(struct mlx5_core_dev *dev, u32 size)
 320 {
 321         switch (size) {
 322         case 128:
 323                 return 0;
 324         case 256:
 325                 return 1;
 326         case 512:
 327                 return 2;
 328         case 1024:
 329                 return 3;
 330         case 2048:
 331                 return 4;
 332         case 4096:
 333                 return 5;
 334         default:
 335                 mlx5_core_warn(dev, "invalid pkey table size %d\n", size);
 336                 return 0;
 337         }
 338 }
 339
 340 static int mlx5_core_get_caps_mode(struct mlx5_core_dev *dev,
 341                                    enum mlx5_cap_type cap_type,
 342                                    enum mlx5_cap_mode cap_mode)
 343 {
 344         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 345         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 346         void *out, *hca_caps;
 347         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 348         int err;
 349
 350         memset(in, 0, sizeof(in));
 351         out = kzalloc(out_sz, GFP_KERNEL);
 352         if (!out)
 353                 return -ENOMEM;
 354
 355         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 356         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 357         err = mlx5_cmd_exec_inout(dev, query_hca_cap, in, out);
 358         if (err) {
 359                 mlx5_core_warn(dev,
 360                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 361                                cap_type, cap_mode, err);
 362                 goto query_ex;
 363         }
 364
 365         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 366
 367         switch (cap_mode) {
 368         case HCA_CAP_OPMOD_GET_MAX:
 369                 memcpy(dev->caps.hca[cap_type]->max, hca_caps,
 370                        MLX5_UN_SZ_BYTES(hca_cap_union));
 371                 break;
 372         case HCA_CAP_OPMOD_GET_CUR:
 373                 memcpy(dev->caps.hca[cap_type]->cur, hca_caps,
 374                        MLX5_UN_SZ_BYTES(hca_cap_union));
 375                 break;
 376         default:
 377                 mlx5_core_warn(dev,
 378                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 379                                cap_type, cap_mode);
 380                 err = -EINVAL;
 381                 break;
 382         }
 383 query_ex:
 384         kfree(out);
 385         return err;
 386 }
 387
 388 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type)
 389 {
 390         int ret;
 391
 392         ret = mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_CUR);
 393         if (ret)
 394                 return ret;
 395         return mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_MAX);
 396 }
 397
 398 static int set_caps(struct mlx5_core_dev *dev, void *in, int opmod)
 399 {
 400         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 401         MLX5_SET(set_hca_cap_in, in, op_mod, opmod << 1);
 402         return mlx5_cmd_exec_in(dev, set_hca_cap, in);
 403 }
 404
 405 static int handle_hca_cap_atomic(struct mlx5_core_dev *dev, void *set_ctx)
 406 {
 407         void *set_hca_cap;
 408         int req_endianness;
 409         int err;
 410
 411         if (!MLX5_CAP_GEN(dev, atomic))
 412                 return 0;
 413
 414         err = mlx5_core_get_caps(dev, MLX5_CAP_ATOMIC);
 415         if (err)
 416                 return err;
 417
 418         req_endianness =
 419                 MLX5_CAP_ATOMIC(dev,
 420                                 supported_atomic_req_8B_endianness_mode_1);
 421
 422         if (req_endianness != MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS)
 423                 return 0;
 424
 425         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
 426
 427         /* Set requestor to host endianness */
 428         MLX5_SET(atomic_caps, set_hca_cap, atomic_req_8B_endianness_mode,
 429                  MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS);
 430
 431         return set_caps(dev, set_ctx, MLX5_SET_HCA_CAP_OP_MOD_ATOMIC);
 432 }
 433
 434 static int handle_hca_cap_odp(struct mlx5_core_dev *dev, void *set_ctx)
 435 {
 436         void *set_hca_cap;
 437         bool do_set = false;
 438         int err;
 439
 440         if (!IS_ENABLED(CONFIG_INFINIBAND_ON_DEMAND_PAGING) ||
 441             !MLX5_CAP_GEN(dev, pg))
 442                 return 0;
 443
 444         err = mlx5_core_get_caps(dev, MLX5_CAP_ODP);
 445         if (err)
 446                 return err;
 447
 448         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
 449         memcpy(set_hca_cap, dev->caps.hca[MLX5_CAP_ODP]->cur,
 450                MLX5_ST_SZ_BYTES(odp_cap));
 451
 452 #define ODP_CAP_SET_MAX(dev, field)                                            \
 453         do {                                                                   \
 454                 u32 _res = MLX5_CAP_ODP_MAX(dev, field);                       \
 455                 if (_res) {                                                    \
 456                         do_set = true;                                         \
 457                         MLX5_SET(odp_cap, set_hca_cap, field, _res);           \
 458                 }                                                              \
 459         } while (0)
 460
 461         ODP_CAP_SET_MAX(dev, ud_odp_caps.srq_receive);
 462         ODP_CAP_SET_MAX(dev, rc_odp_caps.srq_receive);
 463         ODP_CAP_SET_MAX(dev, xrc_odp_caps.srq_receive);
 464         ODP_CAP_SET_MAX(dev, xrc_odp_caps.send);
 465         ODP_CAP_SET_MAX(dev, xrc_odp_caps.receive);
 466         ODP_CAP_SET_MAX(dev, xrc_odp_caps.write);
 467         ODP_CAP_SET_MAX(dev, xrc_odp_caps.read);
 468         ODP_CAP_SET_MAX(dev, xrc_odp_caps.atomic);
 469         ODP_CAP_SET_MAX(dev, dc_odp_caps.srq_receive);
 470         ODP_CAP_SET_MAX(dev, dc_odp_caps.send);
 471         ODP_CAP_SET_MAX(dev, dc_odp_caps.receive);
 472         ODP_CAP_SET_MAX(dev, dc_odp_caps.write);
 473         ODP_CAP_SET_MAX(dev, dc_odp_caps.read);
 474         ODP_CAP_SET_MAX(dev, dc_odp_caps.atomic);
 475
 476         if (!do_set)
 477                 return 0;
 478
 479         return set_caps(dev, set_ctx, MLX5_SET_HCA_CAP_OP_MOD_ODP);
 480 }
 481
 482 static int max_uc_list_get_devlink_param(struct mlx5_core_dev *dev)
 483 {
 484         struct devlink *devlink = priv_to_devlink(dev);
 485         union devlink_param_value val;
 486         int err;
 487
 488         err = devlink_param_driverinit_value_get(devlink,
 489                                                  DEVLINK_PARAM_GENERIC_ID_MAX_MACS,
 490                                                  &val);
 491         if (!err)
 492                 return val.vu32;
 493         mlx5_core_dbg(dev, "Failed to get param. err = %d\n", err);
 494         return err;
 495 }
 496
 497 bool mlx5_is_roce_on(struct mlx5_core_dev *dev)
 498 {
 499         struct devlink *devlink = priv_to_devlink(dev);
 500         union devlink_param_value val;
 501         int err;
 502
 503         err = devlink_param_driverinit_value_get(devlink,
 504                                                  DEVLINK_PARAM_GENERIC_ID_ENABLE_ROCE,
 505                                                  &val);
 506
 507         if (!err)
 508                 return val.vbool;
 509
 510         mlx5_core_dbg(dev, "Failed to get param. err = %d\n", err);
 511         return MLX5_CAP_GEN(dev, roce);
 512 }
 513 EXPORT_SYMBOL(mlx5_is_roce_on);
 514
 515 static int handle_hca_cap_2(struct mlx5_core_dev *dev, void *set_ctx)
 516 {
 517         void *set_hca_cap;
 518         int err;
 519
 520         if (!MLX5_CAP_GEN_MAX(dev, hca_cap_2))
 521                 return 0;
 522
 523         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL_2);
 524         if (err)
 525                 return err;
 526
 527         if (!MLX5_CAP_GEN_2_MAX(dev, sw_vhca_id_valid) ||
 528             !(dev->priv.sw_vhca_id > 0))
 529                 return 0;
 530
 531         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 532                                    capability);
 533         memcpy(set_hca_cap, dev->caps.hca[MLX5_CAP_GENERAL_2]->cur,
 534                MLX5_ST_SZ_BYTES(cmd_hca_cap_2));
 535         MLX5_SET(cmd_hca_cap_2, set_hca_cap, sw_vhca_id_valid, 1);
 536
 537         return set_caps(dev, set_ctx, MLX5_CAP_GENERAL_2);
 538 }
 539
 540 static int handle_hca_cap(struct mlx5_core_dev *dev, void *set_ctx)
 541 {
 542         struct mlx5_profile *prof = &dev->profile;
 543         void *set_hca_cap;
 544         int max_uc_list;
 545         int err;
 546
 547         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL);
 548         if (err)
 549                 return err;
 550
 551         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 552                                    capability);
 553         memcpy(set_hca_cap, dev->caps.hca[MLX5_CAP_GENERAL]->cur,
 554                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 555
 556         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 557                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 558                       128);
 559         /* we limit the size of the pkey table to 128 entries for now */
 560         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 561                  to_fw_pkey_sz(dev, 128));
 562
 563         /* Check log_max_qp from HCA caps to set in current profile */
 564         if (prof->log_max_qp == LOG_MAX_SUPPORTED_QPS) {
 565                 prof->log_max_qp = min_t(u8, 18, MLX5_CAP_GEN_MAX(dev, log_max_qp));
 566         } else if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < prof->log_max_qp) {
 567                 mlx5_core_warn(dev, "log_max_qp value in current profile is %d, changing it to HCA capability limit (%d)\n",
 568                                prof->log_max_qp,
 569                                MLX5_CAP_GEN_MAX(dev, log_max_qp));
 570                 prof->log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
 571         }
 572         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 573                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 574                          prof->log_max_qp);
 575
 576         /* disable cmdif checksum */
 577         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 578
 579         /* Enable 4K UAR only when HCA supports it and page size is bigger
 580          * than 4K.
 581          */
 582         if (MLX5_CAP_GEN_MAX(dev, uar_4k) && PAGE_SIZE > 4096)
 583                 MLX5_SET(cmd_hca_cap, set_hca_cap, uar_4k, 1);
 584
 585         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 586
 587         if (MLX5_CAP_GEN_MAX(dev, cache_line_128byte))
 588                 MLX5_SET(cmd_hca_cap,
 589                          set_hca_cap,
 590                          cache_line_128byte,
 591                          cache_line_size() >= 128 ? 1 : 0);
 592
 593         if (MLX5_CAP_GEN_MAX(dev, dct))
 594                 MLX5_SET(cmd_hca_cap, set_hca_cap, dct, 1);
 595
 596         if (MLX5_CAP_GEN_MAX(dev, pci_sync_for_fw_update_event))
 597                 MLX5_SET(cmd_hca_cap, set_hca_cap, pci_sync_for_fw_update_event, 1);
 598
 599         if (MLX5_CAP_GEN_MAX(dev, num_vhca_ports))
 600                 MLX5_SET(cmd_hca_cap,
 601                          set_hca_cap,
 602                          num_vhca_ports,
 603                          MLX5_CAP_GEN_MAX(dev, num_vhca_ports));
 604
 605         if (MLX5_CAP_GEN_MAX(dev, release_all_pages))
 606                 MLX5_SET(cmd_hca_cap, set_hca_cap, release_all_pages, 1);
 607
 608         if (MLX5_CAP_GEN_MAX(dev, mkey_by_name))
 609                 MLX5_SET(cmd_hca_cap, set_hca_cap, mkey_by_name, 1);
 610
 611         mlx5_vhca_state_cap_handle(dev, set_hca_cap);
 612
 613         if (MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix))
 614                 MLX5_SET(cmd_hca_cap, set_hca_cap, num_total_dynamic_vf_msix,
 615                          MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix));
 616
 617         if (MLX5_CAP_GEN(dev, roce_rw_supported))
 618                 MLX5_SET(cmd_hca_cap, set_hca_cap, roce,
 619                          mlx5_is_roce_on(dev));
 620
 621         max_uc_list = max_uc_list_get_devlink_param(dev);
 622         if (max_uc_list > 0)
 623                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_current_uc_list,
 624                          ilog2(max_uc_list));
 625
 626         return set_caps(dev, set_ctx, MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE);
 627 }
 628
 629 /* Cached MLX5_CAP_GEN(dev, roce) can be out of sync this early in the
 630  * boot process.
 631  * In case RoCE cap is writable in FW and user/devlink requested to change the
 632  * cap, we are yet to query the final state of the above cap.
 633  * Hence, the need for this function.
 634  *
 635  * Returns
 636  * True:
 637  * 1) RoCE cap is read only in FW and already disabled
 638  * OR:
 639  * 2) RoCE cap is writable in FW and user/devlink requested it off.
 640  *
 641  * In any other case, return False.
 642  */
 643 static bool is_roce_fw_disabled(struct mlx5_core_dev *dev)
 644 {
 645         return (MLX5_CAP_GEN(dev, roce_rw_supported) && !mlx5_is_roce_on(dev)) ||
 646                 (!MLX5_CAP_GEN(dev, roce_rw_supported) && !MLX5_CAP_GEN(dev, roce));
 647 }
 648
 649 static int handle_hca_cap_roce(struct mlx5_core_dev *dev, void *set_ctx)
 650 {
 651         void *set_hca_cap;
 652         int err;
 653
 654         if (is_roce_fw_disabled(dev))
 655                 return 0;
 656
 657         err = mlx5_core_get_caps(dev, MLX5_CAP_ROCE);
 658         if (err)
 659                 return err;
 660
 661         if (MLX5_CAP_ROCE(dev, sw_r_roce_src_udp_port) ||
 662             !MLX5_CAP_ROCE_MAX(dev, sw_r_roce_src_udp_port))
 663                 return 0;
 664
 665         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
 666         memcpy(set_hca_cap, dev->caps.hca[MLX5_CAP_ROCE]->cur,
 667                MLX5_ST_SZ_BYTES(roce_cap));
 668         MLX5_SET(roce_cap, set_hca_cap, sw_r_roce_src_udp_port, 1);
 669
 670         err = set_caps(dev, set_ctx, MLX5_SET_HCA_CAP_OP_MOD_ROCE);
 671         return err;
 672 }
 673
 674 static int set_hca_cap(struct mlx5_core_dev *dev)
 675 {
 676         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 677         void *set_ctx;
 678         int err;
 679
 680         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 681         if (!set_ctx)
 682                 return -ENOMEM;
 683
 684         err = handle_hca_cap(dev, set_ctx);
 685         if (err) {
 686                 mlx5_core_err(dev, "handle_hca_cap failed\n");
 687                 goto out;
 688         }
 689
 690         memset(set_ctx, 0, set_sz);
 691         err = handle_hca_cap_atomic(dev, set_ctx);
 692         if (err) {
 693                 mlx5_core_err(dev, "handle_hca_cap_atomic failed\n");
 694                 goto out;
 695         }
 696
 697         memset(set_ctx, 0, set_sz);
 698         err = handle_hca_cap_odp(dev, set_ctx);
 699         if (err) {
 700                 mlx5_core_err(dev, "handle_hca_cap_odp failed\n");
 701                 goto out;
 702         }
 703
 704         memset(set_ctx, 0, set_sz);
 705         err = handle_hca_cap_roce(dev, set_ctx);
 706         if (err) {
 707                 mlx5_core_err(dev, "handle_hca_cap_roce failed\n");
 708                 goto out;
 709         }
 710
 711         memset(set_ctx, 0, set_sz);
 712         err = handle_hca_cap_2(dev, set_ctx);
 713         if (err) {
 714                 mlx5_core_err(dev, "handle_hca_cap_2 failed\n");
 715                 goto out;
 716         }
 717
 718 out:
 719         kfree(set_ctx);
 720         return err;
 721 }
 722
 723 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 724 {
 725         struct mlx5_reg_host_endianness he_in;
 726         struct mlx5_reg_host_endianness he_out;
 727         int err;
 728
 729         if (!mlx5_core_is_pf(dev))
 730                 return 0;
 731
 732         memset(&he_in, 0, sizeof(he_in));
 733         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 734         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 735                                         &he_out, sizeof(he_out),
 736                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 737         return err;
 738 }
 739
 740 static int mlx5_core_set_hca_defaults(struct mlx5_core_dev *dev)
 741 {
 742         int ret = 0;
 743
 744         /* Disable local_lb by default */
 745         if (MLX5_CAP_GEN(dev, port_type) == MLX5_CAP_PORT_TYPE_ETH)
 746                 ret = mlx5_nic_vport_update_local_lb(dev, false);
 747
 748         return ret;
 749 }
 750
 751 int mlx5_core_enable_hca(struct mlx5_core_dev *dev, u16 func_id)
 752 {
 753         u32 in[MLX5_ST_SZ_DW(enable_hca_in)] = {};
 754
 755         MLX5_SET(enable_hca_in, in, opcode, MLX5_CMD_OP_ENABLE_HCA);
 756         MLX5_SET(enable_hca_in, in, function_id, func_id);
 757         MLX5_SET(enable_hca_in, in, embedded_cpu_function,
 758                  dev->caps.embedded_cpu);
 759         return mlx5_cmd_exec_in(dev, enable_hca, in);
 760 }
 761
 762 int mlx5_core_disable_hca(struct mlx5_core_dev *dev, u16 func_id)
 763 {
 764         u32 in[MLX5_ST_SZ_DW(disable_hca_in)] = {};
 765
 766         MLX5_SET(disable_hca_in, in, opcode, MLX5_CMD_OP_DISABLE_HCA);
 767         MLX5_SET(disable_hca_in, in, function_id, func_id);
 768         MLX5_SET(enable_hca_in, in, embedded_cpu_function,
 769                  dev->caps.embedded_cpu);
 770         return mlx5_cmd_exec_in(dev, disable_hca, in);
 771 }
 772
 773 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 774 {
 775         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)] = {};
 776         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)] = {};
 777         u32 sup_issi;
 778         int err;
 779
 780         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 781         err = mlx5_cmd_exec_inout(dev, query_issi, query_in, query_out);
 782         if (err) {
 783                 u32 syndrome = MLX5_GET(query_issi_out, query_out, syndrome);
 784                 u8 status = MLX5_GET(query_issi_out, query_out, status);
 785
 786                 if (!status || syndrome == MLX5_DRIVER_SYND) {
 787                         mlx5_core_err(dev, "Failed to query ISSI err(%d) status(%d) synd(%d)\n",
 788                                       err, status, syndrome);
 789                         return err;
 790                 }
 791
 792                 mlx5_core_warn(dev, "Query ISSI is not supported by FW, ISSI is 0\n");
 793                 dev->issi = 0;
 794                 return 0;
 795         }
 796
 797         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 798
 799         if (sup_issi & (1 << 1)) {
 800                 u32 set_in[MLX5_ST_SZ_DW(set_issi_in)] = {};
 801
 802                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 803                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 804                 err = mlx5_cmd_exec_in(dev, set_issi, set_in);
 805                 if (err) {
 806                         mlx5_core_err(dev, "Failed to set ISSI to 1 err(%d)\n",
 807                                       err);
 808                         return err;
 809                 }
 810
 811                 dev->issi = 1;
 812
 813                 return 0;
 814         } else if (sup_issi & (1 << 0) || !sup_issi) {
 815                 return 0;
 816         }
 817
 818         return -EOPNOTSUPP;
 819 }
 820
 821 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct pci_dev *pdev,
 822                          const struct pci_device_id *id)
 823 {
 824         int err = 0;
 825
 826         mutex_init(&dev->pci_status_mutex);
 827         pci_set_drvdata(dev->pdev, dev);
 828
 829         dev->bar_addr = pci_resource_start(pdev, 0);
 830
 831         err = mlx5_pci_enable_device(dev);
 832         if (err) {
 833                 mlx5_core_err(dev, "Cannot enable PCI device, aborting\n");
 834                 return err;
 835         }
 836
 837         err = request_bar(pdev);
 838         if (err) {
 839                 mlx5_core_err(dev, "error requesting BARs, aborting\n");
 840                 goto err_disable;
 841         }
 842
 843         pci_set_master(pdev);
 844
 845         err = set_dma_caps(pdev);
 846         if (err) {
 847                 mlx5_core_err(dev, "Failed setting DMA capabilities mask, aborting\n");
 848                 goto err_clr_master;
 849         }
 850
 851         if (pci_enable_atomic_ops_to_root(pdev, PCI_EXP_DEVCAP2_ATOMIC_COMP32) &&
 852             pci_enable_atomic_ops_to_root(pdev, PCI_EXP_DEVCAP2_ATOMIC_COMP64) &&
 853             pci_enable_atomic_ops_to_root(pdev, PCI_EXP_DEVCAP2_ATOMIC_COMP128))
 854                 mlx5_core_dbg(dev, "Enabling pci atomics failed\n");
 855
 856         dev->iseg_base = dev->bar_addr;
 857         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 858         if (!dev->iseg) {
 859                 err = -ENOMEM;
 860                 mlx5_core_err(dev, "Failed mapping initialization segment, aborting\n");
 861                 goto err_clr_master;
 862         }
 863
 864         mlx5_pci_vsc_init(dev);
 865         dev->caps.embedded_cpu = mlx5_read_embedded_cpu(dev);
 866         return 0;
 867
 868 err_clr_master:
 869         pci_clear_master(dev->pdev);
 870         release_bar(dev->pdev);
 871 err_disable:
 872         mlx5_pci_disable_device(dev);
 873         return err;
 874 }
 875
 876 static void mlx5_pci_close(struct mlx5_core_dev *dev)
 877 {
 878         /* health work might still be active, and it needs pci bar in
 879          * order to know the NIC state. Therefore, drain the health WQ
 880          * before removing the pci bars
 881          */
 882         mlx5_drain_health_wq(dev);
 883         iounmap(dev->iseg);
 884         pci_clear_master(dev->pdev);
 885         release_bar(dev->pdev);
 886         mlx5_pci_disable_device(dev);
 887 }
 888
 889 static int mlx5_init_once(struct mlx5_core_dev *dev)
 890 {
 891         int err;
 892
 893         dev->priv.devcom = mlx5_devcom_register_device(dev);
 894         if (IS_ERR(dev->priv.devcom))
 895                 mlx5_core_err(dev, "failed to register with devcom (0x%p)\n",
 896                               dev->priv.devcom);
 897
 898         err = mlx5_query_board_id(dev);
 899         if (err) {
 900                 mlx5_core_err(dev, "query board id failed\n");
 901                 goto err_devcom;
 902         }
 903
 904         err = mlx5_irq_table_init(dev);
 905         if (err) {
 906                 mlx5_core_err(dev, "failed to initialize irq table\n");
 907                 goto err_devcom;
 908         }
 909
 910         err = mlx5_eq_table_init(dev);
 911         if (err) {
 912                 mlx5_core_err(dev, "failed to initialize eq\n");
 913                 goto err_irq_cleanup;
 914         }
 915
 916         err = mlx5_events_init(dev);
 917         if (err) {
 918                 mlx5_core_err(dev, "failed to initialize events\n");
 919                 goto err_eq_cleanup;
 920         }
 921
 922         err = mlx5_fw_reset_init(dev);
 923         if (err) {
 924                 mlx5_core_err(dev, "failed to initialize fw reset events\n");
 925                 goto err_events_cleanup;
 926         }
 927
 928         mlx5_cq_debugfs_init(dev);
 929
 930         mlx5_init_reserved_gids(dev);
 931
 932         mlx5_init_clock(dev);
 933
 934         dev->vxlan = mlx5_vxlan_create(dev);
 935         dev->geneve = mlx5_geneve_create(dev);
 936
 937         err = mlx5_init_rl_table(dev);
 938         if (err) {
 939                 mlx5_core_err(dev, "Failed to init rate limiting\n");
 940                 goto err_tables_cleanup;
 941         }
 942
 943         err = mlx5_mpfs_init(dev);
 944         if (err) {
 945                 mlx5_core_err(dev, "Failed to init l2 table %d\n", err);
 946                 goto err_rl_cleanup;
 947         }
 948
 949         err = mlx5_sriov_init(dev);
 950         if (err) {
 951                 mlx5_core_err(dev, "Failed to init sriov %d\n", err);
 952                 goto err_mpfs_cleanup;
 953         }
 954
 955         err = mlx5_eswitch_init(dev);
 956         if (err) {
 957                 mlx5_core_err(dev, "Failed to init eswitch %d\n", err);
 958                 goto err_sriov_cleanup;
 959         }
 960
 961         err = mlx5_fpga_init(dev);
 962         if (err) {
 963                 mlx5_core_err(dev, "Failed to init fpga device %d\n", err);
 964                 goto err_eswitch_cleanup;
 965         }
 966
 967         err = mlx5_vhca_event_init(dev);
 968         if (err) {
 969                 mlx5_core_err(dev, "Failed to init vhca event notifier %d\n", err);
 970                 goto err_fpga_cleanup;
 971         }
 972
 973         err = mlx5_sf_hw_table_init(dev);
 974         if (err) {
 975                 mlx5_core_err(dev, "Failed to init SF HW table %d\n", err);
 976                 goto err_sf_hw_table_cleanup;
 977         }
 978
 979         err = mlx5_sf_table_init(dev);
 980         if (err) {
 981                 mlx5_core_err(dev, "Failed to init SF table %d\n", err);
 982                 goto err_sf_table_cleanup;
 983         }
 984
 985         err = mlx5_fs_core_alloc(dev);
 986         if (err) {
 987                 mlx5_core_err(dev, "Failed to alloc flow steering\n");
 988                 goto err_fs;
 989         }
 990
 991         dev->dm = mlx5_dm_create(dev);
 992         if (IS_ERR(dev->dm))
 993                 mlx5_core_warn(dev, "Failed to init device memory%d\n", err);
 994
 995         dev->tracer = mlx5_fw_tracer_create(dev);
 996         dev->hv_vhca = mlx5_hv_vhca_create(dev);
 997         dev->rsc_dump = mlx5_rsc_dump_create(dev);
 998
 999         return 0;
1000
1001 err_fs:
1002         mlx5_sf_table_cleanup(dev);
1003 err_sf_table_cleanup:
1004         mlx5_sf_hw_table_cleanup(dev);
1005 err_sf_hw_table_cleanup:
1006         mlx5_vhca_event_cleanup(dev);
1007 err_fpga_cleanup:
1008         mlx5_fpga_cleanup(dev);
1009 err_eswitch_cleanup:
1010         mlx5_eswitch_cleanup(dev->priv.eswitch);
1011 err_sriov_cleanup:
1012         mlx5_sriov_cleanup(dev);
1013 err_mpfs_cleanup:
1014         mlx5_mpfs_cleanup(dev);
1015 err_rl_cleanup:
1016         mlx5_cleanup_rl_table(dev);
1017 err_tables_cleanup:
1018         mlx5_geneve_destroy(dev->geneve);
1019         mlx5_vxlan_destroy(dev->vxlan);
1020         mlx5_cq_debugfs_cleanup(dev);
1021         mlx5_fw_reset_cleanup(dev);
1022 err_events_cleanup:
1023         mlx5_events_cleanup(dev);
1024 err_eq_cleanup:
1025         mlx5_eq_table_cleanup(dev);
1026 err_irq_cleanup:
1027         mlx5_irq_table_cleanup(dev);
1028 err_devcom:
1029         mlx5_devcom_unregister_device(dev->priv.devcom);
1030
1031         return err;
1032 }
1033
1034 static void mlx5_cleanup_once(struct mlx5_core_dev *dev)
1035 {
1036         mlx5_rsc_dump_destroy(dev);
1037         mlx5_hv_vhca_destroy(dev->hv_vhca);
1038         mlx5_fw_tracer_destroy(dev->tracer);
1039         mlx5_dm_cleanup(dev);
1040         mlx5_fs_core_free(dev);
1041         mlx5_sf_table_cleanup(dev);
1042         mlx5_sf_hw_table_cleanup(dev);
1043         mlx5_vhca_event_cleanup(dev);
1044         mlx5_fpga_cleanup(dev);
1045         mlx5_eswitch_cleanup(dev->priv.eswitch);
1046         mlx5_sriov_cleanup(dev);
1047         mlx5_mpfs_cleanup(dev);
1048         mlx5_cleanup_rl_table(dev);
1049         mlx5_geneve_destroy(dev->geneve);
1050         mlx5_vxlan_destroy(dev->vxlan);
1051         mlx5_cleanup_clock(dev);
1052         mlx5_cleanup_reserved_gids(dev);
1053         mlx5_cq_debugfs_cleanup(dev);
1054         mlx5_fw_reset_cleanup(dev);
1055         mlx5_events_cleanup(dev);
1056         mlx5_eq_table_cleanup(dev);
1057         mlx5_irq_table_cleanup(dev);
1058         mlx5_devcom_unregister_device(dev->priv.devcom);
1059 }
1060
1061 static int mlx5_function_setup(struct mlx5_core_dev *dev, u64 timeout)
1062 {
1063         int err;
1064
1065         mlx5_core_info(dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
1066                        fw_rev_min(dev), fw_rev_sub(dev));
1067
1068         /* Only PFs hold the relevant PCIe information for this query */
1069         if (mlx5_core_is_pf(dev))
1070                 pcie_print_link_status(dev->pdev);
1071
1072         /* wait for firmware to accept initialization segments configurations
1073          */
1074         err = wait_fw_init(dev, timeout,
1075                            mlx5_tout_ms(dev, FW_PRE_INIT_WARN_MESSAGE_INTERVAL));
1076         if (err) {
1077                 mlx5_core_err(dev, "Firmware over %llu MS in pre-initializing state, aborting\n",
1078                               timeout);
1079                 return err;
1080         }
1081
1082         err = mlx5_cmd_init(dev);
1083         if (err) {
1084                 mlx5_core_err(dev, "Failed initializing command interface, aborting\n");
1085                 return err;
1086         }
1087
1088         mlx5_tout_query_iseg(dev);
1089
1090         err = wait_fw_init(dev, mlx5_tout_ms(dev, FW_INIT), 0);
1091         if (err) {
1092                 mlx5_core_err(dev, "Firmware over %llu MS in initializing state, aborting\n",
1093                               mlx5_tout_ms(dev, FW_INIT));
1094                 goto err_cmd_cleanup;
1095         }
1096
1097         mlx5_cmd_set_state(dev, MLX5_CMDIF_STATE_UP);
1098
1099         err = mlx5_core_enable_hca(dev, 0);
1100         if (err) {
1101                 mlx5_core_err(dev, "enable hca failed\n");
1102                 goto err_cmd_cleanup;
1103         }
1104
1105         err = mlx5_core_set_issi(dev);
1106         if (err) {
1107                 mlx5_core_err(dev, "failed to set issi\n");
1108                 goto err_disable_hca;
1109         }
1110
1111         err = mlx5_satisfy_startup_pages(dev, 1);
1112         if (err) {
1113                 mlx5_core_err(dev, "failed to allocate boot pages\n");
1114                 goto err_disable_hca;
1115         }
1116
1117         err = mlx5_tout_query_dtor(dev);
1118         if (err) {
1119                 mlx5_core_err(dev, "failed to read dtor\n");
1120                 goto reclaim_boot_pages;
1121         }
1122
1123         err = set_hca_ctrl(dev);
1124         if (err) {
1125                 mlx5_core_err(dev, "set_hca_ctrl failed\n");
1126                 goto reclaim_boot_pages;
1127         }
1128
1129         err = set_hca_cap(dev);
1130         if (err) {
1131                 mlx5_core_err(dev, "set_hca_cap failed\n");
1132                 goto reclaim_boot_pages;
1133         }
1134
1135         err = mlx5_satisfy_startup_pages(dev, 0);
1136         if (err) {
1137                 mlx5_core_err(dev, "failed to allocate init pages\n");
1138                 goto reclaim_boot_pages;
1139         }
1140
1141         err = mlx5_cmd_init_hca(dev, sw_owner_id);
1142         if (err) {
1143                 mlx5_core_err(dev, "init hca failed\n");
1144                 goto reclaim_boot_pages;
1145         }
1146
1147         mlx5_set_driver_version(dev);
1148
1149         err = mlx5_query_hca_caps(dev);
1150         if (err) {
1151                 mlx5_core_err(dev, "query hca failed\n");
1152                 goto reclaim_boot_pages;
1153         }
1154
1155         mlx5_start_health_poll(dev);
1156
1157         return 0;
1158
1159 reclaim_boot_pages:
1160         mlx5_reclaim_startup_pages(dev);
1161 err_disable_hca:
1162         mlx5_core_disable_hca(dev, 0);
1163 err_cmd_cleanup:
1164         mlx5_cmd_set_state(dev, MLX5_CMDIF_STATE_DOWN);
1165         mlx5_cmd_cleanup(dev);
1166
1167         return err;
1168 }
1169
1170 static int mlx5_function_teardown(struct mlx5_core_dev *dev, bool boot)
1171 {
1172         int err;
1173
1174         mlx5_stop_health_poll(dev, boot);
1175         err = mlx5_cmd_teardown_hca(dev);
1176         if (err) {
1177                 mlx5_core_err(dev, "tear_down_hca failed, skip cleanup\n");
1178                 return err;
1179         }
1180         mlx5_reclaim_startup_pages(dev);
1181         mlx5_core_disable_hca(dev, 0);
1182         mlx5_cmd_set_state(dev, MLX5_CMDIF_STATE_DOWN);
1183         mlx5_cmd_cleanup(dev);
1184
1185         return 0;
1186 }
1187
1188 static int mlx5_load(struct mlx5_core_dev *dev)
1189 {
1190         int err;
1191
1192         dev->priv.uar = mlx5_get_uars_page(dev);
1193         if (IS_ERR(dev->priv.uar)) {
1194                 mlx5_core_err(dev, "Failed allocating uar, aborting\n");
1195                 err = PTR_ERR(dev->priv.uar);
1196                 return err;
1197         }
1198
1199         mlx5_events_start(dev);
1200         mlx5_pagealloc_start(dev);
1201
1202         err = mlx5_irq_table_create(dev);
1203         if (err) {
1204                 mlx5_core_err(dev, "Failed to alloc IRQs\n");
1205                 goto err_irq_table;
1206         }
1207
1208         err = mlx5_eq_table_create(dev);
1209         if (err) {
1210                 mlx5_core_err(dev, "Failed to create EQs\n");
1211                 goto err_eq_table;
1212         }
1213
1214         err = mlx5_fw_tracer_init(dev->tracer);
1215         if (err) {
1216                 mlx5_core_err(dev, "Failed to init FW tracer %d\n", err);
1217                 mlx5_fw_tracer_destroy(dev->tracer);
1218                 dev->tracer = NULL;
1219         }
1220
1221         mlx5_fw_reset_events_start(dev);
1222         mlx5_hv_vhca_init(dev->hv_vhca);
1223
1224         err = mlx5_rsc_dump_init(dev);
1225         if (err) {
1226                 mlx5_core_err(dev, "Failed to init Resource dump %d\n", err);
1227                 mlx5_rsc_dump_destroy(dev);
1228                 dev->rsc_dump = NULL;
1229         }
1230
1231         err = mlx5_fpga_device_start(dev);
1232         if (err) {
1233                 mlx5_core_err(dev, "fpga device start failed %d\n", err);
1234                 goto err_fpga_start;
1235         }
1236
1237         err = mlx5_fs_core_init(dev);
1238         if (err) {
1239                 mlx5_core_err(dev, "Failed to init flow steering\n");
1240                 goto err_fs;
1241         }
1242
1243         err = mlx5_core_set_hca_defaults(dev);
1244         if (err) {
1245                 mlx5_core_err(dev, "Failed to set hca defaults\n");
1246                 goto err_set_hca;
1247         }
1248
1249         mlx5_vhca_event_start(dev);
1250
1251         err = mlx5_sf_hw_table_create(dev);
1252         if (err) {
1253                 mlx5_core_err(dev, "sf table create failed %d\n", err);
1254                 goto err_vhca;
1255         }
1256
1257         err = mlx5_ec_init(dev);
1258         if (err) {
1259                 mlx5_core_err(dev, "Failed to init embedded CPU\n");
1260                 goto err_ec;
1261         }
1262
1263         mlx5_lag_add_mdev(dev);
1264         err = mlx5_sriov_attach(dev);
1265         if (err) {
1266                 mlx5_core_err(dev, "sriov init failed %d\n", err);
1267                 goto err_sriov;
1268         }
1269
1270         mlx5_sf_dev_table_create(dev);
1271
1272         return 0;
1273
1274 err_sriov:
1275         mlx5_lag_remove_mdev(dev);
1276         mlx5_ec_cleanup(dev);
1277 err_ec:
1278         mlx5_sf_hw_table_destroy(dev);
1279 err_vhca:
1280         mlx5_vhca_event_stop(dev);
1281 err_set_hca:
1282         mlx5_fs_core_cleanup(dev);
1283 err_fs:
1284         mlx5_fpga_device_stop(dev);
1285 err_fpga_start:
1286         mlx5_rsc_dump_cleanup(dev);
1287         mlx5_hv_vhca_cleanup(dev->hv_vhca);
1288         mlx5_fw_reset_events_stop(dev);
1289         mlx5_fw_tracer_cleanup(dev->tracer);
1290         mlx5_eq_table_destroy(dev);
1291 err_eq_table:
1292         mlx5_irq_table_destroy(dev);
1293 err_irq_table:
1294         mlx5_pagealloc_stop(dev);
1295         mlx5_events_stop(dev);
1296         mlx5_put_uars_page(dev, dev->priv.uar);
1297         return err;
1298 }
1299
1300 static void mlx5_unload(struct mlx5_core_dev *dev)
1301 {
1302         mlx5_sf_dev_table_destroy(dev);
1303         mlx5_sriov_detach(dev);
1304         mlx5_eswitch_disable(dev->priv.eswitch);
1305         mlx5_lag_remove_mdev(dev);
1306         mlx5_ec_cleanup(dev);
1307         mlx5_sf_hw_table_destroy(dev);
1308         mlx5_vhca_event_stop(dev);
1309         mlx5_fs_core_cleanup(dev);
1310         mlx5_fpga_device_stop(dev);
1311         mlx5_rsc_dump_cleanup(dev);
1312         mlx5_hv_vhca_cleanup(dev->hv_vhca);
1313         mlx5_fw_reset_events_stop(dev);
1314         mlx5_fw_tracer_cleanup(dev->tracer);
1315         mlx5_eq_table_destroy(dev);
1316         mlx5_irq_table_destroy(dev);
1317         mlx5_pagealloc_stop(dev);
1318         mlx5_events_stop(dev);
1319         mlx5_put_uars_page(dev, dev->priv.uar);
1320 }
1321
1322 int mlx5_init_one(struct mlx5_core_dev *dev)
1323 {
1324         struct devlink *devlink = priv_to_devlink(dev);
1325         int err = 0;
1326
1327         devl_lock(devlink);
1328         mutex_lock(&dev->intf_state_mutex);
1329         dev->state = MLX5_DEVICE_STATE_UP;
1330
1331         err = mlx5_function_setup(dev, mlx5_tout_ms(dev, FW_PRE_INIT_TIMEOUT));
1332         if (err)
1333                 goto err_function;
1334
1335         err = mlx5_init_once(dev);
1336         if (err) {
1337                 mlx5_core_err(dev, "sw objs init failed\n");
1338                 goto function_teardown;
1339         }
1340
1341         err = mlx5_load(dev);
1342         if (err)
1343                 goto err_load;
1344
1345         set_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1346
1347         err = mlx5_devlink_register(priv_to_devlink(dev));
1348         if (err)
1349                 goto err_devlink_reg;
1350
1351         err = mlx5_register_device(dev);
1352         if (err)
1353                 goto err_register;
1354
1355         mutex_unlock(&dev->intf_state_mutex);
1356         devl_unlock(devlink);
1357         return 0;
1358
1359 err_register:
1360         mlx5_devlink_unregister(priv_to_devlink(dev));
1361 err_devlink_reg:
1362         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1363         mlx5_unload(dev);
1364 err_load:
1365         mlx5_cleanup_once(dev);
1366 function_teardown:
1367         mlx5_function_teardown(dev, true);
1368 err_function:
1369         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1370         mutex_unlock(&dev->intf_state_mutex);
1371         devl_unlock(devlink);
1372         return err;
1373 }
1374
1375 void mlx5_uninit_one(struct mlx5_core_dev *dev)
1376 {
1377         struct devlink *devlink = priv_to_devlink(dev);
1378
1379         devl_lock(devlink);
1380         mutex_lock(&dev->intf_state_mutex);
1381
1382         mlx5_unregister_device(dev);
1383         mlx5_devlink_unregister(priv_to_devlink(dev));
1384
1385         if (!test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
1386                 mlx5_core_warn(dev, "%s: interface is down, NOP\n",
1387                                __func__);
1388                 mlx5_cleanup_once(dev);
1389                 goto out;
1390         }
1391
1392         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1393         mlx5_unload(dev);
1394         mlx5_cleanup_once(dev);
1395         mlx5_function_teardown(dev, true);
1396 out:
1397         mutex_unlock(&dev->intf_state_mutex);
1398         devl_unlock(devlink);
1399 }
1400
1401 int mlx5_load_one_devl_locked(struct mlx5_core_dev *dev, bool recovery)
1402 {
1403         int err = 0;
1404         u64 timeout;
1405
1406         devl_assert_locked(priv_to_devlink(dev));
1407         mutex_lock(&dev->intf_state_mutex);
1408         if (test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
1409                 mlx5_core_warn(dev, "interface is up, NOP\n");
1410                 goto out;
1411         }
1412         /* remove any previous indication of internal error */
1413         dev->state = MLX5_DEVICE_STATE_UP;
1414
1415         if (recovery)
1416                 timeout = mlx5_tout_ms(dev, FW_PRE_INIT_ON_RECOVERY_TIMEOUT);
1417         else
1418                 timeout = mlx5_tout_ms(dev, FW_PRE_INIT_TIMEOUT);
1419         err = mlx5_function_setup(dev, timeout);
1420         if (err)
1421                 goto err_function;
1422
1423         err = mlx5_load(dev);
1424         if (err)
1425                 goto err_load;
1426
1427         set_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1428
1429         err = mlx5_attach_device(dev);
1430         if (err)
1431                 goto err_attach;
1432
1433         mutex_unlock(&dev->intf_state_mutex);
1434         return 0;
1435
1436 err_attach:
1437         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1438         mlx5_unload(dev);
1439 err_load:
1440         mlx5_function_teardown(dev, false);
1441 err_function:
1442         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1443 out:
1444         mutex_unlock(&dev->intf_state_mutex);
1445         return err;
1446 }
1447
1448 int mlx5_load_one(struct mlx5_core_dev *dev, bool recovery)
1449 {
1450         struct devlink *devlink = priv_to_devlink(dev);
1451         int ret;
1452
1453         devl_lock(devlink);
1454         ret = mlx5_load_one_devl_locked(dev, recovery);
1455         devl_unlock(devlink);
1456         return ret;
1457 }
1458
1459 void mlx5_unload_one_devl_locked(struct mlx5_core_dev *dev)
1460 {
1461         devl_assert_locked(priv_to_devlink(dev));
1462         mutex_lock(&dev->intf_state_mutex);
1463
1464         mlx5_detach_device(dev);
1465
1466         if (!test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
1467                 mlx5_core_warn(dev, "%s: interface is down, NOP\n",
1468                                __func__);
1469                 goto out;
1470         }
1471
1472         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1473         mlx5_unload(dev);
1474         mlx5_function_teardown(dev, false);
1475 out:
1476         mutex_unlock(&dev->intf_state_mutex);
1477 }
1478
1479 void mlx5_unload_one(struct mlx5_core_dev *dev)
1480 {
1481         struct devlink *devlink = priv_to_devlink(dev);
1482
1483         devl_lock(devlink);
1484         mlx5_unload_one_devl_locked(dev);
1485         devl_unlock(devlink);
1486 }
1487
1488 static const int types[] = {
1489         MLX5_CAP_GENERAL,
1490         MLX5_CAP_GENERAL_2,
1491         MLX5_CAP_ETHERNET_OFFLOADS,
1492         MLX5_CAP_IPOIB_ENHANCED_OFFLOADS,
1493         MLX5_CAP_ODP,
1494         MLX5_CAP_ATOMIC,
1495         MLX5_CAP_ROCE,
1496         MLX5_CAP_IPOIB_OFFLOADS,
1497         MLX5_CAP_FLOW_TABLE,
1498         MLX5_CAP_ESWITCH_FLOW_TABLE,
1499         MLX5_CAP_ESWITCH,
1500         MLX5_CAP_VECTOR_CALC,
1501         MLX5_CAP_QOS,
1502         MLX5_CAP_DEBUG,
1503         MLX5_CAP_DEV_MEM,
1504         MLX5_CAP_DEV_EVENT,
1505         MLX5_CAP_TLS,
1506         MLX5_CAP_VDPA_EMULATION,
1507         MLX5_CAP_IPSEC,
1508         MLX5_CAP_PORT_SELECTION,
1509         MLX5_CAP_DEV_SHAMPO,
1510 };
1511
1512 static void mlx5_hca_caps_free(struct mlx5_core_dev *dev)
1513 {
1514         int type;
1515         int i;
1516
1517         for (i = 0; i < ARRAY_SIZE(types); i++) {
1518                 type = types[i];
1519                 kfree(dev->caps.hca[type]);
1520         }
1521 }
1522
1523 static int mlx5_hca_caps_alloc(struct mlx5_core_dev *dev)
1524 {
1525         struct mlx5_hca_cap *cap;
1526         int type;
1527         int i;
1528
1529         for (i = 0; i < ARRAY_SIZE(types); i++) {
1530                 cap = kzalloc(sizeof(*cap), GFP_KERNEL);
1531                 if (!cap)
1532                         goto err;
1533                 type = types[i];
1534                 dev->caps.hca[type] = cap;
1535         }
1536
1537         return 0;
1538
1539 err:
1540         mlx5_hca_caps_free(dev);
1541         return -ENOMEM;
1542 }
1543
1544 int mlx5_mdev_init(struct mlx5_core_dev *dev, int profile_idx)
1545 {
1546         struct mlx5_priv *priv = &dev->priv;
1547         int err;
1548
1549         memcpy(&dev->profile, &profile[profile_idx], sizeof(dev->profile));
1550         INIT_LIST_HEAD(&priv->ctx_list);
1551         spin_lock_init(&priv->ctx_lock);
1552         lockdep_register_key(&dev->lock_key);
1553         mutex_init(&dev->intf_state_mutex);
1554         lockdep_set_class(&dev->intf_state_mutex, &dev->lock_key);
1555
1556         mutex_init(&priv->bfregs.reg_head.lock);
1557         mutex_init(&priv->bfregs.wc_head.lock);
1558         INIT_LIST_HEAD(&priv->bfregs.reg_head.list);
1559         INIT_LIST_HEAD(&priv->bfregs.wc_head.list);
1560
1561         mutex_init(&priv->alloc_mutex);
1562         mutex_init(&priv->pgdir_mutex);
1563         INIT_LIST_HEAD(&priv->pgdir_list);
1564
1565         priv->numa_node = dev_to_node(mlx5_core_dma_dev(dev));
1566         priv->dbg.dbg_root = debugfs_create_dir(dev_name(dev->device),
1567                                                 mlx5_debugfs_root);
1568         INIT_LIST_HEAD(&priv->traps);
1569
1570         err = mlx5_tout_init(dev);
1571         if (err) {
1572                 mlx5_core_err(dev, "Failed initializing timeouts, aborting\n");
1573                 goto err_timeout_init;
1574         }
1575
1576         err = mlx5_health_init(dev);
1577         if (err)
1578                 goto err_health_init;
1579
1580         err = mlx5_pagealloc_init(dev);
1581         if (err)
1582                 goto err_pagealloc_init;
1583
1584         err = mlx5_adev_init(dev);
1585         if (err)
1586                 goto err_adev_init;
1587
1588         err = mlx5_hca_caps_alloc(dev);
1589         if (err)
1590                 goto err_hca_caps;
1591
1592         /* The conjunction of sw_vhca_id with sw_owner_id will be a global
1593          * unique id per function which uses mlx5_core.
1594          * Those values are supplied to FW as part of the init HCA command to
1595          * be used by both driver and FW when it's applicable.
1596          */
1597         dev->priv.sw_vhca_id = ida_alloc_range(&sw_vhca_ida, 1,
1598                                                MAX_SW_VHCA_ID,
1599                                                GFP_KERNEL);
1600         if (dev->priv.sw_vhca_id < 0)
1601                 mlx5_core_err(dev, "failed to allocate sw_vhca_id, err=%d\n",
1602                               dev->priv.sw_vhca_id);
1603
1604         return 0;
1605
1606 err_hca_caps:
1607         mlx5_adev_cleanup(dev);
1608 err_adev_init:
1609         mlx5_pagealloc_cleanup(dev);
1610 err_pagealloc_init:
1611         mlx5_health_cleanup(dev);
1612 err_health_init:
1613         mlx5_tout_cleanup(dev);
1614 err_timeout_init:
1615         debugfs_remove(dev->priv.dbg.dbg_root);
1616         mutex_destroy(&priv->pgdir_mutex);
1617         mutex_destroy(&priv->alloc_mutex);
1618         mutex_destroy(&priv->bfregs.wc_head.lock);
1619         mutex_destroy(&priv->bfregs.reg_head.lock);
1620         mutex_destroy(&dev->intf_state_mutex);
1621         lockdep_unregister_key(&dev->lock_key);
1622         return err;
1623 }
1624
1625 void mlx5_mdev_uninit(struct mlx5_core_dev *dev)
1626 {
1627         struct mlx5_priv *priv = &dev->priv;
1628
1629         if (priv->sw_vhca_id > 0)
1630                 ida_free(&sw_vhca_ida, dev->priv.sw_vhca_id);
1631
1632         mlx5_hca_caps_free(dev);
1633         mlx5_adev_cleanup(dev);
1634         mlx5_pagealloc_cleanup(dev);
1635         mlx5_health_cleanup(dev);
1636         mlx5_tout_cleanup(dev);
1637         debugfs_remove_recursive(dev->priv.dbg.dbg_root);
1638         mutex_destroy(&priv->pgdir_mutex);
1639         mutex_destroy(&priv->alloc_mutex);
1640         mutex_destroy(&priv->bfregs.wc_head.lock);
1641         mutex_destroy(&priv->bfregs.reg_head.lock);
1642         mutex_destroy(&dev->intf_state_mutex);
1643         lockdep_unregister_key(&dev->lock_key);
1644 }
1645
1646 static int probe_one(struct pci_dev *pdev, const struct pci_device_id *id)
1647 {
1648         struct mlx5_core_dev *dev;
1649         struct devlink *devlink;
1650         int err;
1651
1652         devlink = mlx5_devlink_alloc(&pdev->dev);
1653         if (!devlink) {
1654                 dev_err(&pdev->dev, "devlink alloc failed\n");
1655                 return -ENOMEM;
1656         }
1657
1658         dev = devlink_priv(devlink);
1659         dev->device = &pdev->dev;
1660         dev->pdev = pdev;
1661
1662         dev->coredev_type = id->driver_data & MLX5_PCI_DEV_IS_VF ?
1663                          MLX5_COREDEV_VF : MLX5_COREDEV_PF;
1664
1665         dev->priv.adev_idx = mlx5_adev_idx_alloc();
1666         if (dev->priv.adev_idx < 0) {
1667                 err = dev->priv.adev_idx;
1668                 goto adev_init_err;
1669         }
1670
1671         err = mlx5_mdev_init(dev, prof_sel);
1672         if (err)
1673                 goto mdev_init_err;
1674
1675         err = mlx5_pci_init(dev, pdev, id);
1676         if (err) {
1677                 mlx5_core_err(dev, "mlx5_pci_init failed with error code %d\n",
1678                               err);
1679                 goto pci_init_err;
1680         }
1681
1682         err = mlx5_init_one(dev);
1683         if (err) {
1684                 mlx5_core_err(dev, "mlx5_init_one failed with error code %d\n",
1685                               err);
1686                 goto err_init_one;
1687         }
1688
1689         err = mlx5_crdump_enable(dev);
1690         if (err)
1691                 dev_err(&pdev->dev, "mlx5_crdump_enable failed with error code %d\n", err);
1692
1693         pci_save_state(pdev);
1694         devlink_register(devlink);
1695         return 0;
1696
1697 err_init_one:
1698         mlx5_pci_close(dev);
1699 pci_init_err:
1700         mlx5_mdev_uninit(dev);
1701 mdev_init_err:
1702         mlx5_adev_idx_free(dev->priv.adev_idx);
1703 adev_init_err:
1704         mlx5_devlink_free(devlink);
1705
1706         return err;
1707 }
1708
1709 static void remove_one(struct pci_dev *pdev)
1710 {
1711         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1712         struct devlink *devlink = priv_to_devlink(dev);
1713
1714         /* mlx5_drain_fw_reset() is using devlink APIs. Hence, we must drain
1715          * fw_reset before unregistering the devlink.
1716          */
1717         mlx5_drain_fw_reset(dev);
1718         set_bit(MLX5_BREAK_FW_WAIT, &dev->intf_state);
1719         devlink_unregister(devlink);
1720         mlx5_sriov_disable(pdev);
1721         mlx5_crdump_disable(dev);
1722         mlx5_drain_health_wq(dev);
1723         mlx5_uninit_one(dev);
1724         mlx5_pci_close(dev);
1725         mlx5_mdev_uninit(dev);
1726         mlx5_adev_idx_free(dev->priv.adev_idx);
1727         mlx5_devlink_free(devlink);
1728 }
1729
1730 #define mlx5_pci_trace(dev, fmt, ...) ({ \
1731         struct mlx5_core_dev *__dev = (dev); \
1732         mlx5_core_info(__dev, "%s Device state = %d health sensors: %d pci_status: %d. " fmt, \
1733                        __func__, __dev->state, mlx5_health_check_fatal_sensors(__dev), \
1734                        __dev->pci_status, ##__VA_ARGS__); \
1735 })
1736
1737 static const char *result2str(enum pci_ers_result result)
1738 {
1739         return  result == PCI_ERS_RESULT_NEED_RESET ? "need reset" :
1740                 result == PCI_ERS_RESULT_DISCONNECT ? "disconnect" :
1741                 result == PCI_ERS_RESULT_RECOVERED  ? "recovered" :
1742                 "unknown";
1743 }
1744
1745 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1746                                               pci_channel_state_t state)
1747 {
1748         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1749         enum pci_ers_result res;
1750
1751         mlx5_pci_trace(dev, "Enter, pci channel state = %d\n", state);
1752
1753         mlx5_enter_error_state(dev, false);
1754         mlx5_error_sw_reset(dev);
1755         mlx5_unload_one(dev);
1756         mlx5_drain_health_wq(dev);
1757         mlx5_pci_disable_device(dev);
1758
1759         res = state == pci_channel_io_perm_failure ?
1760                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1761
1762         mlx5_pci_trace(dev, "Exit, result = %d, %s\n",  res, result2str(res));
1763         return res;
1764 }
1765
1766 /* wait for the device to show vital signs by waiting
1767  * for the health counter to start counting.
1768  */
1769 static int wait_vital(struct pci_dev *pdev)
1770 {
1771         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1772         struct mlx5_core_health *health = &dev->priv.health;
1773         const int niter = 100;
1774         u32 last_count = 0;
1775         u32 count;
1776         int i;
1777
1778         for (i = 0; i < niter; i++) {
1779                 count = ioread32be(health->health_counter);
1780                 if (count && count != 0xffffffff) {
1781                         if (last_count && last_count != count) {
1782                                 mlx5_core_info(dev,
1783                                                "wait vital counter value 0x%x after %d iterations\n",
1784                                                count, i);
1785                                 return 0;
1786                         }
1787                         last_count = count;
1788                 }
1789                 msleep(50);
1790         }
1791
1792         return -ETIMEDOUT;
1793 }
1794
1795 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1796 {
1797         enum pci_ers_result res = PCI_ERS_RESULT_DISCONNECT;
1798         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1799         int err;
1800
1801         mlx5_pci_trace(dev, "Enter\n");
1802
1803         err = mlx5_pci_enable_device(dev);
1804         if (err) {
1805                 mlx5_core_err(dev, "%s: mlx5_pci_enable_device failed with error code: %d\n",
1806                               __func__, err);
1807                 goto out;
1808         }
1809
1810         pci_set_master(pdev);
1811         pci_restore_state(pdev);
1812         pci_save_state(pdev);
1813
1814         err = wait_vital(pdev);
1815         if (err) {
1816                 mlx5_core_err(dev, "%s: wait vital failed with error code: %d\n",
1817                               __func__, err);
1818                 goto out;
1819         }
1820
1821         res = PCI_ERS_RESULT_RECOVERED;
1822 out:
1823         mlx5_pci_trace(dev, "Exit, err = %d, result = %d, %s\n", err, res, result2str(res));
1824         return res;
1825 }
1826
1827 static void mlx5_pci_resume(struct pci_dev *pdev)
1828 {
1829         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1830         int err;
1831
1832         mlx5_pci_trace(dev, "Enter, loading driver..\n");
1833
1834         err = mlx5_load_one(dev, false);
1835
1836         mlx5_pci_trace(dev, "Done, err = %d, device %s\n", err,
1837                        !err ? "recovered" : "Failed");
1838 }
1839
1840 static const struct pci_error_handlers mlx5_err_handler = {
1841         .error_detected = mlx5_pci_err_detected,
1842         .slot_reset     = mlx5_pci_slot_reset,
1843         .resume         = mlx5_pci_resume
1844 };
1845
1846 static int mlx5_try_fast_unload(struct mlx5_core_dev *dev)
1847 {
1848         bool fast_teardown = false, force_teardown = false;
1849         int ret = 1;
1850
1851         fast_teardown = MLX5_CAP_GEN(dev, fast_teardown);
1852         force_teardown = MLX5_CAP_GEN(dev, force_teardown);
1853
1854         mlx5_core_dbg(dev, "force teardown firmware support=%d\n", force_teardown);
1855         mlx5_core_dbg(dev, "fast teardown firmware support=%d\n", fast_teardown);
1856
1857         if (!fast_teardown && !force_teardown)
1858                 return -EOPNOTSUPP;
1859
1860         if (dev->state == MLX5_DEVICE_STATE_INTERNAL_ERROR) {
1861                 mlx5_core_dbg(dev, "Device in internal error state, giving up\n");
1862                 return -EAGAIN;
1863         }
1864
1865         /* Panic tear down fw command will stop the PCI bus communication
1866          * with the HCA, so the health poll is no longer needed.
1867          */
1868         mlx5_drain_health_wq(dev);
1869         mlx5_stop_health_poll(dev, false);
1870
1871         ret = mlx5_cmd_fast_teardown_hca(dev);
1872         if (!ret)
1873                 goto succeed;
1874
1875         ret = mlx5_cmd_force_teardown_hca(dev);
1876         if (!ret)
1877                 goto succeed;
1878
1879         mlx5_core_dbg(dev, "Firmware couldn't do fast unload error: %d\n", ret);
1880         mlx5_start_health_poll(dev);
1881         return ret;
1882
1883 succeed:
1884         mlx5_enter_error_state(dev, true);
1885
1886         /* Some platforms requiring freeing the IRQ's in the shutdown
1887          * flow. If they aren't freed they can't be allocated after
1888          * kexec. There is no need to cleanup the mlx5_core software
1889          * contexts.
1890          */
1891         mlx5_core_eq_free_irqs(dev);
1892
1893         return 0;
1894 }
1895
1896 static void shutdown(struct pci_dev *pdev)
1897 {
1898         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1899         int err;
1900
1901         mlx5_core_info(dev, "Shutdown was called\n");
1902         set_bit(MLX5_BREAK_FW_WAIT, &dev->intf_state);
1903         err = mlx5_try_fast_unload(dev);
1904         if (err)
1905                 mlx5_unload_one(dev);
1906         mlx5_pci_disable_device(dev);
1907 }
1908
1909 static int mlx5_suspend(struct pci_dev *pdev, pm_message_t state)
1910 {
1911         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1912
1913         mlx5_unload_one(dev);
1914
1915         return 0;
1916 }
1917
1918 static int mlx5_resume(struct pci_dev *pdev)
1919 {
1920         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1921
1922         return mlx5_load_one(dev, false);
1923 }
1924
1925 static const struct pci_device_id mlx5_core_pci_table[] = {
1926         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTIB) },
1927         { PCI_VDEVICE(MELLANOX, 0x1012), MLX5_PCI_DEV_IS_VF},   /* Connect-IB VF */
1928         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4) },
1929         { PCI_VDEVICE(MELLANOX, 0x1014), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4 VF */
1930         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4_LX) },
1931         { PCI_VDEVICE(MELLANOX, 0x1016), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4LX VF */
1932         { PCI_VDEVICE(MELLANOX, 0x1017) },                      /* ConnectX-5, PCIe 3.0 */
1933         { PCI_VDEVICE(MELLANOX, 0x1018), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 VF */
1934         { PCI_VDEVICE(MELLANOX, 0x1019) },                      /* ConnectX-5 Ex */
1935         { PCI_VDEVICE(MELLANOX, 0x101a), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 Ex VF */
1936         { PCI_VDEVICE(MELLANOX, 0x101b) },                      /* ConnectX-6 */
1937         { PCI_VDEVICE(MELLANOX, 0x101c), MLX5_PCI_DEV_IS_VF},   /* ConnectX-6 VF */
1938         { PCI_VDEVICE(MELLANOX, 0x101d) },                      /* ConnectX-6 Dx */
1939         { PCI_VDEVICE(MELLANOX, 0x101e), MLX5_PCI_DEV_IS_VF},   /* ConnectX Family mlx5Gen Virtual Function */
1940         { PCI_VDEVICE(MELLANOX, 0x101f) },                      /* ConnectX-6 LX */
1941         { PCI_VDEVICE(MELLANOX, 0x1021) },                      /* ConnectX-7 */
1942         { PCI_VDEVICE(MELLANOX, 0x1023) },                      /* ConnectX-8 */
1943         { PCI_VDEVICE(MELLANOX, 0xa2d2) },                      /* BlueField integrated ConnectX-5 network controller */
1944         { PCI_VDEVICE(MELLANOX, 0xa2d3), MLX5_PCI_DEV_IS_VF},   /* BlueField integrated ConnectX-5 network controller VF */
1945         { PCI_VDEVICE(MELLANOX, 0xa2d6) },                      /* BlueField-2 integrated ConnectX-6 Dx network controller */
1946         { PCI_VDEVICE(MELLANOX, 0xa2dc) },                      /* BlueField-3 integrated ConnectX-7 network controller */
1947         { PCI_VDEVICE(MELLANOX, 0xa2df) },                      /* BlueField-4 integrated ConnectX-8 network controller */
1948         { 0, }
1949 };
1950
1951 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1952
1953 void mlx5_disable_device(struct mlx5_core_dev *dev)
1954 {
1955         mlx5_error_sw_reset(dev);
1956         mlx5_unload_one_devl_locked(dev);
1957 }
1958
1959 int mlx5_recover_device(struct mlx5_core_dev *dev)
1960 {
1961         if (!mlx5_core_is_sf(dev)) {
1962                 mlx5_pci_disable_device(dev);
1963                 if (mlx5_pci_slot_reset(dev->pdev) != PCI_ERS_RESULT_RECOVERED)
1964                         return -EIO;
1965         }
1966
1967         return mlx5_load_one_devl_locked(dev, true);
1968 }
1969
1970 static struct pci_driver mlx5_core_driver = {
1971         .name           = KBUILD_MODNAME,
1972         .id_table       = mlx5_core_pci_table,
1973         .probe          = probe_one,
1974         .remove         = remove_one,
1975         .suspend        = mlx5_suspend,
1976         .resume         = mlx5_resume,
1977         .shutdown       = shutdown,
1978         .err_handler    = &mlx5_err_handler,
1979         .sriov_configure   = mlx5_core_sriov_configure,
1980         .sriov_get_vf_total_msix = mlx5_sriov_get_vf_total_msix,
1981         .sriov_set_msix_vec_count = mlx5_core_sriov_set_msix_vec_count,
1982 };
1983
1984 /**
1985  * mlx5_vf_get_core_dev - Get the mlx5 core device from a given VF PCI device if
1986  *                     mlx5_core is its driver.
1987  * @pdev: The associated PCI device.
1988  *
1989  * Upon return the interface state lock stay held to let caller uses it safely.
1990  * Caller must ensure to use the returned mlx5 device for a narrow window
1991  * and put it back with mlx5_vf_put_core_dev() immediately once usage was over.
1992  *
1993  * Return: Pointer to the associated mlx5_core_dev or NULL.
1994  */
1995 struct mlx5_core_dev *mlx5_vf_get_core_dev(struct pci_dev *pdev)
1996 {
1997         struct mlx5_core_dev *mdev;
1998
1999         mdev = pci_iov_get_pf_drvdata(pdev, &mlx5_core_driver);
2000         if (IS_ERR(mdev))
2001                 return NULL;
2002
2003         mutex_lock(&mdev->intf_state_mutex);
2004         if (!test_bit(MLX5_INTERFACE_STATE_UP, &mdev->intf_state)) {
2005                 mutex_unlock(&mdev->intf_state_mutex);
2006                 return NULL;
2007         }
2008
2009         return mdev;
2010 }
2011 EXPORT_SYMBOL(mlx5_vf_get_core_dev);
2012
2013 /**
2014  * mlx5_vf_put_core_dev - Put the mlx5 core device back.
2015  * @mdev: The mlx5 core device.
2016  *
2017  * Upon return the interface state lock is unlocked and caller should not
2018  * access the mdev any more.
2019  */
2020 void mlx5_vf_put_core_dev(struct mlx5_core_dev *mdev)
2021 {
2022         mutex_unlock(&mdev->intf_state_mutex);
2023 }
2024 EXPORT_SYMBOL(mlx5_vf_put_core_dev);
2025
2026 static void mlx5_core_verify_params(void)
2027 {
2028         if (prof_sel >= ARRAY_SIZE(profile)) {
2029                 pr_warn("mlx5_core: WARNING: Invalid module parameter prof_sel %d, valid range 0-%zu, changing back to default(%d)\n",
2030                         prof_sel,
2031                         ARRAY_SIZE(profile) - 1,
2032                         MLX5_DEFAULT_PROF);
2033                 prof_sel = MLX5_DEFAULT_PROF;
2034         }
2035 }
2036
2037 static int __init init(void)
2038 {
2039         int err;
2040
2041         WARN_ONCE(strcmp(MLX5_ADEV_NAME, KBUILD_MODNAME),
2042                   "mlx5_core name not in sync with kernel module name");
2043
2044         get_random_bytes(&sw_owner_id, sizeof(sw_owner_id));
2045
2046         mlx5_core_verify_params();
2047         mlx5_register_debugfs();
2048
2049         err = pci_register_driver(&mlx5_core_driver);
2050         if (err)
2051                 goto err_debug;
2052
2053         err = mlx5_sf_driver_register();
2054         if (err)
2055                 goto err_sf;
2056
2057         err = mlx5e_init();
2058         if (err)
2059                 goto err_en;
2060
2061         return 0;
2062
2063 err_en:
2064         mlx5_sf_driver_unregister();
2065 err_sf:
2066         pci_unregister_driver(&mlx5_core_driver);
2067 err_debug:
2068         mlx5_unregister_debugfs();
2069         return err;
2070 }
2071
2072 static void __exit cleanup(void)
2073 {
2074         mlx5e_cleanup();
2075         mlx5_sf_driver_unregister();
2076         pci_unregister_driver(&mlx5_core_driver);
2077         mlx5_unregister_debugfs();
2078 }
2079
2080 module_init(init);
2081 module_exit(cleanup);