drivers/net/ethernet/mellanox/mlx5/core/eswitch_offloads.c

   1 /*
   2  * Copyright (c) 2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/etherdevice.h>
  34 #include <linux/idr.h>
  35 #include <linux/mlx5/driver.h>
  36 #include <linux/mlx5/mlx5_ifc.h>
  37 #include <linux/mlx5/vport.h>
  38 #include <linux/mlx5/fs.h>
  39 #include "mlx5_core.h"
  40 #include "eswitch.h"
  41 #include "esw/indir_table.h"
  42 #include "esw/acl/ofld.h"
  43 #include "rdma.h"
  44 #include "en.h"
  45 #include "fs_core.h"
  46 #include "lib/devcom.h"
  47 #include "lib/eq.h"
  48 #include "lib/fs_chains.h"
  49 #include "en_tc.h"
  50 #include "en/mapping.h"
  51 #include "devlink.h"
  52 #include "lag/lag.h"
  53 #include "en/tc/post_meter.h"
  54
  55 #define mlx5_esw_for_each_rep(esw, i, rep) \
  56         xa_for_each(&((esw)->offloads.vport_reps), i, rep)
  57
  58 /* There are two match-all miss flows, one for unicast dst mac and
  59  * one for multicast.
  60  */
  61 #define MLX5_ESW_MISS_FLOWS (2)
  62 #define UPLINK_REP_INDEX 0
  63
  64 #define MLX5_ESW_VPORT_TBL_SIZE 128
  65 #define MLX5_ESW_VPORT_TBL_NUM_GROUPS  4
  66
  67 #define MLX5_ESW_FT_OFFLOADS_DROP_RULE (1)
  68
  69 static struct esw_vport_tbl_namespace mlx5_esw_vport_tbl_mirror_ns = {
  70         .max_fte = MLX5_ESW_VPORT_TBL_SIZE,
  71         .max_num_groups = MLX5_ESW_VPORT_TBL_NUM_GROUPS,
  72         .flags = 0,
  73 };
  74
  75 static struct mlx5_eswitch_rep *mlx5_eswitch_get_rep(struct mlx5_eswitch *esw,
  76                                                      u16 vport_num)
  77 {
  78         return xa_load(&esw->offloads.vport_reps, vport_num);
  79 }
  80
  81 static void
  82 mlx5_eswitch_set_rule_flow_source(struct mlx5_eswitch *esw,
  83                                   struct mlx5_flow_spec *spec,
  84                                   struct mlx5_esw_flow_attr *attr)
  85 {
  86         if (!MLX5_CAP_ESW_FLOWTABLE(esw->dev, flow_source) || !attr || !attr->in_rep)
  87                 return;
  88
  89         if (attr->int_port) {
  90                 spec->flow_context.flow_source = mlx5e_tc_int_port_get_flow_source(attr->int_port);
  91
  92                 return;
  93         }
  94
  95         spec->flow_context.flow_source = (attr->in_rep->vport == MLX5_VPORT_UPLINK) ?
  96                                          MLX5_FLOW_CONTEXT_FLOW_SOURCE_UPLINK :
  97                                          MLX5_FLOW_CONTEXT_FLOW_SOURCE_LOCAL_VPORT;
  98 }
  99
 100 /* Actually only the upper 16 bits of reg c0 need to be cleared, but the lower 16 bits
 101  * are not needed as well in the following process. So clear them all for simplicity.
 102  */
 103 void
 104 mlx5_eswitch_clear_rule_source_port(struct mlx5_eswitch *esw, struct mlx5_flow_spec *spec)
 105 {
 106         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
 107                 void *misc2;
 108
 109                 misc2 = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters_2);
 110                 MLX5_SET(fte_match_set_misc2, misc2, metadata_reg_c_0, 0);
 111
 112                 misc2 = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters_2);
 113                 MLX5_SET(fte_match_set_misc2, misc2, metadata_reg_c_0, 0);
 114
 115                 if (!memchr_inv(misc2, 0, MLX5_ST_SZ_BYTES(fte_match_set_misc2)))
 116                         spec->match_criteria_enable &= ~MLX5_MATCH_MISC_PARAMETERS_2;
 117         }
 118 }
 119
 120 static void
 121 mlx5_eswitch_set_rule_source_port(struct mlx5_eswitch *esw,
 122                                   struct mlx5_flow_spec *spec,
 123                                   struct mlx5_flow_attr *attr,
 124                                   struct mlx5_eswitch *src_esw,
 125                                   u16 vport)
 126 {
 127         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 128         u32 metadata;
 129         void *misc2;
 130         void *misc;
 131
 132         /* Use metadata matching because vport is not represented by single
 133          * VHCA in dual-port RoCE mode, and matching on source vport may fail.
 134          */
 135         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
 136                 if (mlx5_esw_indir_table_decap_vport(attr))
 137                         vport = mlx5_esw_indir_table_decap_vport(attr);
 138
 139                 if (!attr->chain && esw_attr && esw_attr->int_port)
 140                         metadata =
 141                                 mlx5e_tc_int_port_get_metadata_for_match(esw_attr->int_port);
 142                 else
 143                         metadata =
 144                                 mlx5_eswitch_get_vport_metadata_for_match(src_esw, vport);
 145
 146                 misc2 = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters_2);
 147                 MLX5_SET(fte_match_set_misc2, misc2, metadata_reg_c_0, metadata);
 148
 149                 misc2 = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters_2);
 150                 MLX5_SET(fte_match_set_misc2, misc2, metadata_reg_c_0,
 151                          mlx5_eswitch_get_vport_metadata_mask());
 152
 153                 spec->match_criteria_enable |= MLX5_MATCH_MISC_PARAMETERS_2;
 154         } else {
 155                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters);
 156                 MLX5_SET(fte_match_set_misc, misc, source_port, vport);
 157
 158                 if (MLX5_CAP_ESW(esw->dev, merged_eswitch))
 159                         MLX5_SET(fte_match_set_misc, misc,
 160                                  source_eswitch_owner_vhca_id,
 161                                  MLX5_CAP_GEN(src_esw->dev, vhca_id));
 162
 163                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters);
 164                 MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_port);
 165                 if (MLX5_CAP_ESW(esw->dev, merged_eswitch))
 166                         MLX5_SET_TO_ONES(fte_match_set_misc, misc,
 167                                          source_eswitch_owner_vhca_id);
 168
 169                 spec->match_criteria_enable |= MLX5_MATCH_MISC_PARAMETERS;
 170         }
 171 }
 172
 173 static int
 174 esw_setup_decap_indir(struct mlx5_eswitch *esw,
 175                       struct mlx5_flow_attr *attr)
 176 {
 177         struct mlx5_flow_table *ft;
 178
 179         if (!(attr->flags & MLX5_ATTR_FLAG_SRC_REWRITE))
 180                 return -EOPNOTSUPP;
 181
 182         ft = mlx5_esw_indir_table_get(esw, attr,
 183                                       mlx5_esw_indir_table_decap_vport(attr), true);
 184         return PTR_ERR_OR_ZERO(ft);
 185 }
 186
 187 static void
 188 esw_cleanup_decap_indir(struct mlx5_eswitch *esw,
 189                         struct mlx5_flow_attr *attr)
 190 {
 191         if (mlx5_esw_indir_table_decap_vport(attr))
 192                 mlx5_esw_indir_table_put(esw,
 193                                          mlx5_esw_indir_table_decap_vport(attr),
 194                                          true);
 195 }
 196
 197 static int
 198 esw_setup_mtu_dest(struct mlx5_flow_destination *dest,
 199                    struct mlx5e_meter_attr *meter,
 200                    int i)
 201 {
 202         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_RANGE;
 203         dest[i].range.field = MLX5_FLOW_DEST_RANGE_FIELD_PKT_LEN;
 204         dest[i].range.min = 0;
 205         dest[i].range.max = meter->params.mtu;
 206         dest[i].range.hit_ft = mlx5e_post_meter_get_mtu_true_ft(meter->post_meter);
 207         dest[i].range.miss_ft = mlx5e_post_meter_get_mtu_false_ft(meter->post_meter);
 208
 209         return 0;
 210 }
 211
 212 static int
 213 esw_setup_sampler_dest(struct mlx5_flow_destination *dest,
 214                        struct mlx5_flow_act *flow_act,
 215                        u32 sampler_id,
 216                        int i)
 217 {
 218         flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 219         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_SAMPLER;
 220         dest[i].sampler_id = sampler_id;
 221
 222         return 0;
 223 }
 224
 225 static int
 226 esw_setup_ft_dest(struct mlx5_flow_destination *dest,
 227                   struct mlx5_flow_act *flow_act,
 228                   struct mlx5_eswitch *esw,
 229                   struct mlx5_flow_attr *attr,
 230                   int i)
 231 {
 232         flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 233         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 234         dest[i].ft = attr->dest_ft;
 235
 236         if (mlx5_esw_indir_table_decap_vport(attr))
 237                 return esw_setup_decap_indir(esw, attr);
 238         return 0;
 239 }
 240
 241 static void
 242 esw_setup_accept_dest(struct mlx5_flow_destination *dest, struct mlx5_flow_act *flow_act,
 243                       struct mlx5_fs_chains *chains, int i)
 244 {
 245         if (mlx5_chains_ignore_flow_level_supported(chains))
 246                 flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 247         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 248         dest[i].ft = mlx5_chains_get_tc_end_ft(chains);
 249 }
 250
 251 static void
 252 esw_setup_slow_path_dest(struct mlx5_flow_destination *dest, struct mlx5_flow_act *flow_act,
 253                          struct mlx5_eswitch *esw, int i)
 254 {
 255         if (MLX5_CAP_ESW_FLOWTABLE_FDB(esw->dev, ignore_flow_level))
 256                 flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 257         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 258         dest[i].ft = mlx5_eswitch_get_slow_fdb(esw);
 259 }
 260
 261 static int
 262 esw_setup_chain_dest(struct mlx5_flow_destination *dest,
 263                      struct mlx5_flow_act *flow_act,
 264                      struct mlx5_fs_chains *chains,
 265                      u32 chain, u32 prio, u32 level,
 266                      int i)
 267 {
 268         struct mlx5_flow_table *ft;
 269
 270         flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 271         ft = mlx5_chains_get_table(chains, chain, prio, level);
 272         if (IS_ERR(ft))
 273                 return PTR_ERR(ft);
 274
 275         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 276         dest[i].ft = ft;
 277         return  0;
 278 }
 279
 280 static void esw_put_dest_tables_loop(struct mlx5_eswitch *esw, struct mlx5_flow_attr *attr,
 281                                      int from, int to)
 282 {
 283         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 284         struct mlx5_fs_chains *chains = esw_chains(esw);
 285         int i;
 286
 287         for (i = from; i < to; i++)
 288                 if (esw_attr->dests[i].flags & MLX5_ESW_DEST_CHAIN_WITH_SRC_PORT_CHANGE)
 289                         mlx5_chains_put_table(chains, 0, 1, 0);
 290                 else if (mlx5_esw_indir_table_needed(esw, attr, esw_attr->dests[i].rep->vport,
 291                                                      esw_attr->dests[i].mdev))
 292                         mlx5_esw_indir_table_put(esw, esw_attr->dests[i].rep->vport,
 293                                                  false);
 294 }
 295
 296 static bool
 297 esw_is_chain_src_port_rewrite(struct mlx5_eswitch *esw, struct mlx5_esw_flow_attr *esw_attr)
 298 {
 299         int i;
 300
 301         for (i = esw_attr->split_count; i < esw_attr->out_count; i++)
 302                 if (esw_attr->dests[i].flags & MLX5_ESW_DEST_CHAIN_WITH_SRC_PORT_CHANGE)
 303                         return true;
 304         return false;
 305 }
 306
 307 static int
 308 esw_setup_chain_src_port_rewrite(struct mlx5_flow_destination *dest,
 309                                  struct mlx5_flow_act *flow_act,
 310                                  struct mlx5_eswitch *esw,
 311                                  struct mlx5_fs_chains *chains,
 312                                  struct mlx5_flow_attr *attr,
 313                                  int *i)
 314 {
 315         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 316         int err;
 317
 318         if (!(attr->flags & MLX5_ATTR_FLAG_SRC_REWRITE))
 319                 return -EOPNOTSUPP;
 320
 321         /* flow steering cannot handle more than one dest with the same ft
 322          * in a single flow
 323          */
 324         if (esw_attr->out_count - esw_attr->split_count > 1)
 325                 return -EOPNOTSUPP;
 326
 327         err = esw_setup_chain_dest(dest, flow_act, chains, attr->dest_chain, 1, 0, *i);
 328         if (err)
 329                 return err;
 330
 331         if (esw_attr->dests[esw_attr->split_count].pkt_reformat) {
 332                 flow_act->action |= MLX5_FLOW_CONTEXT_ACTION_PACKET_REFORMAT;
 333                 flow_act->pkt_reformat = esw_attr->dests[esw_attr->split_count].pkt_reformat;
 334         }
 335         (*i)++;
 336
 337         return 0;
 338 }
 339
 340 static void esw_cleanup_chain_src_port_rewrite(struct mlx5_eswitch *esw,
 341                                                struct mlx5_flow_attr *attr)
 342 {
 343         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 344
 345         esw_put_dest_tables_loop(esw, attr, esw_attr->split_count, esw_attr->out_count);
 346 }
 347
 348 static bool
 349 esw_is_indir_table(struct mlx5_eswitch *esw, struct mlx5_flow_attr *attr)
 350 {
 351         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 352         bool result = false;
 353         int i;
 354
 355         /* Indirect table is supported only for flows with in_port uplink
 356          * and the destination is vport on the same eswitch as the uplink,
 357          * return false in case at least one of destinations doesn't meet
 358          * this criteria.
 359          */
 360         for (i = esw_attr->split_count; i < esw_attr->out_count; i++) {
 361                 if (esw_attr->dests[i].rep &&
 362                     mlx5_esw_indir_table_needed(esw, attr, esw_attr->dests[i].rep->vport,
 363                                                 esw_attr->dests[i].mdev)) {
 364                         result = true;
 365                 } else {
 366                         result = false;
 367                         break;
 368                 }
 369         }
 370         return result;
 371 }
 372
 373 static int
 374 esw_setup_indir_table(struct mlx5_flow_destination *dest,
 375                       struct mlx5_flow_act *flow_act,
 376                       struct mlx5_eswitch *esw,
 377                       struct mlx5_flow_attr *attr,
 378                       bool ignore_flow_lvl,
 379                       int *i)
 380 {
 381         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 382         int j, err;
 383
 384         if (!(attr->flags & MLX5_ATTR_FLAG_SRC_REWRITE))
 385                 return -EOPNOTSUPP;
 386
 387         for (j = esw_attr->split_count; j < esw_attr->out_count; j++, (*i)++) {
 388                 if (ignore_flow_lvl)
 389                         flow_act->flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 390                 dest[*i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 391
 392                 dest[*i].ft = mlx5_esw_indir_table_get(esw, attr,
 393                                                        esw_attr->dests[j].rep->vport, false);
 394                 if (IS_ERR(dest[*i].ft)) {
 395                         err = PTR_ERR(dest[*i].ft);
 396                         goto err_indir_tbl_get;
 397                 }
 398         }
 399
 400         if (mlx5_esw_indir_table_decap_vport(attr)) {
 401                 err = esw_setup_decap_indir(esw, attr);
 402                 if (err)
 403                         goto err_indir_tbl_get;
 404         }
 405
 406         return 0;
 407
 408 err_indir_tbl_get:
 409         esw_put_dest_tables_loop(esw, attr, esw_attr->split_count, j);
 410         return err;
 411 }
 412
 413 static void esw_cleanup_indir_table(struct mlx5_eswitch *esw, struct mlx5_flow_attr *attr)
 414 {
 415         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 416
 417         esw_put_dest_tables_loop(esw, attr, esw_attr->split_count, esw_attr->out_count);
 418         esw_cleanup_decap_indir(esw, attr);
 419 }
 420
 421 static void
 422 esw_cleanup_chain_dest(struct mlx5_fs_chains *chains, u32 chain, u32 prio, u32 level)
 423 {
 424         mlx5_chains_put_table(chains, chain, prio, level);
 425 }
 426
 427 static void
 428 esw_setup_vport_dest(struct mlx5_flow_destination *dest, struct mlx5_flow_act *flow_act,
 429                      struct mlx5_eswitch *esw, struct mlx5_esw_flow_attr *esw_attr,
 430                      int attr_idx, int dest_idx, bool pkt_reformat)
 431 {
 432         dest[dest_idx].type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
 433         dest[dest_idx].vport.num = esw_attr->dests[attr_idx].rep->vport;
 434         if (MLX5_CAP_ESW(esw->dev, merged_eswitch)) {
 435                 dest[dest_idx].vport.vhca_id =
 436                         MLX5_CAP_GEN(esw_attr->dests[attr_idx].mdev, vhca_id);
 437                 dest[dest_idx].vport.flags |= MLX5_FLOW_DEST_VPORT_VHCA_ID;
 438                 if (dest[dest_idx].vport.num == MLX5_VPORT_UPLINK &&
 439                     mlx5_lag_is_mpesw(esw->dev))
 440                         dest[dest_idx].type = MLX5_FLOW_DESTINATION_TYPE_UPLINK;
 441         }
 442         if (esw_attr->dests[attr_idx].flags & MLX5_ESW_DEST_ENCAP_VALID) {
 443                 if (pkt_reformat) {
 444                         flow_act->action |= MLX5_FLOW_CONTEXT_ACTION_PACKET_REFORMAT;
 445                         flow_act->pkt_reformat = esw_attr->dests[attr_idx].pkt_reformat;
 446                 }
 447                 dest[dest_idx].vport.flags |= MLX5_FLOW_DEST_VPORT_REFORMAT_ID;
 448                 dest[dest_idx].vport.pkt_reformat = esw_attr->dests[attr_idx].pkt_reformat;
 449         }
 450 }
 451
 452 static int
 453 esw_setup_vport_dests(struct mlx5_flow_destination *dest, struct mlx5_flow_act *flow_act,
 454                       struct mlx5_eswitch *esw, struct mlx5_esw_flow_attr *esw_attr,
 455                       int i)
 456 {
 457         int j;
 458
 459         for (j = esw_attr->split_count; j < esw_attr->out_count; j++, i++)
 460                 esw_setup_vport_dest(dest, flow_act, esw, esw_attr, j, i, true);
 461         return i;
 462 }
 463
 464 static bool
 465 esw_src_port_rewrite_supported(struct mlx5_eswitch *esw)
 466 {
 467         return MLX5_CAP_GEN(esw->dev, reg_c_preserve) &&
 468                mlx5_eswitch_vport_match_metadata_enabled(esw) &&
 469                MLX5_CAP_ESW_FLOWTABLE_FDB(esw->dev, ignore_flow_level);
 470 }
 471
 472 static int
 473 esw_setup_dests(struct mlx5_flow_destination *dest,
 474                 struct mlx5_flow_act *flow_act,
 475                 struct mlx5_eswitch *esw,
 476                 struct mlx5_flow_attr *attr,
 477                 struct mlx5_flow_spec *spec,
 478                 int *i)
 479 {
 480         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 481         struct mlx5_fs_chains *chains = esw_chains(esw);
 482         int err = 0;
 483
 484         if (!mlx5_eswitch_termtbl_required(esw, attr, flow_act, spec) &&
 485             esw_src_port_rewrite_supported(esw))
 486                 attr->flags |= MLX5_ATTR_FLAG_SRC_REWRITE;
 487
 488         if (attr->flags & MLX5_ATTR_FLAG_SLOW_PATH) {
 489                 esw_setup_slow_path_dest(dest, flow_act, esw, *i);
 490                 (*i)++;
 491                 goto out;
 492         }
 493
 494         if (attr->flags & MLX5_ATTR_FLAG_SAMPLE) {
 495                 esw_setup_sampler_dest(dest, flow_act, attr->sample_attr.sampler_id, *i);
 496                 (*i)++;
 497         } else if (attr->flags & MLX5_ATTR_FLAG_ACCEPT) {
 498                 esw_setup_accept_dest(dest, flow_act, chains, *i);
 499                 (*i)++;
 500         } else if (attr->flags & MLX5_ATTR_FLAG_MTU) {
 501                 err = esw_setup_mtu_dest(dest, &attr->meter_attr, *i);
 502                 (*i)++;
 503         } else if (esw_is_indir_table(esw, attr)) {
 504                 err = esw_setup_indir_table(dest, flow_act, esw, attr, true, i);
 505         } else if (esw_is_chain_src_port_rewrite(esw, esw_attr)) {
 506                 err = esw_setup_chain_src_port_rewrite(dest, flow_act, esw, chains, attr, i);
 507         } else {
 508                 *i = esw_setup_vport_dests(dest, flow_act, esw, esw_attr, *i);
 509
 510                 if (attr->dest_ft) {
 511                         err = esw_setup_ft_dest(dest, flow_act, esw, attr, *i);
 512                         (*i)++;
 513                 } else if (attr->dest_chain) {
 514                         err = esw_setup_chain_dest(dest, flow_act, chains, attr->dest_chain,
 515                                                    1, 0, *i);
 516                         (*i)++;
 517                 }
 518         }
 519
 520 out:
 521         return err;
 522 }
 523
 524 static void
 525 esw_cleanup_dests(struct mlx5_eswitch *esw,
 526                   struct mlx5_flow_attr *attr)
 527 {
 528         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 529         struct mlx5_fs_chains *chains = esw_chains(esw);
 530
 531         if (attr->dest_ft) {
 532                 esw_cleanup_decap_indir(esw, attr);
 533         } else if (!mlx5e_tc_attr_flags_skip(attr->flags)) {
 534                 if (attr->dest_chain)
 535                         esw_cleanup_chain_dest(chains, attr->dest_chain, 1, 0);
 536                 else if (esw_is_indir_table(esw, attr))
 537                         esw_cleanup_indir_table(esw, attr);
 538                 else if (esw_is_chain_src_port_rewrite(esw, esw_attr))
 539                         esw_cleanup_chain_src_port_rewrite(esw, attr);
 540         }
 541 }
 542
 543 static void
 544 esw_setup_meter(struct mlx5_flow_attr *attr, struct mlx5_flow_act *flow_act)
 545 {
 546         struct mlx5e_flow_meter_handle *meter;
 547
 548         meter = attr->meter_attr.meter;
 549         flow_act->exe_aso.type = attr->exe_aso_type;
 550         flow_act->exe_aso.object_id = meter->obj_id;
 551         flow_act->exe_aso.flow_meter.meter_idx = meter->idx;
 552         flow_act->exe_aso.flow_meter.init_color = MLX5_FLOW_METER_COLOR_GREEN;
 553         /* use metadata reg 5 for packet color */
 554         flow_act->exe_aso.return_reg_id = 5;
 555 }
 556
 557 struct mlx5_flow_handle *
 558 mlx5_eswitch_add_offloaded_rule(struct mlx5_eswitch *esw,
 559                                 struct mlx5_flow_spec *spec,
 560                                 struct mlx5_flow_attr *attr)
 561 {
 562         struct mlx5_flow_act flow_act = { .flags = FLOW_ACT_NO_APPEND, };
 563         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 564         struct mlx5_fs_chains *chains = esw_chains(esw);
 565         bool split = !!(esw_attr->split_count);
 566         struct mlx5_vport_tbl_attr fwd_attr;
 567         struct mlx5_flow_destination *dest;
 568         struct mlx5_flow_handle *rule;
 569         struct mlx5_flow_table *fdb;
 570         int i = 0;
 571
 572         if (esw->mode != MLX5_ESWITCH_OFFLOADS)
 573                 return ERR_PTR(-EOPNOTSUPP);
 574
 575         if (!mlx5_eswitch_vlan_actions_supported(esw->dev, 1))
 576                 return ERR_PTR(-EOPNOTSUPP);
 577
 578         dest = kcalloc(MLX5_MAX_FLOW_FWD_VPORTS + 1, sizeof(*dest), GFP_KERNEL);
 579         if (!dest)
 580                 return ERR_PTR(-ENOMEM);
 581
 582         flow_act.action = attr->action;
 583
 584         if (flow_act.action & MLX5_FLOW_CONTEXT_ACTION_VLAN_PUSH) {
 585                 flow_act.vlan[0].ethtype = ntohs(esw_attr->vlan_proto[0]);
 586                 flow_act.vlan[0].vid = esw_attr->vlan_vid[0];
 587                 flow_act.vlan[0].prio = esw_attr->vlan_prio[0];
 588                 if (flow_act.action & MLX5_FLOW_CONTEXT_ACTION_VLAN_PUSH_2) {
 589                         flow_act.vlan[1].ethtype = ntohs(esw_attr->vlan_proto[1]);
 590                         flow_act.vlan[1].vid = esw_attr->vlan_vid[1];
 591                         flow_act.vlan[1].prio = esw_attr->vlan_prio[1];
 592                 }
 593         }
 594
 595         mlx5_eswitch_set_rule_flow_source(esw, spec, esw_attr);
 596
 597         if (flow_act.action & MLX5_FLOW_CONTEXT_ACTION_FWD_DEST) {
 598                 int err;
 599
 600                 err = esw_setup_dests(dest, &flow_act, esw, attr, spec, &i);
 601                 if (err) {
 602                         rule = ERR_PTR(err);
 603                         goto err_create_goto_table;
 604                 }
 605         }
 606
 607         if (esw_attr->decap_pkt_reformat)
 608                 flow_act.pkt_reformat = esw_attr->decap_pkt_reformat;
 609
 610         if (flow_act.action & MLX5_FLOW_CONTEXT_ACTION_COUNT) {
 611                 dest[i].type = MLX5_FLOW_DESTINATION_TYPE_COUNTER;
 612                 dest[i].counter_id = mlx5_fc_id(attr->counter);
 613                 i++;
 614         }
 615
 616         if (attr->outer_match_level != MLX5_MATCH_NONE)
 617                 spec->match_criteria_enable |= MLX5_MATCH_OUTER_HEADERS;
 618         if (attr->inner_match_level != MLX5_MATCH_NONE)
 619                 spec->match_criteria_enable |= MLX5_MATCH_INNER_HEADERS;
 620
 621         if (flow_act.action & MLX5_FLOW_CONTEXT_ACTION_MOD_HDR)
 622                 flow_act.modify_hdr = attr->modify_hdr;
 623
 624         if ((flow_act.action & MLX5_FLOW_CONTEXT_ACTION_EXECUTE_ASO) &&
 625             attr->exe_aso_type == MLX5_EXE_ASO_FLOW_METER)
 626                 esw_setup_meter(attr, &flow_act);
 627
 628         if (split) {
 629                 fwd_attr.chain = attr->chain;
 630                 fwd_attr.prio = attr->prio;
 631                 fwd_attr.vport = esw_attr->in_rep->vport;
 632                 fwd_attr.vport_ns = &mlx5_esw_vport_tbl_mirror_ns;
 633
 634                 fdb = mlx5_esw_vporttbl_get(esw, &fwd_attr);
 635         } else {
 636                 if (attr->chain || attr->prio)
 637                         fdb = mlx5_chains_get_table(chains, attr->chain,
 638                                                     attr->prio, 0);
 639                 else
 640                         fdb = attr->ft;
 641
 642                 if (!(attr->flags & MLX5_ATTR_FLAG_NO_IN_PORT))
 643                         mlx5_eswitch_set_rule_source_port(esw, spec, attr,
 644                                                           esw_attr->in_mdev->priv.eswitch,
 645                                                           esw_attr->in_rep->vport);
 646         }
 647         if (IS_ERR(fdb)) {
 648                 rule = ERR_CAST(fdb);
 649                 goto err_esw_get;
 650         }
 651
 652         if (!i) {
 653                 kfree(dest);
 654                 dest = NULL;
 655         }
 656
 657         if (mlx5_eswitch_termtbl_required(esw, attr, &flow_act, spec))
 658                 rule = mlx5_eswitch_add_termtbl_rule(esw, fdb, spec, esw_attr,
 659                                                      &flow_act, dest, i);
 660         else
 661                 rule = mlx5_add_flow_rules(fdb, spec, &flow_act, dest, i);
 662         if (IS_ERR(rule))
 663                 goto err_add_rule;
 664         else
 665                 atomic64_inc(&esw->offloads.num_flows);
 666
 667         kfree(dest);
 668         return rule;
 669
 670 err_add_rule:
 671         if (split)
 672                 mlx5_esw_vporttbl_put(esw, &fwd_attr);
 673         else if (attr->chain || attr->prio)
 674                 mlx5_chains_put_table(chains, attr->chain, attr->prio, 0);
 675 err_esw_get:
 676         esw_cleanup_dests(esw, attr);
 677 err_create_goto_table:
 678         kfree(dest);
 679         return rule;
 680 }
 681
 682 struct mlx5_flow_handle *
 683 mlx5_eswitch_add_fwd_rule(struct mlx5_eswitch *esw,
 684                           struct mlx5_flow_spec *spec,
 685                           struct mlx5_flow_attr *attr)
 686 {
 687         struct mlx5_flow_act flow_act = { .flags = FLOW_ACT_NO_APPEND, };
 688         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 689         struct mlx5_fs_chains *chains = esw_chains(esw);
 690         struct mlx5_vport_tbl_attr fwd_attr;
 691         struct mlx5_flow_destination *dest;
 692         struct mlx5_flow_table *fast_fdb;
 693         struct mlx5_flow_table *fwd_fdb;
 694         struct mlx5_flow_handle *rule;
 695         int i, err = 0;
 696
 697         dest = kcalloc(MLX5_MAX_FLOW_FWD_VPORTS + 1, sizeof(*dest), GFP_KERNEL);
 698         if (!dest)
 699                 return ERR_PTR(-ENOMEM);
 700
 701         fast_fdb = mlx5_chains_get_table(chains, attr->chain, attr->prio, 0);
 702         if (IS_ERR(fast_fdb)) {
 703                 rule = ERR_CAST(fast_fdb);
 704                 goto err_get_fast;
 705         }
 706
 707         fwd_attr.chain = attr->chain;
 708         fwd_attr.prio = attr->prio;
 709         fwd_attr.vport = esw_attr->in_rep->vport;
 710         fwd_attr.vport_ns = &mlx5_esw_vport_tbl_mirror_ns;
 711         fwd_fdb = mlx5_esw_vporttbl_get(esw, &fwd_attr);
 712         if (IS_ERR(fwd_fdb)) {
 713                 rule = ERR_CAST(fwd_fdb);
 714                 goto err_get_fwd;
 715         }
 716
 717         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
 718         for (i = 0; i < esw_attr->split_count; i++) {
 719                 if (esw_attr->dests[i].flags & MLX5_ESW_DEST_CHAIN_WITH_SRC_PORT_CHANGE)
 720                         /* Source port rewrite (forward to ovs internal port or statck device) isn't
 721                          * supported in the rule of split action.
 722                          */
 723                         err = -EOPNOTSUPP;
 724                 else
 725                         esw_setup_vport_dest(dest, &flow_act, esw, esw_attr, i, i, false);
 726
 727                 if (err) {
 728                         rule = ERR_PTR(err);
 729                         goto err_chain_src_rewrite;
 730                 }
 731         }
 732         dest[i].type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
 733         dest[i].ft = fwd_fdb;
 734         i++;
 735
 736         mlx5_eswitch_set_rule_source_port(esw, spec, attr,
 737                                           esw_attr->in_mdev->priv.eswitch,
 738                                           esw_attr->in_rep->vport);
 739
 740         if (attr->outer_match_level != MLX5_MATCH_NONE)
 741                 spec->match_criteria_enable |= MLX5_MATCH_OUTER_HEADERS;
 742
 743         flow_act.flags |= FLOW_ACT_IGNORE_FLOW_LEVEL;
 744         rule = mlx5_add_flow_rules(fast_fdb, spec, &flow_act, dest, i);
 745
 746         if (IS_ERR(rule)) {
 747                 i = esw_attr->split_count;
 748                 goto err_chain_src_rewrite;
 749         }
 750
 751         atomic64_inc(&esw->offloads.num_flows);
 752
 753         kfree(dest);
 754         return rule;
 755 err_chain_src_rewrite:
 756         mlx5_esw_vporttbl_put(esw, &fwd_attr);
 757 err_get_fwd:
 758         mlx5_chains_put_table(chains, attr->chain, attr->prio, 0);
 759 err_get_fast:
 760         kfree(dest);
 761         return rule;
 762 }
 763
 764 static void
 765 __mlx5_eswitch_del_rule(struct mlx5_eswitch *esw,
 766                         struct mlx5_flow_handle *rule,
 767                         struct mlx5_flow_attr *attr,
 768                         bool fwd_rule)
 769 {
 770         struct mlx5_esw_flow_attr *esw_attr = attr->esw_attr;
 771         struct mlx5_fs_chains *chains = esw_chains(esw);
 772         bool split = (esw_attr->split_count > 0);
 773         struct mlx5_vport_tbl_attr fwd_attr;
 774         int i;
 775
 776         mlx5_del_flow_rules(rule);
 777
 778         if (!mlx5e_tc_attr_flags_skip(attr->flags)) {
 779                 /* unref the term table */
 780                 for (i = 0; i < MLX5_MAX_FLOW_FWD_VPORTS; i++) {
 781                         if (esw_attr->dests[i].termtbl)
 782                                 mlx5_eswitch_termtbl_put(esw, esw_attr->dests[i].termtbl);
 783                 }
 784         }
 785
 786         atomic64_dec(&esw->offloads.num_flows);
 787
 788         if (fwd_rule || split) {
 789                 fwd_attr.chain = attr->chain;
 790                 fwd_attr.prio = attr->prio;
 791                 fwd_attr.vport = esw_attr->in_rep->vport;
 792                 fwd_attr.vport_ns = &mlx5_esw_vport_tbl_mirror_ns;
 793         }
 794
 795         if (fwd_rule)  {
 796                 mlx5_esw_vporttbl_put(esw, &fwd_attr);
 797                 mlx5_chains_put_table(chains, attr->chain, attr->prio, 0);
 798         } else {
 799                 if (split)
 800                         mlx5_esw_vporttbl_put(esw, &fwd_attr);
 801                 else if (attr->chain || attr->prio)
 802                         mlx5_chains_put_table(chains, attr->chain, attr->prio, 0);
 803                 esw_cleanup_dests(esw, attr);
 804         }
 805 }
 806
 807 void
 808 mlx5_eswitch_del_offloaded_rule(struct mlx5_eswitch *esw,
 809                                 struct mlx5_flow_handle *rule,
 810                                 struct mlx5_flow_attr *attr)
 811 {
 812         __mlx5_eswitch_del_rule(esw, rule, attr, false);
 813 }
 814
 815 void
 816 mlx5_eswitch_del_fwd_rule(struct mlx5_eswitch *esw,
 817                           struct mlx5_flow_handle *rule,
 818                           struct mlx5_flow_attr *attr)
 819 {
 820         __mlx5_eswitch_del_rule(esw, rule, attr, true);
 821 }
 822
 823 struct mlx5_flow_handle *
 824 mlx5_eswitch_add_send_to_vport_rule(struct mlx5_eswitch *on_esw,
 825                                     struct mlx5_eswitch *from_esw,
 826                                     struct mlx5_eswitch_rep *rep,
 827                                     u32 sqn)
 828 {
 829         struct mlx5_flow_act flow_act = {0};
 830         struct mlx5_flow_destination dest = {};
 831         struct mlx5_flow_handle *flow_rule;
 832         struct mlx5_flow_spec *spec;
 833         void *misc;
 834         u16 vport;
 835
 836         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
 837         if (!spec) {
 838                 flow_rule = ERR_PTR(-ENOMEM);
 839                 goto out;
 840         }
 841
 842         misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters);
 843         MLX5_SET(fte_match_set_misc, misc, source_sqn, sqn);
 844
 845         misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters);
 846         MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_sqn);
 847
 848         spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS;
 849
 850         /* source vport is the esw manager */
 851         vport = from_esw->manager_vport;
 852
 853         if (mlx5_eswitch_vport_match_metadata_enabled(on_esw)) {
 854                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters_2);
 855                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
 856                          mlx5_eswitch_get_vport_metadata_for_match(from_esw, vport));
 857
 858                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters_2);
 859                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
 860                          mlx5_eswitch_get_vport_metadata_mask());
 861
 862                 spec->match_criteria_enable |= MLX5_MATCH_MISC_PARAMETERS_2;
 863         } else {
 864                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters);
 865                 MLX5_SET(fte_match_set_misc, misc, source_port, vport);
 866
 867                 if (MLX5_CAP_ESW(on_esw->dev, merged_eswitch))
 868                         MLX5_SET(fte_match_set_misc, misc, source_eswitch_owner_vhca_id,
 869                                  MLX5_CAP_GEN(from_esw->dev, vhca_id));
 870
 871                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters);
 872                 MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_port);
 873
 874                 if (MLX5_CAP_ESW(on_esw->dev, merged_eswitch))
 875                         MLX5_SET_TO_ONES(fte_match_set_misc, misc,
 876                                          source_eswitch_owner_vhca_id);
 877
 878                 spec->match_criteria_enable |= MLX5_MATCH_MISC_PARAMETERS;
 879         }
 880
 881         dest.type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
 882         dest.vport.num = rep->vport;
 883         dest.vport.vhca_id = MLX5_CAP_GEN(rep->esw->dev, vhca_id);
 884         dest.vport.flags |= MLX5_FLOW_DEST_VPORT_VHCA_ID;
 885         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
 886
 887         if (MLX5_CAP_ESW_FLOWTABLE(on_esw->dev, flow_source) &&
 888             rep->vport == MLX5_VPORT_UPLINK)
 889                 spec->flow_context.flow_source = MLX5_FLOW_CONTEXT_FLOW_SOURCE_LOCAL_VPORT;
 890
 891         flow_rule = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(on_esw),
 892                                         spec, &flow_act, &dest, 1);
 893         if (IS_ERR(flow_rule))
 894                 esw_warn(on_esw->dev, "FDB: Failed to add send to vport rule err %ld\n",
 895                          PTR_ERR(flow_rule));
 896 out:
 897         kvfree(spec);
 898         return flow_rule;
 899 }
 900 EXPORT_SYMBOL(mlx5_eswitch_add_send_to_vport_rule);
 901
 902 void mlx5_eswitch_del_send_to_vport_rule(struct mlx5_flow_handle *rule)
 903 {
 904         mlx5_del_flow_rules(rule);
 905 }
 906
 907 void mlx5_eswitch_del_send_to_vport_meta_rule(struct mlx5_flow_handle *rule)
 908 {
 909         if (rule)
 910                 mlx5_del_flow_rules(rule);
 911 }
 912
 913 struct mlx5_flow_handle *
 914 mlx5_eswitch_add_send_to_vport_meta_rule(struct mlx5_eswitch *esw, u16 vport_num)
 915 {
 916         struct mlx5_flow_destination dest = {};
 917         struct mlx5_flow_act flow_act = {0};
 918         struct mlx5_flow_handle *flow_rule;
 919         struct mlx5_flow_spec *spec;
 920
 921         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
 922         if (!spec)
 923                 return ERR_PTR(-ENOMEM);
 924
 925         MLX5_SET(fte_match_param, spec->match_criteria,
 926                  misc_parameters_2.metadata_reg_c_0, mlx5_eswitch_get_vport_metadata_mask());
 927         MLX5_SET(fte_match_param, spec->match_criteria,
 928                  misc_parameters_2.metadata_reg_c_1, ESW_TUN_MASK);
 929         MLX5_SET(fte_match_param, spec->match_value, misc_parameters_2.metadata_reg_c_1,
 930                  ESW_TUN_SLOW_TABLE_GOTO_VPORT_MARK);
 931
 932         spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS_2;
 933         dest.type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
 934         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
 935
 936         MLX5_SET(fte_match_param, spec->match_value, misc_parameters_2.metadata_reg_c_0,
 937                  mlx5_eswitch_get_vport_metadata_for_match(esw, vport_num));
 938         dest.vport.num = vport_num;
 939
 940         flow_rule = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
 941                                         spec, &flow_act, &dest, 1);
 942         if (IS_ERR(flow_rule))
 943                 esw_warn(esw->dev, "FDB: Failed to add send to vport meta rule vport %d, err %ld\n",
 944                          vport_num, PTR_ERR(flow_rule));
 945
 946         kvfree(spec);
 947         return flow_rule;
 948 }
 949
 950 static bool mlx5_eswitch_reg_c1_loopback_supported(struct mlx5_eswitch *esw)
 951 {
 952         return MLX5_CAP_ESW_FLOWTABLE(esw->dev, fdb_to_vport_reg_c_id) &
 953                MLX5_FDB_TO_VPORT_REG_C_1;
 954 }
 955
 956 static int esw_set_passing_vport_metadata(struct mlx5_eswitch *esw, bool enable)
 957 {
 958         u32 out[MLX5_ST_SZ_DW(query_esw_vport_context_out)] = {};
 959         u32 min[MLX5_ST_SZ_DW(modify_esw_vport_context_in)] = {};
 960         u32 in[MLX5_ST_SZ_DW(query_esw_vport_context_in)] = {};
 961         u8 curr, wanted;
 962         int err;
 963
 964         if (!mlx5_eswitch_reg_c1_loopback_supported(esw) &&
 965             !mlx5_eswitch_vport_match_metadata_enabled(esw))
 966                 return 0;
 967
 968         MLX5_SET(query_esw_vport_context_in, in, opcode,
 969                  MLX5_CMD_OP_QUERY_ESW_VPORT_CONTEXT);
 970         err = mlx5_cmd_exec_inout(esw->dev, query_esw_vport_context, in, out);
 971         if (err)
 972                 return err;
 973
 974         curr = MLX5_GET(query_esw_vport_context_out, out,
 975                         esw_vport_context.fdb_to_vport_reg_c_id);
 976         wanted = MLX5_FDB_TO_VPORT_REG_C_0;
 977         if (mlx5_eswitch_reg_c1_loopback_supported(esw))
 978                 wanted |= MLX5_FDB_TO_VPORT_REG_C_1;
 979
 980         if (enable)
 981                 curr |= wanted;
 982         else
 983                 curr &= ~wanted;
 984
 985         MLX5_SET(modify_esw_vport_context_in, min,
 986                  esw_vport_context.fdb_to_vport_reg_c_id, curr);
 987         MLX5_SET(modify_esw_vport_context_in, min,
 988                  field_select.fdb_to_vport_reg_c_id, 1);
 989
 990         err = mlx5_eswitch_modify_esw_vport_context(esw->dev, 0, false, min);
 991         if (!err) {
 992                 if (enable && (curr & MLX5_FDB_TO_VPORT_REG_C_1))
 993                         esw->flags |= MLX5_ESWITCH_REG_C1_LOOPBACK_ENABLED;
 994                 else
 995                         esw->flags &= ~MLX5_ESWITCH_REG_C1_LOOPBACK_ENABLED;
 996         }
 997
 998         return err;
 999 }
1000
1001 static void peer_miss_rules_setup(struct mlx5_eswitch *esw,
1002                                   struct mlx5_core_dev *peer_dev,
1003                                   struct mlx5_flow_spec *spec,
1004                                   struct mlx5_flow_destination *dest)
1005 {
1006         void *misc;
1007
1008         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
1009                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria,
1010                                     misc_parameters_2);
1011                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
1012                          mlx5_eswitch_get_vport_metadata_mask());
1013
1014                 spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS_2;
1015         } else {
1016                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1017                                     misc_parameters);
1018
1019                 MLX5_SET(fte_match_set_misc, misc, source_eswitch_owner_vhca_id,
1020                          MLX5_CAP_GEN(peer_dev, vhca_id));
1021
1022                 spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS;
1023
1024                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria,
1025                                     misc_parameters);
1026                 MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_port);
1027                 MLX5_SET_TO_ONES(fte_match_set_misc, misc,
1028                                  source_eswitch_owner_vhca_id);
1029         }
1030
1031         dest->type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
1032         dest->vport.num = peer_dev->priv.eswitch->manager_vport;
1033         dest->vport.vhca_id = MLX5_CAP_GEN(peer_dev, vhca_id);
1034         dest->vport.flags |= MLX5_FLOW_DEST_VPORT_VHCA_ID;
1035 }
1036
1037 static void esw_set_peer_miss_rule_source_port(struct mlx5_eswitch *esw,
1038                                                struct mlx5_eswitch *peer_esw,
1039                                                struct mlx5_flow_spec *spec,
1040                                                u16 vport)
1041 {
1042         void *misc;
1043
1044         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
1045                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1046                                     misc_parameters_2);
1047                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
1048                          mlx5_eswitch_get_vport_metadata_for_match(peer_esw,
1049                                                                    vport));
1050         } else {
1051                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1052                                     misc_parameters);
1053                 MLX5_SET(fte_match_set_misc, misc, source_port, vport);
1054         }
1055 }
1056
1057 static int esw_add_fdb_peer_miss_rules(struct mlx5_eswitch *esw,
1058                                        struct mlx5_core_dev *peer_dev)
1059 {
1060         struct mlx5_flow_destination dest = {};
1061         struct mlx5_flow_act flow_act = {0};
1062         struct mlx5_flow_handle **flows;
1063         /* total vports is the same for both e-switches */
1064         int nvports = esw->total_vports;
1065         struct mlx5_flow_handle *flow;
1066         struct mlx5_flow_spec *spec;
1067         struct mlx5_vport *vport;
1068         unsigned long i;
1069         void *misc;
1070         int err;
1071
1072         if (!MLX5_VPORT_MANAGER(esw->dev) && !mlx5_core_is_ecpf_esw_manager(esw->dev))
1073                 return 0;
1074
1075         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
1076         if (!spec)
1077                 return -ENOMEM;
1078
1079         peer_miss_rules_setup(esw, peer_dev, spec, &dest);
1080
1081         flows = kvcalloc(nvports, sizeof(*flows), GFP_KERNEL);
1082         if (!flows) {
1083                 err = -ENOMEM;
1084                 goto alloc_flows_err;
1085         }
1086
1087         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
1088         misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1089                             misc_parameters);
1090
1091         if (mlx5_core_is_ecpf_esw_manager(esw->dev)) {
1092                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_PF);
1093                 esw_set_peer_miss_rule_source_port(esw, peer_dev->priv.eswitch,
1094                                                    spec, MLX5_VPORT_PF);
1095
1096                 flow = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
1097                                            spec, &flow_act, &dest, 1);
1098                 if (IS_ERR(flow)) {
1099                         err = PTR_ERR(flow);
1100                         goto add_pf_flow_err;
1101                 }
1102                 flows[vport->index] = flow;
1103         }
1104
1105         if (mlx5_ecpf_vport_exists(esw->dev)) {
1106                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_ECPF);
1107                 MLX5_SET(fte_match_set_misc, misc, source_port, MLX5_VPORT_ECPF);
1108                 flow = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
1109                                            spec, &flow_act, &dest, 1);
1110                 if (IS_ERR(flow)) {
1111                         err = PTR_ERR(flow);
1112                         goto add_ecpf_flow_err;
1113                 }
1114                 flows[vport->index] = flow;
1115         }
1116
1117         mlx5_esw_for_each_vf_vport(esw, i, vport, mlx5_core_max_vfs(esw->dev)) {
1118                 esw_set_peer_miss_rule_source_port(esw,
1119                                                    peer_dev->priv.eswitch,
1120                                                    spec, vport->vport);
1121
1122                 flow = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
1123                                            spec, &flow_act, &dest, 1);
1124                 if (IS_ERR(flow)) {
1125                         err = PTR_ERR(flow);
1126                         goto add_vf_flow_err;
1127                 }
1128                 flows[vport->index] = flow;
1129         }
1130
1131         if (mlx5_core_ec_sriov_enabled(esw->dev)) {
1132                 mlx5_esw_for_each_ec_vf_vport(esw, i, vport, mlx5_core_max_ec_vfs(esw->dev)) {
1133                         if (i >= mlx5_core_max_ec_vfs(peer_dev))
1134                                 break;
1135                         esw_set_peer_miss_rule_source_port(esw, peer_dev->priv.eswitch,
1136                                                            spec, vport->vport);
1137                         flow = mlx5_add_flow_rules(esw->fdb_table.offloads.slow_fdb,
1138                                                    spec, &flow_act, &dest, 1);
1139                         if (IS_ERR(flow)) {
1140                                 err = PTR_ERR(flow);
1141                                 goto add_ec_vf_flow_err;
1142                         }
1143                         flows[vport->index] = flow;
1144                 }
1145         }
1146         esw->fdb_table.offloads.peer_miss_rules[mlx5_get_dev_index(peer_dev)] = flows;
1147
1148         kvfree(spec);
1149         return 0;
1150
1151 add_ec_vf_flow_err:
1152         mlx5_esw_for_each_ec_vf_vport(esw, i, vport, mlx5_core_max_ec_vfs(esw->dev)) {
1153                 if (!flows[vport->index])
1154                         continue;
1155                 mlx5_del_flow_rules(flows[vport->index]);
1156         }
1157 add_vf_flow_err:
1158         mlx5_esw_for_each_vf_vport(esw, i, vport, mlx5_core_max_vfs(esw->dev)) {
1159                 if (!flows[vport->index])
1160                         continue;
1161                 mlx5_del_flow_rules(flows[vport->index]);
1162         }
1163         if (mlx5_ecpf_vport_exists(esw->dev)) {
1164                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_ECPF);
1165                 mlx5_del_flow_rules(flows[vport->index]);
1166         }
1167 add_ecpf_flow_err:
1168         if (mlx5_core_is_ecpf_esw_manager(esw->dev)) {
1169                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_PF);
1170                 mlx5_del_flow_rules(flows[vport->index]);
1171         }
1172 add_pf_flow_err:
1173         esw_warn(esw->dev, "FDB: Failed to add peer miss flow rule err %d\n", err);
1174         kvfree(flows);
1175 alloc_flows_err:
1176         kvfree(spec);
1177         return err;
1178 }
1179
1180 static void esw_del_fdb_peer_miss_rules(struct mlx5_eswitch *esw,
1181                                         struct mlx5_core_dev *peer_dev)
1182 {
1183         u16 peer_index = mlx5_get_dev_index(peer_dev);
1184         struct mlx5_flow_handle **flows;
1185         struct mlx5_vport *vport;
1186         unsigned long i;
1187
1188         flows = esw->fdb_table.offloads.peer_miss_rules[peer_index];
1189         if (!flows)
1190                 return;
1191
1192         if (mlx5_core_ec_sriov_enabled(esw->dev)) {
1193                 mlx5_esw_for_each_ec_vf_vport(esw, i, vport, mlx5_core_max_ec_vfs(esw->dev)) {
1194                         /* The flow for a particular vport could be NULL if the other ECPF
1195                          * has fewer or no VFs enabled
1196                          */
1197                         if (!flows[vport->index])
1198                                 continue;
1199                         mlx5_del_flow_rules(flows[vport->index]);
1200                 }
1201         }
1202
1203         mlx5_esw_for_each_vf_vport(esw, i, vport, mlx5_core_max_vfs(esw->dev))
1204                 mlx5_del_flow_rules(flows[vport->index]);
1205
1206         if (mlx5_ecpf_vport_exists(esw->dev)) {
1207                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_ECPF);
1208                 mlx5_del_flow_rules(flows[vport->index]);
1209         }
1210
1211         if (mlx5_core_is_ecpf_esw_manager(esw->dev)) {
1212                 vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_PF);
1213                 mlx5_del_flow_rules(flows[vport->index]);
1214         }
1215
1216         kvfree(flows);
1217         esw->fdb_table.offloads.peer_miss_rules[peer_index] = NULL;
1218 }
1219
1220 static int esw_add_fdb_miss_rule(struct mlx5_eswitch *esw)
1221 {
1222         struct mlx5_flow_act flow_act = {0};
1223         struct mlx5_flow_destination dest = {};
1224         struct mlx5_flow_handle *flow_rule = NULL;
1225         struct mlx5_flow_spec *spec;
1226         void *headers_c;
1227         void *headers_v;
1228         int err = 0;
1229         u8 *dmac_c;
1230         u8 *dmac_v;
1231
1232         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
1233         if (!spec) {
1234                 err = -ENOMEM;
1235                 goto out;
1236         }
1237
1238         spec->match_criteria_enable = MLX5_MATCH_OUTER_HEADERS;
1239         headers_c = MLX5_ADDR_OF(fte_match_param, spec->match_criteria,
1240                                  outer_headers);
1241         dmac_c = MLX5_ADDR_OF(fte_match_param, headers_c,
1242                               outer_headers.dmac_47_16);
1243         dmac_c[0] = 0x01;
1244
1245         dest.type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
1246         dest.vport.num = esw->manager_vport;
1247         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
1248
1249         flow_rule = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
1250                                         spec, &flow_act, &dest, 1);
1251         if (IS_ERR(flow_rule)) {
1252                 err = PTR_ERR(flow_rule);
1253                 esw_warn(esw->dev,  "FDB: Failed to add unicast miss flow rule err %d\n", err);
1254                 goto out;
1255         }
1256
1257         esw->fdb_table.offloads.miss_rule_uni = flow_rule;
1258
1259         headers_v = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1260                                  outer_headers);
1261         dmac_v = MLX5_ADDR_OF(fte_match_param, headers_v,
1262                               outer_headers.dmac_47_16);
1263         dmac_v[0] = 0x01;
1264         flow_rule = mlx5_add_flow_rules(mlx5_eswitch_get_slow_fdb(esw),
1265                                         spec, &flow_act, &dest, 1);
1266         if (IS_ERR(flow_rule)) {
1267                 err = PTR_ERR(flow_rule);
1268                 esw_warn(esw->dev, "FDB: Failed to add multicast miss flow rule err %d\n", err);
1269                 mlx5_del_flow_rules(esw->fdb_table.offloads.miss_rule_uni);
1270                 goto out;
1271         }
1272
1273         esw->fdb_table.offloads.miss_rule_multi = flow_rule;
1274
1275 out:
1276         kvfree(spec);
1277         return err;
1278 }
1279
1280 struct mlx5_flow_handle *
1281 esw_add_restore_rule(struct mlx5_eswitch *esw, u32 tag)
1282 {
1283         struct mlx5_flow_act flow_act = { .flags = FLOW_ACT_NO_APPEND, };
1284         struct mlx5_flow_table *ft = esw->offloads.ft_offloads_restore;
1285         struct mlx5_flow_context *flow_context;
1286         struct mlx5_flow_handle *flow_rule;
1287         struct mlx5_flow_destination dest;
1288         struct mlx5_flow_spec *spec;
1289         void *misc;
1290
1291         if (!mlx5_eswitch_reg_c1_loopback_supported(esw))
1292                 return ERR_PTR(-EOPNOTSUPP);
1293
1294         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
1295         if (!spec)
1296                 return ERR_PTR(-ENOMEM);
1297
1298         misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria,
1299                             misc_parameters_2);
1300         MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
1301                  ESW_REG_C0_USER_DATA_METADATA_MASK);
1302         misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
1303                             misc_parameters_2);
1304         MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0, tag);
1305         spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS_2;
1306         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST |
1307                           MLX5_FLOW_CONTEXT_ACTION_MOD_HDR;
1308         flow_act.modify_hdr = esw->offloads.restore_copy_hdr_id;
1309
1310         flow_context = &spec->flow_context;
1311         flow_context->flags |= FLOW_CONTEXT_HAS_TAG;
1312         flow_context->flow_tag = tag;
1313         dest.type = MLX5_FLOW_DESTINATION_TYPE_FLOW_TABLE;
1314         dest.ft = esw->offloads.ft_offloads;
1315
1316         flow_rule = mlx5_add_flow_rules(ft, spec, &flow_act, &dest, 1);
1317         kvfree(spec);
1318
1319         if (IS_ERR(flow_rule))
1320                 esw_warn(esw->dev,
1321                          "Failed to create restore rule for tag: %d, err(%d)\n",
1322                          tag, (int)PTR_ERR(flow_rule));
1323
1324         return flow_rule;
1325 }
1326
1327 #define MAX_PF_SQ 256
1328 #define MAX_SQ_NVPORTS 32
1329
1330 void
1331 mlx5_esw_set_flow_group_source_port(struct mlx5_eswitch *esw,
1332                                     u32 *flow_group_in,
1333                                     int match_params)
1334 {
1335         void *match_criteria = MLX5_ADDR_OF(create_flow_group_in,
1336                                             flow_group_in,
1337                                             match_criteria);
1338
1339         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
1340                 MLX5_SET(create_flow_group_in, flow_group_in,
1341                          match_criteria_enable,
1342                          MLX5_MATCH_MISC_PARAMETERS_2 | match_params);
1343
1344                 MLX5_SET(fte_match_param, match_criteria,
1345                          misc_parameters_2.metadata_reg_c_0,
1346                          mlx5_eswitch_get_vport_metadata_mask());
1347         } else {
1348                 MLX5_SET(create_flow_group_in, flow_group_in,
1349                          match_criteria_enable,
1350                          MLX5_MATCH_MISC_PARAMETERS | match_params);
1351
1352                 MLX5_SET_TO_ONES(fte_match_param, match_criteria,
1353                                  misc_parameters.source_port);
1354         }
1355 }
1356
1357 #if IS_ENABLED(CONFIG_MLX5_CLS_ACT)
1358 static void esw_vport_tbl_put(struct mlx5_eswitch *esw)
1359 {
1360         struct mlx5_vport_tbl_attr attr;
1361         struct mlx5_vport *vport;
1362         unsigned long i;
1363
1364         attr.chain = 0;
1365         attr.prio = 1;
1366         mlx5_esw_for_each_vport(esw, i, vport) {
1367                 attr.vport = vport->vport;
1368                 attr.vport_ns = &mlx5_esw_vport_tbl_mirror_ns;
1369                 mlx5_esw_vporttbl_put(esw, &attr);
1370         }
1371 }
1372
1373 static int esw_vport_tbl_get(struct mlx5_eswitch *esw)
1374 {
1375         struct mlx5_vport_tbl_attr attr;
1376         struct mlx5_flow_table *fdb;
1377         struct mlx5_vport *vport;
1378         unsigned long i;
1379
1380         attr.chain = 0;
1381         attr.prio = 1;
1382         mlx5_esw_for_each_vport(esw, i, vport) {
1383                 attr.vport = vport->vport;
1384                 attr.vport_ns = &mlx5_esw_vport_tbl_mirror_ns;
1385                 fdb = mlx5_esw_vporttbl_get(esw, &attr);
1386                 if (IS_ERR(fdb))
1387                         goto out;
1388         }
1389         return 0;
1390
1391 out:
1392         esw_vport_tbl_put(esw);
1393         return PTR_ERR(fdb);
1394 }
1395
1396 #define fdb_modify_header_fwd_to_table_supported(esw) \
1397         (MLX5_CAP_ESW_FLOWTABLE((esw)->dev, fdb_modify_header_fwd_to_table))
1398 static void esw_init_chains_offload_flags(struct mlx5_eswitch *esw, u32 *flags)
1399 {
1400         struct mlx5_core_dev *dev = esw->dev;
1401
1402         if (MLX5_CAP_ESW_FLOWTABLE_FDB(dev, ignore_flow_level))
1403                 *flags |= MLX5_CHAINS_IGNORE_FLOW_LEVEL_SUPPORTED;
1404
1405         if (!MLX5_CAP_ESW_FLOWTABLE(dev, multi_fdb_encap) &&
1406             esw->offloads.encap != DEVLINK_ESWITCH_ENCAP_MODE_NONE) {
1407                 *flags &= ~MLX5_CHAINS_AND_PRIOS_SUPPORTED;
1408                 esw_warn(dev, "Tc chains and priorities offload aren't supported, update firmware if needed\n");
1409         } else if (!mlx5_eswitch_reg_c1_loopback_enabled(esw)) {
1410                 *flags &= ~MLX5_CHAINS_AND_PRIOS_SUPPORTED;
1411                 esw_warn(dev, "Tc chains and priorities offload aren't supported\n");
1412         } else if (!fdb_modify_header_fwd_to_table_supported(esw)) {
1413                 /* Disabled when ttl workaround is needed, e.g
1414                  * when ESWITCH_IPV4_TTL_MODIFY_ENABLE = true in mlxconfig
1415                  */
1416                 esw_warn(dev,
1417                          "Tc chains and priorities offload aren't supported, check firmware version, or mlxconfig settings\n");
1418                 *flags &= ~MLX5_CHAINS_AND_PRIOS_SUPPORTED;
1419         } else {
1420                 *flags |= MLX5_CHAINS_AND_PRIOS_SUPPORTED;
1421                 esw_info(dev, "Supported tc chains and prios offload\n");
1422         }
1423
1424         if (esw->offloads.encap != DEVLINK_ESWITCH_ENCAP_MODE_NONE)
1425                 *flags |= MLX5_CHAINS_FT_TUNNEL_SUPPORTED;
1426 }
1427
1428 static int
1429 esw_chains_create(struct mlx5_eswitch *esw, struct mlx5_flow_table *miss_fdb)
1430 {
1431         struct mlx5_core_dev *dev = esw->dev;
1432         struct mlx5_flow_table *nf_ft, *ft;
1433         struct mlx5_chains_attr attr = {};
1434         struct mlx5_fs_chains *chains;
1435         int err;
1436
1437         esw_init_chains_offload_flags(esw, &attr.flags);
1438         attr.ns = MLX5_FLOW_NAMESPACE_FDB;
1439         attr.max_grp_num = esw->params.large_group_num;
1440         attr.default_ft = miss_fdb;
1441         attr.mapping = esw->offloads.reg_c0_obj_pool;
1442
1443         chains = mlx5_chains_create(dev, &attr);
1444         if (IS_ERR(chains)) {
1445                 err = PTR_ERR(chains);
1446                 esw_warn(dev, "Failed to create fdb chains err(%d)\n", err);
1447                 return err;
1448         }
1449         mlx5_chains_print_info(chains);
1450
1451         esw->fdb_table.offloads.esw_chains_priv = chains;
1452
1453         /* Create tc_end_ft which is the always created ft chain */
1454         nf_ft = mlx5_chains_get_table(chains, mlx5_chains_get_nf_ft_chain(chains),
1455                                       1, 0);
1456         if (IS_ERR(nf_ft)) {
1457                 err = PTR_ERR(nf_ft);
1458                 goto nf_ft_err;
1459         }
1460
1461         /* Always open the root for fast path */
1462         ft = mlx5_chains_get_table(chains, 0, 1, 0);
1463         if (IS_ERR(ft)) {
1464                 err = PTR_ERR(ft);
1465                 goto level_0_err;
1466         }
1467
1468         /* Open level 1 for split fdb rules now if prios isn't supported  */
1469         if (!mlx5_chains_prios_supported(chains)) {
1470                 err = esw_vport_tbl_get(esw);
1471                 if (err)
1472                         goto level_1_err;
1473         }
1474
1475         mlx5_chains_set_end_ft(chains, nf_ft);
1476
1477         return 0;
1478
1479 level_1_err:
1480         mlx5_chains_put_table(chains, 0, 1, 0);
1481 level_0_err:
1482         mlx5_chains_put_table(chains, mlx5_chains_get_nf_ft_chain(chains), 1, 0);
1483 nf_ft_err:
1484         mlx5_chains_destroy(chains);
1485         esw->fdb_table.offloads.esw_chains_priv = NULL;
1486
1487         return err;
1488 }
1489
1490 static void
1491 esw_chains_destroy(struct mlx5_eswitch *esw, struct mlx5_fs_chains *chains)
1492 {
1493         if (!mlx5_chains_prios_supported(chains))
1494                 esw_vport_tbl_put(esw);
1495         mlx5_chains_put_table(chains, 0, 1, 0);
1496         mlx5_chains_put_table(chains, mlx5_chains_get_nf_ft_chain(chains), 1, 0);
1497         mlx5_chains_destroy(chains);
1498 }
1499
1500 #else /* CONFIG_MLX5_CLS_ACT */
1501
1502 static int
1503 esw_chains_create(struct mlx5_eswitch *esw, struct mlx5_flow_table *miss_fdb)
1504 { return 0; }
1505
1506 static void
1507 esw_chains_destroy(struct mlx5_eswitch *esw, struct mlx5_fs_chains *chains)
1508 {}
1509
1510 #endif
1511
1512 static int
1513 esw_create_send_to_vport_group(struct mlx5_eswitch *esw,
1514                                struct mlx5_flow_table *fdb,
1515                                u32 *flow_group_in,
1516                                int *ix)
1517 {
1518         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1519         struct mlx5_flow_group *g;
1520         void *match_criteria;
1521         int count, err = 0;
1522
1523         memset(flow_group_in, 0, inlen);
1524
1525         mlx5_esw_set_flow_group_source_port(esw, flow_group_in, MLX5_MATCH_MISC_PARAMETERS);
1526
1527         match_criteria = MLX5_ADDR_OF(create_flow_group_in, flow_group_in, match_criteria);
1528         MLX5_SET_TO_ONES(fte_match_param, match_criteria, misc_parameters.source_sqn);
1529
1530         if (!mlx5_eswitch_vport_match_metadata_enabled(esw) &&
1531             MLX5_CAP_ESW(esw->dev, merged_eswitch)) {
1532                 MLX5_SET_TO_ONES(fte_match_param, match_criteria,
1533                                  misc_parameters.source_eswitch_owner_vhca_id);
1534                 MLX5_SET(create_flow_group_in, flow_group_in,
1535                          source_eswitch_owner_vhca_id_valid, 1);
1536         }
1537
1538         /* See comment at table_size calculation */
1539         count = MLX5_MAX_PORTS * (esw->total_vports * MAX_SQ_NVPORTS + MAX_PF_SQ);
1540         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, 0);
1541         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index, *ix + count - 1);
1542         *ix += count;
1543
1544         g = mlx5_create_flow_group(fdb, flow_group_in);
1545         if (IS_ERR(g)) {
1546                 err = PTR_ERR(g);
1547                 esw_warn(esw->dev, "Failed to create send-to-vport flow group err(%d)\n", err);
1548                 goto out;
1549         }
1550         esw->fdb_table.offloads.send_to_vport_grp = g;
1551
1552 out:
1553         return err;
1554 }
1555
1556 static int
1557 esw_create_meta_send_to_vport_group(struct mlx5_eswitch *esw,
1558                                     struct mlx5_flow_table *fdb,
1559                                     u32 *flow_group_in,
1560                                     int *ix)
1561 {
1562         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1563         struct mlx5_flow_group *g;
1564         void *match_criteria;
1565         int err = 0;
1566
1567         if (!esw_src_port_rewrite_supported(esw))
1568                 return 0;
1569
1570         memset(flow_group_in, 0, inlen);
1571
1572         MLX5_SET(create_flow_group_in, flow_group_in, match_criteria_enable,
1573                  MLX5_MATCH_MISC_PARAMETERS_2);
1574
1575         match_criteria = MLX5_ADDR_OF(create_flow_group_in, flow_group_in, match_criteria);
1576
1577         MLX5_SET(fte_match_param, match_criteria,
1578                  misc_parameters_2.metadata_reg_c_0,
1579                  mlx5_eswitch_get_vport_metadata_mask());
1580         MLX5_SET(fte_match_param, match_criteria,
1581                  misc_parameters_2.metadata_reg_c_1, ESW_TUN_MASK);
1582
1583         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, *ix);
1584         MLX5_SET(create_flow_group_in, flow_group_in,
1585                  end_flow_index, *ix + esw->total_vports - 1);
1586         *ix += esw->total_vports;
1587
1588         g = mlx5_create_flow_group(fdb, flow_group_in);
1589         if (IS_ERR(g)) {
1590                 err = PTR_ERR(g);
1591                 esw_warn(esw->dev,
1592                          "Failed to create send-to-vport meta flow group err(%d)\n", err);
1593                 goto send_vport_meta_err;
1594         }
1595         esw->fdb_table.offloads.send_to_vport_meta_grp = g;
1596
1597         return 0;
1598
1599 send_vport_meta_err:
1600         return err;
1601 }
1602
1603 static int
1604 esw_create_peer_esw_miss_group(struct mlx5_eswitch *esw,
1605                                struct mlx5_flow_table *fdb,
1606                                u32 *flow_group_in,
1607                                int *ix)
1608 {
1609         int max_peer_ports = (esw->total_vports - 1) * (MLX5_MAX_PORTS - 1);
1610         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1611         struct mlx5_flow_group *g;
1612         void *match_criteria;
1613         int err = 0;
1614
1615         if (!MLX5_CAP_ESW(esw->dev, merged_eswitch))
1616                 return 0;
1617
1618         memset(flow_group_in, 0, inlen);
1619
1620         mlx5_esw_set_flow_group_source_port(esw, flow_group_in, 0);
1621
1622         if (!mlx5_eswitch_vport_match_metadata_enabled(esw)) {
1623                 match_criteria = MLX5_ADDR_OF(create_flow_group_in,
1624                                               flow_group_in,
1625                                               match_criteria);
1626
1627                 MLX5_SET_TO_ONES(fte_match_param, match_criteria,
1628                                  misc_parameters.source_eswitch_owner_vhca_id);
1629
1630                 MLX5_SET(create_flow_group_in, flow_group_in,
1631                          source_eswitch_owner_vhca_id_valid, 1);
1632         }
1633
1634         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, *ix);
1635         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index,
1636                  *ix + max_peer_ports);
1637         *ix += max_peer_ports + 1;
1638
1639         g = mlx5_create_flow_group(fdb, flow_group_in);
1640         if (IS_ERR(g)) {
1641                 err = PTR_ERR(g);
1642                 esw_warn(esw->dev, "Failed to create peer miss flow group err(%d)\n", err);
1643                 goto out;
1644         }
1645         esw->fdb_table.offloads.peer_miss_grp = g;
1646
1647 out:
1648         return err;
1649 }
1650
1651 static int
1652 esw_create_miss_group(struct mlx5_eswitch *esw,
1653                       struct mlx5_flow_table *fdb,
1654                       u32 *flow_group_in,
1655                       int *ix)
1656 {
1657         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1658         struct mlx5_flow_group *g;
1659         void *match_criteria;
1660         int err = 0;
1661         u8 *dmac;
1662
1663         memset(flow_group_in, 0, inlen);
1664
1665         MLX5_SET(create_flow_group_in, flow_group_in, match_criteria_enable,
1666                  MLX5_MATCH_OUTER_HEADERS);
1667         match_criteria = MLX5_ADDR_OF(create_flow_group_in, flow_group_in,
1668                                       match_criteria);
1669         dmac = MLX5_ADDR_OF(fte_match_param, match_criteria,
1670                             outer_headers.dmac_47_16);
1671         dmac[0] = 0x01;
1672
1673         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, *ix);
1674         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index,
1675                  *ix + MLX5_ESW_MISS_FLOWS);
1676
1677         g = mlx5_create_flow_group(fdb, flow_group_in);
1678         if (IS_ERR(g)) {
1679                 err = PTR_ERR(g);
1680                 esw_warn(esw->dev, "Failed to create miss flow group err(%d)\n", err);
1681                 goto miss_err;
1682         }
1683         esw->fdb_table.offloads.miss_grp = g;
1684
1685         err = esw_add_fdb_miss_rule(esw);
1686         if (err)
1687                 goto miss_rule_err;
1688
1689         return 0;
1690
1691 miss_rule_err:
1692         mlx5_destroy_flow_group(esw->fdb_table.offloads.miss_grp);
1693 miss_err:
1694         return err;
1695 }
1696
1697 static int esw_create_offloads_fdb_tables(struct mlx5_eswitch *esw)
1698 {
1699         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1700         struct mlx5_flow_table_attr ft_attr = {};
1701         struct mlx5_core_dev *dev = esw->dev;
1702         struct mlx5_flow_namespace *root_ns;
1703         struct mlx5_flow_table *fdb = NULL;
1704         int table_size, ix = 0, err = 0;
1705         u32 flags = 0, *flow_group_in;
1706
1707         esw_debug(esw->dev, "Create offloads FDB Tables\n");
1708
1709         flow_group_in = kvzalloc(inlen, GFP_KERNEL);
1710         if (!flow_group_in)
1711                 return -ENOMEM;
1712
1713         root_ns = mlx5_get_flow_namespace(dev, MLX5_FLOW_NAMESPACE_FDB);
1714         if (!root_ns) {
1715                 esw_warn(dev, "Failed to get FDB flow namespace\n");
1716                 err = -EOPNOTSUPP;
1717                 goto ns_err;
1718         }
1719         esw->fdb_table.offloads.ns = root_ns;
1720         err = mlx5_flow_namespace_set_mode(root_ns,
1721                                            esw->dev->priv.steering->mode);
1722         if (err) {
1723                 esw_warn(dev, "Failed to set FDB namespace steering mode\n");
1724                 goto ns_err;
1725         }
1726
1727         /* To be strictly correct:
1728          *      MLX5_MAX_PORTS * (esw->total_vports * MAX_SQ_NVPORTS + MAX_PF_SQ)
1729          * should be:
1730          *      esw->total_vports * MAX_SQ_NVPORTS + MAX_PF_SQ +
1731          *      peer_esw->total_vports * MAX_SQ_NVPORTS + MAX_PF_SQ
1732          * but as the peer device might not be in switchdev mode it's not
1733          * possible. We use the fact that by default FW sets max vfs and max sfs
1734          * to the same value on both devices. If it needs to be changed in the future note
1735          * the peer miss group should also be created based on the number of
1736          * total vports of the peer (currently is also uses esw->total_vports).
1737          */
1738         table_size = MLX5_MAX_PORTS * (esw->total_vports * MAX_SQ_NVPORTS + MAX_PF_SQ) +
1739                      esw->total_vports * MLX5_MAX_PORTS + MLX5_ESW_MISS_FLOWS;
1740
1741         /* create the slow path fdb with encap set, so further table instances
1742          * can be created at run time while VFs are probed if the FW allows that.
1743          */
1744         if (esw->offloads.encap != DEVLINK_ESWITCH_ENCAP_MODE_NONE)
1745                 flags |= (MLX5_FLOW_TABLE_TUNNEL_EN_REFORMAT |
1746                           MLX5_FLOW_TABLE_TUNNEL_EN_DECAP);
1747
1748         ft_attr.flags = flags;
1749         ft_attr.max_fte = table_size;
1750         ft_attr.prio = FDB_SLOW_PATH;
1751
1752         fdb = mlx5_create_flow_table(root_ns, &ft_attr);
1753         if (IS_ERR(fdb)) {
1754                 err = PTR_ERR(fdb);
1755                 esw_warn(dev, "Failed to create slow path FDB Table err %d\n", err);
1756                 goto slow_fdb_err;
1757         }
1758         esw->fdb_table.offloads.slow_fdb = fdb;
1759
1760         /* Create empty TC-miss managed table. This allows plugging in following
1761          * priorities without directly exposing their level 0 table to
1762          * eswitch_offloads and passing it as miss_fdb to following call to
1763          * esw_chains_create().
1764          */
1765         memset(&ft_attr, 0, sizeof(ft_attr));
1766         ft_attr.prio = FDB_TC_MISS;
1767         esw->fdb_table.offloads.tc_miss_table = mlx5_create_flow_table(root_ns, &ft_attr);
1768         if (IS_ERR(esw->fdb_table.offloads.tc_miss_table)) {
1769                 err = PTR_ERR(esw->fdb_table.offloads.tc_miss_table);
1770                 esw_warn(dev, "Failed to create TC miss FDB Table err %d\n", err);
1771                 goto tc_miss_table_err;
1772         }
1773
1774         err = esw_chains_create(esw, esw->fdb_table.offloads.tc_miss_table);
1775         if (err) {
1776                 esw_warn(dev, "Failed to open fdb chains err(%d)\n", err);
1777                 goto fdb_chains_err;
1778         }
1779
1780         err = esw_create_send_to_vport_group(esw, fdb, flow_group_in, &ix);
1781         if (err)
1782                 goto send_vport_err;
1783
1784         err = esw_create_meta_send_to_vport_group(esw, fdb, flow_group_in, &ix);
1785         if (err)
1786                 goto send_vport_meta_err;
1787
1788         err = esw_create_peer_esw_miss_group(esw, fdb, flow_group_in, &ix);
1789         if (err)
1790                 goto peer_miss_err;
1791
1792         err = esw_create_miss_group(esw, fdb, flow_group_in, &ix);
1793         if (err)
1794                 goto miss_err;
1795
1796         kvfree(flow_group_in);
1797         return 0;
1798
1799 miss_err:
1800         if (MLX5_CAP_ESW(esw->dev, merged_eswitch))
1801                 mlx5_destroy_flow_group(esw->fdb_table.offloads.peer_miss_grp);
1802 peer_miss_err:
1803         if (esw->fdb_table.offloads.send_to_vport_meta_grp)
1804                 mlx5_destroy_flow_group(esw->fdb_table.offloads.send_to_vport_meta_grp);
1805 send_vport_meta_err:
1806         mlx5_destroy_flow_group(esw->fdb_table.offloads.send_to_vport_grp);
1807 send_vport_err:
1808         esw_chains_destroy(esw, esw_chains(esw));
1809 fdb_chains_err:
1810         mlx5_destroy_flow_table(esw->fdb_table.offloads.tc_miss_table);
1811 tc_miss_table_err:
1812         mlx5_destroy_flow_table(mlx5_eswitch_get_slow_fdb(esw));
1813 slow_fdb_err:
1814         /* Holds true only as long as DMFS is the default */
1815         mlx5_flow_namespace_set_mode(root_ns, MLX5_FLOW_STEERING_MODE_DMFS);
1816 ns_err:
1817         kvfree(flow_group_in);
1818         return err;
1819 }
1820
1821 static void esw_destroy_offloads_fdb_tables(struct mlx5_eswitch *esw)
1822 {
1823         if (!mlx5_eswitch_get_slow_fdb(esw))
1824                 return;
1825
1826         esw_debug(esw->dev, "Destroy offloads FDB Tables\n");
1827         mlx5_del_flow_rules(esw->fdb_table.offloads.miss_rule_multi);
1828         mlx5_del_flow_rules(esw->fdb_table.offloads.miss_rule_uni);
1829         mlx5_destroy_flow_group(esw->fdb_table.offloads.send_to_vport_grp);
1830         if (esw->fdb_table.offloads.send_to_vport_meta_grp)
1831                 mlx5_destroy_flow_group(esw->fdb_table.offloads.send_to_vport_meta_grp);
1832         if (MLX5_CAP_ESW(esw->dev, merged_eswitch))
1833                 mlx5_destroy_flow_group(esw->fdb_table.offloads.peer_miss_grp);
1834         mlx5_destroy_flow_group(esw->fdb_table.offloads.miss_grp);
1835
1836         esw_chains_destroy(esw, esw_chains(esw));
1837
1838         mlx5_destroy_flow_table(esw->fdb_table.offloads.tc_miss_table);
1839         mlx5_destroy_flow_table(mlx5_eswitch_get_slow_fdb(esw));
1840         /* Holds true only as long as DMFS is the default */
1841         mlx5_flow_namespace_set_mode(esw->fdb_table.offloads.ns,
1842                                      MLX5_FLOW_STEERING_MODE_DMFS);
1843         atomic64_set(&esw->user_count, 0);
1844 }
1845
1846 static int esw_get_nr_ft_offloads_steering_src_ports(struct mlx5_eswitch *esw)
1847 {
1848         int nvports;
1849
1850         nvports = esw->total_vports + MLX5_ESW_MISS_FLOWS;
1851         if (mlx5e_tc_int_port_supported(esw))
1852                 nvports += MLX5E_TC_MAX_INT_PORT_NUM;
1853
1854         return nvports;
1855 }
1856
1857 static int esw_create_offloads_table(struct mlx5_eswitch *esw)
1858 {
1859         struct mlx5_flow_table_attr ft_attr = {};
1860         struct mlx5_core_dev *dev = esw->dev;
1861         struct mlx5_flow_table *ft_offloads;
1862         struct mlx5_flow_namespace *ns;
1863         int err = 0;
1864
1865         ns = mlx5_get_flow_namespace(dev, MLX5_FLOW_NAMESPACE_OFFLOADS);
1866         if (!ns) {
1867                 esw_warn(esw->dev, "Failed to get offloads flow namespace\n");
1868                 return -EOPNOTSUPP;
1869         }
1870
1871         ft_attr.max_fte = esw_get_nr_ft_offloads_steering_src_ports(esw) +
1872                           MLX5_ESW_FT_OFFLOADS_DROP_RULE;
1873         ft_attr.prio = 1;
1874
1875         ft_offloads = mlx5_create_flow_table(ns, &ft_attr);
1876         if (IS_ERR(ft_offloads)) {
1877                 err = PTR_ERR(ft_offloads);
1878                 esw_warn(esw->dev, "Failed to create offloads table, err %d\n", err);
1879                 return err;
1880         }
1881
1882         esw->offloads.ft_offloads = ft_offloads;
1883         return 0;
1884 }
1885
1886 static void esw_destroy_offloads_table(struct mlx5_eswitch *esw)
1887 {
1888         struct mlx5_esw_offload *offloads = &esw->offloads;
1889
1890         mlx5_destroy_flow_table(offloads->ft_offloads);
1891 }
1892
1893 static int esw_create_vport_rx_group(struct mlx5_eswitch *esw)
1894 {
1895         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1896         struct mlx5_flow_group *g;
1897         u32 *flow_group_in;
1898         int nvports;
1899         int err = 0;
1900
1901         nvports = esw_get_nr_ft_offloads_steering_src_ports(esw);
1902         flow_group_in = kvzalloc(inlen, GFP_KERNEL);
1903         if (!flow_group_in)
1904                 return -ENOMEM;
1905
1906         mlx5_esw_set_flow_group_source_port(esw, flow_group_in, 0);
1907
1908         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, 0);
1909         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index, nvports - 1);
1910
1911         g = mlx5_create_flow_group(esw->offloads.ft_offloads, flow_group_in);
1912
1913         if (IS_ERR(g)) {
1914                 err = PTR_ERR(g);
1915                 mlx5_core_warn(esw->dev, "Failed to create vport rx group err %d\n", err);
1916                 goto out;
1917         }
1918
1919         esw->offloads.vport_rx_group = g;
1920 out:
1921         kvfree(flow_group_in);
1922         return err;
1923 }
1924
1925 static void esw_destroy_vport_rx_group(struct mlx5_eswitch *esw)
1926 {
1927         mlx5_destroy_flow_group(esw->offloads.vport_rx_group);
1928 }
1929
1930 static int esw_create_vport_rx_drop_rule_index(struct mlx5_eswitch *esw)
1931 {
1932         /* ft_offloads table is enlarged by MLX5_ESW_FT_OFFLOADS_DROP_RULE (1)
1933          * for the drop rule, which is placed at the end of the table.
1934          * So return the total of vport and int_port as rule index.
1935          */
1936         return esw_get_nr_ft_offloads_steering_src_ports(esw);
1937 }
1938
1939 static int esw_create_vport_rx_drop_group(struct mlx5_eswitch *esw)
1940 {
1941         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
1942         struct mlx5_flow_group *g;
1943         u32 *flow_group_in;
1944         int flow_index;
1945         int err = 0;
1946
1947         flow_index = esw_create_vport_rx_drop_rule_index(esw);
1948
1949         flow_group_in = kvzalloc(inlen, GFP_KERNEL);
1950         if (!flow_group_in)
1951                 return -ENOMEM;
1952
1953         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, flow_index);
1954         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index, flow_index);
1955
1956         g = mlx5_create_flow_group(esw->offloads.ft_offloads, flow_group_in);
1957
1958         if (IS_ERR(g)) {
1959                 err = PTR_ERR(g);
1960                 mlx5_core_warn(esw->dev, "Failed to create vport rx drop group err %d\n", err);
1961                 goto out;
1962         }
1963
1964         esw->offloads.vport_rx_drop_group = g;
1965 out:
1966         kvfree(flow_group_in);
1967         return err;
1968 }
1969
1970 static void esw_destroy_vport_rx_drop_group(struct mlx5_eswitch *esw)
1971 {
1972         if (esw->offloads.vport_rx_drop_group)
1973                 mlx5_destroy_flow_group(esw->offloads.vport_rx_drop_group);
1974 }
1975
1976 void
1977 mlx5_esw_set_spec_source_port(struct mlx5_eswitch *esw,
1978                               u16 vport,
1979                               struct mlx5_flow_spec *spec)
1980 {
1981         void *misc;
1982
1983         if (mlx5_eswitch_vport_match_metadata_enabled(esw)) {
1984                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters_2);
1985                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
1986                          mlx5_eswitch_get_vport_metadata_for_match(esw, vport));
1987
1988                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters_2);
1989                 MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
1990                          mlx5_eswitch_get_vport_metadata_mask());
1991
1992                 spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS_2;
1993         } else {
1994                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_value, misc_parameters);
1995                 MLX5_SET(fte_match_set_misc, misc, source_port, vport);
1996
1997                 misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters);
1998                 MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_port);
1999
2000                 spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS;
2001         }
2002 }
2003
2004 struct mlx5_flow_handle *
2005 mlx5_eswitch_create_vport_rx_rule(struct mlx5_eswitch *esw, u16 vport,
2006                                   struct mlx5_flow_destination *dest)
2007 {
2008         struct mlx5_flow_act flow_act = {0};
2009         struct mlx5_flow_handle *flow_rule;
2010         struct mlx5_flow_spec *spec;
2011
2012         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
2013         if (!spec) {
2014                 flow_rule = ERR_PTR(-ENOMEM);
2015                 goto out;
2016         }
2017
2018         mlx5_esw_set_spec_source_port(esw, vport, spec);
2019
2020         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
2021         flow_rule = mlx5_add_flow_rules(esw->offloads.ft_offloads, spec,
2022                                         &flow_act, dest, 1);
2023         if (IS_ERR(flow_rule)) {
2024                 esw_warn(esw->dev, "fs offloads: Failed to add vport rx rule err %ld\n", PTR_ERR(flow_rule));
2025                 goto out;
2026         }
2027
2028 out:
2029         kvfree(spec);
2030         return flow_rule;
2031 }
2032
2033 static int esw_create_vport_rx_drop_rule(struct mlx5_eswitch *esw)
2034 {
2035         struct mlx5_flow_act flow_act = {};
2036         struct mlx5_flow_handle *flow_rule;
2037
2038         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_DROP;
2039         flow_rule = mlx5_add_flow_rules(esw->offloads.ft_offloads, NULL,
2040                                         &flow_act, NULL, 0);
2041         if (IS_ERR(flow_rule)) {
2042                 esw_warn(esw->dev,
2043                          "fs offloads: Failed to add vport rx drop rule err %ld\n",
2044                          PTR_ERR(flow_rule));
2045                 return PTR_ERR(flow_rule);
2046         }
2047
2048         esw->offloads.vport_rx_drop_rule = flow_rule;
2049
2050         return 0;
2051 }
2052
2053 static void esw_destroy_vport_rx_drop_rule(struct mlx5_eswitch *esw)
2054 {
2055         if (esw->offloads.vport_rx_drop_rule)
2056                 mlx5_del_flow_rules(esw->offloads.vport_rx_drop_rule);
2057 }
2058
2059 static int mlx5_eswitch_inline_mode_get(struct mlx5_eswitch *esw, u8 *mode)
2060 {
2061         u8 prev_mlx5_mode, mlx5_mode = MLX5_INLINE_MODE_L2;
2062         struct mlx5_core_dev *dev = esw->dev;
2063         struct mlx5_vport *vport;
2064         unsigned long i;
2065
2066         if (!MLX5_CAP_GEN(dev, vport_group_manager))
2067                 return -EOPNOTSUPP;
2068
2069         if (!mlx5_esw_is_fdb_created(esw))
2070                 return -EOPNOTSUPP;
2071
2072         switch (MLX5_CAP_ETH(dev, wqe_inline_mode)) {
2073         case MLX5_CAP_INLINE_MODE_NOT_REQUIRED:
2074                 mlx5_mode = MLX5_INLINE_MODE_NONE;
2075                 goto out;
2076         case MLX5_CAP_INLINE_MODE_L2:
2077                 mlx5_mode = MLX5_INLINE_MODE_L2;
2078                 goto out;
2079         case MLX5_CAP_INLINE_MODE_VPORT_CONTEXT:
2080                 goto query_vports;
2081         }
2082
2083 query_vports:
2084         mlx5_query_nic_vport_min_inline(dev, esw->first_host_vport, &prev_mlx5_mode);
2085         mlx5_esw_for_each_host_func_vport(esw, i, vport, esw->esw_funcs.num_vfs) {
2086                 mlx5_query_nic_vport_min_inline(dev, vport->vport, &mlx5_mode);
2087                 if (prev_mlx5_mode != mlx5_mode)
2088                         return -EINVAL;
2089                 prev_mlx5_mode = mlx5_mode;
2090         }
2091
2092 out:
2093         *mode = mlx5_mode;
2094         return 0;
2095 }
2096
2097 static void esw_destroy_restore_table(struct mlx5_eswitch *esw)
2098 {
2099         struct mlx5_esw_offload *offloads = &esw->offloads;
2100
2101         if (!mlx5_eswitch_reg_c1_loopback_supported(esw))
2102                 return;
2103
2104         mlx5_modify_header_dealloc(esw->dev, offloads->restore_copy_hdr_id);
2105         mlx5_destroy_flow_group(offloads->restore_group);
2106         mlx5_destroy_flow_table(offloads->ft_offloads_restore);
2107 }
2108
2109 static int esw_create_restore_table(struct mlx5_eswitch *esw)
2110 {
2111         u8 modact[MLX5_UN_SZ_BYTES(set_add_copy_action_in_auto)] = {};
2112         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
2113         struct mlx5_flow_table_attr ft_attr = {};
2114         struct mlx5_core_dev *dev = esw->dev;
2115         struct mlx5_flow_namespace *ns;
2116         struct mlx5_modify_hdr *mod_hdr;
2117         void *match_criteria, *misc;
2118         struct mlx5_flow_table *ft;
2119         struct mlx5_flow_group *g;
2120         u32 *flow_group_in;
2121         int err = 0;
2122
2123         if (!mlx5_eswitch_reg_c1_loopback_supported(esw))
2124                 return 0;
2125
2126         ns = mlx5_get_flow_namespace(dev, MLX5_FLOW_NAMESPACE_OFFLOADS);
2127         if (!ns) {
2128                 esw_warn(esw->dev, "Failed to get offloads flow namespace\n");
2129                 return -EOPNOTSUPP;
2130         }
2131
2132         flow_group_in = kvzalloc(inlen, GFP_KERNEL);
2133         if (!flow_group_in) {
2134                 err = -ENOMEM;
2135                 goto out_free;
2136         }
2137
2138         ft_attr.max_fte = 1 << ESW_REG_C0_USER_DATA_METADATA_BITS;
2139         ft = mlx5_create_flow_table(ns, &ft_attr);
2140         if (IS_ERR(ft)) {
2141                 err = PTR_ERR(ft);
2142                 esw_warn(esw->dev, "Failed to create restore table, err %d\n",
2143                          err);
2144                 goto out_free;
2145         }
2146
2147         match_criteria = MLX5_ADDR_OF(create_flow_group_in, flow_group_in,
2148                                       match_criteria);
2149         misc = MLX5_ADDR_OF(fte_match_param, match_criteria,
2150                             misc_parameters_2);
2151
2152         MLX5_SET(fte_match_set_misc2, misc, metadata_reg_c_0,
2153                  ESW_REG_C0_USER_DATA_METADATA_MASK);
2154         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, 0);
2155         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index,
2156                  ft_attr.max_fte - 1);
2157         MLX5_SET(create_flow_group_in, flow_group_in, match_criteria_enable,
2158                  MLX5_MATCH_MISC_PARAMETERS_2);
2159         g = mlx5_create_flow_group(ft, flow_group_in);
2160         if (IS_ERR(g)) {
2161                 err = PTR_ERR(g);
2162                 esw_warn(dev, "Failed to create restore flow group, err: %d\n",
2163                          err);
2164                 goto err_group;
2165         }
2166
2167         MLX5_SET(copy_action_in, modact, action_type, MLX5_ACTION_TYPE_COPY);
2168         MLX5_SET(copy_action_in, modact, src_field,
2169                  MLX5_ACTION_IN_FIELD_METADATA_REG_C_1);
2170         MLX5_SET(copy_action_in, modact, dst_field,
2171                  MLX5_ACTION_IN_FIELD_METADATA_REG_B);
2172         mod_hdr = mlx5_modify_header_alloc(esw->dev,
2173                                            MLX5_FLOW_NAMESPACE_KERNEL, 1,
2174                                            modact);
2175         if (IS_ERR(mod_hdr)) {
2176                 err = PTR_ERR(mod_hdr);
2177                 esw_warn(dev, "Failed to create restore mod header, err: %d\n",
2178                          err);
2179                 goto err_mod_hdr;
2180         }
2181
2182         esw->offloads.ft_offloads_restore = ft;
2183         esw->offloads.restore_group = g;
2184         esw->offloads.restore_copy_hdr_id = mod_hdr;
2185
2186         kvfree(flow_group_in);
2187
2188         return 0;
2189
2190 err_mod_hdr:
2191         mlx5_destroy_flow_group(g);
2192 err_group:
2193         mlx5_destroy_flow_table(ft);
2194 out_free:
2195         kvfree(flow_group_in);
2196
2197         return err;
2198 }
2199
2200 static int esw_offloads_start(struct mlx5_eswitch *esw,
2201                               struct netlink_ext_ack *extack)
2202 {
2203         int err;
2204
2205         esw->mode = MLX5_ESWITCH_OFFLOADS;
2206         err = mlx5_eswitch_enable_locked(esw, esw->dev->priv.sriov.num_vfs);
2207         if (err) {
2208                 NL_SET_ERR_MSG_MOD(extack,
2209                                    "Failed setting eswitch to offloads");
2210                 esw->mode = MLX5_ESWITCH_LEGACY;
2211                 mlx5_rescan_drivers(esw->dev);
2212                 return err;
2213         }
2214         if (esw->offloads.inline_mode == MLX5_INLINE_MODE_NONE) {
2215                 if (mlx5_eswitch_inline_mode_get(esw,
2216                                                  &esw->offloads.inline_mode)) {
2217                         esw->offloads.inline_mode = MLX5_INLINE_MODE_L2;
2218                         NL_SET_ERR_MSG_MOD(extack,
2219                                            "Inline mode is different between vports");
2220                 }
2221         }
2222         return 0;
2223 }
2224
2225 static int mlx5_esw_offloads_rep_init(struct mlx5_eswitch *esw, const struct mlx5_vport *vport)
2226 {
2227         struct mlx5_eswitch_rep *rep;
2228         int rep_type;
2229         int err;
2230
2231         rep = kzalloc(sizeof(*rep), GFP_KERNEL);
2232         if (!rep)
2233                 return -ENOMEM;
2234
2235         rep->vport = vport->vport;
2236         rep->vport_index = vport->index;
2237         for (rep_type = 0; rep_type < NUM_REP_TYPES; rep_type++)
2238                 atomic_set(&rep->rep_data[rep_type].state, REP_UNREGISTERED);
2239
2240         err = xa_insert(&esw->offloads.vport_reps, rep->vport, rep, GFP_KERNEL);
2241         if (err)
2242                 goto insert_err;
2243
2244         return 0;
2245
2246 insert_err:
2247         kfree(rep);
2248         return err;
2249 }
2250
2251 static void mlx5_esw_offloads_rep_cleanup(struct mlx5_eswitch *esw,
2252                                           struct mlx5_eswitch_rep *rep)
2253 {
2254         xa_erase(&esw->offloads.vport_reps, rep->vport);
2255         kfree(rep);
2256 }
2257
2258 static void esw_offloads_cleanup_reps(struct mlx5_eswitch *esw)
2259 {
2260         struct mlx5_eswitch_rep *rep;
2261         unsigned long i;
2262
2263         mlx5_esw_for_each_rep(esw, i, rep)
2264                 mlx5_esw_offloads_rep_cleanup(esw, rep);
2265         xa_destroy(&esw->offloads.vport_reps);
2266 }
2267
2268 static int esw_offloads_init_reps(struct mlx5_eswitch *esw)
2269 {
2270         struct mlx5_vport *vport;
2271         unsigned long i;
2272         int err;
2273
2274         xa_init(&esw->offloads.vport_reps);
2275
2276         mlx5_esw_for_each_vport(esw, i, vport) {
2277                 err = mlx5_esw_offloads_rep_init(esw, vport);
2278                 if (err)
2279                         goto err;
2280         }
2281         return 0;
2282
2283 err:
2284         esw_offloads_cleanup_reps(esw);
2285         return err;
2286 }
2287
2288 static int esw_port_metadata_set(struct devlink *devlink, u32 id,
2289                                  struct devlink_param_gset_ctx *ctx)
2290 {
2291         struct mlx5_core_dev *dev = devlink_priv(devlink);
2292         struct mlx5_eswitch *esw = dev->priv.eswitch;
2293         int err = 0;
2294
2295         down_write(&esw->mode_lock);
2296         if (mlx5_esw_is_fdb_created(esw)) {
2297                 err = -EBUSY;
2298                 goto done;
2299         }
2300         if (!mlx5_esw_vport_match_metadata_supported(esw)) {
2301                 err = -EOPNOTSUPP;
2302                 goto done;
2303         }
2304         if (ctx->val.vbool)
2305                 esw->flags |= MLX5_ESWITCH_VPORT_MATCH_METADATA;
2306         else
2307                 esw->flags &= ~MLX5_ESWITCH_VPORT_MATCH_METADATA;
2308 done:
2309         up_write(&esw->mode_lock);
2310         return err;
2311 }
2312
2313 static int esw_port_metadata_get(struct devlink *devlink, u32 id,
2314                                  struct devlink_param_gset_ctx *ctx)
2315 {
2316         struct mlx5_core_dev *dev = devlink_priv(devlink);
2317
2318         ctx->val.vbool = mlx5_eswitch_vport_match_metadata_enabled(dev->priv.eswitch);
2319         return 0;
2320 }
2321
2322 static int esw_port_metadata_validate(struct devlink *devlink, u32 id,
2323                                       union devlink_param_value val,
2324                                       struct netlink_ext_ack *extack)
2325 {
2326         struct mlx5_core_dev *dev = devlink_priv(devlink);
2327         u8 esw_mode;
2328
2329         esw_mode = mlx5_eswitch_mode(dev);
2330         if (esw_mode == MLX5_ESWITCH_OFFLOADS) {
2331                 NL_SET_ERR_MSG_MOD(extack,
2332                                    "E-Switch must either disabled or non switchdev mode");
2333                 return -EBUSY;
2334         }
2335         return 0;
2336 }
2337
2338 static const struct devlink_param esw_devlink_params[] = {
2339         DEVLINK_PARAM_DRIVER(MLX5_DEVLINK_PARAM_ID_ESW_PORT_METADATA,
2340                              "esw_port_metadata", DEVLINK_PARAM_TYPE_BOOL,
2341                              BIT(DEVLINK_PARAM_CMODE_RUNTIME),
2342                              esw_port_metadata_get,
2343                              esw_port_metadata_set,
2344                              esw_port_metadata_validate),
2345 };
2346
2347 int esw_offloads_init(struct mlx5_eswitch *esw)
2348 {
2349         int err;
2350
2351         err = esw_offloads_init_reps(esw);
2352         if (err)
2353                 return err;
2354
2355         err = devl_params_register(priv_to_devlink(esw->dev),
2356                                    esw_devlink_params,
2357                                    ARRAY_SIZE(esw_devlink_params));
2358         if (err)
2359                 goto err_params;
2360
2361         return 0;
2362
2363 err_params:
2364         esw_offloads_cleanup_reps(esw);
2365         return err;
2366 }
2367
2368 void esw_offloads_cleanup(struct mlx5_eswitch *esw)
2369 {
2370         devl_params_unregister(priv_to_devlink(esw->dev),
2371                                esw_devlink_params,
2372                                ARRAY_SIZE(esw_devlink_params));
2373         esw_offloads_cleanup_reps(esw);
2374 }
2375
2376 static void __esw_offloads_unload_rep(struct mlx5_eswitch *esw,
2377                                       struct mlx5_eswitch_rep *rep, u8 rep_type)
2378 {
2379         if (atomic_cmpxchg(&rep->rep_data[rep_type].state,
2380                            REP_LOADED, REP_REGISTERED) == REP_LOADED)
2381                 esw->offloads.rep_ops[rep_type]->unload(rep);
2382 }
2383
2384 static void __unload_reps_all_vport(struct mlx5_eswitch *esw, u8 rep_type)
2385 {
2386         struct mlx5_eswitch_rep *rep;
2387         unsigned long i;
2388
2389         mlx5_esw_for_each_rep(esw, i, rep)
2390                 __esw_offloads_unload_rep(esw, rep, rep_type);
2391 }
2392
2393 int mlx5_esw_offloads_rep_load(struct mlx5_eswitch *esw, u16 vport_num)
2394 {
2395         struct mlx5_eswitch_rep *rep;
2396         int rep_type;
2397         int err;
2398
2399         rep = mlx5_eswitch_get_rep(esw, vport_num);
2400         for (rep_type = 0; rep_type < NUM_REP_TYPES; rep_type++)
2401                 if (atomic_cmpxchg(&rep->rep_data[rep_type].state,
2402                                    REP_REGISTERED, REP_LOADED) == REP_REGISTERED) {
2403                         err = esw->offloads.rep_ops[rep_type]->load(esw->dev, rep);
2404                         if (err)
2405                                 goto err_reps;
2406                 }
2407
2408         return 0;
2409
2410 err_reps:
2411         atomic_set(&rep->rep_data[rep_type].state, REP_REGISTERED);
2412         for (--rep_type; rep_type >= 0; rep_type--)
2413                 __esw_offloads_unload_rep(esw, rep, rep_type);
2414         return err;
2415 }
2416
2417 void mlx5_esw_offloads_rep_unload(struct mlx5_eswitch *esw, u16 vport_num)
2418 {
2419         struct mlx5_eswitch_rep *rep;
2420         int rep_type;
2421
2422         rep = mlx5_eswitch_get_rep(esw, vport_num);
2423         for (rep_type = NUM_REP_TYPES - 1; rep_type >= 0; rep_type--)
2424                 __esw_offloads_unload_rep(esw, rep, rep_type);
2425 }
2426
2427 int esw_offloads_load_rep(struct mlx5_eswitch *esw, u16 vport_num)
2428 {
2429         int err;
2430
2431         if (esw->mode != MLX5_ESWITCH_OFFLOADS)
2432                 return 0;
2433
2434         if (vport_num != MLX5_VPORT_UPLINK) {
2435                 err = mlx5_esw_offloads_devlink_port_register(esw, vport_num);
2436                 if (err)
2437                         return err;
2438         }
2439
2440         err = mlx5_esw_offloads_rep_load(esw, vport_num);
2441         if (err)
2442                 goto load_err;
2443         return err;
2444
2445 load_err:
2446         if (vport_num != MLX5_VPORT_UPLINK)
2447                 mlx5_esw_offloads_devlink_port_unregister(esw, vport_num);
2448         return err;
2449 }
2450
2451 void esw_offloads_unload_rep(struct mlx5_eswitch *esw, u16 vport_num)
2452 {
2453         if (esw->mode != MLX5_ESWITCH_OFFLOADS)
2454                 return;
2455
2456         mlx5_esw_offloads_rep_unload(esw, vport_num);
2457
2458         if (vport_num != MLX5_VPORT_UPLINK)
2459                 mlx5_esw_offloads_devlink_port_unregister(esw, vport_num);
2460 }
2461
2462 static int esw_set_slave_root_fdb(struct mlx5_core_dev *master,
2463                                   struct mlx5_core_dev *slave)
2464 {
2465         u32 in[MLX5_ST_SZ_DW(set_flow_table_root_in)]   = {};
2466         u32 out[MLX5_ST_SZ_DW(set_flow_table_root_out)] = {};
2467         struct mlx5_flow_root_namespace *root;
2468         struct mlx5_flow_namespace *ns;
2469         int err;
2470
2471         MLX5_SET(set_flow_table_root_in, in, opcode,
2472                  MLX5_CMD_OP_SET_FLOW_TABLE_ROOT);
2473         MLX5_SET(set_flow_table_root_in, in, table_type,
2474                  FS_FT_FDB);
2475
2476         if (master) {
2477                 ns = mlx5_get_flow_namespace(master,
2478                                              MLX5_FLOW_NAMESPACE_FDB);
2479                 root = find_root(&ns->node);
2480                 mutex_lock(&root->chain_lock);
2481                 MLX5_SET(set_flow_table_root_in, in,
2482                          table_eswitch_owner_vhca_id_valid, 1);
2483                 MLX5_SET(set_flow_table_root_in, in,
2484                          table_eswitch_owner_vhca_id,
2485                          MLX5_CAP_GEN(master, vhca_id));
2486                 MLX5_SET(set_flow_table_root_in, in, table_id,
2487                          root->root_ft->id);
2488         } else {
2489                 ns = mlx5_get_flow_namespace(slave,
2490                                              MLX5_FLOW_NAMESPACE_FDB);
2491                 root = find_root(&ns->node);
2492                 mutex_lock(&root->chain_lock);
2493                 MLX5_SET(set_flow_table_root_in, in, table_id,
2494                          root->root_ft->id);
2495         }
2496
2497         err = mlx5_cmd_exec(slave, in, sizeof(in), out, sizeof(out));
2498         mutex_unlock(&root->chain_lock);
2499
2500         return err;
2501 }
2502
2503 static int __esw_set_master_egress_rule(struct mlx5_core_dev *master,
2504                                         struct mlx5_core_dev *slave,
2505                                         struct mlx5_vport *vport,
2506                                         struct mlx5_flow_table *acl)
2507 {
2508         u16 slave_index = MLX5_CAP_GEN(slave, vhca_id);
2509         struct mlx5_flow_handle *flow_rule = NULL;
2510         struct mlx5_flow_destination dest = {};
2511         struct mlx5_flow_act flow_act = {};
2512         struct mlx5_flow_spec *spec;
2513         int err = 0;
2514         void *misc;
2515
2516         spec = kvzalloc(sizeof(*spec), GFP_KERNEL);
2517         if (!spec)
2518                 return -ENOMEM;
2519
2520         spec->match_criteria_enable = MLX5_MATCH_MISC_PARAMETERS;
2521         misc = MLX5_ADDR_OF(fte_match_param, spec->match_value,
2522                             misc_parameters);
2523         MLX5_SET(fte_match_set_misc, misc, source_port, MLX5_VPORT_UPLINK);
2524         MLX5_SET(fte_match_set_misc, misc, source_eswitch_owner_vhca_id, slave_index);
2525
2526         misc = MLX5_ADDR_OF(fte_match_param, spec->match_criteria, misc_parameters);
2527         MLX5_SET_TO_ONES(fte_match_set_misc, misc, source_port);
2528         MLX5_SET_TO_ONES(fte_match_set_misc, misc,
2529                          source_eswitch_owner_vhca_id);
2530
2531         flow_act.action = MLX5_FLOW_CONTEXT_ACTION_FWD_DEST;
2532         dest.type = MLX5_FLOW_DESTINATION_TYPE_VPORT;
2533         dest.vport.num = slave->priv.eswitch->manager_vport;
2534         dest.vport.vhca_id = MLX5_CAP_GEN(slave, vhca_id);
2535         dest.vport.flags |= MLX5_FLOW_DEST_VPORT_VHCA_ID;
2536
2537         flow_rule = mlx5_add_flow_rules(acl, spec, &flow_act,
2538                                         &dest, 1);
2539         if (IS_ERR(flow_rule)) {
2540                 err = PTR_ERR(flow_rule);
2541         } else {
2542                 err = xa_insert(&vport->egress.offloads.bounce_rules,
2543                                 slave_index, flow_rule, GFP_KERNEL);
2544                 if (err)
2545                         mlx5_del_flow_rules(flow_rule);
2546         }
2547
2548         kvfree(spec);
2549         return err;
2550 }
2551
2552 static int esw_master_egress_create_resources(struct mlx5_eswitch *esw,
2553                                               struct mlx5_flow_namespace *egress_ns,
2554                                               struct mlx5_vport *vport, size_t count)
2555 {
2556         int inlen = MLX5_ST_SZ_BYTES(create_flow_group_in);
2557         struct mlx5_flow_table_attr ft_attr = {
2558                 .max_fte = count, .prio = 0, .level = 0,
2559         };
2560         struct mlx5_flow_table *acl;
2561         struct mlx5_flow_group *g;
2562         void *match_criteria;
2563         u32 *flow_group_in;
2564         int err;
2565
2566         if (vport->egress.acl)
2567                 return 0;
2568
2569         flow_group_in = kvzalloc(inlen, GFP_KERNEL);
2570         if (!flow_group_in)
2571                 return -ENOMEM;
2572
2573         if (vport->vport || mlx5_core_is_ecpf(esw->dev))
2574                 ft_attr.flags = MLX5_FLOW_TABLE_OTHER_VPORT;
2575
2576         acl = mlx5_create_vport_flow_table(egress_ns, &ft_attr, vport->vport);
2577         if (IS_ERR(acl)) {
2578                 err = PTR_ERR(acl);
2579                 goto out;
2580         }
2581
2582         match_criteria = MLX5_ADDR_OF(create_flow_group_in, flow_group_in,
2583                                       match_criteria);
2584         MLX5_SET_TO_ONES(fte_match_param, match_criteria,
2585                          misc_parameters.source_port);
2586         MLX5_SET_TO_ONES(fte_match_param, match_criteria,
2587                          misc_parameters.source_eswitch_owner_vhca_id);
2588         MLX5_SET(create_flow_group_in, flow_group_in, match_criteria_enable,
2589                  MLX5_MATCH_MISC_PARAMETERS);
2590
2591         MLX5_SET(create_flow_group_in, flow_group_in,
2592                  source_eswitch_owner_vhca_id_valid, 1);
2593         MLX5_SET(create_flow_group_in, flow_group_in, start_flow_index, 0);
2594         MLX5_SET(create_flow_group_in, flow_group_in, end_flow_index, count);
2595
2596         g = mlx5_create_flow_group(acl, flow_group_in);
2597         if (IS_ERR(g)) {
2598                 err = PTR_ERR(g);
2599                 goto err_group;
2600         }
2601
2602         vport->egress.acl = acl;
2603         vport->egress.offloads.bounce_grp = g;
2604         vport->egress.type = VPORT_EGRESS_ACL_TYPE_SHARED_FDB;
2605         xa_init_flags(&vport->egress.offloads.bounce_rules, XA_FLAGS_ALLOC);
2606
2607         kvfree(flow_group_in);
2608
2609         return 0;
2610
2611 err_group:
2612         mlx5_destroy_flow_table(acl);
2613 out:
2614         kvfree(flow_group_in);
2615         return err;
2616 }
2617
2618 static void esw_master_egress_destroy_resources(struct mlx5_vport *vport)
2619 {
2620         if (!xa_empty(&vport->egress.offloads.bounce_rules))
2621                 return;
2622         mlx5_destroy_flow_group(vport->egress.offloads.bounce_grp);
2623         vport->egress.offloads.bounce_grp = NULL;
2624         mlx5_destroy_flow_table(vport->egress.acl);
2625         vport->egress.acl = NULL;
2626 }
2627
2628 static int esw_set_master_egress_rule(struct mlx5_core_dev *master,
2629                                       struct mlx5_core_dev *slave, size_t count)
2630 {
2631         struct mlx5_eswitch *esw = master->priv.eswitch;
2632         u16 slave_index = MLX5_CAP_GEN(slave, vhca_id);
2633         struct mlx5_flow_namespace *egress_ns;
2634         struct mlx5_vport *vport;
2635         int err;
2636
2637         vport = mlx5_eswitch_get_vport(esw, esw->manager_vport);
2638         if (IS_ERR(vport))
2639                 return PTR_ERR(vport);
2640
2641         egress_ns = mlx5_get_flow_vport_acl_namespace(master,
2642                                                       MLX5_FLOW_NAMESPACE_ESW_EGRESS,
2643                                                       vport->index);
2644         if (!egress_ns)
2645                 return -EINVAL;
2646
2647         if (vport->egress.acl && vport->egress.type != VPORT_EGRESS_ACL_TYPE_SHARED_FDB)
2648                 return 0;
2649
2650         err = esw_master_egress_create_resources(esw, egress_ns, vport, count);
2651         if (err)
2652                 return err;
2653
2654         if (xa_load(&vport->egress.offloads.bounce_rules, slave_index))
2655                 return -EINVAL;
2656
2657         err = __esw_set_master_egress_rule(master, slave, vport, vport->egress.acl);
2658         if (err)
2659                 goto err_rule;
2660
2661         return 0;
2662
2663 err_rule:
2664         esw_master_egress_destroy_resources(vport);
2665         return err;
2666 }
2667
2668 static void esw_unset_master_egress_rule(struct mlx5_core_dev *dev,
2669                                          struct mlx5_core_dev *slave_dev)
2670 {
2671         struct mlx5_vport *vport;
2672
2673         vport = mlx5_eswitch_get_vport(dev->priv.eswitch,
2674                                        dev->priv.eswitch->manager_vport);
2675
2676         esw_acl_egress_ofld_bounce_rule_destroy(vport, MLX5_CAP_GEN(slave_dev, vhca_id));
2677
2678         if (xa_empty(&vport->egress.offloads.bounce_rules)) {
2679                 esw_acl_egress_ofld_cleanup(vport);
2680                 xa_destroy(&vport->egress.offloads.bounce_rules);
2681         }
2682 }
2683
2684 int mlx5_eswitch_offloads_single_fdb_add_one(struct mlx5_eswitch *master_esw,
2685                                              struct mlx5_eswitch *slave_esw, int max_slaves)
2686 {
2687         int err;
2688
2689         err = esw_set_slave_root_fdb(master_esw->dev,
2690                                      slave_esw->dev);
2691         if (err)
2692                 return err;
2693
2694         err = esw_set_master_egress_rule(master_esw->dev,
2695                                          slave_esw->dev, max_slaves);
2696         if (err)
2697                 goto err_acl;
2698
2699         return err;
2700
2701 err_acl:
2702         esw_set_slave_root_fdb(NULL, slave_esw->dev);
2703         return err;
2704 }
2705
2706 void mlx5_eswitch_offloads_single_fdb_del_one(struct mlx5_eswitch *master_esw,
2707                                               struct mlx5_eswitch *slave_esw)
2708 {
2709         esw_set_slave_root_fdb(NULL, slave_esw->dev);
2710         esw_unset_master_egress_rule(master_esw->dev, slave_esw->dev);
2711 }
2712
2713 #define ESW_OFFLOADS_DEVCOM_PAIR        (0)
2714 #define ESW_OFFLOADS_DEVCOM_UNPAIR      (1)
2715
2716 static void mlx5_esw_offloads_rep_event_unpair(struct mlx5_eswitch *esw,
2717                                                struct mlx5_eswitch *peer_esw)
2718 {
2719         const struct mlx5_eswitch_rep_ops *ops;
2720         struct mlx5_eswitch_rep *rep;
2721         unsigned long i;
2722         u8 rep_type;
2723
2724         mlx5_esw_for_each_rep(esw, i, rep) {
2725                 rep_type = NUM_REP_TYPES;
2726                 while (rep_type--) {
2727                         ops = esw->offloads.rep_ops[rep_type];
2728                         if (atomic_read(&rep->rep_data[rep_type].state) == REP_LOADED &&
2729                             ops->event)
2730                                 ops->event(esw, rep, MLX5_SWITCHDEV_EVENT_UNPAIR, peer_esw);
2731                 }
2732         }
2733 }
2734
2735 static void mlx5_esw_offloads_unpair(struct mlx5_eswitch *esw,
2736                                      struct mlx5_eswitch *peer_esw)
2737 {
2738 #if IS_ENABLED(CONFIG_MLX5_CLS_ACT)
2739         mlx5e_tc_clean_fdb_peer_flows(esw);
2740 #endif
2741         mlx5_esw_offloads_rep_event_unpair(esw, peer_esw);
2742         esw_del_fdb_peer_miss_rules(esw, peer_esw->dev);
2743 }
2744
2745 static int mlx5_esw_offloads_pair(struct mlx5_eswitch *esw,
2746                                   struct mlx5_eswitch *peer_esw)
2747 {
2748         const struct mlx5_eswitch_rep_ops *ops;
2749         struct mlx5_eswitch_rep *rep;
2750         unsigned long i;
2751         u8 rep_type;
2752         int err;
2753
2754         err = esw_add_fdb_peer_miss_rules(esw, peer_esw->dev);
2755         if (err)
2756                 return err;
2757
2758         mlx5_esw_for_each_rep(esw, i, rep) {
2759                 for (rep_type = 0; rep_type < NUM_REP_TYPES; rep_type++) {
2760                         ops = esw->offloads.rep_ops[rep_type];
2761                         if (atomic_read(&rep->rep_data[rep_type].state) == REP_LOADED &&
2762                             ops->event) {
2763                                 err = ops->event(esw, rep, MLX5_SWITCHDEV_EVENT_PAIR, peer_esw);
2764                                 if (err)
2765                                         goto err_out;
2766                         }
2767                 }
2768         }
2769
2770         return 0;
2771
2772 err_out:
2773         mlx5_esw_offloads_unpair(esw, peer_esw);
2774         return err;
2775 }
2776
2777 static int mlx5_esw_offloads_set_ns_peer(struct mlx5_eswitch *esw,
2778                                          struct mlx5_eswitch *peer_esw,
2779                                          bool pair)
2780 {
2781         u8 peer_idx = mlx5_get_dev_index(peer_esw->dev);
2782         struct mlx5_flow_root_namespace *peer_ns;
2783         u8 idx = mlx5_get_dev_index(esw->dev);
2784         struct mlx5_flow_root_namespace *ns;
2785         int err;
2786
2787         peer_ns = peer_esw->dev->priv.steering->fdb_root_ns;
2788         ns = esw->dev->priv.steering->fdb_root_ns;
2789
2790         if (pair) {
2791                 err = mlx5_flow_namespace_set_peer(ns, peer_ns, peer_idx);
2792                 if (err)
2793                         return err;
2794
2795                 err = mlx5_flow_namespace_set_peer(peer_ns, ns, idx);
2796                 if (err) {
2797                         mlx5_flow_namespace_set_peer(ns, NULL, peer_idx);
2798                         return err;
2799                 }
2800         } else {
2801                 mlx5_flow_namespace_set_peer(ns, NULL, peer_idx);
2802                 mlx5_flow_namespace_set_peer(peer_ns, NULL, idx);
2803         }
2804
2805         return 0;
2806 }
2807
2808 static int mlx5_esw_offloads_devcom_event(int event,
2809                                           void *my_data,
2810                                           void *event_data)
2811 {
2812         struct mlx5_eswitch *esw = my_data;
2813         struct mlx5_devcom *devcom = esw->dev->priv.devcom;
2814         struct mlx5_eswitch *peer_esw = event_data;
2815         u16 esw_i, peer_esw_i;
2816         bool esw_paired;
2817         int err;
2818
2819         peer_esw_i = MLX5_CAP_GEN(peer_esw->dev, vhca_id);
2820         esw_i = MLX5_CAP_GEN(esw->dev, vhca_id);
2821         esw_paired = !!xa_load(&esw->paired, peer_esw_i);
2822
2823         switch (event) {
2824         case ESW_OFFLOADS_DEVCOM_PAIR:
2825                 if (mlx5_eswitch_vport_match_metadata_enabled(esw) !=
2826                     mlx5_eswitch_vport_match_metadata_enabled(peer_esw))
2827                         break;
2828
2829                 if (esw_paired)
2830                         break;
2831
2832                 err = mlx5_esw_offloads_set_ns_peer(esw, peer_esw, true);
2833                 if (err)
2834                         goto err_out;
2835                 err = mlx5_esw_offloads_pair(esw, peer_esw);
2836                 if (err)
2837                         goto err_peer;
2838
2839                 err = mlx5_esw_offloads_pair(peer_esw, esw);
2840                 if (err)
2841                         goto err_pair;
2842
2843                 err = xa_insert(&esw->paired, peer_esw_i, peer_esw, GFP_KERNEL);
2844                 if (err)
2845                         goto err_xa;
2846
2847                 err = xa_insert(&peer_esw->paired, esw_i, esw, GFP_KERNEL);
2848                 if (err)
2849                         goto err_peer_xa;
2850
2851                 esw->num_peers++;
2852                 peer_esw->num_peers++;
2853                 mlx5_devcom_comp_set_ready(devcom, MLX5_DEVCOM_ESW_OFFLOADS, true);
2854                 break;
2855
2856         case ESW_OFFLOADS_DEVCOM_UNPAIR:
2857                 if (!esw_paired)
2858                         break;
2859
2860                 peer_esw->num_peers--;
2861                 esw->num_peers--;
2862                 if (!esw->num_peers && !peer_esw->num_peers)
2863                         mlx5_devcom_comp_set_ready(devcom, MLX5_DEVCOM_ESW_OFFLOADS, false);
2864                 xa_erase(&peer_esw->paired, esw_i);
2865                 xa_erase(&esw->paired, peer_esw_i);
2866                 mlx5_esw_offloads_unpair(peer_esw, esw);
2867                 mlx5_esw_offloads_unpair(esw, peer_esw);
2868                 mlx5_esw_offloads_set_ns_peer(esw, peer_esw, false);
2869                 break;
2870         }
2871
2872         return 0;
2873
2874 err_peer_xa:
2875         xa_erase(&esw->paired, peer_esw_i);
2876 err_xa:
2877         mlx5_esw_offloads_unpair(peer_esw, esw);
2878 err_pair:
2879         mlx5_esw_offloads_unpair(esw, peer_esw);
2880 err_peer:
2881         mlx5_esw_offloads_set_ns_peer(esw, peer_esw, false);
2882 err_out:
2883         mlx5_core_err(esw->dev, "esw offloads devcom event failure, event %u err %d",
2884                       event, err);
2885         return err;
2886 }
2887
2888 void mlx5_esw_offloads_devcom_init(struct mlx5_eswitch *esw)
2889 {
2890         struct mlx5_devcom *devcom = esw->dev->priv.devcom;
2891         int i;
2892
2893         for (i = 0; i < MLX5_MAX_PORTS; i++)
2894                 INIT_LIST_HEAD(&esw->offloads.peer_flows[i]);
2895         mutex_init(&esw->offloads.peer_mutex);
2896
2897         if (!MLX5_CAP_ESW(esw->dev, merged_eswitch))
2898                 return;
2899
2900         if (!mlx5_lag_is_supported(esw->dev))
2901                 return;
2902
2903         xa_init(&esw->paired);
2904         mlx5_devcom_register_component(devcom,
2905                                        MLX5_DEVCOM_ESW_OFFLOADS,
2906                                        mlx5_esw_offloads_devcom_event,
2907                                        esw);
2908
2909         esw->num_peers = 0;
2910         mlx5_devcom_send_event(devcom,
2911                                MLX5_DEVCOM_ESW_OFFLOADS,
2912                                ESW_OFFLOADS_DEVCOM_PAIR,
2913                                ESW_OFFLOADS_DEVCOM_UNPAIR, esw);
2914 }
2915
2916 void mlx5_esw_offloads_devcom_cleanup(struct mlx5_eswitch *esw)
2917 {
2918         struct mlx5_devcom *devcom = esw->dev->priv.devcom;
2919
2920         if (!MLX5_CAP_ESW(esw->dev, merged_eswitch))
2921                 return;
2922
2923         if (!mlx5_lag_is_supported(esw->dev))
2924                 return;
2925
2926         mlx5_devcom_send_event(devcom, MLX5_DEVCOM_ESW_OFFLOADS,
2927                                ESW_OFFLOADS_DEVCOM_UNPAIR,
2928                                ESW_OFFLOADS_DEVCOM_UNPAIR, esw);
2929
2930         mlx5_devcom_unregister_component(devcom, MLX5_DEVCOM_ESW_OFFLOADS);
2931         xa_destroy(&esw->paired);
2932 }
2933
2934 bool mlx5_esw_vport_match_metadata_supported(const struct mlx5_eswitch *esw)
2935 {
2936         if (!MLX5_CAP_ESW(esw->dev, esw_uplink_ingress_acl))
2937                 return false;
2938
2939         if (!(MLX5_CAP_ESW_FLOWTABLE(esw->dev, fdb_to_vport_reg_c_id) &
2940               MLX5_FDB_TO_VPORT_REG_C_0))
2941                 return false;
2942
2943         return true;
2944 }
2945
2946 #define MLX5_ESW_METADATA_RSVD_UPLINK 1
2947
2948 /* Share the same metadata for uplink's. This is fine because:
2949  * (a) In shared FDB mode (LAG) both uplink's are treated the
2950  *     same and tagged with the same metadata.
2951  * (b) In non shared FDB mode, packets from physical port0
2952  *     cannot hit eswitch of PF1 and vice versa.
2953  */
2954 static u32 mlx5_esw_match_metadata_reserved(struct mlx5_eswitch *esw)
2955 {
2956         return MLX5_ESW_METADATA_RSVD_UPLINK;
2957 }
2958
2959 u32 mlx5_esw_match_metadata_alloc(struct mlx5_eswitch *esw)
2960 {
2961         u32 vport_end_ida = (1 << ESW_VPORT_BITS) - 1;
2962         /* Reserve 0xf for internal port offload */
2963         u32 max_pf_num = (1 << ESW_PFNUM_BITS) - 2;
2964         u32 pf_num;
2965         int id;
2966
2967         /* Only 4 bits of pf_num */
2968         pf_num = mlx5_get_dev_index(esw->dev);
2969         if (pf_num > max_pf_num)
2970                 return 0;
2971
2972         /* Metadata is 4 bits of PFNUM and 12 bits of unique id */
2973         /* Use only non-zero vport_id (2-4095) for all PF's */
2974         id = ida_alloc_range(&esw->offloads.vport_metadata_ida,
2975                              MLX5_ESW_METADATA_RSVD_UPLINK + 1,
2976                              vport_end_ida, GFP_KERNEL);
2977         if (id < 0)
2978                 return 0;
2979         id = (pf_num << ESW_VPORT_BITS) | id;
2980         return id;
2981 }
2982
2983 void mlx5_esw_match_metadata_free(struct mlx5_eswitch *esw, u32 metadata)
2984 {
2985         u32 vport_bit_mask = (1 << ESW_VPORT_BITS) - 1;
2986
2987         /* Metadata contains only 12 bits of actual ida id */
2988         ida_free(&esw->offloads.vport_metadata_ida, metadata & vport_bit_mask);
2989 }
2990
2991 static int esw_offloads_vport_metadata_setup(struct mlx5_eswitch *esw,
2992                                              struct mlx5_vport *vport)
2993 {
2994         if (vport->vport == MLX5_VPORT_UPLINK)
2995                 vport->default_metadata = mlx5_esw_match_metadata_reserved(esw);
2996         else
2997                 vport->default_metadata = mlx5_esw_match_metadata_alloc(esw);
2998
2999         vport->metadata = vport->default_metadata;
3000         return vport->metadata ? 0 : -ENOSPC;
3001 }
3002
3003 static void esw_offloads_vport_metadata_cleanup(struct mlx5_eswitch *esw,
3004                                                 struct mlx5_vport *vport)
3005 {
3006         if (!vport->default_metadata)
3007                 return;
3008
3009         if (vport->vport == MLX5_VPORT_UPLINK)
3010                 return;
3011
3012         WARN_ON(vport->metadata != vport->default_metadata);
3013         mlx5_esw_match_metadata_free(esw, vport->default_metadata);
3014 }
3015
3016 static void esw_offloads_metadata_uninit(struct mlx5_eswitch *esw)
3017 {
3018         struct mlx5_vport *vport;
3019         unsigned long i;
3020
3021         if (!mlx5_eswitch_vport_match_metadata_enabled(esw))
3022                 return;
3023
3024         mlx5_esw_for_each_vport(esw, i, vport)
3025                 esw_offloads_vport_metadata_cleanup(esw, vport);
3026 }
3027
3028 static int esw_offloads_metadata_init(struct mlx5_eswitch *esw)
3029 {
3030         struct mlx5_vport *vport;
3031         unsigned long i;
3032         int err;
3033
3034         if (!mlx5_eswitch_vport_match_metadata_enabled(esw))
3035                 return 0;
3036
3037         mlx5_esw_for_each_vport(esw, i, vport) {
3038                 err = esw_offloads_vport_metadata_setup(esw, vport);
3039                 if (err)
3040                         goto metadata_err;
3041         }
3042
3043         return 0;
3044
3045 metadata_err:
3046         esw_offloads_metadata_uninit(esw);
3047         return err;
3048 }
3049
3050 int
3051 esw_vport_create_offloads_acl_tables(struct mlx5_eswitch *esw,
3052                                      struct mlx5_vport *vport)
3053 {
3054         int err;
3055
3056         err = esw_acl_ingress_ofld_setup(esw, vport);
3057         if (err)
3058                 return err;
3059
3060         err = esw_acl_egress_ofld_setup(esw, vport);
3061         if (err)
3062                 goto egress_err;
3063
3064         return 0;
3065
3066 egress_err:
3067         esw_acl_ingress_ofld_cleanup(esw, vport);
3068         return err;
3069 }
3070
3071 void
3072 esw_vport_destroy_offloads_acl_tables(struct mlx5_eswitch *esw,
3073                                       struct mlx5_vport *vport)
3074 {
3075         esw_acl_egress_ofld_cleanup(vport);
3076         esw_acl_ingress_ofld_cleanup(esw, vport);
3077 }
3078
3079 static int esw_create_uplink_offloads_acl_tables(struct mlx5_eswitch *esw)
3080 {
3081         struct mlx5_vport *vport;
3082
3083         vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_UPLINK);
3084         if (IS_ERR(vport))
3085                 return PTR_ERR(vport);
3086
3087         return esw_vport_create_offloads_acl_tables(esw, vport);
3088 }
3089
3090 static void esw_destroy_uplink_offloads_acl_tables(struct mlx5_eswitch *esw)
3091 {
3092         struct mlx5_vport *vport;
3093
3094         vport = mlx5_eswitch_get_vport(esw, MLX5_VPORT_UPLINK);
3095         if (IS_ERR(vport))
3096                 return;
3097
3098         esw_vport_destroy_offloads_acl_tables(esw, vport);
3099 }
3100
3101 int mlx5_eswitch_reload_reps(struct mlx5_eswitch *esw)
3102 {
3103         struct mlx5_eswitch_rep *rep;
3104         unsigned long i;
3105         int ret;
3106
3107         if (!esw || esw->mode != MLX5_ESWITCH_OFFLOADS)
3108                 return 0;
3109
3110         rep = mlx5_eswitch_get_rep(esw, MLX5_VPORT_UPLINK);
3111         if (atomic_read(&rep->rep_data[REP_ETH].state) != REP_LOADED)
3112                 return 0;
3113
3114         ret = mlx5_esw_offloads_rep_load(esw, MLX5_VPORT_UPLINK);
3115         if (ret)
3116                 return ret;
3117
3118         mlx5_esw_for_each_rep(esw, i, rep) {
3119                 if (atomic_read(&rep->rep_data[REP_ETH].state) == REP_LOADED)
3120                         mlx5_esw_offloads_rep_load(esw, rep->vport);
3121         }
3122
3123         return 0;
3124 }
3125
3126 static int esw_offloads_steering_init(struct mlx5_eswitch *esw)
3127 {
3128         struct mlx5_esw_indir_table *indir;
3129         int err;
3130
3131         memset(&esw->fdb_table.offloads, 0, sizeof(struct offloads_fdb));
3132         mutex_init(&esw->fdb_table.offloads.vports.lock);
3133         hash_init(esw->fdb_table.offloads.vports.table);
3134         atomic64_set(&esw->user_count, 0);
3135
3136         indir = mlx5_esw_indir_table_init();
3137         if (IS_ERR(indir)) {
3138                 err = PTR_ERR(indir);
3139                 goto create_indir_err;
3140         }
3141         esw->fdb_table.offloads.indir = indir;
3142
3143         err = esw_create_uplink_offloads_acl_tables(esw);
3144         if (err)
3145                 goto create_acl_err;
3146
3147         err = esw_create_offloads_table(esw);
3148         if (err)
3149                 goto create_offloads_err;
3150
3151         err = esw_create_restore_table(esw);
3152         if (err)
3153                 goto create_restore_err;
3154
3155         err = esw_create_offloads_fdb_tables(esw);
3156         if (err)
3157                 goto create_fdb_err;
3158
3159         err = esw_create_vport_rx_group(esw);
3160         if (err)
3161                 goto create_fg_err;
3162
3163         err = esw_create_vport_rx_drop_group(esw);
3164         if (err)
3165                 goto create_rx_drop_fg_err;
3166
3167         err = esw_create_vport_rx_drop_rule(esw);
3168         if (err)
3169                 goto create_rx_drop_rule_err;
3170
3171         return 0;
3172
3173 create_rx_drop_rule_err:
3174         esw_destroy_vport_rx_drop_group(esw);
3175 create_rx_drop_fg_err:
3176         esw_destroy_vport_rx_group(esw);
3177 create_fg_err:
3178         esw_destroy_offloads_fdb_tables(esw);
3179 create_fdb_err:
3180         esw_destroy_restore_table(esw);
3181 create_restore_err:
3182         esw_destroy_offloads_table(esw);
3183 create_offloads_err:
3184         esw_destroy_uplink_offloads_acl_tables(esw);
3185 create_acl_err:
3186         mlx5_esw_indir_table_destroy(esw->fdb_table.offloads.indir);
3187 create_indir_err:
3188         mutex_destroy(&esw->fdb_table.offloads.vports.lock);
3189         return err;
3190 }
3191
3192 static void esw_offloads_steering_cleanup(struct mlx5_eswitch *esw)
3193 {
3194         esw_destroy_vport_rx_drop_rule(esw);
3195         esw_destroy_vport_rx_drop_group(esw);
3196         esw_destroy_vport_rx_group(esw);
3197         esw_destroy_offloads_fdb_tables(esw);
3198         esw_destroy_restore_table(esw);
3199         esw_destroy_offloads_table(esw);
3200         esw_destroy_uplink_offloads_acl_tables(esw);
3201         mlx5_esw_indir_table_destroy(esw->fdb_table.offloads.indir);
3202         mutex_destroy(&esw->fdb_table.offloads.vports.lock);
3203 }
3204
3205 static void
3206 esw_vfs_changed_event_handler(struct mlx5_eswitch *esw, const u32 *out)
3207 {
3208         struct devlink *devlink;
3209         bool host_pf_disabled;
3210         u16 new_num_vfs;
3211
3212         new_num_vfs = MLX5_GET(query_esw_functions_out, out,
3213                                host_params_context.host_num_of_vfs);
3214         host_pf_disabled = MLX5_GET(query_esw_functions_out, out,
3215                                     host_params_context.host_pf_disabled);
3216
3217         if (new_num_vfs == esw->esw_funcs.num_vfs || host_pf_disabled)
3218                 return;
3219
3220         devlink = priv_to_devlink(esw->dev);
3221         devl_lock(devlink);
3222         /* Number of VFs can only change from "0 to x" or "x to 0". */
3223         if (esw->esw_funcs.num_vfs > 0) {
3224                 mlx5_eswitch_unload_vf_vports(esw, esw->esw_funcs.num_vfs);
3225         } else {
3226                 int err;
3227
3228                 err = mlx5_eswitch_load_vf_vports(esw, new_num_vfs,
3229                                                   MLX5_VPORT_UC_ADDR_CHANGE);
3230                 if (err) {
3231                         devl_unlock(devlink);
3232                         return;
3233                 }
3234         }
3235         esw->esw_funcs.num_vfs = new_num_vfs;
3236         devl_unlock(devlink);
3237 }
3238
3239 static void esw_functions_changed_event_handler(struct work_struct *work)
3240 {
3241         struct mlx5_host_work *host_work;
3242         struct mlx5_eswitch *esw;
3243         const u32 *out;
3244
3245         host_work = container_of(work, struct mlx5_host_work, work);
3246         esw = host_work->esw;
3247
3248         out = mlx5_esw_query_functions(esw->dev);
3249         if (IS_ERR(out))
3250                 goto out;
3251
3252         esw_vfs_changed_event_handler(esw, out);
3253         kvfree(out);
3254 out:
3255         kfree(host_work);
3256 }
3257
3258 int mlx5_esw_funcs_changed_handler(struct notifier_block *nb, unsigned long type, void *data)
3259 {
3260         struct mlx5_esw_functions *esw_funcs;
3261         struct mlx5_host_work *host_work;
3262         struct mlx5_eswitch *esw;
3263
3264         host_work = kzalloc(sizeof(*host_work), GFP_ATOMIC);
3265         if (!host_work)
3266                 return NOTIFY_DONE;
3267
3268         esw_funcs = mlx5_nb_cof(nb, struct mlx5_esw_functions, nb);
3269         esw = container_of(esw_funcs, struct mlx5_eswitch, esw_funcs);
3270
3271         host_work->esw = esw;
3272
3273         INIT_WORK(&host_work->work, esw_functions_changed_event_handler);
3274         queue_work(esw->work_queue, &host_work->work);
3275
3276         return NOTIFY_OK;
3277 }
3278
3279 static int mlx5_esw_host_number_init(struct mlx5_eswitch *esw)
3280 {
3281         const u32 *query_host_out;
3282
3283         if (!mlx5_core_is_ecpf_esw_manager(esw->dev))
3284                 return 0;
3285
3286         query_host_out = mlx5_esw_query_functions(esw->dev);
3287         if (IS_ERR(query_host_out))
3288                 return PTR_ERR(query_host_out);
3289
3290         /* Mark non local controller with non zero controller number. */
3291         esw->offloads.host_number = MLX5_GET(query_esw_functions_out, query_host_out,
3292                                              host_params_context.host_number);
3293         kvfree(query_host_out);
3294         return 0;
3295 }
3296
3297 bool mlx5_esw_offloads_controller_valid(const struct mlx5_eswitch *esw, u32 controller)
3298 {
3299         /* Local controller is always valid */
3300         if (controller == 0)
3301                 return true;
3302
3303         if (!mlx5_core_is_ecpf_esw_manager(esw->dev))
3304                 return false;
3305
3306         /* External host number starts with zero in device */
3307         return (controller == esw->offloads.host_number + 1);
3308 }
3309
3310 int esw_offloads_enable(struct mlx5_eswitch *esw)
3311 {
3312         struct mapping_ctx *reg_c0_obj_pool;
3313         struct mlx5_vport *vport;
3314         unsigned long i;
3315         u64 mapping_id;
3316         int err;
3317
3318         mutex_init(&esw->offloads.termtbl_mutex);
3319         mlx5_rdma_enable_roce(esw->dev);
3320
3321         err = mlx5_esw_host_number_init(esw);
3322         if (err)
3323                 goto err_metadata;
3324
3325         err = esw_offloads_metadata_init(esw);
3326         if (err)
3327                 goto err_metadata;
3328
3329         err = esw_set_passing_vport_metadata(esw, true);
3330         if (err)
3331                 goto err_vport_metadata;
3332
3333         mapping_id = mlx5_query_nic_system_image_guid(esw->dev);
3334
3335         reg_c0_obj_pool = mapping_create_for_id(mapping_id, MAPPING_TYPE_CHAIN,
3336                                                 sizeof(struct mlx5_mapped_obj),
3337                                                 ESW_REG_C0_USER_DATA_METADATA_MASK,
3338                                                 true);
3339
3340         if (IS_ERR(reg_c0_obj_pool)) {
3341                 err = PTR_ERR(reg_c0_obj_pool);
3342                 goto err_pool;
3343         }
3344         esw->offloads.reg_c0_obj_pool = reg_c0_obj_pool;
3345
3346         err = esw_offloads_steering_init(esw);
3347         if (err)
3348                 goto err_steering_init;
3349
3350         /* Representor will control the vport link state */
3351         mlx5_esw_for_each_vf_vport(esw, i, vport, esw->esw_funcs.num_vfs)
3352                 vport->info.link_state = MLX5_VPORT_ADMIN_STATE_DOWN;
3353         if (mlx5_core_ec_sriov_enabled(esw->dev))
3354                 mlx5_esw_for_each_ec_vf_vport(esw, i, vport, esw->esw_funcs.num_ec_vfs)
3355                         vport->info.link_state = MLX5_VPORT_ADMIN_STATE_DOWN;
3356
3357         /* Uplink vport rep must load first. */
3358         err = esw_offloads_load_rep(esw, MLX5_VPORT_UPLINK);
3359         if (err)
3360                 goto err_uplink;
3361
3362         err = mlx5_eswitch_enable_pf_vf_vports(esw, MLX5_VPORT_UC_ADDR_CHANGE);
3363         if (err)
3364                 goto err_vports;
3365
3366         return 0;
3367
3368 err_vports:
3369         esw_offloads_unload_rep(esw, MLX5_VPORT_UPLINK);
3370 err_uplink:
3371         esw_offloads_steering_cleanup(esw);
3372 err_steering_init:
3373         mapping_destroy(reg_c0_obj_pool);
3374 err_pool:
3375         esw_set_passing_vport_metadata(esw, false);
3376 err_vport_metadata:
3377         esw_offloads_metadata_uninit(esw);
3378 err_metadata:
3379         mlx5_rdma_disable_roce(esw->dev);
3380         mutex_destroy(&esw->offloads.termtbl_mutex);
3381         return err;
3382 }
3383
3384 static int esw_offloads_stop(struct mlx5_eswitch *esw,
3385                              struct netlink_ext_ack *extack)
3386 {
3387         int err;
3388
3389         esw->mode = MLX5_ESWITCH_LEGACY;
3390
3391         /* If changing from switchdev to legacy mode without sriov enabled,
3392          * no need to create legacy fdb.
3393          */
3394         if (!mlx5_core_is_pf(esw->dev) || !mlx5_sriov_is_enabled(esw->dev))
3395                 return 0;
3396
3397         err = mlx5_eswitch_enable_locked(esw, MLX5_ESWITCH_IGNORE_NUM_VFS);
3398         if (err)
3399                 NL_SET_ERR_MSG_MOD(extack, "Failed setting eswitch to legacy");
3400
3401         return err;
3402 }
3403
3404 void esw_offloads_disable(struct mlx5_eswitch *esw)
3405 {
3406         mlx5_eswitch_disable_pf_vf_vports(esw);
3407         esw_offloads_unload_rep(esw, MLX5_VPORT_UPLINK);
3408         esw_set_passing_vport_metadata(esw, false);
3409         esw_offloads_steering_cleanup(esw);
3410         mapping_destroy(esw->offloads.reg_c0_obj_pool);
3411         esw_offloads_metadata_uninit(esw);
3412         mlx5_rdma_disable_roce(esw->dev);
3413         mutex_destroy(&esw->offloads.termtbl_mutex);
3414 }
3415
3416 static int esw_mode_from_devlink(u16 mode, u16 *mlx5_mode)
3417 {
3418         switch (mode) {
3419         case DEVLINK_ESWITCH_MODE_LEGACY:
3420                 *mlx5_mode = MLX5_ESWITCH_LEGACY;
3421                 break;
3422         case DEVLINK_ESWITCH_MODE_SWITCHDEV:
3423                 *mlx5_mode = MLX5_ESWITCH_OFFLOADS;
3424                 break;
3425         default:
3426                 return -EINVAL;
3427         }
3428
3429         return 0;
3430 }
3431
3432 static int esw_mode_to_devlink(u16 mlx5_mode, u16 *mode)
3433 {
3434         switch (mlx5_mode) {
3435         case MLX5_ESWITCH_LEGACY:
3436                 *mode = DEVLINK_ESWITCH_MODE_LEGACY;
3437                 break;
3438         case MLX5_ESWITCH_OFFLOADS:
3439                 *mode = DEVLINK_ESWITCH_MODE_SWITCHDEV;
3440                 break;
3441         default:
3442                 return -EINVAL;
3443         }
3444
3445         return 0;
3446 }
3447
3448 static int esw_inline_mode_from_devlink(u8 mode, u8 *mlx5_mode)
3449 {
3450         switch (mode) {
3451         case DEVLINK_ESWITCH_INLINE_MODE_NONE:
3452                 *mlx5_mode = MLX5_INLINE_MODE_NONE;
3453                 break;
3454         case DEVLINK_ESWITCH_INLINE_MODE_LINK:
3455                 *mlx5_mode = MLX5_INLINE_MODE_L2;
3456                 break;
3457         case DEVLINK_ESWITCH_INLINE_MODE_NETWORK:
3458                 *mlx5_mode = MLX5_INLINE_MODE_IP;
3459                 break;
3460         case DEVLINK_ESWITCH_INLINE_MODE_TRANSPORT:
3461                 *mlx5_mode = MLX5_INLINE_MODE_TCP_UDP;
3462                 break;
3463         default:
3464                 return -EINVAL;
3465         }
3466
3467         return 0;
3468 }
3469
3470 static int esw_inline_mode_to_devlink(u8 mlx5_mode, u8 *mode)
3471 {
3472         switch (mlx5_mode) {
3473         case MLX5_INLINE_MODE_NONE:
3474                 *mode = DEVLINK_ESWITCH_INLINE_MODE_NONE;
3475                 break;
3476         case MLX5_INLINE_MODE_L2:
3477                 *mode = DEVLINK_ESWITCH_INLINE_MODE_LINK;
3478                 break;
3479         case MLX5_INLINE_MODE_IP:
3480                 *mode = DEVLINK_ESWITCH_INLINE_MODE_NETWORK;
3481                 break;
3482         case MLX5_INLINE_MODE_TCP_UDP:
3483                 *mode = DEVLINK_ESWITCH_INLINE_MODE_TRANSPORT;
3484                 break;
3485         default:
3486                 return -EINVAL;
3487         }
3488
3489         return 0;
3490 }
3491
3492 static bool esw_offloads_devlink_ns_eq_netdev_ns(struct devlink *devlink)
3493 {
3494         struct net *devl_net, *netdev_net;
3495         struct mlx5_eswitch *esw;
3496
3497         esw = mlx5_devlink_eswitch_get(devlink);
3498         netdev_net = dev_net(esw->dev->mlx5e_res.uplink_netdev);
3499         devl_net = devlink_net(devlink);
3500
3501         return net_eq(devl_net, netdev_net);
3502 }
3503
3504 int mlx5_devlink_eswitch_mode_set(struct devlink *devlink, u16 mode,
3505                                   struct netlink_ext_ack *extack)
3506 {
3507         u16 cur_mlx5_mode, mlx5_mode = 0;
3508         struct mlx5_eswitch *esw;
3509         int err = 0;
3510
3511         esw = mlx5_devlink_eswitch_get(devlink);
3512         if (IS_ERR(esw))
3513                 return PTR_ERR(esw);
3514
3515         if (esw_mode_from_devlink(mode, &mlx5_mode))
3516                 return -EINVAL;
3517
3518         if (mode == DEVLINK_ESWITCH_MODE_SWITCHDEV &&
3519             !esw_offloads_devlink_ns_eq_netdev_ns(devlink)) {
3520                 NL_SET_ERR_MSG_MOD(extack,
3521                                    "Can't change E-Switch mode to switchdev when netdev net namespace has diverged from the devlink's.");
3522                 return -EPERM;
3523         }
3524
3525         mlx5_lag_disable_change(esw->dev);
3526         err = mlx5_esw_try_lock(esw);
3527         if (err < 0) {
3528                 NL_SET_ERR_MSG_MOD(extack, "Can't change mode, E-Switch is busy");
3529                 goto enable_lag;
3530         }
3531         cur_mlx5_mode = err;
3532         err = 0;
3533
3534         if (cur_mlx5_mode == mlx5_mode)
3535                 goto unlock;
3536
3537         mlx5_eswitch_disable_locked(esw);
3538         if (mode == DEVLINK_ESWITCH_MODE_SWITCHDEV) {
3539                 if (mlx5_devlink_trap_get_num_active(esw->dev)) {
3540                         NL_SET_ERR_MSG_MOD(extack,
3541                                            "Can't change mode while devlink traps are active");
3542                         err = -EOPNOTSUPP;
3543                         goto unlock;
3544                 }
3545                 err = esw_offloads_start(esw, extack);
3546         } else if (mode == DEVLINK_ESWITCH_MODE_LEGACY) {
3547                 err = esw_offloads_stop(esw, extack);
3548                 mlx5_rescan_drivers(esw->dev);
3549         } else {
3550                 err = -EINVAL;
3551         }
3552
3553 unlock:
3554         mlx5_esw_unlock(esw);
3555 enable_lag:
3556         mlx5_lag_enable_change(esw->dev);
3557         return err;
3558 }
3559
3560 int mlx5_devlink_eswitch_mode_get(struct devlink *devlink, u16 *mode)
3561 {
3562         struct mlx5_eswitch *esw;
3563         int err;
3564
3565         esw = mlx5_devlink_eswitch_get(devlink);
3566         if (IS_ERR(esw))
3567                 return PTR_ERR(esw);
3568
3569         down_read(&esw->mode_lock);
3570         err = esw_mode_to_devlink(esw->mode, mode);
3571         up_read(&esw->mode_lock);
3572         return err;
3573 }
3574
3575 static int mlx5_esw_vports_inline_set(struct mlx5_eswitch *esw, u8 mlx5_mode,
3576                                       struct netlink_ext_ack *extack)
3577 {
3578         struct mlx5_core_dev *dev = esw->dev;
3579         struct mlx5_vport *vport;
3580         u16 err_vport_num = 0;
3581         unsigned long i;
3582         int err = 0;
3583
3584         mlx5_esw_for_each_host_func_vport(esw, i, vport, esw->esw_funcs.num_vfs) {
3585                 err = mlx5_modify_nic_vport_min_inline(dev, vport->vport, mlx5_mode);
3586                 if (err) {
3587                         err_vport_num = vport->vport;
3588                         NL_SET_ERR_MSG_MOD(extack,
3589                                            "Failed to set min inline on vport");
3590                         goto revert_inline_mode;
3591                 }
3592         }
3593         if (mlx5_core_ec_sriov_enabled(esw->dev)) {
3594                 mlx5_esw_for_each_ec_vf_vport(esw, i, vport, esw->esw_funcs.num_ec_vfs) {
3595                         err = mlx5_modify_nic_vport_min_inline(dev, vport->vport, mlx5_mode);
3596                         if (err) {
3597                                 err_vport_num = vport->vport;
3598                                 NL_SET_ERR_MSG_MOD(extack,
3599                                                    "Failed to set min inline on vport");
3600                                 goto revert_ec_vf_inline_mode;
3601                         }
3602                 }
3603         }
3604         return 0;
3605
3606 revert_ec_vf_inline_mode:
3607         mlx5_esw_for_each_ec_vf_vport(esw, i, vport, esw->esw_funcs.num_ec_vfs) {
3608                 if (vport->vport == err_vport_num)
3609                         break;
3610                 mlx5_modify_nic_vport_min_inline(dev,
3611                                                  vport->vport,
3612                                                  esw->offloads.inline_mode);
3613         }
3614 revert_inline_mode:
3615         mlx5_esw_for_each_host_func_vport(esw, i, vport, esw->esw_funcs.num_vfs) {
3616                 if (vport->vport == err_vport_num)
3617                         break;
3618                 mlx5_modify_nic_vport_min_inline(dev,
3619                                                  vport->vport,
3620                                                  esw->offloads.inline_mode);
3621         }
3622         return err;
3623 }
3624
3625 int mlx5_devlink_eswitch_inline_mode_set(struct devlink *devlink, u8 mode,
3626                                          struct netlink_ext_ack *extack)
3627 {
3628         struct mlx5_core_dev *dev = devlink_priv(devlink);
3629         struct mlx5_eswitch *esw;
3630         u8 mlx5_mode;
3631         int err;
3632
3633         esw = mlx5_devlink_eswitch_get(devlink);
3634         if (IS_ERR(esw))
3635                 return PTR_ERR(esw);
3636
3637         down_write(&esw->mode_lock);
3638
3639         switch (MLX5_CAP_ETH(dev, wqe_inline_mode)) {
3640         case MLX5_CAP_INLINE_MODE_NOT_REQUIRED:
3641                 if (mode == DEVLINK_ESWITCH_INLINE_MODE_NONE) {
3642                         err = 0;
3643                         goto out;
3644                 }
3645
3646                 fallthrough;
3647         case MLX5_CAP_INLINE_MODE_L2:
3648                 NL_SET_ERR_MSG_MOD(extack, "Inline mode can't be set");
3649                 err = -EOPNOTSUPP;
3650                 goto out;
3651         case MLX5_CAP_INLINE_MODE_VPORT_CONTEXT:
3652                 break;
3653         }
3654
3655         if (atomic64_read(&esw->offloads.num_flows) > 0) {
3656                 NL_SET_ERR_MSG_MOD(extack,
3657                                    "Can't set inline mode when flows are configured");
3658                 err = -EOPNOTSUPP;
3659                 goto out;
3660         }
3661
3662         err = esw_inline_mode_from_devlink(mode, &mlx5_mode);
3663         if (err)
3664                 goto out;
3665
3666         err = mlx5_esw_vports_inline_set(esw, mlx5_mode, extack);
3667         if (err)
3668                 goto out;
3669
3670         esw->offloads.inline_mode = mlx5_mode;
3671         up_write(&esw->mode_lock);
3672         return 0;
3673
3674 out:
3675         up_write(&esw->mode_lock);
3676         return err;
3677 }
3678
3679 int mlx5_devlink_eswitch_inline_mode_get(struct devlink *devlink, u8 *mode)
3680 {
3681         struct mlx5_eswitch *esw;
3682         int err;
3683
3684         esw = mlx5_devlink_eswitch_get(devlink);
3685         if (IS_ERR(esw))
3686                 return PTR_ERR(esw);
3687
3688         down_read(&esw->mode_lock);
3689         err = esw_inline_mode_to_devlink(esw->offloads.inline_mode, mode);
3690         up_read(&esw->mode_lock);
3691         return err;
3692 }
3693
3694 bool mlx5_eswitch_block_encap(struct mlx5_core_dev *dev)
3695 {
3696         struct devlink *devlink = priv_to_devlink(dev);
3697         struct mlx5_eswitch *esw;
3698
3699         devl_lock(devlink);
3700         esw = mlx5_devlink_eswitch_get(devlink);
3701         if (IS_ERR(esw)) {
3702                 devl_unlock(devlink);
3703                 /* Failure means no eswitch => not possible to change encap */
3704                 return true;
3705         }
3706
3707         down_write(&esw->mode_lock);
3708         if (esw->mode != MLX5_ESWITCH_LEGACY &&
3709             esw->offloads.encap != DEVLINK_ESWITCH_ENCAP_MODE_NONE) {
3710                 up_write(&esw->mode_lock);
3711                 devl_unlock(devlink);
3712                 return false;
3713         }
3714
3715         esw->offloads.num_block_encap++;
3716         up_write(&esw->mode_lock);
3717         devl_unlock(devlink);
3718         return true;
3719 }
3720
3721 void mlx5_eswitch_unblock_encap(struct mlx5_core_dev *dev)
3722 {
3723         struct devlink *devlink = priv_to_devlink(dev);
3724         struct mlx5_eswitch *esw;
3725
3726         esw = mlx5_devlink_eswitch_get(devlink);
3727         if (IS_ERR(esw))
3728                 return;
3729
3730         down_write(&esw->mode_lock);
3731         esw->offloads.num_block_encap--;
3732         up_write(&esw->mode_lock);
3733 }
3734
3735 int mlx5_devlink_eswitch_encap_mode_set(struct devlink *devlink,
3736                                         enum devlink_eswitch_encap_mode encap,
3737                                         struct netlink_ext_ack *extack)
3738 {
3739         struct mlx5_core_dev *dev = devlink_priv(devlink);
3740         struct mlx5_eswitch *esw;
3741         int err = 0;
3742
3743         esw = mlx5_devlink_eswitch_get(devlink);
3744         if (IS_ERR(esw))
3745                 return PTR_ERR(esw);
3746
3747         down_write(&esw->mode_lock);
3748
3749         if (encap != DEVLINK_ESWITCH_ENCAP_MODE_NONE &&
3750             (!MLX5_CAP_ESW_FLOWTABLE_FDB(dev, reformat) ||
3751              !MLX5_CAP_ESW_FLOWTABLE_FDB(dev, decap))) {
3752                 err = -EOPNOTSUPP;
3753                 goto unlock;
3754         }
3755
3756         if (encap && encap != DEVLINK_ESWITCH_ENCAP_MODE_BASIC) {
3757                 err = -EOPNOTSUPP;
3758                 goto unlock;
3759         }
3760
3761         if (esw->mode == MLX5_ESWITCH_LEGACY) {
3762                 esw->offloads.encap = encap;
3763                 goto unlock;
3764         }
3765
3766         if (esw->offloads.encap == encap)
3767                 goto unlock;
3768
3769         if (atomic64_read(&esw->offloads.num_flows) > 0) {
3770                 NL_SET_ERR_MSG_MOD(extack,
3771                                    "Can't set encapsulation when flows are configured");
3772                 err = -EOPNOTSUPP;
3773                 goto unlock;
3774         }
3775
3776         if (esw->offloads.num_block_encap) {
3777                 NL_SET_ERR_MSG_MOD(extack,
3778                                    "Can't set encapsulation when IPsec SA and/or policies are configured");
3779                 err = -EOPNOTSUPP;
3780                 goto unlock;
3781         }
3782
3783         esw_destroy_offloads_fdb_tables(esw);
3784
3785         esw->offloads.encap = encap;
3786
3787         err = esw_create_offloads_fdb_tables(esw);
3788
3789         if (err) {
3790                 NL_SET_ERR_MSG_MOD(extack,
3791                                    "Failed re-creating fast FDB table");
3792                 esw->offloads.encap = !encap;
3793                 (void)esw_create_offloads_fdb_tables(esw);
3794         }
3795
3796 unlock:
3797         up_write(&esw->mode_lock);
3798         return err;
3799 }
3800
3801 int mlx5_devlink_eswitch_encap_mode_get(struct devlink *devlink,
3802                                         enum devlink_eswitch_encap_mode *encap)
3803 {
3804         struct mlx5_eswitch *esw;
3805
3806         esw = mlx5_devlink_eswitch_get(devlink);
3807         if (IS_ERR(esw))
3808                 return PTR_ERR(esw);
3809
3810         down_read(&esw->mode_lock);
3811         *encap = esw->offloads.encap;
3812         up_read(&esw->mode_lock);
3813         return 0;
3814 }
3815
3816 static bool
3817 mlx5_eswitch_vport_has_rep(const struct mlx5_eswitch *esw, u16 vport_num)
3818 {
3819         /* Currently, only ECPF based device has representor for host PF. */
3820         if (vport_num == MLX5_VPORT_PF &&
3821             !mlx5_core_is_ecpf_esw_manager(esw->dev))
3822                 return false;
3823
3824         if (vport_num == MLX5_VPORT_ECPF &&
3825             !mlx5_ecpf_vport_exists(esw->dev))
3826                 return false;
3827
3828         return true;
3829 }
3830
3831 void mlx5_eswitch_register_vport_reps(struct mlx5_eswitch *esw,
3832                                       const struct mlx5_eswitch_rep_ops *ops,
3833                                       u8 rep_type)
3834 {
3835         struct mlx5_eswitch_rep_data *rep_data;
3836         struct mlx5_eswitch_rep *rep;
3837         unsigned long i;
3838
3839         esw->offloads.rep_ops[rep_type] = ops;
3840         mlx5_esw_for_each_rep(esw, i, rep) {
3841                 if (likely(mlx5_eswitch_vport_has_rep(esw, rep->vport))) {
3842                         rep->esw = esw;
3843                         rep_data = &rep->rep_data[rep_type];
3844                         atomic_set(&rep_data->state, REP_REGISTERED);
3845                 }
3846         }
3847 }
3848 EXPORT_SYMBOL(mlx5_eswitch_register_vport_reps);
3849
3850 void mlx5_eswitch_unregister_vport_reps(struct mlx5_eswitch *esw, u8 rep_type)
3851 {
3852         struct mlx5_eswitch_rep *rep;
3853         unsigned long i;
3854
3855         if (esw->mode == MLX5_ESWITCH_OFFLOADS)
3856                 __unload_reps_all_vport(esw, rep_type);
3857
3858         mlx5_esw_for_each_rep(esw, i, rep)
3859                 atomic_set(&rep->rep_data[rep_type].state, REP_UNREGISTERED);
3860 }
3861 EXPORT_SYMBOL(mlx5_eswitch_unregister_vport_reps);
3862
3863 void *mlx5_eswitch_get_uplink_priv(struct mlx5_eswitch *esw, u8 rep_type)
3864 {
3865         struct mlx5_eswitch_rep *rep;
3866
3867         rep = mlx5_eswitch_get_rep(esw, MLX5_VPORT_UPLINK);
3868         return rep->rep_data[rep_type].priv;
3869 }
3870
3871 void *mlx5_eswitch_get_proto_dev(struct mlx5_eswitch *esw,
3872                                  u16 vport,
3873                                  u8 rep_type)
3874 {
3875         struct mlx5_eswitch_rep *rep;
3876
3877         rep = mlx5_eswitch_get_rep(esw, vport);
3878
3879         if (atomic_read(&rep->rep_data[rep_type].state) == REP_LOADED &&
3880             esw->offloads.rep_ops[rep_type]->get_proto_dev)
3881                 return esw->offloads.rep_ops[rep_type]->get_proto_dev(rep);
3882         return NULL;
3883 }
3884 EXPORT_SYMBOL(mlx5_eswitch_get_proto_dev);
3885
3886 void *mlx5_eswitch_uplink_get_proto_dev(struct mlx5_eswitch *esw, u8 rep_type)
3887 {
3888         return mlx5_eswitch_get_proto_dev(esw, MLX5_VPORT_UPLINK, rep_type);
3889 }
3890 EXPORT_SYMBOL(mlx5_eswitch_uplink_get_proto_dev);
3891
3892 struct mlx5_eswitch_rep *mlx5_eswitch_vport_rep(struct mlx5_eswitch *esw,
3893                                                 u16 vport)
3894 {
3895         return mlx5_eswitch_get_rep(esw, vport);
3896 }
3897 EXPORT_SYMBOL(mlx5_eswitch_vport_rep);
3898
3899 bool mlx5_eswitch_reg_c1_loopback_enabled(const struct mlx5_eswitch *esw)
3900 {
3901         return !!(esw->flags & MLX5_ESWITCH_REG_C1_LOOPBACK_ENABLED);
3902 }
3903 EXPORT_SYMBOL(mlx5_eswitch_reg_c1_loopback_enabled);
3904
3905 bool mlx5_eswitch_vport_match_metadata_enabled(const struct mlx5_eswitch *esw)
3906 {
3907         return !!(esw->flags & MLX5_ESWITCH_VPORT_MATCH_METADATA);
3908 }
3909 EXPORT_SYMBOL(mlx5_eswitch_vport_match_metadata_enabled);
3910
3911 u32 mlx5_eswitch_get_vport_metadata_for_match(struct mlx5_eswitch *esw,
3912                                               u16 vport_num)
3913 {
3914         struct mlx5_vport *vport = mlx5_eswitch_get_vport(esw, vport_num);
3915
3916         if (WARN_ON_ONCE(IS_ERR(vport)))
3917                 return 0;
3918
3919         return vport->metadata << (32 - ESW_SOURCE_PORT_METADATA_BITS);
3920 }
3921 EXPORT_SYMBOL(mlx5_eswitch_get_vport_metadata_for_match);
3922
3923 int mlx5_esw_offloads_sf_vport_enable(struct mlx5_eswitch *esw, struct devlink_port *dl_port,
3924                                       u16 vport_num, u32 controller, u32 sfnum)
3925 {
3926         int err;
3927
3928         err = mlx5_esw_vport_enable(esw, vport_num, MLX5_VPORT_UC_ADDR_CHANGE);
3929         if (err)
3930                 return err;
3931
3932         err = mlx5_esw_devlink_sf_port_register(esw, dl_port, vport_num, controller, sfnum);
3933         if (err)
3934                 goto devlink_err;
3935
3936         err = mlx5_esw_offloads_rep_load(esw, vport_num);
3937         if (err)
3938                 goto rep_err;
3939         return 0;
3940
3941 rep_err:
3942         mlx5_esw_devlink_sf_port_unregister(esw, vport_num);
3943 devlink_err:
3944         mlx5_esw_vport_disable(esw, vport_num);
3945         return err;
3946 }
3947
3948 void mlx5_esw_offloads_sf_vport_disable(struct mlx5_eswitch *esw, u16 vport_num)
3949 {
3950         mlx5_esw_offloads_rep_unload(esw, vport_num);
3951         mlx5_esw_devlink_sf_port_unregister(esw, vport_num);
3952         mlx5_esw_vport_disable(esw, vport_num);
3953 }
3954
3955 static int mlx5_esw_query_vport_vhca_id(struct mlx5_eswitch *esw, u16 vport_num, u16 *vhca_id)
3956 {
3957         int query_out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
3958         void *query_ctx;
3959         void *hca_caps;
3960         int err;
3961
3962         *vhca_id = 0;
3963
3964         query_ctx = kzalloc(query_out_sz, GFP_KERNEL);
3965         if (!query_ctx)
3966                 return -ENOMEM;
3967
3968         err = mlx5_vport_get_other_func_general_cap(esw->dev, vport_num, query_ctx);
3969         if (err)
3970                 goto out_free;
3971
3972         hca_caps = MLX5_ADDR_OF(query_hca_cap_out, query_ctx, capability);
3973         *vhca_id = MLX5_GET(cmd_hca_cap, hca_caps, vhca_id);
3974
3975 out_free:
3976         kfree(query_ctx);
3977         return err;
3978 }
3979
3980 int mlx5_esw_vport_vhca_id_set(struct mlx5_eswitch *esw, u16 vport_num)
3981 {
3982         u16 *old_entry, *vhca_map_entry, vhca_id;
3983         int err;
3984
3985         err = mlx5_esw_query_vport_vhca_id(esw, vport_num, &vhca_id);
3986         if (err) {
3987                 esw_warn(esw->dev, "Getting vhca_id for vport failed (vport=%u,err=%d)\n",
3988                          vport_num, err);
3989                 return err;
3990         }
3991
3992         vhca_map_entry = kmalloc(sizeof(*vhca_map_entry), GFP_KERNEL);
3993         if (!vhca_map_entry)
3994                 return -ENOMEM;
3995
3996         *vhca_map_entry = vport_num;
3997         old_entry = xa_store(&esw->offloads.vhca_map, vhca_id, vhca_map_entry, GFP_KERNEL);
3998         if (xa_is_err(old_entry)) {
3999                 kfree(vhca_map_entry);
4000                 return xa_err(old_entry);
4001         }
4002         kfree(old_entry);
4003         return 0;
4004 }
4005
4006 void mlx5_esw_vport_vhca_id_clear(struct mlx5_eswitch *esw, u16 vport_num)
4007 {
4008         u16 *vhca_map_entry, vhca_id;
4009         int err;
4010
4011         err = mlx5_esw_query_vport_vhca_id(esw, vport_num, &vhca_id);
4012         if (err)
4013                 esw_warn(esw->dev, "Getting vhca_id for vport failed (vport=%hu,err=%d)\n",
4014                          vport_num, err);
4015
4016         vhca_map_entry = xa_erase(&esw->offloads.vhca_map, vhca_id);
4017         kfree(vhca_map_entry);
4018 }
4019
4020 int mlx5_eswitch_vhca_id_to_vport(struct mlx5_eswitch *esw, u16 vhca_id, u16 *vport_num)
4021 {
4022         u16 *res = xa_load(&esw->offloads.vhca_map, vhca_id);
4023
4024         if (!res)
4025                 return -ENOENT;
4026
4027         *vport_num = *res;
4028         return 0;
4029 }
4030
4031 u32 mlx5_eswitch_get_vport_metadata_for_set(struct mlx5_eswitch *esw,
4032                                             u16 vport_num)
4033 {
4034         struct mlx5_vport *vport = mlx5_eswitch_get_vport(esw, vport_num);
4035
4036         if (WARN_ON_ONCE(IS_ERR(vport)))
4037                 return 0;
4038
4039         return vport->metadata;
4040 }
4041 EXPORT_SYMBOL(mlx5_eswitch_get_vport_metadata_for_set);
4042
4043 static bool
4044 is_port_function_supported(struct mlx5_eswitch *esw, u16 vport_num)
4045 {
4046         return vport_num == MLX5_VPORT_PF ||
4047                mlx5_eswitch_is_vf_vport(esw, vport_num) ||
4048                mlx5_esw_is_sf_vport(esw, vport_num);
4049 }
4050
4051 int mlx5_devlink_port_fn_hw_addr_get(struct devlink_port *port,
4052                                      u8 *hw_addr, int *hw_addr_len,
4053                                      struct netlink_ext_ack *extack)
4054 {
4055         struct mlx5_eswitch *esw;
4056         struct mlx5_vport *vport;
4057         u16 vport_num;
4058
4059         esw = mlx5_devlink_eswitch_get(port->devlink);
4060         if (IS_ERR(esw))
4061                 return PTR_ERR(esw);
4062
4063         vport_num = mlx5_esw_devlink_port_index_to_vport_num(port->index);
4064         if (!is_port_function_supported(esw, vport_num))
4065                 return -EOPNOTSUPP;
4066
4067         vport = mlx5_eswitch_get_vport(esw, vport_num);
4068         if (IS_ERR(vport)) {
4069                 NL_SET_ERR_MSG_MOD(extack, "Invalid port");
4070                 return PTR_ERR(vport);
4071         }
4072
4073         mutex_lock(&esw->state_lock);
4074         ether_addr_copy(hw_addr, vport->info.mac);
4075         *hw_addr_len = ETH_ALEN;
4076         mutex_unlock(&esw->state_lock);
4077         return 0;
4078 }
4079
4080 int mlx5_devlink_port_fn_hw_addr_set(struct devlink_port *port,
4081                                      const u8 *hw_addr, int hw_addr_len,
4082                                      struct netlink_ext_ack *extack)
4083 {
4084         struct mlx5_eswitch *esw;
4085         u16 vport_num;
4086
4087         esw = mlx5_devlink_eswitch_get(port->devlink);
4088         if (IS_ERR(esw)) {
4089                 NL_SET_ERR_MSG_MOD(extack, "Eswitch doesn't support set hw_addr");
4090                 return PTR_ERR(esw);
4091         }
4092
4093         vport_num = mlx5_esw_devlink_port_index_to_vport_num(port->index);
4094         if (!is_port_function_supported(esw, vport_num)) {
4095                 NL_SET_ERR_MSG_MOD(extack, "Port doesn't support set hw_addr");
4096                 return -EINVAL;
4097         }
4098
4099         return mlx5_eswitch_set_vport_mac(esw, vport_num, hw_addr);
4100 }
4101
4102 static struct mlx5_vport *
4103 mlx5_devlink_port_fn_get_vport(struct devlink_port *port, struct mlx5_eswitch *esw)
4104 {
4105         u16 vport_num;
4106
4107         if (!MLX5_CAP_GEN(esw->dev, vhca_resource_manager))
4108                 return ERR_PTR(-EOPNOTSUPP);
4109
4110         vport_num = mlx5_esw_devlink_port_index_to_vport_num(port->index);
4111         if (!is_port_function_supported(esw, vport_num))
4112                 return ERR_PTR(-EOPNOTSUPP);
4113
4114         return mlx5_eswitch_get_vport(esw, vport_num);
4115 }
4116
4117 int mlx5_devlink_port_fn_migratable_get(struct devlink_port *port, bool *is_enabled,
4118                                         struct netlink_ext_ack *extack)
4119 {
4120         struct mlx5_eswitch *esw;
4121         struct mlx5_vport *vport;
4122         int err = -EOPNOTSUPP;
4123
4124         esw = mlx5_devlink_eswitch_get(port->devlink);
4125         if (IS_ERR(esw))
4126                 return PTR_ERR(esw);
4127
4128         if (!MLX5_CAP_GEN(esw->dev, migration)) {
4129                 NL_SET_ERR_MSG_MOD(extack, "Device doesn't support migration");
4130                 return err;
4131         }
4132
4133         vport = mlx5_devlink_port_fn_get_vport(port, esw);
4134         if (IS_ERR(vport)) {
4135                 NL_SET_ERR_MSG_MOD(extack, "Invalid port");
4136                 return PTR_ERR(vport);
4137         }
4138
4139         mutex_lock(&esw->state_lock);
4140         if (vport->enabled) {
4141                 *is_enabled = vport->info.mig_enabled;
4142                 err = 0;
4143         }
4144         mutex_unlock(&esw->state_lock);
4145         return err;
4146 }
4147
4148 int mlx5_devlink_port_fn_migratable_set(struct devlink_port *port, bool enable,
4149                                         struct netlink_ext_ack *extack)
4150 {
4151         int query_out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
4152         struct mlx5_eswitch *esw;
4153         struct mlx5_vport *vport;
4154         void *query_ctx;
4155         void *hca_caps;
4156         int err = -EOPNOTSUPP;
4157
4158         esw = mlx5_devlink_eswitch_get(port->devlink);
4159         if (IS_ERR(esw))
4160                 return PTR_ERR(esw);
4161
4162         if (!MLX5_CAP_GEN(esw->dev, migration)) {
4163                 NL_SET_ERR_MSG_MOD(extack, "Device doesn't support migration");
4164                 return err;
4165         }
4166
4167         vport = mlx5_devlink_port_fn_get_vport(port, esw);
4168         if (IS_ERR(vport)) {
4169                 NL_SET_ERR_MSG_MOD(extack, "Invalid port");
4170                 return PTR_ERR(vport);
4171         }
4172
4173         mutex_lock(&esw->state_lock);
4174         if (!vport->enabled) {
4175                 NL_SET_ERR_MSG_MOD(extack, "Eswitch vport is disabled");
4176                 goto out;
4177         }
4178
4179         if (vport->info.mig_enabled == enable) {
4180                 err = 0;
4181                 goto out;
4182         }
4183
4184         query_ctx = kzalloc(query_out_sz, GFP_KERNEL);
4185         if (!query_ctx) {
4186                 err = -ENOMEM;
4187                 goto out;
4188         }
4189
4190         err = mlx5_vport_get_other_func_cap(esw->dev, vport->vport, query_ctx,
4191                                             MLX5_CAP_GENERAL_2);
4192         if (err) {
4193                 NL_SET_ERR_MSG_MOD(extack, "Failed getting HCA caps");
4194                 goto out_free;
4195         }
4196
4197         hca_caps = MLX5_ADDR_OF(query_hca_cap_out, query_ctx, capability);
4198         MLX5_SET(cmd_hca_cap_2, hca_caps, migratable, enable);
4199
4200         err = mlx5_vport_set_other_func_cap(esw->dev, hca_caps, vport->vport,
4201                                             MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE2);
4202         if (err) {
4203                 NL_SET_ERR_MSG_MOD(extack, "Failed setting HCA migratable cap");
4204                 goto out_free;
4205         }
4206
4207         vport->info.mig_enabled = enable;
4208
4209 out_free:
4210         kfree(query_ctx);
4211 out:
4212         mutex_unlock(&esw->state_lock);
4213         return err;
4214 }
4215
4216 int mlx5_devlink_port_fn_roce_get(struct devlink_port *port, bool *is_enabled,
4217                                   struct netlink_ext_ack *extack)
4218 {
4219         struct mlx5_eswitch *esw;
4220         struct mlx5_vport *vport;
4221         int err = -EOPNOTSUPP;
4222
4223         esw = mlx5_devlink_eswitch_get(port->devlink);
4224         if (IS_ERR(esw))
4225                 return PTR_ERR(esw);
4226
4227         vport = mlx5_devlink_port_fn_get_vport(port, esw);
4228         if (IS_ERR(vport)) {
4229                 NL_SET_ERR_MSG_MOD(extack, "Invalid port");
4230                 return PTR_ERR(vport);
4231         }
4232
4233         mutex_lock(&esw->state_lock);
4234         if (vport->enabled) {
4235                 *is_enabled = vport->info.roce_enabled;
4236                 err = 0;
4237         }
4238         mutex_unlock(&esw->state_lock);
4239         return err;
4240 }
4241
4242 int mlx5_devlink_port_fn_roce_set(struct devlink_port *port, bool enable,
4243                                   struct netlink_ext_ack *extack)
4244 {
4245         int query_out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
4246         struct mlx5_eswitch *esw;
4247         struct mlx5_vport *vport;
4248         int err = -EOPNOTSUPP;
4249         void *query_ctx;
4250         void *hca_caps;
4251         u16 vport_num;
4252
4253         esw = mlx5_devlink_eswitch_get(port->devlink);
4254         if (IS_ERR(esw))
4255                 return PTR_ERR(esw);
4256
4257         vport = mlx5_devlink_port_fn_get_vport(port, esw);
4258         if (IS_ERR(vport)) {
4259                 NL_SET_ERR_MSG_MOD(extack, "Invalid port");
4260                 return PTR_ERR(vport);
4261         }
4262         vport_num = vport->vport;
4263
4264         mutex_lock(&esw->state_lock);
4265         if (!vport->enabled) {
4266                 NL_SET_ERR_MSG_MOD(extack, "Eswitch vport is disabled");
4267                 goto out;
4268         }
4269
4270         if (vport->info.roce_enabled == enable) {
4271                 err = 0;
4272                 goto out;
4273         }
4274
4275         query_ctx = kzalloc(query_out_sz, GFP_KERNEL);
4276         if (!query_ctx) {
4277                 err = -ENOMEM;
4278                 goto out;
4279         }
4280
4281         err = mlx5_vport_get_other_func_cap(esw->dev, vport_num, query_ctx,
4282                                             MLX5_CAP_GENERAL);
4283         if (err) {
4284                 NL_SET_ERR_MSG_MOD(extack, "Failed getting HCA caps");
4285                 goto out_free;
4286         }
4287
4288         hca_caps = MLX5_ADDR_OF(query_hca_cap_out, query_ctx, capability);
4289         MLX5_SET(cmd_hca_cap, hca_caps, roce, enable);
4290
4291         err = mlx5_vport_set_other_func_cap(esw->dev, hca_caps, vport_num,
4292                                             MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE);
4293         if (err) {
4294                 NL_SET_ERR_MSG_MOD(extack, "Failed setting HCA roce cap");
4295                 goto out_free;
4296         }
4297
4298         vport->info.roce_enabled = enable;
4299
4300 out_free:
4301         kfree(query_ctx);
4302 out:
4303         mutex_unlock(&esw->state_lock);
4304         return err;
4305 }