drivers/net/ethernet/mellanox/mlx5/core/en_common.c

   1 /*
   2  * Copyright (c) 2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include "en.h"
  34 #include "lib/crypto.h"
  35
  36 /* mlx5e global resources should be placed in this file.
  37  * Global resources are common to all the netdevices created on the same nic.
  38  */
  39
  40 void mlx5e_mkey_set_relaxed_ordering(struct mlx5_core_dev *mdev, void *mkc)
  41 {
  42         bool ro_write = MLX5_CAP_GEN(mdev, relaxed_ordering_write);
  43         bool ro_read = MLX5_CAP_GEN(mdev, relaxed_ordering_read) ||
  44                        (pcie_relaxed_ordering_enabled(mdev->pdev) &&
  45                         MLX5_CAP_GEN(mdev, relaxed_ordering_read_pci_enabled));
  46
  47         MLX5_SET(mkc, mkc, relaxed_ordering_read, ro_read);
  48         MLX5_SET(mkc, mkc, relaxed_ordering_write, ro_write);
  49 }
  50
  51 int mlx5e_create_mkey(struct mlx5_core_dev *mdev, u32 pdn, u32 *mkey)
  52 {
  53         int inlen = MLX5_ST_SZ_BYTES(create_mkey_in);
  54         void *mkc;
  55         u32 *in;
  56         int err;
  57
  58         in = kvzalloc(inlen, GFP_KERNEL);
  59         if (!in)
  60                 return -ENOMEM;
  61
  62         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
  63         MLX5_SET(mkc, mkc, access_mode_1_0, MLX5_MKC_ACCESS_MODE_PA);
  64         MLX5_SET(mkc, mkc, lw, 1);
  65         MLX5_SET(mkc, mkc, lr, 1);
  66         mlx5e_mkey_set_relaxed_ordering(mdev, mkc);
  67         MLX5_SET(mkc, mkc, pd, pdn);
  68         MLX5_SET(mkc, mkc, length64, 1);
  69         MLX5_SET(mkc, mkc, qpn, 0xffffff);
  70
  71         err = mlx5_core_create_mkey(mdev, mkey, in, inlen);
  72
  73         kvfree(in);
  74         return err;
  75 }
  76
  77 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev)
  78 {
  79         struct mlx5e_hw_objs *res = &mdev->mlx5e_res.hw_objs;
  80         int err;
  81
  82         err = mlx5_core_alloc_pd(mdev, &res->pdn);
  83         if (err) {
  84                 mlx5_core_err(mdev, "alloc pd failed, %d\n", err);
  85                 return err;
  86         }
  87
  88         err = mlx5_core_alloc_transport_domain(mdev, &res->td.tdn);
  89         if (err) {
  90                 mlx5_core_err(mdev, "alloc td failed, %d\n", err);
  91                 goto err_dealloc_pd;
  92         }
  93
  94         err = mlx5e_create_mkey(mdev, res->pdn, &res->mkey);
  95         if (err) {
  96                 mlx5_core_err(mdev, "create mkey failed, %d\n", err);
  97                 goto err_dealloc_transport_domain;
  98         }
  99
 100         err = mlx5_alloc_bfreg(mdev, &res->bfreg, false, false);
 101         if (err) {
 102                 mlx5_core_err(mdev, "alloc bfreg failed, %d\n", err);
 103                 goto err_destroy_mkey;
 104         }
 105
 106         INIT_LIST_HEAD(&res->td.tirs_list);
 107         mutex_init(&res->td.list_lock);
 108
 109         mdev->mlx5e_res.dek_priv = mlx5_crypto_dek_init(mdev);
 110         if (IS_ERR(mdev->mlx5e_res.dek_priv)) {
 111                 mlx5_core_err(mdev, "crypto dek init failed, %ld\n",
 112                               PTR_ERR(mdev->mlx5e_res.dek_priv));
 113                 mdev->mlx5e_res.dek_priv = NULL;
 114         }
 115
 116         return 0;
 117
 118 err_destroy_mkey:
 119         mlx5_core_destroy_mkey(mdev, res->mkey);
 120 err_dealloc_transport_domain:
 121         mlx5_core_dealloc_transport_domain(mdev, res->td.tdn);
 122 err_dealloc_pd:
 123         mlx5_core_dealloc_pd(mdev, res->pdn);
 124         return err;
 125 }
 126
 127 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev)
 128 {
 129         struct mlx5e_hw_objs *res = &mdev->mlx5e_res.hw_objs;
 130
 131         mlx5_crypto_dek_cleanup(mdev->mlx5e_res.dek_priv);
 132         mdev->mlx5e_res.dek_priv = NULL;
 133         mlx5_free_bfreg(mdev, &res->bfreg);
 134         mlx5_core_destroy_mkey(mdev, res->mkey);
 135         mlx5_core_dealloc_transport_domain(mdev, res->td.tdn);
 136         mlx5_core_dealloc_pd(mdev, res->pdn);
 137         memset(res, 0, sizeof(*res));
 138 }
 139
 140 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
 141                        bool enable_mc_lb)
 142 {
 143         struct mlx5_core_dev *mdev = priv->mdev;
 144         struct mlx5e_tir *tir;
 145         u8 lb_flags = 0;
 146         int err  = 0;
 147         u32 tirn = 0;
 148         int inlen;
 149         void *in;
 150
 151         inlen = MLX5_ST_SZ_BYTES(modify_tir_in);
 152         in = kvzalloc(inlen, GFP_KERNEL);
 153         if (!in) {
 154                 err = -ENOMEM;
 155                 goto out;
 156         }
 157
 158         if (enable_uc_lb)
 159                 lb_flags = MLX5_TIRC_SELF_LB_BLOCK_BLOCK_UNICAST;
 160
 161         if (enable_mc_lb)
 162                 lb_flags |= MLX5_TIRC_SELF_LB_BLOCK_BLOCK_MULTICAST;
 163
 164         if (lb_flags)
 165                 MLX5_SET(modify_tir_in, in, ctx.self_lb_block, lb_flags);
 166
 167         MLX5_SET(modify_tir_in, in, bitmask.self_lb_en, 1);
 168
 169         mutex_lock(&mdev->mlx5e_res.hw_objs.td.list_lock);
 170         list_for_each_entry(tir, &mdev->mlx5e_res.hw_objs.td.tirs_list, list) {
 171                 tirn = tir->tirn;
 172                 err = mlx5_core_modify_tir(mdev, tirn, in);
 173                 if (err)
 174                         goto out;
 175         }
 176
 177 out:
 178         kvfree(in);
 179         if (err)
 180                 netdev_err(priv->netdev, "refresh tir(0x%x) failed, %d\n", tirn, err);
 181         mutex_unlock(&mdev->mlx5e_res.hw_objs.td.list_lock);
 182
 183         return err;
 184 }